JP2003333858A - 交流定電圧発生装置 - Google Patents
交流定電圧発生装置Info
- Publication number
- JP2003333858A JP2003333858A JP2002134962A JP2002134962A JP2003333858A JP 2003333858 A JP2003333858 A JP 2003333858A JP 2002134962 A JP2002134962 A JP 2002134962A JP 2002134962 A JP2002134962 A JP 2002134962A JP 2003333858 A JP2003333858 A JP 2003333858A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- output voltage
- reference wave
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 出力電圧検出部に時定数を有さず、かつ制御
部をデジタル化することで応答速度を速め、さらに部品
点数を削減し小型化、低コスト化を可能にした交流定電
圧発生装置を提供する。 【解決手段】 交流出力電圧の相似波形を検出し、その
検出結果と前記交流出力電圧よりも高い周波数の三角波
とを比較し交流出力をパルス化する。そして、パルス化
された交流出力電圧の各パルスのＨｉ期間を前記三角波
よりもさらに高い周波数のクロックでカウントする。制
御手段に於いては、交流出力電圧の１サイクルに於ける
カウント値の最大カウント値と最小カウント値の差分を
求め、その差分が前記目標値と一致する様にＰＷＭ信号
のオンデューティーを制御することで交流出力電圧を所
望の値に制御する交流定電圧発生装置。
部をデジタル化することで応答速度を速め、さらに部品
点数を削減し小型化、低コスト化を可能にした交流定電
圧発生装置を提供する。 【解決手段】 交流出力電圧の相似波形を検出し、その
検出結果と前記交流出力電圧よりも高い周波数の三角波
とを比較し交流出力をパルス化する。そして、パルス化
された交流出力電圧の各パルスのＨｉ期間を前記三角波
よりもさらに高い周波数のクロックでカウントする。制
御手段に於いては、交流出力電圧の１サイクルに於ける
カウント値の最大カウント値と最小カウント値の差分を
求め、その差分が前記目標値と一致する様にＰＷＭ信号
のオンデューティーを制御することで交流出力電圧を所
望の値に制御する交流定電圧発生装置。
Description
【０００１】
【発明の属する技術分野】本発明は、所望の交流電圧を
発生させる為の交流定電圧発生装置に関するものであ
る。
発生させる為の交流定電圧発生装置に関するものであ
る。
【０００２】
【従来の技術】図８は従来の交流定電圧発生装置を示し
たブロック図である。図８は複写機やレーザープリンタ
に用いられる交流高電圧発生装置の一例である。図８の
構成を説明する。
たブロック図である。図８は複写機やレーザープリンタ
に用いられる交流高電圧発生装置の一例である。図８の
構成を説明する。
【０００３】図８に於いて、インダクタンスＬ１，スイ
ッチ素子Ｑ１、ダイオードＤ１、コンデンサＣ１で構成
された回路がＤＣ−ＤＣ変換回路であり、入力電源Ｖｉ
ｎより入力されたＤＣ電圧をＤＣ電圧Ｖ１に変換するた
めの回路である。スイッチ素子Ｑ２〜Ｑ５、及びトラン
スＴ１で構成された回路はＤＣ−ＡＣ変換回路であり、
この回路によりＤＣ−ＤＣ変換回路の出力であるＤＣ電
圧Ｖ１が、振幅Ｖ１（Ｖｐ−ｐ：２×Ｖ１）の交流電圧
に変換されトランスＴ１へ入力される。図示はしない駆
動回路によりＱ２とＱ５，Ｑ３とＱ４とがそれぞれが所
望の交流出力周波数で交互に駆動することで直流電圧Ｖ
１を交流電圧に変換している。トランスＴ１は巻線比が
ｎ：数十〜数百ｎであり、振幅Ｖ１を数十〜数百倍した
交流電圧Ｖｏｕｔを出力し負荷１１へ供給している。
ッチ素子Ｑ１、ダイオードＤ１、コンデンサＣ１で構成
された回路がＤＣ−ＤＣ変換回路であり、入力電源Ｖｉ
ｎより入力されたＤＣ電圧をＤＣ電圧Ｖ１に変換するた
めの回路である。スイッチ素子Ｑ２〜Ｑ５、及びトラン
スＴ１で構成された回路はＤＣ−ＡＣ変換回路であり、
この回路によりＤＣ−ＤＣ変換回路の出力であるＤＣ電
圧Ｖ１が、振幅Ｖ１（Ｖｐ−ｐ：２×Ｖ１）の交流電圧
に変換されトランスＴ１へ入力される。図示はしない駆
動回路によりＱ２とＱ５，Ｑ３とＱ４とがそれぞれが所
望の交流出力周波数で交互に駆動することで直流電圧Ｖ
１を交流電圧に変換している。トランスＴ１は巻線比が
ｎ：数十〜数百ｎであり、振幅Ｖ１を数十〜数百倍した
交流電圧Ｖｏｕｔを出力し負荷１１へ供給している。
【０００４】整流回路３１はトランスＴ１の出力である
交流電圧を整流する回路であり、半波整流、全波整流回
路等が用いられる。平滑回路３２は所定の時定数を有し
ており整流回路３１の出力を平滑しＤＣ化する回路であ
り、ＤＣ電圧Ｖｄを出力している。つまり、整流回路３
１と平滑回路３２によりトランスＴ１の交流出力をＤＣ
化して検出し検出結果としてＶｄを出力しているのであ
る。基準電圧３３はトランスＴ１の目標とする出力値に
相当する基準電圧Ｖｒｅｆを発生する回路である。（本
交流定電圧発生装置が機器に組み込まれて使用され、機
器の状況により交流出力電圧値を可変とする場合は、基
準電圧Ｖｒｅｆは外部のコントローラ等より入力され
る。）エラーアンプ３４は平滑回路３２の出力であるＶ
ｄと基準電圧Ｖｒｅｆを比較しその差分を増幅するため
の回路である。エラーアンプ３４の出力は比較回路３６
に於いて三角波発生回路３５の出力である三角波と比較
されＰＷＭ信号が出力される。そして比較回路３６より
出力されたＰＷＭ信号によりスイッチ素子Ｑ１を駆動す
る。つまり、ＶｄがＶｒｅｆよりも大きい場合（交流出
力電圧Ｖｏｕｔが設定値よりも大きい場合）はＰＷＭ信
号のＯＮデューティーが狭められ、逆に、ＶｄがＶｒｅ
ｆよりも小さい場合（交流出力電圧Ｖｏｕｔが設定値よ
りも小さい場合）はＰＷＭ信号のＯＮデューティーが広
げられる事で、ＤＣ−ＤＣ変換回路の出力であるＶ１が
制御され交流電圧Ｖｏｕｔが常に一定に制御されるので
ある。
交流電圧を整流する回路であり、半波整流、全波整流回
路等が用いられる。平滑回路３２は所定の時定数を有し
ており整流回路３１の出力を平滑しＤＣ化する回路であ
り、ＤＣ電圧Ｖｄを出力している。つまり、整流回路３
１と平滑回路３２によりトランスＴ１の交流出力をＤＣ
化して検出し検出結果としてＶｄを出力しているのであ
る。基準電圧３３はトランスＴ１の目標とする出力値に
相当する基準電圧Ｖｒｅｆを発生する回路である。（本
交流定電圧発生装置が機器に組み込まれて使用され、機
器の状況により交流出力電圧値を可変とする場合は、基
準電圧Ｖｒｅｆは外部のコントローラ等より入力され
る。）エラーアンプ３４は平滑回路３２の出力であるＶ
ｄと基準電圧Ｖｒｅｆを比較しその差分を増幅するため
の回路である。エラーアンプ３４の出力は比較回路３６
に於いて三角波発生回路３５の出力である三角波と比較
されＰＷＭ信号が出力される。そして比較回路３６より
出力されたＰＷＭ信号によりスイッチ素子Ｑ１を駆動す
る。つまり、ＶｄがＶｒｅｆよりも大きい場合（交流出
力電圧Ｖｏｕｔが設定値よりも大きい場合）はＰＷＭ信
号のＯＮデューティーが狭められ、逆に、ＶｄがＶｒｅ
ｆよりも小さい場合（交流出力電圧Ｖｏｕｔが設定値よ
りも小さい場合）はＰＷＭ信号のＯＮデューティーが広
げられる事で、ＤＣ−ＤＣ変換回路の出力であるＶ１が
制御され交流電圧Ｖｏｕｔが常に一定に制御されるので
ある。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
交流定電圧発生装置に於いては、出力電圧検出部に時定
数を有しており負荷変動や出力電圧設定値の変化に対す
る交流出力電圧の応答速度には限界があり応答を速くで
きないと言う問題や、また制御回路部の大半がアナログ
回路で構成されており部品点数が多く小型化、低コスト
化できないと言う問題点があった。
交流定電圧発生装置に於いては、出力電圧検出部に時定
数を有しており負荷変動や出力電圧設定値の変化に対す
る交流出力電圧の応答速度には限界があり応答を速くで
きないと言う問題や、また制御回路部の大半がアナログ
回路で構成されており部品点数が多く小型化、低コスト
化できないと言う問題点があった。
【０００６】そこで、本発明の課題は、上記の問題を解
決し、出力電圧検出部に時定数を有さず、かつ制御部を
デジタル化することで応答速度を速め、さらに部品点数
を削減し小型化、低コスト化を可能にした交流定電圧発
生装置を提供することにある。
決し、出力電圧検出部に時定数を有さず、かつ制御部を
デジタル化することで応答速度を速め、さらに部品点数
を削減し小型化、低コスト化を可能にした交流定電圧発
生装置を提供することにある。
【０００７】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明の請求項１に於いては、交流出力電圧を検
出する検出手段と、交流出力電圧よりも高い周波数の基
準波を生成する為の基準波生成手段と、前記検出手段の
出力と前記基準波生成手段の出力とを比較しパルス化す
るための比較手段と、前記基準波よりもさらに高い周波
数のクロックと、前記クロックを元に前記比較手段によ
り生成されたパルス波形のＨｉ期間をカウントする為の
計数手段と、計数手段の出力と目標値に基づきＰＷＭ信
号を生成する制御手段とを有し、前記制御手段により、
前記計数手段より入力されたカウント値の前記交流出力
電圧の１サイクルに於ける最大カウント値と最小カウン
ト値の差分を求め、その差分が前記目標値と一致する様
にＰＷＭ信号のオンデューティーを制御することを特徴
とする。
めに、本発明の請求項１に於いては、交流出力電圧を検
出する検出手段と、交流出力電圧よりも高い周波数の基
準波を生成する為の基準波生成手段と、前記検出手段の
出力と前記基準波生成手段の出力とを比較しパルス化す
るための比較手段と、前記基準波よりもさらに高い周波
数のクロックと、前記クロックを元に前記比較手段によ
り生成されたパルス波形のＨｉ期間をカウントする為の
計数手段と、計数手段の出力と目標値に基づきＰＷＭ信
号を生成する制御手段とを有し、前記制御手段により、
前記計数手段より入力されたカウント値の前記交流出力
電圧の１サイクルに於ける最大カウント値と最小カウン
ト値の差分を求め、その差分が前記目標値と一致する様
にＰＷＭ信号のオンデューティーを制御することを特徴
とする。
【０００８】また、請求項２に於いては直流電圧を入力
とし所望の直流電圧を出力するＤＣ−ＤＣコンバータ
と、前記ＤＣ−ＤＣコンバータの出力を交流電圧に変換
するＤＣ−ＡＣ変換手段と、前記ＤＣ−ＡＣ変換手段の
出力を入力とし交流高電圧を発生させる電圧変換手段
と、前記電圧変換手段の出力電圧を検出する検出手段
と、交流出力電圧よりも高い周波数の基準波を生成する
為の基準波生成手段と、前記検出手段の出力と前記基準
波生成手段の出力とを比較しパルス化するための比較手
段と、前記基準波よりもさらに高い周波数のクロック
と、前記クロックを元に前記比較手段により生成された
パルス波形のＨｉ期間をカウントする為の計数手段と、
計数手段の出力と目標値に基づきＰＷＭ信号を生成する
制御手段とを有し、前記制御手段により、前記計数手段
より入力されたカウント値の前記交流出力電圧の１サイ
クルに於ける最大カウント値と最小カウント値の差分を
求め、その差分が前記目標値と一致する様にＰＷＭ信号
のオンデューティーを制御し、そのＰＷＭ信号によりＤ
Ｃ−ＤＣコンバータの出力電圧を制御することを特徴と
する。
とし所望の直流電圧を出力するＤＣ−ＤＣコンバータ
と、前記ＤＣ−ＤＣコンバータの出力を交流電圧に変換
するＤＣ−ＡＣ変換手段と、前記ＤＣ−ＡＣ変換手段の
出力を入力とし交流高電圧を発生させる電圧変換手段
と、前記電圧変換手段の出力電圧を検出する検出手段
と、交流出力電圧よりも高い周波数の基準波を生成する
為の基準波生成手段と、前記検出手段の出力と前記基準
波生成手段の出力とを比較しパルス化するための比較手
段と、前記基準波よりもさらに高い周波数のクロック
と、前記クロックを元に前記比較手段により生成された
パルス波形のＨｉ期間をカウントする為の計数手段と、
計数手段の出力と目標値に基づきＰＷＭ信号を生成する
制御手段とを有し、前記制御手段により、前記計数手段
より入力されたカウント値の前記交流出力電圧の１サイ
クルに於ける最大カウント値と最小カウント値の差分を
求め、その差分が前記目標値と一致する様にＰＷＭ信号
のオンデューティーを制御し、そのＰＷＭ信号によりＤ
Ｃ−ＤＣコンバータの出力電圧を制御することを特徴と
する。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
施形態を説明する。
【００１０】なお、以下では前述の従来構成図８と同一
ないし相当する部材には同一符号を付し、その説明は省
略するものとする。
ないし相当する部材には同一符号を付し、その説明は省
略するものとする。
【００１１】（実施例１）図１は本発明の第一の実施形
態の構成を示した図である。
態の構成を示した図である。
【００１２】図１に於いて、インダクタンスＬ１，スイ
ッチ素子Ｑ１、ダイオードＤ１、コンデンサＣ１で構成
され、ＤＣ出力電圧Ｖ１を出力するＤＣ−ＤＣ変換回
路、スイッチ素子Ｑ２〜Ｑ５、及びトランスＴ１で構成
され、振幅Ｖ１（Ｖｐ−ｐ：２×Ｖ１）の交流電圧をト
ランスＴ１に入力するＤＣ−ＡＣ変換回路、トランスＴ
１により振幅Ｖ１を数十〜数百倍し、交流電圧Ｖｏｕｔ
として負荷１１へ出力する構成は従来例の図７と同一で
ある。
ッチ素子Ｑ１、ダイオードＤ１、コンデンサＣ１で構成
され、ＤＣ出力電圧Ｖ１を出力するＤＣ−ＤＣ変換回
路、スイッチ素子Ｑ２〜Ｑ５、及びトランスＴ１で構成
され、振幅Ｖ１（Ｖｐ−ｐ：２×Ｖ１）の交流電圧をト
ランスＴ１に入力するＤＣ−ＡＣ変換回路、トランスＴ
１により振幅Ｖ１を数十〜数百倍し、交流電圧Ｖｏｕｔ
として負荷１１へ出力する構成は従来例の図７と同一で
ある。
【００１３】従来例と異なるのは出力電圧Ｖｏｕｔの検
出からスイッチ素子Ｑ１のＯＮ／ＯＦＦを制御するまで
の制御部の構成である。
出からスイッチ素子Ｑ１のＯＮ／ＯＦＦを制御するまで
の制御部の構成である。
【００１４】図１に於いて、電圧検出部１２は交流出力
電圧Ｖｏｕｔを単に分圧し振幅の小さな交流電圧Ｖｓと
して出力する回路である。三角波元パルス生成部１５は
三角波の元となるパルスを生成している。そしてその出
力をＬＰＦ（ローパスフィルター）１８に入力すること
でＬＰＦ１８の出力として三角波が得られる。比較回路
１３はＶｓと三角波を比較しＶｓをパルス化するための
回路である。パルス化されたＶｓは計数部１４に入力さ
れ、各パルスのＨｉ期間が図示しないクロックにより計
数される。基準値１６は所望の交流出力電圧値に相当す
るカウント値であり、本交流定電圧発生装置が機器に組
み込まれて使用され、機器の状況により交流出力電圧値
を可変とする場合は、その基準値は外部のコントローラ
等より入力される。ＰＷＭ１７に於いては、計数部１４
より入力される各パルスのカウント値より交流出力電圧
Ｖｏｕｔの１サイクルに於ける最大カウント値と最小カ
ウント値を求めその差分をＤＥＬＴとして算出し（この
差分が交流出力電圧値に相当する）、さらに、その差分
ＤＥＬＴと基準値と比較する。そして、その比較結果に
基づきスイッチ素子Ｑ１を駆動するためのＰＷＭ信号の
ＯＮデューティーを可変する。つまり、差分ＤＥＬＴが
基準値よりも大きい場合（交流出力電圧Ｖｏｕｔが設定
値よりも大きい場合）はＰＷＭ信号のＯＮデューティー
が狭められ、逆に、差分ＤＥＬＴが基準値よりも小さい
場合（交流出力電圧Ｖｏｕｔが設定値よりも小さい場
合）はＰＷＭ信号のＯＮデューティーが広げられる事
で、ＤＣ−ＤＣ変換回路の出力であるＶ１が制御され交
流電圧Ｖｏｕｔが常に一定に制御されるのである。
電圧Ｖｏｕｔを単に分圧し振幅の小さな交流電圧Ｖｓと
して出力する回路である。三角波元パルス生成部１５は
三角波の元となるパルスを生成している。そしてその出
力をＬＰＦ（ローパスフィルター）１８に入力すること
でＬＰＦ１８の出力として三角波が得られる。比較回路
１３はＶｓと三角波を比較しＶｓをパルス化するための
回路である。パルス化されたＶｓは計数部１４に入力さ
れ、各パルスのＨｉ期間が図示しないクロックにより計
数される。基準値１６は所望の交流出力電圧値に相当す
るカウント値であり、本交流定電圧発生装置が機器に組
み込まれて使用され、機器の状況により交流出力電圧値
を可変とする場合は、その基準値は外部のコントローラ
等より入力される。ＰＷＭ１７に於いては、計数部１４
より入力される各パルスのカウント値より交流出力電圧
Ｖｏｕｔの１サイクルに於ける最大カウント値と最小カ
ウント値を求めその差分をＤＥＬＴとして算出し（この
差分が交流出力電圧値に相当する）、さらに、その差分
ＤＥＬＴと基準値と比較する。そして、その比較結果に
基づきスイッチ素子Ｑ１を駆動するためのＰＷＭ信号の
ＯＮデューティーを可変する。つまり、差分ＤＥＬＴが
基準値よりも大きい場合（交流出力電圧Ｖｏｕｔが設定
値よりも大きい場合）はＰＷＭ信号のＯＮデューティー
が狭められ、逆に、差分ＤＥＬＴが基準値よりも小さい
場合（交流出力電圧Ｖｏｕｔが設定値よりも小さい場
合）はＰＷＭ信号のＯＮデューティーが広げられる事
で、ＤＣ−ＤＣ変換回路の出力であるＶ１が制御され交
流電圧Ｖｏｕｔが常に一定に制御されるのである。
【００１５】各部の動作を波形を参照しながら説明す
る。図２は三角波元パルス生成部１５の出力とＬＰＦ１
８の出力を説明する図である。三角波元パルス生成部１
５は図２の三角波元パルスの様に所定の周波数（所望の
三角波の周波数の数十倍の周波数）でさらに所定量
（ｎ）ずつデューティーが変化するパルス信号を生成し
ている。デューティーの変化は０％＝＞増＝＞１００％
＝＞減＝＞０％で三角波の１サイクルとなる。そして、
このパルスをＬＰＦ１８を通すことで図２の様な三角波
としている。
る。図２は三角波元パルス生成部１５の出力とＬＰＦ１
８の出力を説明する図である。三角波元パルス生成部１
５は図２の三角波元パルスの様に所定の周波数（所望の
三角波の周波数の数十倍の周波数）でさらに所定量
（ｎ）ずつデューティーが変化するパルス信号を生成し
ている。デューティーの変化は０％＝＞増＝＞１００％
＝＞減＝＞０％で三角波の１サイクルとなる。そして、
このパルスをＬＰＦ１８を通すことで図２の様な三角波
としている。
【００１６】図３−１は比較回路１３、計数部１４の動
作を説明する波形である。比較回路１３に於いては、電
圧検出回路１２にて出力されたＶｓ（交流出力電圧波形
と相似波形）とＬＰＦ１８より出力された三角波を比較
し、Ｖｓをパルス化している。その結果、図示する様に
比較回路１３の出力はＶｓの上昇に伴いパルスのＨｉ期
間が増加し、Ｖｓの下降に伴いＨｉ期間が減少するパル
ス出力となる。
作を説明する波形である。比較回路１３に於いては、電
圧検出回路１２にて出力されたＶｓ（交流出力電圧波形
と相似波形）とＬＰＦ１８より出力された三角波を比較
し、Ｖｓをパルス化している。その結果、図示する様に
比較回路１３の出力はＶｓの上昇に伴いパルスのＨｉ期
間が増加し、Ｖｓの下降に伴いＨｉ期間が減少するパル
ス出力となる。
【００１７】計数部１４に於いては、比較回路１３より
出力された各パルスのＨｉ期間を図示しないクロックを
元に計数しその計数値を出力している。図３−２〜４，
図４はＰＷＭ部１７の動作を説明する波形である。ＰＷ
Ｍ部に於いては、まず、計数部１４より入力されたカウ
ント値を元に、図３−２に示す交流出力電圧Ｖｏｕｔの
１サイクルに於ける最大カウント値（最大デューティ
ー）と、図３−３に示す交流出力電圧Ｖｏｕｔの１サイ
クルに於ける最小カウント値（最小デューティー）を求
め、図３−４に示すようにその差分のカウント値をＤＥ
ＬＴとして算出する。この差ＤＥＬＴが交流出力電圧値
に相当する。
出力された各パルスのＨｉ期間を図示しないクロックを
元に計数しその計数値を出力している。図３−２〜４，
図４はＰＷＭ部１７の動作を説明する波形である。ＰＷ
Ｍ部に於いては、まず、計数部１４より入力されたカウ
ント値を元に、図３−２に示す交流出力電圧Ｖｏｕｔの
１サイクルに於ける最大カウント値（最大デューティ
ー）と、図３−３に示す交流出力電圧Ｖｏｕｔの１サイ
クルに於ける最小カウント値（最小デューティー）を求
め、図３−４に示すようにその差分のカウント値をＤＥ
ＬＴとして算出する。この差ＤＥＬＴが交流出力電圧値
に相当する。
【００１８】つまり比較回路１３の出力パルスの最大デ
ューティー時のＨｉ期間カウント値から最小デューティ
ー時のＨｉ期間カウント値を減じた値が交流出力電圧Ｖ
ｏｕｔの振幅値に相当し、その値が時定数を持つことな
く交流出力電圧Ｖｏｕｔの１サイクル毎にリアルタイム
で更新されるため交流出力電圧Ｖｏｕｔの検知速度を速
めることが可能となる。そして図４のＣＯＵＮＴ ＤＥ
ＬＴに示すように、この差分ＤＥＬＴを交流出力電圧Ｖ
ｏｕｔの１サイクル毎に更新すると共に、差分ＤＥＬＴ
と基準値（ＣＯＵＮＴ ＲＥＦ）と比較し差分をＣＯＵ
ＮＴ（ＲＥＦ−ＤＥＬＴ）として算出する。そして、差
分ＤＥＬＴが基準値（ＣＯＵＮＴ ＲＥＦ）よりも大き
い場合（交流出力電圧Ｖｏｕｔが所望の電圧値より大き
い場合）は、それらの差分値ＣＯＵＮＴ（ＲＥＦ−ＤＥ
ＬＴ）に基づいたゲインでスイッチ素子Ｑ１を駆動する
ＰＷＭ信号のＯＮデューティーを狭め、逆に差分ＤＥＬ
Ｔが基準値（ＣＯＵＮＴ ＲＥＦ）よりも小さい場合
（交流出力電圧Ｖｏｕｔが所望の電圧値より小さい場
合）は、それらの差分値ＣＯＵＮＴ（ＲＥＦ−ＤＥＬ
Ｔ）に基づいたゲインでスイッチ素子Ｑ１を駆動するＰ
ＷＭ信号のＯＮデューティーを広げる様にＰＷＭ信号を
制御することでＤＣ−ＤＣ変換回路の出力であるＶ１が
制御され交流電圧Ｖｏｕｔが常に一定に制御されるので
ある。
ューティー時のＨｉ期間カウント値から最小デューティ
ー時のＨｉ期間カウント値を減じた値が交流出力電圧Ｖ
ｏｕｔの振幅値に相当し、その値が時定数を持つことな
く交流出力電圧Ｖｏｕｔの１サイクル毎にリアルタイム
で更新されるため交流出力電圧Ｖｏｕｔの検知速度を速
めることが可能となる。そして図４のＣＯＵＮＴ ＤＥ
ＬＴに示すように、この差分ＤＥＬＴを交流出力電圧Ｖ
ｏｕｔの１サイクル毎に更新すると共に、差分ＤＥＬＴ
と基準値（ＣＯＵＮＴ ＲＥＦ）と比較し差分をＣＯＵ
ＮＴ（ＲＥＦ−ＤＥＬＴ）として算出する。そして、差
分ＤＥＬＴが基準値（ＣＯＵＮＴ ＲＥＦ）よりも大き
い場合（交流出力電圧Ｖｏｕｔが所望の電圧値より大き
い場合）は、それらの差分値ＣＯＵＮＴ（ＲＥＦ−ＤＥ
ＬＴ）に基づいたゲインでスイッチ素子Ｑ１を駆動する
ＰＷＭ信号のＯＮデューティーを狭め、逆に差分ＤＥＬ
Ｔが基準値（ＣＯＵＮＴ ＲＥＦ）よりも小さい場合
（交流出力電圧Ｖｏｕｔが所望の電圧値より小さい場
合）は、それらの差分値ＣＯＵＮＴ（ＲＥＦ−ＤＥＬ
Ｔ）に基づいたゲインでスイッチ素子Ｑ１を駆動するＰ
ＷＭ信号のＯＮデューティーを広げる様にＰＷＭ信号を
制御することでＤＣ−ＤＣ変換回路の出力であるＶ１が
制御され交流電圧Ｖｏｕｔが常に一定に制御されるので
ある。
【００１９】上述のように、図１の点線で囲われた部分
はデジタル制御化される事となり、その機能を１チップ
ＩＣ化することが可能となる。なお、図１に於いては電
圧検出部１２がトランスＴ１の負荷１１に印可される交
流出力電圧を検出する構成として説明したが、トランス
Ｔ１に補助巻線を設け、補助巻線出力を検出する構成と
しても同様な効果が得られる。
はデジタル制御化される事となり、その機能を１チップ
ＩＣ化することが可能となる。なお、図１に於いては電
圧検出部１２がトランスＴ１の負荷１１に印可される交
流出力電圧を検出する構成として説明したが、トランス
Ｔ１に補助巻線を設け、補助巻線出力を検出する構成と
しても同様な効果が得られる。
【００２０】（実施例２）図５は本発明の第二の実施形
態の構成を示した図である。図５に於いて、前述の従来
構成図８、第一の実施形態の構成を示した図１と同一な
いし相当する部材には同一符号を付し、その説明は省略
するものとする。図５は図１とは異なる回路構成の交流
高電圧発生装置への適用例である。
態の構成を示した図である。図５に於いて、前述の従来
構成図８、第一の実施形態の構成を示した図１と同一な
いし相当する部材には同一符号を付し、その説明は省略
するものとする。図５は図１とは異なる回路構成の交流
高電圧発生装置への適用例である。
【００２１】図５に於いて、インダクタンスＬ２，スイ
ッチ素子Ｑ６、ダイオードＤ２、コンデンサＣ１で構成
された箇所がＤＣ出力電圧Ｖ１を出力するＤＣ−ＤＣ変
換回路である。ＤＣ出力電圧Ｖ１は電流制限抵抗Ｒ１を
介してスイッチ素子Ｑ９のドレインに接続されている。
スイッチ素子Ｑ９のゲートには正弦波元パルス生成部２
０からのパルス信号が入力されている。正弦波元パルス
生成部２０は所定の周波数（所望の交流出力電圧の周波
数の数十倍の周波数）でさらにＬＰＦ（ローパスフィル
タ）１９を通すことで正弦波となる様にデューティーが
変化するパルス信号を生成している。デューティーの変
化は０％＝＞増＝＞１００％＝＞減＝＞０％で交流出力
電圧の１サイクルとなる。
ッチ素子Ｑ６、ダイオードＤ２、コンデンサＣ１で構成
された箇所がＤＣ出力電圧Ｖ１を出力するＤＣ−ＤＣ変
換回路である。ＤＣ出力電圧Ｖ１は電流制限抵抗Ｒ１を
介してスイッチ素子Ｑ９のドレインに接続されている。
スイッチ素子Ｑ９のゲートには正弦波元パルス生成部２
０からのパルス信号が入力されている。正弦波元パルス
生成部２０は所定の周波数（所望の交流出力電圧の周波
数の数十倍の周波数）でさらにＬＰＦ（ローパスフィル
タ）１９を通すことで正弦波となる様にデューティーが
変化するパルス信号を生成している。デューティーの変
化は０％＝＞増＝＞１００％＝＞減＝＞０％で交流出力
電圧の１サイクルとなる。
【００２２】つまり、正弦波元パルス生成部２０の出力
パルスに元づきスイッチ素子Ｑ９がＯＮ／ＯＦＦし、そ
の結果をＬＰＦ１９を介すことで、ＬＰＦ１９の出力に
は、ピークｔｏピークがＶ１となる様な正弦波が出力さ
れる。そしてＬＰＦ１９の正弦波出力でトランジスタＱ
７，Ｑ８を駆動しコンデンサＣ２を介して交流電圧のみ
トランスＴ２に入力すると、トランスＴ２の出力にはト
ランスの巻線比に応じた交流高電圧Ｖｏｕｔが出力され
負荷１１へ供給される。
パルスに元づきスイッチ素子Ｑ９がＯＮ／ＯＦＦし、そ
の結果をＬＰＦ１９を介すことで、ＬＰＦ１９の出力に
は、ピークｔｏピークがＶ１となる様な正弦波が出力さ
れる。そしてＬＰＦ１９の正弦波出力でトランジスタＱ
７，Ｑ８を駆動しコンデンサＣ２を介して交流電圧のみ
トランスＴ２に入力すると、トランスＴ２の出力にはト
ランスの巻線比に応じた交流高電圧Ｖｏｕｔが出力され
負荷１１へ供給される。
【００２３】本回路に於いても、図１と同様にスイッチ
素子Ｑ６を駆動するＰＷＭ信号によりＶ１電圧を制御す
ることで交流出力電圧Ｖｏｕｔを所望の電圧に制御する
ことが可能であり、電圧検出部１２、比較回路１３、計
数部１４、三角波元パルス生成部１５、基準値１６、Ｐ
ＷＭ部１７、ＬＰＦ１８は図１と同様な動作をすること
で交流出力電圧Ｖｏｕｔを所望の電圧に制御することが
可能となる。
素子Ｑ６を駆動するＰＷＭ信号によりＶ１電圧を制御す
ることで交流出力電圧Ｖｏｕｔを所望の電圧に制御する
ことが可能であり、電圧検出部１２、比較回路１３、計
数部１４、三角波元パルス生成部１５、基準値１６、Ｐ
ＷＭ部１７、ＬＰＦ１８は図１と同様な動作をすること
で交流出力電圧Ｖｏｕｔを所望の電圧に制御することが
可能となる。
【００２４】つまり本回路構成の様な交流高電圧発生装
置に於いても交流出力電圧Ｖｏｕｔの振幅値を時定数を
持つことなく交流出力電圧Ｖｏｕｔの１サイクル毎にリ
アルタイムで更新することが出来、交流出力電圧Ｖｏｕ
ｔの検知速度を速めることが可能となる。
置に於いても交流出力電圧Ｖｏｕｔの振幅値を時定数を
持つことなく交流出力電圧Ｖｏｕｔの１サイクル毎にリ
アルタイムで更新することが出来、交流出力電圧Ｖｏｕ
ｔの検知速度を速めることが可能となる。
【００２５】また、図１同様に点線で囲われた部分はデ
ジタル制御化される事となり、その機能を１チップＩＣ
化することが可能となる。なお、図２に於いては電圧検
出部１２がトランスＴ２の負荷１１に印可される交流出
力電圧を検出する構成として説明したが、トランスＴ２
に補助巻線を設け、補助巻線出力を検出する構成として
も同様な効果が得られる。
ジタル制御化される事となり、その機能を１チップＩＣ
化することが可能となる。なお、図２に於いては電圧検
出部１２がトランスＴ２の負荷１１に印可される交流出
力電圧を検出する構成として説明したが、トランスＴ２
に補助巻線を設け、補助巻線出力を検出する構成として
も同様な効果が得られる。
【００２６】（実施例３）図６は本発明の第三の実施形
態の構成を示した図である。図６に於いて、前述の従来
構成図８、第一の実施形態の構成を示した図１と同一な
いし相当する部材には同一符号を付し、その説明は省略
するものとする。図１で説明したように第一の実施形態
に於いては比較回路１３の出力パルスをＨｉ期間を計数
部１４でカウントし、そのカウント値より交流出力電圧
Ｖｏｕｔの１サイクルに於ける最大カウント値と最小カ
ウント値を求めその差分をＤＥＬＴとして算出（この差
分が交流出力電圧値に相当する）しているため、電圧検
出回路１２の出力ＶｓとＬＰＦ１８の出力である三角波
のオフセットレベルがずれていてもＤＥＬＴへの影響が
無い回路構成となっているが、交流出力電圧Ｖｏｕｔの
制御精度を向上させる為には、電圧検出回路１２の出力
ＶｓとＬＰＦ１８の出力である三角波のオフセットレベ
ルを同一レベルとし、三角波を広範囲で使用した方が望
ましい。その場合の実施形態が図６である。
態の構成を示した図である。図６に於いて、前述の従来
構成図８、第一の実施形態の構成を示した図１と同一な
いし相当する部材には同一符号を付し、その説明は省略
するものとする。図１で説明したように第一の実施形態
に於いては比較回路１３の出力パルスをＨｉ期間を計数
部１４でカウントし、そのカウント値より交流出力電圧
Ｖｏｕｔの１サイクルに於ける最大カウント値と最小カ
ウント値を求めその差分をＤＥＬＴとして算出（この差
分が交流出力電圧値に相当する）しているため、電圧検
出回路１２の出力ＶｓとＬＰＦ１８の出力である三角波
のオフセットレベルがずれていてもＤＥＬＴへの影響が
無い回路構成となっているが、交流出力電圧Ｖｏｕｔの
制御精度を向上させる為には、電圧検出回路１２の出力
ＶｓとＬＰＦ１８の出力である三角波のオフセットレベ
ルを同一レベルとし、三角波を広範囲で使用した方が望
ましい。その場合の実施形態が図６である。
【００２７】図６に於いて、Ｖｏｆｆｓｅｔ２３が共通
のオフセットレベルであり、オフセット電圧重畳部１２
１により電圧検出回路出力１２の出力であるＶｓへ、オ
フセット電圧重畳部２２２によりＬＰＦ１８の出力であ
る三角波へそれぞれ共通のオフセットＶｒｅｆを重畳す
る回路である。この共通のオフセットにより、Ｖｓ、三
角波、Ｖｒｅｆの関係は図７の様になり、Ｖｓは常にＶ
ｒｅｆをセンターレベルとして振幅が変化することとな
り、三角波の振幅を広範囲に使用可能となり交流出力電
圧Ｖｏｕｔの制御精度を向上させることができる。な
お、図５に於いても同様な回路構成とすることで同一の
効果が得られる。
のオフセットレベルであり、オフセット電圧重畳部１２
１により電圧検出回路出力１２の出力であるＶｓへ、オ
フセット電圧重畳部２２２によりＬＰＦ１８の出力であ
る三角波へそれぞれ共通のオフセットＶｒｅｆを重畳す
る回路である。この共通のオフセットにより、Ｖｓ、三
角波、Ｖｒｅｆの関係は図７の様になり、Ｖｓは常にＶ
ｒｅｆをセンターレベルとして振幅が変化することとな
り、三角波の振幅を広範囲に使用可能となり交流出力電
圧Ｖｏｕｔの制御精度を向上させることができる。な
お、図５に於いても同様な回路構成とすることで同一の
効果が得られる。
【００２８】
【発明の効果】以上のように、本発明によれば、出力電
圧検出部に時定数を有さない為、交流出力電圧Ｖｏｕｔ
の振幅値を交流出力電圧Ｖｏｕｔの１サイクル毎にリア
ルタイムで更新し、かつ制御部をデジタル化することで
応答速度を速め、さらにデジタル化した制御部をＩＣ化
することで部品点数を削減し小型化、低コスト化を可能
にした交流定電圧発生装置を提供することができる。
圧検出部に時定数を有さない為、交流出力電圧Ｖｏｕｔ
の振幅値を交流出力電圧Ｖｏｕｔの１サイクル毎にリア
ルタイムで更新し、かつ制御部をデジタル化することで
応答速度を速め、さらにデジタル化した制御部をＩＣ化
することで部品点数を削減し小型化、低コスト化を可能
にした交流定電圧発生装置を提供することができる。
【図１】 本発明の第１の実施形態を示した回路構成図
【図２】 図１の波形を示した波形図
【図３】 図１の波形を示した波形図
【図４】 図１の波形を示した波形図
【図５】 本発明の第２の実施形態を示した回路構成図
【図６】 本発明の第３の実施形態を示した回路構成図
【図７】 図６の波形を示した波形図
【図８】 従来の交流高電圧発生装置の構成を示した回
路構成図
路構成図
【符号の説明】
１１、負荷
１２、電圧検出回路
１３、比較回路
１４、計数部
１５、三角波元パルス生成部
１６、基準値
１７、ＰＷＭ部
１８、ＬＰＦ（ローパスフィルタ）
１９、ＬＰＦ（ローパスフィルタ）
２０、正弦波元パルス生成
２１、オフセット電圧重畳部１
２２、オフセット電圧重畳部２
２３、Ｖｒｅｆ
３１、整流回路
３２、平滑回路
３３、基準電圧
３４、エラーアンプ
３５、三角波発生回路
３６、比較部
Ｃ１、平滑用電解コンデンサ
Ｃ２、コンデンサ
Ｄ１、ダイオード
Ｄ２、ダイオード
Ｌ１、インダクタ
Ｌ２、インダクタ
Ｔ１、トランス
Ｔ２、トランス
Ｒ１、電流制限抵抗
Ｒ２、電流制限抵抗
Ｒ３、電流制限抵抗
Ｑ１、スイッチ素子
Ｑ２、スイッチ素子
Ｑ３、スイッチ素子
Ｑ４、スイッチ素子
Ｑ５、スイッチ素子
Ｑ６、スイッチ素子
Ｑ７、スイッチ素子
Ｑ８、スイッチ素子
Ｖｉｎ、直流電源
Ｖ１、ＤＣ−ＤＣコンバータ出力電圧
Ｖｏｕｔ、交流出力電圧
Ｖｓ、電圧検出回路出力電圧
Ｖｒｅｆ、基準電圧
Claims (4)
- 【請求項１】交流出力電圧を検出する検出手段と、交流
出力電圧よりも高い周波数の基準波を生成する為の基準
波生成手段と、前記検出手段の出力と前記基準波生成手
段の出力とを比較しパルス化するための比較手段と、前
記基準波よりもさらに高い周波数のクロックと、前記ク
ロックを元に前記比較手段により生成されたパルス波形
のＨｉ期間をカウントする為の計数手段と、計数手段の
出力と目標値に基づきＰＷＭ信号を生成する制御手段と
を有し、前記制御手段により、前記計数手段より入力さ
れたカウント値の前記交流出力電圧の１サイクルに於け
る最大カウント値と最小カウント値の差分を求め、その
差分が前記目標値と一致する様にＰＷＭ信号のオンデュ
ーティーを制御することを特徴とする交流定電圧発生装
置。 - 【請求項２】直流電圧を入力とし所望の直流電圧を出力
するＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバー
タの出力を交流電圧に変換するＤＣ−ＡＣ変換手段と、
前記ＤＣ−ＡＣ変換手段の出力を入力とし交流高電圧を
発生させる電圧変換手段と、前記電圧変換手段の出力電
圧を検出する検出手段と、交流出力電圧よりも高い周波
数の基準波を生成する為の基準波生成手段と、前記検出
手段の出力と前記基準波生成手段の出力とを比較しパル
ス化するための比較手段と、前記基準波よりもさらに高
い周波数のクロックと、前記クロックを元に前記比較手
段により生成されたパルス波形のＨｉ期間をカウントす
る為の計数手段と、計数手段の出力と目標値に基づきＰ
ＷＭ信号を生成する制御手段とを有し、前記制御手段に
より、前記計数手段より入力されたカウント値の前記交
流出力電圧の１サイクルに於ける最大カウント値と最小
カウント値の差分を求め、その差分が前記目標値と一致
する様にＰＷＭ信号のオンデューティーを制御し、その
ＰＷＭ信号によりＤＣ−ＤＣコンバータの出力電圧を制
御することを特徴とする交流定電圧発生装置。 - 【請求項３】前記基準波生成手段により生成される基準
波は三角波またはノコギリ波で有ることを特徴とする請
求項１又は２に記載の交流定電圧発生装置。 - 【請求項４】前記検出手段の出力と前記基準波生成手段
の出力に共通のオフセット電圧を設けることを特徴とし
た請求項１、２又は３に記載の交流定電圧発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002134962A JP2003333858A (ja) | 2002-05-10 | 2002-05-10 | 交流定電圧発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002134962A JP2003333858A (ja) | 2002-05-10 | 2002-05-10 | 交流定電圧発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003333858A true JP2003333858A (ja) | 2003-11-21 |
Family
ID=29697408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002134962A Pending JP2003333858A (ja) | 2002-05-10 | 2002-05-10 | 交流定電圧発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003333858A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009122564A (ja) * | 2007-11-19 | 2009-06-04 | Ricoh Co Ltd | Ａｃ高圧電源装置、帯電装置、現像装置及び画像形成装置 |
| JP2010164667A (ja) * | 2009-01-14 | 2010-07-29 | Ricoh Co Ltd | 高圧ａｃ電源装置、帯電装置、画像形成装置およびカラー画像形成装置 |
| US20120062188A1 (en) * | 2010-09-09 | 2012-03-15 | Ricoh Company, Ltd. | Power supply device and image forming apparatus including the power supply device |
-
2002
- 2002-05-10 JP JP2002134962A patent/JP2003333858A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009122564A (ja) * | 2007-11-19 | 2009-06-04 | Ricoh Co Ltd | Ａｃ高圧電源装置、帯電装置、現像装置及び画像形成装置 |
| US8269473B2 (en) | 2007-11-19 | 2012-09-18 | Ricoh Company, Ltd. | AC high voltage power supply device, charging device, developing device, and image forming apparatus |
| JP2010164667A (ja) * | 2009-01-14 | 2010-07-29 | Ricoh Co Ltd | 高圧ａｃ電源装置、帯電装置、画像形成装置およびカラー画像形成装置 |
| US20120062188A1 (en) * | 2010-09-09 | 2012-03-15 | Ricoh Company, Ltd. | Power supply device and image forming apparatus including the power supply device |
| US8941258B2 (en) * | 2010-09-09 | 2015-01-27 | Ricoh Company, Ltd. | Power supply device and image forming apparatus including the power supply device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4033131B2 (ja) | スイッチング電源装置 | |
| JP3969390B2 (ja) | スイッチング電源装置 | |
| JP3994953B2 (ja) | 力率改善回路 | |
| US6377032B1 (en) | Method and apparatus for virtual current sensing in DC-DC switched mode power supplies | |
| JP5771982B2 (ja) | スイッチング電源装置 | |
| JP6476997B2 (ja) | 電源制御用半導体装置 | |
| KR20100048769A (ko) | 역률 보상 회로 및 역률 보상 회로의 구동 방법 | |
| CN102355135A (zh) | 功率转换器以及电源供应电路 | |
| JP5038841B2 (ja) | スイッチング電源装置 | |
| JP2011152017A (ja) | スイッチング電源装置 | |
| JP2011087394A (ja) | スイッチング素子駆動用制御回路およびスイッチング電源装置 | |
| JP2015070724A (ja) | 電力変換装置 | |
| JP2005218224A (ja) | 力率改善回路 | |
| US20220255415A1 (en) | Control circuit for power converter apparatus provided with pfc circuit operating in current-critical mode | |
| JP2007244088A (ja) | 電源制御回路および電源装置 | |
| JP2019062665A (ja) | 交流−直流変換装置 | |
| JP2003333858A (ja) | 交流定電圧発生装置 | |
| JP2000262070A (ja) | 電力変換装置 | |
| WO2014077281A1 (ja) | 電力変換装置 | |
| JP7300278B2 (ja) | スイッチング電源用ｐｗｍ制御装置 | |
| JP2003125582A (ja) | 電源装置 | |
| CN110754032B (zh) | 交流-直流转换 | |
| JP2009261229A (ja) | インターリーブ型スイッチング電源 | |
| JP3610807B2 (ja) | 電源装置 | |
| JP4423994B2 (ja) | 力率改善回路 |