JP4303272B2

JP4303272B2 - フィルタ回路

Info

Publication number: JP4303272B2
Application number: JP2006251262A
Authority: JP
Inventors: 博幸加屋野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-09-15
Filing date: 2006-09-15
Publication date: 2009-07-29
Anticipated expiration: 2026-09-15
Also published as: US7676252B2; US20080068113A1; JP2008072610A

Description

本発明は、フィルタ回路に関し、例えば無線通信機の送信部に用いる電力増幅器の後段に設けられる帯域制限用フィルタ回路に関する。

従来、フィルタ回路は、例えば導体部分を超電導体により構成した共振器（共振回路）を従属接続させることによって構成される。超電導体は、単位面積当たりに超伝導状態で流すことのできる電流に限界値を持つ。共振器の等価回路はインダクタとキャパシタから成り、損失の効果を考慮する場合には抵抗も追加される。抵抗が無い場合の共振器の共振周波数は下記の式で与えられる。Ｌ、Ｃはそれぞれ共振器のインダクタンスとキャパシタンスである。
ｆ０＝（Ｌ×Ｃ）^−１／２

このフィルタ回路では、各共振器間の結合量を表す共振器間結合係数と、入力側および出力側の共振器を励振する量を表す外部Ｑの値とを適当に決めることによって、通過周波数範囲および阻止域減衰量を決定できる。

このように共振器が従属接続されたフィルタ回路では各共振器に電流が伝播し、各共振器には全ての周波数成分の電流が流れるため、各共振器の耐電力性を大きくする必要がある。このため回路が大型化する問題が生じる。なお、米国特許第６６３３２０８号明細書では従属接続型のフィルタ回路において１番目の共振器に最も電流が流れると記述されており、最初の共振器を多波長化して（線路長を半波長×ｎ（ｎは２以上の整数）にする）、１つの共振器内の電流を分散している。

一方、別のフィルタ回路として、共振器の導体部分を超電導体により構成した共振器を並列接続した並列接続型のフィルタ回路がある（例えば特開２００１−３４５６０１号公報、特開２００４−９６３９９号公報参照）。この並列接続型のフィルタ回路では、隣り合う共振周波数を持つ共振器を通過した信号が互いに逆相をもつように合成することにより、フィルタ特性を実現する。このフィルタ回路では、入力した電力を各共振器に分配するため、全体としての耐電力特性を高くしつつも、各々の共振器の耐電力性は、従属接続型のフィルタ回路に比べて小さくでき、よって回路規模も小さくできる。しかしながら、さらなる回路規模の低減化が要求されていた。
米国特許第６６３３２０８号明細書特開２００１−３４５６０１号公報特開２００４−９６３９９号公報

本発明は、回路規模を小さく抑えたフィルタ回路を提供する。

本発明の一態様としてのフィルタ回路は、入力信号を入力する入力端子と、第１〜第ｉ
の共振周波数（第１の共振周波数＜第２の共振周波数＜・・・＜第ｉの共振周波数）をも
つ、伝送線路としての第１〜第ｉの共振器を有する第１〜第ｉのブロックと、前記入力信
号を前記第１〜第ｉのブロックに分配する分配部と、前記第１〜第ｉのブロックを通過し
た信号を合成して合成信号を得る合成部と、前記合成信号を出力する出力端子と、を備え
、第ｊ（ｊは１からｉ−１の間の整数）のブロックは、前記第ｊのブロックを通過する信号の位相を第ｊ＋１のブロックを通過する信号に対しほぼ逆相にする位相調整部を有し、
、群遅延量が大きい共振器は、群遅延量が小さい共振器よりも大きい線路幅をもつ、ことを特徴とする。

本発明の一態様としてのフィルタ回路は、入力信号を入力する入力端子と、第１〜第ｉ
の共振周波数（第１の共振周波数＜第２の共振周波数＜・・・＜第ｉの共振周波数）をも
つ、伝送線路としての第１〜第ｉの共振器を有する第１〜第ｉのブロックと、前記入力信
号を前記第１〜第ｉのブロックに分配する分配部と、前記第１〜第ｉのブロックを通過し
た信号を合成して合成信号を得る合成部と、前記合成信号を出力する出力端子と、を備え
、第ｊ（ｊは１からｉ−１の間の整数）のブロックは、前記第ｊのブロックを通過する信
号の位相を第ｊ＋１のブロックを通過する信号に対しほぼ逆相にする位相調整部を有し、群遅延量が大きい共振器の線路長をその共振周波数の半波長のＮｄ_１倍、群遅延量が小さい共振器の線路長をその共振周波数の半波長のＮｄ_２倍としたとき、Ｎｄ_１＞Ｎｄ_２（Ｎｄ_１は２以上の整数、Ｎｄ_２は１以上の整数）の関係がある、ことを特徴とする。

本発明の一態様としてのフィルタ回路は、入力信号を入力する入力端子と、第１〜第ｉ
の共振周波数（第１の共振周波数＜第２の共振周波数＜・・・＜第ｉの共振周波数）をも
つ、伝送線路としての第１〜第ｉの共振器を有する第１〜第ｉのブロックと、前記入力信
号を前記第１〜第ｉのブロックに分配する分配部と、前記第１〜第ｉのブロックを通過し
た信号を合成して合成信号を得る合成部と、前記合成信号を出力する出力端子と、を備え
、第ｊ（ｊは１からｉ−１の間の整数）のブロックは、前記第ｊのブロックを通過する信
号の位相を第ｊ＋１のブロックを通過する信号に対しほぼ逆相にする位相調整部を有し、
群遅延量が大きい共振器は、群遅延量が小さい共振器よりも大きい線路幅をもち、前記群遅延量が大きい共振器の線路長をその共振周波数の半波長のＮｄ_１倍、前記群遅延量が小さい共振器の線路長をその共振周波数の半波長のＮｄ_２倍としたとき、Ｎｄ_１＞Ｎｄ_２（Ｎｄ_１は２以上の整数、Ｎｄ_２は１以上の整数）の関係がある、ことを特徴とする。

本発明により、フィルタ回路の規模を小さく抑えることができる。

図１は本発明に係るフィルタ回路の第１の実施例を示す平面レイアウト図である。

図１にはマイクロストリップ線路型のフィルタ回路が示される。誘電体基板１１０（例えばサファイア基板、ＭＧＯ基板など）の表面には、導体ストリップが図示のパターンで形成され、誘電体基板１１０の裏面にはグランド導体が全面に形成されている。導体ストリップおよびグランド導体（マイクロストリップ線路の導体部分）は、単位面積当たりに超伝導状態で流すことのできる電流に限界値を持つ材料、例えば超電導体により形成されている。このフィルタ回路は例えば冷凍機などに組み込まれる。ここではマイクロストリップ線路型のフィルタ回路の例を示したが、コプレーナ線路型など他の型のフィルタ回路に本発明を適用することも可能である。

入力線路１０１から入力される信号が電力分配器１０３によって第１の信号および第２の信号に電力分配される。第１の信号は線路１２１ａを経由して、伝送線路（マイクロストリップ線路）として構成された共振器１０５、１０７に伝送される。第２の信号は線路１２１ｂを経由して、伝送線路（マイクロストリップ線路）として構成された共振器１０６、１０８に伝送される。入力線路１０１と線路１２１ａ、１２１ｂとの結合部が電力分配器１０３に相当する。共振器１０５、１０６、１０７、１０８はｆ１，ｆ２，ｆ３，ｆ４の共振周波数を持つ。ｆ１＜ｆ２＜ｆ３＜ｆ４の関係があるとする。すなわち、共振器１０５、１０６、１０７、１０８は、それぞれ異なる共振周波数で共振する。フィルタ帯域（通過帯域）の両端側における共振器１０５、１０８の外部Ｑ（ここでは説明の簡単のため共振器の入力側および出力側の外部Ｑは同じであるとするが、本発明はこれらが異なる場合も当然含む）は、中心側の共振器１０６、１０７のよりも大きく設定されており（共振器１０５、１０８の群遅延量は共振器１０６、１０７よりも大きい）、これに伴って、共振器１０５、１０８の線路幅を、共振器１０６、１０７のよりも大きくして共振器１０５、１０８の耐電力性を高めている。なお、共振器の共振周波数は、電波を検波するプローブを共振器上部に近づけ、ネットワークアナライザの反射特性を測定することで、測定可能である。これにより幅広の線路を用いた共振器をフィルタ帯域の端に調整することが可能である。また同様にネットワークアナライザを用いた測定により共振器の群遅延量を測定可能である。

共振周波数ｆ２、ｆ４を持つ共振器１０６、１０８を通過した信号は線路１３１を経由して電力合成器１０４に与えられる。共振周波数ｆ１、ｆ３を持つ共振器１０５、１０７を通過した信号は、フィルタ回路の中心周波数においてほぼ１８０度の電気長を持つ遅延回路（線路）１０９を経由して電力合成器１０４に与えられる。この遅延回路１０９によって共振周波数ｆ１、ｆ３を持つ共振器１０５、１０７を通過した信号と、共振周波数ｆ２、ｆ４を持つ共振器１０６、１０８を通過した信号との間で、合成点において１８０度の位相差を実現している。つまり、共振周波数が隣接する共振器を通過した信号同士の間で１８０度の位相差（逆相）を実現する。後述するように、隣接する信号同士は、完全に逆相でなくても、ほぼ逆相、すなわち（１８０±３０）＋３６０×ｎ度（ｎは０以上の整数）の範囲の位相差であればよい。遅延回路１０９による遅延量は、共振器１０５、１０７と遅延回路１０９との間の配置関係（例えば互いに平行する部分の長さ、互いの距離など）を調整することで決定可能である。

電力合成器１０４は、各共振器１０５〜１０８から与えられた信号を電力合成して合成信号を取得し、取得した合成信号を出力線路１０２から出力する。出力線路１０２と線路１３１、１０９との結合部が電力合成器１０４に相当する。

電力分配器１０５における信号の分配および電力合成器１０４における信号の合成の際のインピーダンス整合は、線路幅を変えたインピーダンス変換回路や、ＬとＣの素子で整合回路を構成することにより実現できる。すなわち、入力線路１０１の幅と、入力線路１０１から分岐する２つの線路１２１ａ、１２１ｂとの幅とを調整することにより分配におけるインピーダンス整合を取る。また、出力線路１０２の幅と、出力線路１０２につながる２つの線路１０９、１３１の幅とを調整することにより合成におけるインピーダンス整合を取る。

図１のフィルタ回路の等価回路を図２に示す。図２において、図１に示される要素に対応する要素には同一の符号を付してある。

入力端子１１は、図１において線路１２１ａ、１２１ｂと結合する入力線路１０１の部分に相当する。出力端子１２は、図１において線路１３１、１０９と結合する出力線路１０２の部分に相当する。

電力分配部１０３は共振器１０５〜１０８と結合され、共振器１０５〜１０８は位相調整部１０９（１）〜１０９（４）と従属接続される。

共振器１０５と位相調整部１０９（１）とを従属接続したものはブロックＢＬ（１）と称される。同様に、共振器１０６と位相調整部１０９（２）とを従属接続したものはブロックＢＬ（２）と称される。共振器１０７と位相調整部１０９（３）とを従属接続したものはブロックＢＬ（３）と称される。共振器１０８と位相調整部１０９（４）とを従属接続したものはブロックＢＬ（４）と称される。

位相調整部１０９（１）は、ブロックＢＬ（１）を通過する信号に対し、ブロックＢＬ（２）を通過する信号とほぼ逆相をもたせるように設定されている。位相調整部１０９（２）は、ブロックＢＬ（２）を通過する信号に対し、ブロックＢＬ（３）を通過する信号とほぼ逆相をもたせるように設定されている。位相調整部１０９（３）は、ブロックＢＬ（３）を通過する信号に対し、ブロックＢＬ（４）を通過する信号とほぼ逆相をもたせるように設定されている。図１の構成は、例えば位相調整部１０９（２）、１０９（４）の設定を０度にし、位相調整部１０９（１）、１０９（３）を−（１８０±３０）度にした場合に相当する。位相調整部１０９（１）、１０９（３）は図１の遅延回路１０９に相当する。

以下、図１および図２に示したフィルタ回路において、共振周波数が隣接する共振器を通過した信号の間にほぼ逆相の位相差をもたせていること、共振器１０５、１０８の線路幅を共振器１０６、１０７のよりも大きくしていること、についてそれぞれ詳細に説明する。

まず、共振周波数が隣接する共振器を通過した信号の間にほぼ逆相の位相差をもたせていることについて説明する。

図５は、２つの一般的な共振器を含むフィルタ回路の例を示す。このフィルタ回路は、入力端子３０１と、電力分配部３０３と、２つの共振器（共振回路）３０５、３０６と、電力合成部３０４と、出力端子３０２と、を備える。共振器３０５は共振周波数ｆ１をもち、共振器３０６は共振周波数ｆ２をもつ。結合Ｍ_２は共振器３０６と電力合成部３０４との結合、ｍ_１（１）は共振器３０５と電力分配部３０３との結合、ｍ_１（２）は共振器３０５と電力合成部３０４との結合、ｍ_２は共振器３０６と電力分配部３０３との結合を表す。ここでは誘導的な結合が示されるが、結合は、容量的な結合と誘導的な結合のどちらでも可能であり、併用も可能である。

図６は、図５のフィルタ回路において、結合Ｍ_２を逆相結合（位相が１８０度反転する）とし、結合ｍ_１（１）、ｍ_１（２）、ｍ_２を同相結合（位相が変化しない）とした場合における周波数応答を示す。２０５ａは共振器３０５における周波数応答、２０５ｂは共振器３０６における周波数応答、２０４は出力端子３０２における周波数応答（合成信号）を示す。周波数応答２０４は、２つの共振器３０５、３０６の出力信号を逆相で合成した場合の周波数応答であり、２つの共振器３０５、３０６の単体の周波数応答２０５ａ、２０５ｂの和として表される。このように２つの共振器３０５、３０６を通過した信号を逆相合成することで所望の周波数応答（合成信号）を得ることができる。周波数応答２０４に見られる共振周波数ｆ１、ｆ２間のリップル量２０７は、共振周波数ｆ１とｆ２の間隔と、各共振器３０５、３０６の結合ｍ_１（１）、ｍ_１（２）、ｍ_２、Ｍ_２を適当な値にすることによって、フィルタ波形に求められる所望の値に調整できる。また結合ｍ_１（１）、ｍ_１（２）、ｍ_２を逆相結合とした場合には結合Ｍ_２を同相結合とすることで、共振器３０５、３０６を通過した信号が逆相合成され、同様に和の合成を実現できる。

図７は、結合ｍ_１（１）、ｍ_１（２）、ｍ_２を同相結合とし、結合Ｍ_２も同相結合とした場合の周波数応答を示す。

２０５ａは共振器３０５における周波数応答、２０５ｂは共振器３０６における周波数応答、２０６は出力端子３０２における周波数応答（合成信号）を示す。周波数応答２０６は、２つの共振器３０５、３０６の出力信号を同相で合成した場合の周波数応答であり、２つの共振器３０５、３０６の単体の周波数応答２０５ａ、２０５ｂの差として表される。目的帯域における中心周波数付近の信号強度が低くなってしまい所望の信号を得ることができないことが理解される。このように差の合成となるのは、共振器３０５、３０６のそれぞれにおいて共振周波数を境にその前後の信号の位相が反転するためである。結合ｍ_１（１）、ｍ_１（２）、ｍ_２、Ｍ_２を全て逆相結合にした場合にも同様に差の合成となる。

図６の場合では、共振器３０５、３０６を通過した２つの信号が合成前において逆相の関係にされるため、共振器３０５、３０６で生じた位相の反転が打ち消され、所望の信号を得ることができる。上述したように、合成される２つの信号は、完全に逆相でなくても、ほぼ逆相、すなわち（１８０±３０）＋３６０×ｎ度（ｎは０以上の整数）の範囲の位相差であれば、所望の信号を得ることができる。

以上の原理に基づき、図１に示すフィルタ回路では、所望の出力信号を得るため、共振周波数が隣接する共振器を通過した信号同士がほぼ逆相になるように遅延回路１０９を設けている。

次に、図１のフィルタ回路におおいて、共振器１０５、１０８の線路幅を共振器１０６、１０７のよりも大きくしていることについて説明する。

図３および図４は、図１のフィルタ回路の周波数特性を表す。図３には通過特性（Ｓ_２１特性）を表すグラフ２０１と、反射特性（Ｓ_１１特性）を表すグラフ２０２とが示され、図４には群遅延特性を表すグラフ２０３が示される。なお、図２のようにフィルタ特性として合成を行った場合、各共振器の共振周波数は、反射特性２０２の結果のピーク位置とは厳密には一致しない。これは波形合成した結果ではそれぞれ他の共振器の影響を受けて摂動があるためである。ただし、順番が入れ替わることは無い。

図１のフィルタ回路では急峻なスカート特性を実現するために、上述したようにフィルタ帯域の両端側における共振器の外部Ｑ（共振器の入力側および出力側の外部Ｑはここでは同じであるとするが、本発明はこれらが異なる場合も当然含む）を、他の共振器の外部Ｑよりも大きくしている。すなわちフィルタ帯域の両端側における共振器の入力側に配置される回路に対する該共振器の結合量（結合量は外部Ｑの逆数として定義される）と、出力側に配置される回路に対する該共振器の結合量との合計は、他の共振器の入力側に配置される回路に対する該共振器の結合量と、出力側に配置される回路に対する該共振器の結合量との合計よりも小さい。このようにしてフィルタ帯域の該両端側の共振器から大きな電流を得るようにしている（図３のグラフ２０１おける部分２０１ａ、２０１ｂ参照）。つまり、フィルタ帯域の両端側における共振器の外部Ｑを大きくすると（結合量を小さくすると）、図４に示されるように、フィルタ帯域の両端側での群遅延量が大きくなり、これに比例して、取り出せる電流の値も大きくなる。より詳細には、群遅延量が大きくなると共振器内での信号の滞在時間が長くなるため波の重ね合わせによって、大きな電流値が得られる。

このように、共振器１０５、１０８では群遅延量が大きくなる結果、共振器１０５、１０８には大きな電流が滞在するため、共振器１０５、１０８には他の共振器１０６、１０７よりも大きな耐電力性が要求される。逆に言えば、共振器１０６、１０７では、共振器１０５、１０８ほどの耐電力性は必要とされない。つまり、全ての共振器の耐電力性を高くする必要はなく、群遅延量の大きい共振器のみの耐電力性を高めれば、十分なフィルタ回路の耐電力性を得ることが可能である。本発明者は、この点に着目して、群遅延量の大きい共振器１０５、１０８の線路幅のみを、他の共振器１０６、１０７のよりも大きくすることで、高い耐電力性をもちつつも、可能な限り回路面積の小さなフィルタ回路を実現した。すなわち、急峻なスカート特性を有する、回路面積の小さいフィルタ回路を実現した。

以下、本発明者が本発明をなすに至った経緯を詳細に説明する。

図８は、一般的な従属接続型のフィルタ回路の構成を示す。このフィルタ回路では、６つの共振器４０１〜４０６が従属接続されている。共振器４０１〜４０６の導体部分は超電導体により構成されている。このフィルタ回路における各共振器４０１〜４０６の電流値を図９に示す。各共振器４０１〜４０６の電流値がグラフＧ４０１〜Ｇ４０６によって示される。図９のグラフは、図示の横軸の周波数範囲で周波数を順次変更しながらフィルタ回路に信号を入力し各共振器の電流値を計測するシミュレーションにより取得した。

図９から理解されるように、各共振器４０１〜４０６には周波数帯域全体の電流が流れるため、各共振器４０１〜４０６に流れる電流（グラフの積分値）は大きいものとなる。なおグラフＧ４０３から、３番目の共振器４０３の電流値が最大となっている。共振器に大きな電流を流すためには大きな共振器を用いてより広い範囲に電流を拡散することでピークの電流値を下げることが有効である。しかし、大きな共振器を用いると、フィルタ回路が大型化してしまう。

図１０は、一般的な並列接続型のフィルタ回路の構成を示す。このフィルタ回路では、６つの共振器４１１〜４１６が並列接続されている。共振器４１１〜４１６の導体部分は超電導体により構成されている。各共振器４１１〜４１６はそれぞれ同一の耐電力性を有する。共振器４１５、４１６がフィルタ帯域の両端側に対応する。このフィルタ回路における各共振器４０１〜４０６の電流値を図１１に示す。各共振器４１１〜４１６の電流値がグラフＧ４１１〜Ｇ４１６によって示される。図１１のグラフは、図９と同様のシミュレーションにより取得した。

入力信号は、共振器４１１〜４１６に分配されるため、１つの共振器に流れる電流（グラフの積分値）は、従属接続型のフィルタ回路における共振器よりも少なくなる。よって、１つ１つの各共振器の耐電力性は、図８のフィルタ回路よりも小さくすることができ、よって、並列接続型のフィルタ回路では、従属接続型のフィルタ回路よりも回路面積を小さくできる。

ここで、図１１から理解されるように、並列接続型のフィルタ回路では、フィルタ帯域の両端側における共振器４１５、４１６の電流値（Ｇ４１５、Ｇ４１６）は、他の共振器４１１〜４１４よりも大きい。また、超電導体を用いた並列接続型のフィルタ回路では、各共振器の電流値に合わせて、各々異なる耐電力性の共振器を使用可能である。本発明者は、この点に着目し、大きな電流が流れる共振器のみ大きい線路幅の線路を用いて耐電力性を高めることで、フィルタ回路における大きな耐電力性と小型化との両立を実現した。

ここで図１に示されるレイアウトの具体的な数値例を図１２に示す。

誘電体基板１１０の誘電率εｒ＝２４である。共振器１０５の線路長は２０．２６ｍｍ、幅は０．８ｍｍである。共振器１０６の線路長は２０．１８ｍｍ、幅は０．２ｍｍである。共振器１０７の線路長は２０．１０ｍｍ、幅は０．２ｍｍである。共振器１０８の線路長は２０．０２ｍｍ、幅は０．８ｍｍである。よって共振器１０５、１０８の幅は、共振器１０６、１０７の４倍である。遅延回路１０９の線路長は４０ｍｍである。線路１３１の線路長は２０ｍｍである。

図１３は本発明に係るフィルタ回路の第２の実施例を示す。

このフィルタ回路は、共振周波数ｆ１、ｆ２、ｆ３、ｆ４をもつ共振器１０５ａ，１０６ａ，１０７ａ，１０８ａを備える。ｆ１＜ｆ２＜ｆ３＜ｆ４の関係がある。フィルタ帯域の端側にくるｆ１、ｆ４の共振器１０５ａ、１０８ａの線路長は半波長のＮｄ_１倍、フィルタ帯域の中心側にくるｆ２、ｆ３の共振器１０６ａ、１０７ａの線路長は半波長のＮｄ_２倍に設定している。ただし、Ｎｄ_１＞Ｎｄ_２（Ｎｄ_１は２以上の整数、Ｎｄ_２は１以上の整数）である。図１３ではＮｄ_１＝２、Ｎｄ_２＝１の例が示される。共振器１０５ａ、１０８ａの線路長を、半波長の２倍にすることで、耐電力性を半波長の場合の２倍にできる。第１の実施例では線路幅を大きくすることで耐電力性を向上させたが、本実施例では線路長を長くすることで耐電力性を向上させている。

図１４は、第１の実施例におけるフィルタ回路の第１の変型例を示す。

このフィルタ回路では共振周波数ｆ１、ｆ２、ｆ３をもつ共振器１０５ｂ、１０６ｂ、１０７ｂが用いられている。ｆ１＜ｆ２＜ｆ３の関係がある。フィルタ帯域の両端側に位置する群遅延量の大きい共振器１０５ｂ、１０７ｂの線路幅を、群遅延量の小さい共振器１０６ｂの線路幅よりも大きく設定するとともに、共振器１０５ｂ、１０７ｂを１箇所に集中配置している。これによりフィルタ回路のレイアウト設計が容易になる。

図１５は、第１の実施例におけるフィルタ回路の第２の変型例を示す。

このフィルタ回路では、共振周波数ｆ１、ｆ２、ｆ３、ｆ４、ｆ５、ｆ６をもつ共振器１０５ｃ、１０６ｃ、１０７ｃ、１０８ｃ、１１１ｃ、１１２ｃが用いられている。ｆ１＜ｆ２＜ｆ３＜ｆ４＜ｆ５＜ｆ６の関係がある。フィルタ帯域の両端側に位置する群遅延量が大きい共振器１０５ｃ、１１２ｃを第１の線路幅とし、フィルタ帯域の中心側に位置する群遅延量が小さい共振器１０７ｃ、１０８ｃの線路幅を第１の線路幅より小さい第２の線路幅とし、群遅延量が中程度の共振器１０６ｃ、１１１ｃの線路幅を第１の線路幅より小さく第２の線路幅より大きい第３の線路幅としている。

なお、第１の実施例（図１参照）では共振器１０６、１０８と、線路１２１ｂ、１３１との結合のために、共振器１０６、１０８と線路１２１ｂ、１３１とが一部において平行に対向するように配置を行った。共振器１０５、１０７と、線路１２１ａ、１０９についても同様である。これに対し、本変型例では、共振器１０８ｃ、１１１ｃ、１１２ｃと、線路１４１ｂ、１５１とが互いに一端において対向するように配置を行っている。共振器１０５ｃ、１０６ｃ、１０７ｃと、線路１４１ａ、２０９とについても同様である。

図１６は、第１の実施例と第２の実施例との組み合わせ例を示す。線路幅と線路長との両方を変更した場合のフィルタ回路の例を示す。

このフィルタ回路では、共振周波数ｆ１、ｆ２、ｆ３、ｆ４をもつ共振器１０５ｄ、１０６ｄ、１０７ｄ、１０８ｄが用いられている。ｆ１＜ｆ２＜ｆ３＜ｆ４の関係がある。フィルタ帯域の両端側に位置する群遅延量の大きい共振器１０５ｄ、１０８ｄの線路幅を共振器１０６ｄ、１０７ｄよりも大きくするとともに、共振器１０５、１０８ｄの線路長を半波長の２倍としている。共振器１０６ｄ、１０７ｄの線路長は半波長である。

図１７は、第１の実施例におけるフィルタ回路の第３の変型例を示す。

フィルタ帯域の両側に位置する群遅延量の大きい共振器１０５ｅ、１０８ｅの線路幅を、第１の実施例よりも大きくしている。これにより、より高い耐電力性をもつフィルタ回路を実現している。なお、フィルタ帯域の中心側に位置する共振器１０６ｅ、１０７ｅの線路幅は第１の実施例と同一である。また、本変型例では遅延回路３０９を、入力線路１０１と、共振器１０５ｅ、１０７ｅとの間に配置している。このように遅延回路は、共振器の入力側および出力側のいずれに配置してもよい。

図１８は、第１の実施例におけるフィルタ回路の第４の変型例を示す。

フィルタ帯域の両側に位置する群遅延量の大きい共振器１０５ｇ、１０８ｇは、半波長の長さをもつマイクロストリップ線路におけるストリップ導体を両側から中心にむかうほど幅広くしたものに相当し、ここでは略円形の平面形状を有する。共振モードとしてはＴＭ０１１モードやＴＭ０１０モードがある。共振器においては半波長の中心に近いほど電流が集中する。本例ではＬ１、Ｌ２で示す部分が最も電流が集中する。そこで、半波長の中心に近いほど線路幅を大きくすることで、すなわち、電流の集中度合いに応じて線路幅を変更することで、高い耐電力性を実現しつつ、共振器の占める面積を低減できる。多波長化した共振器（半波長×ｎ（ｎは２以上の整数））の場合は、各半波長の中心に近いほど電流が集中するため、半波長の長さごとに、半波長の長さの両端から中心に向かうほど線路幅を広くすることで、高い耐電力性を実現しつつ、共振器の占める面積を低減できる。

図１９は、本発明の一実施例としての無線通信装置の構成を概略的に示す。より詳細には、無線通信装置の送信部の構成が概略的に示されている。

送信すべきデータ５００は信号処理回路５０１に入力され、ディジタル−アナログ変換、符号化及び変調などの処理が施されることにより、ベースバンドあるいは中間周波数（ＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙ；ＩＦ）帯の送信信号が生成される。

信号処理回路５０１からの送信信号は周波数変換器（ミキサ）５０２に入力され、ローカル信号発生器５０３からのローカル信号と乗算されることによって、無線周波数（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ；ＲＦ）帯の信号に周波数変換、すなわちアップコンバートされる。

ミキサ５０２から出力されるＲＦ信号は電力増幅器５０４によって増幅された後、帯域制限フィルタ（送信フィルタ）５０５に入力される。帯域制限フィルタ５０５としてはこれまで説明したフィルタ回路を用いることができる。この帯域制限フィルタ５０５で帯域制限を受けて不要な周波数成分が除去された信号は、アンテナ５０６に供給され、電波として空間に放射される。

本発明のフィルタ回路の第１の実施例を示す平面レイアウト図である。図１に示した実施例の等価回路図である。図１に示した実施例の周波数応答特性を示す図である。図１に示した実施例の群遅延特性を示す図である。本発明の原理を説明するためのフィルタ回路の構成図である。図５に示した回路の結合Ｍ２が負の場合の周波数応答特性を示す図である。図５に示した回路の結合Ｍ２が正の場合の周波数応答特性を示す図である。一般的な従属接続型のフィルタ回路を示す図である。図８のフィルタ回路の各共振器における電流分布を示す図である。一般的な並列接続型のフィルタ回路を示す図である。図１０のフィルタ回路の各共振器における電流分布を示す図である。図１に示した各要素の具体的な数値例を示す平面レイアウト図である。本発明のフィルタ回路の第２の実施例を示す平面レイアウト図である。第１の実施例の第１の変型例を示す平面レイアウト図である。第１の実施例の第２の変型例を示す平面レイアウト図である。第１および第２の実施例を組み合わせた例を示す平面レイアウト図である。第１の実施例の第３の変型例を示す平面レイアウト図である。第１の実施例の第４の変型例を示す平面レイアウト図である。無線通信装置の例を概略的に示す構成図である。

符号の説明

１０１…入力線路
１０２…出力線路、
１０３…電力分配部
１０４…電力合成部
１０５〜１０５ｇ…周波数ｆ１で共振する共振器
１０６〜１０６ｇ…周波数ｆ２で共振する共振器
１０７〜１０７ｇ…周波数ｆ３で共振する共振器
１０８〜１０８ｇ…周波数ｆ４で共振する共振器
１１１ｃ…周波数ｆ５で共振する共振器
１１２ｃ…周波数ｆ６で共振する共振器
１０９…遅延回路
１０９（１）〜１０９（４）…位相調整部
１１０…誘電体基板
１１、３０１…入力端子
１２、３０２…出力端子、
３０３…電力分配部
３０４…電力合成部
３０５…周波数ｆ１で共振する共振器
３０６…周波数ｆ２で共振する共振器、
４０１〜４０６…共振器
５００…データ
５０１…信号処理回路
５０２…周波数変換器
５０３…ローカル信号発生器
５０４…電力増幅器
５０５…帯域制限フィルタ
５０６…アンテナ

Claims

入力信号を入力する入力端子と、
第１〜第ｉの共振周波数（第１の共振周波数＜第２の共振周波数＜・・・＜第ｉの共振
周波数）をもつ、伝送線路としての第１〜第ｉの共振器を有する第１〜第ｉのブロックと
、
前記入力信号を前記第１〜第ｉのブロックに分配する分配部と、
前記第１〜第ｉのブロックを通過した信号を合成して合成信号を得る合成部と、
前記合成信号を出力する出力端子と、を備え、
第ｊ（ｊは１からｉ−１の間の整数）のブロックは、前記第ｊのブロックを通過する信
号の位相を第ｊ＋１のブロックを通過する信号に対しほぼ逆相にする位相調整部を有し、
群遅延量が大きい共振器は、群遅延量が小さい共振器よりも大きい線路幅をもつ、
ことを特徴とするフィルタ回路。
前記群遅延量が大きい共振器の入力側に結合された回路に対する該共振器の結合量と、
出力側に接続された回路に対する該共振器の結合量との合計は、前記群遅延量が小さい共
振器の入力側に結合された回路に対する該共振器の結合量と、出力側に接続された回路に
対する該共振器の結合量との合計よりも小さい、ことを特徴とする請求項１に記載のフィ
ルタ回路。
前記伝送線路の導体部分は、超電導体で形成されたことを特徴とする請求項１または２
に記載のフィルタ回路。
前記群遅延量の大きい共振器の線路長はその共振周波数の半波長のｎ（は１以上の整数
）倍であり、半波長の長さごとに、前記半波長の長さの両端から中心に向かうほど線路幅
が広いことを特徴とする請求項１ないし３のいずれか一項に記載のフィルタ回路。
前記伝送線路はマイクロストリップ線路であることを特徴とする請求項１ないし４のい
ずれか一項に記載のフィルタ回路。
入力信号を入力する入力端子と、
第１〜第ｉの共振周波数（第１の共振周波数＜第２の共振周波数＜・・・＜第ｉの共振
周波数）をもつ、伝送線路としての第１〜第ｉの共振器を有する第１〜第ｉのブロックと
、
前記入力信号を前記第１〜第ｉのブロックに分配する分配部と、
前記第１〜第ｉのブロックを通過した信号を合成して合成信号を得る合成部と、
前記合成信号を出力する出力端子と、を備え、
第ｊ（ｊは１からｉ−１の間の整数）のブロックは、前記第ｊのブロックを通過する信
号の位相を第ｊ＋１のブロックを通過する信号に対しほぼ逆相にする位相調整部を有し、
群遅延量が大きい共振器の線路長をその共振周波数の半波長のＮｄ_１倍、群遅延量が小
さい共振器の線路長をその共振周波数の半波長のＮｄ_２倍としたとき、Ｎｄ_１＞Ｎｄ_２（
Ｎｄ_１は２以上の整数、Ｎｄ_２は１以上の整数）の関係がある、
ことを特徴とする、フィルタ回路。
前記群遅延量が大きい共振器の入力側に結合された回路に対する該共振器の結合量と、
出力側に接続された回路に対する該共振器の結合量との合計は、前記群遅延量が小さい共
振器の入力側に結合された回路に対する該共振器の結合量と、出力側に接続された回路に
対する該共振器の結合量との合計よりも小さい、ことを特徴とする請求項６に記載のフィ
ルタ回路。
前記伝送線路の導体部分は超電導体で形成されたことを特徴とする請求項６または７に
記載のフィルタ回路。
前記伝送線路はマイクロストリップ線路であることを特徴とする請求項６ないし８のい
ずれか一項に記載のフィルタ回路。
入力信号を入力する入力端子と、
第１〜第ｉの共振周波数（第１の共振周波数＜第２の共振周波数＜・・・＜第ｉの共振
周波数）をもつ、伝送線路としての第１〜第ｉの共振器を有する第１〜第ｉのブロックと
、
前記入力信号を前記第１〜第ｉのブロックに分配する分配部と、
前記第１〜第ｉのブロックを通過した信号を合成して合成信号を得る合成部と、
前記合成信号を出力する出力端子と、を備え、
第ｊ（ｊは１からｉ−１の間の整数）のブロックは、前記第ｊのブロックを通過する信
号の位相を第ｊ＋１のブロックを通過する信号に対しほぼ逆相にする位相調整部を有し、
群遅延量が大きい共振器は、群遅延量が小さい共振器よりも大きい線路幅をもち、
前記群遅延量が大きい共振器の線路長をその共振周波数の半波長のＮｄ_１倍、前記群遅
延量が小さい共振器の線路長をその共振周波数の半波長のＮｄ_２倍としたとき、Ｎｄ_１＞
Ｎｄ_２（Ｎｄ_１は２以上の整数、Ｎｄ_２は１以上の整数）の関係がある、
ことを特徴とするフィルタ回路。
前記群遅延量が大きい共振器の入力側に結合された回路に対する該共振器の結合量と、
出力側に接続された回路に対する該共振器の結合量との合計は、前記群遅延量が小さい共
振器の入力側に結合された回路に対する該共振器の結合量と、出力側に接続された回路に
対する該共振器の結合量との合計よりも小さい、ことを特徴とする請求項１０に記載のフ
ィルタ回路。
前記伝送線路の導体部分は、超電導体で形成されたことを特徴とする請求項１０または
１１に記載のフィルタ回路。
前記群遅延量の大きい共振器の線路長はその共振周波数の半波長のｎ（は１以上の整数
）倍であり、半波長の長さごとに、前記半波長の長さの両端から中心に向かうほど線路幅
が広いことを特徴とする請求項１０ないし１２のいずれか一項に記載のフィルタ回路。
前記伝送線路はマイクロストリップ線路であることを特徴とする請求項１０ないし１３
のいずれか一項に記載のフィルタ回路。