JP4445533B2

JP4445533B2 - フィルタ回路、無線通信装置および信号処理方法

Info

Publication number: JP4445533B2
Application number: JP2007220913A
Authority: JP
Inventors: 博幸加屋野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-08-28
Filing date: 2007-08-28
Publication date: 2010-04-07
Anticipated expiration: 2027-08-28
Also published as: US20090128261A1; JP2009055405A; US7945300B2

Description

本発明は、フィルタ回路、無線通信装置および信号処理方法に関し、たとえば無線を用いる通信機の送信部に用いる電力増幅器の後段に接続される帯域制限用フィルタ回路に関する。

従来、フィルタ回路は図２３に示されるように共振器１１０７（１）〜１１０７（ｎ）を縦列接続させることによって構成される。各共振器の等価回路はインダクタとキャパシタから成り、損失の効果を考慮する場合には抵抗も追加される。抵抗が無い場合の共振器の共振周波数は下記で与えられる。

f₀=(L×C)^-1/2

ただし、Ｌ、Ｃはそれぞれ共振器のインダクタンスとキャパシタンスである。フィルタ回路では共振器を縦列接続させ、それぞれの共振器の結合量を表す共振器間結合係数（図２６のm₁₂,m₂₃,…,m_n-1,n）と入出力部で共振器を励振する量を表す外部Ｑ(図２３のQe)の値を適当に決めることによってフィルタ回路としての通過周波数範囲や阻止域減衰量を決定することができる。１１０１は入力端子、１１０６は出力端子である。共振器が縦列接続されたフィルタ回路では各共振器に電流が伝播してゆくため、共振器には全ての周波数成分の電流が流れてしまう。そのため超電導体のような単位面積当たりに超伝導状態で流せる電流値に限界を持つ材料を用いて共振器を構成する場合、フィルタ回路に大きな電力を通過させるためには各共振器の耐電力性が重要なパラメータとなり、円盤形状や幅広線路を用いるなどして共振器に電流が集中して流れないように対策することで耐電力性を向上させるための方法が検討されている。しかし、超電導共振器では外部Ｑ値が非常に高いことから電流集中が大きく、共振器形状の工夫だけでは大きな耐電力性を得ることができない問題点がある。

一方、図２４に示すようにフィルタ回路において各共振器に電力を分散させてフィルタ特性を実現する方法として共振器を並列接続させてフィルタ回路を構成する方法がある（特開2001-345601号公報、特開2004-96399号公報）。こうした共振器の並列構成によって、入力した電力が各共振器１１０８（１）〜１１０８（ｎ）に電力分配されることによって全体としての耐電力特性を上げるものである。共振器を並列構成するためには各共振器を異なる周波数（図２４のf₁,f₂,…f_n）を持つように構成し、隣り合う共振周波数を持つ共振器が逆相となるように合成することでフィルタ特性を実現するものである。図中「-m₂」の「-」は逆相結合を示す。これを利用したフィルタ構成で、超電導フィルタと常電導フィルタとを組み合わせる方法がある。（特許第3,380,165号、特開11-186812号公報）。特許第3,380,165号では超電導フィルタと常電導フィルタを並列化しているが、入力に大きな電力が来るとそのまま各フィルタに電力が分割されて入力し、各フィルタのそれぞれにおいて反射させられる電力と通過する電力とに分離されるだけであり、この形では超電導フィルタにも大きな耐電力性が必要となってしまう問題点がある。
特開2001-345601号公報特開2004-96399号公報特許第3,380,165号特開11-186812号公報

以上に述べたように、従来では急峻な通過特性をもつ超伝導体を用いたフィルタ回路では超伝導体の臨界電流密度の特性のために耐電力性を大きくすることが困難であった。

そこで、本発明では、上記のような従来技術の欠点を除去し、急峻な通過特性と耐電力性とを両立可能なフィルタ回路、無線通信装置および信号処理方法を提供するものである。

本発明の一態様としてのフィルタ回路は、
ある帯域を有する入力信号を入力する入力端子と、
前記入力信号を端子Ａで受け取り受け取った入力信号を分割して端子Ｂおよび端子Ｃから送出し、また、前記端子Ｂおよび端子Ｃに与えられた信号を合成して端子Ｄから送出する、第１の４端子素子と、
前記入力信号の中心周波数を阻止帯域内に有し、前記端子Ｂから送出された分割信号のうち前記阻止帯域の信号を前記端子Ｂに反射させ前記阻止帯域外の通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第１帯域阻止フィルタと、
前記第１帯域阻止フィルタの阻止帯域と同一の阻止帯域を有し、前記端子Ｃから送出された分割信号のうち前記阻止帯域の信号を前記端子Ｃに反射させ前記通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第２帯域阻止フィルタと、
第１の複数の共振器を用いて前記第１帯域阻止フィルタを通過した前記通過帯域の分割信号から所望帯域の信号を抽出する第１共振器群回路と、
前記第１の複数の共振器の各々と同じ共振周波数を有する第２の複数の共振器を用いて前記第２帯域阻止フィルタを通過した前記通過帯域の分割信号から前記所望帯域と同一帯域の信号を抽出する第２共振器群回路と、
前記第１および第２帯域阻止フィルタで反射され前記第１の４端子素子において合成されて前記端子Ｄから送出された前記阻止帯域の合成信号を端子Ｅにおいて受け取り受け取った信号を分割して端子Ｆおよび端子Ｇから送出し、また、前記端子Ｆおよび端子Ｇに与えられた信号を合成して端子Ｈから送出する、第２の４端子素子と、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第１共振器群回路により抽出された前記所望帯域の分割信号を前記端子Ｆへ通過させ、また、前記端子Ｆから送出された前記阻止帯域の分割信号を受けて前記端子Ｆに反射させる第３帯域阻止フィルタと、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第２共振器群回路により抽出された前記所望帯域の分割信号を前記端子Ｇへ通過させ、前記端子Ｇから送出された前記阻止帯域の分割信号を受けて前記端子Ｇに反射させる第４帯域阻止フィルタと、
前記第１および第２帯域阻止フィルタを通過した前記所望帯域の分割信号が前記第２の４端子素子で合成された合成信号と、前記第１および第２帯域阻止フィルタで反射した前記阻止帯域の分割信号が前記第２の４端子素子で合成された合成信号とを前記端子Ｈから受けて出力する出力端子と、
前記第１の４端子素子の前記端子Ｄから前記第２の４端子素子の端子Ｅへ至る経路に配置され、前記第１および第２の帯域阻止フィルタの共振器と前記第３および第４の帯域阻止フィルタの共振器とを前記経路を介して結合することにより、前記共振周波数の縮退を解く、共振器結合回路と、
を備える。

本発明の一態様としての無線通信装置は、
送信データに送信処理を施して送信信号を得る信号処理回路と、
前記送信信号を増幅する電力増幅器と、
増幅された送信信号をフィルタ処理するフィルタ回路と、
前記フィルタ回路から得られる信号を空間に電波として放射するアンテナと、
を備え、
前記フィルタ回路は、
前記増幅された送信信号を入力する入力端子と、
前記入力端子から入力された送信信号を端子Ａで受け取り受け取った送信信号を分割して端子Ｂおよび端子Ｃから送出し、また、前記端子Ｂおよび端子Ｃに与えられた信号を合成して端子Ｄから送出する、第１の４端子素子と、
前記送信信号の中心周波数を阻止帯域内に有し、前記端子Ｂから送出された分割信号のうち前記阻止帯域の信号を前記端子Ｂに反射させ通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第１帯域阻止フィルタと、
前記第１帯域阻止フィルタの阻止帯域と同一の阻止帯域を有し、前記端子Ｃから送出された分割信号のうち前記阻止帯域の信号を前記端子Ｃに反射させ前記通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第２帯域阻止フィルタと、
第１の複数の共振器を用いて前記第１帯域阻止フィルタを通過した前記通過帯域の分割信号から所望帯域の信号を抽出する第１共振器群回路と、
前記第１の複数の共振器の各々と同じ共振周波数を有する第２の複数の共振器を用いて前記第２帯域阻止フィルタを通過した前記通過帯域の分割信号から前記所望帯域と同一帯域の信号を抽出する第２共振器群回路と、
前記第１および第２帯域阻止フィルタで反射され前記第１の４端子素子において合成されて前記端子Ｄから送出された前記阻止帯域の合成信号を端子Ｅにおいて受け取り受け取った信号を分割して端子Ｆおよび端子Ｇから送出し、また、前記端子Ｆおよび端子Ｇに与えられた信号を合成して端子Ｈから送出する、第２の４端子素子と、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第１共振器群回路により抽出された前記所望帯域の分割信号を前記端子Ｆへ通過させ、また、前記端子Ｆから送出された前記阻止帯域の分割信号を受けて前記端子Ｆに反射させる第３帯域阻止フィルタと、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第２共振器群回路により抽出された前記所望帯域の分割信号を前記端子Ｇへ通過させ、前記端子Ｇから送出された前記阻止帯域の分割信号を受けて前記端子Ｇに反射させる第４帯域阻止フィルタと、
前記第１および第２帯域阻止フィルタを通過した前記所望帯域の分割信号が前記第２の４端子素子で合成された合成信号と、前記第１および第２帯域阻止フィルタで反射した前記阻止帯域の分割信号が前記第２の４端子素子で合成された合成信号とを前記端子Ｈから受けて出力する出力端子と、
前記第１の４端子素子の前記端子Ｄから前記第２の４端子素子の端子Ｅへ至るまでの経路に配置され、前記第１および第２の帯域阻止フィルタの共振器と前記第３および第４の帯域阻止フィルタの共振器とを前記経路を介して結合することにより、前記共振周波数の縮退を解く、共振器結合回路と、
を有することを特徴とする。

本発明の一態様としての信号処理方法は、
ある帯域を有する入力信号を入力し、
前記入力信号の中心周波数を阻止帯域内に有し、前記中心周波数を共振周波数とする共振器を含む帯域阻止フィルタを用いて、前記入力信号を、前記阻止帯域の信号と、前記阻止帯域外の通過帯域の信号とに分離し、
前記通過帯域の信号から複数の共振器を用いて所望帯域の信号を抽出し、
前記阻止帯域の信号を、前記共振周波数の縮退が解けた信号に分解し、
縮退の解けた信号と、抽出された所望帯域の信号とを合成し、合成信号を出力する。

本発明により、フィルタ回路において急峻な通過特性と耐電力性とを両立できる。

図１は本発明に係るフィルタ回路の第１の実施例を示すものである。

本実施例のフィルタ回路は、入力端子２０１に入力されたある帯域をもった信号を、帯域阻止フィルタを用いて阻止帯域の信号（大きな電力密度をもつ）と、阻止帯域外の通過帯域の信号（信号電力が小さい）とに分割し、通過帯域の信号から複数の超電導共振器を含む共振器群回路を使って所望帯域の信号を抽出し、抽出された所望帯域の信号と上記阻止帯域の信号とを合成して出力端子２０９から出力するものである。

本フィルタ回路では、次式で定義されるＳパラメータをもつ４開口素子２０２、２０７を用いている。４開口素子２０２、２０７の各端子を端子１〜端子４として定義する。

４開口素子の例としては、図２に示す導波管を用いたマジックTなどがある。図３は、図１の回路図に記述された４開口素子を取り出して示したものである。図２および図３において同じ番号同士が対応している。また、伝送線路（マイクロストリップ線路）を用いた４開口素子の例としては図４に示すようなラットレース回路がある。

図１の例では、４開口素子２０２の端子３は端子Ａ、端子１は端子Ｂ、端子２は端子Ｃ、端子４は端子Ｄに相当し、４開口素子２０７の端子４は端子Ｅ、端子１は端子Ｆ、端子２は端子Ｇ、端子３は端子Ｈに相当する。

図１において、入力側の４開口素子２０２の端子３に入力端子２０１が接続され、４開口素子２０２の端子４が、本実施例の大きな特徴の１つとなる９０度の遅延回路２１３を介して４開口素子２０７の端子４と接続されている。遅延回路２１３の遅延量は９０度に限定されず、９０±４５±１８０×ｎ度（ｎは０以上の整数）であれば任意の値を取ることができる。遅延回路２１３は、たとえば共振器結合回路に相当する。４開口素子２０７の端子３は出力端子２０９に接続される。

４開口素子２０２の端子１と４開口素子２０７の端子１との間において、９０度の遅延回路２０３Ａと帯域阻止フィルタ（BSF：Band Stop Filter）２０４Ａとアイソレータ２１４Ａと共振器群回路１１２Ａとアイソレータ２１４Ｂと９０度の遅延回路２０３Ｂと帯域阻止フィルタ２０４Ｂとが縦列接続されている。また４開口素子２０２の端子２と４開口素子２０７の端子２との間において、帯域阻止フィルタ２０４Ｃと９０度の遅延回路２０３Ｃとアイソレータ２１４Ｃと共振器群回路１１２Ｂとアイソレータ２１４Ｄと帯域阻止フィルタ２０４Ｄと遅延回路２０３Ｄとが縦列接続されている。

帯域阻止フィルタ２０４Ａ〜２０４Ｄは、耐電力量Wbsf （W）を有し、阻止帯域として、反射特性の３ｄＢ帯域幅を決める２点の周波数fbsf1、fbsf2（fbsf1＜fbsf2）をもつ。帯域阻止フィルタ２０４Ａ〜２０４Ｄの阻止帯域は、本フィルタ回路の中心周波数または入力端子１０１に入力される信号の中心周波数を含み、該中心周波数を共振周波数とする共振器を含んでいる（後述する図７参照）。帯域阻止フィルタ２０４Ａ〜２０４Ｄは、阻止帯域の信号を反射させ、阻止帯域外の帯域（通過帯域）の信号を通過させる。帯域阻止フィルタ２０４Ａ〜２０４Ｄはそれぞれ同じ阻止帯域を有する。

共振器群回路１１２Ａ、１１２Ｂはそれぞれ同じ構成を有する。各共振器群回路においては、相異なる周波数の単一共振器をもつブロック１１１（１）、１１１（２）、・・・・が並列接続されている。各共振器群回路は、入力される信号を分割して各ブロックに与える電力分割部２１０と、各ブロックの出力信号を合成する電力合成部２１１とを有している。

各ブロック１１１（Ｎ）（Ｎ＝１、２、・・・）は、超電導体（ＳＣ）により構成された耐電力量Wreso （W）以下の共振器２０５（Ｎ）と、共振器２０５（Ｎ）に縦列接続された遅延回路２０６（Ｎ）とを有する。

各共振器２０５（Ｎ）の共振周波数freso-i（iは１以上N以下）は相異なる。各遅延回路２０６（Ｎ）は、電力合成部２１１における電力合成時に、隣り合う共振周波数をもつ信号同士が１８０＋３６０×ｋ±３０度（ｋは０以上の整数）の範囲の位相差（逆相）条件を満たすように設けられ、これにより電力合成の際に、隣り合う共振周波数をもつ信号同士の和合成を得る。和合成について図５および図６を用いて簡単に説明する。

図５（Ａ）のように共振器の並列接続型において、共振周波数ｆ１、ｆ２をもつ２つの共振器を通過した信号を合成する際、これらの信号を１８０度の位相差をもたせて合成すると、図５（Ｂ）のように、得られる信号３０１ａは、２つの信号（共振波形）３０２ａ、３０２ｂの和合成となる。外部回路結合係数Jqeを調整することで帯域通過フィルタを構成できる。

一方、図６（Ａ）のように、共振周波数ｆ１、ｆ２をもつ２つの共振器を通過した信号を位相差０度で合成すると、図６（Ｂ）のように、得られる信号３０１ｂは、２つの信号（共振波形）３０２ａ、３０２ｂの差合成となる。

したがって、図１のフィルタ回路では、電力合成部２１１において和合成が得られるように、隣接するブロック間を通過する信号に、１８０度の位相差を持たせるようにしている。ここで遅延回路２０６（Ｎ）の数値（0度、180度）は一例であり他の値を用いることもできる。また共振器２０５（Ｎ）と遅延回路２０６（Ｎ）の順番は入れ替えても同様の特性を得ることができる。

各帯域阻止フィルタ２０４Ａ〜２０４Ｄの耐電力量Wbsfと、各共振器２０５（Ｎ）の耐電力量Wresoとの間にはWbsf＞Wresoの関係がある。また、帯域阻止フィルタ２０４Ａ〜２０４Ｄの反射特性の３ｄＢ帯域幅を決める２点の周波数fbsf1、fbsf2（fbsf1＜fbsf2）と、各共振器の共振周波数freso-i（iは１以上N以下）との間には、freso-i＜fbsf1もしくはfbsf2＜freso-iの関係がある。すなわち、各共振器は、帯域阻止フィルタの通過帯域に共振周波数を有し、共振器群回路１１２Ａ、１１２Ｂは、このような共振器を用いることにより、帯域阻止フィルタの通過帯域の信号から、所望帯域の信号を抽出する。所望帯域はたとえば通過帯域のうち阻止帯域に隣接する帯域である。

図１において、アイソレータ２１４Ａは、帯域阻止フィルタ２０４Ａから共振器群回路１１２Ａへ向けて一方向に信号を通過させ、アイソレータ２１４Ｂは共振器群回路１１２Ａから帯域阻止フィルタ２０４Ｂへ向けて一方向に信号を通過させることにより、帯域阻止フィルタ２０４Ａの共振器と帯域阻止フィルタ２０４Ｂの共振器とが共振器群回路１１２Ａを介する経路で結合することを阻止する。またアイソレータ２１４Ａは、帯域阻止フィルタ２０４Ａを通過し共振器群回路１１２Ａで反射する信号（すなわちフィルタ回路のフィルタ帯域外の信号）を吸収する役割も有する。またアイソレータ２１４Ｂは、帯域阻止フィルタ２０４Ｂを通過し共振器群回路１１２Ａで反射する信号（たとえば出力端子２０９から入力されてくるフィルタ回路のフィルタ帯域外の信号）を吸収する役割も有する。

アイソレータ２１４Ｃは、帯域阻止フィルタ２０４Ｃから共振器群回路１１２Ｂへ向けて一方向に信号を通過させ、アイソレータ２１４Ｄは、共振器群回路１１２Ｂから帯域阻止フィルタ２０４Ｄへ向けて一方向に信号を通過させることにより、帯域阻止フィルタ２０４Ｃの共振器と帯域阻止フィルタ２０４Ｄの共振器とが共振器群回路１１２Ｂを介する経路で結合することを阻止する。またアイソレータ２１４Ｃは、帯域阻止フィルタ２０４Ｃを通過し共振器群回路１１２Ｂで反射して該端子２に戻される信号（すなわちフィルタ回路のフィルタ帯域外の信号）を吸収する役割も有する。またアイソレータ２１４Ｄは、帯域阻止フィルタ２０４Ｄを通過し共振器群回路１１２Ｂで反射する信号（たとえば出力端子２０９から入力されてくるフィルタ回路のフィルタ帯域外の信号）を吸収する役割も有する。

このように、アイソレータ２１４Ａ〜２１４Ｄは主として共振器間結合を阻止するために設けられる。一方、４開口素子２０２の端子４と４開口素子２０７の端子４との間の遅延回路２１３は、これらの端子４同士間の経路を介して、帯域阻止フィルタ２０４Ａ、２０４Ｃの共振器と、帯域阻止フィルタ２０４Ｂ、２０４Ｄの共振器とを結合させる役割を有する。すなわち遅延回路２１３は、帯域阻止フィルタ２０４Ａ、２０４Ｃの共振器と、帯域阻止フィルタ２０４Ｂ、２０４Ｄの共振器とを結合する共振器結合回路としての役割を有する。この遅延回路２１３により、共振周波数の縮退が解かれ、端子４同士間の経路を流れる阻止帯域の信号（たとえばフィルタ回路の中心周波数をピークとしてもつ信号）を、阻止帯域内において、互いに直交する２つの信号（互いに逆相の関係にある２つの信号）に分解する。これにより、帯域通過フィルタの共振器数が少なくても、スカート特性の優れた出力信号を得ることができる。これについての詳細は後述する。

遅延回路２０３Ａは、４開口素子２０２の端子１から帯域阻止フィルタ２０４Ａまでの電気長と、４開口素子２０２の端子２から帯域阻止フィルタ２０４Ｃまでの電気長との差（位相差）を９０度とする。遅延回路２０３Ａは、端子１から送出され帯域阻止フィルタ２０４Ａで反射して４開口素子２０２の端子１に戻される信号を該端子１から送出された信号に対して逆相にする。

遅延回路２０３Ｄは、４開口素子２０７の端子１から帯域阻止フィルタ２０４Ｂまでの電気長と、４開口素子２０７の端子２から帯域阻止フィルタ２０４Ｄまでの電気長との差（位相差）を９０度とする。遅延回路２０３Ｄは、該端子２から送出され帯域阻止フィルタ２０４Ｄで反射して４開口素子２０７の端子２に戻される信号を該端子２から送出された信号に対して逆相にする。

遅延回路２０３Ｃは、４開口素子２０２の端子１および端子２から共振器群回路１１２Ａ、１１２Ｂまでの電気長の差（位相差）を０度とする。遅延回路２０３Ｂは、４開口素子２０７の端子１および端子２から共振器群回路１１２Ａ、１１２Ｂまでの電気長の差（位相差）を０度とする。遅延回路２０３Ｂは、遅延回路２０３Ｃの配置による位相遅延を補完するために配置される。

ここで、図１のフィルタ回路の動作を説明するに当たり、説明を簡単にするため、図１のフィルタ回路の帯域阻止フィルタと共振器群回路を具体化した図７に示すフィルタ回路を用いて、動作説明を行う。まず簡単に図７のフィルタ回路の構成について補足説明を行う。

共振器群回路１１２Ａ、１１２Ｂにおいて、２つのブロック内の共振器４０２（１）、４０２（２）と、共振器４０２（１）を含むブロックに縦列接続された遅延回路（伝送線路）４０３Ｂ、４０３Ｃとは、超電導により形成されている。共振器４０２（１）、４０２（２）の共振周波数はf_L1,f_U1(f_L1<f_U1)であり、帯域阻止フィルタ２０４Ａ〜２０４Ｄの阻止帯域を挟んでそれぞれ両側に位置する。すなわち共振周波数f_L1,f_U1は隣接せず、遅延回路４０３Ｂ、４０３Ｃは、電力合成部２１１において各ブロックの出力信号の和合成を得るためではなく、４開口素子２０７において、共振周波数f_L1,f_U1の信号がそれぞれ隣接することとなる阻止帯域の信号と和合成になる（逆相になる）ように設けられている。

帯域阻止フィルタ２０４Ａ〜２０４Ｄはそれぞれ、フィルタ回路の中心周波数fc1を共振周波数としてもつ共振器４０１Ａ〜４０１Ｄと、共振器４０１Ａ〜４０１Ｄを結合するための結合回路４０４Ａ〜４０４Ｄとを有している。

図中に示される波形は、入力端子２０１への入力信号としてフラットな信号を入力した場合に、代表的な箇所での通過スペクトルを示す。また一例として、図７のフィルタ回路へ入力信号として図８（Ａ）のスペクトルをもつ信号を入力した場合の周波数応答を図８（Ｂ）に示しておく。

以下図７のフィルタ回路の動作について説明する。

入力端子２０１から４開口素子２０２ｍｐ端子３へ入力された信号は電力が２分配されて端子１及び端子２から逆相出力される。端子１から出力された信号は、共振器４０１Ａと結合回路４０４Ａから成る１段の帯域阻止フィルタ２０４Ａにおいて中心周波数f_c1近傍の信号（阻止帯域の信号）が反射させられる。同様に、端子２から出力された信号は、共振器４０１Ｃと結合回路４０４Ｃから成る１段の帯域阻止フィルタ２０４Ｃにおいて中心周波数f_c1近傍の信号（阻止帯域の信号）が反射させられる。帯域阻止フィルタ２０４Ａ、２０４Ｃで反射させられた信号は遅延回路２０３Ａにより同位相の関係とされて４開口素子２０２Ａの端子１および端子２に戻り、これらの信号が電力合成されて端子４から出力される。

４開口素子２０２Ａの端子４から出力された信号（阻止帯域の信号）は遅延回路２１３を介して４開口素子２０７の端子４へ入力される。ここで、９０度の遅延回路２１３により、遅延回路２１３を挟む片側の共振器４０１Ａ、４０１Ｃと、もう一方の側の共振器４０１Ｂと、４０１Ｄとが、共振器結合させられるため、共振周波数の縮退が解かれて、上記信号は、阻止帯域内において互いに直交する（逆相の関係にある）信号に分離される。

４開口素子２０７Ａの端子４に入力された信号は２分配されて端子１及び端子２から同相の関係で出力される。端子１から出力された信号は１つの共振器４０１Ｂと結合回路４０４Ｂから成る１段の帯域阻止フィルタ２０４Ｂで中心周波数f_c1近傍の信号（阻止帯域の信号）が反射させられる。同様に、端子２から出力された信号も１つの共振器４０１Ｄと結合回路４０４Ｄから成る１段の帯域阻止フィルタ２０４Ｄで中心周波数f_c1近傍の信号（阻止帯域の信号）が反射させられる。帯域阻止フィルタ２０４Ｂ、２０４Ｄで反射させられた信号は、遅延回路２０３Ｄによって逆位相の関係とされて、４開口素子２０７の端子１および端子２に戻される。４開口素子２０７は、端子１および端子２に入力された阻止帯域の信号を合成して第１の合成信号として端子３から出力する。

一方、４開口素子２０２Ａの端子１から出力され、帯域阻止フィルタ２０４Ａを通過した周波数帯の信号（通過帯域の信号）は、共振器群回路１１２Ａに入力され、共振器群回路１１２Ａにおいて各共振器４０２（１）、４０２（２）による共振波形の信号が抽出され、抽出された各共振波形の合成波信号（所望帯域の信号）が出力される。共振器群回路１１２Ａの入力側で反射した信号は、アイソレータ２１４Ａで吸収される。また、４開口素子２０２Ａの端子２から出力され、帯域阻止フィルタ２０４Ｃを通過した周波数帯の信号（通過帯域の信号）は遅延回路２０３Ｃを経由して共振器群回路１１２Ｂに入力され、共振器群回路１１２Ｂおいて各共振器４０２（１）、４０２（２）による共振波形の信号が抽出され、抽出された各共振波形の合成波信号（所望帯域の信号）が出力される。共振器群回路１１２Ｂの入力側で反射した信号は、アイソレータ２１４Ｃで吸収される。共振器群回路１１２Ａから出力された信号は遅延回路２０３Ｂを経由し、共振器群回路１１２Ｂから出力された信号と逆送で４開口素子Ｂ２０７の端子１及び端子２に入力される。４開口素子２０７は、端子１および端子２に入力された所望帯域の信号を合成して第２の合成信号として端子３から出力する。端子３からは上述の第１の合成信号も出力されるため、結果として、第１の合成信号と第２の合成信号との合成信号（阻止帯域と所望帯域とを合わせたフィルタ帯域の信号）が端子３から出力される。

このように、フィルタ回路の中心周波数付近f_c1をもつ大きな電力信号は、帯域阻止フィルタ２０４Ａ、２０４Ｃで反射させられ、超電導の共振器群回路１１２Ａ、１１２Ｂを通過しないことから、超電導体を用いた急峻なフィルタ特性と高い耐電力性とを持つフィルタ特性の両立を行うことができる。

ここで図７のフィルタ回路と、本発明者が本発明をなす以前になし、2006年12月8日に特願2006-332415号として日本特許庁に出願され、本願の出願時点において未公開である発明（未公開発明）に係るフィルタ回路との差異、および本発明の有利点について説明する。この未公開発明に係るフィルタ回路の例を図２２に示す。

図７のフィルタ回路が、図２２のフィルタ回路と大きく異なる点は、図２２のフィルタ回路では、４開口素子２０２、２０７間に遅延回路２１３を備えていないことと、アイソレータ２１４Ａ〜２１４Ｄを備えていないことである。なお、図２２のフィルタ回路では、共振器群回路１１２Ａ、１１２Ｂにおいて共振器４０２（２）を含むブロックに遅延回路４０３がそれぞれ縦列接続されているが、これは４開口素子２０７において阻止帯域の信号との和合成を得るためであり、図７のフィルタ回路との差異に本質的な影響を与えるものではない。

図２２のフィルタ回路でも、背景技術の欄に述べた従来のフィルタ回路に比べれば、急峻なフィルタ特性と高い耐電力性とを持つフィルタ特性の両立を十分に果たしているが、図７のフィルタ回路では、さらに、図２２のフィルタ回路から回路規模を大型化させることなく（使用する共振器の数を増やすことなく）、より急峻なフィルタ特性（スカート特性）を実現している。

図９（Ａ）は、図２２のフィルタ回路の特性（周波数配置）を示す図である。点線３０３は帯域阻止フィルタ２０４Ａ〜２０４Ｄの反射特性であり、破線３０４は共振器群１１２Ａ、１１２Ｂの各共振器４０２（１）、４０２（２）の通過特性を表している。各反射特性および通過特性を表す波形の共振ピークの付近に記述された位相値は、それぞれの波形を和合成するための位相条件の一例を示したものである（隣接する周波数の位相差が１８０度になっている）。未公開発明では、図２２に示したとおり、４つの帯域阻止フィルタ２０４Ａ〜２０４Ｄを結合させないことにより、これら４つの帯域阻止フィルタ２０４Ａ〜２０４Ｄの集合を、等価的に１つの共振器で作った帯域阻止フィルタとして動作させていた。

これに対し、図７のフィルタ回路では、遅延回路２１３により帯域阻止フィルタ２０４Ａ〜２０４Ｄを結合させており、これにより等価的に２つの共振器で作った帯域阻止フィルタとして動作させている。図７のフィルタ回路の特性（周波数配置）を図９（Ｂ）に示す。図９（Ａ）の特性に比べ、より急峻なフィルタ特性（スカート特性）が実現される。

ここで、遅延回路２１３を追加したことによって４つの帯域阻止フィルタ２０４Ａ〜２０４Ｄのバランスが崩れ、共振器群１１２Ａ、１１２Ｂを介した強い結合が生まれてしまう問題点を持ってしまう。強い結合が存在してしまうとフィルタの帯域外の特性が劣化してしまうなどの問題が起きてしまう。つまり、弱い結合を作り出すことができなくなってしまうため、フィルタの帯域内に共振周波数を持ってくるための制御ができなくなってしまう。この問題点を改善するために帯域阻止フィルタ２０４Ａ〜２０４Ｄの結合に寄与する経路を遅延回路２１３の経路のみとすることを目的に、共振器群１１２Ａ、１１２Ｂを挟むようにアイソレータ２１４Ａ〜２１４Ｄを追加している。これにより共振器群１１２Ａ、１１２Ｂを介した結合を除去し、遅延回路２１３により結合を制御することで、図７のフィルタ回路上では、４つの帯域阻止フィルタ２０４Ａ〜２０４Ｄを、等価的に、２つの共振器数の帯域阻止フィルタとして動作させることが可能となる。

一般的にフィルタ回路において共振器数が増えたときのフィルタ特性の効果を図１０に示す。図１０において、図２２のフィルタ回路は等価的に３個の共振器で動作していたため３段フィルタと称され、図７のフィルタ回路では、同じ共振器数であるが、上記結合により、等価的に４個で動作しているため、４段フィルタと称している。図１０から理解されるように、一般的に共振器数が多くなるとフィルタ特性として急峻なフィルタを構成することが可能となる。

したがって、本実施例によると、上記未公開発明と比較して、同じ共振器数にもかかわらず、より急峻なフィルタ特性を実現できる。すなわち、共振器数を増やしたのと同等の効果を、回路規模を大型化させることなく、得ることができる。

図１１は、図７のフィルタ回路において、４開口素子２０７の端子３および４端子の接続先を逆にした場合の例を示す。この場合、共振器群回路１１２Ａを通って４開口素子２０７の端子１に入力される信号と、共振器群回路１１２Ｂを通って４開口素子２０７の端子２に入力される信号を同相にするため、共振器群回路１１２Ｂ内の遅延回路４０３Ｃを、上側の共振器４０２（１）を含むブロックでなく、下側の共振器４０２（２）を含むブロックに配置している。図１１では４開口素子２０７の端子３および４端子の接続先を逆にする例を示したが、４開口素子２０２の端子３および端子４の接続先を逆にしてもよく、あるいは４開口素子２０２、２０７の両方の端子３および端子４の接続先を逆にしてもよい。

図１２は、図１のフィルタ回路において遅延回路２０３Ｂ、２０３Ｃを省略した構成を示す。遅延回路２０３Ｂ、２０３Ｃを取り除いても、共振器群１１２Ａ、１１２Ｂの入力側および出力側で反射した信号を吸収するアイソレータ２１４Ａ〜２１４Ｄがあるために、同じフィルタ特性を実現することができる。すなわち図２２の未公開発明におけるフィルタ回路では、共振器群回路１１２Ａ、１１２Ｂの入力側および出力側で反射した信号を４開口素子２０２の端子３から逃すため、４開口素子２０２、２０７における位相条件を満たすための遅延回路２０３Ｂ、２０３Ｃが必要とされるが、図１のフィルタ回路では、反射信号はアイソレータ２１４Ａ〜２１４Ｄで吸収されるため、遅延回路２０３Ｂ、２０３Ｃが無くとも図１と同じフィルタ特性を実現できる。

図１３は、共振器群回路１１２Ａ、１１２Ｂ内に、超電導体により形成した共振器４０２（１）〜４０２（４）を４つ並列に配置した場合の例を示す。共振器４０２（１）、４０２（２）の共振周波数f_L2,f_L1（f_L2<f_L1）は、帯域阻止フィルタ２０４Ａの阻止帯域外の帯域（通過帯域）のうち低域側に含まれる。各共振器４０２（１）、４０２（２）で抽出された信号を和合成するため遅延回路４０３Ａによってこれらの信号に１８０度の位相差を付けている。共振器４０２（３）、４０２（４）の共振周波数f_U1,f_U2（f_U1<f_U2）は、帯域阻止フィルタ２０４Ａの阻止帯域外の帯域（通過帯域）のうち高域側に含まれる。各共振器４０２（３）、４０２（４）で抽出された信号を和合成するため遅延回路４０３Ｂによって１８０度の位相差を付けている。なお遅延回路２０３Ｂ、２０３Ｃは２つのアイソレータの内側に配置しているが、図７のフィルタ回路と同様に、２つのアイソレータの外側に配置してもよい。図１４に図１３のフィルタ回路の周波数応答を示す。図７のフィルタ回路の周波数応答を示す図８（Ｂ）と比較して分かるように、使用する共振器の数を増やすことで、より急峻な出力信号３０１を得ることができる。

図１５は、図１３のフィルタ回路において、帯域阻止フィルタを２つの共振器を用いて構成した例を示す。たとえば帯域阻止フィルタ２０４Ａは、２つの共振器４０１Ａと、２つの結合回路４０４Ａと、遅延回路２０３Ａ’とにより構成される。他の帯域阻止フィルタ２０４Ｂ〜２０４Ｃも同様に、２つの共振器と、２つの結合回路と、遅延回路とにより構成される。

図１６は本発明に係るフィルタ回路の第２の実施例を示すものである。

このフィルタ回路は、図１のフィルタ回路と共振器群回路１１２Ａ、１１２Ｂの構成が主として異なる。このフィルタ回路における共振器群回路１１２Ａ、１１２Ｂでは、３つの結合回路ではさまれた２つの超電導共振器４０２（Ｎ）と、遅延回路（４０３Ａ、４０３Ｂ）とを縦列接続したブロック１１１（Ｎ）を、電力分配部２１０と電力合成部２１１との間で、並列に複数接続している。なお、共振器群回路１１２Ｂでは遅延回路４０３Ａ、４０３Ｂの位置が、電力合成部２１１の直前ではなく、電力分配部２１０の直後に置かれているが、電力合成部２１１の直前に配置してもよい。

この各共振器群回路内の共振器４０２（Ｎ）の耐電力量Wresoは、帯域阻止フィルタ２０４Ａ〜２０４Ｄの耐電力量Wbsfより小さい。各共振器４０２（Ｎ）はそれぞれ同じ共振周波数f₀をもつ。隣り合う共振器間結合で縮退のとけた共振周波数をもつ信号同士は、隣接するブロック間で、１８０＋３６０×ｋ±３０度（ｋは０以上の整数）の範囲の位相差をもつ。J_qe1>J_qe2>…>J_qeN（外部Ｑで記述した場合；Ｑｅ１＜Ｑｅ２＜…＜ＱｅＮ）、帯域阻止フィルタの反射特性の３ｄＢ帯域幅を決める２点の周波数の差fbsf2-fbsf1＜共振器間結合係数Mj×中心周波数f₀の関係がある。帯域阻止フィルタ２０４Ａ〜２０４Ｄ内の共振器数は偶数個である。

図１６のフィルタ回路の周波数応答を図１７に示す。縮退が解けた各共振波形３０２の重ね合わせを利用してフィルタ特性３０１を実現している。共振器間結合係数Mjが大きくなるほど縮退のとけた周波数差（各共振波形３０２のピーク幅）は大きくなる。ここでM₁=(f_U1-f_L1)/f₀,M₂=(f_U2-f_L2)/f₀の関係がある。

図１８は、図１６のフィルタ回路において、帯域阻止フィルタを２つの共振器を用いて構成し、共振器群回路１１２Ａ、１１２Ｂにおけるブロック数を１つにした場合のフィルタ回路の例を示す。このように超電導共振器の縦列接続を含むブロックの数は１つのみでもよい。

図１９は、本発明に係わるフィルタ回路の動作を確認するためシミュレーションを行った回路の例を示す。このフィルタ回路は、図１６のフィルタ回路において、各共振器群回路内のブロック数を１つとし、各帯域阻止フィルタを１つの共振器で構成したものに相当する。計算に用いたパラメータはf_C1=5.26 GHz、f_L1=5.2551 GHz、f_U1=5.2649 GHz、帯域阻止フィルタ内の共振器の結合係数J_bsfは0.036、共振器群回路内の共振器の外部ＱであるJ_qeは1600として計算した。計算結果として本フィルタの通過特性を図２０に示す。結合回路はキャパシタンスのπ型回路を用い、共振器群回路１１２Ａ、１１２Ｂ内の共振器としては１８０度の伝送線路を、帯域阻止フィルタ２０４の共振器には片側短絡の９０度の伝送線路をそれぞれ用いている。

図２１は、これまでに述べてきたフィルタ回路を無線通信装置に組み込んだ例を示し、無線通信装置の送信部が概略的に示されている。

送信すべきデータ５００は信号処理回路５０１に入力され、ディジタル−アナログ変換、符号化及び変調などの処理が施されることにより、ベースバンドあるいは中間周波数 (Intermediate Frequency：ＩＦ)帯の送信信号が生成される。生成された送信信号は信号処理回路５０１により周波数変換器（ミキサ）５０２に入力され、ローカル信号発生器５０３からのローカル信号と乗算されることによって、無線周波数 (Radio Frequency；ＲＦ)帯の信号に周波数変換、すなわちアップコンバートされる。ミキサ５０２から出力されるＲＦ信号は電力増幅器５０４によって増幅された後、本実施形態に係わる帯域制限フィルタ（送信フィルタ）回路５０５に入力され、このフィルタ回路５０５で帯域制限を受けて不要な周波数成分が除去された後、アンテナ５０６から電波として空間に放射される。

本発明のフィルタ回路の第１の実施例を示す回路図である。導波管を用いた４開口素子のイメージ図である。４開口素子の端子番号を示す図である。マイクロストリップ線路を用いた４開口素子のイメージ図である。和合成を説明する図である。差合成を説明する図である。図１のフィルタ回路の具体例を示す回路図である。図１１のフィルタ回路の周波数応答を示す図である。図７と図２２とのフィルタ回路の特性の違いを説明する図である。フィルタ回路において共振器数が増えたときのフィルタ特性の効果を説明する図である。図７のフィルタ回路において出力側の４開口素子の接続を変更した例を示す図である。図１のフィルタ回路の変形例を示す図である。図７のフィルタ回路の変形例を示す図である。図１３のフィルタ回路の周波数応答を示す図である。図１３のフィルタ回路において、帯域阻止フィルタを２つの共振器を用いて構成した例を示す図である。本発明のフィルタ回路の第２の実施例を示す回路図である。図１６のフィルタ回路の周波数応答を示す図である。図１６のフィルタ回路の変形例を示す図である。シミュレーションを行った回路例を示す図である。シミュレーションにより得られた周波数応答を示す図である。無線通信装置の例を示す構成図である。本発明の先願にかかる未公開発明を適用したフィルタ回路の構成を示す回路図である。従来の縦列接続型のフィルタ回路を示す回路図である。従来の並列接続型のフィルタ回路を示す回路図である。

符号の説明

１１１（１）〜１１１（N）…ブロック
１１２A、１１２B…共振器群回路
２０５（１）〜２０５（N）…超電導共振器
２０６（１）〜２０６（N）…遅延回路（位相調整手段、伝送線路）
２０１…入力端子
２０２…４開口素子
２０３Ａ〜２０３Ｄ…遅延回路（位相調整手段、伝送線路）
２０４A〜２０４D…帯域阻止フィルタ
２０７…４開口素子
２０９…出力端子
２１０…電力分配部（電力分割部）
２１１…電力合成部
２１３…遅延回路
２１４Ａ〜２１４Ｄ…アイソレータ
４０１A〜４０１D…帯域阻止フィルタ用共振器
４０２…超電導共振器
４０３B〜４０３C…遅延回路（位相調整手段、超電導伝送線路）
４０４A〜４０４D…帯域阻止フィルタ用結合回路
５００・・・データ
５０１・・・信号処理回路
５０２・・・周波数変換器
５０３・・・ローカル信号発生器
５０４・・・電力増幅器
５０５・・・帯域制限フィルタ
５０６・・・アンテナ

Claims

ある帯域を有する入力信号を入力する入力端子と、
前記入力信号を端子Ａで受け取り受け取った入力信号を分割して端子Ｂおよび端子Ｃから送出し、また、前記端子Ｂおよび端子Ｃに与えられた信号を合成して端子Ｄから送出する、第１の４端子素子と、
前記入力信号の中心周波数を阻止帯域内に有し、前記端子Ｂから送出された分割信号のうち前記阻止帯域の信号を前記端子Ｂに反射させ前記阻止帯域外の通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第１帯域阻止フィルタと、
前記第１帯域阻止フィルタの阻止帯域と同一の阻止帯域を有し、前記端子Ｃから送出された分割信号のうち前記阻止帯域の信号を前記端子Ｃに反射させ前記通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第２帯域阻止フィルタと、
第１の複数の共振器を用いて前記第１帯域阻止フィルタを通過した前記通過帯域の分割信号から所望帯域の信号を抽出する第１共振器群回路と、
前記第１の複数の共振器の各々と同じ共振周波数を有する第２の複数の共振器を用いて前記第２帯域阻止フィルタを通過した前記通過帯域の分割信号から前記所望帯域と同一帯域の信号を抽出する第２共振器群回路と、
前記第１および第２帯域阻止フィルタで反射され前記第１の４端子素子において合成されて前記端子Ｄから送出された前記阻止帯域の合成信号を端子Ｅにおいて受け取り受け取った信号を分割して端子Ｆおよび端子Ｇから送出し、また、前記端子Ｆおよび端子Ｇに与えられた信号を合成して端子Ｈから送出する、第２の４端子素子と、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第１共振器群回路により抽出された前記所望帯域の分割信号を前記端子Ｆへ通過させ、また、前記端子Ｆから送出された前記阻止帯域の分割信号を受けて前記端子Ｆに反射させる第３帯域阻止フィルタと、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第２共振器群回路により抽出された前記所望帯域の分割信号を前記端子Ｇへ通過させ、前記端子Ｇから送出された前記阻止帯域の分割信号を受けて前記端子Ｇに反射させる第４帯域阻止フィルタと、
前記第１および第２帯域阻止フィルタを通過した前記所望帯域の分割信号が前記第２の４端子素子で合成された合成信号と、前記第１および第２帯域阻止フィルタで反射した前記阻止帯域の分割信号が前記第２の４端子素子で合成された合成信号とを前記端子Ｈから受けて出力する出力端子と、
前記第１の４端子素子の前記端子Ｄから前記第２の４端子素子の端子Ｅへ至る経路に配置され、前記第１および第２の帯域阻止フィルタの共振器と前記第３および第４の帯域阻止フィルタの共振器とを前記経路を介して結合することにより、前記共振周波数の縮退を解く、共振器結合回路と、
を備えたフィルタ回路。
前記第１帯域阻止フィルタから前記第１共振器群回路へ向けて一方向に信号を通過させ、前記第１共振器群回路から前記第２帯域阻止フィルタへ向けて一方向に信号を通過させることにより、前記第１共振器群回路を介した前記第１帯域阻止フィルタの共振器と前記第３帯域阻止フィルタの共振器との結合を阻止する、第１の複数のアイソレータと、
前記第２帯域阻止フィルタから前記第２共振器群回路へ向けて一方向に信号を通過させ、前記第２共振器群回路から前記第４帯域阻止フィルタへ向けて一方向に信号を通過させることにより、前記第２共振器群回路を介した前記第２帯域阻止フィルタの共振器と前記第４帯域阻止フィルタの共振器との結合を阻止する、第２の複数のアイソレータと、
をさらに備えた請求項１に記載のフィルタ回路。
前記共振器結合回路は、９０±４５±１８０×ｎ度（ｎは０以上の整数）の遅延回路であることを特徴とする請求項１または２に記載のフィルタ回路。
前記第１および第２共振器群回路内の伝送線路は超電導体で構成されたことを特徴とする請求項１ないし３のいずれか一項に記載のフィルタ回路。
前記第１および第２の４端子素子は、マジックＴであることを特徴とする請求項１ないし４のいずれか一項に記載のフィルタ回路。
前記第１および第２の４端子素子は、ラットレース回路であることを特徴とする請求項１ないし４のいずれか一項に記載のフィルタ回路。
送信データに送信処理を施して送信信号を得る信号処理回路と、
前記送信信号を増幅する電力増幅器と、
増幅された送信信号をフィルタ処理するフィルタ回路と、
前記フィルタ回路から得られる信号を空間に電波として放射するアンテナと、
を備え、
前記フィルタ回路は、
前記増幅された送信信号を入力する入力端子と、
前記入力端子から入力された送信信号を端子Ａで受け取り受け取った送信信号を分割して端子Ｂおよび端子Ｃから送出し、また、前記端子Ｂおよび端子Ｃに与えられた信号を合成して端子Ｄから送出する、第１の４端子素子と、
前記送信信号の中心周波数を阻止帯域内に有し、前記端子Ｂから送出された分割信号のうち前記阻止帯域の信号を前記端子Ｂに反射させ通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第１帯域阻止フィルタと、
前記第１帯域阻止フィルタの阻止帯域と同一の阻止帯域を有し、前記端子Ｃから送出された分割信号のうち前記阻止帯域の信号を前記端子Ｃに反射させ前記通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第２帯域阻止フィルタと、
第１の複数の共振器を用いて前記第１帯域阻止フィルタを通過した前記通過帯域の分割信号から所望帯域の信号を抽出する第１共振器群回路と、
前記第１の複数の共振器の各々と同じ共振周波数を有する第２の複数の共振器を用いて前記第２帯域阻止フィルタを通過した前記通過帯域の分割信号から前記所望帯域と同一帯域の信号を抽出する第２共振器群回路と、
前記第１および第２帯域阻止フィルタで反射され前記第１の４端子素子において合成されて前記端子Ｄから送出された前記阻止帯域の合成信号を端子Ｅにおいて受け取り受け取った信号を分割して端子Ｆおよび端子Ｇから送出し、また、前記端子Ｆおよび端子Ｇに与えられた信号を合成して端子Ｈから送出する、第２の４端子素子と、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第１共振器群回路により抽出された前記所望帯域の分割信号を前記端子Ｆへ通過させ、また、前記端子Ｆから送出された前記阻止帯域の分割信号を受けて前記端子Ｆに反射させる第３帯域阻止フィルタと、
前記第１帯域阻止フィルタと同一の阻止帯域を有し、前記第２共振器群回路により抽出された前記所望帯域の分割信号を前記端子Ｇへ通過させ、前記端子Ｇから送出された前記阻止帯域の分割信号を受けて前記端子Ｇに反射させる第４帯域阻止フィルタと、
前記第１および第２帯域阻止フィルタを通過した前記所望帯域の分割信号が前記第２の４端子素子で合成された合成信号と、前記第１および第２帯域阻止フィルタで反射した前記阻止帯域の分割信号が前記第２の４端子素子で合成された合成信号とを前記端子Ｈから受けて出力する出力端子と、
前記第１の４端子素子の前記端子Ｄから前記第２の４端子素子の端子Ｅへ至るまでの経路に配置され、前記第１および第２の帯域阻止フィルタの共振器と前記第３および第４の帯域阻止フィルタの共振器とを前記経路を介して結合することにより、前記共振周波数の縮退を解く、共振器結合回路と、
を有することを特徴とする無線通信装置。
前記フィルタ回路は、
前記第１帯域阻止フィルタから前記第１共振器群回路へ向けて一方向に信号を通過させ、前記第１共振器群回路から前記第２帯域阻止フィルタへ向けて一方向に信号を通過させることにより、前記第１共振器群回路を介した前記第１帯域阻止フィルタの共振器と前記第３帯域阻止フィルタの共振器との結合を阻止する、第１の複数のアイソレータと、
前記第２帯域阻止フィルタから前記第２共振器群回路へ向けて一方向に信号を通過させ、前記第２共振器群回路から前記第４帯域阻止フィルタへ向けて一方向に信号を通過させることにより、前記第２共振器群回路を介した前記第２帯域阻止フィルタの共振器と前記第４帯域阻止フィルタの共振器との結合を阻止する、第２の複数のアイソレータと、
をさらに有することを特徴とする請求項７に記載の無線通信装置。
前記共振器結合回路は、９０±４５±１８０×ｎ度（ｎは０以上の整数）の遅延回路であることを特徴とする請求項７または８に記載の無線通信装置。
前記第１および第２共振器群回路内の伝送線路は超電導体で構成されたことを特徴とする請求項７ないし９のいずれか一項に記載の無線通信装置。
前記第１および第２の４端子素子は、マジックＴであることを特徴とする請求項７ないし１０のいずれか一項に記載の無線通信装置。
前記第１および第２の４端子素子は、ラットレース回路であることを特徴とする請求項７ないし１０のいずれか一項に記載の無線通信装置。
ある帯域を有する入力信号を入力し、
前記入力信号の中心周波数を阻止帯域内に有し、前記中心周波数を共振周波数とする共振器を含む帯域阻止フィルタを用いて、前記入力信号を、前記阻止帯域の信号と、前記阻止帯域外の通過帯域の信号とに分離し、
前記通過帯域の信号から複数の共振器を用いて所望帯域の信号を抽出し、
前記阻止帯域の信号を、前記共振周波数の縮退が解けた信号に分解し、
縮退の解けた信号と、抽出された所望帯域の信号とを合成し、合成信号を出力する、
信号処理方法。
前記複数の共振器として複数の超電導共振器を用いることを特徴とする請求項１３に記載の信号処理方法。