JP2009055405A - フィルタ回路、無線通信装置および信号処理方法 - Google Patents
フィルタ回路、無線通信装置および信号処理方法 Download PDFInfo
- Publication number
- JP2009055405A JP2009055405A JP2007220913A JP2007220913A JP2009055405A JP 2009055405 A JP2009055405 A JP 2009055405A JP 2007220913 A JP2007220913 A JP 2007220913A JP 2007220913 A JP2007220913 A JP 2007220913A JP 2009055405 A JP2009055405 A JP 2009055405A
- Authority
- JP
- Japan
- Prior art keywords
- band
- terminal
- signal
- filter
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/50—Circuits using different frequencies for the two directions of communication
- H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Transmitters (AREA)
Abstract
【解決手段】ある帯域を有する入力信号を入力し、前記入力信号の中心周波数を阻止帯域内に有し、前記中心周波数を共振周波数とする共振器を含む帯域阻止フィルタを用いて、前記入力信号を、前記阻止帯域の信号と、前記阻止帯域外の通過帯域の信号とに分離し、 前記通過帯域の信号から複数の共振器を用いて所望帯域の信号を抽出し、前記阻止帯域の信号を、前記共振周波数の縮退が解けた信号に分解し、縮退の解けた信号と、抽出された所望帯域の信号とを合成し、合成信号を出力する。
【選択図】図1
Description
f0=(L×C)-1/2
ある帯域を有する入力信号を入力する入力端子と、
前記入力信号を端子Aで受け取り受け取った入力信号を分割して端子Bおよび端子Cから送出し、また、前記端子Bおよび端子Cに与えられた信号を合成して端子Dから送出する、第1の4端子素子と、
前記入力信号の中心周波数を阻止帯域内に有し、前記端子Bから送出された分割信号のうち前記阻止帯域の信号を前記端子Bに反射させ前記阻止帯域外の通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第1帯域阻止フィルタと、
前記第1帯域阻止フィルタの阻止帯域と同一の阻止帯域を有し、前記端子Cから送出された分割信号のうち前記阻止帯域の信号を前記端子Cに反射させ前記通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第2帯域阻止フィルタと、
第1の複数の共振器を用いて前記第1帯域阻止フィルタを通過した前記通過帯域の分割信号から所望帯域の信号を抽出する第1共振器群回路と、
前記第1の複数の共振器の各々と同じ共振周波数を有する第2の複数の共振器を用いて前記第2帯域阻止フィルタを通過した前記通過帯域の分割信号から前記所望帯域と同一帯域の信号を抽出する第2共振器群回路と、
前記第1および第2帯域阻止フィルタで反射され前記第1の4端子素子において合成されて前記端子Dから送出された前記阻止帯域の合成信号を端子Eにおいて受け取り受け取った信号を分割して端子Fおよび端子Gから送出し、また、前記端子Fおよび端子Gに与えられた信号を合成して端子Hから送出する、第2の4端子素子と、
前記第1帯域阻止フィルタと同一の阻止帯域を有し、前記第1共振器群回路により抽出された前記所望帯域の分割信号を前記端子Fへ通過させ、また、前記端子Fから送出された前記阻止帯域の分割信号を受けて前記端子Fに反射させる第3帯域阻止フィルタと、
前記第1帯域阻止フィルタと同一の阻止帯域を有し、前記第2共振器群回路により抽出された前記所望帯域の分割信号を前記端子Gへ通過させ、前記端子Gから送出された前記阻止帯域の分割信号を受けて前記端子Gに反射させる第4帯域阻止フィルタと、
前記第1および第2帯域阻止フィルタを通過した前記所望帯域の分割信号が前記第2の4端子素子で合成された合成信号と、前記第1および第2帯域阻止フィルタで反射した前記阻止帯域の分割信号が前記第2の4端子素子で合成された合成信号とを前記端子Hから受けて出力する出力端子と、
前記第1の4端子素子の前記端子Dから前記第2の4端子素子の端子Eへ至る経路に配置され、前記第1および第2の帯域阻止フィルタの共振器と前記第3および第4の帯域阻止フィルタの共振器とを前記経路を介して結合することにより、前記共振周波数の縮退を解く、共振器結合回路と、
を備える。
送信データに送信処理を施して送信信号を得る信号処理回路と、
前記送信信号を増幅する電力増幅器と、
増幅された送信信号をフィルタ処理するフィルタ回路と、
前記フィルタ回路から得られる信号を空間に電波として放射するアンテナと、
を備え、
前記フィルタ回路は、
前記増幅された送信信号を入力する入力端子と、
前記入力端子から入力された送信信号を端子Aで受け取り受け取った送信信号を分割して端子Bおよび端子Cから送出し、また、前記端子Bおよび端子Cに与えられた信号を合成して端子Dから送出する、第1の4端子素子と、
前記送信信号の中心周波数を阻止帯域内に有し、前記端子Bから送出された分割信号のうち前記阻止帯域の信号を前記端子Bに反射させ通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第1帯域阻止フィルタと、
前記第1帯域阻止フィルタの阻止帯域と同一の阻止帯域を有し、前記端子Cから送出された分割信号のうち前記阻止帯域の信号を前記端子Cに反射させ前記通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第2帯域阻止フィルタと、
第1の複数の共振器を用いて前記第1帯域阻止フィルタを通過した前記通過帯域の分割信号から所望帯域の信号を抽出する第1共振器群回路と、
前記第1の複数の共振器の各々と同じ共振周波数を有する第2の複数の共振器を用いて前記第2帯域阻止フィルタを通過した前記通過帯域の分割信号から前記所望帯域と同一帯域の信号を抽出する第2共振器群回路と、
前記第1および第2帯域阻止フィルタで反射され前記第1の4端子素子において合成されて前記端子Dから送出された前記阻止帯域の合成信号を端子Eにおいて受け取り受け取った信号を分割して端子Fおよび端子Gから送出し、また、前記端子Fおよび端子Gに与えられた信号を合成して端子Hから送出する、第2の4端子素子と、
前記第1帯域阻止フィルタと同一の阻止帯域を有し、前記第1共振器群回路により抽出された前記所望帯域の分割信号を前記端子Fへ通過させ、また、前記端子Fから送出された前記阻止帯域の分割信号を受けて前記端子Fに反射させる第3帯域阻止フィルタと、
前記第1帯域阻止フィルタと同一の阻止帯域を有し、前記第2共振器群回路により抽出された前記所望帯域の分割信号を前記端子Gへ通過させ、前記端子Gから送出された前記阻止帯域の分割信号を受けて前記端子Gに反射させる第4帯域阻止フィルタと、
前記第1および第2帯域阻止フィルタを通過した前記所望帯域の分割信号が前記第2の4端子素子で合成された合成信号と、前記第1および第2帯域阻止フィルタで反射した前記阻止帯域の分割信号が前記第2の4端子素子で合成された合成信号とを前記端子Hから受けて出力する出力端子と、
前記第1の4端子素子の前記端子Dから前記第2の4端子素子の端子Eへ至るまでの経路に配置され、前記第1および第2の帯域阻止フィルタの共振器と前記第3および第4の帯域阻止フィルタの共振器とを前記経路を介して結合することにより、前記共振周波数の縮退を解く、共振器結合回路と、
を有することを特徴とする。
ある帯域を有する入力信号を入力し、
前記入力信号の中心周波数を阻止帯域内に有し、前記中心周波数を共振周波数とする共振器を含む帯域阻止フィルタを用いて、前記入力信号を、前記阻止帯域の信号と、前記阻止帯域外の通過帯域の信号とに分離し、
前記通過帯域の信号から複数の共振器を用いて所望帯域の信号を抽出し、
前記阻止帯域の信号を、前記共振周波数の縮退が解けた信号に分解し、
縮退の解けた信号と、抽出された所望帯域の信号とを合成し、合成信号を出力する。
112A、112B…共振器群回路
205(1)〜205(N)…超電導共振器
206(1)〜206(N)…遅延回路(位相調整手段、伝送線路)
201…入力端子
202…4開口素子
203A〜203D…遅延回路(位相調整手段、伝送線路)
204A〜204D…帯域阻止フィルタ
207…4開口素子
209…出力端子
210…電力分配部(電力分割部)
211…電力合成部
213…遅延回路
214A〜214D…アイソレータ
401A〜401D…帯域阻止フィルタ用共振器
402…超電導共振器
403B〜403C…遅延回路(位相調整手段、超電導伝送線路)
404A〜404D…帯域阻止フィルタ用結合回路
500・・・データ
501・・・信号処理回路
502・・・周波数変換器
503・・・ローカル信号発生器
504・・・電力増幅器
505・・・帯域制限フィルタ
506・・・アンテナ
Claims (14)
- ある帯域を有する入力信号を入力する入力端子と、
前記入力信号を端子Aで受け取り受け取った入力信号を分割して端子Bおよび端子Cから送出し、また、前記端子Bおよび端子Cに与えられた信号を合成して端子Dから送出する、第1の4端子素子と、
前記入力信号の中心周波数を阻止帯域内に有し、前記端子Bから送出された分割信号のうち前記阻止帯域の信号を前記端子Bに反射させ前記阻止帯域外の通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第1帯域阻止フィルタと、
前記第1帯域阻止フィルタの阻止帯域と同一の阻止帯域を有し、前記端子Cから送出された分割信号のうち前記阻止帯域の信号を前記端子Cに反射させ前記通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第2帯域阻止フィルタと、
第1の複数の共振器を用いて前記第1帯域阻止フィルタを通過した前記通過帯域の分割信号から所望帯域の信号を抽出する第1共振器群回路と、
前記第1の複数の共振器の各々と同じ共振周波数を有する第2の複数の共振器を用いて前記第2帯域阻止フィルタを通過した前記通過帯域の分割信号から前記所望帯域と同一帯域の信号を抽出する第2共振器群回路と、
前記第1および第2帯域阻止フィルタで反射され前記第1の4端子素子において合成されて前記端子Dから送出された前記阻止帯域の合成信号を端子Eにおいて受け取り受け取った信号を分割して端子Fおよび端子Gから送出し、また、前記端子Fおよび端子Gに与えられた信号を合成して端子Hから送出する、第2の4端子素子と、
前記第1帯域阻止フィルタと同一の阻止帯域を有し、前記第1共振器群回路により抽出された前記所望帯域の分割信号を前記端子Fへ通過させ、また、前記端子Fから送出された前記阻止帯域の分割信号を受けて前記端子Fに反射させる第3帯域阻止フィルタと、
前記第1帯域阻止フィルタと同一の阻止帯域を有し、前記第2共振器群回路により抽出された前記所望帯域の分割信号を前記端子Gへ通過させ、前記端子Gから送出された前記阻止帯域の分割信号を受けて前記端子Gに反射させる第4帯域阻止フィルタと、
前記第1および第2帯域阻止フィルタを通過した前記所望帯域の分割信号が前記第2の4端子素子で合成された合成信号と、前記第1および第2帯域阻止フィルタで反射した前記阻止帯域の分割信号が前記第2の4端子素子で合成された合成信号とを前記端子Hから受けて出力する出力端子と、
前記第1の4端子素子の前記端子Dから前記第2の4端子素子の端子Eへ至る経路に配置され、前記第1および第2の帯域阻止フィルタの共振器と前記第3および第4の帯域阻止フィルタの共振器とを前記経路を介して結合することにより、前記共振周波数の縮退を解く、共振器結合回路と、
を備えたフィルタ回路。 - 前記第1帯域阻止フィルタから前記第1共振器群回路へ向けて一方向に信号を通過させ、前記第1共振器群回路から前記第2帯域阻止フィルタへ向けて一方向に信号を通過させることにより、前記第1共振器群回路を介した前記第1帯域阻止フィルタの共振器と前記第3帯域阻止フィルタの共振器との結合を阻止する、第1の複数のアイソレータと、
前記第2帯域阻止フィルタから前記第2共振器群回路へ向けて一方向に信号を通過させ、前記第2共振器群回路から前記第4帯域阻止フィルタへ向けて一方向に信号を通過させることにより、前記第2共振器群回路を介した前記第2帯域阻止フィルタの共振器と前記第4帯域阻止フィルタの共振器との結合を阻止する、第2の複数のアイソレータと、
をさらに備えたフィルタ回路。 - 前記共振器結合回路は、90±45±180×n度(nは0以上の整数)の遅延回路であることを特徴とする請求項1または2に記載のフィルタ回路。
- 前記第1および第2共振器群回路内の伝送線路は超電導体で構成されたことを特徴とする請求項1ないし3のいずれか一項に記載のフィルタ回路。
- 前記第1および第2の4端子素子は、マジックTであることを特徴とする請求項1ないし4のいずれか一項に記載のフィルタ回路。
- 前記第1および第2の4端子素子は、ラットレース回路であることを特徴とする請求項1ないし4のいずれか一項に記載のフィルタ回路。
- 送信データに送信処理を施して送信信号を得る信号処理回路と、
前記送信信号を増幅する電力増幅器と、
増幅された送信信号をフィルタ処理するフィルタ回路と、
前記フィルタ回路から得られる信号を空間に電波として放射するアンテナと、
を備え、
前記フィルタ回路は、
前記増幅された送信信号を入力する入力端子と、
前記入力端子から入力された送信信号を端子Aで受け取り受け取った送信信号を分割して端子Bおよび端子Cから送出し、また、前記端子Bおよび端子Cに与えられた信号を合成して端子Dから送出する、第1の4端子素子と、
前記送信信号の中心周波数を阻止帯域内に有し、前記端子Bから送出された分割信号のうち前記阻止帯域の信号を前記端子Bに反射させ通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第1帯域阻止フィルタと、
前記第1帯域阻止フィルタの阻止帯域と同一の阻止帯域を有し、前記端子Cから送出された分割信号のうち前記阻止帯域の信号を前記端子Cに反射させ前記通過帯域の信号を通過させる、前記中心周波数を共振周波数とする共振器を含む第2帯域阻止フィルタと、
第1の複数の共振器を用いて前記第1帯域阻止フィルタを通過した前記通過帯域の分割信号から所望帯域の信号を抽出する第1共振器群回路と、
前記第1の複数の共振器の各々と同じ共振周波数を有する第2の複数の共振器を用いて前記第2帯域阻止フィルタを通過した前記通過帯域の分割信号から前記所望帯域と同一帯域の信号を抽出する第2共振器群回路と、
前記第1および第2帯域阻止フィルタで反射され前記第1の4端子素子において合成されて前記端子Dから送出された前記阻止帯域の合成信号を端子Eにおいて受け取り受け取った信号を分割して端子Fおよび端子Gから送出し、また、前記端子Fおよび端子Gに与えられた信号を合成して端子Hから送出する、第2の4端子素子と、
前記第1帯域阻止フィルタと同一の阻止帯域を有し、前記第1共振器群回路により抽出された前記所望帯域の分割信号を前記端子Fへ通過させ、また、前記端子Fから送出された前記阻止帯域の分割信号を受けて前記端子Fに反射させる第3帯域阻止フィルタと、
前記第1帯域阻止フィルタと同一の阻止帯域を有し、前記第2共振器群回路により抽出された前記所望帯域の分割信号を前記端子Gへ通過させ、前記端子Gから送出された前記阻止帯域の分割信号を受けて前記端子Gに反射させる第4帯域阻止フィルタと、
前記第1および第2帯域阻止フィルタを通過した前記所望帯域の分割信号が前記第2の4端子素子で合成された合成信号と、前記第1および第2帯域阻止フィルタで反射した前記阻止帯域の分割信号が前記第2の4端子素子で合成された合成信号とを前記端子Hから受けて出力する出力端子と、
前記第1の4端子素子の前記端子Dから前記第2の4端子素子の端子Eへ至るまでの経路に配置され、前記第1および第2の帯域阻止フィルタの共振器と前記第3および第4の帯域阻止フィルタの共振器とを前記経路を介して結合することにより、前記共振周波数の縮退を解く、共振器結合回路と、
を有することを特徴とする無線通信装置。 - 前記フィルタ回路は、
前記第1帯域阻止フィルタから前記第1共振器群回路へ向けて一方向に信号を通過させ、前記第1共振器群回路から前記第2帯域阻止フィルタへ向けて一方向に信号を通過させることにより、前記第1共振器群回路を介した前記第1帯域阻止フィルタの共振器と前記第3帯域阻止フィルタの共振器との結合を阻止する、第1の複数のアイソレータと、
前記第2帯域阻止フィルタから前記第2共振器群回路へ向けて一方向に信号を通過させ、前記第2共振器群回路から前記第4帯域阻止フィルタへ向けて一方向に信号を通過させることにより、前記第2共振器群回路を介した前記第2帯域阻止フィルタの共振器と前記第4帯域阻止フィルタの共振器との結合を阻止する、第2の複数のアイソレータと、
をさらに有することを特徴とする請求項7に記載の無線通信装置。 - 前記共振器結合回路は、90±45±180×n度(nは0以上の整数)の遅延回路であることを特徴とする請求項7または8に記載の無線通信装置。
- 前記第1および第2共振器群回路内の伝送線路は超電導体で構成されたことを特徴とする請求項7ないし9のいずれか一項に記載の無線通信装置。
- 前記第1および第2の4端子素子は、マジックTであることを特徴とする請求項7ないし10のいずれか一項に記載の無線通信装置。
- 前記第1および第2の4端子素子は、ラットレース回路であることを特徴とする請求項7ないし10のいずれか一項に記載の無線通信装置。
- ある帯域を有する入力信号を入力し、
前記入力信号の中心周波数を阻止帯域内に有し、前記中心周波数を共振周波数とする共振器を含む帯域阻止フィルタを用いて、前記入力信号を、前記阻止帯域の信号と、前記阻止帯域外の通過帯域の信号とに分離し、
前記通過帯域の信号から複数の共振器を用いて所望帯域の信号を抽出し、
前記阻止帯域の信号を、前記共振周波数の縮退が解けた信号に分解し、
縮退の解けた信号と、抽出された所望帯域の信号とを合成し、合成信号を出力する、
信号処理方法。 - 前記複数の共振器として複数の超電導共振器を用いることを特徴とする請求項13に記載の信号処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007220913A JP4445533B2 (ja) | 2007-08-28 | 2007-08-28 | フィルタ回路、無線通信装置および信号処理方法 |
US12/199,248 US7945300B2 (en) | 2007-08-28 | 2008-08-27 | Plural channel superconducting filter circuit having release of resonance frequency degeneracy and usable in radio frequency equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007220913A JP4445533B2 (ja) | 2007-08-28 | 2007-08-28 | フィルタ回路、無線通信装置および信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009055405A true JP2009055405A (ja) | 2009-03-12 |
JP4445533B2 JP4445533B2 (ja) | 2010-04-07 |
Family
ID=40506053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007220913A Expired - Fee Related JP4445533B2 (ja) | 2007-08-28 | 2007-08-28 | フィルタ回路、無線通信装置および信号処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7945300B2 (ja) |
JP (1) | JP4445533B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009077330A (ja) * | 2007-09-25 | 2009-04-09 | Toshiba Corp | フィルタ回路および無線通信装置 |
JP2015173380A (ja) * | 2014-03-12 | 2015-10-01 | 株式会社ダイヘン | 通信装置、溶接電源装置、ワイヤ送給装置、および、溶接システム |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4679618B2 (ja) * | 2008-09-11 | 2011-04-27 | 株式会社東芝 | フィルタ回路および無線通信装置 |
WO2011033573A1 (ja) | 2009-09-18 | 2011-03-24 | 株式会社 東芝 | 高周波フィルタ |
US9228363B2 (en) | 2012-03-23 | 2016-01-05 | Davinci Italia/USA Group, Inc. | Tile alignment and leveling device |
WO2015159316A1 (en) * | 2014-04-14 | 2015-10-22 | Commscope Italy S.R.L. | Same-band combiner for co-sited base stations |
US9548742B1 (en) | 2015-06-29 | 2017-01-17 | International Business Machines Corporation | Driving the common-mode of a josephson parametric converter using a three-port power divider |
KR20220157580A (ko) * | 2021-05-21 | 2022-11-29 | 삼성전자주식회사 | 통신 장치, 통신 장치를 포함하는 전자 장치, 그리고 전자 장치의 동작 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3139327B2 (ja) * | 1995-05-31 | 2001-02-26 | 株式会社村田製作所 | 高周波複合部品 |
US6107898A (en) * | 1998-04-30 | 2000-08-22 | The United State Of America As Represented By The Secretary Of The Navy | Microwave channelized bandpass filter having two channels |
JP3380165B2 (ja) | 1998-05-18 | 2003-02-24 | 株式会社村田製作所 | 高周波フィルタ装置、共用器および通信装置 |
JP2001345601A (ja) * | 2000-03-30 | 2001-12-14 | Toshiba Corp | フィルタ回路 |
JP3705257B2 (ja) * | 2002-08-30 | 2005-10-12 | 株式会社村田製作所 | 並列多段型帯域通過フィルタ |
JP3981104B2 (ja) | 2004-06-28 | 2007-09-26 | 株式会社東芝 | フィルタ回路及びこれを用いた無線通信装置 |
JP4314219B2 (ja) * | 2005-07-04 | 2009-08-12 | 株式会社東芝 | フィルタ回路及びこれを用いた無線通信装置 |
JP4303272B2 (ja) * | 2006-09-15 | 2009-07-29 | 株式会社東芝 | フィルタ回路 |
JP4264101B2 (ja) | 2006-12-08 | 2009-05-13 | 株式会社東芝 | フィルタ回路および無線通信装置 |
-
2007
- 2007-08-28 JP JP2007220913A patent/JP4445533B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-27 US US12/199,248 patent/US7945300B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009077330A (ja) * | 2007-09-25 | 2009-04-09 | Toshiba Corp | フィルタ回路および無線通信装置 |
JP4630891B2 (ja) * | 2007-09-25 | 2011-02-09 | 株式会社東芝 | フィルタ回路および無線通信装置 |
JP2015173380A (ja) * | 2014-03-12 | 2015-10-01 | 株式会社ダイヘン | 通信装置、溶接電源装置、ワイヤ送給装置、および、溶接システム |
Also Published As
Publication number | Publication date |
---|---|
US20090128261A1 (en) | 2009-05-21 |
US7945300B2 (en) | 2011-05-17 |
JP4445533B2 (ja) | 2010-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4445533B2 (ja) | フィルタ回路、無線通信装置および信号処理方法 | |
JP4264101B2 (ja) | フィルタ回路および無線通信装置 | |
CN108809336B (zh) | 用于射频滤波器的系统和方法 | |
CN110034777A (zh) | 用于射频滤波器的系统和方法 | |
EP1683275B1 (de) | Schaltung mit verringerter einfügedämpfung und bauelement mit der schaltung | |
Gómez-García et al. | Avoiding RF isolators: Reflectionless microwave bandpass filtering components for advanced RF front ends | |
US9654983B2 (en) | Tunable filter employing feedforward cancellation | |
US10230348B2 (en) | Sub-network enhanced reflectionless filter topology | |
Gómez-García et al. | Lossy signal-interference filters and applications | |
US9711833B1 (en) | Tunable RF anti-jamming system (TRAJS) | |
Lee et al. | Optimization-free design equations for narrowband equal-division filtering power divider with pre-specified filtering response and wideband isolation | |
Simpson et al. | Mixed-technology quasi-reflectionless planar bandpass filters | |
CN104425858A (zh) | 滤波器 | |
Kongpop et al. | A planar bandpass filter design with wide stopband using double split-end stepped-impedance resonators | |
Fathelbab | Two novel classes of band-reject filters realizing broad upper pass bandwidth—synthesis and design | |
Fathelbab | The synthesis of a class of branch-line directional couplers | |
JP4630891B2 (ja) | フィルタ回路および無線通信装置 | |
Padmavathi et al. | Analysis and design of reflectionless filters for c band applications | |
JP4679618B2 (ja) | フィルタ回路および無線通信装置 | |
Skaik | Novel star-junction coupled-resonator multiplexer structures | |
US20210111704A1 (en) | Multi-resonator filters | |
Jamshidi et al. | A compact low-pass filter with simple structure and sharp roll-off | |
US11303259B2 (en) | Method and circuit for bypassing spurious resonance in lumped, distributed and waveguide element networks | |
Mobbs | The use of matched four-port filters to realize switched multiplexer having low amplitude and group delay ripple | |
Alicioglu et al. | Switched multiplexer design using Parallel Coupled Line three ports |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091218 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100115 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4445533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |