JP4298571B2 - 感光基板へのチップ配置位置を決定するための相対位置決定方法、演算装置、露光装置、及びデバイス製造方法 - Google Patents

感光基板へのチップ配置位置を決定するための相対位置決定方法、演算装置、露光装置、及びデバイス製造方法 Download PDF

Info

Publication number
JP4298571B2
JP4298571B2 JP2004118223A JP2004118223A JP4298571B2 JP 4298571 B2 JP4298571 B2 JP 4298571B2 JP 2004118223 A JP2004118223 A JP 2004118223A JP 2004118223 A JP2004118223 A JP 2004118223A JP 4298571 B2 JP4298571 B2 JP 4298571B2
Authority
JP
Japan
Prior art keywords
chip
effective
lattice
representative
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004118223A
Other languages
English (en)
Other versions
JP2005303083A (ja
Inventor
容三 深川
眞理雄 中森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004118223A priority Critical patent/JP4298571B2/ja
Priority to US11/103,459 priority patent/US7346886B2/en
Publication of JP2005303083A publication Critical patent/JP2005303083A/ja
Application granted granted Critical
Publication of JP4298571B2 publication Critical patent/JP4298571B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、感光基板上に形成すべきチップサイズの矩形セルで構成されたチップ格子と前記感光基板との相対位置を決定する技術に関する。
半導体チップは、略円盤状のシリコンウエハ上に形成した長方形又は正方形のチップ101を切り出して得られる。このため、ウエハ上のチップは、図1のように碁盤目状に整然と配置されている場合が多い。また、一定の感光剤膜厚が確保されているウエハ有効領域102がウエハ100の外周から一定の距離を保つように設定されている。このウエハ有効領域102の範囲内にチップの全体が収まっていない場合、そのチップ101はたとえその全体がウエハ100の内部に存在したとしても不良品となる可能性がある。なお、オリフラと呼ばれる切断線(103)を有している場合も、ウエハ有効領域102からオリフラ103によって形成される端部までに一定の距離を与える。
露光装置では、このようなウエハ有効領域102内に複数のチップが格子状に配置されるようにパターンを焼き付ける。格子状のチップ配置(チップ格子ともいう)とウエハ有効領域との相対的な位置関係が変わると、1つのウエハから取得できるチップの数が変動する。したがって、ウエハ有効領域とチップ形状(サイズ)の関係から最も多くのチップを取得できるような、チップ格子とウエハ有効領域との相対的な位置関係を求めることが要望されている。
このようなウエハ位置の決定方法に関する従来技術としては、特許文献1、特許文献2、特許文献3が提案されている。
特許文献1に開示されるウエハ位置決定方法は、チップの中心、角、各辺の中点のいずれかをウエハ中心とする4つの場合について、取得チップ数が最多となる位置を選ぶ4箇所比較法(以下、方法Aという)である。また、特許文献2に開示されるウエハ位置決定方法は、チップ面内に設定された複数箇所をウエハ中心としてチップの取得数を数え、最も取得数が多かった位置をウエハ中心として選択する多数箇所比較法(以下、方法Bという)である。しかしながら、特許文献1,2のいずれにおいても、設定された複数箇所の中から取得チップ数が最大となる箇所がウエハ中心位置に決定されるため、必ずしも最適解を保証するものではない。一方、特許文献3によれば、取得チップ数を最多とするウエハとチップ格子との相対位置を確実に提示できる方法が開示されている(以下、特許文献3に開示される方法を方法Cという)。
特開平07−211622号公報 特開2000−195824号公報 特開2003−257843号公報
しかしながら、特許文献3で開示された方法は、ウエハ上で取得可能なチップ集合体が少なくとも2箇所でウエハ有効領域に接している状態の相対位置を提示していた。そのため、取得可能なチップ数に誤りはないものの、提示された相対位置から少しでも相対位置がずれると、ウエハ有効領域102からはみだして、チップが無効になってしまう可能性がある。
このような場合、所得チップ数が最多となる複数の相対位置を、最多チップ数の集合体が取得可能な相対位置の領域境界として、これらの相対位置の重心(例えば、チップ格子を不動とした場合、当該相対位置に対応したウエハ代表点の位置の重心)をウエハ位置(ウエハ代表点位置)とすることが考えられる。しかしながら、チップ数は等しいが、チップ集合体の形状が互いに異なっている最多チップ数の集合体が複数ある場合は、それらに対応する相対位置(ウエハ代表点位置)の重心を求めても、当該重心位置をウエハ位置としたときの取得チップ数は必ずしも最多とならないという問題も抱えていた。
本発明は、上記従来技術の不都合を解決した、感光基板とチップ格子との相対位置を決定する技術を提供することにある。
上記の目的を達成するための本発明による感光基板へのチップ配置位置決定方法は、
感光基板上に形成すべきチップサイズの矩形セルで構成されたチップ格子と前記感光基板上の有効領域との相対位置を決定するための方法であって、
前記チップ格子から前記有効領域によって切り出されるチップ集合が同一となる前記有効領域の代表点の存在範囲により、前記チップ格子中の1つの代表セルを複数の部分領域に分割する分割工程と、
前記複数の部分領域から、最大のチップ数を含むチップ集合に対応した部分領域を特定する特定工程と、
前記特定工程において特定された部分領域内に前記代表点を設定する設定工程とを有し、
前記分割工程では、前記チップ格子より選択された格子点に前記有効領域の外周が接触した状態を保ちながら、前記格子点を前記代表点から最も離れた格子点とするセルが前記有効領域内に内包される範囲で前記有効領域を移動することにより得られる前記代表セル内の前記代表点の移動軌跡を前記部分領域の境界とする
本発明によれば、上記従来技術の不都合を解決した、感光基板とチップ格子との相対位置を決定する技術を提供することができる。
以下、添付の図面を参照して本発明の好適な実施形態について説明する。
本実施形態によるチップ配置の決定方法では、ウエハ有効領域102の所定位置(例えば、ウエハ有効領域を円とみなしたときの中心位置)を代表点とし、無限に広がるチップサイズの格子の任意のチップ領域を中央チップ108とし、先ず、中央チップ108の中に代表点が入るようにウエハ有効領域102を配置する。そして、この中央チップ108の範囲で代表点を移動した場合に、チップの取得数が最大となる代表点の存在位置を探索する。より具体的には、中央チップ108を、同一のチップ集合体を取得できる代表点の存在範囲を示す部分領域(等チップ面という)に分割し、最もチップ数の多いチップ集合体に対応する部分領域を検出し、その内部に代表点の位置(即ちウエハの位置)を決定する。
先ず、中央チップ108の等チップ面への分割について、より一般化した形状のウエハ領域を用いて説明する。
図2において、xy座標の原点を中心とする、横u、縦vの矩形チップ(本例では長方形チップを示す)を中央チップ108と呼ぶ。そして、この中央チップ108を中心として無限に広がる格子(各セルのサイズはチップサイズとなる)があり、その一部をウエハ有効領域102で覆うとする。
ウエハ有効領域102の詳細を図3に示す。なお、図3に関して語句を次のように定義する。
・ウエハ有効領域102:この領域に完全に覆われているチップは良品として取得可能となることを保証する閉領域。
・無効円弧104:縦横の格子線に平行な直線と、ウエハ有効領域外周が交差する2点の距離が、各々u、vに等しい交点を両端に持つ弧。この円弧上に頂点があるチップはその全体を有効領域に納めることはできない。
・有効円弧105:ウエハ有効領域外周から、無効円弧を除いた弧。なお、この円弧上に頂点があれば、この頂点を含む1つのチップが取得可能である。
・有効円106:隣り合う有効円弧を線分で結んでできる凸閉曲線。
・有効角107:有効円代表点から有効円弧上の点への方位角。
尚、以上の定義において、より一般的には「円弧」なる用語は単なる「弧」に、「円」なる用語は「凸閉曲線」に読み替えることができる。
均一な格子上への有効領域102(有効円106)の配置という問題特有の周期性から、有効円106の代表点(x,y)が中央チップ108内にあるときだけを検討すればよい。この条件は、以下の数式(1-a)、(1-b)で表される。
−u/2≦x≦u/2 …(1-a)
−v/2≦y≦v/2 …(1-b)
このとき、有効円弧105上の任意の点(x1,y1)は、以下の数式(2-a) 、(2-b) 、(2-c)で表される(Θeは有効角の集合を示す)。
1=r(θ)cos(θ)+x …(2-a)
1=r(θ)sin(θ)+y …(2-b)
θ∈Θe …(2-c)。
図2に示されるように、チップ格子の頂点座標(x1,y1)の位置(格子点110)に有効円弧105が乗っている場合、有効円106の代表点(x,y)の位置は以下の数式(3-a)〜(3-c)で表される。
x=r(θ)cos(θ+π)+x1 …(3-a)
y=r(θ)sin(θ+π)+y1 …(3-b)
θ∈Θe …(3-c)。
このとき、数式(3-a)〜(3-c)によって表される閉曲線は、有効円弧105と格子点110(図2では座標(x1,y1))が接触した状態を保ちながら有効円106を移動させたときの、当該有効円106の代表点の軌跡となる。この軌跡のうち、円弧105aが格子点110に接した状態で移動する場合の軌跡は、格子点110を原点から最も離れた頂点とするチップ120を有効円106内に含む領域の境界の部分を示すことになる。したがって、取得チップ数が等しい領域の境界の部分を構成するものとなる。
ここで、数式(3-a)〜(3-c)によって表される閉曲線を境界円109、中央チップ108内にある境界円109を境界円弧111と呼び、境界円の代表点である格子点110を境界円代表点110と呼ぶことにする。境界円109と境界円弧111は有効円106と有効円弧105を180度回転させた形状である。また、境界円代表点110は格子上の点でもあるから、以下の数式(4-a)、(4-b)の条件を満足する。なお、式中のi、jは整数である。
1=u/2+u×i …(4-a)
1=v/2+v×j …(4-b)
また、数式(1-a)、数式(1-b)、数式(2-a)〜数式(2-c)より、境界円代表点110の存在領域を表す数式(5-a)〜数式(5-c)が導かれる。
r(θ)cos(θ)−u/2≦x1≦r(θ)cos(θ)+u/2 …(5-a)
r(θ)sin(θ)−v/2≦y1≦r(θ)sin(θ)+v/2 …(5-b)
θ∈Θe …(5-c)
上記数式(5-a)〜数式(5-c)が規定した境界円代表点110の存在領域は、図4に示すように、中央チップ108を中心にしたドーナツ状の領域になる。これは、上記式によって示される境界円代表点110の存在領域がチップの中心を有効円弧105(有効円106)の上で移動させたときのチップの軌跡となるからである。図4ではこの存在領域中に12個の格子点が存在し、これらを境界代表点とする。なお、境界円代表点の存在領域として有効円弧105上でチップの中心を移動させた領域を用いたが、ウエハ有効領域102上でチップの中心を移動させた領域を用いてもよい。ただし、この場合は、境界円の算出に対して不要な格子点がいくつか含まれてしまう可能性がある。
こうして得られた全ての境界点代表点110に対応する境界円弧111を描くと図5のようになる。ここで、中央チップ108内においてこれら境界円弧111が互いに交わる点を境界点と呼ぶことにする。そして、境界円弧111上の境界点を順に並べ替え、境界円弧を境界点に挟まれた辺(以下、境界辺という)に分割する。
以上、ウエハ有効領域が一般的な凸閉曲線である場合について、中央チップ108内の境界点と境界辺を求めた。以下では、得られた境界点や境界辺の情報から、取得チップ数の等しい領域(等チップ面と呼ぶ)を代数学的に導く。
等チップ面の検出方法を、実際のウエハ形状により近い例を用いて説明する。例えば、図6で示すように、縦横の間隔が50mmのチップ格子に、有効径159.12mmでオリフラ長86.86mmのウエハを配置する場合を考える。
便宜上、y軸正方向を上と呼ぶことにすると、ウエハ有効領域は左右対称であるから、等チップ面で区分した図形も左右対称になる。そこで、チップの右半分だけを考えることとし、この右半分を半チップ領域と呼ぶ。
この場合、図7に示すように、半チップ領域内を通過する境界円弧111としてaからgの7つが取得される。これに、半チップの外周hを境界円弧として加え、互いの交点である境界点を検出する。図7の場合、境界点は1から12まである。各境界円弧に含まれる境界点を、各境界円弧毎に方位角(対応する境界円における方位角)の小さい順に並べ、境界点と境界円代表点の位置座標を示した表を表1に示す。
Figure 0004298571
こうすると、境界点間の隣接関係が与えられるから、境界点を両端に持つ境界辺を求めることができる。また、半チップ領域上には、境界点と境界辺で構成された平面グラフが形成されたことになる。この平面グラフの各面(各領域)は、一定のチップ集合体が得られる等チップ面である。そして、これら等チップ面の中から最もチップ取得数の多いチップ面を検出し、その中にウエハ有効領域の代表点を決定する。視覚的には容易に特定できるが、代数的に特定するには少し工夫が必要である。
そこで、図8のように、半チップ領域の外周hを構成する全ての辺(AからJ)を反時計回り(時計回りでも可)の有向辺とし、各辺の方位角(X軸正方向を0度とする)も合わせて記録しておく。一方、内部の道を構成する全ての辺(K〜S)も反時計回りの有向辺(対応する境界円を半時計方向にたどった向き)とし、さらに、逆の向きを持つ有向辺(K’〜S’)を与え、その方位角(X軸正方向を0度とする)を記録しておく。
次に、各有向辺の重みを与える。外周辺の重みは0に、それ以外は元の境界円を反時計回りに辿った方向の有向辺の重みを+1、他方の重みを−1とする。なお、オリフラ線がチップ幅uの2倍と等しいかそれよりも長いときは、複数の境界辺が重なることになる。したがって、この場合の有向辺の重みは重なった辺の数を絶対値とする。各有向辺毎にその方位角、元の境界円代表点の位置座標とそこから有向辺始点への方位角、重みを、以下の表2に示す。
Figure 0004298571
次に、境界点と有向辺で囲まれた等チップ面を特定してゆく。図8の等チップ面は、全て反時計回りに接続した有向辺で囲むことができるから、有向辺の部分集合として等チップ面を形成することができる。たとえば、表2の辺A(9-4)に接続する有向辺は、B(4-12)、P’(4-5)、N’(4-2)があるが、この中で辺A(9-4)となす反時計回りの角度が最も大きい辺N(4-2)を選択する。このようにして、元の頂点に戻るまで、接続する辺を選択してゆけば、等チップ面を表す辺を要素とする部分集合を形成できる。形成された部分集合に含まれる有向辺を除き、残った有向辺について同様の操作を繰り返せば、複数の部分集合が形成され、半チップ領域は複数の等チップ面に分割することができる。ここで、全ての有向辺は、複数の部分集合のうちの少なくとも1つに含まれることになる。図8の例では、半チップ領域は8つの等チップ面に分割されている。
分割された等チップ面は、隣接する面との間に取得チップ数の増減関係がある。表2に各有向辺の重みを示したが、隣り合う等チップ面の境界にある有向辺の重みが正のときは、その有向辺を挟んで隣接する等チップ面よりも取得チップ数が多い。
図9は、(1)〜(8)の等チップ面毎に、これを形成する有向辺を挙げ、互いに逆向きの辺を重みが正の辺から負の辺に向けて矢印を結んだものであるが、これは、取得チップ数が減少する方向を示している。つまり、図10に示すように、等チップ面(1)〜(8)を頂点とし、取得チップ数の増減関係を有向辺で表した有向グラフができる。このようなグラフ表現ができれば接続行列を生成するのは容易である。図10に示した有向グラフの場合、接続行列Uは以下の数式(6)のようになる。
Figure 0004298571
なお、接続行列の要素は、有効円代表点がj列の辺を通ってi行の等チップ面に移動すると、取得チップ数がN個増加(或いは減少)することを意味する。
以上の接続行列Uから得られる隣接行列Wを数式(7)に示す。
Figure 0004298571
この隣接行列の要素は、有効円代表点がj列の等チップ面からi行の等チップ面に移動すると取得チップ数がN個増加することを意味する。
次に、上記隣接行列Wから取得チップ数が最多となる等チップ面を探索する。まず、探索に用いる行列Z(数式(8))を導く。行列Zは、転置行列Wtを用いて、Z=Wt−Wにより求められる。行列Zは、その行に該当する頂点から、列に該当する頂点に移動したときに増減するチップ数を示す。
Figure 0004298571
そして、行列Zから、グラフ探索アルゴリズムで全ての頂点を辿るのと同時に、相対的な取得チップ数を求める。なお、グラフ探索は幅優先のアルゴリズムでも、深さ優先のアルゴリズムでも構わない。
図11に、相対的な取得チップ数を取得するためのアルゴリズムを述べる。数式(8)の行列Zから、実際にこのアルゴリズムを適用すると図12のように作業が進み、頂点番号が集合Ψに、その相対的得点(相対的チップ取得数)が集合Ωに蓄えられる。なお、絶対的な取得チップ数を知りたければ、初期頂点v0に相当する領域にウエハ有効円代表点を置いたときに取得できるチップ数を数え、その数を集合Ωにある全ての得点に加算した集合Ω'を定義すれば、その要素が各等チップ面で取得できるチップ数となる。もちろん、ウエハ位置の最適配置を実現するだけならば、チップ数を数える必要はない。
ここで挙げた例では、初期頂点v0である等チップ面(1)の取得チップ数が2個であるから、頂点集合Ψと取得チップ数の集合Ω'は、表3のようになる。
Figure 0004298571
以上のようにして各等チップ面における取得チップ数の大小関係が把握されるので、取得チップ数が最大となる等チップ面を選択し、その領域内に有効円の代表点を決定すれば、取得チップ数が最大のチップ配置を得ることができる。領域内の代表点の決定方法としては、例えば、領域の内心や重心を求めることが挙げられる。なお、取得チップ数が最大となる等チップ面が複数検出された場合は、それら等チップ面のうち最大の面積を有する等チップ面の内心や重心を、期待される取得チップ数を最大にする有効円代表点の位置とする。
なお、等チップ面は右側の半チップ領域を分割しているに過ぎないので、左右対称な左側の半チップ領域も考慮しなくてはならないし、また、問題の周期性も考慮する必要がある。具体的には、表3の等チップ面で左右辺に接するものの面積は倍にして評価する。また、上下辺に接している等チップ面は、対応する上下の等チップ面の面積を足し合わせて評価するのである。
図10の例では、左右対称な(2)と(4)の結合領域の重心が有効円代表点の位置となる。つまり各チップの四隅が有効円代表点の位置となる。
以上、最大の取得チップ数を得るための有効円の配置方法について説明した。以下では、装置への適用例を説明する。本実施形態では、半導体露光装置に付属するソフトウエアとして提供されるものとする。ただし、半導体露光装置に付属できない場合には、独立した演算装置として提供することも可能であることは言うまでもない。
図13は本実施形態による露光装置の構成を説明するブロック図である。図13において、201は露光装置本体であり、ステップアンドリピート方式或いはステップアンドスキャン方式によりウエハ上へレチクルに描画されたチップパターンを焼き付ける。202は露光装置コントローラであり、露光装置201の各部の動作を制御する。露光装置コントローラ202はCPU203、ROM204、RAM205、入力部206、外部記憶装置207を含む。
露光装置201について図14を参照してより詳細に説明する。図14は、図13の露光装置本体201の構成を説明する図であり、本実施形態では、リニアモータM1、M2を駆動部とするステージ装置をウエハステージとする半導体デバイス製造用の露光装置を示す。
この露光装置は、半導体集積回路等の半導体デバイスや、マイクロマシン、薄膜磁気ヘッド等の微細なパターンが形成されたデバイスの製造に利用され、原版であるレチクルRを介して基板としての半導体ウエハW上に光源61からの露光エネルギーとしての露光光(この用語は、可視光、紫外光、EUV光、X線、電子線、荷電粒子線等の総称である)を投影系としての投影レンズ(この用語は、屈折レンズ、反射レンズ、反射屈折レンズシステム、荷電粒子レンズ等の総称である)62を介して照射することによって、基板上に所望のパターンを形成している。
この露光装置は、定盤51上にガイド52とリニアモータ固定子21を固設している。リニアモータ固定子21は多相電磁コイルを、リニアモータ可動子11は永久磁石群を有している。リニアモータ可動子11を可動部53として、ステージである可動ガイド54に接続し、リニアモータM1の駆動によって可動ガイド54を紙面法線方向に移動させる。可動部53は、定盤51の上面を基準に静圧軸受55で、ガイド52の側面を基準に静圧軸受56で支持される。
可動ガイド54を跨ぐようにして配置したステージである移動ステージ57は静圧軸受58によって支持されている。この移動ステージ57は、上記と同様のリニアモータM2によって駆動され、可動ガイド54を基準に移動ステージ57が紙面左右方向に移動する。移動ステージ57の動きは、移動ステージ57に固設したミラー59および干渉計60を用いて計測する。
移動ステージ57に搭載したチャック上に基板であるウエハWを保持し、光源61、投影光学系62によって、原版であるレチクルRのパターンをウエハW上の各領域にステップアンドリピートもしくはステップアンドスキャンで縮小転写する。なお、図14に示す露光装置のウエハステージ部分は、マスクを使用せずに半導体ウエハ上に回路パターンを直接描画してレジストを露光するタイプの露光装置にも同様に適用できる。
一方、露光装置コントローラ202において、CPU203はROM204に格納された制御プログラム或いは外部記憶装置207よりRAM205にロードされた制御プログラムを実行することにより露光装置201の各種制御を実現する。本実施形態の露光装置においては、上述したウエハとチップ格子との相対位置を決定するためのプログラムも実行される。
図15はCPU202が実行するチップ配置決定処理を説明するフローチャートである。チップ配置決定処理が実行されると、ステップS101において、入力部106により有効ウエハ領域とチップサイズをユーザに設定させる。この設定の方法としては、ユーザに各パラメータ(ウエハの有効領域を決定するためのパラメータ(例えばウエハ直径、オリフラ長、無効幅)やチップサイズ(立て・横の長さ))を数値で入力させるようにすればよい。なお、ウエハについては、予めウエハタイプ別に有効領域を決定するためのパラメータ等を外部記憶装置107に格納しておき(テーブル211)、ユーザが指定したウエハタイプにしたがって、そのパラメータを読み出すようにしてもよい。
ステップS102において、設定されたウエハ有効領域、チップサイズから有効円弧105を決定する。また、座標原点を中心とするチップを中心チップ108として設定する。そして、ステップS103において、数式(4-a)(4-b)(5-a)(5-b)(5-c)で説明した手順で境界代表点110を抽出する。
そして、抽出された境界代表点のうちの一つについて、ステップS104において、その境界円代表点が有効円弧に接した状態を保つように有効円(ウエハ有効領域)を移動し、中央チップ108内にその代表点の軌跡を設定する。即ち、式(3-a)〜(3-c)で決まる軌跡のうち、中央チップ108内に存在する軌跡を決定する。この処理を、ステップS103で抽出した全ての境界円代表点について実行する(ステップS105)。
続いて、ステップS106へ進み、中央チップ108内に設定された軌跡により、中央チップ108を複数の部分領域に分割することにより等チップ面を形成する。そして、ステップS107において、隣接する等チップ面について図7〜図10で上述したように増減関係を検出して有向グラフを生成し、ステップS108においてその増減関係(有向グラフ)に基づいて各等チップ面毎の相対的なチップ取得数を算出する(図11、図12)。ステップS109では、算出された相対的なチップ取得数に基づいて、最大のチップ取得数を有する等チップ面を選択し、選択した等チップ面の内心或いは重心をウエハ有効領域の代表点位置に設定する。
露光装置コントローラ202は、以上のようにして算出された代表点位置に基づいてウエハとチップ格子との相対位置を決定し、露光処理を制御する。以上のようにして算出された代表点位置はウエハタイプとチップタイプの組に対応付けて保持しておき、後に利用可能としてもよい。例えばテーブル212のように保持しておき、入力部206より指定されたチップタイプとウエハタイプの組み合わせと一致するものが登録されていれば、そこに登録されている代表点位置(ウエハとチップ格子との相対位置)を利用するようにすれば、同じ計算を繰り返すことが無くなり、効率的である。
以下、実際にウエハ形状とチップ形状のパラメータを与えて計算を行った実施例を説明する。なお、以下の実施例では、下記のウエハ条件及びチップ条件に対してチップの大きさが異なる3つの特徴的な実施例を挙げ、特許文献1〜3に提案されている方法(方法A〜C)に対する本発明の優位性を述べる。
<条件>
ウエハ直径 : 200mm
オリフラ長さ : 57.5mm
チップ形状 : 正方形
有効領域 : ウエハ外周より10mm以上内側
<第1実施例>
第1実施例は、チップサイズが15mm角の場合である。これはワークステーション用CPUなど、比較的大きいサイズの半導体チップに相当する。
図16は、本実施形態で説明した方法により取得チップ数が最多となる等チップ面を導き、それらの等チップ面の周囲を太線で囲んでいる。その中でも、連続した領域の面積が最も大きい等チップ面にはその重心に×印を記しており、この位置がウエハ有効領域の代表点位置に決定される。
図16の場合、取得チップ数を最多にする等チップ面は、半チップ領域内で5箇所に散らばっていて、これらの総面積は約10%と大きい。しかし、方法Aで対象とする4箇所はこれらの領域に含まれないから、方法Aでは取得チップ数を最多にすることはできない。
一方、方法Bであれば、よほど粗いピッチでない限り、取得チップ数を最多とする有効円代表点の位置を見出せる。もちろん方法Cならば、確実に取得チップ数を最多とする有効円代表点の位置を見出せる。
しかし、方法Bも方法Cも、取得チップ数を最多とする複数の位置を求めてしまうと、かえって、どれを選択すれば良いのかを迷うものと推察される。
<第2実施例>
図17に示す例は、チップサイズが10mm角の場合である。これは一般的なパソコンCPUなど、ごく普通の半導体チップサイズに相当する。この場合、取得チップ数を最多にする等チップ面は、半チップ領域において、2箇所に分かれている。どちらも小さな領域で、合わせた面積も0.1%に満たない。
この場合、方法Aではいずれの等チップ面も見出せない。また、方法Bでも比較箇所を1000箇所以上に設定しないと見落とす可能性が高い。
<第3実施例>
図18に示す実施例は、チップサイズが5mm角の場合である。これは、パソコン用メモリなどに用いられる小さめのチップサイズに相当する。この場合、取得チップ数を最多にする等チップ面は、半チップ領域に1箇所だけである。チップの中心でも隅でも、辺の中央でもないので、やはり、方法Aでは最適位置を見つけられない。また、最適な等チップ面の面積は、0.0002%と非常に小さいので、方法Bでは比較箇所の数を100万箇所以上に設定しないと見出せないから、最適解を見出すには非常に多くの計算時間が必要になる。
以上、3つの実施例において各方法を比較したが、いずれにおいても本発明のチップ配置決定の方法は常に最適な有効円代表点の位置を示すことができることがわかる。
以上に説明したような手法によれば、ウエハ位置設定時の位置決め誤差があっても、高い確率で取得チップ数を最多にするウエハとチップ格子との相対位置を求めることができる。そのため、本手法は半導体チップ等、デバイスの製造のコストダウンに有効である。
次に、この露光装置を利用した半導体デバイスの製造プロセスを説明する。図19は半導体デバイスの全体的な製造プロセスのフローを示す図である。ステップ1(回路設計)では半導体デバイスの回路設計を行う。ステップ2(マスク作製)では設計した回路パターンに基づいてマスクを作製する。
一方、ステップ3(ウエハ製造)ではシリコン等の材料を用いてウエハを製造する。ステップ4(ウエハプロセス)は前工程と呼ばれ、上記のマスクとウエハを用いて、上記の露光装置によりリソグラフィ技術を利用してウエハ上に実際の回路を形成する。次のステップ5(組み立て)は後工程と呼ばれ、ステップ5によって作製されたウエハを用いて半導体チップ化する工程であり、アッセンブリ工程(ダイシング、ボンディング)、パッケージング工程(チップ封入)等の組み立て工程を含む。ステップ6(検査)ではステップ5で作製された半導体デバイスの動作確認テスト、耐久性テスト等の検査を行う。こうした工程を経て半導体デバイスが完成し、ステップ7でこれを出荷する。
上記ステップ4のウエハプロセスは以下のステップを有する。ウエハの表面を酸化させる酸化ステップ、ウエハ表面に絶縁膜を成膜するCVDステップ、ウエハ上に電極を蒸着によって形成する電極形成ステップ、ウエハにイオンを打ち込むイオン打ち込みステップ、ウエハに感光剤を塗布するレジスト処理ステップ、上記の露光装置によって回路パターンをレジスト処理ステップ後のウエハに転写する露光ステップ、露光ステップで露光したウエハを現像する現像ステップ、現像ステップで現像したレジスト像以外の部分を削り取るエッチングステップ、エッチングが済んで不要となったレジストを取り除くレジスト剥離ステップ。これらのステップを繰り返し行うことによって、ウエハ上に多重に回路パターンを形成する。
なお、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(またはCPUやMPU)が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。
この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク,ハードディスク,光ディスク,光磁気ディスク,CD−ROM,CD−R,磁気テープ,不揮発性のメモリカード,ROMなどを用いることができる。
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているOS(オペレーティングシステム)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
ウエハ上の一般的なチップ配列を示す図である。 有効円と境界円、及び中央チップの関係を示す図である。 有効円における有効円弧、無効円弧、有効角を説明する図である。 境界円代表点の存在領域を説明する図である。 図4の各境界円代表点に対応した境界円弧と境界点を示す図である。 例題におけるウエハ形状を示す図である。 図6に示す例題における境界円弧と境界点を示す図である。 図7に示した境界円弧と境界点による等チップ面への分割を説明する図である。 図8に示した等チップ面間のチップ数増減関係を説明する図である。 図9に示したチップ数増減関係の有向グラフ表現を示す図である。 取得チップ数が最も覆い等チップ面の探索アルゴリズムを示す図である。 図8、図9に示した例題における、等チップ面探索アルゴリズムの遷移を説明する図である。 本実施形態の露光装置の制御構成を説明するブロック図である。 本実施形態の露光装置を説明する模式図である。 本実施形態のチップ配置位置決定処理を説明するフローチャートである。 本実施形態のチップ配置位置決定処理を、15mm角チップ格子における200mmウエハに適用した場合の、配置位置算出結果の例を示す図である。 本実施形態のチップ配置位置決定処理を、10mm角チップ格子における200mmウエハに適用した場合の、配置位置算出結果の例を示す図である。 本実施形態のチップ配置位置決定処理を、5mm角チップ格子における200mmウエハに適用した場合の、配置位置算出結果の例を示す図である。 半導体デバイスの製造フローを示す図である。

Claims (11)

  1. 感光基板上に形成すべきチップサイズの矩形セルで構成されたチップ格子と前記感光基板上の有効領域との相対位置を決定するための方法であって、
    前記チップ格子から前記有効領域によって切り出されるチップ集合が同一となる前記有効領域の代表点の存在範囲により、前記チップ格子中の1つの代表セルを複数の部分領域に分割する分割工程と、
    前記複数の部分領域から、最大のチップ数を含むチップ集合に対応した部分領域を特定する特定工程と、
    前記特定工程において特定された部分領域内に前記代表点を設定する設定工程とを有し、
    前記分割工程では、前記チップ格子より選択された格子点に前記有効領域の外周が接触した状態を保ちながら、前記格子点を前記代表点から最も離れた格子点とするセルが前記有効領域内に内包される範囲で前記有効領域を移動することにより得られる前記代表セル内の前記代表点の移動軌跡を前記部分領域の境界とすることを特徴とする相対位置決定方法。
  2. 前記チップサイズの情報および前記有効領域の情報を取得する取得工程を有することを特徴とする請求項1に記載の相対位置決定方法。
  3. 前記分割工程において選択される格子点は、前記代表セル内における前記代表点の移動に対応した前記有効領域外周の軌跡の範囲内に存在する格子点であることを特徴とする請求項1または2に記載の相対位置決定方法。
  4. 前記チップ格子の縦線に平行な直線と前記有効領域の外周との交点間の距離が前記チップ格子のセルの縦の長さに等しい交点を両端に持つ弧を前記外周から除き、かつ、前記チップ格子の横線に平行な直線と前記有効領域の外周との交点間の距離が前記セルの横の長さに等しい交点を両端に持つ弧を前記外周から除くことにより得られる弧を有効弧とし、除かれた弧の両端を結ぶ線分と前記有効弧とからなる閉曲線を取得し、
    前記分割工程において選択される格子点は、前記代表セル内における前記代表点の移動に対応した前記閉曲線の軌跡の範囲内に存在する格子点であることを特徴とする請求項に記載の相対位置決定方法。
  5. 前記特定工程は、隣接する部分領域間の取得チップ数の増減関係を有向グラフで表し、グラフ探索アルゴリズムを用いて各部分領域の取得チップ数の相対値を算出する算出工程を有することを特徴とする請求項1乃至4のいずれか1項に記載の相対位置決定方法。
  6. 前記特定工程において、最大のチップ数を含むチップ集合に対応した部分領域が複数存在する場合、それらのうち最大の面積を有する部分領域を特定することを特徴とする請求項1乃至5のいずれか1項に記載の相対位置決定方法。
  7. 前記設定工程において、前記特定工程で特定された部分領域の重心または内心を前記代表点として設定することを特徴とする請求項1乃至6のいずれか1項に記載の相対位置決定方法。
  8. 感光基板上に形成すべきチップサイズの矩形セルで構成されたチップ格子と前記感光基板上の有効領域との相対位置を決定するための演算装置であって、
    前記チップ格子から前記有効領域によって切り出されるチップ集合が同一となる前記有効領域の代表点の存在範囲により、前記チップ格子中の1つの代表セルを複数の部分領域に分割し、
    前記複数の部分領域から、最大のチップ数を含むチップ集合に対応した部分領域を特定し、
    該特定された部分領域内に前記代表点を設定し、
    前記分割は、前記チップ格子より選択された格子点に前記有効領域の外周が接触した状態を保ちながら、前記格子点を前記代表点から最も離れた格子点とするセルが前記有効領域内に内包される範囲で前記有効領域を移動することにより得られる前記代表セル内の前記代表点の移動軌跡を前記部分領域の境界とすることを特徴とする演算装置。
  9. 感光基板露光する露光装置であって、
    前記感光基板上に形成すべきチップのサイズの矩形セルで構成されたチップ格子と前記感光基板上の有効領域との相対位置を決定するための請求項に記載の演算装置を有することを特徴とする露光装置。
  10. 感光基板上に形成すべきチップサイズの矩形セルで構成されたチップ格子と前記感光基板上の有効領域との相対位置を、請求項に記載の演算装置を用いて決定する決定工程を有することを特徴とするデバイス製造方法。
  11. 請求項9に記載の露光装置を用いて感光基板を露光するステップと、
    該露光された感光基板を現像するステップとを有することを特徴とするデバイス製造方法
JP2004118223A 2004-04-13 2004-04-13 感光基板へのチップ配置位置を決定するための相対位置決定方法、演算装置、露光装置、及びデバイス製造方法 Expired - Fee Related JP4298571B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004118223A JP4298571B2 (ja) 2004-04-13 2004-04-13 感光基板へのチップ配置位置を決定するための相対位置決定方法、演算装置、露光装置、及びデバイス製造方法
US11/103,459 US7346886B2 (en) 2004-04-13 2005-04-12 Method and apparatus for determining chip arrangement position on substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004118223A JP4298571B2 (ja) 2004-04-13 2004-04-13 感光基板へのチップ配置位置を決定するための相対位置決定方法、演算装置、露光装置、及びデバイス製造方法

Publications (2)

Publication Number Publication Date
JP2005303083A JP2005303083A (ja) 2005-10-27
JP4298571B2 true JP4298571B2 (ja) 2009-07-22

Family

ID=35308610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004118223A Expired - Fee Related JP4298571B2 (ja) 2004-04-13 2004-04-13 感光基板へのチップ配置位置を決定するための相対位置決定方法、演算装置、露光装置、及びデバイス製造方法

Country Status (2)

Country Link
US (1) US7346886B2 (ja)
JP (1) JP4298571B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10810340B2 (en) 2017-05-23 2020-10-20 LLC Suugakuya Honpo Semiconductor chip designing method, non-transitory storage medium storing semiconductor chip designing program, semiconductor device production method, and arithmetic device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386109B2 (ja) * 2008-05-16 2014-01-15 株式会社ニューフレアテクノロジー データの検証方法および荷電粒子ビーム描画装置
US8307184B1 (en) * 2009-06-01 2012-11-06 Nissani Nissensohn Daniel Nathan Communication and memory capacity enhancement method and apparatus
US9117149B2 (en) 2011-10-07 2015-08-25 Industrial Technology Research Institute Optical registration carrier
JP5969848B2 (ja) * 2012-07-19 2016-08-17 キヤノン株式会社 露光装置、調整対象の調整量を求める方法、プログラム及びデバイスの製造方法
CN103106311B (zh) * 2013-02-18 2015-08-19 一重集团大连设计研究院有限公司 一种管壳式反应器格栅的计算方法
US10860756B1 (en) 2018-10-19 2020-12-08 Cadence Design Systems, Inc. Finding intersections of planar parametric curves based on error-controlled discretization
US10853551B1 (en) * 2018-10-19 2020-12-01 Cadence Design Systems, Inc. System and method for offsetting and smoothing of planar region boundaries defined by arbitrary parametric curves
US10627713B1 (en) 2018-10-19 2020-04-21 Cadence Design Systems, Inc. Checking minimum width, minimum distance and maximum curvature of planar region boundaries defined by arbitrary parametric curves
US10678986B1 (en) * 2018-10-19 2020-06-09 Cadence Design Systems, Inc. Methods for performing Boolean operations on planar region boundaries defined by parametric curves
US10620531B1 (en) * 2018-10-19 2020-04-14 Cadence Design Systems, Inc. Error-controlled discretization of parametric curves for integrated circuit design and manufacture

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2522297B2 (ja) 1987-04-08 1996-08-07 ソニー株式会社 半導体ウエハ−
JPH07211622A (ja) 1994-01-27 1995-08-11 Nikon Corp 露光方法及び露光システム
JP3612995B2 (ja) * 1998-03-26 2005-01-26 ソニー株式会社 最大理論収量の自動計算装置および最大理論収量の自動計算をコンピュータに実行させるためのプログラムを記憶したコンピュータ読み取り可能な記録媒体
JP2000195824A (ja) 1998-12-25 2000-07-14 Texas Instr Japan Ltd 半導体チップの配置方法
JP2003257843A (ja) 2002-03-06 2003-09-12 Canon Inc チップ配置決定装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10810340B2 (en) 2017-05-23 2020-10-20 LLC Suugakuya Honpo Semiconductor chip designing method, non-transitory storage medium storing semiconductor chip designing program, semiconductor device production method, and arithmetic device

Also Published As

Publication number Publication date
US20050253215A1 (en) 2005-11-17
JP2005303083A (ja) 2005-10-27
US7346886B2 (en) 2008-03-18

Similar Documents

Publication Publication Date Title
US7346886B2 (en) Method and apparatus for determining chip arrangement position on substrate
US10234756B2 (en) Scanner based optical proximity correction system and method of use
CN109863458B (zh) 选择与衬底上的测量或特征相关联的部位的集合
US20080022244A1 (en) Semiconductor integrated circuit pattern verification method, photomask manufacturing method, semiconductor integrated circuit device manufacturing method, and program for implementing semiconductor integrated circuit pattern verification method
JP4890846B2 (ja) 計測装置、計測方法、露光装置、及びデバイス製造方法
CN1737694A (zh) 在角部利用倒角与修圆的光学邻近校正
JP2577507B2 (ja) ウェーハの描画装置
US7378764B2 (en) Positioning apparatus, exposure apparatus using thereof and device manufacturing method
JP2005025210A (ja) イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置
US6854105B2 (en) Chip arrangement determining apparatus and method
JP3954216B2 (ja) マスクデータ設計方法
US10871708B2 (en) Spatial-frequency matched wafer alignment marks, wafer alignment and overlay measurement and processing using multiple different mark designs on a single layer
KR20050118309A (ko) 선출 방법, 노광 방법, 선출 장치, 노광 장치 및 디바이스제조 방법
CN115774376A (zh) 掩模工艺校正方法和使用其制造光刻掩模的方法
JP2008228406A (ja) 平面モータ、位置決め装置、露光装置及びデバイス製造方法
TWI330761B (en) System and method for processing masks with oblique features
JP6888771B2 (ja) 半導体チップの設計方法、半導体チップの設計プログラム、半導体デバイスの製造方法、及び演算装置
CN117950279B (zh) 一种图形关键尺寸量测方法、装置、电子设备及存储介质
JP2005064369A (ja) 最適化方法、露光方法、最適化装置、露光装置、デバイス製造方法、及びプログラム、並びに情報記録媒体
JP2006337910A (ja) レチクル
TW202423237A (zh) 用於接合基板之方法及設備
JPS60120360A (ja) 縮小投影型露光装置
WO2021144066A1 (en) Substrate, patterning device and lithographic apparatuses
WO2002035288A1 (en) System and method for facilitating wafer alignment by mitigating effects of reticle rotation on overlay
JP2003140318A (ja) マスク製造方法および露光方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees