JP4298571B2 - 感光基板へのチップ配置位置を決定するための相対位置決定方法、演算装置、露光装置、及びデバイス製造方法 - Google Patents
感光基板へのチップ配置位置を決定するための相対位置決定方法、演算装置、露光装置、及びデバイス製造方法 Download PDFInfo
- Publication number
- JP4298571B2 JP4298571B2 JP2004118223A JP2004118223A JP4298571B2 JP 4298571 B2 JP4298571 B2 JP 4298571B2 JP 2004118223 A JP2004118223 A JP 2004118223A JP 2004118223 A JP2004118223 A JP 2004118223A JP 4298571 B2 JP4298571 B2 JP 4298571B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- effective
- lattice
- representative
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
感光基板上に形成すべきチップのサイズの矩形セルで構成されたチップ格子と前記感光基板上の有効領域との相対位置を決定するための方法であって、
前記チップ格子から前記有効領域によって切り出されるチップ集合が同一となる前記有効領域の代表点の存在範囲により、前記チップ格子中の1つの代表セルを複数の部分領域に分割する分割工程と、
前記複数の部分領域から、最大のチップ数を含むチップ集合に対応した部分領域を特定する特定工程と、
前記特定工程において特定された部分領域内に前記代表点を設定する設定工程とを有し、
前記分割工程では、前記チップ格子より選択された格子点に前記有効領域の外周が接触した状態を保ちながら、前記格子点を前記代表点から最も離れた格子点とするセルが前記有効領域内に内包される範囲で前記有効領域を移動することにより得られる前記代表セル内の前記代表点の移動軌跡を前記部分領域の境界とする。
・ウエハ有効領域102:この領域に完全に覆われているチップは良品として取得可能となることを保証する閉領域。
・無効円弧104:縦横の格子線に平行な直線と、ウエハ有効領域外周が交差する2点の距離が、各々u、vに等しい交点を両端に持つ弧。この円弧上に頂点があるチップはその全体を有効領域に納めることはできない。
・有効円弧105:ウエハ有効領域外周から、無効円弧を除いた弧。なお、この円弧上に頂点があれば、この頂点を含む1つのチップが取得可能である。
・有効円106:隣り合う有効円弧を線分で結んでできる凸閉曲線。
・有効角107:有効円代表点から有効円弧上の点への方位角。
尚、以上の定義において、より一般的には「円弧」なる用語は単なる「弧」に、「円」なる用語は「凸閉曲線」に読み替えることができる。
−v/2≦y≦v/2 …(1-b)
y1=r(θ)sin(θ)+y …(2-b)
θ∈Θe …(2-c)。
y=r(θ)sin(θ+π)+y1 …(3-b)
θ∈Θe …(3-c)。
y1=v/2+v×j …(4-b)
r(θ)sin(θ)−v/2≦y1≦r(θ)sin(θ)+v/2 …(5-b)
θ∈Θe …(5-c)
ウエハ直径 : 200mm
オリフラ長さ : 57.5mm
チップ形状 : 正方形
有効領域 : ウエハ外周より10mm以上内側
<第1実施例>
第1実施例は、チップサイズが15mm角の場合である。これはワークステーション用CPUなど、比較的大きいサイズの半導体チップに相当する。
図17に示す例は、チップサイズが10mm角の場合である。これは一般的なパソコンCPUなど、ごく普通の半導体チップサイズに相当する。この場合、取得チップ数を最多にする等チップ面は、半チップ領域において、2箇所に分かれている。どちらも小さな領域で、合わせた面積も0.1%に満たない。
図18に示す実施例は、チップサイズが5mm角の場合である。これは、パソコン用メモリなどに用いられる小さめのチップサイズに相当する。この場合、取得チップ数を最多にする等チップ面は、半チップ領域に1箇所だけである。チップの中心でも隅でも、辺の中央でもないので、やはり、方法Aでは最適位置を見つけられない。また、最適な等チップ面の面積は、0.0002%と非常に小さいので、方法Bでは比較箇所の数を100万箇所以上に設定しないと見出せないから、最適解を見出すには非常に多くの計算時間が必要になる。
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているOS(オペレーティングシステム)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
Claims (11)
- 感光基板上に形成すべきチップのサイズの矩形セルで構成されたチップ格子と前記感光基板上の有効領域との相対位置を決定するための方法であって、
前記チップ格子から前記有効領域によって切り出されるチップ集合が同一となる前記有効領域の代表点の存在範囲により、前記チップ格子中の1つの代表セルを複数の部分領域に分割する分割工程と、
前記複数の部分領域から、最大のチップ数を含むチップ集合に対応した部分領域を特定する特定工程と、
前記特定工程において特定された部分領域内に前記代表点を設定する設定工程とを有し、
前記分割工程では、前記チップ格子より選択された格子点に前記有効領域の外周が接触した状態を保ちながら、前記格子点を前記代表点から最も離れた格子点とするセルが前記有効領域内に内包される範囲で前記有効領域を移動することにより得られる前記代表セル内の前記代表点の移動軌跡を前記部分領域の境界とすることを特徴とする相対位置決定方法。 - 前記チップサイズの情報および前記有効領域の情報を取得する取得工程を有することを特徴とする請求項1に記載の相対位置決定方法。
- 前記分割工程において選択される格子点は、前記代表セル内における前記代表点の移動に対応した前記有効領域外周の軌跡の範囲内に存在する格子点であることを特徴とする請求項1または2に記載の相対位置決定方法。
- 前記チップ格子の縦線に平行な直線と前記有効領域の外周との交点間の距離が前記チップ格子のセルの縦の長さに等しい交点を両端に持つ弧を前記外周から除き、かつ、前記チップ格子の横線に平行な直線と前記有効領域の外周との交点間の距離が前記セルの横の長さに等しい交点を両端に持つ弧を前記外周から除くことにより得られる弧を有効弧とし、除かれた弧の両端を結ぶ線分と前記有効弧とからなる閉曲線を取得し、
前記分割工程において選択される格子点は、前記代表セル内における前記代表点の移動に対応した前記閉曲線の軌跡の範囲内に存在する格子点であることを特徴とする請求項3に記載の相対位置決定方法。 - 前記特定工程は、隣接する部分領域間の取得チップ数の増減関係を有向グラフで表し、グラフ探索アルゴリズムを用いて各部分領域の取得チップ数の相対値を算出する算出工程を有することを特徴とする請求項1乃至4のいずれか1項に記載の相対位置決定方法。
- 前記特定工程において、最大のチップ数を含むチップ集合に対応した部分領域が複数存在する場合、それらのうち最大の面積を有する部分領域を特定することを特徴とする請求項1乃至5のいずれか1項に記載の相対位置決定方法。
- 前記設定工程において、前記特定工程で特定された部分領域の重心または内心を前記代表点として設定することを特徴とする請求項1乃至6のいずれか1項に記載の相対位置決定方法。
- 感光基板上に形成すべきチップサイズの矩形セルで構成されたチップ格子と前記感光基板上の有効領域との相対位置を決定するための演算装置であって、
前記チップ格子から前記有効領域によって切り出されるチップ集合が同一となる前記有効領域の代表点の存在範囲により、前記チップ格子中の1つの代表セルを複数の部分領域に分割し、
前記複数の部分領域から、最大のチップ数を含むチップ集合に対応した部分領域を特定し、
該特定された部分領域内に前記代表点を設定し、
前記分割は、前記チップ格子より選択された格子点に前記有効領域の外周が接触した状態を保ちながら、前記格子点を前記代表点から最も離れた格子点とするセルが前記有効領域内に内包される範囲で前記有効領域を移動することにより得られる前記代表セル内の前記代表点の移動軌跡を前記部分領域の境界とすることを特徴とする演算装置。 - 感光基板を露光する露光装置であって、
前記感光基板上に形成すべきチップのサイズの矩形セルで構成されたチップ格子と前記感光基板上の有効領域との相対位置を決定するための請求項8に記載の演算装置を有することを特徴とする露光装置。 - 感光基板上に形成すべきチップのサイズの矩形セルで構成されたチップ格子と前記感光基板上の有効領域との相対位置を、請求項8に記載の演算装置を用いて決定する決定工程を有することを特徴とするデバイス製造方法。
- 請求項9に記載の露光装置を用いて感光基板を露光するステップと、
該露光された感光基板を現像するステップとを有することを特徴とするデバイス製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004118223A JP4298571B2 (ja) | 2004-04-13 | 2004-04-13 | 感光基板へのチップ配置位置を決定するための相対位置決定方法、演算装置、露光装置、及びデバイス製造方法 |
US11/103,459 US7346886B2 (en) | 2004-04-13 | 2005-04-12 | Method and apparatus for determining chip arrangement position on substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004118223A JP4298571B2 (ja) | 2004-04-13 | 2004-04-13 | 感光基板へのチップ配置位置を決定するための相対位置決定方法、演算装置、露光装置、及びデバイス製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005303083A JP2005303083A (ja) | 2005-10-27 |
JP4298571B2 true JP4298571B2 (ja) | 2009-07-22 |
Family
ID=35308610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004118223A Expired - Fee Related JP4298571B2 (ja) | 2004-04-13 | 2004-04-13 | 感光基板へのチップ配置位置を決定するための相対位置決定方法、演算装置、露光装置、及びデバイス製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7346886B2 (ja) |
JP (1) | JP4298571B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10810340B2 (en) | 2017-05-23 | 2020-10-20 | LLC Suugakuya Honpo | Semiconductor chip designing method, non-transitory storage medium storing semiconductor chip designing program, semiconductor device production method, and arithmetic device |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5386109B2 (ja) * | 2008-05-16 | 2014-01-15 | 株式会社ニューフレアテクノロジー | データの検証方法および荷電粒子ビーム描画装置 |
US8307184B1 (en) * | 2009-06-01 | 2012-11-06 | Nissani Nissensohn Daniel Nathan | Communication and memory capacity enhancement method and apparatus |
US9117149B2 (en) | 2011-10-07 | 2015-08-25 | Industrial Technology Research Institute | Optical registration carrier |
JP5969848B2 (ja) * | 2012-07-19 | 2016-08-17 | キヤノン株式会社 | 露光装置、調整対象の調整量を求める方法、プログラム及びデバイスの製造方法 |
CN103106311B (zh) * | 2013-02-18 | 2015-08-19 | 一重集团大连设计研究院有限公司 | 一种管壳式反应器格栅的计算方法 |
US10860756B1 (en) | 2018-10-19 | 2020-12-08 | Cadence Design Systems, Inc. | Finding intersections of planar parametric curves based on error-controlled discretization |
US10853551B1 (en) * | 2018-10-19 | 2020-12-01 | Cadence Design Systems, Inc. | System and method for offsetting and smoothing of planar region boundaries defined by arbitrary parametric curves |
US10627713B1 (en) | 2018-10-19 | 2020-04-21 | Cadence Design Systems, Inc. | Checking minimum width, minimum distance and maximum curvature of planar region boundaries defined by arbitrary parametric curves |
US10678986B1 (en) * | 2018-10-19 | 2020-06-09 | Cadence Design Systems, Inc. | Methods for performing Boolean operations on planar region boundaries defined by parametric curves |
US10620531B1 (en) * | 2018-10-19 | 2020-04-14 | Cadence Design Systems, Inc. | Error-controlled discretization of parametric curves for integrated circuit design and manufacture |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2522297B2 (ja) | 1987-04-08 | 1996-08-07 | ソニー株式会社 | 半導体ウエハ− |
JPH07211622A (ja) | 1994-01-27 | 1995-08-11 | Nikon Corp | 露光方法及び露光システム |
JP3612995B2 (ja) * | 1998-03-26 | 2005-01-26 | ソニー株式会社 | 最大理論収量の自動計算装置および最大理論収量の自動計算をコンピュータに実行させるためのプログラムを記憶したコンピュータ読み取り可能な記録媒体 |
JP2000195824A (ja) | 1998-12-25 | 2000-07-14 | Texas Instr Japan Ltd | 半導体チップの配置方法 |
JP2003257843A (ja) | 2002-03-06 | 2003-09-12 | Canon Inc | チップ配置決定装置及び方法 |
-
2004
- 2004-04-13 JP JP2004118223A patent/JP4298571B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-12 US US11/103,459 patent/US7346886B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10810340B2 (en) | 2017-05-23 | 2020-10-20 | LLC Suugakuya Honpo | Semiconductor chip designing method, non-transitory storage medium storing semiconductor chip designing program, semiconductor device production method, and arithmetic device |
Also Published As
Publication number | Publication date |
---|---|
US20050253215A1 (en) | 2005-11-17 |
JP2005303083A (ja) | 2005-10-27 |
US7346886B2 (en) | 2008-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7346886B2 (en) | Method and apparatus for determining chip arrangement position on substrate | |
US10234756B2 (en) | Scanner based optical proximity correction system and method of use | |
CN109863458B (zh) | 选择与衬底上的测量或特征相关联的部位的集合 | |
US20080022244A1 (en) | Semiconductor integrated circuit pattern verification method, photomask manufacturing method, semiconductor integrated circuit device manufacturing method, and program for implementing semiconductor integrated circuit pattern verification method | |
JP4890846B2 (ja) | 計測装置、計測方法、露光装置、及びデバイス製造方法 | |
CN1737694A (zh) | 在角部利用倒角与修圆的光学邻近校正 | |
JP2577507B2 (ja) | ウェーハの描画装置 | |
US7378764B2 (en) | Positioning apparatus, exposure apparatus using thereof and device manufacturing method | |
JP2005025210A (ja) | イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置 | |
US6854105B2 (en) | Chip arrangement determining apparatus and method | |
JP3954216B2 (ja) | マスクデータ設計方法 | |
US10871708B2 (en) | Spatial-frequency matched wafer alignment marks, wafer alignment and overlay measurement and processing using multiple different mark designs on a single layer | |
KR20050118309A (ko) | 선출 방법, 노광 방법, 선출 장치, 노광 장치 및 디바이스제조 방법 | |
CN115774376A (zh) | 掩模工艺校正方法和使用其制造光刻掩模的方法 | |
JP2008228406A (ja) | 平面モータ、位置決め装置、露光装置及びデバイス製造方法 | |
TWI330761B (en) | System and method for processing masks with oblique features | |
JP6888771B2 (ja) | 半導体チップの設計方法、半導体チップの設計プログラム、半導体デバイスの製造方法、及び演算装置 | |
CN117950279B (zh) | 一种图形关键尺寸量测方法、装置、电子设备及存储介质 | |
JP2005064369A (ja) | 最適化方法、露光方法、最適化装置、露光装置、デバイス製造方法、及びプログラム、並びに情報記録媒体 | |
JP2006337910A (ja) | レチクル | |
TW202423237A (zh) | 用於接合基板之方法及設備 | |
JPS60120360A (ja) | 縮小投影型露光装置 | |
WO2021144066A1 (en) | Substrate, patterning device and lithographic apparatuses | |
WO2002035288A1 (en) | System and method for facilitating wafer alignment by mitigating effects of reticle rotation on overlay | |
JP2003140318A (ja) | マスク製造方法および露光方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |