JP2003140318A - マスク製造方法および露光方法 - Google Patents

マスク製造方法および露光方法

Info

Publication number
JP2003140318A
JP2003140318A JP2001341782A JP2001341782A JP2003140318A JP 2003140318 A JP2003140318 A JP 2003140318A JP 2001341782 A JP2001341782 A JP 2001341782A JP 2001341782 A JP2001341782 A JP 2001341782A JP 2003140318 A JP2003140318 A JP 2003140318A
Authority
JP
Japan
Prior art keywords
mask
pattern
exposure
manufacturing
drawing pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001341782A
Other languages
English (en)
Inventor
Kenichi Furutoku
顕一 古徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001341782A priority Critical patent/JP2003140318A/ja
Publication of JP2003140318A publication Critical patent/JP2003140318A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 低コストで高精度に半導体デバイスを製造す
る。 【解決手段】 1枚のマスク上に同一チップの原版パタ
ーンを一つまたは複数描画して該マスクを製造する際
に、原版パターンを転写して製造されるチップの製造コ
ストがCoO(Cost of Ownership)
を評価尺度として低くなるように、描画する原版パター
ンの数を決定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの
回路パターン原版を描画するマスク(フォトマスク)の
製造方法およびそのマスクを用いた露光方法に関するも
のである。
【0002】
【従来の技術】従来、フォトマスクに描画パターンを描
く場合は、露光装置の最大露光フィールドサイズに入る
範囲で、且つ1ショット中のチップが最大数取れるよう
なレイアウトで、フォトマスクを作成していた。一般的
にマスクコストは、デザインルールが同じであれば、描
画量に比例して高くなっていく。これは、描画時間、検
査時間、リペア時間が描画量に比例しており、それぞれ
の時間がそのままコストに反映されるためである。しか
し一般的に従来のチップは、大量生産されるものが多く
1チップあたりのマスクコストも小さいため、マスクコ
ストはあまり意識されることはなかった。そのためその
露光に使おうとする露光装置の最大露光フィールドサイ
ズいっぱいの描画面積にした方がスループット面からも
有利であった。
【0003】またマスク上に描かれた描画パターンは、
マスクの平面度が露光に与える影響が少なかったため、
従来は位置あわせが簡単なマスクの中心を描画エリアの
中心とすることが多かった。
【0004】
【発明が解決しようとする課題】しかしながら、最近の
半導体デバイスの回路パターンの微細化はとどまるとこ
ろがなく、したがって原版であるマスクパターンのデー
タ量は、増加しつづけその結果マスクコストはますます
高騰してきている。微細化の手法のひとつに、光学的近
接効果補正(OPC)や位相シフト型のマスクも提案さ
れているが、OPCは、特にデータ量の増加、位相シフ
トマスクの場合は、特に歩留まりの問題が大きく、これ
らはさらにマスクコストをアップする原因となってい
る。
【0005】また1品目あたりの生産量も減少の傾向に
ある。特に今後需要の増加が予想されているシステムオ
ンチップ(SoC:System on Chip)等
は、生涯生産量が一部を除いて少なくなり、多いもので
100万チップくらいと予想されている。しかも性能向
上とコストダウンのためには、微細化は必至のため1チ
ップあたりのマスクコストは、高騰しデバイスコストも
跳ね上がることが予想される。
【0006】また、微細化が進むにつれて、CDコント
ロール精度や位置合わせ精度が厳しくなり、今まで問題
とならなかったマスクの平面度についても考慮しなけれ
ばならない。微細化に伴い投影レンズの開口数(NA)
は、大きくしなければ所望の解像線幅が得られない状況
である。例えば、ウエハ上でのハーフピッチ80〜90
nmのラインアンドスペースの回路パターンを解像する
ためには、ArFレーザを光源に用いた露光装置の場合
で、NAを0.8〜0.85程度にまでする必要があ
る。ところがNAを大きくすることによって、焦点深度
が減少してくる。焦点深度にかかわる要因は、NA、レ
ンズ収差、ウエハ平面度等いくつかあるが、これら他の
要因の絶対量が少なくなってきたために、マスク平面度
についても問題となってきている。
【0007】本発明の目的は、低コストで高精度に半導
体チップ等のデバイスを製造することにある。
【0008】
【課題を解決するための手段および作用】上記目的を達
成するため、本発明の第1のマスク製造方法は、1枚の
マスク上に半導体チップ等の同一チップの原版パターン
を一つまたは複数描画して該マスクを製造する際に、原
版パターンを転写して製造されるチップの製造コスト
が、低くなるように、描画する原版パターンの数を決定
することを特徴とする。このチップの製造コストは、製
造装置の所有者のコスト(CoO:Cost ofOw
nership)等の経済的な指標を評価尺度とする絶
対的または相対的な値であり、これにより半導体チップ
の製造コストを描画チップ数がトータルコスト的に最適
となるマスクを製造することが可能となり、合理的なコ
ストで半導体チップを作成できる。
【0009】また本発明の第2のマスク製造方法は、複
数種類の回路パターン(デバイスパターン)の原版を1
枚のマスク上に描画するものである。すなわち、原版パ
ターンを複数含む第1描画パターンの面積が、マスクの
最大有効描画可能面積の1/2以下の場合、種類の異な
るチップの原版パターンを少なくとも一つ含む第2描画
パターン(第2描画パターンは複数あってもよい)をマ
スクに更に描画することを特徴とする。これにより、相
対的なマスクコストを下げることが出来る。この場合、
第1および第2描画パターン(単に『描画パターン』と
もいう)の、それぞれの描画位置と正確な位置関係をも
つ位置合わせマーク(位置決めマーク)を、マスク上に
描画することにより、各描画パターンの露光時の位置合
わせ精度の向上に作用する。
【0010】本発明の第3のマスク製造方法は、同一チ
ップの原版パターンを少なくとも一つ含む第1描画パタ
ーンを1枚のマスク上に描画する際に、マスクのパター
ン有効描画面のうちの最もまたは比較的平面度のよい部
分を選択して描画パターン配置位置を決定する工程を有
することを特徴とする。これにより、精度(特に線幅精
度)のよい描画パターンを形成することが可能となる。
上記本発明の第1または第2の製造方法に適用すれば、
従来のものと違って、マスクのパターン有効描画面の一
部のみを使用すれば足りる可能性が生じるので、この方
法は特に有用である。
【0011】また上記本発明の各マスク製造方法におい
て、必要なデータの計算を電子計算機等を用いて、自動
的に計算して求めることにより時間効率を上げることが
出来る。
【0012】具体的には、描画位置を決定する工程にお
いて、マスクのパターン有効描画面内を等間隔の測定点
で測定した各々の高さのバラツキから傾斜成分を除き、
その傾斜成分を除いたバラツキの二乗平均が最小となる
部分を、電子計算機を用いて自動的に計算して求め、そ
の部分を第1または第2描画パターンの描画位置として
選択することができる。あるいは、マスクの製造コスト
が最低となる第1または第2描画パターン中の原版パタ
ーン数を、マスクを用いて生産されるウエハの生涯生産
枚数、マスク自体の製造にかかるコスト、およびチップ
の大きさに基づき、電子計算機を用いて、自動的に計算
して求めてもよい。また、露光時においても、第1また
は第2描画パターン面の傾斜成分およびウエハ上像面で
発生する傾斜成分を電子計算機等を用いて、自動的に計
算して求めることができる。
【0013】次に、本発明の露光方法は、上述した本発
明のマスク製造方法によりマスクを製造する工程と、こ
の製造したマスクの第1または第2描画パターンをウエ
ハ上に露光する工程を有することを特徴とする。
【0014】より具体的には、露光する工程は、縮小投
影露光装置の光源ユニットによりエキシマレーザ光等の
露光光を発生させ、照明系ユニットにより発生した露光
光を成形し、投影レンズによりマスク上に描かれた第1
または第2描画パターンをウエハステージ上に載置した
ウエハ等の感光剤に縮小投影するものである。
【0015】また、本発明の露光方法では、投影露光機
のレンズ中心(光軸中心)を各々の描画パターン中心に
あわせて露光することが望ましい。また、ステップアン
ドスキャン型露光装置等でスキャン露光する場合には、
投影レンズの光軸中心が第1または第2描画パターンの
中心線と一致するようにスキャンする。レンズ中心を使
うことにより、収差による像のズレを抑えることが出来
るため、線幅精度および位置精度良く、ウエハ上に半導
体デバイスの回路パターンを形成をすることができる。
【0016】さらに、本発明の露光方法において、LA
N等のネットワーク機能を使うことにより装置の配置場
所等の選択を広げる作用があり、この結果、生産効率を
上げることができる。
【0017】具体的には、マスクの製造工程で第1また
は第2描画パターンの中心または中心線を、電子計算機
等を用いて自動的に計算して求め、LAN等のネットワ
ークを介して投影露光装置に送信する、またはマスクの
製造工程で第1または第2描画パターン面の傾斜成分を
求め、LAN等のネットワークを介して投影露光装置に
送信するといったことができる。
【0018】またさらに、本発明の露光方法において、
第1または第2描画パターン面の傾斜成分およびウエハ
上像面で発生する傾斜成分を定量化し、装置オフセット
として除去することにより、回路パターンを線幅および
位置精度良くウエハ上に形成出来る。
【0019】
【実施例】(第1の実施例)第1の実施例について説明
する。図1は半導体チップの回路パターンの原版となる
フォトマスク上の描画パターンを示した例である。10
はフォトマスク、11は1チップ分の回路原版のパター
ン、13は1ショット分の原版パターン11を含む描画
パターンを示す。
【0020】図1(a)は、原版パターン11が8回繰
り返されたものである。図1(b)は4チップ分、図1
(c)は、2チップ分の原版パターン11を描画したも
のである。次に前記フォトマスク10を用いて、ウエハ
上に回路パターンを形成するための半導体縮小投影装置
について説明する。図2は半導体縮小投影露光装置10
1の概略を示す図である。レーザーユニット102にて
発光された露光光を照明系115にて光を成形しレチク
ルスキャンステージ114上のフォトマスク10に照射
する。フォトマスク10上には、半導体チップの原版パ
ターン11が描かれており、この原版パターンを投影レ
ンズ113にて縮小投影し、ウエハ20に転写される。
この時ウエハ20は、ベースプレート110上をステッ
プ駆動するウエハステージ111上のウエハチャック1
12に載置されている。また、本半導体縮小投影露光装
置101は、フォトマスク10とウエハ20が同期して
スキャンするいわゆるステップアンドスキャン方式の投
影露光装置である。ウエハ20には、感光剤が塗布され
ておりフォトマスク10の縮小パターンが正確に転写さ
れ潜像として形成される。その後の現像工程エッチング
工程などを行い、ウエハ20上に回路パターンが形成さ
れていく。
【0021】ところで半導体縮小投影露光装置は、装置
により最大露光フィールドサイズが決まっており、例え
ば本実施例に用いるステップアンドスキャン方式露光装
置では、ウエハ上のサイズで、26mm×33mmであ
る。このためフォトマスク上には、この露光フィールド
サイズを超えないよう描画面積を決めるのが一般的であ
る。
【0022】次に図3は、パターン描画面積とマスクコ
ストの関係を示したグラフである。一般的にマスクコス
トは、ベース材料コストに描画、検査およびリペアコス
トを加えたものであるため1マスクあたりのチップ数と
略比例関係にある。本例ではチップサイズを12mm×
6mmとして計算した。本図では、マスクコストのショ
ットサイズの変化による予測値を示している。
【0023】次に図4は、1枚のウエハ20から、配置
可能なチップ数、および露光ショット数を示したもので
ある。まず、ウエハ20内に細線で示すチップ14が略
最大数取れるよう配置を決定した後、1ショットで露光
するチップ数を決め、その各ショット15のレイアウト
を太線で示したたものである。本例では、1ショット1
5に、横方向2チップ×縦方向5チップの合計10チッ
プ含むレイアウトである。この場合フォトマスク上の描
画面積は、ウエハ上のショットサイズ24mm×30m
mに投影倍率、例えば4倍をかけた2880mm2 が
描画面積となる。
【0024】図3に示した24,24は8チップ、1
8,24は6チップ、12,24は4チップ、12,1
2は2チップ取りを示している。図5は、1ウエハ内で
同数のチップを得る場合のショット数をショットサイズ
(露光フィールドサイズ)をパラメータにして示したも
のである。また、図6は前記ショットサイズで露光をし
た場合に1時間あたりに処理可能なウエハ枚数(スルー
プット)を前記データより求めて各条件で比較したグラ
フである。図6から明らかに生産枚数は、ショットサイ
ズが大きいほど高い。
【0025】CoOは、一般的に装置の固定費、装置ラ
ンニングコスト、人件費、マスクコスト、レジスト、現
像液などのケミカルコスト等、製造に必要な経費を良品
の生産数で除した値で示される。具体的には良品を取る
ためのリソグラフ1工程(1レイヤ)にかかる経費で示
される。すなわち半導体チップの製造コストを示す指標
である。従来は、半導体生産は大量生産品が多かったた
めCoOよりもむしろスループットが優先された。しか
し1品目の生涯生産数の減少、マスクコストの高騰など
から最近では、CoOを重要視するデバイスメーカが増
加してきている。
【0026】本計算においては、1時間あたりの装置建
物等の償却費をFh、1時間あたりの装置ランニングコ
ストをRh、1時間あたりの人件費をMh、マスクコス
トをMc、1レイヤあたりのレジスト、現像液などのケ
ミカルコストをCc、1時間あたりの良品1レイヤの生
産量をW、生涯ウエハ生産数をLとすると、CoO
(C)は次式で定義できる。
【0027】
【数1】
【0028】単位時間あたりの生産量Wが高ければCo
Oは小さくなるが、前記のマスクコストMcが高かった
りウエハの生涯生産枚数Lが少なかったりと必ずしもC
oOは低くならない場合があることを示している。
【0029】図7は、(1)式の計算結果を示した例で
ある。生涯生産枚数Lが少ないときは、マスクコストM
cの占める割合が大きく、500枚および1000枚の
場合では、2チップ取りの場合(e)が一番低いCoO
を示している。生涯生産枚数Lが2000枚の場合に
は、かなり拮抗した状況となっている。また、生涯生産
枚数Lが5000枚と10000枚の場合では8チップ
取り(b)が最小値をとっている。生涯生産枚数Lがそ
れ以上の場合は、スループット最大の10チップ取り
(a)がCoOの最小値を示している。このようにウエ
ハ生涯生産数L、マスクコストMcおよびチップサイズ
が決まると1マスクにいくつのチップ数を描画するのが
最適かということを一意的に決定することが出来る。
【0030】先にも述べたとおり今後増加が予想される
システムオンチップ(SoC)は最大で100万チップ、3
00mmウエハ換算で1000枚前後と見られている、またマイ
コン、DSP(Digital Signal Processor)、ASIC(Appli
cation Specific IntegratedCircuit)など総ウエハ生
産枚数が5000枚以下の半導体デバイスが多いため、図7
の結果より生産枚数にあわせた描画パターンを決定する
ことは非常に有効であることがわかる。
【0031】(第2の実施例)次に第二の実施例を説明
する。図8は、第2の実施例について示したものであ
る。フォトマスク10上に描かれた、原版パターン11
aを含む1ショット分の描画パターン(第1描画パター
ン13a)がマスク全体の有効描画面積の1/2以下の
場合、異なる原版パターン11bを含む描画パターン
(第2描画パターン13b)を同一のマスク上に描くこ
とが出来る。図8においては、第1描画パターン13a
と第2描画パターン13bを描いた例を示している。本
例においては、2つの異なる描画パターンを示している
が、異なる描画パターンは3つ以上でもかまわない。
【0032】また図8のように描画パターン13a,1
3bを配置した場合スキャン露光を行う際に投影レンズ
の中心は、マスクの中心線CL1に重なって移動する。
図8の場合原版パターン11aと11bはともにパター
ンの中心と投影レンズの中心が一致していない。一般に
レンズの収差は中心付近が最良となるため出来る限り中
心を通るようスキャン露光した方がよい像性能を得るこ
とが出来る。本実施例では、原版パターン11aに関し
て、距離Xだけパターン中心線CL2と投影レンズの中
心がシフトしている。レチクルスキャンステージ114
にスキャンと垂直方向の移動手段(不図示)を設けるこ
とにより、このシフトをゼロに出来る。
【0033】また図9は、異なる描画パターン13aお
よび13bにそれぞれの位置合わせマーク12を設けた
ことを示す図である。各描画パターン13a,13bの
直近に設けた位置合わせマーク12を用いることによっ
てより正確な位置合わせを行うことが出来る。同図にお
ける12al、12ar、12blおよび12brはそ
れぞれの描画パターンの両側に設けられた位置合わせマ
ークを示す。例えばこの位置合わせマーク12と、露光
機上の本体の基準マーク(不図示)、またはウエハステ
ージ上の基準マーク(不図示)との位置を合わせること
によって各々の描画パターンについて正確な位置合わせ
を行うことが出来る。
【0034】(第3の実施例)図10は、第3の実施例
を示す。フォトマスク10は、実際のマスクパターンの
描画面の平面度を示した例である。同図では、描画面と
垂直方向側のスケールを強調してあるが、面が大きくね
じれていることがわかる。図中の描画パターン13は、
ある面積をもっている。次にこの描画パターン13を描
画可能範囲の中で、最良の平面部に配置する。最良平面
部の選択方法は、例えば有効描画領域の中から、等ピッ
チで有限の測定点を選び傾斜成分を除いた垂直高さのバ
ラツキが2乗平均値で最低となる部分を選択することに
よって可能となる。さらに、選択した有効描画領域内
で、最小二乗平面を求めその面の傾きを傾斜成分とし、
レチクルステージまたは、ウエハステージにて補正して
もよい。その際に、フォトマスク、ウエハ平面、または
ウエハの取り付けによる傾き成分も同時に除去してもか
まわない。
【0035】また複数の描画パターンを平面度のよい複
数の場所に配置することも可能である。さらに前記複数
の描画パターンそれぞれにマスク位置決めマークを配置
することも可能である。またレチクルステージ114に
スキャンと垂直方向の移動手段(不図示)を設けること
により描画パターンの中心と投影レンズの中心を一致さ
せるようにすることも可能である。
【0036】以上の第1から第3の実施例において、さ
らに電子計算機等を用いて自動的に上述した描画パター
ン中の原版パターン数、最良平面部、傾斜成分の定量化
等を計算することも可能である。また自動的に計算され
たデータをLAN(Local Area Netwo
rk)等を用いて、例えば居室に置かれたパソコンか
ら、クリーンルームに置かれた縮小投影露光装置に配信
することもまた逆に露光装置から平面度計測データなど
を集信することも可能である。
【0037】
【発明の効果】以上説明したように、本発明の第1のマ
スク製造方法によれば、1枚のマスク上に描画するチッ
プ原版の数をCoO等の経済的な指標を元に決定するこ
とによりチップの製造コストを下げる効果がある。
【0038】また本発明の第2のマスク製造方法によれ
ば、複数種類の回路パターン(デバイスパターン)の原
版パターンを同一のマスクに描画することにより、より
安価にマスクを作成することが出来る効果がある。ま
た、マスク上に描かれた複数種類のチップ原版パターン
が、それぞれにパターン位置を合わせるための位置合わ
せマークをもつことにより、精度良くマスクの位置合わ
せが出来る効果がある。
【0039】また本発明の第3のマスク製造方法によれ
ば、マスク上に描画パターンを決定する際にマスクのパ
ターン有効描画面のうちの最もまたは比較的平面度のよ
い部分を選択して描画することにより、より精度良く描
画パターンやそれを露光した回路パターン(露光パター
ン)を形成することが出来る。
【0040】また、本発明の露光方法において、レンズ
中心からずれた位置にある描画パターンの中心(中心
線)をレンズ中心まで移動して、露光することにより、
より精度良く露光パターンを形成することが出来る。
【0041】また本発明の露光方法において、マスクの
パターン描画面のうちの最も平面度のよい部分を選択し
て描画し、さらに描画パターン面とウエハ上像面で発生
する各傾斜成分を定量化し、それを装置オフセットとし
て除去して露光することにより、より精度良くウエハ上
に露光パターンを形成することが出来る。
【0042】また本発明の各マスク製造方法において、
マスクの描画パターンデータを電子計算機などを用い
て、自動的に計算して求めることにより、効率よくデー
タを収集し短時間でデータ処理できる効果がある。
【0043】また、本発明の各マスク製造方法または露
光方法において、LAN等のネットワークを介して実施
することにより効率よくデータを収集し短時間でデータ
処理できる効果がある。
【図面の簡単な説明】
【図1】 本発明の第1の実施例に係るマスク内のチッ
プレイアウトを示す図である。
【図2】 本発明の第1の実施例に係る半導体縮小投影
露光装置の概要を示す図である。
【図3】 本発明の第1の実施例に係るショットサイズ
とマスクコストの関係を示すグラフである。
【図4】 本発明の第1の実施例に係るウエハ内のチッ
プレイアウトとショットレイアウトを示す図である。本
図は、1ショット10チップ取りを示す。
【図5】 本発明の第1の実施例に係る1ウエハ内のシ
ョットサイズとショット数の関係を示すグラフである。
【図6】 本発明の第1の実施例に係るショットサイズ
とスループットの関係を示すグラフである。
【図7】 本発明の第1の実施例に係る生涯ウエハ生産
数とCoOの関係を示すグラフである。
【図8】 本発明の第1および第2の実施例に係るフォ
トマスク上の描画パターンレイアウトについて説明した
図である。
【図9】 本発明の第1および第2の実施例に係るフォ
トマスク上の位置決めマークについて説明した図であ
る。
【図10】 本発明の第3の実施例に係るウエハ平面度
と描画パターン位置について説明した図である。
【符号の説明】
10:フォトマスク、11:チップ原版パターン、12
al:第1描画パターン位置決めマーク左、12ar:
第1描画パターン位置決めマーク右、12bl:第2描
画パターン位置決めマーク左、12br:第2描画パタ
ーン位置決めマーク右、13:描画パターン、13a:
第1描画パターン、13b:第2描画パターン、14:
チップ、15:ショット、20:半導体ウエハ、10
1:半導体縮小投影露光装置、102:エキシマレーザ
ユニット、110:ベースプレート、111:ウエハス
テージ、112:ウエハチャック、113:投影レン
ズ、114:レチクルスキャンステージ、115:照明
系ユニット、CL1:フォトマスク中心線、CL2:描
画パターン中心線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/30 502G 518

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 1枚のマスク上に同一チップの原版パタ
    ーンを一つまたは複数描画して該マスクを製造する際
    に、前記原版パターンを転写して製造されるチップの製
    造コストが低くなるように、描画する原版パターンの数
    を決定することを特徴とするマスク製造方法。
  2. 【請求項2】 前記製造コストは、CoOを評価尺度と
    することを特徴とする請求項1に記載のマスク製造方
    法。
  3. 【請求項3】 前記チップは半導体チップである請求項
    1または2に記載のマスク製造方法。
  4. 【請求項4】 前記原版パターンを複数含む第1描画パ
    ターンの面積が、前記マスクの最大有効描画可能面積の
    1/2以下の場合、種類の異なるチップの原版パターン
    を少なくとも一つ含む第2描画パターンを前記マスクに
    更に描画することを特徴とする請求項1〜3のいずれか
    1項に記載のマスク製造方法。
  5. 【請求項5】 前記第1および第2描画パターンの、そ
    れぞれの描画位置と正確な位置関係をもつ位置合わせマ
    ークを、前記マスク上に描画することを特徴とする請求
    項4に記載のマスク製造方法。
  6. 【請求項6】 前記第1または第2描画パターンを描画
    する際に、前記マスクのパターン有効描画面のうちの最
    もまたは比較的平面度のよい部分を選択して描画位置を
    決定する工程を更に有することを特徴とする前記請求項
    1〜5に記載のマスク製造方法。
  7. 【請求項7】 同一チップの原版パターンを少なくとも
    一つ含む第1描画パターンを1枚のマスク上に描画する
    際に、前記マスクのパターン有効描画面のうちの最もま
    たは比較的平面度のよい部分を選択して描画パターン配
    置位置を決定する工程を有することを特徴とするマスク
    製造方法。
  8. 【請求項8】 前記描画位置を決定する工程は、前記マ
    スクのパターン有効描画面内を等間隔の測定点で測定し
    た各々の高さのバラツキから傾斜成分を除き、その傾斜
    成分を除いたバラツキの二乗平均が最小となる部分を、
    電子計算機を用いて自動的に計算して求め、その部分を
    前記第1または第2描画パターンの描画位置として選択
    することを特徴とする請求項6または7に記載のマスク
    製造方法。
  9. 【請求項9】 前記マスクの製造コストが最低となる前
    記第1または第2描画パターン中の原版パターン数を、
    前記マスクを用いて生産されるウエハの生涯生産枚数、
    前記マスク自体の製造にかかるコスト、および前記チッ
    プの大きさに基づき、電子計算機を用いて、自動的に計
    算して求めることを特徴とする請求項1〜8のいずれか
    1項に記載のマスク製造方法。
  10. 【請求項10】 請求項1〜9のいずれか1項に記載の
    方法により前記マスクを製造する工程と、この製造した
    マスクの前記第1または第2描画パターンをウエハ上に
    露光する工程を有する露光方法。
  11. 【請求項11】 前記露光する工程は、縮小投影露光装
    置の光源ユニットによりエキシマレーザ光等の露光光を
    発生させ、照明系ユニットにより発生した露光光を成形
    し、投影レンズにより前記マスク上に描かれた前記第1
    または第2描画パターンをウエハステージ上に載置した
    ウエハ等の感光剤に縮小投影するものであることを特徴
    とする請求項10に記載の露光方法。
  12. 【請求項12】 前記投影レンズの光軸中心が前記第1
    または第2描画パターンの中心と一致するように露光す
    ることを特徴とする請求項11に記載の露光方法。
  13. 【請求項13】 前記投影レンズの光軸中心が前記第1
    または第2描画パターンの中心線と一致するようにスキ
    ャン露光することを特徴とする請求項11に記載の露光
    方法。
  14. 【請求項14】 前記マスクの製造工程で前記第1また
    は第2描画パターンの中心または中心線を、電子計算機
    等を用いて自動的に計算して求め、LAN等のネットワ
    ークを介して前記投影露光装置に送信することを特徴と
    する請求項12または13に記載の露光方法。
  15. 【請求項15】 前記第1または第2描画パターン面の
    傾斜成分およびウエハ上像面で発生する傾斜成分を定量
    化し、装置オフセットとして除去して露光することを特
    徴とする請求項10〜14のいずれか1項に記載の露光
    方法。
  16. 【請求項16】 前記第1または第2描画パターン面の
    傾斜成分およびウエハ上像面で発生する傾斜成分を電子
    計算機等を用いて、自動的に計算して求めることを特徴
    とする請求項15に記載の露光方法。
  17. 【請求項17】 前記マスクの製造工程で前記第1また
    は第2描画パターン面の傾斜成分を求め、LAN等のネ
    ットワークを介して前記投影露光装置に送信することを
    特徴とする請求項15または16に記載の露光方法。
JP2001341782A 2001-11-07 2001-11-07 マスク製造方法および露光方法 Pending JP2003140318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001341782A JP2003140318A (ja) 2001-11-07 2001-11-07 マスク製造方法および露光方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001341782A JP2003140318A (ja) 2001-11-07 2001-11-07 マスク製造方法および露光方法

Publications (1)

Publication Number Publication Date
JP2003140318A true JP2003140318A (ja) 2003-05-14

Family

ID=19155751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001341782A Pending JP2003140318A (ja) 2001-11-07 2001-11-07 マスク製造方法および露光方法

Country Status (1)

Country Link
JP (1) JP2003140318A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017521697A (ja) * 2014-07-08 2017-08-03 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置及び方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017521697A (ja) * 2014-07-08 2017-08-03 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置及び方法
US10088756B2 (en) 2014-07-08 2018-10-02 Asml Netherlands B.V. Lithographic apparatus and method

Similar Documents

Publication Publication Date Title
US20040070740A1 (en) Exposure method and exposure apparatus
CN109863458B (zh) 选择与衬底上的测量或特征相关联的部位的集合
JP4890846B2 (ja) 計測装置、計測方法、露光装置、及びデバイス製造方法
CN100495212C (zh) 确定工艺步骤的特征的方法和器件制造方法
US20060160037A1 (en) Automated sub-field blading for leveling optimization in lithography exposure tool
US8384900B2 (en) Exposure apparatus
US20020037460A1 (en) Stage unit, measurement unit and measurement method, and exposure apparatus and exposure method
JP2008053618A (ja) 露光装置及び方法並びに該露光装置を用いたデバイス製造方法
JP2007504664A (ja) Xイニシアティブレイアウト設計のためのパターン認識および方法のための構造
US20210018852A1 (en) Determining an optimal operational parameter setting of a metrology system
KR0171453B1 (ko) 노광장치 및 노광방법
US6569579B2 (en) Semiconductor mask alignment system utilizing pellicle with zero layer image placement indicator
TWI526791B (zh) 曝光設備及裝置製造方法
US7852458B2 (en) Exposure apparatus
JP5084432B2 (ja) 露光方法、露光装置およびデバイス製造方法
JP3913151B2 (ja) 露光装置のパラメータの値を最適化する方法及びシステム、露光装置及び露光方法
JPWO2004092865A1 (ja) 選出方法、露光方法、選出装置、露光装置、並びにデバイス製造方法
JP2003140318A (ja) マスク製造方法および露光方法
JP2008016828A (ja) 露光装置およびデバイス製造方法
JP2003512738A (ja) レチクル、ウェーハ、測定ステッパおよび予防保守方法
JP7426845B2 (ja) 計測方法、露光方法、物品の製造方法、プログラム及び露光装置
JPH08203808A (ja) 投影露光装置及び半導体製造方法
JP4393174B2 (ja) 階調分解能決定方法、アライメント方法、露光装置、及び、デバイスの製造方法
US20220344218A1 (en) Systems and methods for improved metrology for semiconductor device wafers
JPH10125589A (ja) 走査型露光装置及びそれを用いたデバイス製造方法