JP2003257843A - チップ配置決定装置及び方法 - Google Patents

チップ配置決定装置及び方法

Info

Publication number
JP2003257843A
JP2003257843A JP2002060902A JP2002060902A JP2003257843A JP 2003257843 A JP2003257843 A JP 2003257843A JP 2002060902 A JP2002060902 A JP 2002060902A JP 2002060902 A JP2002060902 A JP 2002060902A JP 2003257843 A JP2003257843 A JP 2003257843A
Authority
JP
Japan
Prior art keywords
chip
determining
arrangement
shot
circle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002060902A
Other languages
English (en)
Inventor
Yozo Fukagawa
容三 深川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002060902A priority Critical patent/JP2003257843A/ja
Priority to US10/376,238 priority patent/US6854105B2/en
Publication of JP2003257843A publication Critical patent/JP2003257843A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】ウエハ上における、より厳密で最適な半導体チ
ップの配置を短時間で求めることを可能とする。 【解決手段】略円形のウエハから、良品として取得可能
なチップの集合体を得るためのチップ配置を決定する方
法において、チップを碁盤目状に配列したチップ配列よ
り、有効露光領域の大きさを表す領域円の直径よりも間
隔距離の小さい、複数の格子点対を抽出する（Ｓ１０
２、Ｓ１０３）。抽出された複数の格子点対の各対に関
して、格子点対を円周上に有する領域円をチップ配列上
に形成し、その領域円内に全体が含まれるチップの数を
カウントする（Ｓ１０４〜Ｓ１０６）。形成された全領
域円のうち、全てが含まれるチップの数が最大となった
領域円を特定し、このときのチップ配置を最適なチップ
配置として決定する（Ｓ１０７、Ｓ１０８）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば半導体素
子、撮像素子（ＣＣＤ等）、液晶表示素子、又は薄膜磁
気ヘッド等を製造する際に使用される露光装置におい
て、露光処理を行なう際のウエハ上のチップ配置、或は
チップ配置およびショット配置を決定する方法及び装
置、並びにそれらを用いて露光処理を行なう露光装置に
関する。
【０００２】
【従来の技術】ウエハ上のチップは、チップ間にスクラ
イブラインを設ける必要から、碁盤の目状に配置されて
いる。
【０００３】従来のチップ配置の決定方法は、図１４
（ａ）のようにチップ中心とウエハ中心が一致するチッ
プ配置と、図１４（ｂ）のようにチップの２辺がウエハ
中心を原点とするウエハ座標軸に重なるチップ配置とを
比較し、有効露光領域にある取得可能なチップ数の多い
チップ配置を採用するべく決定していた。
【０００４】１枚のウエハから取得できるチップ数が多
いほど製造コストを低減できるため、有効露光領域にあ
る取得可能なチップ数を最多にすることは重要である。
しかしながら、上記の図１４に示した従来技術では、厳
密にチップ数を最多とする配置を決定することはできな
かった。また、チップ数を略最多にするチップ配置の決
定方法が特開2000-195824に提案されている。特開2000-
195824では、有効露光領域と碁盤目状に整然と配列され
たチップ配置との相対位置をＸ，Ｙ各方向にずらしなが
ら、取得可能なチップ数が最多となる相対位置を探索す
る方法が提案されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この方
法では、１回のずらしピッチを無限に小さくしない限
り、必ずしも取得可能なチップ数が最多となる相対位置
を求められるとは限らないし、ピッチを小さくするに従
って演算時間を増大させるという問題を抱えていた。つ
まり、厳密に最適なチップ配置を得ようとすれば、その
ための演算時間が膨大になってしまう。
【０００６】本発明は、上記従来技術の不都合を解決す
るために創作されたものであり、その目的は、短時間で
厳密に最適な半導体チップの配置を求める方法を提供す
ることにある。
【０００７】また、１回の露光ショットで複数のチップ
が投影される場合において、定められたチップ配置を最
少のショット数で転写することで、高いスループットを
実現するためのショット配置の決定方法や、同じく定め
られたチップ配置を含み、且つ最少のショット数で有効
露光領域の全面を露光することで、高いスループットを
実現するためのショット配置の決定方法を提供すること
も、本発明の目的である。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めの本発明によるチップ配置決定方法は、略円形のウエ
ハから取得可能なチップの集合体を得るためのチップ配
置を決定する方法であって、チップを碁盤目状に配列し
たチップ配列より、有効露光領域の大きさを表す領域円
の直径よりも小さい間隔を有する格子点対を複数抽出す
る抽出工程と、前記抽出工程で抽出した各格子点対に関
して、格子点対を円周上に有する領域円を前記チップ配
列上に形成する形成工程と、前記形成工程で形成された
領域円のうち、円内にその全体が含まれるチップの数が
最大となる領域円を特定し、該特定された領域円のチッ
プ配列に基づいて前記ウエハ内のチップ配置を決定する
決定工程とを備える。
【０００９】また、好ましくは、上記チップ配置決定方
法において、前記決定工程で決定されたチップ配置の全
体を最少のショット数で包含するように決定する第２決
定工程を更に備える。
【００１０】また、本発明によれば、上記チップ配置決
定方法を実行するチップ配置決定装置が提供される。ま
た、本発明によれば、このチップ配置決定装置を具備し
た半導体露光装置、該半導体露光装置を用いて製造され
た半導体デバイス、該半導体露光装置を用いて半導体デ
バイスを製造する製造方法が提供される。
【００１１】
【発明の実施の形態】以下、添付の図面を参照して、本
発明の好適な実施形態を説明する。
【００１２】＜実施形態によるチップ配置／ショット配
置決定処理＞図１Ｃは、本実施形態による露光システム
の構成を示すブロック図である。１１１は情報処理装置
であり、汎用のコンピュータ装置と同様のＣＰＵ１１
２、ＲＯＭ１１３、ＲＡＭ１１４、及び外部記憶装置１
１６を備える。１１５はインターフェースであり、情報
処理装置１１１と露光装置１２１の通信を行なう。
【００１３】本実施形態の情報処理装置１１１は、外部
記憶装置１１６に格納された、露光装置１２１のための
ジョブデータに基づいてウエハ上の最適なチップ配置と
ショット配置を決定し、チップ配置／ショット配置を含
むジョブデータを露光装置１２１に通知する。このジョ
ブデータを受けた露光装置１２１は、指示されたチップ
配置とショット配置でもってウエハに対する露光処理を
実行する。
【００１４】なお、本実施形態では、情報処理装置１１
１と露光装置１２１を別々の装置として示したが、露光
装置１２１が本実施形態で説明する情報処理装置１１１
の機能の一部もしくは全てを含むようにしてもよい。
【００１５】図１Ａ及び図１Ｂは、本実施形態によるチ
ップ配置及びショット配置の決定処理を説明するフロー
チャートである。図１Ａ、図１Ｂで示される処理は、Ｒ
ＯＭ１１３に格納された制御プログラム、或は外部記憶
装置１１６からＲＡＭ１１４にロードされた制御プログ
ラムをＣＰＵ１１２が実行することによって実現され
る。
【００１６】まず、ステップＳ１０１において、露光処
理対象のウエハの有効露光半径Ｒ、オリエンテーション
フラットの深さｈ、チップのＸ方向長さａ、チップのＹ
方向長さｂ、ショットのＸ方向分割数ｎ、ショットのＹ
方向分割数ｍなどの情報を入力する。本実施形態では、
これらの情報に基づいて取得可能なチップ数を最多にす
るチップ配置を求め（Ｓ１０２〜Ｓ１０８）、次に、ウ
エハの有効露光領域全面を露光する場合としない場合に
応じて、必要なショット数を最少にするショット配置を
求める（Ｓ１１１〜Ｓ１１９）。なお、ステップＳ１０
１で設定される値は、外部記憶装置１１６から取得して
もよいし、不図示の操作パネルからユーザが入力して与
えるようにしてもよい。
【００１７】まず、取得可能なチップ数を最多にするチ
ップ配置を求める方法について説明する。
【００１８】ステップＳ１０２でチップ格子座標を設定
する。ここでは、図２に示すように、Ｘ方向のチップ長
さａ、Ｙ方向のチップ長さｂの矩形状チップ１を格子状
に整然と配列した状態をチップ格子座標として定義す
る。このとき、チップ格子座標はＹ軸に平行で等間隔ａ
で並んだ直線とＸ軸に平行で等間隔ｂで並んだ直線で構
成される。
【００１９】次に、ステップＳ１０３で、探索対象格子
点を抽出する。本実施形態では、チップ格子座標の原点
２から２Ｒの距離内にある、第１象限内の格子点を選択
し、探索対象格子点３として定義する。なお、Ｒはステ
ップＳ１０１で設定されたもので、露光有効領域の境界
線の全部あるいは一部を占める円の半径に相当する。
【００２０】次にステップＳ１０４において、上記探索
対象格子点３の内の一つの格子点を選択する。このと
き、図３に示すように、探索対象格子点３は原点２と共
に半径Ｒの円周上に配置させることができる。従って、
ステップＳ１０５において、格子座標原点と探索対象格
子点を円周上に有する、半径Ｒの円（以下、探索対象円
という）の中心位置を求めることができる。なお、この
探索対象円は、図３に示すように、各探索対象格子点３
につき２つずつ存在することになるが、本実施形態では
円の中心位置座標についてＸ座標が小さいかＹ座標が大
きい方の円を探索対象円４として定義し、各探索対象格
子点３と探索対象円４を１対１に対応させる。
【００２１】ここで、探索対象円４に対し、オリエンテ
ーションフラットが存在する場合は、オリエンテーショ
ンフラットの深さｈに基づいて、オリエンテーションフ
ラットに相当する切欠状の境界直線５を、例えばＸ軸に
平行で探索対象円の中心位置よりもＹ座標の大きいとこ
ろに配置する。こうして、この境界直線５よりもＹ座標
が小さく、且つ探索対象円５の内側にある領域を有効露
光領域として定義する。ステップＳ１０６では、この有
効露光領域に完全に含まれるチップ６の数を計数して取
得可能チップ数とする。なお、オリエンテーションフラ
ットが無い場合（例えばｈ＝０の場合）には、探索対象
円の全体を有効領域とする。
【００２２】以上のステップＳ１０４〜Ｓ１０６の処理
を、全ての探索対象格子点について実行し、取得可能チ
ップ数が最多となる探索対象円４を求める（ステップＳ
１０７）。そして、この探索対象円の中心を原点とする
Ｘ'Ｙ'ウエハ座標系７に、取得可能チップの位置を座標
変換することにより、厳密に最適なチップ配置を得る。
このとき、取得可能チップの集合を良品チップ集合体８
と定義する。
【００２３】次に、１回の露光ショットで複数のチップ
が投影される場合において、良品チップ集合体８を最少
ショット数で露光するショット配置を求める方法につい
て説明する。
【００２４】図４は１つのショットを示す図である。図
４に示されるショットでは、領域がＸ方向にｎ分割、Ｙ
方向にｍ分割され、１つのショット１３にｎ×ｍ個（図
４では６×１１）の矩形状チップ１が含まれている状態
を示している。
【００２５】このように、１つのショットが複数のチッ
プで分割される場合、ショット配置の種類は分割数と等
しい数の場合だけ存在する。よって、図５のように、ウ
エハ座標上に定められた良品チップ集合体８の任意のチ
ップ格子点９とショット境界線の交点１０が重なる状態
から、Ｘ軸方向にチップのＸ方向長さのピッチでＸ方向
のショット分割数ｎまでずらし、さらにＹ軸方向にチッ
プのＹ方向長さのピッチでＹ方向のショット分割数ｍま
でずらしたｎ×ｍ種類のショット配置について検討すれ
ばよい。
【００２６】ステップＳ１１１ではウエハ全面を露光す
るか否かを判定し、ＹＥＳであればステップＳ１１２
へ、ＮＯであればステップＳ１１６へそれぞれ進む。
【００２７】ウエハの全面を露光するものではない場
合、上述のようにしてｎ×ｍ種類のショット配置を設定
する（ステップＳ１１６）。そして、各ショット配置に
ついて、図６のようにチップ集合体８を覆うのに必要な
ショット集合体１１に含まれるショット数を計数する
（ステップＳ１１７、Ｓ１１８）。そして、これらｎ×
ｍ種類のショット配置の中から、必要なショット数の最
も少ない場合を選択すれば、最適なショット配置が得ら
れる（ステップＳ１１９）。
【００２８】次に、定められたチップ配置を含み、ウエ
ハの有効露光領域全面も最少ショット数で露光するショ
ット配置を求める方法について述べる。これは、ウエハ
全面を露光する場合に相当し、図１Ｂのフローチャート
において、ステップＳ１１２以降の処理が実行される。
【００２９】この場合もショット配置の種類は分割数と
等しい数だけ存在する。よって、ステップＳ１１２で
は、ステップＳ１１６と同様の手順でｍ×ｎ個のショッ
ト配置を設定する。すなわち、図７に示すように、ウエ
ハ座標上に定められた良品チップ集合体８の任意の格子
点とショット境界線の交点が重なる状態から、Ｘ軸方向
にチップのＸ方向長さのピッチでＸ方向のショット分割
数ｎまでずらし、さらにＹ軸方向にチップのＹ方向長さ
のピッチでＹ方向のショット分割数ｍまでずらしたｎ×
ｍ種類のショット配置が設定される。
【００３０】そして、各ショット配置について、有効露
光領域に少しでも含まれるショット配置からなるショッ
ト集合体１２に含まれるショット数を計数し（ステップ
Ｓ１１３、Ｓ１１４）、これらｎ×ｍ種類のショット配
置の中から、該当するショットの数が最少となる場合を
選択すれば、最適なショット配置が得られる（ステップ
Ｓ１１５）。
【００３１】以上が、本実施形態によるチップ配置及び
ショット配置の決定手順であるが、本実施形態のポイン
トは、与えられたウエハから取得可能なチップ数を最多
にするチップ配置を求めるに際して、取得可能なチップ
の集合体のどこかの端点２点が有効露光領域の境界線に
含まれる場合に限定することで、本来、チップ配置とウ
エハの連続的な相対位置探索の問題を離散的な問題に置
き換え、有限個の組合せについて探査するだけで厳密に
最適なチップ配置を求められるようにした点にある。
【００３２】以下、上記手法を用いたチップ配置及びシ
ョット配置の決定の実施例を、従来技術によって決定さ
れた配置と比較して説明する。
【００３３】＜チップ配置／ショット配置決定処理の実
施例＞第１の実施例は、１ショット中に１チップしかな
い単純な例である。ウエハ直径200mm、外縁からの無効
な幅を3mm（すなわち、有効領域の径2R=194mm）、オリ
エンテーションフラットの深さ5mm、チップの縦が22m
m、横も22mmという条件に対し、上述した実施形態に従
った方法で、取得可能なチップが最多となる場合を求め
た結果を図８に示す。これは、ウエハ中心を原点とした
ウエハ座標系において、上段右上ショットの中心位置座
標が（14.65mm，77.20mm）となるショット配置であり、
取得可能なチップは４８個ある。
【００３４】一方、従来の方法で求めたものは、図９に
示した結果である。これは、ウエハ中心を原点としたウ
エハ座標系において、上段右上ショットの中心位置座標
が（44.00mm，66.00mm）となるショット配置であり、取
得可能なチップは４５個である。従って、本実施例にお
いて増加した取得可能なチップは３個であり、コスト減
少率は6.3%である。
【００３５】第２の実施例は、１ショットで４個のチッ
プ（チップの縦、横は11mm）が転写される例である。ウ
エハ直径200mm、外縁からの無効な幅を3mm、オリエンテ
ーションフラットの深さ5mm、ショットの縦、横が22mm
という条件で、上記実施形態に従った方法により、取得
可能なチップが最多となり、且つ露光ショット数を最少
にする場合を求める。この結果を図１０に示す。これ
は、ウエハ中心を原点としたウエハ座標系において、上
段右上ショットの中心位置座標が（41.31mm，77.29mm）
となるショット配置であり、取得可能なチップは２１３
個、露光ショット数は６０である。
【００３６】一方、上記の条件において、従来の方法で
求めたものを図１１に示す。これは、ウエハ中心を原点
としたウエハ座標系において、上段右上ショットの中心
位置座標は（49.50mm,82.50mm）となるショット配置
で、取得可能なチップは２１０個、露光ショットは６０
である。従って、第２の実施例において増加した取得可
能なチップは３個であり、コスト減少率は1.4%である。
【００３７】第３の実施例は、１ショットで６個のチッ
プ（縦11mm、横11mm）が転写される例である。ウエハ直
径300mm、外縁からの無効な幅を3mm、オリエンテーショ
ンフラットはなく、ショットの縦が33mm、横は22mmとい
う条件に対し、上記実施形態に従った方法により、取得
可能なチップが最多となり、且つ露光ショット数を最少
にする場合を求める。その結果を図１２に示す。これ
ば、ウエハ中心を原点としたウエハ座標系において、上
段右上ショットの中心位置座標が（12.00mm，163.00m
m）となるショット配置であり、取得可能なチップは５
１５個、露光ショット数は１１５である。
【００３８】一方、上記の条件で、従来の方法により求
めたチップ配置及びショット配置を図１３に示す。この
とき、ウエハ中心を原点としたウエハ座標系において、
上段右上ショットの中心位置座標は（99.00mm，192.00m
m）となるショット配置で、取得可能なチップは５１０
個、露光ショット数は１１４である。従って、本提案で
増加した取得可能なチップは５個であり、コスト減少率
は0.97%である。
【００３９】＜半導体デバイスの製造装置及び方法につ
いて＞次に上記説明した露光システムを利用したデバイ
スの製造方法の実施例を説明する。図１５は微小デバイ
ス（ICやLSI等の半導体チップ、液晶パネル、CCD、薄膜
磁気ヘッド、マイクロマシン等）の製造フローを示す。
【００４０】ステップＳ１１（回路設計）では半導体デ
バイスの回路設計を行う。ステップＳ１２（マスク製
作）では設計した回路パターンを形成したマスクを制作
する。一方、ステップＳ１３（ウエハ製造）ではシリコ
ン等の材料を用いてウエハを製造する。ステップＳ１４
（ウエハプロセス）では前工程 と呼ばれ、上記用意し
たマスクとウエハを用いて、リソグラフィー技術によっ
てウエハ上に実際の回路を形成する。次にステップＳ１
５（組み立て）は後工程と呼ばれ、ステップＳ１４によ
って作製されたウエハを用いて半導体チップ化する工程
であり、アッセンブリ工程（ダイシング、ボンディン
グ）、パッケージング工程（チップ封入）等の工程を含
む。ステップＳ１６（検査）ではステップＳ１５で作製
された半導体デバイスの動作確認テスト、耐久性テスト
等の検査を行う。こうした工程を経て半導体デバイスが
完成し、これが出荷（ステップＳ１７）される。
【００４１】図１６は上記ウエハプロセスの詳細なフロ
ーを示す。ステップＳ２１（酸化）ではウエハの表面を
酸化させる。ステップＳ２２（CVD）ではウエハ表面に
絶縁膜を形成する。ステップＳ２３（電極形成）ではウ
エハ上に電極を蒸着によって形成する。ステップＳ２４
（イオン打込み）ではウエハにイオンを打ち込む。ステ
ップＳ２５（レジスト処理）ではウエハに感光剤を塗布
する。ステップＳ２６（露光）では上記説明した露光装
置によってマスクの回路パターンをウエハに焼付露光す
る。ステップＳ２７（現像）では露光したウエハを現像
する。ステップＳ２８（エッチング）では現像したレジ
スト像以外の部分を削り取る。ステップＳ２９（レジス
ト剥離）ではエッチングが済んで不要となったレジスト
を取り除く。これらのステップを繰り返し行うことによ
って、ウエハ上に多重に回路パターンが形成される。
【００４２】本実施例の製造方法を用いれば、従来は製
造が難しかった高集積度の半導体デバイスを製造するこ
とができる。
【００４３】以上に説明したように、上記実施形態によ
れば、厳密に最適なチップ配置と同じく厳密に最適なシ
ョット配置を決定することができるため、半導体チップ
製造のコストダウンに有効である。
【００４４】＜他の実施形態＞なお、本発明の目的は、
前述した実施形態の機能（チップ配置、ショット配置の
決定処理）を実現するソフトウェアのプログラムコード
を記録した記憶媒体を、システムあるいは装置に供給
し、そのシステムあるいは装置のコンピュータ（または
ＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコ
ードを読出し実行することによっても、達成されること
は言うまでもない。
【００４５】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
【００４６】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。
【００４７】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
【００４８】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
ウエハ上における、より厳密で最適な半導体チップの配
置を短時間で求めることが可能となる。また、１回の露
光ショットで複数のチップが投影される場合において、
定められたチップ配置を最少のショット数で転写するこ
とが可能となり、高いスループットを実現することが可
能となる。また、同様に、定められたチップ配置を含
み、且つ最少のショット数で有効露光領域の全面を露光
することが可能となり、高いスループットを実現でき
る。
【図面の簡単な説明】
【図１Ａ】チップ配置とショット配置の最適化手順を説
明するフローチャートである。
【図１Ｂ】チップ配置とショット配置の最適化手順を説
明するフローチャートである。
【図１Ｃ】図１Ａ及び図１Ｂに記載された手順を実行す
るための装置構成を説明するブロック図である。
【図２】探索対象格子点の決定方法を説明する図であ
る。
【図３】探索対象円毎のチップ配置を説明する図であ
る。
【図４】複数のチップを取得可能なショットを説明する
図である。
【図５】最適なチップ配置を求める手順を説明する図で
ある。
【図６】最適なショット配置を求める手順を説明する図
である。
【図７】ウエハ全面露光を条件とした最適なショット配
置を求める手順を説明する図である。
【図８】最適なチップ配置を求めた例を示す図である。
【図９】従来のチップ配置の例を示す図である。
【図１０】最適なチップ配置とショット配置を求めた例
を示す図である。
【図１１】従来のチップ配置とショット配置の例を示す
図である。
【図１２】ウエハ全面露光を条件として、最適なチップ
配置とショット配置を求めた例を示す図である。
【図１３】ウエハ全面露光を条件とした、従来のチップ
配置とショット配置の例を示す図である。
【図１４】従来のチップ配置決定方法の例を示す図であ
る。
【図１５】半導体デバイスの製造フローを示す図であ
る。
【図１６】ウエハプロセスの詳細なフローを示す図であ
る。

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 略円形のウエハから取得可能なチップの
    集合体を得るためのチップ配置を決定する方法であっ
    て、 チップを碁盤目状に配列したチップ配列より、有効露光
    領域の大きさを表す領域円の直径よりも小さい間隔を有
    する格子点対を複数抽出する抽出工程と、 前記抽出工程で抽出した各格子点対に関して、格子点対
    を円周上に有する領域円を前記チップ配列上に形成する
    形成工程と、 前記形成工程で形成された領域円のうち、円内にその全
    体が含まれるチップの数が最大となる領域円を特定し、
    該特定された領域円のチップ配列に基づいて前記ウエハ
    内のチップ配置を決定する決定工程とを備えることを特
    徴とするチップ配置決定方法。
  2. 【請求項２】 前記抽出工程は、前記チップ配列上の一
    つの格子点を原点とし、該原点を中心とした前記領域円
    の直径を半径とする円内にある格子点群のいずれかと、
    前記原点上の格子点とにより格子点対を構成することを
    特徴とする請求項１に記載のチップ配置決定方法。
  3. 【請求項３】 複数のチップを含むショット領域の配置
    を、前記決定工程で決定されたチップ配置の全体を最少
    のショット数で包含するように決定する第２決定工程を
    更に備えることを特徴とする請求項１に記載のチップ配
    置決定方法。
  4. 【請求項４】 前記第２決定工程は、複数のチップを含
    むショット領域の配置を、前記決定工程で決定されたチ
    ップ配置で、前記有効露光領域の全面を最少のショット
    数で露光するようにショット配置を決定することを特徴
    とする請求項３に記載のチップ配置決定方法。
  5. 【請求項５】 前記決定工程は、前記ショット領域がｎ
    ×ｍ個のチップ配置で構成される場合に、ｎ×ｍ種類の
    ショット配置の中から、前記決定工程で決定されたチッ
    プ配置の全体を最少のショット数で包含するショット配
    置を選択することを特徴とする請求項３に記載のチップ
    配置決定方法。
  6. 【請求項６】 前記決定工程は、前記領域円からオリエ
    ンテーションフラットに対応する領域を除去した領域に
    その全体が含まれるチップの数が最大となる領域円を特
    定することを特徴とする請求項１に記載のチップ配置決
    定方法。
  7. 【請求項７】 略円形のウエハから取得可能なチップの
    集合体を得るためのチップ配置を決定する装置であっ
    て、 チップを碁盤目状に配列したチップ配列より、有効露光
    領域の大きさを表す領域円の直径よりも小さい間隔を有
    する格子点対を複数抽出する抽出手段と、 前記抽出手段で抽出した各格子点対に関して、格子点対
    を円周上に有する領域円を前記チップ配列上に形成する
    形成手段と、 前記形成手段で形成された領域円のうち、円内にその全
    体が含まれるチップの数が最大となる領域円を特定し、
    該特定された領域円のチップ配列に基づいて前記ウエハ
    内のチップ配置を決定する決定手段とを備えることを特
    徴とするチップ配置決定装置。
  8. 【請求項８】 前記抽出手段は、前記チップ配列上の一
    つの格子点を原点とし、該原点を中心とした前記領域円
    の直径を半径とする円内にある格子点群のいずれかと、
    前記原点上の格子点とにより格子点対を構成することを
    特徴とする請求項７に記載のチップ配置決定装置。
  9. 【請求項９】 複数のチップを含むショット領域の配置
    を、前記決定手段で決定されたチップ配置の全体を最少
    のショット数で包含するように決定する第２決定手段を
    更に備えることを特徴とする請求項７に記載のチップ配
    置決定装置。
  10. 【請求項１０】 前記第２決定手段は、複数のチップを
    含むショット領域の配置を、前記決定手段で決定された
    チップ配置で、前記有効露光領域の全面を最少のショッ
    ト数で露光するようにショット配置を決定することを特
    徴とする請求項９に記載のチップ配置決定装置。
  11. 【請求項１１】 前記決定手段は、前記ショット領域が
    ｎ×ｍ個のチップ配置で構成される場合に、ｎ×ｍ種類
    のショット配置の中から、前記決定手段で決定されたチ
    ップ配置の全体を最少のショット数で包含するショット
    配置を選択することを特徴とする請求項９に記載のチッ
    プ配置決定装置。
  12. 【請求項１２】 前記決定手段は、前記領域円からオリ
    エンテーションフラットに対応する領域を除去した領域
    にその全体が含まれるチップの数が最大となる領域円を
    特定することを特徴とする請求項７に記載のチップ配置
    決定装置。
  13. 【請求項１３】 請求項７乃至１２のいずれかに記載の
    チップ配置決定装置により決定されたチップ配置で、ウ
    エハ上への露光処理を実行する半導体露光装置。
  14. 【請求項１４】 請求項１３に記載の半導体露光装置を
    使用して製造したことを特徴とする半導体デバイス。
  15. 【請求項１５】 請求項１３に記載の半導体露光装置を
    使用して半導体デバイスを製造する半導体デバイス製造
    方法。
  16. 【請求項１６】 請求項１乃至６のいずれかに記載のチ
    ップ配置決定方法をコンピュータに実行させるための制
    御プログラム。
  17. 【請求項１７】 請求項１６に記載の制御プログラムを
    格納するコンピュータ可読媒体。
JP2002060902A 2002-03-06 2002-03-06 チップ配置決定装置及び方法 Withdrawn JP2003257843A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002060902A JP2003257843A (ja) 2002-03-06 2002-03-06 チップ配置決定装置及び方法
US10/376,238 US6854105B2 (en) 2002-03-06 2003-03-03 Chip arrangement determining apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002060902A JP2003257843A (ja) 2002-03-06 2002-03-06 チップ配置決定装置及び方法

Publications (1)

Publication Number Publication Date
JP2003257843A true JP2003257843A (ja) 2003-09-12

Family

ID=28670081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002060902A Withdrawn JP2003257843A (ja) 2002-03-06 2002-03-06 チップ配置決定装置及び方法

Country Status (2)

Country Link
US (1) US6854105B2 (ja)
JP (1) JP2003257843A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7346886B2 (en) 2004-04-13 2008-03-18 Canon Kabushiki Kaisha Method and apparatus for determining chip arrangement position on substrate
US7488668B2 (en) 2004-07-23 2009-02-10 Panasonic Corporation Manufacturing method for semiconductor devices, arrangement determination method and apparatus for semiconductor device formation regions, and program for determining arrangement of semiconductor device formation regions
JP2011197023A (ja) * 2010-03-17 2011-10-06 Fujitsu Semiconductor Ltd レチクルレイアウト生成方法、プログラム及びレチクルレイアウト生成装置
US10810340B2 (en) 2017-05-23 2020-10-20 LLC Suugakuya Honpo Semiconductor chip designing method, non-transitory storage medium storing semiconductor chip designing program, semiconductor device production method, and arithmetic device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3977302B2 (ja) * 2003-08-13 2007-09-19 キヤノン株式会社 露光装置及びその使用方法並びにデバイス製造方法
JP4789194B2 (ja) * 2006-05-01 2011-10-12 国立大学法人東京農工大学 露光装置および方法ならびにデバイス製造方法
US8155391B1 (en) 2006-05-02 2012-04-10 Geoeye Solutions, Inc. Semi-automatic extraction of linear features from image data
US7653218B1 (en) * 2006-05-02 2010-01-26 Orbimage Si Opco, Inc. Semi-automatic extraction of linear features from image data
JP4931710B2 (ja) * 2007-06-29 2012-05-16 株式会社リコー ウエハにおける良品チップ分類方法、それを用いたチップ品質判定方法、ならびにチップ分類プログラム、チップ品質判定プログラム、マーキング機構及び半導体装置の製造方法
JP5969848B2 (ja) * 2012-07-19 2016-08-17 キヤノン株式会社 露光装置、調整対象の調整量を求める方法、プログラム及びデバイスの製造方法
CN114239467A (zh) * 2020-09-09 2022-03-25 长鑫存储技术有限公司 晶圆的晶片布局计算方法、装置、介质与设备
EP3992715B1 (en) 2020-09-09 2023-05-31 Changxin Memory Technologies, Inc. Wafer chip layout calculation method, medium and apparatus
CN114442438B (zh) * 2020-11-04 2024-04-26 芯恩（青岛）集成电路有限公司 一种变网格的芯粒排布寻优算法
CN117038554B (zh) * 2023-10-10 2024-01-05 迈为技术(珠海)有限公司 芯片定位方法和芯片转移方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680588A (en) * 1995-06-06 1997-10-21 International Business Machines Corporation Method and system for optimizing illumination in an optical photolithography projection imaging system
JP2000089448A (ja) * 1998-09-11 2000-03-31 Fujitsu Ltd 露光用パターン表示・検査・修正方法
JP2000195824A (ja) 1998-12-25 2000-07-14 Texas Instr Japan Ltd 半導体チップの配置方法
JP4022374B2 (ja) * 2001-01-26 2007-12-19 株式会社ルネサステクノロジ 半導体デバイスの製造方法およびそのシステム
US6861608B2 (en) * 2002-05-31 2005-03-01 Texas Instruments Incorporated Process and system to package residual quantities of wafer level packages

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7346886B2 (en) 2004-04-13 2008-03-18 Canon Kabushiki Kaisha Method and apparatus for determining chip arrangement position on substrate
US7488668B2 (en) 2004-07-23 2009-02-10 Panasonic Corporation Manufacturing method for semiconductor devices, arrangement determination method and apparatus for semiconductor device formation regions, and program for determining arrangement of semiconductor device formation regions
JP2011197023A (ja) * 2010-03-17 2011-10-06 Fujitsu Semiconductor Ltd レチクルレイアウト生成方法、プログラム及びレチクルレイアウト生成装置
US10810340B2 (en) 2017-05-23 2020-10-20 LLC Suugakuya Honpo Semiconductor chip designing method, non-transitory storage medium storing semiconductor chip designing program, semiconductor device production method, and arithmetic device

Also Published As

Publication number Publication date
US6854105B2 (en) 2005-02-08
US20030172365A1 (en) 2003-09-11

Similar Documents

Publication Publication Date Title
JP4266189B2 (ja) 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
JP2003257843A (ja) チップ配置決定装置及び方法
US6963389B2 (en) Alignment method, exposure apparatus and device fabrication method
US7594216B2 (en) Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask
JP2004118194A (ja) マスク設計における基板トポグラフィ補償：アンカー付きトポグラフィによる３ｄｏｐｃ
JP2000162758A (ja) 光学的近接効果補正方法
JP2002083757A (ja) レイアウトパターンデータ補正装置、補正方法及び半導体装置の製造方法並びに記録媒体
US20140053117A1 (en) Techniques for phase tuning for process optimization
JPH11168065A (ja) マスクデータ設計方法
JP2003255507A (ja) パターン作成方法、パターン作成装置及びフォトマスク
JP2005303083A (ja) 感光基板へのチップ配置位置決定方法及び装置
KR100529445B1 (ko) 마스크의 제조방법
US20060199114A1 (en) Exposure method
JP2004086097A (ja) 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法
US20040180276A1 (en) Determining the maximum number of dies fitting on a semiconductor wafer
US8692380B2 (en) Integrated circuit system with sub-geometry removal and method of manufacture thereof
JPH10335205A (ja) 半導体集積回路のパターン設計方法
JP2001215685A (ja) レチクルパターンの作成方法及びその作成装置
KR20060106379A (ko) 오버레이 키 및 그를 이용한 오버레이 계측방법
JP6888771B2 (ja) 半導体チップの設計方法、半導体チップの設計プログラム、半導体デバイスの製造方法、及び演算装置
JP2005310825A (ja) クリアランス検査装置および方法
US9152037B2 (en) Pattern correction method, storage medium, information processing apparatus, method of manufacturing mask, exposure apparatus, and method of manufacturing device
JP2002107902A (ja) レイアウトパターンデータ補正装置，補正方法及び半導体デバイスの製造方法並びに記録媒体
JP2004172196A (ja) 半導体装置の製造方法
JPH09160217A (ja) フォトマスク及びフォトマスクの形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510