JP4298539B2 - 電力用半導体装置の製造方法 - Google Patents
電力用半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4298539B2 JP4298539B2 JP2004041066A JP2004041066A JP4298539B2 JP 4298539 B2 JP4298539 B2 JP 4298539B2 JP 2004041066 A JP2004041066 A JP 2004041066A JP 2004041066 A JP2004041066 A JP 2004041066A JP 4298539 B2 JP4298539 B2 JP 4298539B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- annular body
- lead frame
- semiconductor device
- coat film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 151
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 21
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 238000005304 joining Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 38
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 description 23
- 238000000576 coating method Methods 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 230000005684 electric field Effects 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、電力用半導体装置の製造方法に関し、特に表面コート膜が形成された半導体チップを備える電力用半導体装置の製造方法に関するものである。
高信頼性が要求される用途の電力用半導体装置は、信頼性向上のため、半導体チップ表面に表面コート膜が形成されている。この表面コート膜は、ヒートサイクルや周囲温度によって生じる表面応力から、半導体チップ表面を保護している。そのため表面コート膜は、電力用半導体装置の応力緩和及び表面保護の観点から、チップ表面全面に形成することが望ましい。
なお、本発明に関連する先行技術が、特許文献１から３に開示されている。
しかし従来は、一般にウエハプロセスにおいて表面コート膜を形成している。そして、半導体チップにウエハを分割し、リードフレーム上に半導体チップを接合している。このように、半導体チップがリードフレームに設置された段階で既に表面コート膜が形成されている。その結果、半導体チップ表面に設けられた電極と外部電極とを配線するために、電極部分の表面コート膜を開口する必要があり、半導体チップの表面全体に表面コート膜を形成することが出来なかった。
仮に、外部電極との配線後に表面コート膜を形成しようとすると、表面コート材がリードフレーム裏面に回り込んで付着し、半導体チップ下の熱伝導を阻害するという問題が生じる。
本発明は、以上の問題点を解決するために為されたものであり、裏面付着の問題無く、半導体チップの表面全体に良好な表面コート膜を形成できる電力用半導体装置の製造方法の提供を目的としている。
この発明に係る電力用半導体装置の製造方法においては、（ａ）リードフレームの主面に形成された溝部内に半導体チップを接合する工程と、（ｃ１）前記半導体チップの電極と外部電極とを配線する工程と、（ｃ２）前記溝部を囲うように環状体を前記リードフレームの主面に配置する工程と、（ｄ）前記半導体チップの接合とは反対側の面の外周部を覆うように表面コート膜を形成する工程と、（ｅ）前記環状体を取り外す工程とを備えることを特徴とする。
この発明に係る製造方法で製造された電力用半導体装置は、半導体チップの周囲が環状体によって囲まれているので、表面コート材の塗布時に、表面コート材がリードフレーム裏面に回り込むことを防ぐことができる。その結果、表面コート材の裏面付着の問題なく、表面コート膜を半導体チップの表面全体に形成することができる。半導体チップの表面全体を表面応力から保護できるので、信頼性をより向上することができる。
実施の形態１．
図１は本実施の形態に係る電力用半導体装置の中核部分の構造を示す上面図である。図２は図１のＡ１−Ａ１線断面図である。
図１は本実施の形態に係る電力用半導体装置の中核部分の構造を示す上面図である。図２は図１のＡ１−Ａ１線断面図である。
リードフレーム２の主面上にＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の半導体チップ１が接合されている。リードフレーム２は、例えばＣｕ（銅）を材料としている。半導体チップ１は、上面にゲート電極５ｇとエミッタ電極５ｅを備えている。そして、ゲート電極５ｇ及びエミッタ電極５ｅは、外部電極（図示せず）とアルミワイヤ６等によって接続されている。
半導体チップ１の周囲を囲うように、環状体３がリードフレーム２上に配置されている。この環状体３は上面からみて、四角形の環状となっており、半導体チップ１が略中央部に設置されている。また、環状体３の高さは半導体チップ１の高さよりも高くなるように構成されている。そして、環状体３で囲まれた領域内に、半導体チップ１の表面のうち接合されていないところの全体を覆うように表面コート膜４が形成されている。表面コート膜４は、例えばポリイミドを材料としている。
次に、本実施の形態に係る電力用半導体装置の製造方法について説明する。まず、リードフレーム２上の半導体チップ１が接合される領域である半導体チップ接合領域に、半導体チップ１を接合する。次に、半導体チップ接合領域を囲うように、環状体３を接合する。環状体３は、鉄等の金属を材料とし、打ち抜きプレス加工法等により環状に作成されている。そして、半導体チップ１上のゲート電極５ｇ、エミッタ電極５ｅと外部電極（図示せず）とをアルミワイヤ６等の金属細線によってそれぞれ接続する。次に、半導体チップ１上に表面コート材を塗布する。表面コート材は、半導体チップ１の表面のうち接合されていない所の全体を覆うように塗布する。塗布後、表面コート材を熱処理等によって硬化することにより、表面コート膜４を形成する。その後、通常の工程に従って電力用半導体装置を完成する。
以上のように構成されているので、リードフレーム２上に半導体チップ１を設置後に表面コート膜４を作成しても、表面コート材がリードフレーム２の裏面に回り込むのを環状体３によって防止することができる。その結果、表面コート材の裏面付着の問題無く、半導体チップ１の表面のうち接合されていない所の全体に表面コート膜４を作成することができる。また、環状体３によって表面コート材の無用な流動が阻止されるので、表面コート材の使用を低減することができ、製造コストを抑えることができる。
本実施の形態では、環状体３の高さを半導体チップ１の高さよりも高くなるように形成したが、表面コート材の裏面付着を防止できるのであれば、特に半導体チップ１の高さより高くする必要はない。しかし、環状体３の高さを半導体チップ１の高さより高く調節することによって、表面コート膜４を容易に厚膜化することができる。また、表面コート材の表面を容易に水平化にすることもできる。
なお、環状体３の形状は、四角形状である必要はなく、半導体チップ１の周囲を囲えるのであればどのような形状でもよい。また、本実施の形態に係る電力用半導体装置の製造工程は、上記に示した工程順に限られるものではない。表面コート材を塗布する前に、環状体３がリードフレーム２上に接合されていればよい。例えば、本実施の形態では半導体チップ１をリードフレーム２上に接合した後に、環状体３を接合したが、リードフレーム２上に環状体３を接合した後に半導体チップ１を接合するようにしてもよい。また、アルミワイヤ６とゲート電極５ｇ、エミッタ電極５ｅとを接続した後、環状体３をリードフレーム２上に接合するようにしてもよい。
さらに、必ずしも一つの半導体チップ１に対して一つの環状体３を必要とせず、複数の半導体チップ１が隣接して配置されている場合は複数の半導体チップ１に対して一つの環状体３でもよい。
実施の形態２．
図３は、本実施の形態に係る電力用半導体装置の中核部分を示す上面図である。図４は図３のＡ２−Ａ２線断面図を示している。本実施の形態においては、半導体チップ１のリードフレーム２との接合とは反対側の面の外周部を覆うように表面コート膜４が形成されている。その他の構成は実施の形態１と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
図３は、本実施の形態に係る電力用半導体装置の中核部分を示す上面図である。図４は図３のＡ２−Ａ２線断面図を示している。本実施の形態においては、半導体チップ１のリードフレーム２との接合とは反対側の面の外周部を覆うように表面コート膜４が形成されている。その他の構成は実施の形態１と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
次に本実施の形態に係る電力用半導体装置の製造方法について説明する。まず、リードフレーム２上に半導体チップ１と環状体３を接合後、半導体チップ１の外周部に表面コート膜４を形成する。このような表面コート膜４は、半導体チップ１の外周部に沿って表面コート材を塗布することで形成できる。次に、半導体チップ１上に設けられたゲート電極５ｇ及びエミッタ電極５ｅと外部電極（図示せず）とを接続する。その後、通常の工程に従って電力用半導体装置を完成する。ここで、ゲート電極５ｇ又はエミッタ電極５ｅが半導体チップ１の外周部に配置され、表面コート膜４作成後の外部電極（図示せず）との配線が困難な場合は、配線終了後に表面コート材を塗布するようにしてもよい。また、ゲート電極５ｇ及びエミッタ電極５ｅとアルミワイヤ６の一端とを接続した後、表面コート材を塗布し、その後アルミワイヤ６の他端と外部電極とを接続するようにしてもよい。
本実施の形態においても、実施の形態１と同様に、リードフレーム２上に半導体チップ１を設置後に表面コート膜４を作成しても、表面コート材がリードフレーム２の裏面に回り込むのを環状体３によって防止することができる。その結果、表面コート材の裏面付着の問題無く、半導体チップ１上に表面コート膜４を作成することができる。
本実施の形態では、半導体チップ１の表面のうち接合されていない所の全体の保護はできないが、半導体チップ１の外周部の表面付近には、一般に、高耐圧化のために電界緩和領域（図示せず）が設けられている。本実施の形態では、この電界緩和領域（図示せず）を保護することができる。そして、半導体チップ１の外周部のみ表面コート膜４を形成するので、表面コート材の使用量を抑えることができる。
なお、環状体３の形状は、四角形状である必要はなく、半導体チップ１の周囲を囲えるのであればどのような形状でもよい。また、本実施の形態では、リードフレーム２上に環状体３を接合した後に半導体チップ１を接合したが、半導体チップ１をリードフレーム２上に接合した後に、環状体３を接合するようにしてもよい。また、製造工程は上記工程順に限られるものではない。
実施の形態３．
図５は本実施の形態に係る電力用半導体装置の中核部分を示す図である。図６は、図５のＡ３−Ａ３線断面図を示している。本実施の形態では、実施の形態１又は２において、環状体３の内周側面９の少なくとも一部を半導体チップ１の外周側面８に隣接するようにしている。
図５は本実施の形態に係る電力用半導体装置の中核部分を示す図である。図６は、図５のＡ３−Ａ３線断面図を示している。本実施の形態では、実施の形態１又は２において、環状体３の内周側面９の少なくとも一部を半導体チップ１の外周側面８に隣接するようにしている。
本実施の形態においても、実施の形態１又は２と同様の効果を有する。さらに、本実施の形態では、環状体３に対する半導体チップ１の位置が規制されるので、半導体チップ１と環状体３との相対的位置決め作業が容易になる。
実施の形態４．
図７は、本実施の形態に係る電力用半導体装置の中核部分を示す上面図である。図８は、図７のＢ１−Ｂ１線断面図を示している。本実施の形態では、リードフレーム２に、溝部７が形成されている。溝部７の深さは、半導体チップ１の高さと同等若しくは深くなるように形成されている。図８の例では、溝部７の深さは半導体チップ１の高さと同等になるように構成されている。この溝部７は、例えばプレス加工法若しくはエッチング法等により形成される。
図７は、本実施の形態に係る電力用半導体装置の中核部分を示す上面図である。図８は、図７のＢ１−Ｂ１線断面図を示している。本実施の形態では、リードフレーム２に、溝部７が形成されている。溝部７の深さは、半導体チップ１の高さと同等若しくは深くなるように形成されている。図８の例では、溝部７の深さは半導体チップ１の高さと同等になるように構成されている。この溝部７は、例えばプレス加工法若しくはエッチング法等により形成される。
溝部７内で、半導体チップ１がリードフレーム２と接合されている。そして半導体チップ１の表面のうち接合されていない所の全体を覆うように、表面コート膜４が溝部７内に形成されている。
本実施の形態においても実施の形態１と同様に、リードフレーム２上に半導体チップ１を接合後に表面コート膜４を作成しても、表面コート材がリードフレーム２の裏面に回り込むのを溝部７によって防止することができる。その結果、表面コート材の裏面付着の問題無く、少なくとも前記半導体チップ１の表面のうち接合されていない所の全体に表面コート膜４を作成することができる。また、本実施の形態では、環状体３（例えば図１参照）が不要なため、製造コストが低減し、軽量化を図ることができる。さらに、環状体３を接合する工程を簡略化できるので生産性が向上する。
なお、溝部７の深さは、表面コート材の溝部７からの流動が抑えられ、半導体チップ１の表面全体を覆えるのであればよく、特に半導体チップ１の高さより深くする必要は無い。ここで図９は、溝部７の深さを半導体チップ１の高さよりも深く構成した場合の例を示す。図９に示すように、溝部７の深さを半導体チップ１の高さより深く作成することによって、表面コート膜４を容易に平坦化、厚膜化することができる。また、溝部７の形状は、半導体チップ１が溝部７内に設置できるものであればよく、四角形状である必要は無い。
実施の形態５．
図１０は本実施の形態に係る電力用半導体装置の中核部分を示す図である。図１１は、図１０のＢ２−Ｂ２線断面図を示している。本実施の形態においては、半導体チップ１の接合とは反対側の面の外周部を覆うように表面コート膜４が形成されている。その他の構成は実施の形態４と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
図１０は本実施の形態に係る電力用半導体装置の中核部分を示す図である。図１１は、図１０のＢ２−Ｂ２線断面図を示している。本実施の形態においては、半導体チップ１の接合とは反対側の面の外周部を覆うように表面コート膜４が形成されている。その他の構成は実施の形態４と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
次に本実施の形態に係る電力用半導体装置の製造方法について説明する。リードフレーム２上の溝部７内に半導体チップ１を接合後、半導体チップ１の外周部に表面コート膜４を形成する。このような表面コート膜４は、半導体チップ１の外周部に沿って表面コート材を塗布することで形成できる。次に、半導体チップ１上に設けられたゲート電極５ｇ及びエミッタ電極５ｅと外部電極（図示せず）とを配線する。その後、通常の工程に従って電力用半導体装置を完成する。ここで、ゲート電極５ｇ又はエミッタ電極５ｅが半導体チップ１の外周部に配置され、表面コート膜４の作成後の外部電極（図示せず）との配線が困難な場合は、配線終了後に表面コート材を塗布するようにしてもよい。また、ゲート電極５ｇ及びエミッタ電極５ｅとアルミワイヤ６の一端とを接合した後、表面コート材を塗布し、その後アルミワイヤ６の他端と外部電極とを接合するようにしてもよい。
本実施の形態においても実施の形態１と同様に、リードフレーム２上に半導体チップ１を設置後に表面コート膜４を作成しても、表面コート材がリードフレーム２の裏面に回り込むのを溝部７によって防止することができる。その結果、表面コート材の裏面付着の問題無く、半導体チップ１の表面に表面コート膜４を作成することができる。
本実施の形態では、半導体チップ１の表面のうち接合されていない所の全体の保護はできないが、実施の形態２と同様に電界緩和領域（図示せず）を保護することができる。また、半導体チップ１の外周部のみに表面コート膜４を形成するので、表面コート材の使用量を抑えることができる。さらに、環状体３（図１参照）が不要なため、製造コストが低減し、軽量化を図ることができる。そして、環状体３を接合する工程を簡略化できるので生産性が向上する。
なお、溝部７の深さは、表面コート材の溝部７からの流動が抑えられ、半導体チップ１の外周部を覆えるのであればよく、特に半導体チップ１の高さより深くする必要は無い。しかし、実施の形態６で説明したように、溝部７の深さを半導体チップ１の高さより深く作成することによって、表面コート膜４を容易に厚膜化、平坦化することができる。また、溝部７の形状は、半導体チップ１が溝部７内に設置できるものであればよく、四角形状である必要は無い。
実施の形態６．
図１２は、本実施の形態に係る電力用半導体装置の中核部分を示す上面図である。また、図１３は図１２のＣ１−Ｃ１線断面図を示している。
図１２は、本実施の形態に係る電力用半導体装置の中核部分を示す上面図である。また、図１３は図１２のＣ１−Ｃ１線断面図を示している。
本実施の形態は、実施の形態１と実施の形態３の組み合わせであって、実施の形態１又は実施の形態３と同一の構成には同一の符号を付し、重複する説明は省略する。リードフレーム２に溝部７が形成されている。そして、溝部７の外周を囲うように環状体３が配置されている。半導体チップ１の表面のうち接合されていないところの全体を覆うように、環状体３内に表面コート膜４が形成されている。
本実施の形態は、実施の形態１と同様の効果を有する。さらに本実施の形態では、溝部７によって環状体３の高さを低くすることができるので、環状体３の材料費を抑え、製造コストを抑えることができる。
実施の形態７．
図１４は、本実施の形態に係る電力用半導体装置の中核部分を示す上面図である。また、図１５は、図１４のＣ２−Ｃ２線断面図を示している。本実施の形態は実施の形態２と実施の形態４の組み合わせであって、実施の形態２又は実施の形態４と同一の構成には同一の符号を付し重複する説明は省略する。
図１４は、本実施の形態に係る電力用半導体装置の中核部分を示す上面図である。また、図１５は、図１４のＣ２−Ｃ２線断面図を示している。本実施の形態は実施の形態２と実施の形態４の組み合わせであって、実施の形態２又は実施の形態４と同一の構成には同一の符号を付し重複する説明は省略する。
リードフレーム２に溝部７が形成されている。そして、溝部７の外周を囲うように環状体３が配置されている。半導体チップ１の接合とは反対側の面の外周部を覆うように、表面コート膜４が環状体３に囲まれて形成されている。
本実施の形態においても実施の形態６と同様に、溝部７によって環状体３の高さを低くすることができるので、環状体３の材料費を抑え、製造コストを抑えることができる。なお、本実施の形態では、半導体チップ１の表面のうち接合されていない所の全体の保護はできないが、実施の形態２で説明したのと同様に電界緩和領域（図示せず）を保護することができる。
実施の形態８．
本実施の形態では、実施の形態１から実施の形態６において表面コート材が硬化した後に環状体３（例えば図１参照）を取り外すことを特徴としている。
本実施の形態では、実施の形態１から実施の形態６において表面コート材が硬化した後に環状体３（例えば図１参照）を取り外すことを特徴としている。
図１を参照して、本実施の形態に係る電力用半導体装置の製造方法について説明する。まず、リードフレーム２上の半導体チップ１が接合される領域である半導体チップ接合領域に、半導体チップ１を接合する。次に、半導体チップ接合領域を囲うように、環状体３を接合する。ここで、環状体３とリードフレーム２との接合は、表面コート材が硬化後に取り外せるように、例えば、予めリードフレーム２に設けられた溝にはめ込むことによって為される。そして、環状体３の内側及び環状体３とリードフレーム２との接合部には、取り外しを容易にするため離型剤が塗られている。
次に、アルミワイヤ６の一端と半導体チップ１のゲート電極５ｇ、エミッタ電極５ｅとを接続して表面コート材を塗布し、硬化後に環状体３を取り外す。そしてアルミワイヤ６の他端と外部電極（図示せず）とを接続する。その後、通常の工程に従って電力用半導体装置を完成する。
本実施の形態では、表面コート膜４を形成後に環状体３を取り外すので、電力用半導体装置を軽量化・小型化することができる。さらに、取り外した環状体３を繰り返し使用することで、製造コストを抑えることができる。
なお、四角形状の環状体３の各辺に対応する部分を、それぞれ別の部品によって構成し、組み合わせて環状体３を構成することで、外部電極との配線後であっても環状体３を取り外すようにすることもできる。
実施の形態９．
本実施の形態では、実施の形態１〜２又は実施の形態５〜６において、環状体３（例えば図１参照）をプラスチック製としている。
本実施の形態では、実施の形態１〜２又は実施の形態５〜６において、環状体３（例えば図１参照）をプラスチック製としている。
環状体３が軽量なプラスチック製であることにより、環状体３を取り外すことなく電力用半導体装置の軽量化を図ることができる。軽量化のために、環状体３を取り外すことによって生じる表面コート膜４の損傷を防止することができる。
１ 半導体チップ、２ リードフレーム、３ 環状体、４ 表面コート膜、５ｇ ゲート電極、５ｅ エミッタ電極、７ 溝部。
Claims (4)
- （ａ）リードフレームの主面に形成された溝部内に半導体チップを接合する工程と、
（ｃ１）前記半導体チップの電極と外部電極とを配線する工程と、
（ｃ２）前記溝部を囲うように環状体を前記リードフレームの主面に配置する工程と、
（ｄ）前記半導体チップの接合とは反対側の面の外周部を覆うように表面コート膜を形成する工程と、
（ｅ）前記環状体を取り外す工程とを備えることを特徴とする電力用半導体装置の製造方法。 - （ａ）リードフレームの半導体チップ接合領域に半導体チップを接合する工程と、
（ｂ）前記半導体チップ接合領域を囲うように前記リードフレームの主面に環状体を配置する工程と、
（ｃ）前記半導体チップの電極と外部電極とを配線する工程と、
（ｄ）前記半導体チップの接合とは反対側の面の外周部を覆うように表面コート膜を形成する工程と、
（ｅ）前記環状体を取り外す工程とを備えることを特徴とする電力用半導体装置の製造方法。 - 前記工程（ａ）若しくは前記工程（ｂ）は、前記環状体の内周側面の少なくとも一部が前記半導体チップの外周側面に隣接するように、前記半導体チップ若しくは前記環状体を配置することを特徴とする請求項１又は２に記載の電力用半導体装置の製造方法。
- 前記工程（ｄ）は、前記半導体チップの少なくとも表面のうち接合されていないところの全体を覆うように表面コート膜を形成することを特徴とする請求項１から３の何れか１つに記載の電力用半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004041066A JP4298539B2 (ja) | 2004-02-18 | 2004-02-18 | 電力用半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004041066A JP4298539B2 (ja) | 2004-02-18 | 2004-02-18 | 電力用半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005235895A JP2005235895A (ja) | 2005-09-02 |
| JP4298539B2 true JP4298539B2 (ja) | 2009-07-22 |
Family
ID=35018550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004041066A Expired - Lifetime JP4298539B2 (ja) | 2004-02-18 | 2004-02-18 | 電力用半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4298539B2 (ja) |
-
2004
- 2004-02-18 JP JP2004041066A patent/JP4298539B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005235895A (ja) | 2005-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5084829B2 (ja) | 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール | |
| TWI389283B (zh) | 具有絕緣墊片以減少元件間漏電之封裝微晶片 | |
| JP2019067886A (ja) | 半導体装置 | |
| CN105849894A (zh) | 半导体装置及其制造方法 | |
| JP2015233035A (ja) | 半導体装置 | |
| JP4298539B2 (ja) | 電力用半導体装置の製造方法 | |
| JP5131148B2 (ja) | 半導体装置 | |
| TW201515161A (zh) | 封裝結構及製造方法 | |
| JP2005228929A (ja) | 半導体装置およびその製造方法 | |
| JP7107120B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP2011155078A (ja) | 樹脂封止型電子装置およびその製造方法 | |
| US9449901B1 (en) | Lead frame with deflecting tie bar for IC package | |
| JP2004273946A (ja) | 半導体装置 | |
| JP2005347300A (ja) | 半導体装置 | |
| TW201707166A (zh) | 導線架構造體、導線架構造體之製造方法、及半導體裝置 | |
| JP2013058547A (ja) | 半導体装置 | |
| JP2006310537A (ja) | 半導体装置 | |
| JP2010067711A (ja) | 半導体装置及びその製造方法 | |
| JP2010147162A (ja) | 半導体装置 | |
| JP4692839B2 (ja) | 軟質材封止型パワー半導体装置 | |
| JPWO2017077729A1 (ja) | 半導体モジュール及びその製造方法 | |
| KR101688724B1 (ko) | Ｍｅｍｓ 장치 제조 방법 | |
| JP2007157857A (ja) | 半導体装置 | |
| JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
| CN105206534B (zh) | 引线框架及其形成方法、芯片封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090415 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4298539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |