JP4291469B2 - Multilayer printed wiring board and manufacturing method thereof - Google Patents
Multilayer printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4291469B2 JP4291469B2 JP27677699A JP27677699A JP4291469B2 JP 4291469 B2 JP4291469 B2 JP 4291469B2 JP 27677699 A JP27677699 A JP 27677699A JP 27677699 A JP27677699 A JP 27677699A JP 4291469 B2 JP4291469 B2 JP 4291469B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- film
- hole
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、多層プリント配線板およびその製造方法に関し、特に、耐ヒートサイクル特性に優れる多層プリント配線板について提案する。
【０００２】
【従来の技術】
近年、多層配線基板の高密度化という要請から、いわゆるビルドアップ多層配線基板が注目されている。このビルドアップ多層配線基板は、例えば特公平４−55555 号公報に開示されているような方法により製造される。即ち、コア基板上に、感光性の無電解めっき用接着剤からなる絶縁材を塗布し、これを乾燥したのち露光現像することにより、バイアホール用開口を有する層間絶縁材層を形成し、次いで、この層間絶縁材層の表面を酸化剤等による処理にて粗化したのち、その粗化面にめっきレジストを設け、その後、レジスト非形成部分に無電解めっきを施してバイアホール、導体回路を形成し、このような工程を複数回繰り返すことにより、多層化したビルドアップ配線基板が得られる。
【０００３】
このような多層プリント配線板では、コア基板にスルーホールを設けて内層の導体回路どうしを接続することにより、更なる多層化を図ることができる。
コア基板にスルーホールを有するこの種の多層プリント配線板では、まず、コア基板にスルーホールを含む内層導体回路を形成し、次いで、スルーホールの内壁面および内層導体回路表面に酸化還元処理による粗化層を設けてから、該スルーホール内に樹脂充填剤を充填するとともに内層導体回路間の凹部にも樹脂充填材を充填し、研磨により基板表面を平坦化した後、インタープレート（荏原ユージライト社製の銅-ニッケル-リンからなる合金めっき）などによる粗化めっきを施して、その上に、樹脂絶縁剤を塗布またはシート状にして貼付けることによって層間樹脂絶縁層を形成していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような方法においては、スルーホール内への樹脂充填と、内層導体回路間の凹部への樹脂充填および層間樹脂絶縁層の形成とを異なる樹脂絶縁材を用いて別々な工程によって行っていたため、その分だけ製造工程が多くなるとともに、充填される各樹脂絶縁剤の粘度等の複雑な管理が必要となり、結局、製造された多層プリント配線板のコストを押し上げる原因となっていた。
また、ヒートサイクル試験や熱衝撃などによって、各樹脂充填材と層間樹脂絶縁層との界面において、各樹脂絶縁材と層間樹脂絶縁材の熱膨張係数の違いに起因する剥離やクラックが発生するという問題もあった。さらに、このような方法においては、樹脂充填材を埋め込んだ後に、その樹脂面の平坦化のために行う研磨処理によって、内層導体回路の一部が除去されたり、また研磨処理の際の切削応力の残留によってクラックがより発生し易くなるという問題もあった。
本発明は、従来技術が抱える上述した課題を解決するためになされたものであり、その目的は、ヒートサイクルなどの条件下における、樹脂充填材と層間樹脂絶縁材の熱膨張係数の違いに起因するはがれやクラックの発生を阻止した多層プリント配線板およびその製造方法を提案することにある。
【０００５】
【課題を解決するための手段】
発明者らは、上記目的の実現に向け鋭意研究した結果、スルーホール内へ充填される樹脂充填材および内層導体回路間の凹部へ充填される樹脂充填材を、層間樹脂絶縁層と同一の樹脂材料で形成すれば、熱膨張係数の違いに起因するはがれやクラックの発生を阻止できることを知見し、以下に示す内容を要旨構成とする本発明を完成するに至った。
(1)すなわち、本発明は、コア基板の両面にそれぞれ形成された内層導体回路上に、樹脂絶縁層を介して外層の導体回路が形成され、上記コア基板の両側に位置する導体回路間の電気的接続が、コア基板に形成されたスルーホールによって行なわれる多層プリント配線板において、
上記スルーホールのランドを含む内層導体回路の表面と、スルーホールの内壁面とに同一種類の粗化処理によって粗化層が形成され、
上記樹脂絶縁層は、所定の加熱条件下において軟化するような樹脂フィルムと、その樹脂フィルムと同一の樹脂組成からなり、かつ、その樹脂フィルムの片面に貼付けられたＢステージ樹脂とからなるフィルム状絶縁材を加熱プレスすることによって形成され、上記スルーホールのランドを含む内層導体回路の側面とコア基板の表面とで規定される凹部およびスルーホールの内壁によって規定される貫通穴内に充填された軟化したＢステージ樹脂層と、そのＢステージ樹脂層を覆った軟化した樹脂フィルム層とが硬化されてなることを特徴とする
上記フィルム状絶縁材は、熱硬化性のポリオレフィン系樹脂またはエポキシ系樹脂を主成分とした樹脂フィルムと、５０〜８０重量％の樹脂成分からなるＢステージ樹脂とを含んでいることが望ましい。
【０００６】
(2) また、本発明は、コア基板の両面にそれぞれ形成された内層導体回路上に、樹脂絶縁層を介して外層の導体回路が形成され、上記コア基板の両側に配置された導体回路間の電気的接続が、コア基板に形成されたスルーホールによって行なわれるビルドアップ構造を有する多層プリント配線板を製造するに当たって、その製造工程中に、少なくとも下記 (a)〜(ｄ) の工程、すなわち、
(a)コア基板を貫通するスルーホールを形成する工程、
(b)そのスルーホールが開口するコア基板の両面に内層導体回路をそれぞれ形成する工程、
(c)上記スルーホールランドを含んだ内層導体回路の上面および側面と、スルーホール内壁面とに同一種類の粗化処理によって粗化層を形成する工程、
(d)その粗化層が形成されたコア基板の表面に対して、所定の加熱条件下において軟化するような樹脂フィルムと、その樹脂フィルムと同一の樹脂組成からなり、かつ、その樹脂フィルムの片面に貼付けられたＢステージ樹脂とからなるフィルム状絶縁材を、そのＢステージ樹脂面を向けて貼付け、上記フィルム状絶縁材を所定の圧力でプレスした後、所定の温度で加熱し、あるいは所定の圧力でプレスすると同時に所定の温度で加熱して、上記Ｂステージ樹脂を軟化せしめて、スルーホールランドを含んだ内層導体回路の側面と基板表面とで規定される凹部およびスルーホールの内壁面によって規定される貫通穴内に、その軟化したＢステージ樹脂を充填するとともに、その軟化したＢステージ樹脂を覆う樹脂フィルムを軟化せしめ、その後、両者を硬化させる工程、を含むことを特徴とする。
上記フィルム状絶縁材は、熱硬化性のポリオレフィン系樹脂またはエポキシ系樹脂を主成分として形成された樹脂フィルムと、５０〜８０重量％の樹脂成分からなるＢステージ樹脂とから形成されることが望ましい。
上記工程(ｄ)におけるポリオレフィン系樹脂を主成分とする樹脂フィルムおよびそのＢステージ樹脂からなるフィルム状絶縁材の加熱プレスは、圧力１〜５０kgf／cm2、温度５０〜２５０℃、加熱プレス時間１〜１２０分間の条件にて行うことが望ましい。
また、上記工程(ｄ)における、エポキシ系樹脂を主成分とする樹脂フィルムおよびそのＢステージ樹脂からなるフィルム状絶縁材の加熱プレスは、圧力１〜５０kgf／cm2、温度５０〜２００℃、加熱プレス時間１〜７０分間の条件にて行うことが望ましい。
さらに、上記工程(ｄ)において、フィルム状絶縁材を加熱しながら金属板または金属ロールを押圧して行うことが望ましい。
【０００７】
【発明の実施形態】
本発明の多層プリント配線板は、スルーホールのランドを含む内層導体回路の表面と、スルーホールの貫通穴の内壁面とに同一種類の粗化処理によって粗化層が形成され、層間樹脂絶縁層が、所定の加熱条件下において軟化するような樹脂フィルムと、その樹脂フィルムと同一の樹脂組成からなり、かつ、その片面に貼付けられたＢステージ樹脂とからなるフィルム状絶縁材の加熱プレスによって形成され、加熱を受けると流動性が大きく低粘度となるＢステージ樹脂が、内層導体回路間の凹部およびスルーホールの貫通穴内の細部にわたって充填され、軟化した樹脂フィルムはそのＢステージ樹脂層を覆った状態で硬化されていることを特徴としている。
【０００８】
すなわち、Ｂステージ樹脂は、加熱プレスを受けると樹脂フィルムの軟化に先だって軟化して低粘度の流体となり、内層導体回路間の凹部およびスルーホールの貫通穴内に細部にわたって充填され得ること、また、樹脂フィルムは、Ｂステージ樹脂が軟化された後に軟化し、Ｂステージ樹脂を覆った状態で、コア基板に設けた内層導体回路を覆う樹脂絶縁層を形成する点にある。
このような構成によれば、従来技術が抱えている、内層導体回路間の凹部に充填された充填材と層間樹脂絶縁層との界面、およびスルーホールの貫通穴に充填した充填材と層間樹脂絶縁層との界面での剥離やクラックの発生を防止できるとともに、加熱を受けると流動性が大きくなるＢステージ樹脂を含んでいるので、スルーホールの貫通穴内への充填が容易となり、スルーホールの貫通穴への絶縁材の未充填や充填不足の発生を阻止できる。さらに、より小さな径のスルーホールへの樹脂充填を可能とする。
【０００９】
本発明においては、上記フィルム状絶縁材を構成する樹脂フィルムと、Ｂステージ樹脂とは、同一の樹脂組成であり、とくに、熱硬化性のポリオレフィン系樹脂またはエポキシ系樹脂を主成分とした樹脂フィルムと、５０〜８０重量％の樹脂成分からなるＢステージ樹脂とから構成されることが好ましい実施の態様である。
上記ポリオレフィン系樹脂は、その一つとしてのシクロオレフィン系樹脂を用いることができる。このシクロオレフィン系樹脂は、誘電率および誘電正接が低いので、ＧＨｚ帯域の高周波信号を用いた場合でも信号の伝播遅延やエラーが起きにくく、さらには、剛性等の機械的特性にも優れるからである。
シクロオレフィン系樹脂としては、２−ノルボルネン、５−エチリデン−２−ノボルネンまたはこれらの誘導体からなる単量体の単独重合または共重合体であることが望ましい。
上記誘導体としては、２−ノルボルネンなどのシクロオレフィンに、架橋を形成するためのアミノ酸残基あるいはマレイン酸変性したもの等が結合したものが挙げられる。
上記共重合体を合成する場合の単量体としては、例えば、エチレン、プロピレンなどがある。その中でも熱硬化性シクロオレフィン系樹脂であることが望ましい。加熱を行って架橋を形成させることにより、より剛性が高くなり機械的特性が向上するからである。
【００１０】
以下、本発明にかかる多層プリント配線板を製造する方法について、一例を挙げて具体的に説明する。
（１）スルーホールおよび内層導体回路の形成
まず、両面に金属層が形成された基板を用意し、この基板にドリルで貫通孔を明け、この貫通孔の壁面および基板表面に、無電解めっきおよび電解めっきを施すことによって、スルーホールを形成する。
ここで、上記基板としては、ガラスエポキシ基板やポリイミド基板、ビスマレイミド−トリアジン樹脂基板、フッ素樹脂基板などの樹脂基板、あるいはこれらの樹脂基板の銅張積層板などを用いることができる。特に、誘電率を考慮する場合は、両面銅張フッ素樹脂基板を用いることが好ましい。この基板は、片面が粗化された銅箔をポリテトラフルオロエチレン等のフッ素樹脂基板に熱圧着したものである。
無電解めっきとしては、銅めっきがよい。フッ素樹脂基板のようにめっきのつきまわりが悪い基板の場合は、有機金属ナトリウムからなる前処理剤（潤工社製、商品名：テトラエッチ）、プラズマ処理などの表面改質を行う。
次に、厚付けのために電解めっきを行う。この電解めっきとしては、銅めっきがよい。
このような無電解めっきおよび電解めっきが形成された基板表面を、常法に従い、パターン状にエッチングして、内層導体回路およびスルーホールランドを形成して、コア基板とする。
そのエッチング液としては、硫酸−過酸化水素の水溶液、過硫酸アンモニウムや過硫酸ナトリウム、過硫酸カリウムなどの過硫酸塩水溶液、塩化第二鉄や塩化第二銅の水溶液がよい。
【００１１】
（２）粗化層の形成
上記コア基板のスルーホールの貫通穴の内壁、スルーホールランドの上面および側面、内層導体回路の上面および側面に、同一種類の粗化層を形成する。
このような粗化層としては、酸化−還元処理による粗化層や、メック社製の「メックエッチボンド」なるエッチング液で処理形成された粗化層、あるいは銅-ニッケル-リンからなる合金めっき粗化層（例えば、荏原ユージライト社製のインタープレート）等がある。
上記酸化還元処理による粗化層は、たとえば、酸化浴として、NaOH（20ｇ／ｌ）、NaCl02（50ｇ／ｌ）、Na3PO4（15.0ｇ／ｌ）の水溶液、還元浴として、NaOH（2.7ｇ／ｌ）、NaBH4（1.0ｇ／ｌ）の水溶液を用いて形成される。
また、上記銅−ニッケル−リン針状合金のめっき水溶液の液組成は、銅イオン濃度、ニッケルイオン濃度、次亜リン酸イオン濃度が、それぞれ 2.2×10-2〜4.1×10-2mol／ｌ、2.2×10-3〜4.1×10-3mol／ｌ、0.20〜0.25mol／ｌであることが望ましい。この範囲で析出する被膜の結晶構造は針状構造になるため、アンカー効果に優れるからである。なお、この無電解めっき浴には上記化合物に加えて錯化剤や添加剤を加えてもよい。
さらに、上記エッチング処理による粗化層は、第二銅錯体と有機酸の混合水溶液を用いて形成され、エッチング液の液組成としては、たとえば、イミダゾール銅(ＩＩ)錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部を混合した水溶液とする。
本発明では、スルーホールランドを含む内層導体回路の上面および側面、およびスルーホールの貫通穴の内壁面を同時に粗化処理するため、多層プリント配線板の製造工程が短縮され、製造コストが低減できるとともに、粗化形態の違いにより発生するクラックの発生を防止できる。
【００１２】
（３）層間樹脂絶縁層の形成
（ａ）上記（２）において粗化処理した基板に対して、樹脂フィルムと、その片面に貼付けられ、樹脂フィルムと同一樹脂からなるＢステージ樹脂とを含むフィルム状絶縁材を、そのＢステージ樹脂面を基板に向けた状態で貼付ける。
このフィルム状絶縁材を構成する樹脂フィルムは、熱硬化性のポリオレフィン系樹脂またはエポキシ系樹脂を主成分とした樹脂から形成され、Ｂステージ樹脂は、５０〜８０重量％の樹脂成分から形成されるのが好ましい。
上記樹脂フィルムやＢステージ樹脂の厚みは、内層導体回路の厚みや、スルーホールのアスペクト比、樹脂自体の硬化収縮等を考慮して決められ、とくに、Ｂステージ樹脂の厚さは、加熱プレスによって、スルーホールの貫通穴をほぼ完全に埋めることができるような範囲に選択されることが望ましい。
すなわち、Ｂステージ樹脂の厚みは本質的であり、基板の表裏両面からスルーホールの貫通穴に充填されたＢステージ樹脂同士が貫通穴内で流動し結合でき、それによって、スルーホールの貫通穴内での剥離がなくなり、接続信頼性を大幅に向上させることができる。
【００１３】
（ｂ）次に、基板上に貼付けられたフィルム状絶縁材を、その樹脂フィルム上から金属板や金属ロールを用いて加熱しながら押圧（加熱プレス）して、軟化させ、充填終了後に硬化させる。
ここで用いる金属板や金属ロールは、ステンレス製のものがよい。その理由は耐腐食性に優れるからである。
加熱プレスは、フィルム状絶縁材を貼付けた基板を金属板または金属ロールにて挟持し、加熱雰囲気でプレスすることにより行なう。
この加熱プレスにより、まずＢステージ樹脂が軟化して、スルーホールランドを含む内層導体回路間の凹部およびスルーホールの貫通穴の細部にわたって充填され、その後、樹脂フィルムが軟化して、Ｂステージ樹脂層を覆うとともにスルーホールランドを含む内層導体回路の表面を覆った状態で、その表面が平坦化される。
上記加熱プレス工程におけるプレス圧力、加熱温度、プレス時間は、フィルム状絶縁材に含まれる樹脂により異なる。例えば、ポリオレフィン系樹脂を主成分とした樹脂フィルムと、そのＢステージ樹脂からなるフィルム状絶縁材の場合は、プレス圧力：１〜５０kgf／cm2、加熱温度：５０〜２５０℃、加熱プレス時間：１〜１２０分とすることが望ましい。
加熱プレス条件に上記のような限定を加えた理由は、プレス圧力が１kgf／cm2未満、加熱温度が５０℃未満、加熱プレス時間が１分未満である場合には、流動化した樹脂が、スルーホールの貫通穴に十分に充填されないからであり、一方、プレス圧力が５０kgf／cm2を超えると、樹脂の流れ出しが発生するからであり、加熱温度２５０℃を超えると、コア材にダメージを与えるからであり、加熱プレス時間が１２０分を超えると、生産性に乏しいからである。
また、エポキシ系樹脂を主成分とする樹脂フィルムと、そのＢステージ樹脂からなるフィルム状絶縁材を用いる場合は、プレス圧力を１〜５０ kgf／cm2 、加熱温度を５０〜２００℃、加熱プレス時間を１〜７０分とすることが望ましく、このような加熱プレス条件に制限を設けたのは、ポリオレフィン系樹脂を主成分とする樹脂フィルムと、そのＢステージ樹脂とからなるフィルム状絶縁材の場合と同様の理由である。
なお、この実施形態においては、フィルム状絶縁材を加熱しながらプレスして軟化させたが、始めにフィルム状絶縁材に所定の圧力を加えて、その後、加熱して軟化させることもできる。また、上記加熱プレス工程は、減圧下において行うことが好ましい実施の形態である。
【００１４】
（４）ビアホールおよび外層導体回路の形成
（ａ）上記（３）にて形成した層間樹脂絶縁層内に、内層導体回路と外層導体回路（後に形成する）との間、あるいはその外層導体回路とスルーホールランドとの電気的接続を確保するために、ビアホール形成用の開口を設ける。
このビアホール形成用の開口は、レーザ光照射によって行う。このとき、使用されるレーザ光としては、炭酸ガスレーザ、紫外線レーザ、エキシマレーザなどが使用されるが、炭酸ガスレーザによる加工が好適である。
上記炭酸ガスレーザの照射条件は、、パルスエネルギーが０．５〜２００ｍＪ、パルス幅が１０−８〜１０−３μｓ、パルス間隔が０．１ｍｓ以上、ショット数が１〜１００であることが望ましい。
このようなレーザ光照射による開口形成の後、デスミア処理を行なう。
このデスミア処理は、クロム酸、過マンガン酸塩などの水溶液からなる酸化剤を使用して行うことができ、また酸素プラズマなどで処理してもよい。
【００１５】
（ｂ）次に、ビアホール形成用の開口内および層間樹脂絶縁層の表面に、めっきまたはスパッタリング等によって、薄付け導体層を形成する。
めっきにより形成する場合には、まず、層間樹脂絶縁層に無電解めっき用の触媒核を付与する。一般に触媒核は、パラジウム−スズコロイドであり、この溶液に基板を浸漬、乾燥、加熱処理して樹脂表面に触媒核を固定する。
また、金属核をＣＶＤ、スパッタ、プラズマにより樹脂表面に打ち込んで触媒核とすることができる。この場合、樹脂表面に金属核が埋め込まれることになり、この金属核を中心にめっきが析出して導体回路が形成されるため、密着性を確保できる。この金属核としては、パラジウム、銀、金、白金、チタン、銅およびニッケルから選ばれる少なくとも１種以上がよい。なお、金属核の量は、20μｇ／cm2 以下がよい。この量を超えると金属核を除去しなければならないからである。
ついで、無電解めっきまたはスパッタリングを施して、ビアホール形成用開口内および層間樹脂絶縁層の表面に薄膜の無電解めっき膜またはスパッタ膜を形成する。このとき、無電解めっき膜またはスパッタ膜の厚みは、 0.1〜5.0μｍ、より望ましくは 0.5〜3.0μｍとする。
【００１６】
（ｃ） 次に、この無電解めっき膜またはスパッタ膜上にめっきレジストを形成する。めっきレジスト組成物としては、特にクレゾールノボラック型エポキシ樹脂やフェノールノボラック型エポキシ樹脂のアクリレートとイミダゾール硬化剤からなる組成物を用いることが望ましいが、他に市販品のドライフィルムを使用することもできる。
【００１７】
（ｄ） 次に、無電解めっき膜を形成した基板を、10〜35℃、望ましくは15〜30℃の水で水洗する。
この理由は、水洗温度が35℃を超えると水が揮発してしまい、無電解めっき膜の表面が乾燥して、酸化してしまい、電解めっき膜が析出しない。そのため、エッチング処理により、無電解めっき膜が溶解してしまい、導体が存在しない部分が生じてしまう。一方、10℃未満では水に対する汚染物質の溶解度が低下し、洗浄力が低下してしまうからである。特に、ビアホールのランドの径が 200μｍ以下になると、めっきレジストが水をはじくため、水が揮発しやすく、電解めっきの未析出という問題が発生しやすい。
なお、洗浄水の中には、各種の界面活性剤、酸、アルカリを添加しておいてもよい。また、洗浄後に硫酸などの酸で洗浄してもよい。
【００１８】
（ｅ） 次に、めっきレジスト非形成部に電解めっきを施して、外層導体回路、ならびにビアホールとなる導体層を設ける。
ここで、上記電解めっきとしては、銅めっきを用いることが望ましく、その厚みは、10〜20μｍがよい。
【００１９】
（ｆ）さらに、めっきレジストを除去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウムなどの水溶液からなるエッチング液でめっきレジスト下の無電解めっき膜あるいはスパッタ膜を溶解除去し、無電解めっき膜あるいはスパッタ膜と電解めっき膜の２層からなる独立した外層導体回路、ならびにビアホールを得る。
【００２０】
（５）配線基板の多層化
上記(４)で形成した外層導体回路の表面に粗化層を形成した後、前記(３)および(４)の工程を繰り返してさらに外層の導体回路を設けることにより、所定の多層プリント配線板を製造する。
【００２１】
【実施例】
（実施例１）
(１)厚さ 0.8ｍｍのＢＴ樹脂（ビスマレイミドトリアジン）からなる基板１の両面に、18μｍの銅箔８がラミネートされている銅張積層板を出発材料として用いた（図１参照）。まず、この銅貼積層板をドリル削孔し、続いてめっきレジストを形成した後、この基板に無電解銅めっき処理を施して、直径が３００μｍのスルーホール９を形成し（図２参照）、さらに、常法にしたがって、銅箔を回路パターン形状にエッチングすることにより、基板の両面に内層導体回路４およびスルーホールランド１０を形成した（図３参照）。
【００２２】
（２）次に、内層導体回路４の側面を含む全表面、スルーホールランド１０の側面を含む全表面、およびスルーホール９の内壁面に、厚さ ２．５μｍの銅-ニッケル-リン合金からなる粗化層（凹凸層）１１を形成する（図４参照）。
その形成方法は以下のようである。即ち、基板を酸性脱脂してソフトエッチングし、次いで、塩化パラジウムと有機酸からなる触媒溶液で処理して、Pd触媒を付与し、この触媒を活性化した後、硫酸銅８ｇ／ｌ、硫酸ニッケル 0.6ｇ／ｌ、クエン酸15ｇ／ｌ、次亜リン酸ナトリウム29ｇ／ｌ、ホウ酸31ｇ／ｌ、界面活性剤（日信化学工業製、サーフィノール465） 0.1ｇ／ｌの水溶液からなるｐＨ＝９の無電解めっき浴にてめっきを施して、銅-ニッケル-リン合金からなる粗化層１１を設けた。
【００２３】
(３） 前記(２)で粗化層１１を形成した基板表面に、ポリオレフィン系樹脂を８０重量％含んだ樹脂絶縁材からなる厚さ２５μｍの樹脂フィルム２ａと、その片面に、同一の樹脂成分８０重量％含んだ厚さ３０μｍのＢステージ樹脂２ｂを貼付けたフィルム状絶縁材２を、Ｂステージ樹脂２ｂを基板表面に向けて配置させた後、ステンレス板１９で挟み、７kgf/cm2で加圧し、加熱炉内において１００℃で加熱しながら、３分間加熱プレスした（図５参照）。
この加熱プレスにより、まず、Ｂステージ樹脂２ｂが軟化して、スルーホールランド１０を含む内層導体回路間の凹部およびスルーホールの貫通穴の細部にわたって充填され、その後、樹脂フィルム２ａが軟化してＢステージ樹脂層および内層導体回路の表面を覆った状態で、その表面が平坦化される（図６参照）。
なお、樹脂フィルム２ａを構成するポリオレフィン系樹脂としては、シクロオレフィン系樹脂を用いてもよい。
【００２４】
(４) 前記(３)で平坦化した層間樹脂絶縁層２の両面に、波長が10.4μｍの炭酸ガスレーザを用いて、パルスエネルギーが１００ｍＪ、パルス幅が１０−６μｓ、パルス間隔が１．０ｍｓ以上、ショット数が５の照射条件で、直径が８０μｍのバイアホール形成用の開口６を形成した。（図７参照）。
さらに、ＣＦ４および酸素混合気体のプラズマ処理により、デスミアおよびポリオレフィン系樹脂絶縁層表面の改質を行った。この改質により、表面には、ＯＨ基やカルボニル基、ＣＯＯＨ基などの親水性基が確認された。
なお、酸素プラズマ処理条件は、電力800Ｗ、0.1 Torr、2分間である。
【００２５】
(５)さらに、パラジウム触媒（アトテック製）を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付与した後（図８参照）、以下の組成の無電解銅めっき水溶液中に基板を浸漬して、厚さ0.9μｍの無電解銅めっき膜１２を形成した（図９参照）。
〔無電解めっき水溶液〕
ＥＤＴＡ 150 ｇ／ｌ
硫酸銅 20 ｇ／ｌ
ＨＣＨＯ 30 ml／ｌ
ＮａＯＨ 40 ｇ／ｌ
α、α’−ビピリジル 80 mg／ｌ
ＰＥＧ 0.1 ｇ／ｌ
〔無電解めっき条件〕
70℃の液温度で30分
【００２６】
(６)前記(５) で形成した無電解めっき膜１２上に市販の感光性ドライフィルムを張り付け、マスクを載置して、100 mJ／cm2 で露光、0.8 ％炭酸ナトリウムで現像処理し、厚さ15μｍのめっきレジスト３を設けた（図１０参照）。
(７)ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解銅めっきを施し、厚さ２０μｍの電解銅めっき膜１３を形成した（図１１参照）。
〔電解めっき水溶液〕
硫酸 180 ｇ／ｌ
硫酸銅 80 ｇ／ｌ
添加剤（アドテックジャパン製、カパラシドＧＬ）
１ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ2
時間 30分
温度 室温
【００２７】
(７)めっきレジスト３を５％ＫＯＨ水溶液で剥離除去した後、そのめっきレジスト下の無電解銅めっき膜１２を硫酸と過酸化水素の混合液でエッチング処理して溶解除去し、無電解銅めっき膜１２と電解銅めっき膜１３からなる厚さ18μｍの外層導体回路（バイアホールを含む）５を形成した（図１２参照）。
【００２８】
(８)外層導体回路５を形成した基板を、硫酸銅８ｇ／ｌ、硫酸ニッケル 0.6ｇ／ｌ、クエン酸15ｇ／ｌ、次亜リン酸ナトリウム29ｇ／ｌ、ホウ酸31ｇ／ｌ、界面活性剤（日信化学工業製、サーフィノール465 ） 0.1ｇ／ｌの水溶液からなるｐＨ＝９の無電解めっき液に浸漬し、該導体回路の表面に厚さ３μｍの銅−ニッケル−リンからなる粗化層１１を形成した（図１３参照）。このとき、形成した粗化層をＥＰＭＡ（蛍光Ｘ線分析装置）で分析したところ、Cu：98 mol％、Ni： 1.5 mol％、Ｐ： 0.5 mol％の組成比であった。
【００２９】
(９)前記 (３)〜(８)の工程を繰り返すことにより、さらに外層の導体回路を形成し、多層配線板を得た。（図１４〜図１９参照）。
(１０)一方、DMDGに溶解させた60wt％のクレゾールノボラック型エポキシ樹脂（日本化薬製）のエポキシ基50％をアクリル化した感光性付与のオリゴマー（分子量4000）を 46.67重量部、メチルエチルケトンに溶解させた80wt％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート1001）15.0重量部、イミダゾール硬化剤（四国化成製、2E4MZ-CN）1.6 重量部、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ604 ）３重量部、同じく多価アクリルモノマー（共栄社化学製、DPE6A ） 1.5重量部、分散系消泡剤（サンノプコ社製、Ｓ−65）0.71重量部を混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン（関東化学製）を２重量部、光増感剤としてのミヒラーケトン（関東化学製）0.2 重量部を加えて、ソルダーレジスト組成物を得た。
【００３０】
(１１)前記(９)で得た多層配線基板の両面に、上記ソルダーレジスト組成物を20μｍの厚さで塗布した。次いで、70℃で20分間、70℃で30分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５mmのソーダライムガラス基板を、クロム層が形成された側をソルダーレジスト層に密着させて1000mJ／cm2 の紫外線で露光し、DMTG現像処理した。さらに、80℃で１時間、 100℃で１時間、 120℃で１時間、 150℃で３時間の条件で加熱処理し、はんだパッドの上面、ビアホールおよびランド部分を開口した（開口径 200μｍ）ソルダーレジストパターン層（厚み20μｍ）１４を形成した。
【００３１】
(１２)次に、ソルダーレジストパターン層を形成した基板を、塩化ニッケル30ｇ／ｌ、次亜リン酸ナトリウム10ｇ／ｌ、クエン酸ナトリウム10ｇ／ｌの水溶液からなるｐＨ＝５の無電解ニッケルめっき液に20分間浸漬して、開口部に厚さ５μｍのニッケルめっき層１５を形成した。さらに、その基板を、シアン化金カリウム２ｇ／ｌ、塩化アンモニウム75ｇ／ｌ、クエン酸ナトリウム50ｇ／ｌ、次亜リン酸ナトリウム10ｇ／ｌの水溶液からなる無電解金めっき液に93℃の条件で23秒間浸漬して、ニッケルめっき層上に厚さ0.03μｍの金めっき層１６を形成した。
(１３)そして、ソルダーレジストパターン層の開口部に、はんだペーストを印刷して 200℃でリフローすることによりはんだバンプ（はんだ体）を形成し、はんだバンプ１７を有する多層プリント配線板を製造した（図２０参照）。
【００３２】
（実施例２）
層間樹脂絶縁層の形成に際して、エポキシ系樹脂を８０重量％含んだ樹脂絶縁材からなる厚さ２５μｍの樹脂フィルムと、それと同一の樹脂を８０重量％含んだ、厚さ３０μｍのＢステージ樹脂とからなるフィルム状絶縁材を貼着した後、ステンレス板で挟み、７kgf/cm2で加圧し、加熱炉内で１００℃で加熱しながら、３分間加熱プレスしたこと以外は、実施例１と同様にして４層配線板を製造した。
【００３３】
（比較例１）
（１）厚さ 0.８mmのＢＴ（ビスマレイミドトリアジン）樹脂からなる基板１の両面に18μｍの銅箔８がラミネートされてなる銅張積層板を出発材料とした（図２１参照）。まず、この銅張積層板をドリル削孔し、無電解銅めっきおよび電解銅めっきを施し、パターン状にエッチングすることにより、基板１の両面に内層導体回路４とスルーホール９を形成した。
この内層導体回路４とスルーホール９の表面を酸化（黒化）−還元処理して粗化し（図２２参照）、導体回路間とスルーホール内に、充填樹脂２０としてビスフェノールＦ型エポキシ樹脂を充填した後（図２３参照）、その基板表面を、導体回路表面およびスルーホールのランド表面が露出するまで研磨して平坦化した（図２４参照）。
【００３４】
（２） 前記(1) の処理を施した基板を水洗いし、乾燥した後、その基板を酸性脱脂してソフトエッチングし、次いで、塩化パラジウムと有機酸からなる触媒溶液で処理して、パラジウム触媒を付与し、この触媒を活性化した後、硫酸銅８ｇ／ｌ、硫酸ニッケル 0.6ｇ／ｌ、クエン酸15ｇ／ｌ、次亜リン酸ナトリウム29ｇ／ｌ、ホウ酸31ｇ／ｌ、界面活性剤 0.1ｇ／ｌ、ｐＨ＝９からなる無電解めっき浴にてめっきを施し、銅導体回路の露出した表面にCu−Ni−Ｐ合金からなる厚さ 2.5μｍの粗化層1１１（凹凸層）を形成した。
さらに，その基板を、0.1mol／ｌホウふっ化スズ−1.0mol／ｌチオ尿素液からなる無電解スズ置換めっき浴に50℃で１時間浸漬し、前記粗化層11の表面に厚さ 0.3μｍのスズ置換めっき層を設けた（図２５参照、但しスズ層については図示しない）。
【００３５】
（３）基板の両面に、厚さ５０μｍの熱硬化型ポリオレフィン系樹脂シートを温度５０〜８０ ℃まで昇温しながら、圧力７ｋg／cm２で加熱プレスして積層し、ポリオレフィン系樹脂からなる層間樹脂絶縁層２２を設けた(図２６参照)。
【００３６】
（４）波長10.4μｍの炭酸ガスレーザを用いて、パルスエネルギーが１００ｍＪ、パルス幅が１０−６μｓ、パルス間隔が１．０ｍｓ以上、ショット数が５の照射条件のもとで、ポリオレフィン系樹脂からなる樹脂絶縁層２２に直径８０μｍのバイアホール用開口６を設けた（図２７参照）。
その後、実施例１の上記（５）〜（１３）と同様の処理を行って、4層配線板を製造した。
【００３７】
このように実施例１、実施例２および比較例１にしたがって製造した多層プリント配線板について、−55〜125 ℃で1000回のヒートサイクル試験を実施し、光学顕微鏡により層間樹脂絶縁層中のクラックの有無およびスルーホール内での剥離の有無を確認した。
その結果、実施例１および実施例２については、層間樹脂絶縁層中のクラックの発生およびスルーホール内での剥離が観察されず、比較例１については、層間樹脂絶縁層中のクラックの発生およびスルーホール内での剥離が観察された。
【００３８】
【発明の効果】
以上説明したように本発明によれば、層間樹脂絶縁層を形成するフィルム状絶縁材が、所定の加熱条件下で軟化する樹脂フィルムと、加熱を受けると流動性が大きくなるＢステージ樹脂とを含んでいるので、樹脂フィルム側からの加熱プレスによって軟化し低粘度となったＢステージ樹脂が、導体回路間の凹部やスルーホールの貫通穴内へ入り込んで容易に充填される。したがって、スルーホールの貫通穴への樹脂絶縁材の未充填や充填不足の発生を阻止できる。
また、樹脂フィルムとＢステージ樹脂とが同一樹脂から形成されるので、従来のようなスルーホールランドを含む導体回路と層間樹脂絶縁層との界面における、樹脂材料の熱膨張係数の違いに起因するクラックの発生を効果的に阻止することができる。
【００３９】
【図面の簡単な説明】
【図１】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図２】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図３】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図４】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図５】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図６】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図７】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図８】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図９】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図１０】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図１１】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図１２】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図１３】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図１４】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図１５】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図１６】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図１７】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図１８】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図１９】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図２０】 本発明にかかる多層プリント配線板の実施例１の製造工程の一部を示す図である。
【図２１】 本発明にかかる多層プリント配線板の比較例１の製造工程の一部を示す図である。
【図２２】 本発明にかかる多層プリント配線板の比較例１の製造工程の一部を示す図である。
【図２３】 本発明にかかる多層プリント配線板の比較例１の製造工程の一部を示す図である。
【図２４】 本発明にかかる多層プリント配線板の比較例１の製造工程の一部を示す図である。
【図２５】本発明にかかる多層プリント配線板の比較例１の製造工程の一部を示す図である。
【図２６】 本発明にかかる多層プリント配線板の比較例１の製造工程の一部を示す図である。
【図２７】 本発明にかかる多層プリント配線板の比較例１の製造工程の一部を示す図である。
【００４０】
【符号の説明】
１ 基板
２ 層間樹脂絶縁層
２ａ 樹脂フィルム
２ｂ Ｂステージ樹脂
３ エッチングレジスト
４ 内層導体回路
５ 外層導体回路
６ ビアホール形成用開口
７ ビアホール
８ 銅箔
９ スルーホール
１０ スルーホールランド
１１ 粗化層
１２ 無電解銅めっき膜
１３ 電解銅めっき膜
１４ ソルダーレジスト層
１５ ニッケルめっき層
１６ 金めっき層
１７ はんだバンプ
１９ プレス板BACKGROUND OF THE INVENTION
The present invention relates to a multilayer printed wiring board and a method for producing the same, and particularly proposes a multilayer printed wiring board having excellent heat cycle resistance.
[0002]
[Prior art]
In recent years, so-called build-up multilayer wiring boards have attracted attention because of the demand for higher density of multilayer wiring boards. This build-up multilayer wiring board is manufactured by a method disclosed in, for example, Japanese Patent Publication No. 4-55555. That is, an insulating material made of a photosensitive electroless plating adhesive is applied to the core substrate, and after drying and developing, an interlayer insulating material layer having openings for via holes is formed. After roughening the surface of this interlayer insulating material layer by treatment with an oxidizing agent, etc., a plating resist is provided on the roughened surface, and then electroless plating is applied to the non-resist forming portion to form via holes and conductor circuits. By forming and repeating such a process a plurality of times, a multilayer build-up wiring board can be obtained.
[0003]
In such a multilayer printed wiring board, further multilayering can be achieved by providing through-holes in the core substrate and connecting the conductor circuits in the inner layer.
In this type of multilayer printed wiring board having a through hole in the core substrate, first, an inner layer conductor circuit including the through hole is formed on the core substrate, and then a roughening by oxidation-reduction treatment is performed on the inner wall surface of the through hole and the inner layer conductor circuit surface. The through hole is filled with a resin filler and the recess between the inner conductor circuits is filled with a resin filler, and the substrate surface is flattened by polishing. An interlayer resin insulation layer was formed by applying a roughening plating such as an alloy plating made of copper-nickel-phosphorus made by the company, and applying a resin insulation agent or pasting it in the form of a sheet.
[0004]
[Problems to be solved by the invention]
However, in such a methodTheSince the resin filling into the through hole, the filling of the resin in the recesses between the inner layer conductor circuits and the formation of the interlayer resin insulation layer are performed by different processes using different resin insulation materials, the number of manufacturing processes increases accordingly. At the same time, complicated management such as the viscosity of each resin insulating material to be filled is required, which eventually increases the cost of the manufactured multilayer printed wiring board.
In addition, due to heat cycle tests and thermal shocks, peeling and cracks are caused at the interface between each resin filler and interlayer resin insulation layer due to the difference in thermal expansion coefficient between each resin insulation material and interlayer resin insulation material. There was also a problem. Further, in such a method, after embedding the resin filler, a part of the inner layer conductor circuit is removed by the polishing process for flattening the resin surface, or the cutting stress during the polishing process is removed. There is also a problem that cracks are more likely to occur due to the residual of the above.
The present invention has been made in order to solve the above-described problems of the prior art, and its purpose is due to the difference in thermal expansion coefficient between the resin filler and the interlayer resin insulation material under conditions such as heat cycle. An object of the present invention is to propose a multilayer printed wiring board that prevents the occurrence of peeling and cracks and a method for manufacturing the same.
[0005]
[Means for Solving the Problems]
As a result of intensive research aimed at the realization of the above object, the inventors have found that the resin filler filled in the through hole and the resin filler filled in the recess between the inner layer conductor circuits are the same resin as the interlayer resin insulation layer. It has been found that if it is formed of a material, it is possible to prevent the occurrence of peeling and cracks due to the difference in thermal expansion coefficient, and the present invention having the following contents as a summary configuration has been completed.
(1) That is, the present invention is formed on both surfaces of the core substrate.Inner layerA multilayer printed wiring in which a conductor circuit of an outer layer is formed on a conductor circuit via a resin insulating layer, and electrical connection between conductor circuits located on both sides of the core substrate is performed by through holes formed in the core substrate. In the board,
A roughening layer is formed by the same kind of roughening treatment on the surface of the inner conductor circuit including the land of the through hole and the inner wall surface of the through hole,
The resin insulation layer is a resin film that softens under predetermined heating conditions;Consisting of the same resin composition as the resin film, andB-stage resin affixed to one side of the resin filmConsist ofFilm insulationBy heating pressFormed through holeofA softened B-stage resin layer filled in a through hole defined by a recess defined by the side surface of the inner-layer conductor circuit including the land and the surface of the core substrate and an inner wall of the through-hole, and the B-stage resin layer covered It is characterized by being cured with a softened resin film layer
the aboveThe film-like insulating material desirably contains a resin film mainly composed of a thermosetting polyolefin resin or epoxy resin and a B stage resin composed of 50 to 80% by weight of a resin component.
[0006]
(2) Further, the present invention is formed on both surfaces of the core substrate, respectively.Inner layerBuild-up in which a conductor circuit of an outer layer is formed on a conductor circuit through a resin insulating layer, and electrical connection between conductor circuits arranged on both sides of the core substrate is made by through holes formed in the core substrate. In manufacturing a multilayer printed wiring board having a structure, during the manufacturing process, at least the following steps (a) to (d):
(a) forming a through hole penetrating the core substrate;
(b) forming inner layer conductor circuits on both sides of the core substrate where the through-holes are opened,
(c) The upper and side surfaces of the inner layer conductor circuit including the through hole land and the inner wall surface of the through holeBy the same type of roughening treatmentForming a roughened layer;
(d) a resin film that softens under a predetermined heating condition with respect to the surface of the core substrate on which the roughened layer is formed;Consisting of the same resin composition as the resin film, andB-stage resin affixed to one side of the resin filmConsist ofA film-like insulating material is attached with its B-stage resin surface facing, and the film-like insulating material is pressed at a predetermined pressure and then heated at a predetermined temperature, or at a predetermined pressure and simultaneously heated at a predetermined temperature. Then, the B-stage resin is softened, and the softened B in the through hole defined by the recess defined by the side surface of the inner layer conductor circuit including the through-hole land and the substrate surface and the inner wall surface of the through-hole. A step of filling the stage resin, softening a resin film covering the softened B stage resin, and thereafter curing the resin film is characterized.
the aboveThe film-like insulating material is desirably formed from a resin film formed mainly of a thermosetting polyolefin resin or epoxy resin, and a B-stage resin composed of 50 to 80% by weight of a resin component.
In the step (d), the heat press of the resin film mainly composed of polyolefin resin and the film-like insulating material comprising the B-stage resin is performed at a pressure of 1 to 50 kgf / cm.2It is desirable to carry out under the conditions of a temperature of 50 to 250 ° C. and a heating press time of 1 to 120 minutes.
Further, in the above step (d), the heating press of the resin film mainly composed of epoxy resin and the film-like insulating material comprising the B-stage resin is performed at a pressure of 1 to 50 kgf / cm.2It is desirable to carry out under the conditions of a temperature of 50 to 200 ° C. and a heating press time of 1 to 70 minutes.
Further, in the step (d), it is preferable to press the metal plate or the metal roll while heating the film-like insulating material.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
The multilayer printed wiring board of the present invention isA roughening layer is formed by the same kind of roughening treatment on the surface of the inner conductor circuit including the land of the through hole and the inner wall surface of the through hole of the through hole,A resin film in which the interlayer resin insulation layer softens under predetermined heating conditions;Consisting of the same resin composition as the resin film, and, B stage resin affixed to one sideConsist ofB-stage resin, which is formed by heating press of film-like insulating material and has high fluidity and low viscosity when heated, is filled in the recesses between the inner layer conductor circuits and the details in the through holes of the through holes, and is softened Is characterized by being cured with its B-stage resin layer covered.
[0008]
That is, the B-stage resin softens to a low-viscosity fluid prior to softening of the resin film when subjected to a heat press, and can be filled in the recesses between the inner layer conductor circuits and the through-holes of the through-holes in detail. The film is characterized in that after the B-stage resin is softened, the film is softened and a resin insulating layer covering the inner-layer conductor circuit provided on the core substrate is formed in a state of covering the B-stage resin.
According to such a configuration, the interface between the filling material filled in the recesses between the inner layer conductor circuits and the interlayer resin insulation layer, and the filling material filled in the through hole of the through hole and the interlayer resin, which the prior art has Since it contains B-stage resin that can prevent peeling and cracking at the interface with the insulating layer and increase fluidity when heated, it can be easily filled into the through hole. It is possible to prevent the through hole from being filled with an insulating material or insufficiently filled. Furthermore, it is possible to fill the resin into a through hole having a smaller diameter.
[0009]
In the present invention,The resin film constituting the film-like insulating material and the B-stage resin have the same resin compositionAndIn particular, it is a preferred embodiment to be composed of a resin film mainly composed of a thermosetting polyolefin resin or epoxy resin and a B stage resin composed of 50 to 80% by weight of a resin component.
As the polyolefin resin, a cycloolefin resin as one of them can be used. Since this cycloolefin resin has a low dielectric constant and dielectric loss tangent, signal propagation delays and errors are less likely to occur even when high-frequency signals in the GHz band are used, and it is also excellent in mechanical properties such as rigidity. is there.
The cycloolefin-based resin is preferably a homopolymer or copolymer of a monomer composed of 2-norbornene, 5-ethylidene-2-nobornene or a derivative thereof.
Examples of the derivative include a derivative obtained by binding a cycloolefin such as 2-norbornene to an amino acid residue or maleic acid-modified one for forming a bridge.
Examples of the monomer for synthesizing the copolymer include ethylene and propylene. Among these, a thermosetting cycloolefin resin is desirable. This is because by heating to form a crosslink, the rigidity becomes higher and the mechanical properties are improved.
[0010]
Hereinafter, a method for producing a multilayer printed wiring board according to the present invention will be specifically described with an example.
(1) Formation of through hole and inner layer conductor circuit
First, a substrate with a metal layer formed on both sides is prepared, a through hole is drilled in this substrate, and through holes are formed by electroless plating and electrolytic plating on the wall surface of the through hole and the substrate surface. To do.
Here, as the substrate, a glass epoxy substrate, a polyimide substrate, a bismaleimide-triazine resin substrate, a resin substrate such as a fluororesin substrate, or a copper-clad laminate of these resin substrates can be used. In particular, when considering the dielectric constant, it is preferable to use a double-sided copper-clad fluororesin substrate. This substrate is obtained by thermocompression bonding a copper foil having one surface roughened to a fluororesin substrate such as polytetrafluoroethylene.
As electroless plating, copper plating is preferable. Fluorine resinsubstrateIn the case of a substrate with poor plating contact, surface modification such as pretreatment agent (made by Junko Co., Ltd., trade name: Tetra Etch) made of organometallic sodium and plasma treatment is performed.
Next, electrolytic plating is performed for thickening. As this electrolytic plating, copper plating is preferable.
The substrate surface on which such electroless plating and electrolytic plating are formed is etched into a pattern according to a conventional method to form an inner layer conductor circuit and through-hole lands, thereby forming a core substrate.
As the etching solution, an aqueous solution of sulfuric acid-hydrogen peroxide, an aqueous solution of persulfate such as ammonium persulfate, sodium persulfate, or potassium persulfate, or an aqueous solution of ferric chloride or cupric chloride is preferable.
[0011]
(2) Formation of roughened layer
The same kind of roughening layer is formed on the inner wall of the through hole of the through hole of the core substrate, the upper surface and the side surface of the through hole land, and the upper surface and the side surface of the inner layer conductor circuit.
Examples of such a roughened layer include a roughened layer formed by oxidation-reduction treatment, a roughened layer formed by treatment with an etching solution called “Meck Etch Bond” manufactured by MEC, or an alloy plating made of copper-nickel-phosphorus. There are roughened layers (for example, an interplate manufactured by Ebara Eugelite).
The roughened layer by the oxidation-reduction treatment can be prepared by using, for example, NaOH (20 g / l), NaCl0 as an oxidation bath.2(50g / l), NaThreePOFour(15.0 g / l) aqueous solution, as a reducing bath, NaOH (2.7 g / l), NaBHFourIt is formed using (1.0 g / l) aqueous solution.
The copper-nickel-phosphorous needle-like alloy plating solution has a copper ion concentration, a nickel ion concentration, and a hypophosphite ion concentration of 2.2 × 10.-2~ 4.1 × 10-2mol / l, 2.2 × 10-3~ 4.1 × 10-3It is desirable to be mol / l, 0.20 to 0.25 mol / l. This is because the crystal structure of the coating deposited in this range becomes a needle-like structure, and thus the anchor effect is excellent. In addition to the above compounds, complexing agents and additives may be added to the electroless plating bath.
Furthermore, the roughened layer by the etching treatment is formed using a mixed aqueous solution of a cupric complex and an organic acid. The liquid composition of the etching solution includes, for example, 10 parts by weight of imidazole copper (II) complex, 7 glycolic acid. An aqueous solution in which 5 parts by weight of potassium chloride and 5 parts by weight of potassium chloride are mixed is used.
In the present invention, since the top surface and side surfaces of the inner layer conductor circuit including the through-hole lands and the inner wall surface of the through-hole of the through-hole are simultaneously roughened, the manufacturing process of the multilayer printed wiring board can be shortened and the manufacturing cost can be reduced. In addition, it is possible to prevent the occurrence of cracks due to the difference in the roughening form.
[0012]
(3) Formation of interlayer resin insulation layer
(A) A film-like insulating material including a resin film and a B-stage resin made of the same resin as the resin film is attached to the roughened substrate in (2), and the B-stage resin Affix with the surface facing the board.
The resin film constituting the film-like insulating material is formed from a resin mainly composed of a thermosetting polyolefin resin or epoxy resin, and the B stage resin is formed from 50 to 80% by weight of a resin component. Is preferred.
The thickness of the resin film or B-stage resin is determined in consideration of the thickness of the inner layer conductor circuit, the aspect ratio of the through hole, the curing shrinkage of the resin itself, etc. In particular, the thickness of the B-stage resin is determined by heating press. It is desirable that the range be selected so that the through hole of the through hole can be almost completely filled.
That is, the thickness of the B stage resin is essential, and the B stage resin filled in the through hole of the through hole can flow and bond in the through hole from both the front and back surfaces of the substrate, and thereby, in the through hole of the through hole. Separation is eliminated and connection reliability can be greatly improved.
[0013]
(B) Next, the film-like insulating material affixed on the substrate is pressed (heated press) while being heated from above the resin film using a metal plate or a metal roll, softened, and cured after completion of filling. .
The metal plate or metal roll used here is preferably made of stainless steel. The reason is that it has excellent corrosion resistance.
The heating press is performed by sandwiching a substrate on which a film-like insulating material is attached with a metal plate or a metal roll and pressing in a heated atmosphere.
By this heating press, the B-stage resin is first softened and filled in the details of the recesses between the inner layer conductor circuits including the through-hole lands and the through-holes of the through-holes, and then the resin film is softened and the B-stage resin layer And the surface of the inner layer conductor circuit including the through-hole land is flattened in a state where the surface is covered.
The pressing pressure, heating temperature, and pressing time in the heating press process vary depending on the resin contained in the film-like insulating material. For example, in the case of a resin film mainly composed of a polyolefin-based resin and a film-like insulating material made of the B-stage resin, the pressing pressure is 1 to 50 kgf / cm.2The heating temperature is preferably 50 to 250 ° C., and the heating press time is preferably 1 to 120 minutes.
The reason why the above-mentioned limitation is added to the hot press conditions is that the press pressure is 1 kgf / cm.2If the heating temperature is less than 50 ° C. and the heating press time is less than 1 minute, the fluidized resin is not sufficiently filled in the through hole of the through hole, while the press pressure is 50 kgf / cm.2This is because resin flows out when the temperature exceeds 250 ° C., and when the heating temperature exceeds 250 ° C., the core material is damaged, and when the heating press time exceeds 120 minutes, productivity is poor.
Moreover, when using the resin film which has an epoxy resin as a main component, and the film-form insulating material which consists of the B stage resin, press pressure is 1-50 kgf / cm.2 It is desirable that the heating temperature is 50 to 200 ° C. and the heating press time is 1 to 70 minutes. The limitation on the heating press conditions is that a resin film containing a polyolefin resin as a main component and its This is the same reason as in the case of a film-like insulating material made of B-stage resin.
In this embodiment, the film-like insulating material is pressed and softened while being heated. However, it is also possible to first apply a predetermined pressure to the film-like insulating material and then heat and soften it. In addition, it is a preferred embodiment that the hot pressing step is performed under reduced pressure.
[0014]
(4) Formation of via hole and outer layer conductor circuit
(A) In the interlayer resin insulation layer formed in (3) above, an electrical connection between the inner layer conductor circuit and the outer layer conductor circuit (formed later) or between the outer layer conductor circuit and the through-hole land is secured. Therefore, an opening for forming a via hole is provided.
The opening for forming the via hole is performed by laser beam irradiation. At this time, a carbon dioxide laser, an ultraviolet laser, an excimer laser, or the like is used as a laser beam to be used, and processing using a carbon dioxide laser is preferable.
The irradiation conditions of the carbon dioxide laser are as follows: the pulse energy is 0.5 to 200 mJ, and the pulse width is 10-8-10-3It is desirable that μs, the pulse interval is 0.1 ms or more, and the number of shots is 1 to 100.
After such opening formation by laser light irradiation, desmear processing is performed.
This desmear treatment can be performed using an oxidant composed of an aqueous solution such as chromic acid or permanganate, or may be treated with oxygen plasma or the like.
[0015]
(B) Next, a thin conductor layer is formed in the opening for forming the via hole and on the surface of the interlayer resin insulating layer by plating or sputtering.
When forming by plating, first, a catalyst nucleus for electroless plating is imparted to the interlayer resin insulation layer. In general, the catalyst nucleus is a palladium-tin colloid, and the substrate is immersed in this solution, dried, and heat-treated to fix the catalyst nucleus on the resin surface.
Moreover, a metal nucleus can be driven into the resin surface by CVD, sputtering, or plasma to form a catalyst nucleus. In this case, metal nuclei are embedded in the resin surface, and plating is deposited around the metal nuclei to form a conductor circuit, thereby ensuring adhesion. The metal nucleus is preferably at least one selected from palladium, silver, gold, platinum, titanium, copper and nickel. The amount of metal core is 20 μg / cm.2 The following is good. This is because if this amount is exceeded, the metal nuclei must be removed.
Next, electroless plating or sputtering is performed to form a thin electroless plated film or sputtered film in the via hole forming opening and on the surface of the interlayer resin insulating layer. At this time, the thickness of the electroless plating film or the sputtered film is 0.1 to 5.0 μm, more preferably 0.5 to 3.0 μm.
[0016]
(C) Next, a plating resist is formed on the electroless plating film or the sputtered film. As the plating resist composition, it is particularly desirable to use a composition comprising an acrylate of a cresol novolac type epoxy resin or a phenol novolak type epoxy resin and an imidazole curing agent, but a commercially available dry film can also be used.
[0017]
(D) Next, the substrate on which the electroless plating film is formed is washed with water at 10 to 35 ° C., preferably 15 to 30 ° C.
This is because when the washing temperature exceeds 35 ° C., water is volatilized, the surface of the electroless plating film is dried and oxidized, and the electrolytic plating film is not deposited. Therefore, the electroless plating film is dissolved by the etching process, and a portion where no conductor exists is generated. On the other hand, if the temperature is less than 10 ° C., the solubility of the pollutant in water decreases, and the cleaning power decreases. In particular, when the via hole land diameter is 200 μm or less, since the plating resist repels water, the water tends to volatilize, and the problem of non-deposition of electrolytic plating tends to occur.
In addition, various surfactants, acids, and alkalis may be added to the washing water. Moreover, you may wash | clean with acids, such as a sulfuric acid, after washing | cleaning.
[0018]
(E) Next, electrolytic plating is performed on the plating resist non-forming portion to provide an outer layer conductor circuit and a conductor layer to be a via hole.
Here, it is desirable to use copper plating as the electrolytic plating, and the thickness is preferably 10 to 20 μm.
[0019]
(F) Further, after removing the plating resist, the electroless plating film or sputtered film under the plating resist is dissolved and removed with an etching solution composed of a mixed solution of sulfuric acid and hydrogen peroxide or an aqueous solution such as sodium persulfate or ammonium persulfate. Then, an independent electroless plating film or an independent outer layer conductor circuit composed of two layers of a sputtered film and an electrolytic plating film, and a via hole are obtained.
[0020]
(5) Multi-layered wiring board
After forming a roughened layer on the surface of the outer layer conductor circuit formed in the above (4), the steps (3) and (4) are repeated to further provide an outer layer conductor circuit, thereby providing a predetermined multilayer printed wiring board. Manufacturing.
[0021]
【Example】
Example 1
(1) A copper-clad laminate in which 18 μm of
[0022]
(2) Next, a 2.5 μm thick copper-nickel-phosphorus alloy is applied to the entire surface including the side surface of the inner
The formation method is as follows. That is, the substrate is acid degreased and soft etched, then treated with a catalyst solution comprising palladium chloride and an organic acid to give a Pd catalyst, and after activating this catalyst, copper sulfate 8 g / l, nickel sulfate PH consisting of an aqueous solution of 0.6 g / l, citric acid 15 g / l, sodium hypophosphite 29 g / l, boric acid 31 g / l, surfactant (manufactured by Nissin Chemical Industry, Surfynol 465) 0.1 g / l = 9 was electroplated to provide a roughened
[0023]
(3) A 25 μm-
By this heating press, first, the B-
In addition, as a polyolefin resin which comprises the
[0024]
(4) A carbon dioxide laser having a wavelength of 10.4 μm is used on both surfaces of the interlayer
In addition, CF4The surface of the desmear and polyolefin resin insulation layer was modified by plasma treatment with a mixed gas of oxygen and oxygen. By this modification, hydrophilic groups such as OH groups, carbonyl groups, and COOH groups were confirmed on the surface.
The oxygen plasma treatment conditions are power 800 W, 0.1 Torr, and 2 minutes.
[0025]
(5) Further, by applying a palladium catalyst (manufactured by Atotech) to provide catalyst nuclei on the surface of the interlayer resin insulation layer and the inner wall surface of the via hole opening (see FIG. 8), electroless electrolysis of the following composition The substrate was immersed in a copper plating aqueous solution to form an electroless
[Electroless plating aqueous solution]
EDTA 150 g / l
Copper sulfate 20 g / l
HCHO 30 ml / l
NaOH 40 g / l
α, α'-bipyridyl 80 mg / l
PEG 0.1 g / l
[Electroless plating conditions]
30 minutes at a liquid temperature of 70 ° C
[0026]
(6) A commercially available photosensitive dry film is pasted on the
(7) Next, the substrate is washed with 50 ° C. water and degreased, washed with 25 ° C. water, and further washed with sulfuric acid, and then subjected to electrolytic copper plating under the following conditions to obtain an electrolytic copper having a thickness of 20 μm. A plating film 13 was formed (see FIG. 11).
(Electrolytic plating aqueous solution)
Sulfuric acid 180 g / l
Copper sulfate 80 g / l
Additive (manufactured by Adtech Japan, Kaparaside GL)
1ml / l
[Electrolytic plating conditions]
Current density 1A / dm2
30 minutes
Temperature room temperature
[0027]
(7) After the plating resist 3 is peeled and removed with a 5% KOH aqueous solution, the electroless
[0028]
(8) A substrate on which the outer
[0029]
(9) By repeating the steps (3) to (8), a conductor circuit in the outer layer was further formed to obtain a multilayer wiring board. (See FIGS. 14 to 19).
(10) Meanwhile, 46.67 parts by weight of a 60 wt% cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) acrylated with 50% epoxy group acrylated and having a photosensitizing property (molecular weight 4000) dissolved in methyl ethyl ketone. 15.0 parts by weight of 80 wt% bisphenol A type epoxy resin (manufactured by Yuka Shell, Epicoat 1001), 1.6 parts by weight of imidazole curing agent (manufactured by Shikoku Kasei, 2E4MZ-CN), polyvalent acrylic monomer (Japan) 3 parts by weight of Kayaku Co., Ltd., R604), 1.5 parts by weight of a polyacrylic monomer (Kyoeisha Chemical Co., DPE6A), 0.71 part by weight of a defoaming agent (Sanopco, S-65), and this
[0030]
(11) The solder resist composition was applied to both sides of the multilayer wiring board obtained in (9) with a thickness of 20 μm. Next, after drying at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, a 5 mm thick soda lime glass substrate on which a circular pattern (mask pattern) of the solder resist opening was drawn by the chromium layer was applied to the chrome. 1000mJ / cm with the side on which the layer is formed in close contact with the solder resist layer2 Were exposed to UV light and DMTG developed. Furthermore, the solder was heated at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours to open the upper surface of solder pads, via holes, and land portions (opening diameter 200 μm). A resist pattern layer (
[0031]
(12) Next, the substrate on which the solder resist pattern layer is formed is an electroless nickel plating solution having a pH of 5 comprising an aqueous solution of 30 g / l nickel chloride, 10 g / l sodium hypophosphite, and 10 g / l sodium citrate. And a nickel plating layer 15 having a thickness of 5 μm was formed in the opening. Further, the substrate was applied to an electroless gold plating solution composed of an aqueous solution of potassium gold cyanide 2 g / l, ammonium chloride 75 g / l, sodium citrate 50 g / l and sodium hypophosphite 10 g / l at 93 ° C. It was immersed for 23 seconds to form a
(13) A solder bump (solder body) was formed by printing a solder paste on the opening of the solder resist pattern layer and reflowing at 200 ° C. to produce a multilayer printed wiring board having the solder bump 17 ( FIG. 20).
[0032]
(Example 2)
In the formation of the interlayer resin insulation layer, a 25 μm-thick resin film made of a resin insulation material containing 80% by weight of an epoxy resin, and a 30 μm-thick B stage resin containing 80% by weight of the same resin. After attaching the film-like insulating material, it is sandwiched between stainless plates and 7kgf / cm2A four-layer wiring board was produced in the same manner as in Example 1 except that the film was pressed at 3 ° C. for 3 minutes while being heated at 100 ° C. in a heating furnace.
[0033]
(Comparative Example 1)
(1) A copper-clad laminate obtained by laminating 18
The surface of the inner
[0034]
(2) The substrate subjected to the treatment (1) is washed with water and dried, and then the substrate is subjected to acid degreasing and soft etching, followed by treatment with a catalyst solution composed of palladium chloride and an organic acid to obtain a palladium catalyst. After activating the catalyst, copper sulfate 8 g / l, nickel sulfate 0.6 g / l, citric acid 15 g / l, sodium hypophosphite 29 g / l, boric acid 31 g / l, surfactant 0.1 Plating is performed in an electroless plating bath of g / l, pH = 9, and a roughened layer 111 (uneven layer) having a thickness of 2.5 μm made of a Cu—Ni—P alloy is formed on the exposed surface of the copper conductor circuit. did.
Further, the substrate was immersed in an electroless tin substitution plating bath made of 0.1 mol / l tin borofluoride-1.0 mol / l thiourea solution at 50 ° C. for 1 hour, and a thickness of 0.3 mm was formed on the surface of the roughened
[0035]
(3) A pressure of 7 kg / cm while heating a thermosetting polyolefin resin sheet having a thickness of 50 μm on both sides of the substrate to a temperature of 50 to 80 ° C.2Then, an interlayer
[0036]
(4) Using a carbon dioxide laser with a wavelength of 10.4 μm, the pulse energy is 100 mJ and the pulse width is 10-6A via
Thereafter, the same processing as in the above (5) to (13) of Example 1 was performed to manufacture a four-layer wiring board.
[0037]
Thus, about the multilayer printed wiring board manufactured according to Example 1, Example 2, and the comparative example 1, the heat cycle test was implemented 1000 times at -55-125 degreeC, and the crack in an interlayer resin insulation layer was performed with the optical microscope. And the presence or absence of peeling in the through hole were confirmed.
As a result, for Example 1 and Example 2, the occurrence of cracks in the interlayer resin insulation layer and peeling in the through holes were not observed, and for Comparative Example 1, the occurrence of cracks in the interlayer resin insulation layer and Peeling in the through hole was observed.
[0038]
【The invention's effect】
As described above, according to the present invention, the film-like insulating material forming the interlayer resin insulation layer includes a resin film that softens under a predetermined heating condition, and a B-stage resin that increases fluidity when heated. Therefore, the B stage resin softened and reduced in viscosity by the heat press from the resin film side enters the recesses between the conductor circuits and the through holes of the through holes and is easily filled. Therefore, it is possible to prevent occurrence of unfilling or insufficient filling of the resin insulating material into the through hole of the through hole.
In addition, since the resin film and the B-stage resin are formed from the same resin, the resin film and the B-stage resin are caused by the difference in thermal expansion coefficient of the resin material at the interface between the conductor circuit including the through-hole land and the interlayer resin insulating layer. Generation of cracks can be effectively prevented.
[0039]
[Brief description of the drawings]
FIG. 1 is a diagram showing a part of a manufacturing process of Example 1 of a multilayer printed wiring board according to the present invention.
FIG. 2 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 3 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 4 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 5 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 6 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
7 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention; FIG.
FIG. 8 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 9 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 10 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 11 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 12 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 13 is a diagram showing a part of manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 14 is a diagram showing a part of the manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 15 is a diagram showing a part of manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention;
FIG. 16 is a diagram showing a part of manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention;
FIG. 17 is a diagram showing a part of manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention;
FIG. 18 is a diagram showing a part of manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 19 is a diagram showing a part of manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention;
FIG. 20 is a diagram showing a part of manufacturing process of Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 21 is a diagram showing a part of the manufacturing process of Comparative Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 22 is a diagram showing a part of the manufacturing process of Comparative Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 23 is a diagram showing a part of manufacturing process of Comparative Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 24 is a diagram showing a part of manufacturing process of Comparative Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 25 is a diagram showing a part of the manufacturing process of Comparative Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 26 is a diagram showing a part of the manufacturing process of Comparative Example 1 of the multilayer printed wiring board according to the present invention.
FIG. 27 is a diagram showing a part of the manufacturing process of Comparative Example 1 of the multilayer printed wiring board according to the present invention.
[0040]
[Explanation of symbols]
1 Substrate
2 Interlayer resin insulation layer
2a Resin film
2b B stage resin
3 Etching resist
4 Inner layer conductor circuit
5 outer layer conductor circuit
6 Opening for via hole formation
7 Beer hall
8 Copper foil
9 Through hole
10 Through-hole land
11 Roughening layer
12 Electroless copper plating film
13 Electrolytic copper plating film
14 Solder resist layer
15 Nickel plating layer
16 Gold plating layer
17 Solder bump
19 Press plate
Claims (7)
上記スルーホールのランドを含む内層導体回路の表面と、スルーホールの内壁面とに同一種類の粗化処理によって粗化層が形成され、
上記樹脂絶縁層は、所定の加熱条件下において軟化するような樹脂フィルムと、その樹脂フィルムと同一の樹脂組成からなり、かつ、その樹脂フィルムの片面に貼付けられたＢステージ樹脂とからなるフィルム状絶縁材を加熱プレスすることにより形成され、上記スルーホールのランドを含む内層導体回路の側面とコア基板の表面とで規定される凹部およびスルーホールの内壁によって規定される貫通穴内に充填された軟化したＢステージ樹脂層と、そのＢステージ樹脂層を覆った軟化した樹脂フィルム層とが、硬化されてなることを特徴とする多層プリント配線板。On the inner layer conductor circuit formed on both surfaces of the core substrate, an outer layer conductor circuit is formed via a resin insulating layer, and the electrical connection between the conductor circuits respectively disposed on both sides of the core substrate is connected to the core substrate. In the multilayer printed wiring board having a build-up structure as performed by the formed through hole,
A roughening layer is formed by the same kind of roughening treatment on the surface of the inner conductor circuit including the land of the through hole and the inner wall surface of the through hole,
The resin insulating layer, and the resin film so as to soften at a predetermined heating condition, made of the same resin composition and the resin film, and a film-like comprising a B-stage resin attached on one surface of the resin film Softening that is formed by heat-pressing an insulating material and filled in a through hole defined by a concave portion defined by the side surface of the inner layer conductor circuit including the land of the through hole and the surface of the core substrate, and an inner wall of the through hole A multilayer printed wiring board , wherein the B-stage resin layer and the softened resin film layer covering the B-stage resin layer are cured .
(a)コア基板を貫通するスルーホールを形成する工程、
(b)そのスルーホールが開口するコア基板の両面に内層導体回路をそれぞれ形成する工程、
(c)上記スルーホールランドを含んだ内層導体回路の上面および側面と、スルーホール内壁面とに同一種類の粗化処理によって粗化層を形成する工程、
(d)その粗化層が形成されたコア基板の表面に、所定の加熱条件下において軟化するような樹脂フィルムと、その樹脂フィルムと同一の樹脂組成からなり、かつ、その樹脂フィルムの片面に貼付けられたＢステージ樹脂とを含むフィルム状絶縁材を、そのＢステージ樹脂面を基板表面に向けて貼付け、前記フィルム状絶縁材を所定の圧力でプレスした後、所定の温度で加熱し、あるいは所定の圧力でプレスすると同時に所定の温度で加熱して、上記Ｂステージ樹脂を軟化せしめて、スルーホールランドを含んだ内層導体回路の側面と基板表面とで規定される凹部およびスルーホールの内壁面によって規定される貫通穴内に、その軟化したＢステージ樹脂を充填するとともに、そのＢステージ樹脂上の樹脂フィルムを軟化せしめ、その後、両者を硬化させる工程、
を含むことを特徴とする多層プリント配線板の製造方法。On the inner layer conductor circuits formed on both surfaces of the core substrate, outer layer conductor circuits are formed via resin insulation layers, and the electrical connection between the conductor circuits arranged on both sides of the core substrate is connected to the core substrate. In manufacturing a multilayer printed wiring board having a build-up structure performed by the formed through hole, at least the following steps (a) to (d), that is, during the manufacturing process,
(a) forming a through hole penetrating the core substrate;
(b) forming inner layer conductor circuits on both sides of the core substrate where the through holes are opened,
(c) forming a roughened layer by the same kind of roughening treatment on the upper surface and side surface of the inner layer conductor circuit including the through-hole land and the inner wall surface of the through-hole,
(d) The surface of the core substrate on which the roughened layer is formed is composed of a resin film that softens under predetermined heating conditions, and has the same resin composition as the resin film, and on one side of the resin film. A film-like insulating material containing the B-stage resin that is attached is attached with its B-stage resin surface facing the substrate surface, and the film-like insulating material is pressed at a predetermined pressure and then heated at a predetermined temperature, or At the same time as pressing at a predetermined pressure and heating at a predetermined temperature to soften the B-stage resin, the recess defined by the side surface of the inner layer conductor circuit including the through-hole land and the substrate surface and the inner wall surface of the through-hole The through-hole defined by is filled with the softened B-stage resin, and the resin film on the B-stage resin is softened. Step of reduction,
A method for producing a multilayer printed wiring board, comprising:
【０００１】In the step (d), a method for manufacturing a multilayer printed wiring board according to any one of claims 3 to 6, characterized in that by pressing a metal plate or a metal roll while heating the film-shaped insulating material.
[0001]
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27677699A JP4291469B2 (en) | 1999-09-29 | 1999-09-29 | Multilayer printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27677699A JP4291469B2 (en) | 1999-09-29 | 1999-09-29 | Multilayer printed wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102751A JP2001102751A (en) | 2001-04-13 |
| JP4291469B2 true JP4291469B2 (en) | 2009-07-08 |
Family
ID=17574209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27677699A Expired - Fee Related JP4291469B2 (en) | 1999-09-29 | 1999-09-29 | Multilayer printed wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4291469B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214586A (en) * | 2002-11-14 | 2004-07-29 | Kyocera Corp | Multilayer wiring board |
| JP4895795B2 (en) * | 2006-12-20 | 2012-03-14 | 新光電気工業株式会社 | Manufacturing method of multilayer wiring board |
| JP4954120B2 (en) * | 2008-02-27 | 2012-06-13 | 京セラ株式会社 | Wiring board and mounting structure |
| JP5334544B2 (en) * | 2008-11-27 | 2013-11-06 | 京セラ株式会社 | Wiring board, mounting structure and electronic device |
| JP2014090079A (en) * | 2012-10-30 | 2014-05-15 | Ibiden Co Ltd | Printed wiring board |
| KR101440750B1 (en) * | 2014-02-10 | 2014-09-17 | 두두테크 주식회사 | Multiple Layer Transformer PCB Structure for Electric Car and Method for Making a Multiple Layer Transformer PCB Structure for the Samee |
| CN117881096B (en) * | 2024-03-13 | 2024-05-24 | 江苏普诺威电子股份有限公司 | Heat dissipation packaging substrate and processing method thereof |
-
1999
- 1999-09-29 JP JP27677699A patent/JP4291469B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001102751A (en) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100675615B1 (en) | Printed wiring board and method for producing the same | |
| WO2000015015A1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
| WO1999034655A1 (en) | Multilayer printed wiring board | |
| JP2007109902A (en) | Method for manufacturing multilayer printed wiring board, and photosensitive dry film used for same | |
| JP2003023252A (en) | Multilayered printed wiring board | |
| JP2003023253A (en) | Multilayered printed wiring board | |
| JP4291469B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2003023251A (en) | Multilayered printed wiring board | |
| JP4592929B2 (en) | Multilayer circuit board | |
| JP4291470B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP4592890B2 (en) | Multilayer circuit board | |
| JP2000091750A (en) | Method for forming through hole, multilayered printed wiring board and manufacture thereof and through hole forming substrate | |
| JP4553402B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP4094143B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPH10190224A (en) | Multilayer printed wiring board and its manufacture | |
| JPH10261869A (en) | Multilayer printed wiring board | |
| JP2009147387A (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
| JP2000138456A (en) | Multilayered printed wiring board and its manufacture | |
| JP4611437B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP4236327B2 (en) | Electroless plating solution, electroless plating method, printed wiring board manufacturing method, and printed wiring board | |
| JP2001102750A (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JPH10335837A (en) | Manufacture of multilayered printed wiring board | |
| JP2000151118A (en) | Manufacture of multilayer printed wiring board | |
| JP4037534B2 (en) | Printed wiring board and manufacturing method thereof | |
| JP4334052B2 (en) | Roughened surface forming resin composition and printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090403 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4291469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |