JP4094143B2

JP4094143B2 - Manufacturing method of multilayer printed wiring board

Info

Publication number: JP4094143B2
Application number: JP36296298A
Authority: JP
Inventors: 通中井
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1998-12-21
Filing date: 1998-12-21
Publication date: 2008-06-04
Anticipated expiration: 2018-12-21
Also published as: JP2000188476A

Description

【０００１】
【発明の属する技術分野】
本発明は、バイアホールを充填形成するとともに、導体パターンを確実にめっき形成することができる多層プリント配線板の製造方法に関するものである。
【０００２】
【従来の技術】
プリント配線板に導体回路を形成する方法としては、例えば、絶縁基板上に薄付けの無電解銅めっき層を形成し、この上にめっきレジストを配設した後に、厚付けの電気銅めっき層を形成し、ついでめっきレジストを剥離し、エッチングして薄付けの無電解銅めっき層を除去することによって導体回路を形成する、いわゆるセミアディティブ法がある。
【０００３】
上記方法において行う電気銅めっきとして、一般的な電気めっき法である直流電解法（ＤＣめっき法）を用いて、被めっき面に銅めっきを形成した場合、バイアホール用の開口と導体回路を形成した部分とに同じ厚さでめっき膜が付着してしまう。
このため、バイアホール部分の層間樹脂絶縁層には窪みが発生してしまう。また、バイアホール上にバイアホールを形成する、いわゆるスタックドビアと呼ばれる構造を形成することができないという問題点がある。
【０００４】
このような問題点を解決するため、電流値を一定にし、かつ、電流の方向を一定の間隔をおいて逆転させるパルス−リバース電気めっき法（以下、「ＰＲ電気めっき法」という）が提案されている。
【０００５】
このＰＲ電気めっき法としては、例えば、藤波らが開示した方法がある（表面技術、「ＰＲ電解法によるビアフィーリングの形成」、４８〔６〕（１９９７）、ｐ．８６−８７）。この方法を用いると、バイアホール部分以外の導体回路が、リバース電流によって優先的に溶解し、続く電気めっきによりバイアホール部分と、導体回路部分が同程度にめっき被着されるため、これを繰り返すことにより、結果的にバイアホール部分がめっき被膜により充填される。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＰＲ電気めっき法でめっきを行う場合には、高価な電源装置を用いなければならないという問題があった。
本発明者らは、このような問題に鑑みて鋭意研究した結果、特定の化合物をある濃度組成で添加することにより、高価な装置を使用することなく、バイアホールの電気めっきによる充填形成と、導体回路の形成とを同時に達成できることを知見して、本発明を完成させた。
【０００７】
すなわち本発明は、下層導体回路形成基板上に層間絶縁層を形成し、この層間絶縁層に開口を設け、上記層間絶縁層の表面および上記開口の内壁を導電化した後、この開口を電気めっきにて充填してバイアホールを形成するとともに、上層導体回路を形成する多層プリント配線板の製造方法であって、上記電気めっきは、めっき液として、シアン化物、シアン化物およびチオ尿素類、または、シアン化物およびポリアルキレンオキシドからなる添加剤０．１〜１．５ｍｍｏｌ／ｌと金属イオンとを含有する水溶液を使用して行うことを特徴とする多層プリント配線板の製造方法である。
【０００８】
本発明では、電気めっき液として、チオ尿素類、シアン化物およびポリアルキレンオキシドから選ばれる少なくとも１種以上の添加剤０．１〜１．５ｍｍｏｌ／ｌと金属イオンとを含有する水溶液を使用する。
上記電気めっき液中の添加剤は、金属のような導電体表面に吸着しやすいという性質を持っている。そのため、これらの添加剤は、導電化された層間絶縁層表面および開口内壁に付着する。
ところが、添加剤の付着は、拡散律速であるために、一律に平均的には行われず、開口内には付着しにくく、逆に導電化された層間絶縁層表面（例えば、バイアホールのランド部、配線部など）には容易に付着する。
【０００９】
付着した添加剤は、めっき阻害剤（inhibitor ）として作用し、電気めっきの析出を妨害する。このため、電気めっきにより金属イオンがバイアホール用開口内に優先的に析出し、導電化された絶縁層表面には析出しにくくなる。その結果、バイアホール用開口内はめっき層により充填されるが、同時に形成される導体回路となるべき絶縁層表面の金属膜の厚さは厚くならず、バイアホール用開口内のめっき充填と導体回路の形成とを同時に行うことができるのである。
【００１０】
上記添加剤としては、チオ尿素類、シアン化物およびポリアルキレンオキシドから選ばれる少なくとも１種以上を使用できる。
上記チオ尿素類としては、チオカルバミド（一般的にはこれを「チオ尿素」と呼ぶ）、イソチオ尿素から選ばれる少なくとも１種以上が望ましい。
上記シアン化物としては、シアン化アルカリ金属が望ましい。上記シアン化アルカリ金属としては、例えば、シアン化ナトリウム、シアン化カリウム等が挙げられる。
また、上記ポリアルキレンオキシドとしては、ポリエチレングリコールが望ましい。
本発明では、これらの添加剤を１種使用してもよく、２種以上を併用してもよい。
【００１１】
また、上記添加剤の濃度は、０．１〜１．５ｍｍｏｌ／ｌである。
添加剤の濃度が０．１ｍｍｏｌ／ｌ未満では、バイアホール用開口の内壁面に添加剤が全く付着しないため、金属イオンはバイアホール用開口の内部に過剰に析出し、そのため、開口からめっきが膨れあがり、一方、導体回路部分は、逆に金属イオンが不足して殆ど析出しない状態となる。また、添加剤の濃度が１．５ｍｍｏｌ／ｌを超えると、バイアホール用開口内部にも導電化された絶縁層表面と同様に添加剤が付着するため、開口内のめっきによる充填ができない状態となる。
【００１２】
なお、特に添加剤としてチオ尿素類を使用した場合の濃度は、０．３〜０．５ｍｍｏｌ／ｌであることが望ましい。上記範囲で、バイアホール用開口の表面が完全に平坦化するからである。
【００１３】
本発明の電気めっき液中に含まれる金属イオンとしては、例えば、銅イオン、ニッケルイオン、コバルトイオン、スズイオン、金イオン等が望ましい。
上記銅めっき液としては、硫酸銅と硫酸とを含む水溶液を使用することが望ましい。また、ニッケルめっき液としては、硫酸ニッケルまたは塩化ニッケルとほう酸とを含む水溶液を使用することが望ましい。さらに、コバルトめっき液としては、塩化コバルトまたは塩基性炭酸コバルトと次亜リン酸とを含む水溶液を使用することが望ましい。スズめっき液としては、塩化スズの水溶液を使用することが望ましい。また、金めっき液としては、塩化金またはシアン化金カリウムを含む水溶液を使用することが望ましい。
【００１４】
本発明の電気めっき液中に、グリセリン、ポリエチレングリコール、セルロース、キトサンなどを添加することにより増粘させてもよい。増粘により添加剤の拡散が遅くなり、上記添加剤のバイアホール用開口内の付着量と絶縁層表面の付着量に差を付けやすく、バイアホール用開口内にめっき充填しやすいからである。
【００１５】
このように、本発明の多層プリント配線板の製造方法では、チオ尿素類、シアン化物およびポリアルキレンオキシドから選ばれる少なくとも１種以上の添加剤をめっき阻害剤（inhibitor ）として使用することにより、バイアホールの充填形成と導体回路の形成とを同時に実現することができる。
【００１６】
なお、従来技術として、特開昭５７−１１６７９９号公報には、チオ尿素含有硫酸水溶液中で電解酸洗を行う技術が開示されている。また、特公昭６２−８５１４号公報には、チオ尿素含有硫酸銅めっきで模様めっきする技術が開示されている。さらに、特開昭４９−３８３３号公報には、チオ尿素を用いて選択的な無電解めっきを行い、多層配線板を製造する方法が開示されている。
【００１７】
しかしながら、いずれの公報にも、電気めっきによりバイアホールのめっき充填と導体回路の形成とを同時に行うことができることについては、記載も示唆もされておらず、本発明とはその技術的思想を異にするものである。
【００１８】
本発明においては、下層導体回路形成基板上に層間絶縁層を形成し、この層間絶縁層に開口を設け、上記層間絶縁層の表面および上記開口の内壁を導電化した後、電気めっきを行う。
上記層間絶縁層に設けるバイアホール用の開口は、アスペクト比が、開口深さ／開口直径＝１／３〜１／１であることが望ましい。アスペクト比が１／３未満では、開口の直径が大きくなりすぎてめっき充填できず、また、アスペクト比が１／１を超えると、金属イオンが開口内に拡散しくくなり、やはりめっき充填できないからである。
【００１９】
バイアホール用開口の直径は、２０〜１００μｍが望ましい。１００μｍを超えると金属イオンを充分に供給できず、めっき充填しにくくなり、２０μｍ未満では金属イオンが拡散しくく、金属イオンを充分に供給できず、やはりめっき充填しにくいからである。
【００２０】
上記開口の深さは、１０〜１００μｍが望ましい。１０μｍ未満では、層間絶縁が薄くなりすぎ、１００μｍを超えると金属イオンが拡散しくく、金属イオンを充分に供給できず、めっき充填しにくいからである。
【００２１】
上記層間絶縁層表面および開口内壁を導電化する方法としては、無電解めっき、スパッタリング、蒸着などにより金属層を設ける方法が採用される。
上記金属層としては、銅、ニッケル、スズおよび貴金属から選ばれる少なくとも１種以上が望ましい。
上記金属層の厚さとしては、０．１〜１．０μｍが望ましい。０．１μｍ未満では、電気めっきしにくく、１μｍを超えると、エッチング除去して導体回路を独立パターンにすることが難しくなる場合があるからである。
【００２２】
本発明における電気めっきは、前述した電気めっき液を使用して行うが、この際、導電化された基板をカソードとし、めっき被着用の金属をアノードとして行う。
アノードであるめっき被着用の金属としては、ボール状、柱状のものなどを使用することができる。
電流密度としては、０．５〜３Ａ／ｄｍ² が望ましい。この理由は、０．５Ａ／ｄｍ² 未満では、添加剤の効果が弱くなりバイアホール充填ができず、また３Ａ／ｄｍ² を越えるとイオン供給がめっき析出に追いつかず、析出状態にむらができてしまい、いわゆる「焼けめっき」と呼ばれる状態になってしまうからである。
【００２３】
電気めっき後の導体回路の厚さは、５〜３０μｍが望ましい。導体回路の厚さが５μｍ未満であると、電気めっきのために形成した薄い導電化層をエッチングする際に、形成された導体回路自身がエッチングされて消滅してしまう可能性があり、厚さが３０μｍを超える導体回路を形成しようとすると、めっきレジストを厚くする必要があるため、導体回路をファインパターン化できないからである。
【００２４】
なお、バイアホール用開口部分にめっき充填した後、導体回路形成面（被めっき面）をカソード、めっき被着用の金属をアノードとし、アノードとカソードとの間の電圧を一定とし、めっき金属イオンが存在するめっき液中にて断続的な電気めっき（以下、「定電圧パルスめっき」という）を行うことにより、導体回路の厚付けが可能である。上記定電圧パルスめっきは、膜厚さの均一性に優れるため、均一な膜厚さの導体回路を設けることができ、製造された多層プリント配線板がインピーダンス整合しやすくなる。
【００２５】
このような断続的な電気めっきにより、めっき厚さが均一になる理由としては、めっき付着量が多くなる傾向のある被めっき面の端縁部やバイヤホールの孔の周りの部分では、めっき膜がアノード側に瞬間的に流れるスパイク電流によって優先的に溶解する一方、めっき付着量が少なくなる傾向のある被めっき面の中央部やバイヤホール用開口の内部には、カソード側に瞬間的に流れるスパイク電流によって他の部分と同様にめっきが析出する結果、優れた均一電着性が得られるからであると考えられる。
【００２６】
また、断続的な電気めっきにより、めっき膜の結晶性が高くなる理由としては、電圧印加の中断により、被めっき面の界面近傍の金属イオンが拡散してその濃度が常に一定となり、析出しためっき膜の結晶格子に欠陥が生じにくいためであると推定される。
【００２７】
ついで、本発明における多層プリント配線板の製造方法について説明する。 (1) 基板としては、樹脂またはセラミック基板などの絶縁基板を使用することができる。
樹脂基板としては、繊維質基材に、熱硬化性樹脂、熱可塑性樹脂または熱硬化性樹脂と熱可塑樹脂との複合体を含浸させたプリプレグを積層した絶縁基板、あるいは、このようなプリプレグと銅箔を載置し、これを加熱プレスした銅貼積層板を使用することができる。
上記繊維質基材としては、ガラスクロス、アラミド繊維布などを使用することができる。
【００２８】
また、必要に応じてスルーホールを設けることが可能である。スルーホール中には、充填材を充填してもよく、スルーホール上は、蓋めっきと呼ばれるめっきにより被覆されていてもよい。
【００２９】
(2) 上記基板上に従来より公知の方法を用いて導体配線を形成し、この導体配線形成基板に層間絶縁層を設け、ついで、この層間絶縁層にバイアホール用の開口を形成する。層間絶縁層の開口は、露光、現像処理を行うことにより、またはレーザ光を照射することにより設ける。
【００３０】
層間絶縁層がセラミック製の場合は、セラミックのグリーンシートに予め開口しておき、このグリーンシートを積層する。
層間樹脂絶縁層の材料としては、熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂の一部を感光化した樹脂またはこれらの複合樹脂を使用することができる。
層間絶縁層は、未硬化の樹脂を塗布して形成してもよく、また、未硬化の樹脂フィルムを熱圧着して形成してもよい。さらに、未硬化の樹脂フィルムの片面に銅箔などの金属層が形成された樹脂フィルムを貼付してもよい。このような樹脂フィルムを使用する場合は、バイアホール形成部分の金属層をエッチングした後、レーザ光を照射して開口を設ける。
【００３１】
金属層が形成された樹脂フィルムとしては、樹脂付き銅箔などを使用できる。上記層間絶縁層を形成する際に、無電解めっき用接着剤層を使用することができる。この無電解めっき用接着剤は、硬化処理された酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が、酸あるいは酸化剤に難溶性の未硬化の耐熱性樹脂中に分散されてなるものが最適である。酸、酸化剤で処理することにより、耐熱性樹脂粒子が溶解除去されて、表面に蛸つぼ状のアンカーからなる粗化面を形成できるからである。
【００３２】
上記無電解めっき用接着剤において、特に硬化処理された上記耐熱性樹脂粒子としては、1)平均粒径が１０μｍ以下の耐熱性樹脂粉末、2)平均粒径が２μｍ以下の耐熱性樹脂粉末を凝集させた凝集粒子、3)平均粒径が２〜１０μｍの耐熱性粉末樹脂粉末と平均粒径が２μｍ以下の耐熱性樹脂粉末との混合物、4)平均粒径が２〜10μｍの耐熱性樹脂粉末の表面に平均粒径が２μｍ以下の耐熱性樹脂粉末または無機粉末のいずれか少なくとも１種を付着させてなる疑似粒子、5)平均粒径が０．１〜０．８μｍの耐熱性粉末樹脂粉末と平均粒径が０．８μｍを超え、２μｍ未満の耐熱性樹脂粉末との混合物、6)平均粒径が０．１〜１．０μｍの耐熱性粉末樹脂粉末を用いることが望ましい。これらは、より複雑なアンカーを形成することができるからである。
【００３３】
粗化面の深さは、Ｒｍａｘ＝０．０１〜２０μｍが望ましい。導体回路との密着性を確保するためである。特にセミアディティブ法では、０．１〜５μｍが望ましい。密着性を確保しつつ、無電解めっき膜を除去することができるからである。
上記酸あるいは酸化剤に難溶性の耐熱性樹脂としては、「熱硬化性樹脂および熱可塑性樹脂からなる樹脂複合体」または「感光性樹脂および熱可塑性樹脂からなる樹脂複合体」などが望ましい。前者については耐熱性が高く、後者についてはバイアホール用の開口をフォトリソグラフィーにより形成できるからである。
【００３４】
上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂などを使用することができる。また、感光化した樹脂としては、メタクリル酸やアクリル酸などと熱硬化基をアクリル化反応させたものが挙げられる。特にエポキシ樹脂をアクリレート化したものが最適である。
エポキシ樹脂としては、フェノールノボラック型、クレゾールノボラック型、などのノボラック型エポキシ樹脂、ジシクロペンタジエン変成した脂環式エポキシ樹脂などを使用することができる。
【００３５】
熱可塑性樹脂としては、ポリエーテルスルフォン（ＰＥＳ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフォン（ＰＰＳ）、ポリフェニレンサルファイド（ＰＰＥＳ）、ポリフェニルエーテル（ＰＰＥ）、ポリエーテルイミド（ＰＩ）、フッ素樹脂などを使用することができる。
熱硬化性樹脂（感光性樹脂）と熱可塑性樹脂の混合割合は、熱硬化性樹脂（感光性樹脂）／熱可塑性樹脂＝９５／５〜５０／５０が望ましい。耐熱性を損なうことなく、高い靱性値を確保できるからである。
【００３６】
上記耐熱性樹脂粒子の混合重量比は、耐熱性樹脂マトリックスの固形分に対して５〜５０重量％が望ましく、１０〜４０重量％がさらに望ましい。
耐熱性樹脂粒子は、アミノ樹脂（メラミン樹脂、尿素樹脂、グアナミン樹脂）、エポキシ樹脂などが望ましい。
【００３７】
(3) 次に、この層間絶縁層上（樹脂付き銅箔の場合は銅箔上にも）にバイアホール用開口表面も含めて無電解めっきやスパッタリングなどにより金属層を形成して導電化する。
【００３８】
(4) さらに、この上にめっきレジストを配設する。めっきレジストとしては、市販の感光性ドライフィルムや液状レジストを使用することができる。
そして、感光性ドライフィルムを貼り付けたり、液状レジストを塗布した後、紫外線露光処理を行い、アルカリ水溶液で現像処理する。
【００３９】
(5) ついで、上記処理を行った基板を本発明の電気めっき液に浸漬した後、無電解めっき層をカソードとし、めっき被着金属をアノードとして直流電気めっきを行い、バイアホール用開口をめっき充填するとともに、上層導体回路を形成するのである。
【００４０】
(6) ついで、めっきレジストを強アリカリ水溶液で剥離した後にエッチングを行い、無電解めっき層を除去することにより、上層導体回路およびバイアホールを独立パターンとする
上記エッチング液としては、硫酸／過酸化水素水溶液、塩化第二鉄、塩化第二銅、過硫酸アンモニウムなどの過硫酸塩の水溶液が使用される。
(7) この後、必要により、(2) 〜(6) の工程を繰り返し、最後にソルダーレジスト層およびハンダバンプ等を形成することにより、多層プリント配線板の製造を終了する。
【００４１】
【発明の実施の形態】
以下、本発明をさらに詳細に説明する。
（実施例１）
Ａ．無電解めっき用接着剤の調製
1)クレゾールノボラック型エポキシ樹脂（日本化薬社製、分子量：２５００）の２５％アクリル化物３５重量部、感光性モノマー（東亜合成社製、アロニックスＭ３２５）３．１５重量部、消泡剤０．５重量部およびＮ−メチルピロリドン（ＮＭＰ）３．６重量部を容器にとり、攪拌混合することにより混合組成物を調製した。
【００４２】
2)ポリエーテルスルフォン（ＰＥＳ）１２重量部、エポキシ樹脂粒子（三洋化成社製、ポリマーポール）の平均粒径１．０μｍのもの７．２重量部および平均粒径０．５μｍのもの３．０９重量部を別の容器にとり、攪拌混合した後、さらにＮＭＰ３０重量部を添加し、ビーズミルで攪拌混合し、別の混合組成物を調製した。
【００４３】
3)イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）２重量部、光重合開始剤であるベンゾフェノン２重量部、光増感剤であるミヒラーケトン０．２重量部およびＮＭＰ１．５重量部をさらに別の容器にとり、攪拌混合することにより混合組成物を調製した。
そして、1)、2)および3)で調製した混合組成物を混合することにより無電解めっき用接着剤を得た。
【００４４】
Ｂ．プリント配線板の製造方法
(1) 厚さ１ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる基板１の両面に１８μｍの銅箔８がラミネートされている銅貼積層板を出発材料とした（図１（ａ）参照）。まず、この銅貼積層板をドリル削孔し、続いてめっきレジストを形成した後、この基板に無電解銅めっき処理を施してスルーホール９を形成し、さらに、銅箔を常法に従いパターン状にエッチングすることにより、基板の両面に内層銅パターン（下層導体回路）４を形成した。
【００４５】
下層導体回路４を形成した基板を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ₂ （４０ｇ／ｌ）、Ｎａ₃ ＰＯ₄ （６ｇ／ｌ）の水溶液を酸化浴（黒化浴）とする酸化浴処理を行い、そのスルーホール９を含む下層導体回路４の全表面に粗化面４ａ、９ａを形成した（図１（ｂ）参照）。
【００４６】
(2) エポキシ樹脂を主成分とする樹脂充填剤１０を、基板の両面に印刷機を用いて塗布することにより、下層導体回路４間またはスルーホール９内に充填し、加熱乾燥を行った。即ち、この工程により、樹脂充填剤１０が下層導体回路４の間あるいはスルーホール９内に充填される（図１（ｃ）参照）。
【００４７】
(3) 上記(2) の処理を終えた基板の片面を、ベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨により、下層導体回路４の表面やスルーホール９のランド表面に樹脂充填剤１０が残らないように研磨し、ついで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。そして、充填した樹脂充填剤１０を加熱硬化させた（図１（ｄ）参照）。
【００４８】
このようにして、スルーホール９等に充填された樹脂充填剤１０の表層部および下層導体回路４上面の粗化層４ａを除去して基板両面を平滑化し、樹脂充填剤１０と下層導体回路４の側面とが粗化面４ａを介して強固に密着し、またスルーホール９の内壁面と樹脂充填剤１０とが粗化面９ａを介して強固に密着した配線基板を得た。
【００４９】
(4) 次に、上記工程を経た配線基板を、塩化ニッケル（３０ｇ／ｌ）、次亜りん酸ナトリウム（１０ｇ／ｌ）およびクエン酸ナトリウム（１０ｇ／ｌ）を含む水溶液からなる９０℃の無電解ニッケル浴に浸漬し、導体回路４の上面、スルーホール９のランド上面に厚さ１．２μｍのニッケル層１１ａを形成した。
【００５０】
(5) さらに、ニッケル層１１ａが形成された下層導体回路４およびスルーホール９のランド上面に、厚さ２μｍのＣｕ−Ｎｉ−Ｐからなる多孔質な合金の粗化層１１ｂを形成し、さらにこの粗化層１１ｂの表面に厚さ０．３μｍのＳｎ層を設けた（図２（ａ）参照）。但し、Ｓｎ層については図示しない。
【００５１】
その粗化層１１ｂの形成方法は以下のようである。即ち、基板をアルカリ脱脂してソフトエッチングし、次いで、塩化パラジウムと有機酸とからなる触媒溶液で処理して、Ｐｄ触媒を付与し、この触媒を活性化した。
【００５２】
次に、硫酸銅（３．２×１０^-2ｍｏｌ／ｌ）、硫酸ニッケル（２．４×１０^-3ｍｏｌ／ｌ）、クエン酸（５．２×１０^-2ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．７×１０^-1 ｍｏｌ／ｌ）、ホウ酸（５．０×１０^-1 ｍｏｌ／ｌ）、界面活性剤（日信化学工業社製、サーフィノール４６５）（１．０ｇ／ｌ）の水溶液からなるｐＨ＝９の無電解銅めっき浴に基板を浸漬し、浸漬２分後から１秒に１回の割合で縦方向に振動させて、銅の導体回路４およびスル−ホ−ル９のランドの表面のニッケル層１１ａ上に、Ｃｕ−Ｎｉ−Ｐの針状合金からなる厚さ５μｍの粗化層１１ｂを設けた。
【００５３】
(6) 基板の両面に、上記Ａにおいて記載した組成の無電解めっき用接着剤をロールコータを用いて２回塗布し、水平状態で２０分間放置してから、６０℃で３０分の乾燥を行った（図２（ｂ）参照）。
【００５４】
(7) 上記(6) で無電解めっき用接着剤の層を形成した基板の両面に、直径２００μｍの黒円が印刷されたフォトマスクフィルムを密着させ、超高圧水銀灯により５００ｍＪ／ｃｍ² 強度で露光した。これをジエチレングリコールジメチルエーテル（ＤＭＤＧ）溶液でスプレー現像することにより、その接着剤の層に直径８５μｍのバイアホール用開口６を形成した。さらに、当該基板を超高圧水銀灯により３０００ｍＪ／ｃｍ² で露光し、１００℃で１時間、その後１５０℃で５時間の加熱処理を行うことにより、フォトマスクフィルムに相当する寸法精度に優れた開口（バイアホール用開口６）を有する厚さ３５μｍの層間樹脂絶縁層２を形成した（図２（ｃ）参照）。なお開口のアスペクト比は、０．４１である。
【００５５】
(8) バイアホール用開口６を形成した基板を、クロム酸水溶液（７５００ｇ／ｌ）に７３℃で２０分間浸漬し、層間樹脂絶縁層２の表面に存在するエポキシ樹脂粒子を溶解除去してその表面を粗化し、粗化面を得た。その後、中和溶液（シプレイ社製）に浸漬してから水洗いした（図２（ｄ）参照）。
さらに、粗面化処理した該基板の表面に、パラジウム触媒（アトテック社製）を付与することにより、層間絶縁材層２の表面およびバイアホール用開口６の内壁面に触媒核を付着させた。
【００５６】
(9) 次に、以下の組成の無電解銅めっき水溶液中に基板を浸漬して、粗面全体に厚さ０．８μｍの無電解銅めっき膜１２を形成した（図３（ａ）参照）。
〔無電解めっき水溶液〕
ＥＤＴＡ１５０ｇ／ｌ
硫酸銅２０ｇ／ｌ
ＨＣＨＯ３０ｍｌ／ｌ
ＮａＯＨ４０ｇ／ｌ
α、α’−ビピリジル８０ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ）０．１ｇ／ｌ
〔無電解めっき条件〕
７０℃の液温度で３０分
【００５７】
(10)市販の感光性ドライフィルムを無電解銅めっき膜１２に貼り付け、マスクを載置して、１００ｍＪ／ｃｍ² で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、めっきレジスト３を設けた（図３（ｂ）参照）。
【００５８】
(11)ついで、以下の条件で電気銅めっきを施し、厚さ１６μｍの電気銅めっき膜１３を形成した（図３（ｃ）参照）。
ａ）クリーナー・コンディショナー水溶液（アトテックジャパン社製ＦＲ１００ｇ／ｌ）および硫酸水溶液（１８０ｇ／ｌ）に５０℃、５分間浸漬して、ショック揺動を行った。
ｂ）５０℃で２回湯洗を行った。
ｃ）１０容量％の硫酸水溶液に浸漬して１分間攪拌した。
ｄ）水洗を２回行った。
ｅ）電気めっき液に浸漬して、直流電気めっきを施した。この直流電気めっきによりバイアホールが充填され、無電解銅めっき膜１２と電気銅めっき膜１３からなるＬ／Ｓ＝３７／３７μｍで厚さ１６μｍの導体回路５および上面が平坦化されたバイアホール７が形成された。
【００５９】
〔電気めっき水溶液〕
硫酸２２０ｇ／ｌ
硫酸銅６５ｇ／ｌ
塩素イオン４０ｐｐｍ
チオ尿素０．４ｍｍｏｌ／ｌ
〔電気めっき条件〕
電流密度１．５Ａ／ｄｍ²
時間４８．５分
温度２０ ℃
陽極含リン銅
【００６０】
(12)さらに、塩化ニッケル（３０ｇ／ｌ）、次亜りん酸ナトリウム（１０ｇ／ｌ）およびクエン酸ナトリウム（１０ｇ／ｌ）を含む水溶液からなる９０℃の無電解ニッケル浴に浸漬し、導体回路上面、スルーホールランド７上面に厚さ１．２μｍのニッケル層１１ａを形成した（図３（ｄ）参照）。
さらにめっきレジスト３を５％ＫＯＨ水溶液で剥離除去した後、そのめっきレジスト３下の無電解めっき膜１２を硫酸と過酸化水素の混合液でエッチング処理して溶解除去した（図４（ａ）参照）。
【００６１】
(13)導体回路５を形成した基板に対し、上記(5) と同様の処理を行い、導体回路５の表面に厚さ２μｍのＣｕ−Ｎｉ−Ｐからなる合金粗化層１１ｂを形成した（図４（ｂ）参照）。
(14)上記 (6)〜(13)の工程を、繰り返すことにより、さらに上層の導体回路を形成し（図４（ｃ）参照）、この後、ソルダーレジスト層およびハンダバンプを形成することにより多層プリント配線板を得た。
【００６２】
（実施例２）
チオ尿素濃度を０．３ｍｍｏｌ／ｌに調整したほかは、実施例１と同様にして、多層プリント配線板を得た。
【００６３】
（実施例３）
チオ尿素濃度を０．５ｍｍｏｌ／ｌに調整したほかは、実施例１と同様にして、多層プリント配線板を得た。
【００６４】
（実施例４）
チオ尿素濃度を０．１５ｍｍｏｌ／ｌに調整したほかは、実施例１と同様にして、多層プリント配線板を得た。
【００６５】
（実施例５）
チオ尿素濃度を１．３０ｍｍｏｌ／ｌに調整したほかは、実施例１と同様にして、多層プリント配線板を得た。
【００６６】
（実施例６）
チオ尿素に代えて、０．４ｍｍｏｌ／ｌのポリエチレングリコールの水溶液を使用したほかは、実施例１と同様にして、多層プリント配線板を得た。
【００６７】
（実施例７）
チオ尿素に代えて、シアン化ナトリウム０．４ｍｍｏｌ／ｌの水溶液を使用したほかは、実施例１と同様にして、多層プリント配線板を得た。
【００６８】
（比較例１）
チオ尿素濃度を０．０８ｍｍｏｌ／ｌに調整したほかは、実施例１と同様にして、多層プリント配線板を得た。
【００６９】
（比較例２）
チオ尿素濃度を１．５５ｍｍｏｌ／ｌに調整したほかは、実施例１と同様にして、多層プリント配線板を得た。
以上、実施例１〜７および比較例１〜２で得られた多層プリント配線板について、断面を光学顕微鏡で観察して、開口の充填性、導体回路の厚み、バイアホール上面の平坦性について確認した。その結果を下記の評価に示した。
【００７０】
【表１】

【００７１】
上記表１に示した結果より明らかなように、電気めっきを行う際、めっき液として、その濃度が０．１〜１．５ｍｍｏｌ／ｌの添加剤を含む水溶液を使用することにより、バイアホール用開口の完全充填と導体回路の形成とを同時に実現することができた。
また、電気めっき液中のチオ尿素の濃度を０．３〜０．５ｍｍｏｌ／ｌに設定することにより、バイアホールの上面が平坦化された。
【００７２】
【発明の効果】
以上説明してきたように、本発明によれば、高価な装置を使用することもなく、バイアホール用開口の完全充填と導体回路の形成とを同時に実現することができる。
また、多層プリント配線板のバイアホールをめっき充填できるため、層間絶縁層の平坦化が可能となり、またスタックドビアを形成することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明の多層プリント配線板の製造工程の一部を示す断面図である。
【図２】（ａ）〜（ｄ）は、本発明の多層プリント配線板の製造工程の一部を示す断面図である。
【図３】（ａ）〜（ｄ）は、本発明の多層プリント配線板の製造工程の一部を示す断面図である。
【図４】（ａ）〜（ｃ）は、本発明の多層プリント配線板の製造工程の一部を示す断面図である。
【符号の説明】
１基板
２層間樹脂絶縁層（無電解めっき用接着剤層）
３めっきレジスト
４下層導体回路（内層銅パターン）
４ａ粗化面
５上層導体回路
６バイアホール用開口
７バイアホール
８銅箔
９スルーホール
９ａ粗化面
１０樹脂充填剤
１１ａニッケル層
１１ｂ粗化層
１２無電解めっき膜
１３電気めっき膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer printed wiring board capable of filling a via hole and forming a conductive pattern with certainty.
[0002]
[Prior art]
As a method for forming a conductor circuit on a printed wiring board, for example, a thin electroless copper plating layer is formed on an insulating substrate, a plating resist is disposed thereon, and then a thick electrolytic copper plating layer is formed. There is a so-called semi-additive method in which a conductor circuit is formed by forming, then removing the plating resist, and etching to remove the thin electroless copper plating layer.
[0003]
As the copper electroplating performed in the above method, when copper plating is formed on the surface to be plated using a direct current electrolysis method (DC plating method) which is a general electroplating method, an opening for a via hole and a conductor circuit are formed. The plating film adheres to the portion with the same thickness.
For this reason, a depression is generated in the interlayer resin insulating layer in the via hole portion. Further, there is a problem that a structure called a stacked via in which a via hole is formed on the via hole cannot be formed.
[0004]
In order to solve such problems, a pulse-reverse electroplating method (hereinafter referred to as “PR electroplating method”) in which the current value is made constant and the direction of the current is reversed at regular intervals has been proposed. ing.
[0005]
As this PR electroplating method, for example, there is a method disclosed by Fujinami et al. (Surface technology, “formation of via feeling by PR electrolysis”, 48 [6] (1997), p. 86-87). When this method is used, the conductor circuit other than the via hole portion is preferentially melted by the reverse current, and the via hole portion and the conductor circuit portion are deposited to the same extent by the subsequent electroplating, so this is repeated. As a result, the via hole portion is filled with the plating film.
[0006]
[Problems to be solved by the invention]
However, when plating by PR electroplating, there is a problem that an expensive power supply device must be used.
As a result of intensive studies in view of such problems, the present inventors have added a specific compound at a certain concentration composition, and without using an expensive apparatus, filling formation by electroplating via holes, Knowing that the formation of a conductor circuit can be achieved simultaneously, the present invention has been completed.
[0007]
That is, according to the present invention, an interlayer insulating layer is formed on a lower conductor circuit formation substrate, an opening is formed in the interlayer insulating layer, the surface of the interlayer insulating layer and the inner wall of the opening are made conductive, and then the opening is electroplated. Of multilayer printed wiring board in which via hole is formed by filling with, and upper conductor circuit is formedBecauseThe above electroplating is a plating solution,Consists of cyanide, cyanide and thioureas, or cyanide and polyalkylene oxideThis is a method for producing a multilayer printed wiring board, which is carried out using an aqueous solution containing an additive of 0.1 to 1.5 mmol / l and metal ions.
[0008]
In the present invention, an aqueous solution containing at least one or more additives selected from thioureas, cyanides, and polyalkylene oxides, and metal ions, is used as the electroplating solution.
The additive in the electroplating solution has a property of being easily adsorbed on the surface of a conductor such as metal. Therefore, these additives adhere to the surface of the electrically conductive interlayer insulating layer and the inner wall of the opening.
However, since the adhesion of the additive is diffusion-controlled, it is not performed uniformly on the average, and it is difficult to adhere in the opening, and on the contrary, the surface of the interlayer insulating layer that is made conductive (for example, the land portion of the via hole). , It easily adheres to wiring parts, etc.).
[0009]
The adhering additive acts as a plating inhibitor and interferes with electroplating deposition. For this reason, metal ions are preferentially deposited in the openings for via holes by electroplating, and are difficult to deposit on the surface of the conductive insulating layer. As a result, the via hole opening is filled with the plating layer, but the thickness of the metal film on the surface of the insulating layer to be a conductor circuit formed at the same time is not increased, and the plating filling and conductor in the via hole opening are not increased. The circuit can be formed at the same time.
[0010]
As the additive, at least one selected from thioureas, cyanides and polyalkylene oxides can be used.
The thioureas are preferably at least one selected from thiocarbamide (generally called “thiourea”) and isothiourea.
As the cyanide, an alkali metal cyanide is desirable. Examples of the alkali metal cyanide include sodium cyanide and potassium cyanide.
The polyalkylene oxide is preferably polyethylene glycol.
In the present invention, these additives may be used alone or in combination of two or more.
[0011]
The concentration of the additive is 0.1 to 1.5 mmol / l.
If the concentration of the additive is less than 0.1 mmol / l, the additive does not adhere to the inner wall surface of the via hole opening, so that metal ions are excessively deposited inside the via hole opening. On the other hand, the conductor circuit part is in a state where metal ions are insufficient and hardly deposited. Further, when the concentration of the additive exceeds 1.5 mmol / l, the additive adheres to the inside of the via hole opening in the same manner as the surface of the conductive insulating layer. Become.
[0012]
In particular, the concentration when thioureas are used as an additive is desirably 0.3 to 0.5 mmol / l. This is because the surface of the via hole opening is completely flattened within the above range.
[0013]
As metal ions contained in the electroplating solution of the present invention, for example, copper ions, nickel ions, cobalt ions, tin ions, gold ions and the like are desirable.
As the copper plating solution, it is desirable to use an aqueous solution containing copper sulfate and sulfuric acid. As the nickel plating solution, it is desirable to use an aqueous solution containing nickel sulfate or nickel chloride and boric acid. Further, as the cobalt plating solution, it is desirable to use an aqueous solution containing cobalt chloride or basic cobalt carbonate and hypophosphorous acid. As a tin plating solution, it is desirable to use an aqueous solution of tin chloride. As the gold plating solution, it is desirable to use an aqueous solution containing gold chloride or potassium gold cyanide.
[0014]
The electroplating solution of the present invention may be thickened by adding glycerin, polyethylene glycol, cellulose, chitosan or the like. This is because the diffusion of the additive is slowed down due to the thickening, and it is easy to make a difference between the adhesion amount of the additive in the via hole opening and the adhesion amount on the surface of the insulating layer, and it is easy to fill the plating in the via hole opening.
[0015]
Thus, in the method for producing a multilayer printed wiring board of the present invention, by using at least one additive selected from thioureas, cyanides and polyalkylene oxides as a plating inhibitor, Hole filling formation and conductor circuit formation can be realized simultaneously.
[0016]
As a conventional technique, Japanese Patent Application Laid-Open No. 57-116799 discloses a technique of performing electrolytic pickling in a thiourea-containing sulfuric acid aqueous solution. Japanese Patent Publication No. 62-8514 discloses a technique for pattern plating with copper sulfate plating containing thiourea. Furthermore, Japanese Patent Application Laid-Open No. 49-3833 discloses a method for producing a multilayer wiring board by performing selective electroless plating using thiourea.
[0017]
However, neither publication describes nor suggests that the filling of via holes and the formation of conductor circuits can be performed simultaneously by electroplating, and the technical idea differs from the present invention. It is to make.
[0018]
In the present invention, an interlayer insulating layer is formed on a lower conductor circuit forming substrate, an opening is provided in the interlayer insulating layer, and the surface of the interlayer insulating layer and the inner wall of the opening are made conductive, and then electroplating is performed.
The via hole opening provided in the interlayer insulating layer preferably has an aspect ratio of opening depth / opening diameter = 1/3 to 1/1. If the aspect ratio is less than 1/3, the diameter of the opening becomes too large to fill the plating, and if the aspect ratio exceeds 1/1, the metal ions become difficult to diffuse into the opening, so that the plating cannot be filled. It is.
[0019]
The diameter of the via hole opening is preferably 20 to 100 μm. If the thickness exceeds 100 μm, the metal ions cannot be sufficiently supplied and it is difficult to fill the plating. If the thickness is less than 20 μm, the metal ions do not diffuse easily and the metal ions cannot be supplied sufficiently, and the plating is not easily filled.
[0020]
As for the depth of the said opening, 10-100 micrometers is desirable. If the thickness is less than 10 μm, the interlayer insulation becomes too thin. If the thickness exceeds 100 μm, the metal ions are difficult to diffuse, the metal ions cannot be sufficiently supplied, and the plating filling is difficult.
[0021]
As a method of making the surface of the interlayer insulating layer and the inner wall of the opening conductive, a method of providing a metal layer by electroless plating, sputtering, vapor deposition or the like is employed.
The metal layer is preferably at least one selected from copper, nickel, tin and noble metals.
The thickness of the metal layer is preferably 0.1 to 1.0 μm. If the thickness is less than 0.1 μm, it is difficult to perform electroplating, and if it exceeds 1 μm, it may be difficult to etch away the conductive circuit into an independent pattern.
[0022]
The electroplating in the present invention is performed using the above-described electroplating solution. At this time, the conductive substrate is used as a cathode, and the metal to be plated is used as an anode.
As the metal to be plated, which is an anode, a ball shape or a columnar shape can be used.
The current density is 0.5-3 A / dm² Is desirable. The reason for this is 0.5 A / dm² If it is less than 3, the effect of the additive is weakened and the via hole cannot be filled, and 3 A / dm² This is because the ion supply does not catch up with the plating deposition, and the deposition state becomes uneven, resulting in a so-called “burnt plating” state.
[0023]
As for the thickness of the conductor circuit after electroplating, 5-30 micrometers is desirable. When the thickness of the conductor circuit is less than 5 μm, when the thin conductive layer formed for electroplating is etched, the formed conductor circuit itself may be etched and disappear. This is because if it is intended to form a conductor circuit exceeding 30 μm, it is necessary to increase the thickness of the plating resist, so that the conductor circuit cannot be made into a fine pattern.
[0024]
After plating the via hole opening, the conductor circuit forming surface (surface to be plated) is the cathode, the metal to be plated is the anode, the voltage between the anode and cathode is constant, and the plating metal ions are By conducting intermittent electroplating (hereinafter referred to as “constant voltage pulse plating”) in an existing plating solution, the conductor circuit can be thickened. Since the constant voltage pulse plating is excellent in film thickness uniformity, a conductor circuit having a uniform film thickness can be provided, and the manufactured multilayer printed wiring board can be easily impedance-matched.
[0025]
The reason why the plating thickness becomes uniform by such intermittent electroplating is that the plating film is formed at the edge of the surface to be plated and the portion around the hole of the via hole, which tends to increase the amount of plating. Is preferentially dissolved by the spike current that flows instantaneously to the anode side, while it flows instantaneously to the cathode side in the center of the surface to be plated and the inside of the via hole opening, where the amount of plating adhesion tends to decrease. It is considered that excellent uniform electrodeposition is obtained as a result of depositing the plating in the same manner as other portions by the spike current.
[0026]
The reason why the crystallinity of the plating film is increased by intermittent electroplating is that the concentration of the metal ions near the interface of the surface to be plated diffuses due to the interruption of voltage application, and the deposited plating becomes constant. This is presumably because defects are unlikely to occur in the crystal lattice of the film.
[0027]
Next, a method for manufacturing a multilayer printed wiring board according to the present invention will be described. (1) As the substrate, an insulating substrate such as a resin or a ceramic substrate can be used.
As the resin substrate, an insulating substrate in which a prepreg impregnated with a thermosetting resin, a thermoplastic resin or a composite of a thermosetting resin and a thermoplastic resin is laminated on a fibrous base material, or such a prepreg is used. It is possible to use a copper-clad laminate on which a copper foil is placed and heated and pressed.
As the fibrous base material, glass cloth, aramid fiber cloth or the like can be used.
[0028]
Moreover, it is possible to provide a through hole as needed. The through hole may be filled with a filler, and the through hole may be covered with plating called lid plating.
[0029]
(2) Conductor wiring is formed on the substrate using a conventionally known method, an interlayer insulating layer is provided on the conductor wiring forming substrate, and an opening for a via hole is formed in the interlayer insulating layer. The opening of the interlayer insulating layer is provided by performing exposure and development processes or by irradiating laser light.
[0030]
When the interlayer insulating layer is made of ceramic, an opening is made in advance in a ceramic green sheet, and the green sheet is laminated.
As a material for the interlayer resin insulation layer, a thermosetting resin, a thermoplastic resin, a resin obtained by sensitizing a part of the thermosetting resin, or a composite resin thereof can be used.
The interlayer insulating layer may be formed by applying an uncured resin, or may be formed by thermocompression bonding of an uncured resin film. Furthermore, you may affix the resin film in which metal layers, such as copper foil, were formed in the single side | surface of an uncured resin film. When using such a resin film, after etching the metal layer in the via hole forming portion, an opening is provided by irradiating laser light.
[0031]
A resin-coated copper foil or the like can be used as the resin film on which the metal layer is formed. In forming the interlayer insulating layer, an electroless plating adhesive layer can be used. This electroless plating adhesive is optimally prepared by dispersing heat-resistant resin particles that are soluble in a cured acid or oxidizing agent in an uncured heat-resistant resin that is sparingly soluble in acid or oxidizing agent. is there. This is because the heat-resistant resin particles are dissolved and removed by treatment with an acid and an oxidizing agent, and a roughened surface made of crucible-like anchors can be formed on the surface.
[0032]
In the above electroless plating adhesive, the heat-resistant resin particles particularly cured are 1) heat-resistant resin powder having an average particle diameter of 10 μm or less, and 2) heat-resistant resin powder having an average particle diameter of 2 μm or less. Aggregated aggregated particles, 3) a mixture of a heat-resistant powder resin powder having an average particle diameter of 2 to 10 μm and a heat-resistant resin powder having an average particle diameter of 2 μm or less, 4) a heat-resistant resin having an average particle diameter of 2 to 10 μm Pseudo particles formed by adhering at least one of a heat-resistant resin powder or an inorganic powder having an average particle size of 2 μm or less to the surface of the powder, 5) a heat-resistant powder resin having an average particle size of 0.1 to 0.8 μm It is desirable to use a mixture of the powder and a heat-resistant resin powder having an average particle diameter of more than 0.8 μm and less than 2 μm, and 6) a heat-resistant powder resin powder having an average particle diameter of 0.1 to 1.0 μm. This is because more complex anchors can be formed.
[0033]
The depth of the roughened surface is desirably Rmax = 0.01 to 20 μm. This is to ensure adhesion with the conductor circuit. Particularly in the semi-additive method, 0.1 to 5 μm is desirable. This is because the electroless plating film can be removed while ensuring adhesion.
As the heat-resistant resin hardly soluble in the acid or oxidizing agent, “a resin composite made of a thermosetting resin and a thermoplastic resin” or “a resin composite made of a photosensitive resin and a thermoplastic resin” is desirable. This is because the former has high heat resistance, and the latter can form a via hole opening by photolithography.
[0034]
As said thermosetting resin, an epoxy resin, a phenol resin, a polyimide resin etc. can be used, for example. Examples of the sensitized resin include those obtained by acrylating a thermosetting group with methacrylic acid or acrylic acid. In particular, an acrylated epoxy resin is optimal.
As the epoxy resin, a novolak type epoxy resin such as a phenol novolac type or a cresol novolak type, a dicyclopentadiene-modified alicyclic epoxy resin, or the like can be used.
[0035]
As the thermoplastic resin, polyether sulfone (PES), polysulfone (PSF), polyphenylene sulfone (PPS), polyphenylene sulfide (PPES), polyphenyl ether (PPE), polyether imide (PI), fluorine resin, etc. are used. can do.
The mixing ratio of the thermosetting resin (photosensitive resin) and the thermoplastic resin is desirably thermosetting resin (photosensitive resin) / thermoplastic resin = 95/5 to 50/50. This is because a high toughness value can be secured without impairing heat resistance.
[0036]
The mixing weight ratio of the heat-resistant resin particles is preferably 5 to 50% by weight, more preferably 10 to 40% by weight based on the solid content of the heat-resistant resin matrix.
The heat-resistant resin particles are preferably an amino resin (melamine resin, urea resin, guanamine resin), epoxy resin, or the like.
[0037]
(3) Next, a metal layer is formed on the interlayer insulating layer (also on the copper foil in the case of a copper foil with resin) including the opening surface for via holes by electroless plating or sputtering to make it conductive. .
[0038]
(4) Furthermore, a plating resist is disposed thereon. As a plating resist, a commercially available photosensitive dry film or a liquid resist can be used.
Then, after a photosensitive dry film is attached or a liquid resist is applied, an ultraviolet exposure process is performed, and a development process is performed with an alkaline aqueous solution.
[0039]
(5) Next, after the substrate subjected to the above treatment is immersed in the electroplating solution of the present invention, direct current electroplating is performed using the electroless plating layer as a cathode and the metal to be plated as an anode, and the opening for the via hole is plated. The upper layer conductor circuit is formed while filling.
[0040]
(6) Next, the plating resist is peeled off with a strong ant potassium solution, and then etching is performed to remove the electroless plating layer, thereby making the upper conductor circuit and via hole an independent pattern.
As the etching solution, an aqueous solution of persulfate such as sulfuric acid / hydrogen peroxide aqueous solution, ferric chloride, cupric chloride, and ammonium persulfate is used.
(7) Thereafter, if necessary, the steps (2) to (6) are repeated, and finally, a solder resist layer, a solder bump, and the like are formed, thereby completing the production of the multilayer printed wiring board.
[0041]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in more detail.
Example 1
A. Preparation of adhesive for electroless plating
1) 35 parts by weight of 25% acrylate of cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., molecular weight: 2500), 3.15 parts by weight of photosensitive monomer (Aronix M325, manufactured by Toagosei Co., Ltd.), 0. A mixed composition was prepared by taking 5 parts by weight and 3.6 parts by weight of N-methylpyrrolidone (NMP) in a container and stirring and mixing them.
[0042]
2) Polyethersulfone (PES) 12 parts by weight, epoxy resin particles (manufactured by Sanyo Chemical Co., Ltd., polymer pole) having an average particle diameter of 1.0 μm, 7.2 parts by weight, and an average particle diameter of 0.5 μm, 3.09 Part by weight was placed in a separate container and stirred and mixed, and then 30 parts by weight of NMP was further added and stirred and mixed by a bead mill to prepare another mixed composition.
[0043]
3) 2 parts by weight of imidazole curing agent (manufactured by Shikoku Kasei Co., Ltd., 2E4MZ-CN), 2 parts by weight of benzophenone as a photopolymerization initiator, 0.2 part by weight of Michler's ketone as a photosensitizer, and 1.5 parts by weight of NMP The mixed composition was prepared by taking in another container and stirring and mixing.
Then, the adhesive composition for electroless plating was obtained by mixing the mixed composition prepared in 1), 2) and 3).
[0044]
B. Method for manufacturing printed wiring board
(1) A copper-laminated laminate in which 18 μm copper foil 8 is laminated on both surfaces of a substrate 1 made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 1 mm was used as a starting material (FIG. 1A). reference). First, after drilling the copper-clad laminate, forming a plating resist, the substrate is subjected to electroless copper plating to form through holes 9, and the copper foil is patterned in accordance with a conventional method. The inner layer copper pattern (lower layer conductor circuit) 4 was formed on both sides of the substrate.
[0045]
The substrate on which the lower conductor circuit 4 is formed is washed with water and dried, followed by NaOH (10 g / l), NaClO.₂ (40 g / l), Na_Three PO_Four An oxidation bath treatment using an aqueous solution of (6 g / l) as an oxidation bath (blackening bath) was performed, and roughened

surfaces

4a and 9a were formed on the entire surface of the lower conductor circuit 4 including the through holes 9 (FIG. 1 ( b)).
[0046]
(2) The resin filler 10 containing an epoxy resin as a main component was applied to both sides of the substrate using a printing machine so as to be filled between the lower conductor circuits 4 or into the through holes 9 and dried by heating. That is, by this step, the resin filler 10 is filled between the lower conductor circuits 4 or in the through holes 9 (see FIG. 1C).
[0047]
(3) Resin filling the surface of the lower conductor circuit 4 or the land surface of the through-hole 9 by belt sander polishing using belt polishing paper (manufactured by Sankyori Chemical Co., Ltd.) Polishing was performed so that the agent 10 did not remain, and then buffing was performed to remove scratches due to the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. And the resin filler 10 with which it filled was heat-hardened (refer FIG.1 (d)).
[0048]
In this way, the surface layer portion of the resin filler 10 filled in the through holes 9 and the like and the roughened layer 4a on the upper surface of the lower conductor circuit 4 are removed to smooth both surfaces of the substrate, and the resin filler 10 and the lower conductor circuit 4 are smoothed. Thus, a wiring board was obtained in which the side surface of the through hole 9 was firmly adhered via the roughened surface 4a, and the inner wall surface of the through hole 9 and the resin filler 10 were firmly adhered via the roughened surface 9a.
[0049]
(4) Next, the wiring board that has undergone the above-mentioned process is treated at 90 ° C. with an aqueous solution containing nickel chloride (30 g / l), sodium hypophosphite (10 g / l), and sodium citrate (10 g / l). A nickel layer 11 a having a thickness of 1.2 μm was formed on the upper surface of the conductor circuit 4 and the land upper surface of the through hole 9 by dipping in an electrolytic nickel bath.
[0050]
(5) Furthermore, a porous alloy roughening layer 11b made of Cu—Ni—P having a thickness of 2 μm is formed on the upper surface of the land of the lower conductor circuit 4 and the through hole 9 on which the nickel layer 11a is formed. An Sn layer having a thickness of 0.3 μm was provided on the surface of the roughened layer 11b (see FIG. 2A). However, the Sn layer is not shown.
[0051]
The method for forming the roughened layer 11b is as follows. That is, the substrate was degreased with alkali and soft etched, and then treated with a catalyst solution composed of palladium chloride and an organic acid to give a Pd catalyst and activate the catalyst.
[0052]
Next, copper sulfate (3.2 × 10^-2mol / l), nickel sulfate (2.4 × 10^-3mol / l), citric acid (5.2 × 10 5^-2mol / l), sodium hypophosphite (2.7 × 10^-1 mol / l), boric acid (5.0 × 10^-1 mol / l) and a surfactant (manufactured by Nissin Chemical Industry Co., Ltd., Surfinol 465) (1.0 g / l) in a pH = 9 electroless copper plating bath and immersed for 2 minutes. From the needle-like alloy of Cu-Ni-P on the nickel layer 11a on the surface of the land of the copper conductor circuit 4 and the through hole 9, and vibrated in the longitudinal direction at a rate of once per second. A roughened layer 11b having a thickness of 5 μm was provided.
[0053]
(6) Apply an electroless plating adhesive having the composition described in A above on both sides of the substrate twice using a roll coater, leave it in a horizontal state for 20 minutes, and then dry at 60 ° C. for 30 minutes. (See FIG. 2 (b)).
[0054]
(7) A photomask film on which a black circle having a diameter of 200 μm is printed is adhered to both sides of the substrate on which the adhesive layer for electroless plating is formed in (6) above, and 500 mJ / cm by an ultra-high pressure mercury lamp.² Exposed with intensity. By spray-developing this with a diethylene glycol dimethyl ether (DMDG) solution, a via hole opening 6 having a diameter of 85 μm was formed in the adhesive layer. Furthermore, the substrate is 3000 mJ / cm with an ultra-high pressure mercury lamp.² And a heat treatment at 100 ° C. for 1 hour and then at 150 ° C. for 5 hours, thereby providing a 35 μm-thick interlayer having an opening (via hole opening 6) having an excellent dimensional accuracy corresponding to a photomask film. A resin insulating layer 2 was formed (see FIG. 2C). The aspect ratio of the opening is 0.41.
[0055]
(8) The substrate on which the via hole opening 6 is formed is immersed in an aqueous chromic acid solution (7500 g / l) at 73 ° C. for 20 minutes to dissolve and remove the epoxy resin particles present on the surface of the interlayer resin insulating layer 2. The surface was roughened to obtain a roughened surface. Then, it was immersed in the neutralization solution (made by Shipley Co., Ltd.) and washed with water (see FIG. 2 (d)).
Further, a catalyst catalyst was attached to the surface of the interlayer insulating material layer 2 and the inner wall surface of the via hole opening 6 by applying a palladium catalyst (manufactured by Atotech) to the surface of the roughened substrate.
[0056]
(9) Next, the substrate was immersed in an electroless copper plating aqueous solution having the following composition to form an electroless copper plating film 12 having a thickness of 0.8 μm on the entire rough surface (see FIG. 3A). .
[Electroless plating aqueous solution]
EDTA 150 g / l
Copper sulfate 20 g / l
HCHO 30 ml / l
NaOH 40 g / l
α, α'-bipyridyl 80 mg / l
Polyethylene glycol (PEG) 0.1 g / l
[Electroless plating conditions]
30 minutes at a liquid temperature of 70 ° C
[0057]
(10) A commercially available photosensitive dry film is affixed to the electroless copper plating film 12, and a mask is placed on the film to obtain 100 mJ / cm.² Then, a plating resist 3 was provided by developing with a 0.8% sodium carbonate aqueous solution (see FIG. 3B).
[0058]
(11) Next, electrolytic copper plating was performed under the following conditions to form an electrolytic copper plating film 13 having a thickness of 16 μm (see FIG. 3C).
a) Shock oscillating was performed by immersing in a cleaner / conditioner aqueous solution (FR 100 g / l manufactured by Atotech Japan) and a sulfuric acid aqueous solution (180 g / l) at 50 ° C. for 5 minutes.
b) Washing was performed twice at 50 ° C.
c) It was immersed in a 10% by volume sulfuric acid aqueous solution and stirred for 1 minute.
d) Washed twice with water.
e) It was immersed in an electroplating solution and subjected to direct current electroplating. Via holes are filled by this direct current electroplating, L / S = 37/37 μm composed of electroless copper plating film 12 and electrolytic copper plating film 13 and 16 μm thick conductor circuit 5 and via hole 7 whose upper surface is flattened. Formed.
[0059]
[Electroplating aqueous solution]
Sulfuric acid 220 g / l
Copper sulfate 65 g / l
Chloride ion 40 ppm
Thiourea 0.4 mmol / l
[Electroplating conditions]
Current density 1.5A / dm²
Time 48.5 minutes
Temperature 20 ℃
Anode Phosphorus copper
[0060]
(12) Further, the conductor circuit is immersed in an electroless nickel bath at 90 ° C. comprising an aqueous solution containing nickel chloride (30 g / l), sodium hypophosphite (10 g / l) and sodium citrate (10 g / l). A nickel layer 11a having a thickness of 1.2 μm was formed on the top surface and the top surface of the through-hole land 7 (see FIG. 3D).
Further, the plating resist 3 was peeled and removed with a 5% KOH aqueous solution, and then the electroless plating film 12 under the plating resist 3 was dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide (see FIG. 4A). ).
[0061]
(13) The substrate on which the conductor circuit 5 was formed was subjected to the same treatment as in the above (5) to form a rough alloy layer 11b made of Cu—Ni—P having a thickness of 2 μm on the surface of the conductor circuit 5 ( (Refer FIG.4 (b)).
(14) By repeating the steps (6) to (13), an upper conductor circuit is formed (see FIG. 4C), and then a solder resist layer and solder bumps are formed to form a multilayer. A printed wiring board was obtained.
[0062]
(Example 2)
A multilayer printed wiring board was obtained in the same manner as in Example 1 except that the thiourea concentration was adjusted to 0.3 mmol / l.
[0063]
(Example 3)
A multilayer printed wiring board was obtained in the same manner as in Example 1 except that the thiourea concentration was adjusted to 0.5 mmol / l.
[0064]
Example 4
A multilayer printed wiring board was obtained in the same manner as in Example 1 except that the thiourea concentration was adjusted to 0.15 mmol / l.
[0065]
(Example 5)
A multilayer printed wiring board was obtained in the same manner as in Example 1 except that the thiourea concentration was adjusted to 1.30 mmol / l.
[0066]
(Example 6)
A multilayer printed wiring board was obtained in the same manner as in Example 1 except that an aqueous solution of 0.4 mmol / l polyethylene glycol was used instead of thiourea.
[0067]
(Example 7)
A multilayer printed wiring board was obtained in the same manner as in Example 1 except that an aqueous solution of sodium cyanide 0.4 mmol / l was used instead of thiourea.
[0068]
(Comparative Example 1)
A multilayer printed wiring board was obtained in the same manner as in Example 1 except that the thiourea concentration was adjusted to 0.08 mmol / l.
[0069]
(Comparative Example 2)
A multilayer printed wiring board was obtained in the same manner as in Example 1 except that the thiourea concentration was adjusted to 1.55 mmol / l.
As mentioned above, about the multilayer printed wiring board obtained in Examples 1-7 and Comparative Examples 1-2, a cross section is observed with an optical microscope, and it confirms about the filling property of an opening, the thickness of a conductor circuit, and the flatness of the via hole upper surface. did. The results are shown in the following evaluation.
[0070]
[Table 1]

[0071]
As is clear from the results shown in Table 1 above, when electroplating is performed, an aqueous solution containing an additive having a concentration of 0.1 to 1.5 mmol / l is used as a plating solution. Complete filling of the opening and formation of the conductor circuit could be realized at the same time.
Moreover, the upper surface of the via hole was flattened by setting the concentration of thiourea in the electroplating solution to 0.3 to 0.5 mmol / l.
[0072]
【The invention's effect】
As described above, according to the present invention, complete filling of the via hole opening and formation of the conductor circuit can be realized simultaneously without using an expensive device.
In addition, since the via holes of the multilayer printed wiring board can be plated and filled, the interlayer insulating layer can be flattened and a stacked via can be formed.
[Brief description of the drawings]
FIGS. 1A to 1D are cross-sectional views illustrating a part of a manufacturing process of a multilayer printed wiring board according to the present invention.
FIGS. 2A to 2D are cross-sectional views illustrating a part of a manufacturing process of a multilayer printed wiring board according to the present invention.
FIGS. 3A to 3D are cross-sectional views illustrating a part of the manufacturing process of the multilayer printed wiring board according to the present invention. FIGS.
FIGS. 4A to 4C are cross-sectional views illustrating a part of the manufacturing process of the multilayer printed wiring board according to the present invention. FIGS.
[Explanation of symbols]
1 Substrate
2 Interlayer resin insulation layer (adhesive layer for electroless plating)
3 Plating resist
4 Lower conductor circuit (inner layer copper pattern)
4a Roughened surface
5 Upper layer conductor circuit
6 Via-hole opening
7 Bahia Hall
8 Copper foil
9 Through hole
9a Roughened surface
10 Resin filler
11a Nickel layer
11b Roughening layer
12 Electroless plating film
13 Electroplating film

Claims

An interlayer insulating layer is formed on a lower conductor circuit formation substrate, an opening is formed in the interlayer insulating layer, the surface of the interlayer insulating layer and the inner wall of the opening are made conductive, and then the opening is filled by electroplating. to form a via hole, a manufacturing method for a multilayer printed wiring board forming the upper conductor circuit,
The electroplating uses a cyanide, cyanide and thioureas, or an aqueous solution containing 0.1 to 1.5 mmol / l of an additive consisting of cyanide and polyalkylene oxide and a metal ion as a plating solution. A method for producing a multilayer printed wiring board, which is performed as described above.

2. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein the opening for the via hole has an aspect ratio of opening depth / opening diameter = 1/3 to 1/1.