JP4954120B2 - Wiring board and mounting structure - Google Patents

Wiring board and mounting structure Download PDF

Info

Publication number
JP4954120B2
JP4954120B2 JP2008045933A JP2008045933A JP4954120B2 JP 4954120 B2 JP4954120 B2 JP 4954120B2 JP 2008045933 A JP2008045933 A JP 2008045933A JP 2008045933 A JP2008045933 A JP 2008045933A JP 4954120 B2 JP4954120 B2 JP 4954120B2
Authority
JP
Japan
Prior art keywords
layer
resin
hole
wiring board
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008045933A
Other languages
Japanese (ja)
Other versions
JP2009206250A (en
Inventor
昭哉 藤▲崎▼
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008045933A priority Critical patent/JP4954120B2/en
Publication of JP2009206250A publication Critical patent/JP2009206250A/en
Application granted granted Critical
Publication of JP4954120B2 publication Critical patent/JP4954120B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

本発明は、各種オーディオビジュアル機器や家電機器、通信機器、コンピュータ機器及びその周辺機器などの電子機器に使用される配線基板と、かかる配線基板に半導体素子を実装した実装構造体に関するものである。   The present invention relates to a wiring board used in various audio visual equipment, home appliances, communication equipment, computer equipment and peripheral equipment, and a mounting structure in which a semiconductor element is mounted on the wiring board.

従来より、ＩＣ（Integrated Circuit）又はＬＳＩ（Large Scale Integration）等の半導体素子を実装する配線基板として、樹脂製の配線基板が用いられている。   Conventionally, resin wiring boards have been used as wiring boards for mounting semiconductor elements such as IC (Integrated Circuit) or LSI (Large Scale Integration).

配線基板は、基体と、基体上に形成された導電層と、導電層を被覆する絶縁層とを備えている。   The wiring board includes a base, a conductive layer formed on the base, and an insulating layer that covers the conductive layer.

導電層は、メッキ法を用いて、基体上に形成することができる。また、絶縁層は、導電層を被覆させるとともに基体の露出した領域と接着させることにより、基体上に形成することができる。（下記特許文献１参照）。
特開２００１−２０３４５０号公報 The conductive layer can be formed on the substrate using a plating method. The insulating layer can be formed on the substrate by covering the conductive layer and adhering it to the exposed region of the substrate. (See Patent Document 1 below).
JP 2001-203450 A

ところが、上述した特許文献１に記載の配線基板は、基板と絶縁層とが接着している領域が平坦であるため、絶縁層が基体から剥離し易いという問題がある。   However, the wiring board described in Patent Document 1 described above has a problem in that the insulating layer is easily peeled off from the substrate because the region where the substrate and the insulating layer are bonded is flat.

本発明は、上述した課題に鑑みなされたものであって、絶縁層が基体から剥離することを抑制し、信頼性の優れた配線基板および実装構造体を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a wiring board and a mounting structure that are excellent in reliability by suppressing separation of an insulating layer from a substrate.

上記の課題を解決するため、本発明の配線基板は、基体と、該基体上に形成された導電層と、該導電層を被覆する絶縁層とを備えた配線基板において、前記導電層の端部周辺に位置する前記基体の一部が隆起しているとともに、隆起した隆起部の頂点が前記導電層の下面高さ位置と前記導電層の上面高さ位置との間に位置しており、前記隆起部と前記導電層の端部との間に隙間が形成されているとともに、前記絶縁層の一部が前記隆起部と前記導電層の端部との間の隙間に充填されていることを特徴とする。   In order to solve the above problems, a wiring board according to the present invention is a wiring board comprising a base, a conductive layer formed on the base, and an insulating layer covering the conductive layer. A portion of the base located around the portion is raised, and the peak of the raised raised portion is located between the lower surface height position of the conductive layer and the upper surface height position of the conductive layer; A gap is formed between the raised portion and the end of the conductive layer, and a part of the insulating layer is filled in the gap between the raised portion and the end of the conductive layer. It is characterized by.

また、本発明の配線基板は、前記基体が、穴部を有するとともに、該穴部の内壁面に突出する凸部を有し、前記導電層が、前記穴部の内壁面から前記基体上にかけて形成されていることを特徴とする。   In the wiring board of the present invention, the base has a hole and a protrusion protruding on the inner wall surface of the hole, and the conductive layer extends from the inner wall surface of the hole to the base. It is formed.

また、本発明の実装構造体は、前記配線基板と、前記配線基板に実装され、前記導電層と電気的に接続されている半導体素子と、を備えたことを特徴とする。   According to another aspect of the present invention, there is provided a mounting structure including the wiring board and a semiconductor element mounted on the wiring board and electrically connected to the conductive layer.

本発明によれば、絶縁層が基体から剥離することを抑制し、信頼性の優れた配線基板および実装構造体を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, it can suppress that an insulating layer peels from a base | substrate, and can provide the wiring board and mounting structure which were excellent in reliability.

以下に、本発明にかかる実装構造体の実施形態を図面に基づいて詳細に説明する。かかる実装構造体は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものである。   Embodiments of a mounting structure according to the present invention will be described below in detail with reference to the drawings. Such a mounting structure is used for electronic devices such as various audiovisual devices, home appliances, communication devices, computer devices or peripheral devices thereof.

図１は本実施形態に係る実装構造体１の平面図、図２は本実施形態に係る実装構造体１の断面図である。本実施形態に係る実装構造体１は、配線基板２と、配線基板２に半田等のバンプ３を介してフリップチップ実装された、ＩＣ又はＬＳＩ等の半導体素子４と、を含んで構成されている。   FIG. 1 is a plan view of a mounting structure 1 according to this embodiment, and FIG. 2 is a cross-sectional view of the mounting structure 1 according to this embodiment. A mounting structure 1 according to the present embodiment includes a wiring board 2 and a semiconductor element 4 such as an IC or LSI that is flip-chip mounted on the wiring board 2 via bumps 3 such as solder. Yes.

また、配線基板２は、基体５と、基体５上に形成される導電層６と、導電層６を被覆する絶縁層７と、を含んで構成されている。基体５は、繊維層８と樹脂層９とを交互に複数積層した積層体であり、基体５の一主面および他主面の表面は樹脂層９からなる。かかる基体５には、両主面間を貫通するスルーホールSが形成されている。かかる導電層６は、基体５の一主面および他主面に形成されたグランド層６ａと、スルーホールSの内壁面に形成されたスルーホール導体６ｂとから構成される。かかる絶縁層７は、フィルム層７ａと接着層７ｂと含んで構成されている。かかる接着層７ｂは、グランド層６ａを被覆するとともに基体５の一主面および他主面の表面に位置する樹脂層９と接着している。   The wiring board 2 includes a base 5, a conductive layer 6 formed on the base 5, and an insulating layer 7 that covers the conductive layer 6. The base 5 is a laminate in which a plurality of fiber layers 8 and resin layers 9 are alternately stacked, and the surface of one main surface and the other main surface of the base 5 is made of the resin layer 9. In the base body 5, a through hole S penetrating between both main surfaces is formed. The conductive layer 6 includes a ground layer 6a formed on one main surface and the other main surface of the base 5 and a through-hole conductor 6b formed on the inner wall surface of the through-hole S. The insulating layer 7 includes a film layer 7a and an adhesive layer 7b. The adhesive layer 7b covers the ground layer 6a and adheres to the resin layer 9 located on the surface of one main surface and the other main surface of the substrate 5.

以下に、絶縁層７について説明する。絶縁層７は、フィルム層７ａと接着層７ｂとを含んで構成されている。フィルム層７ａは、接着層７ｂを介して基体５に対して貼り合わされている。接着層７ｂとしては、熱硬化性樹脂又は熱可塑性樹脂等が使用される。なお、かかる熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。熱可塑性樹脂としては、半田リフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が２００℃以上であることが望ましく、ポリエーテルケトン樹脂、ポリエチレンテレフタレート樹脂又はポリフェニレンエーテル樹脂等を使用することができる。   The insulating layer 7 will be described below. The insulating layer 7 includes a film layer 7a and an adhesive layer 7b. The film layer 7a is bonded to the base 5 via the adhesive layer 7b. As the adhesive layer 7b, a thermosetting resin or a thermoplastic resin is used. As the thermosetting resin, for example, at least one of polyimide resin, acrylic resin, epoxy resin, urethane resin, cyanate resin, silicon resin, and bismaleimide triazine resin can be used. As the thermoplastic resin, since it is necessary to have heat resistance capable of withstanding heating during solder reflow, it is desirable that the softening temperature of the constituent material is 200 ° C. or higher. Polyether ketone resin, polyethylene terephthalate resin or polyphenylene ether Resin or the like can be used.

フィルム層７ａは、配線基板２の平坦性を確保するために精密に厚さが制御されている。また、フィルム層７ａは、弾性変形可能であって、耐熱性と硬さに優れた特性の材料であることが望ましい。この様な特性を有するフィルム層７ａとしては、例えば、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂又は液晶ポリマー樹脂等を用いることができる。なお、フィルム層７ａの厚みは、例えば１μｍ以上２０μｍ以下となるように設定されている。   The thickness of the film layer 7a is precisely controlled to ensure the flatness of the wiring board 2. The film layer 7a is desirably a material that can be elastically deformed and has excellent heat resistance and hardness. As the film layer 7a having such characteristics, for example, polyparaphenylene benzbisoxazole resin, wholly aromatic polyamide resin, wholly aromatic polyester resin, or liquid crystal polymer resin can be used. The thickness of the film layer 7a is set to be, for example, 1 μm or more and 20 μm or less.

フィルム層７ａは、基体５および導電層６に対して接着材を介して貼り合わせ、例えば加熱プレス装置を用いて加熱しながら加圧した後、冷却することによって基体５や導電層６に固定することができる。なお、接着材は、加熱した後、冷却されることによって固化して接着層７ｂを構成する。絶縁層７の厚み寸法は、例えば１μｍ以上１０μｍ以下となるように設定されている。   The film layer 7a is bonded to the base body 5 and the conductive layer 6 through an adhesive, and is fixed to the base body 5 and the conductive layer 6 by cooling after being pressurized while being heated using, for example, a heating press device. be able to. The adhesive is heated and then solidified by cooling to form the adhesive layer 7b. The thickness dimension of the insulating layer 7 is set to be 1 μm or more and 10 μm or less, for example.

絶縁層７には、配線基板２の一主面および他主面に位置する信号線路１０と、絶縁層７の上下方向を貫くビア導体１１と、が形成されている。かかる信号線路１０は、所定の電気信号を伝達する機能を備えており、ライン状に形成されている。かかるビア導体１１は、導電層６と信号線路１０とを電気的に接続するためのものである。かかるビア導体１１は、基体５の一主面側から配線基板２の一主面側（基体５の他主面側から配線基板２の他主面側）に向けて幅広なテーパー状に形成されている。なお、信号線路１０およびビア導体１１は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料から成る。   In the insulating layer 7, signal lines 10 located on one main surface and the other main surface of the wiring board 2 and via conductors 11 penetrating in the vertical direction of the insulating layer 7 are formed. The signal line 10 has a function of transmitting a predetermined electric signal and is formed in a line shape. The via conductor 11 is for electrically connecting the conductive layer 6 and the signal line 10. The via conductor 11 is formed in a tapered shape that is wide from one main surface side of the base body 5 to one main surface side of the wiring board 2 (from the other main surface side of the base body 5 to the other main surface side of the wiring board 2). ing. The signal line 10 and the via conductor 11 are made of a metal material such as copper, silver, gold, aluminum, nickel, or chromium, for example.

次に、導電層６について説明する。導電層６は、グランド層６ａとスルーホール導体６ｂとを含んで構成されている。グランド層６ａは、基体５の一主面および他主面の信号線路１０と対向する箇所に形成されており、平板状である。また、グランド層６ａは、半導体素子４を共通の電位、例えばアース電位にする機能を備えている。スルーホール導体６ｂは、スルーホールSの内壁面に沿って形成されており、一主面および他主面のグランド層６ａと電気的に接続されている。なお、導電層６は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料から成る。   Next, the conductive layer 6 will be described. The conductive layer 6 includes a ground layer 6a and a through-hole conductor 6b. The ground layer 6a is formed at a location facing the signal line 10 on one main surface and the other main surface of the base 5 and has a flat plate shape. The ground layer 6a has a function of bringing the semiconductor element 4 to a common potential, for example, a ground potential. The through-hole conductor 6b is formed along the inner wall surface of the through-hole S, and is electrically connected to the ground layer 6a on one main surface and the other main surface. The conductive layer 6 is made of a metal material such as copper, silver, gold, aluminum, nickel, or chromium.

次に、基体５について詳述する。図３は、図２のR1部分を拡大した断面図である。また、図４（A）は、図２のR２部分を拡大した断面図である。また、図４（B）は、スルーホールSの内壁面から突出した凸部８ａの拡大斜視図である。基体５は、繊維層８と樹脂層９とを交互に複数積層した積層体である。   Next, the base 5 will be described in detail. FIG. 3 is an enlarged cross-sectional view of a portion R1 in FIG. FIG. 4A is an enlarged cross-sectional view of a portion R2 in FIG. 4B is an enlarged perspective view of the convex portion 8a protruding from the inner wall surface of the through hole S. FIG. The base 5 is a laminate in which a plurality of fiber layers 8 and resin layers 9 are alternately laminated.

繊維層８は、一方向に沿って配列される多数の単繊維を樹脂で含浸してなる。また、繊維層８は、基体５の剛性を良好に維持するものであって、単繊維が多数敷き詰められて設けられている。繊維層８を構成する一方向に配列された多数の単繊維は、繊維層８の一端から他端にまで延在されている。単繊維は、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂又は全芳香族ポリエステル樹脂等の低熱膨張樹脂から成る。かかる単繊維の熱膨張率は、繊維の長手方向（Ｘ方向）に直交する断面方向（Ｚ方向）の熱膨張率が、繊維の長手方向（Ｘ方向）の熱膨張率より大きい。その単繊維の断面方向（Ｚ方向）の熱膨張率は、４０ｐｐｍ／℃以上１２０ｐｐｍ／℃以下であって、単繊維の長手方向（Ｘ方向）の熱膨張率は、−１０ｐｐｍ／℃以上１０ｐｐｍ／℃以下である。なお、熱膨張率は、ＪＩＳＫ７１９７に準ずる。また、単繊維は長尺状に形成されており、その断面方向（Ｚ方向）の断面が円形であって、その直径は例えば３μｍ以上１５μｍ以下に形成されている。なお、繊維層８に含まれる樹脂は、例えば、エポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリイミド樹脂又はポリフェニレンエーテル樹脂等から成る。   The fiber layer 8 is formed by impregnating a large number of single fibers arranged along one direction with a resin. The fiber layer 8 maintains the rigidity of the substrate 5 satisfactorily, and is provided with a large number of single fibers. A large number of single fibers arranged in one direction constituting the fiber layer 8 extend from one end of the fiber layer 8 to the other end. The single fiber is made of a low thermal expansion resin such as polyparaphenylene benzbisoxazole resin, wholly aromatic polyamide resin or wholly aromatic polyester resin. As for the thermal expansion coefficient of such single fibers, the thermal expansion coefficient in the cross-sectional direction (Z direction) orthogonal to the longitudinal direction (X direction) of the fiber is larger than the thermal expansion coefficient in the longitudinal direction (X direction) of the fiber. The thermal expansion coefficient in the cross-sectional direction (Z direction) of the single fiber is 40 ppm / ° C. or more and 120 ppm / ° C. or less, and the thermal expansion coefficient in the longitudinal direction (X direction) of the single fiber is −10 ppm / ° C. or more and 10 ppm / ° C. It is below ℃. In addition, a thermal expansion coefficient applies to JISK7197. Moreover, the single fiber is formed in a long shape, and the cross-section in the cross-sectional direction (Z direction) is circular, and the diameter is, for example, 3 μm or more and 15 μm or less. The resin contained in the fiber layer 8 is made of, for example, an epoxy resin, a bismaleimide triazine resin, a cyanate resin, a polyimide resin, or a polyphenylene ether resin.

また、Ｘ方向に沿って単繊維が配列される繊維層８の数と、Ｙ方向に沿って単繊維が配列される繊維層８の数は、一致していることが好ましい。Ｘ方向に沿って配列される単繊維の数とＹ方向に沿って配列される単繊維の数を近づけた結果、熱による配線基板２の歪みを抑制することができる。   Moreover, it is preferable that the number of the fiber layers 8 in which single fibers are arranged along the X direction and the number of the fiber layers 8 in which single fibers are arranged along the Y direction are the same. As a result of bringing the number of single fibers arranged along the X direction close to the number of single fibers arranged along the Y direction, the distortion of the wiring board 2 due to heat can be suppressed.

また、繊維層８に対する単繊維の体積比率が、３０体積％以上８０体積％以下に設定されている。繊維層８に対する単繊維の体積比率を３０体積％以上とすることにより、繊維層８に含有される単繊維が十分に確保され、単繊維の優れた剛性が繊維層８に影響を及ぼし、基体５全体の反りを少なくすることができる。また、繊維層８に対する単繊維の体積比率を８０体積％以下とすることにより、繊維層８を作製する際に、単繊維同士の間に混入する空気を低減することができるため、基体５内の気泡を低減することができる。これにより、かかる気泡に起因する空隙に導電層６から銅等が析出することを抑制できる。したがって、基体５の電気的信頼性を向上させることができる。   Moreover, the volume ratio of the single fiber with respect to the fiber layer 8 is set to 30 volume% or more and 80 volume% or less. By setting the volume ratio of the single fiber to the fiber layer 8 to be 30% by volume or more, the single fiber contained in the fiber layer 8 is sufficiently secured, and the excellent rigidity of the single fiber affects the fiber layer 8, and the substrate. 5 The overall warpage can be reduced. Moreover, since the volume ratio of the single fiber with respect to the fiber layer 8 is set to 80% by volume or less, air mixed between the single fibers can be reduced when the fiber layer 8 is produced. Bubbles can be reduced. Thereby, it can suppress that copper etc. precipitate from the conductive layer 6 in the space | gap resulting from this bubble. Therefore, the electrical reliability of the base 5 can be improved.

樹脂層９は、例えば、エポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリイミド樹脂又はポリフェニレンエーテル樹脂等から成る。樹脂層９には、多数のフィラー１２が含有されていても構わない。樹脂層９にフィラー１２が含有されていることによって、樹脂層９の硬化前の粘度を調整することができ、樹脂層９の厚み寸法を所望の値に近づけて樹脂層９を形成することができる。フィラー１２は、球状であって、フィラー１２の径は、例えば０．０５μｍ以上６μｍ以下に設定されており、熱膨張率は、例えば−５ｐｐｍ／℃以上５ｐｐｍ／℃以下である。なお、フィラー１２は、例えば酸化珪素（シリカ）、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウム等から成る。   The resin layer 9 is made of, for example, an epoxy resin, a bismaleimide triazine resin, a cyanate resin, a polyimide resin, or a polyphenylene ether resin. The resin layer 9 may contain a large number of fillers 12. By including the filler 12 in the resin layer 9, the viscosity before curing of the resin layer 9 can be adjusted, and the resin layer 9 can be formed by bringing the thickness dimension of the resin layer 9 close to a desired value. it can. The filler 12 is spherical, the diameter of the filler 12 is set to, for example, 0.05 μm or more and 6 μm or less, and the coefficient of thermal expansion is, for example, −5 ppm / ° C. or more and 5 ppm / ° C. or less. The filler 12 is made of, for example, silicon oxide (silica), silicon carbide, aluminum oxide, aluminum nitride, or aluminum hydroxide.

基体５の一主面および他主面の表面は、樹脂層９からなる。かかる樹脂層９は、グランド層６ａの端部６ａｘ周辺において隆起した隆起部９ａを有する。かかる隆起部９ａは、グランド層６ａの下面高さ位置とグランド層６ａの上面高さ位置との間に頂点９ｂを有する。そして、グランド層６ａの端部６ａｘにおける端面６ａｙと、グランド層６ａの端部６ａｘにおける端面６ａｙに対向する隆起部９ａの表面９ｃと、の間には隙間Gが形成されている。そして、接着層７ｂが、グランド層６ａを被覆するとともに隆起部９ａと接着している。すなわち、隆起部９ａと導電層６の端部６ａｘとの間に隙間Gが形成されており、絶縁層７の一部が隆起部９ａと導電層６の端部６ａｘとの間の隙間Gに充填されている。これにより、樹脂層９と接着層７ｂとの接着面積が増すとともにアンカー効果が生じるため、樹脂層９と接着層７ｂとの接着力を大きくすることができ、接着層７ｂが樹脂層９から剥離することを抑制できる。したがって、絶縁層７が基体５から剥離することを抑制でき、配線基板２の信頼性を向上させることができる。   The surfaces of one main surface and the other main surface of the substrate 5 are made of the resin layer 9. The resin layer 9 has a raised portion 9a raised around the end 6ax of the ground layer 6a. The raised portion 9a has a vertex 9b between the lower surface height position of the ground layer 6a and the upper surface height position of the ground layer 6a. A gap G is formed between the end surface 6ay at the end 6ax of the ground layer 6a and the surface 9c of the raised portion 9a facing the end surface 6ay at the end 6ax of the ground layer 6a. The adhesive layer 7b covers the ground layer 6a and is bonded to the raised portion 9a. That is, a gap G is formed between the raised portion 9 a and the end 6 ax of the conductive layer 6, and a part of the insulating layer 7 is in the gap G between the raised portion 9 a and the end 6 ax of the conductive layer 6. Filled. As a result, an adhesion area between the resin layer 9 and the adhesive layer 7b is increased and an anchor effect is generated. Therefore, the adhesive force between the resin layer 9 and the adhesive layer 7b can be increased, and the adhesive layer 7b is peeled off from the resin layer 9. Can be suppressed. Therefore, it can suppress that the insulating layer 7 peels from the base | substrate 5, and can improve the reliability of the wiring board 2. FIG.

また、グランド層６ａの端部６ａｘにおける端面６ａｙに対向する隆起部９ａは、グランド層６ａの端部６ａｘにおける端面６ａｙの一部と接着する接着部９ａｘを有する。これにより、樹脂層９とグランド層６ａとの接着面積が増すため、樹脂層９とグランド層６ａとの接着力を大きくすることができ、グランド層６ａが樹脂層９から剥離することを抑制できる。また、グランド層６ａが樹脂層９もしくは接着層７ｂから剥離することを抑制するため、接着層７ｂと樹脂層９とが接着している領域に応力が集中することを抑制できる。したがって、接着層７ｂが樹脂層９から剥離することをより抑制できる。すなわち、導電層６が基体５から剥離することを抑制するとともに、絶縁層７が基体５から剥離することをより抑制でき、配線基板２の信頼性をより向上させることができる。   Further, the raised portion 9a facing the end surface 6ay in the end portion 6ax of the ground layer 6a has an adhesive portion 9ax that adheres to a part of the end surface 6ay in the end portion 6ax of the ground layer 6a. Thereby, since the adhesive area between the resin layer 9 and the ground layer 6a is increased, the adhesive force between the resin layer 9 and the ground layer 6a can be increased, and the separation of the ground layer 6a from the resin layer 9 can be suppressed. . Moreover, since it suppresses that the ground layer 6a peels from the resin layer 9 or the contact bonding layer 7b, it can suppress that stress concentrates on the area | region where the contact bonding layer 7b and the resin layer 9 have adhere | attached. Therefore, it can suppress more that the contact bonding layer 7b peels from the resin layer 9. FIG. That is, it can suppress that the conductive layer 6 peels from the base | substrate 5, and can suppress that the insulating layer 7 peels from the base | substrate 5 more, and can improve the reliability of the wiring board 2 more.

また、樹脂層９は、全てのグランド層６ａの端部６ａｘ周辺において上述の隆起部９ａを有することが好ましい。これにより、樹脂層９と接着層７ｂとの接着力をより大きくすることができ、接着層７ｂが樹脂層９から剥離することをより抑制できる。したがって、絶縁層７が基体５から剥離することをより抑制でき、配線基板２の信頼性をより向上させることができる。   Moreover, it is preferable that the resin layer 9 has the above-mentioned protruding portion 9a around the end portion 6ax of all the ground layers 6a. Thereby, the adhesive force of the resin layer 9 and the contact bonding layer 7b can be enlarged, and it can suppress more that the contact bonding layer 7b peels from the resin layer 9. FIG. Therefore, it can suppress that the insulating layer 7 peels from the base | substrate 5, and can improve the reliability of the wiring board 2 more.

基体５には、両主面間を貫通するスルーホールSが形成されている。スルーホールSの内壁面には、垂直方向に断面視して、突出する凸部８ａが形成されている。かかるスルーホールSの内壁面に沿って、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料から成るスルーホール導体６ｂが形成されている。スルーホールSの内壁面には、スルーホールSの内壁面から突出するように、単繊維の一部が突出している。ここで、スルーホールSの内壁面から突出した単繊維の一部を凸部８ａとする。また、凸部８ａは、図２に示すように、単繊維がＸ方向に沿って配列されている場合は、長尺状の単繊維の一端であって、単繊維がＹ方向に沿って配列されている場合は、単繊維の側面の一部である。   A through hole S is formed in the base 5 so as to penetrate between both main surfaces. On the inner wall surface of the through-hole S, a protruding portion 8a that protrudes in a cross-sectional view in the vertical direction is formed. Along the inner wall surface of the through hole S, a through hole conductor 6b made of a conductive material such as copper, silver, gold, aluminum, nickel or chromium is formed. A part of the single fiber protrudes from the inner wall surface of the through hole S so as to protrude from the inner wall surface of the through hole S. Here, a part of the single fiber protruding from the inner wall surface of the through hole S is defined as a convex portion 8a. In addition, as shown in FIG. 2, when the single fibers are arranged along the X direction, the convex portion 8 a is one end of the long single fiber, and the single fibers are arranged along the Y direction. If it is, it is part of the side of the single fiber.

凸部８ａの表面を被覆するように、スルーホール導体６ｂの一部が被着しているため、スルーホール導体６ｂとスルーホールSの内壁面との接触面積を大きくすることができ、両者の接着力を大きくすることができる。これにより、スルーホールSの内壁面からスルーホール導体６ｂが剥離することを抑制できる。また、スルーホール導体６ｂとグランド層６ａが一体形成された導電層６が、基体５から剥離することを抑制できるため、接着層７ｂと樹脂層９とが接着している領域に応力が集中することを抑制できる。したがって、導電層６が基体５から剥離することを抑制するとともに、接着層７ｂが樹脂層９から剥離することをより抑制できる。   Since a part of the through-hole conductor 6b is deposited so as to cover the surface of the convex portion 8a, the contact area between the through-hole conductor 6b and the inner wall surface of the through-hole S can be increased. The adhesive force can be increased. Thereby, it can suppress that the through-hole conductor 6b peels from the inner wall face of the through-hole S. FIG. Further, since the conductive layer 6 in which the through-hole conductor 6b and the ground layer 6a are integrally formed can be prevented from being peeled off from the base body 5, stress is concentrated on the region where the adhesive layer 7b and the resin layer 9 are bonded. This can be suppressed. Therefore, it can suppress that the conductive layer 6 peels from the base | substrate 5, and can suppress more that the contact bonding layer 7b peels from the resin layer 9. FIG.

基体５は、繊維層８と樹脂層９とが交互に複数積層されており、繊維層８が有する単繊維の一部、凸部８ａが、スルーホールSの内壁面から突出し、スルーホールSの内壁面を連続した凹凸状に形成している。凸部８ａは、繊維層８と樹脂層９とを交互に積層し、繊維層８に対する単繊維の体積比率や、樹脂層９の厚み寸法を調整することによって、凸部８ａ同士の間隔を調整することができる。   The base body 5 is formed by alternately laminating a plurality of fiber layers 8 and resin layers 9, and a part of the single fiber of the fiber layer 8, the convex portion 8 a protrudes from the inner wall surface of the through hole S, and the through hole S The inner wall surface is formed in a continuous irregular shape. The convex portions 8a are formed by alternately laminating the fiber layers 8 and the resin layers 9, and adjusting the volume ratio of single fibers to the fiber layer 8 and the thickness dimension of the resin layer 9 to adjust the interval between the convex portions 8a. can do.

かかる凸部８ａ同士の間隔は、０．５μｍ以上、３０μｍ以下であることが好ましい。凸部８ａ同士の間隔を０．５μｍ以上とすることにより、凸部８ａが形成されやすくなり、外部から基体５に熱が伝わることにより基体５が熱膨張・熱収縮した際に、スルーホールSに加わる熱応力を凸部８ａで保持することができるため、スルーホールSに加わる応力を分散させることができる。したがって、スルーホール導体６ｂにクラックが生じることを抑制できる。また、凸部８ａ同士の間隔を３０μｍ以下とすることにより、スルーホールS一本当たりの突出部の数を複数以上設けることができるため、スルーホールSに加わる応力を分散させることができる。したがって、スルーホール導体６ｂにクラックが生じることを抑制できる。なお、スルーホールS一個当たりの突出部の数は、基板の厚さによって異なるが０．２ｍｍ程度の薄い基板では２〜５ヵ所、１ｍｍ程度の厚い基板では１０ヵ所あるいはそれ以上、設けることが有効である。   It is preferable that the space | interval of this convex part 8a is 0.5 micrometer or more and 30 micrometers or less. By setting the interval between the convex portions 8a to 0.5 μm or more, the convex portions 8a are easily formed. When heat is transmitted from the outside to the base 5 and the base 5 is thermally expanded and contracted, the through hole S Since the thermal stress applied to the through hole S can be held by the convex portion 8a, the stress applied to the through hole S can be dispersed. Therefore, it can suppress that a crack arises in through-hole conductor 6b. Further, by setting the interval between the protrusions 8a to 30 μm or less, a plurality of protrusions per through hole S can be provided, so that the stress applied to the through hole S can be dispersed. Therefore, it can suppress that a crack arises in through-hole conductor 6b. The number of protrusions per through hole S varies depending on the thickness of the substrate, but it is effective to provide 2 to 5 locations for a thin substrate of about 0.2 mm or 10 locations or more for a thick substrate of about 1 mm. It is.

また、凸部８ａ同士の間隔を規則的にすることによって、外部から基体５に熱が伝わり、基体５が熱膨張・熱収縮した際に、スルーホールSに加わる熱応力を、各凸部８ａに略均一に加わることができ、応力を分散させることができ、スルーホールSの内壁面にクラックが発生するのを抑制することができる。その結果、スルーホールSの内壁面に沿って形成されるスルーホール導体６ｂの断線を有効に抑制することができる。   Further, by making the interval between the convex portions 8a regular, heat is transmitted from the outside to the base body 5, and when the base body 5 is thermally expanded / contracted, the thermal stress applied to the through hole S is changed to each convex portion 8a. Can be applied substantially uniformly, the stress can be dispersed, and the occurrence of cracks on the inner wall surface of the through hole S can be suppressed. As a result, disconnection of the through-hole conductor 6b formed along the inner wall surface of the through-hole S can be effectively suppressed.

また、スルーホールSの形状を上下対称に形成することによって、スルーホールSに加わる応力を、略均等に分散させることができ、基体５の歪みを効果的に抑制することができる。なお、基体５の厚み寸法は、例えば１００μｍ以上１２００μｍ以下に設定されている。   In addition, by forming the shape of the through hole S symmetrically, the stress applied to the through hole S can be distributed substantially evenly, and the distortion of the substrate 5 can be effectively suppressed. In addition, the thickness dimension of the base | substrate 5 is set to 100 micrometers or more and 1200 micrometers or less, for example.

また、図４（A）、図４（B）に示すように、スルーホールSの内壁面から突出した凸部８ａの側面には、凹部８ｓが形成されている。例えば、ポリパラフェニレンベンズビスオキサゾール樹脂から成る単繊維８ｂは、長尺状の向きに沿って単繊維８ｂを構成する分子が配向しているため、長尺状の向きに沿って裂け易い傾向がある。そのため、スルーホールSを形成する際に、単繊維８ｂの一部が破壊され、凸部８ａの側面に凹部８ｓが形成される。かかる凹部８ｓには、スルーホール導体６ｂの一部が充填されており、アンカー効果によって、凸部８ａとスルーホール導体６ｂとの接着力を大きくすることができ、スルーホールSの内壁面からスルーホール導体６ｂが剥離するのを抑制することができる。なお、凹部８ｓのＸ方向の窪みの大きさは、例えば０．１μｍ以上１０μｍ以下の大きさに形成されている。凹部８ｓのＸ方向の窪みの大きさを０．１μｍ以上とすることにより、凹部８ｓに充填されたスルーホール導体６ｂの一部はアンカー効果を奏し、凸部８ａとスルーホール導体６ｂとの接着力を大きくすることができる。また、凹部８ｓのＸ方向の窪みの大きさを１０μｍ以下とすることにより、凹部８ｓを形成する際のレーザー光や薬液による樹脂特性の劣化を抑制することができる。   Further, as shown in FIGS. 4A and 4B, a concave portion 8s is formed on the side surface of the convex portion 8a protruding from the inner wall surface of the through hole S. For example, in the single fiber 8b made of polyparaphenylene benzbisoxazole resin, since the molecules constituting the single fiber 8b are oriented along the long direction, the single fiber 8b tends to be easily broken along the long direction. is there. Therefore, when the through hole S is formed, a part of the single fiber 8b is broken, and the concave portion 8s is formed on the side surface of the convex portion 8a. The concave portion 8s is filled with a part of the through-hole conductor 6b, and the adhesive force between the convex portion 8a and the through-hole conductor 6b can be increased by the anchor effect, and the through-hole S can be penetrated from the inner wall surface. It is possible to suppress the separation of the hole conductor 6b. The size of the recess in the X direction of the recess 8s is, for example, 0.1 μm or more and 10 μm or less. By setting the size of the recess in the X direction of the recess 8s to be 0.1 μm or more, a part of the through-hole conductor 6b filled in the recess 8s exhibits an anchor effect, and adhesion between the protrusion 8a and the through-hole conductor 6b is achieved. The power can be increased. In addition, by setting the size of the recess in the X direction of the recess 8s to 10 μm or less, it is possible to suppress the deterioration of the resin characteristics due to the laser beam or the chemical liquid when forming the recess 8s.

また、凹部８ｓは、単繊維８ｂの断面に対して放射状に形成され、その放射状に形成された凹部８ｓにスルーホール導体６ｂの一部が充填されるため、スルーホール導体６ｂに対して熱応力がどの方向から印加されたとしても、単繊維８ｂとスルーホール導体６ｂとの位置関係が変更しにくく、単繊維８ｂとスルーホール導体６ｂとの接着力を有効に維持することができる。   Further, the recesses 8s are formed radially with respect to the cross section of the single fiber 8b, and the recesses 8s formed radially are partially filled with the through-hole conductor 6b, so that thermal stress is applied to the through-hole conductor 6b. No matter which direction is applied, the positional relationship between the single fiber 8b and the through-hole conductor 6b is difficult to change, and the adhesive force between the single fiber 8b and the through-hole conductor 6b can be effectively maintained.

さらに、スルーホール導体６ｂによって囲まれる領域には、基体５の平坦性を良好にするために絶縁性の樹脂からなる絶縁体が充填されている。なお、スルーホール導体６ｂは、基体５の主面又は他主面に形成された導電層６同士を電気的に接続している。また、絶縁体をスルーホール導体６ｂによって囲まれる領域に充填することによって、スルーホールSの直上又は直下にビア導体１１を形成することができ、配線基板２の小型化に寄与することができる。   Further, the region surrounded by the through-hole conductor 6b is filled with an insulator made of an insulating resin in order to improve the flatness of the substrate 5. The through-hole conductor 6b electrically connects the conductive layers 6 formed on the main surface or other main surface of the base body 5. Also, by filling the region surrounded by the through-hole conductor 6b with the insulator, the via conductor 11 can be formed immediately above or directly below the through-hole S, which can contribute to the miniaturization of the wiring board 2.

また、絶縁体には、非金属無機フィラー１４が含有されている。非金属無機フィラー１４は、球状であって、非金属無機フィラー１４の径は、例えば０．０５μｍ以上６μｍ以下に設定されており、熱膨張率は、例えば−５ｐｐｍ／℃以上５ｐｐｍ／℃以下である。なお、非金属無機フィラー１４は、例えば酸化珪素（シリカ）、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウム等から成る。   Moreover, the non-metallic inorganic filler 14 is contained in the insulator. The nonmetallic inorganic filler 14 is spherical, and the diameter of the nonmetallic inorganic filler 14 is set to, for example, 0.05 μm to 6 μm, and the coefficient of thermal expansion is, for example, −5 ppm / ° C. to 5 ppm / ° C. is there. The non-metallic inorganic filler 14 is made of, for example, silicon oxide (silica), silicon carbide, aluminum oxide, aluminum nitride, or aluminum hydroxide.

絶縁体に低熱膨張である非金属無機フィラー１４が含有されていることによって、低熱膨張である繊維層８の熱膨張率に近づけことができる。その結果、スルーホール導体６ｂの内側からもスルーホール導体６ｂが膨張及び収縮するのを抑制することができ、スルーホール導体６ｂが破壊されるのを有効的に防止することができる。   By including the nonmetallic inorganic filler 14 having low thermal expansion in the insulator, the thermal expansion coefficient of the fiber layer 8 having low thermal expansion can be approached. As a result, the through-hole conductor 6b can be prevented from expanding and contracting from the inside of the through-hole conductor 6b, and the through-hole conductor 6b can be effectively prevented from being destroyed.

また、半導体素子４には、絶縁層７の熱膨張率と近似する材料が使用され、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム、炭化珪素等を用いることができる。なお、半導体素子４の厚み寸法は、例えば０．１ｍｍから１ｍｍのものを使用することができる。   The semiconductor element 4 is made of a material that approximates the coefficient of thermal expansion of the insulating layer 7, and for example, silicon, germanium, gallium arsenide, gallium arsenide phosphorus, gallium nitride, silicon carbide, or the like can be used. In addition, the thickness dimension of the semiconductor element 4 can use the thing of 0.1 mm to 1 mm, for example.

上述したように本実施形態によれば、基体５に、導電層６の端部６ａｘ周辺において隆起した隆起部９ａを形成するとともに、隆起部９ａと導電層６の端部６ａｘとの間に隙間Gを形成し、絶縁層７を隙間Gに充填することにより、絶縁層７と基体５との接着力を大きくすることができ、絶縁層７が基体５から剥離することを抑制し、信頼性の優れた配線基板２および実装構造体１を提供することができる。   As described above, according to the present embodiment, the base 5 is formed with the raised portion 9a raised around the end 6ax of the conductive layer 6, and the gap between the raised portion 9a and the end 6ax of the conductive layer 6 is formed. By forming G and filling the gap G with the insulating layer 7, the adhesive force between the insulating layer 7 and the base 5 can be increased, and the insulating layer 7 can be prevented from being peeled off from the base 5, thereby improving reliability. The wiring board 2 and the mounting structure 1 excellent in the above can be provided.

次に、上述した実装構造体１の製造方法について、図５から図１２を用いて説明する。   Next, a method for manufacturing the mounting structure 1 described above will be described with reference to FIGS.

まず、図５（Ａ）に示すように、例えば、ポリパラフェニレンベンズビスオキサゾール樹脂から成る単繊維８ｂを一方向に整列させたシートに、エポキシ樹脂から成る樹脂９ｄを含浸させた繊維シート１５を、作製予定の基体５の厚みに合わせて複数枚準備する。なお、繊維シート１５の表面は樹脂９ｄから成る。図５（Ａ）においては、繊維シート１５を６枚準備し、Ｘ方向に沿って単繊維８ｂが配列された繊維シート１５と、Ｘ方向と直交するＹ方向に沿って単繊維８ｂが配列された繊維シート１５とを交互に積層するように配置する。なお、繊維シート１５の枚数は、基体５の厚みに合わせて準備するので６枚に限定されない。また、図示しないが、繊維シート１５の一面には、例えばエポキシ樹脂から成る樹脂材を被着しておく。そして、繊維シート１５の端部が一致するように、樹脂材を介して繊維シート１５を重ね合わせる。また、樹脂材には、例えばシリカから成るフィラー１２が含有されている。フィラー１２の含有量を調整することによって、熱硬化後の樹脂層９の厚み寸法を調整することができる。   First, as shown in FIG. 5A, for example, a fiber sheet 15 in which a single fiber 8b made of polyparaphenylene benzbisoxazole resin is aligned in one direction and a resin 9d made of epoxy resin is impregnated. A plurality of sheets are prepared according to the thickness of the substrate 5 to be manufactured. The surface of the fiber sheet 15 is made of resin 9d. In FIG. 5A, six fiber sheets 15 are prepared, and the fiber sheet 15 in which the single fibers 8b are arranged along the X direction and the single fibers 8b are arranged along the Y direction orthogonal to the X direction. The fiber sheets 15 are arranged so as to be alternately stacked. Note that the number of the fiber sheets 15 is not limited to six because it is prepared according to the thickness of the base body 5. Although not shown, a resin material made of, for example, an epoxy resin is attached to one surface of the fiber sheet 15. And the fiber sheet 15 is piled up through a resin material so that the edge part of the fiber sheet 15 may correspond. The resin material contains a filler 12 made of, for example, silica. By adjusting the content of the filler 12, the thickness dimension of the resin layer 9 after thermosetting can be adjusted.

そして、図５（B）に示すように、重ね合わせた繊維シート１５に、例えば加熱プレス機を用いて、加熱加圧することによって、樹脂材および繊維シート１５に含まれる樹脂９ｄを熱硬化させて、繊維シート１５同士を接着させることで、基体５を作製することができる。なお、熱硬化後、繊維シート１５に含まれる繊維は繊維層８として機能し、また、樹脂材および繊維シート１５に含まれる樹脂９ｄは樹脂層９として機能する。また、基体５の厚みは、例えば１００μｍから１２００μｍに設定されている。   And as shown in FIG.5 (B), the resin material and resin 9d contained in the fiber sheet 15 are thermoset by heating and pressurizing the piled fiber sheet 15 using, for example, a heating press. The base 5 can be produced by bonding the fiber sheets 15 together. In addition, the fiber contained in the fiber sheet 15 functions as the fiber layer 8 after thermosetting, and the resin 9d contained in the resin material and the fiber sheet 15 functions as the resin layer 9. Further, the thickness of the base body 5 is set to 100 μm to 1200 μm, for example.

次に、作製した基体５の一主面に、図６（Ａ）に示すように、例えば炭酸ガスレーザー装置や、ＹＡＧレーザー装置を用いて、レーザー光を照射し、基体５の一部を刳り貫くことによって、円筒状の貫通孔ＳＹを形成する。なお、貫通孔ＳＹを形成するための、レーザー光の強度は、例えば１パルスあたり１μＪ(マイクロジュール)以上、５０ｍＪ(ミリジュール)以下であって、照射する時間は、例えば１パルスあたり１０ｎ(ナノ)秒以上、５００ｎ(ナノ)秒以下である。   Next, as shown in FIG. 6 (A), one main surface of the manufactured substrate 5 is irradiated with laser light using, for example, a carbon dioxide laser device or a YAG laser device, and a part of the substrate 5 is blown. By penetrating, a cylindrical through hole SY is formed. The intensity of the laser beam for forming the through hole SY is, for example, 1 μJ (microjoule) or more and 50 mJ (millijoule) or less per pulse, and the irradiation time is, for example, 10 n (nano ) Seconds or more and 500 n (nano) seconds or less.

貫通孔ＳＹの内壁面には、レーザー光が照射されることによって、単繊維の一部や樹脂の一部等の焼き残り(スミアと呼ばれる)が被着している。そして、図６（B）に示すように、貫通孔ＳＹの焼き残りを除去して貫通孔ＳＺを形成する(デスミアと呼ばれる)。この、デスミアの工程は、例えばマイクロ波を用いたアルゴンガスプラズマ、あるいは酸素ガスプラズマを用いて１０分程度のプラズマ処理を行えば良い。また、焼き残りを除去するための第１エッチング液を流入して、この際、第１エッチング液によって、樹脂層９の一部をＸ方向に０．１μｍ以下エッチングして、繊維層８を貫通孔ＳＺの内壁面から露出させることができる。なお、第１エッチング液は、例えば蒸留水１リットルに対して、過マンガン酸２０〜４０ｇ、水酸化ナトリウム３５〜４５ｇを加えた過マンガン酸水溶液である。かかる第１エッチング液を３０〜４０℃に温めて、貫通孔に２〜４分流入する。プラズマ処理およびこの条件のエッチング液により、ドリルまたはレーザーの熱影響を受けた焼き残り(スミアと呼ばれる)を除去することができる。   By irradiating the inner wall surface of the through hole SY with laser light, unburned residue (referred to as smear) such as a part of a single fiber or a part of a resin is deposited. Then, as shown in FIG. 6 (B), unburned portions of the through holes SY are removed to form the through holes SZ (referred to as desmear). In this desmear process, for example, an argon gas plasma using a microwave or an oxygen gas plasma may be used for a plasma treatment for about 10 minutes. In addition, a first etching solution for removing the unbaked residue is introduced, and at this time, a part of the resin layer 9 is etched by 0.1 μm or less in the X direction with the first etching solution and penetrates the fiber layer 8. It can be exposed from the inner wall surface of the hole SZ. In addition, the 1st etching liquid is the permanganic acid aqueous solution which added 20-40 g of permanganic acid and 35-45 g of sodium hydroxide with respect to 1 liter of distilled water, for example. The first etching solution is heated to 30 to 40 ° C. and flows into the through hole for 2 to 4 minutes. By using the plasma treatment and the etching solution under these conditions, an unburned residue (referred to as smear) that has been affected by the heat of the drill or laser can be removed.

そして、図７（Ａ）に示すように、貫通孔ＳＺに、第２エッチング液を流入して、樹脂層９の一部をさらにＸ方向に０．５μｍ以上、３０μｍ以下エッチングして貫通孔Ｓを形成する。なお、第２エッチング液は、例えば蒸留水１リットルに対して、過マンガン酸５０〜１００ｇ、水酸化ナトリウム３５〜４５ｇを加えた過マンガン酸水溶液である。かかる第２エッチング液を５０〜７０℃に温めて、貫通孔ＳＺに５〜６分流入する。第２エッチング液は、第１エッチング液に比べて、濃度および処理温度が高いため、樹脂層９をエッチングすることができる。単繊維は耐薬品性や耐熱性、化学的、機械的特性に優れた樹脂より形成されているので、繊維層８は第２エッチング液によってもほとんどエッチングされることがない。この際、第２エッチング液によって、上下方向から単繊維に加わっていた樹脂による応力が取り除かれ、レーザー光の熱衝撃によって単繊維を構成する分子の配列方向に沿って生じていたクラックが開いて、凹部８ｓが形成される。   Then, as shown in FIG. 7A, the second etching solution is introduced into the through hole SZ, and a part of the resin layer 9 is further etched in the X direction by 0.5 μm or more and 30 μm or less to form the through hole S. Form. In addition, the 2nd etching liquid is the permanganic acid aqueous solution which added 50-100g of permanganic acid and 35-45g of sodium hydroxide with respect to 1 liter of distilled water, for example. The second etching solution is heated to 50 to 70 ° C. and flows into the through hole SZ for 5 to 6 minutes. Since the second etching solution has a higher concentration and processing temperature than the first etching solution, the resin layer 9 can be etched. Since the single fiber is formed of a resin excellent in chemical resistance, heat resistance, chemical and mechanical properties, the fiber layer 8 is hardly etched even by the second etching solution. At this time, the stress caused by the resin applied to the single fiber from the vertical direction is removed by the second etching solution, and cracks generated along the arrangement direction of the molecules constituting the single fiber are opened by the thermal shock of the laser beam. A recess 8s is formed.

このようにして、貫通孔Ｓの内壁面から、単繊維の一部である凸部８ａを突出させることにより、スルーホールSの内壁面から、凸部８ａを突出させることができる。   Thus, by projecting the convex portion 8a that is a part of the single fiber from the inner wall surface of the through hole S, the convex portion 8a can be projected from the inner wall surface of the through hole S.

そして、図７（B）に示すように、無電界めっき等により、基体５の表面にメッキを被着させ、スルーホールSの内壁面に沿ってスルーホール導体６ｂを形成する。スルーホール導体６ｂは、スルーホールSの内壁面の凹部８ｓに被着するメッキが成長し、スルーホールS中央部分にも適当な膜厚を形成することができる。   Then, as shown in FIG. 7B, plating is applied to the surface of the substrate 5 by electroless plating or the like, and the through-hole conductor 6b is formed along the inner wall surface of the through-hole S. In the through hole conductor 6b, plating deposited on the concave portion 8s of the inner wall surface of the through hole S grows, and an appropriate film thickness can be formed also in the central portion of the through hole S.

次に、図８（Ａ）に示すように、スルーホール導体６ｂによって囲まれる領域に、例えばポリイミド等の樹脂を充填し、熱硬化することによって、絶縁体を形成する。なお、絶縁体を構成する樹脂には、予め非金属無機フィラー１４を混ぜ合わせておくことが好ましい。絶縁体に非金属無機フィラー１４が含有されていることで、絶縁体の熱膨張率を下げて、基体５を構成する繊維層８の熱膨張率に近づけることができ、基体５全体の歪みを抑制することができる。   Next, as shown in FIG. 8A, a region surrounded by the through-hole conductor 6b is filled with a resin such as polyimide, and is thermally cured to form an insulator. In addition, it is preferable to mix the nonmetallic inorganic filler 14 beforehand with resin which comprises an insulator. By including the non-metallic inorganic filler 14 in the insulator, the thermal expansion coefficient of the insulator can be lowered, and the thermal expansion coefficient of the fiber layer 8 constituting the base body 5 can be approached, and the distortion of the entire base body 5 can be reduced. Can be suppressed.

さらに、図８（B）に示すように、絶縁体の直上及び直下を被覆するように、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって、導電層６を構成する材料を被着する。   Further, as shown in FIG. 8B, the material constituting the conductive layer 6 is deposited by a conventionally known vapor deposition method, CVD method, sputtering method, or the like so as to cover directly above and below the insulator.

そして、図９（Ａ）に示すように、基体５の一主面及び他主面に、レジストを塗布し、露光現像を行った後、エッチング処理をして、グランド層６ａを形成する。なお、スルーホール導体６ｂは、基体５の両主面上にまで形成されており、両主面上において形成されたスルーホール導体６ｂは、グランド層６ａでもある。以上より、樹脂からなる基体５を貫通するとともに、基体５の両主面上にまで形成されたスルーホール導体６ｂを有する基板１６を準備することができる。   Then, as shown in FIG. 9A, a resist is applied to one main surface and the other main surface of the substrate 5, and after exposure and development, an etching process is performed to form a ground layer 6a. The through-hole conductor 6b is formed up to both main surfaces of the base body 5, and the through-hole conductor 6b formed on both main surfaces is also the ground layer 6a. As described above, it is possible to prepare the substrate 16 having the through-hole conductors 6b formed through both the main surfaces of the base body 5 while penetrating the base body 5 made of resin.

次に、図９（B）に示すように、例えばステンレス板である板体１７を２枚準備する。そして、図１０（Ａ）に示すように、板体１７それぞれを基体５の一主面及び他主面に形成されたグランド層６ａに当接させ、基体５の一主面及び他主面のグランド層６ａの高さ位置を固定する。   Next, as shown in FIG. 9B, two plate bodies 17 which are stainless steel plates, for example, are prepared. Then, as shown in FIG. 10A, each of the plate bodies 17 is brought into contact with the ground layer 6a formed on the one main surface and the other main surface of the base body 5, and the one main surface and the other main surface of the base body 5 are contacted. The height position of the ground layer 6a is fixed.

そして、図１０（B）に示すように、基板１６を加熱し、基体５の主面に位置する樹脂を膨張させることによって、樹脂層９を基体５の主面の高さ位置よりも突出させる。ここで、両主面のグランド層６ａの高さ位置を固定しているため、樹脂層９の膨張によりグランド層６ａの高さ位置が変化することを抑制し、樹脂層９の突出量を増加させることができる。また、樹脂層９を基体５の主面の高さ位置よりも突出させる際、グランド層６ａの端部６ａｘ周辺においては、グランド層６ａの端部６ａｘの端面６ａｙから離れるに従い、樹脂層９は高く突出する。したがって、突出した樹脂層９とグランド層６ａの端部６ａｘとの間に隙間Gを形成することができる。   Then, as shown in FIG. 10B, the substrate 16 is heated to expand the resin located on the main surface of the base 5, thereby causing the resin layer 9 to protrude beyond the height position of the main surface of the base 5. . Here, since the height positions of the ground layers 6a on both main surfaces are fixed, it is possible to suppress the height position of the ground layer 6a from being changed due to the expansion of the resin layer 9, and to increase the protrusion amount of the resin layer 9. Can be made. Further, when the resin layer 9 is protruded from the height position of the main surface of the base body 5, the resin layer 9 is formed around the end 6ax of the ground layer 6a as the distance from the end surface 6ay of the end 6ax of the ground layer 6a increases. Protrusively high. Therefore, a gap G can be formed between the protruding resin layer 9 and the end 6ax of the ground layer 6a.

ここで、加熱時の温度は、ガラス転移温度以上熱分解温度未満である。ここで、熱分解温度とは、樹脂が固化した状態において該樹脂に熱を加えることによって、樹脂の一部が分解、蒸発又は昇華などにより消滅し、その樹脂の重量が５％減少する温度をいう。なお、例えば樹脂層９の樹脂としてエポキシ樹脂を用いる場合、ガラス転移温度は１７０度であり、熱分解温度は２９０度である。加熱時の温度をガラス転移温度以上とすることにより、樹脂は熱膨張する際に塑性変形をする。したがって、基板１６を冷やしたとしても、樹脂層９が熱膨張により突出した状態を維持することができる。また、加熱時の温度を熱分解温度未満とすることにより、樹脂の変性を抑制し、基板１６の信頼性を向上させることができる。なお、熱分解温度とは、樹脂が固化した状態において該樹脂に熱を加えることによって、樹脂の一部が分解、蒸発又は昇華などにより消滅し、その樹脂の重量が５％減少する温度をいう。   Here, the temperature at the time of heating is not lower than the glass transition temperature and lower than the thermal decomposition temperature. Here, the thermal decomposition temperature is a temperature at which a part of the resin disappears due to decomposition, evaporation or sublimation by applying heat to the resin in a solidified state, and the weight of the resin is reduced by 5%. Say. For example, when an epoxy resin is used as the resin of the resin layer 9, the glass transition temperature is 170 degrees and the thermal decomposition temperature is 290 degrees. By setting the temperature during heating to the glass transition temperature or higher, the resin undergoes plastic deformation when thermally expanded. Therefore, even if the substrate 16 is cooled, the state in which the resin layer 9 protrudes due to thermal expansion can be maintained. Further, by setting the temperature during heating to less than the thermal decomposition temperature, it is possible to suppress denaturation of the resin and improve the reliability of the substrate 16. The thermal decomposition temperature is a temperature at which a part of the resin disappears due to decomposition, evaporation, sublimation, etc. by applying heat to the resin in a solidified state, and the weight of the resin is reduced by 5%. .

また、加熱時においては、当接させた板体１７により弱い圧力をグランド層６ａに加えるとよい。弱い圧力とは、例えば０．５Ｋｇ／ｃｍ２以上２Ｋｇ／ｃｍ２以下である。当接させた板体１７により０．５Ｋｇ／ｃｍ２以上の圧力をグランド層６ａに加えることにより、板体１７とグランド層６ａとを隙間無く当接することができるため、加熱により基板１６が熱膨張する際に、グランド層６ａの高さ位置を均一に固定することができ、基板１６に歪みが生じることを抑制できる。また、当接させた板体１７により２Ｋｇ／ｃｍ２以下の圧力をグランド層６ａに加えることにより、両主面のグランド層６ａの高さ位置が変化して、グランド層６ａが樹脂を圧縮してしまうことを抑制できるため、基体５とスルーホールSとの間に圧縮による残留応力が生じることを抑制できる。したがって、配線基板２に外部から熱を加えたときに、基体５とスルーホール導体６ｂとの間の応力が圧縮による残留応力によって大きくなることを抑制し、スルーホール導体６ｂの破壊を抑制できる。 Further, at the time of heating, it is preferable to apply a weak pressure to the ground layer 6a by the plate body 17 brought into contact therewith. The light pressure is for example 0.5 Kg / cm 2 or more 2Kg / cm 2 or less. By applying a pressure of 0.5 kg / cm 2 or more to the ground layer 6a by the contacted plate body 17, the plate body 17 and the ground layer 6a can be contacted without a gap, so that the substrate 16 is heated by heating. When expanding, the height position of the ground layer 6a can be fixed uniformly, and distortion of the substrate 16 can be suppressed. Further, by applying a pressure of 2 Kg / cm 2 or less to the ground layer 6a by the plate body 17 brought into contact, the height positions of the ground layers 6a on both main surfaces change, and the ground layer 6a compresses the resin. Therefore, it is possible to suppress the occurrence of residual stress due to compression between the base body 5 and the through hole S. Therefore, when heat is applied to the wiring board 2 from the outside, it is possible to suppress the stress between the base 5 and the through-hole conductor 6b from increasing due to the residual stress due to compression, and it is possible to suppress the destruction of the through-hole conductor 6b.

また、基体５の主面に位置する樹脂層９が熱可塑性樹脂であると、加熱時の流動性が高いため、樹脂層９をより突出させることができる。かかる熱可塑性樹脂としては、ポリエーテルケトン樹脂、ポリエチレンテレフタレート樹脂又はポリフェニレンエーテル樹脂等を使用することができる。そして、基体５に含まれる他の樹脂層９も熱可塑性樹脂であると、加熱時の流動性が高いため、基体５をより膨張させることができ、樹脂層９をより突出させることができる。   Moreover, since the fluidity | liquidity at the time of a heating is high when the resin layer 9 located in the main surface of the base | substrate 5 is a thermoplastic resin, the resin layer 9 can be protruded more. As such thermoplastic resin, polyether ketone resin, polyethylene terephthalate resin, polyphenylene ether resin, or the like can be used. If the other resin layer 9 included in the substrate 5 is also a thermoplastic resin, the fluidity at the time of heating is high, so that the substrate 5 can be further expanded and the resin layer 9 can be further protruded.

また、基体５は単繊維が多数敷き詰められている繊維層８を含むと、加熱時に、樹脂が繊維層８の単繊維の間を移動する。これにより、樹脂は繊維層８を通過するため、基体５の主面に位置する樹脂をより膨張させることができ、樹脂層９をより突出させることができる。なお、基体５が繊維層８ではなくフィルム層７ａを含む場合は、フィルム層７ａに貫通する孔を形成することにより、フィルム層７ａを通過する樹脂の量を増加させ、樹脂層９をより突出させることができる。   Further, when the base 5 includes a fiber layer 8 in which a large number of single fibers are spread, the resin moves between the single fibers of the fiber layer 8 during heating. Thereby, since resin passes the fiber layer 8, resin located in the main surface of the base | substrate 5 can be expanded more, and the resin layer 9 can be protruded more. In addition, when the base | substrate 5 contains the film layer 7a instead of the fiber layer 8, the amount of resin which passes the film layer 7a is increased by forming the hole penetrated to the film layer 7a, and the resin layer 9 protrudes more Can be made.

次に、図１１（Ａ）に示すように、基板１６を冷やし、樹脂が基体５の主面の高さ位置よりも突出した状態を維持しつつ硬化させる。これにより、室温においても、突出した樹脂層９からなる隆起部９ａを基体５に形成することができるとともに、隆起部９ａとグランド層６ａの端部６ａｘとの間に隙間Gを形成することができる。そして、このように基体５を熱膨張させるとともに塑性変形させて、室温においても膨張させた状態を維持させることにより、基体５における樹脂の密度を低下させる。これにより、スルーホール導体６ｂをめっき法により基体５の内壁面に形成する際に、基体５とスルーホール導体６ｂとの間に生じた残留応力を低減することができる。したがって、外部から熱を加えたときに、基体５とスルーホール導体６ｂとの間に生じる応力を低減することができるため、スルーホール導体６ｂの破壊を抑制することができる。   Next, as shown in FIG. 11A, the substrate 16 is cooled and cured while maintaining a state in which the resin protrudes from the height position of the main surface of the substrate 5. Accordingly, the protruding portion 9a made of the protruding resin layer 9 can be formed on the base 5 even at room temperature, and a gap G can be formed between the protruding portion 9a and the end portion 6ax of the ground layer 6a. it can. And the density of the resin in the base | substrate 5 is reduced by making the base | substrate 5 thermally expand and plastically deforming in this way, and maintaining the state expanded also at room temperature. Thereby, when the through-hole conductor 6b is formed on the inner wall surface of the base body 5 by plating, the residual stress generated between the base body 5 and the through-hole conductor 6b can be reduced. Therefore, when heat is applied from the outside, the stress generated between the base 5 and the through-hole conductor 6b can be reduced, so that the destruction of the through-hole conductor 6b can be suppressed.

次に、図１１（B）に示すように、グランド層６ａ上に、例えばポリイミド樹脂等を介してフィルム層７ａを貼り合わせる。そして、例えば加熱プレス機を用いて、加熱・加圧することで、フィルム層７ａを基体５に固着する。これにより、接着層７ｂとフィルム層７ａとから成る絶縁層７を形成することができる。ここで、加圧するときの圧力は、例えば１Ｋｇ／ｃｍ２以上５０Ｋｇ／ｃｍ２以下である。１Ｋｇ／ｃｍ２以上の圧力を加えてフィルム層７ａを基体５に固着することにより、接着層７ｂを隆起部９ａとグランド層６ａの端部６ａｘとの間の隙間Gに充填することができる。これにより、樹脂層９と接着層７ｂとの接着面積が増すとともにアンカー効果が生じるため、樹脂層９と接着層７ｂとの接着力を大きくすることができ、絶縁層７が基体５から剥離することを抑制することができる。また、５０Ｋｇ／ｃｍ２以下の圧力を加えてフィルム層７ａを基体５に固着することにより、加圧時に基体５の繊維層８もしくは絶縁層７にクラックもしくは歪みが生じることを抑制できる。また、グランド層６ａ上にポリイミド樹脂を介してフィルム層７ａを貼り合わせる際に、隆起部９ａとグランド層６ａの端部６ａｘとの間の隙間Gにおいて、ポリイミド樹脂の量を増やすと、接着層７ｂを隆起部９ａとグランド層６ａの端部６ａｘとの間の隙間Gに充填するとともに、絶縁層７および基体５の歪みを抑制することができる。 Next, as shown in FIG. 11B, a film layer 7a is bonded onto the ground layer 6a via, for example, a polyimide resin. Then, the film layer 7a is fixed to the substrate 5 by heating and pressurizing using, for example, a heating press. Thereby, the insulating layer 7 which consists of the contact bonding layer 7b and the film layer 7a can be formed. Here, the pressure when pressurizing is, for example, 1 kg / cm 2 or more and 50 kg / cm 2 or less. By applying a pressure of 1 kg / cm 2 or more to fix the film layer 7a to the substrate 5, the adhesive layer 7b can be filled in the gap G between the raised portion 9a and the end portion 6ax of the ground layer 6a. As a result, the adhesion area between the resin layer 9 and the adhesive layer 7b is increased and an anchor effect is generated. Therefore, the adhesive force between the resin layer 9 and the adhesive layer 7b can be increased, and the insulating layer 7 is peeled off from the base body 5. This can be suppressed. Further, by applying a pressure of 50 kg / cm 2 or less to fix the film layer 7a to the substrate 5, it is possible to suppress the occurrence of cracks or distortions in the fiber layer 8 or the insulating layer 7 of the substrate 5 at the time of pressurization. Further, when the film layer 7a is bonded to the ground layer 6a via the polyimide resin, the adhesive layer increases when the amount of the polyimide resin is increased in the gap G between the raised portion 9a and the end portion 6ax of the ground layer 6a. 7b can be filled in the gap G between the raised portion 9a and the end portion 6ax of the ground layer 6a, and distortion of the insulating layer 7 and the base 5 can be suppressed.

そして、図１２（Ａ）に示すように、絶縁層７に、例えばＹＡＧレーザー装置又は炭酸ガスレーザー装置を用いて、ビア孔Ｂを形成する。ビア孔Ｂは、絶縁層７の一主面に対して垂直方向から、絶縁層７の一主面に向けてレーザー光が照射されることによって形成される。なお、ビア孔Ｂは、レーザーの出力を調整することによって、上部よりも下部が幅狭な逆テーパー状に形成することができる。さらに、図１２（B）に示すように、ビア孔Ｂに、従来周知のめっき処理を施し、導電材料を充填することによってビア導体１１を形成する。   Then, as shown in FIG. 12A, via holes B are formed in the insulating layer 7 using, for example, a YAG laser device or a carbon dioxide gas laser device. The via hole B is formed by irradiating the main surface of the insulating layer 7 with laser light from a direction perpendicular to the main surface of the insulating layer 7. The via hole B can be formed in a reverse taper shape in which the lower part is narrower than the upper part by adjusting the output of the laser. Further, as shown in FIG. 12B, the via hole 11 is formed by performing a well-known plating process on the via hole B and filling a conductive material.

次に、絶縁層７の上面に対して、従来周知の蒸着法、無電解めっき法又はスパッタリング法等によって、信号線路１０を構成する材料を被着させる。そして、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をして信号線路１０を形成する。信号線路１０は、絶縁層７を介してグランド層６ａと対向する箇所に形成される。このようにして、配線基板２を作製することができる。   Next, the material constituting the signal line 10 is deposited on the upper surface of the insulating layer 7 by a conventionally known vapor deposition method, electroless plating method, sputtering method, or the like. Then, a resist is applied to the surface, and after exposure and development, an etching process is performed to form the signal line 10. The signal line 10 is formed at a location facing the ground layer 6 a through the insulating layer 7. In this way, the wiring board 2 can be manufactured.

上述したように、本実施の形態によれば、上述の実施の形態の配線基板２を作製することができる製造方法を提供することができる。   As described above, according to the present embodiment, it is possible to provide a manufacturing method capable of manufacturing the wiring substrate 2 of the above-described embodiment.

さらに、本実施の形態によれば、樹脂からなる基体５を貫通するとともに、基体５の両主面上にまで形成されたスルーホール導体６ｂを有する基板１６を準備する工程と、基体５の両主面上にまで形成されたスルーホール導体６ｂ上に板体１７を当接させ、両主面のスルーホール導体６ｂの高さ位置を固定する工程と、基板１６に熱を加えて、基体の主面に位置する樹脂を膨張させることによって、樹脂を基体５の主面の高さ位置よりも突出させる工程と、基板１６を冷やし、樹脂が基体５の主面の高さ位置よりも突出した状態を維持しつつ硬化させる工程と、基体５の主面上に絶縁層７を被着させるとともに、絶縁層７と樹脂とを接着させる工程とを含んでいるため、絶縁層７が基体５から剥離することを抑制するとともに、加熱時に生じるスルーホール導体６ｂの破壊を抑制した、信頼性の優れた配線基板２を作製することができる製造方法を提供することができる。   Furthermore, according to the present embodiment, the step of preparing the substrate 16 having the through-hole conductors 6b formed through both the main surfaces of the base 5 while penetrating the base 5 made of resin, The step of bringing the plate body 17 into contact with the through-hole conductor 6b formed up to the main surface and fixing the height positions of the through-hole conductors 6b on both main surfaces, and applying heat to the substrate 16 The step of causing the resin to protrude beyond the height position of the main surface of the base body 5 by inflating the resin located on the main surface, and cooling the substrate 16, causing the resin to protrude beyond the height position of the main surface of the base body 5. A step of curing while maintaining the state, and a step of adhering the insulating layer 7 on the main surface of the base 5 and bonding the insulating layer 7 and the resin. Suppresses peeling and occurs during heating It inhibited the destruction of the through-hole conductors 6b, it is possible to provide a manufacturing method capable of producing a good wiring board 2 of the reliability.

また、上述した絶縁層７及び信号線路１０の積層工程を繰り返すことで、多層配線の配線基板２も作製することができる。そして、配線基板２に対してバンプ３を介して半導体素子４をフリップチップ実装することによって、実装構造体１を作製することができる。   Further, by repeating the above-described lamination process of the insulating layer 7 and the signal line 10, the wiring board 2 of multilayer wiring can also be produced. Then, the mounting structure 1 can be manufactured by flip-chip mounting the semiconductor element 4 on the wiring board 2 via the bumps 3.

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、単繊維の方向や、繊維層の向きは配線基板の設計に応じて適宜選択してもよい。また、基体にはスルーホールが形成されているとしたが、穴部が形成されていればよく、穴部は基体を貫通していなくてもよい。   In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention. For example, the direction of the single fiber and the direction of the fiber layer may be appropriately selected according to the design of the wiring board. Further, although the through hole is formed in the base body, it is sufficient that a hole is formed, and the hole does not have to penetrate the base body.

本発明の実施形態に係る実装構造体の平面図である。It is a top view of the mounting structure concerning an embodiment of the present invention. 本発明の実施形態に係る実装構造体の断面図である。It is sectional drawing of the mounting structure which concerns on embodiment of this invention. 本発明の実施形態に係る隆起部の断面図である。It is sectional drawing of the protruding part which concerns on embodiment of this invention. 図４（Ａ）、図４（B）は、本発明の実施形態に係る凸部の断面図である。4 (A) and 4 (B) are cross-sectional views of the protrusions according to the embodiment of the present invention. 図５（Ａ）、図５（B）は、本発明の実施形態に係る配線基板の製造工程を説明する断面図である。FIG. 5A and FIG. 5B are cross-sectional views illustrating the manufacturing process of the wiring board according to the embodiment of the present invention. 図６（Ａ）、図６（B）は、本発明の実施形態に係る配線基板の製造工程を説明する断面図である。6 (A) and 6 (B) are cross-sectional views illustrating the manufacturing process of the wiring board according to the embodiment of the present invention. 図７（Ａ）、図７（B）は、本発明の実施形態に係る配線基板の製造工程を説明する断面図である。FIG. 7A and FIG. 7B are cross-sectional views illustrating the manufacturing process of the wiring board according to the embodiment of the present invention. 図８（Ａ）、図８（B）は、本発明の実施形態に係る配線基板の製造工程を説明する断面図である。FIG. 8A and FIG. 8B are cross-sectional views illustrating the manufacturing process of the wiring board according to the embodiment of the present invention. 図９（Ａ）、図９（B）は、本発明の実施形態に係る配線基板の製造工程を説明する断面図である。FIG. 9A and FIG. 9B are cross-sectional views illustrating the manufacturing process of the wiring board according to the embodiment of the present invention. 図１０（Ａ）、図１０（B）は、本発明の実施形態に係る配線基板の製造工程を説明する断面図である。10A and 10B are cross-sectional views illustrating the manufacturing process of the wiring board according to the embodiment of the present invention. 図１１（Ａ）、図１１（B）は、本発明の実施形態に係る配線基板の製造工程を説明する断面図である。FIG. 11A and FIG. 11B are cross-sectional views illustrating a manufacturing process of a wiring board according to an embodiment of the present invention. 図１２（Ａ）、図１２（B）は、本発明の実施形態に係る配線基板の製造工程を説明する断面図である。12A and 12B are cross-sectional views illustrating the manufacturing process of the wiring board according to the embodiment of the present invention.

符号の説明Explanation of symbols

１ 実装構造体
２ 配線基板
３ バンプ
４ 半導体素子
５ 基体
６ 導電層
６ａ グランド層
６ｂ スルーホール導体
７ 絶縁層
７ａ フィルム層
７ｂ 接着層
８ 繊維層
８ａ 凸部
８ｂ 単繊維
９ 樹脂層
９ａ 隆起部
９ｄ 樹脂
１０ 信号線路
１１ ビア導体
１２ フィラー
１３ 絶縁体
１４ 非金属無機フィラー
１５ 繊維シート
１６ 基板
１７ 板体
Ｓ スルーホール
Ｇ 隙間 DESCRIPTION OF SYMBOLS 1 Mounting structure 2 Wiring board 3 Bump 4 Semiconductor element 5 Base body 6 Conductive layer 6a Ground layer 6b Through-hole conductor 7 Insulating layer
7a Film layer 7b Adhesive layer 8 Fiber layer 8a Protruding part 8b Single fiber 9 Resin layer 9a Raised part 9d Resin 10 Signal line 11 Via conductor 12 Filler 13 Insulator 14 Nonmetallic inorganic filler
15 Fiber sheet 16 Substrate 17 Plate body S Through hole G Gap

Claims (3)

基体と、該基体上に形成された導電層と、該導電層を被覆する絶縁層とを備えた配線基板において、
前記導電層の端部周辺に位置する前記基体の一部が隆起しているとともに、隆起した隆起部の頂点が前記導電層の下面高さ位置と前記導電層の上面高さ位置との間に位置しており、
前記隆起部と前記導電層の端部との間に隙間が形成されているとともに、前記絶縁層の一部が前記隆起部と前記導電層の端部との間の隙間に充填されていることを特徴とする配線基板。 In a wiring board comprising a base, a conductive layer formed on the base, and an insulating layer covering the conductive layer,
A portion of the base located around the edge of the conductive layer is raised, and the peak of the raised raised portion is between the lower surface height position of the conductive layer and the upper surface height position of the conductive layer. Located
A gap is formed between the raised portion and the end of the conductive layer, and a part of the insulating layer is filled in the gap between the raised portion and the end of the conductive layer. A wiring board characterized by. 請求項１に記載の配線基板において、
前記基体が、穴部を有するとともに、該穴部の内壁面に突出する凸部を有し、
前記導電層が、前記穴部の内壁面から前記基体上にかけて形成されていることを特徴とする配線基板。 The wiring board according to claim 1,
The base body has a hole and a protrusion protruding on the inner wall surface of the hole,
The wiring board, wherein the conductive layer is formed from an inner wall surface of the hole to the base. 請求項１または請求項２に記載の配線基板と、
前記配線基板に実装され、前記導電層と電気的に接続されている半導体素子と、
を備えた実装構造体。 The wiring board according to claim 1 or 2,
A semiconductor element mounted on the wiring board and electrically connected to the conductive layer;
Mounting structure with
JP2008045933A 2008-02-27 2008-02-27 Wiring board and mounting structure Expired - Fee Related JP4954120B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008045933A JP4954120B2 (en) 2008-02-27 2008-02-27 Wiring board and mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008045933A JP4954120B2 (en) 2008-02-27 2008-02-27 Wiring board and mounting structure

Publications (2)

Publication Number Publication Date
JP2009206250A JP2009206250A (en) 2009-09-10
JP4954120B2 true JP4954120B2 (en) 2012-06-13

Family

ID=41148243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008045933A Expired - Fee Related JP4954120B2 (en) 2008-02-27 2008-02-27 Wiring board and mounting structure

Country Status (1)

Country Link
JP (1) JP4954120B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134456A (en) * 2010-11-29 2012-07-12 Kyocera Corp Wiring board and mounting structure of the same
JP5808047B2 (en) * 2011-09-26 2015-11-10 京セラサーキットソリューションズ株式会社 Wiring board and mounting structure thereof
JP2015084415A (en) * 2013-09-18 2015-04-30 日立化成株式会社 Wiring board
DE102015115722A1 (en) 2015-09-17 2017-03-23 Osram Opto Semiconductors Gmbh Carrier for a device, component and method for producing a carrier or a component

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4291469B2 (en) * 1999-09-29 2009-07-08 イビデン株式会社 Multilayer printed wiring board and manufacturing method thereof
JP2002232102A (en) * 2001-01-31 2002-08-16 Ngk Spark Plug Co Ltd Circuit board
JP2003209026A (en) * 2002-01-11 2003-07-25 Kyocera Corp Method of manufacturing laminated electronic part

Also Published As

Publication number Publication date
JP2009206250A (en) 2009-09-10

Similar Documents

Publication Publication Date Title
JP5066192B2 (en) Wiring board and mounting structure
JP4291279B2 (en) Flexible multilayer circuit board
JP5013973B2 (en) Printed wiring board and method for manufacturing the same, electronic component housing board using the printed wiring board, and method for manufacturing the same
JP5153417B2 (en) Component built-in board and mounting structure
US9554462B2 (en) Printed wiring board
JP5961703B2 (en) Wiring board and mounting structure thereof
US8284557B2 (en) Circuit board, mounting structure, and method for manufacturing circuit board
JP4954120B2 (en) Wiring board and mounting structure
JP2015076599A (en) Electronic component built-in printed circuit board and manufacturing method of the same
JP2007305617A (en) Multilayer wiring board
JP2009054689A (en) Wiring board, mounting board and mounting structure, and manufacturing method of wiring board
JP6105316B2 (en) Electronic equipment
JP4939519B2 (en) Multilayer circuit board manufacturing method
JP5019995B2 (en) WIRING BOARD, MOUNTING BOARD, MOUNTING STRUCTURE, AND WIRING BOARD MANUFACTURING METHOD
JP5127431B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND MOUNTING STRUCTURE
JP2011151048A (en) Method of manufacturing electronic component, and electronic component
JP2010034260A (en) Wiring substrate, method of manufacturing the same, and mounting structure
JP4994257B2 (en) Wiring board and mounting structure
JP4912234B2 (en) Composite board, wiring board and mounting structure
JP2008300382A (en) Method of manufacturing circuit board
KR100888562B1 (en) Method of fabricating an active device embedded printer circuit board
JP2023014202A (en) Wiring body and manufacturing method thereof
JP2022179156A (en) Wiring board and manufacturing method for wiring board
JP5127622B2 (en) Wiring board, mounting structure, and manufacturing method of wiring board
JP2005183601A (en) Substrate precursor and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120313

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees