JP5127622B2 - Wiring board, mounting structure, and manufacturing method of wiring board - Google Patents

Wiring board, mounting structure, and manufacturing method of wiring board Download PDF

Info

Publication number
JP5127622B2
JP5127622B2 JP2008194488A JP2008194488A JP5127622B2 JP 5127622 B2 JP5127622 B2 JP 5127622B2 JP 2008194488 A JP2008194488 A JP 2008194488A JP 2008194488 A JP2008194488 A JP 2008194488A JP 5127622 B2 JP5127622 B2 JP 5127622B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
wiring board
insulating layer
projecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008194488A
Other languages
Japanese (ja)
Other versions
JP2010034258A (en
Inventor
正昭 原園
正和 飯野
知久 村上
健司 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008194488A priority Critical patent/JP5127622B2/en
Publication of JP2010034258A publication Critical patent/JP2010034258A/en
Application granted granted Critical
Publication of JP5127622B2 publication Critical patent/JP5127622B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電子機器に使用される配線基板と、かかる配線基板に電子部品を実装した実装構造体と、かかる配線基板の製造方法に関するものである。かかる電子機器は、各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器又はその周辺機器等である。   The present invention relates to a wiring board used for an electronic device, a mounting structure in which an electronic component is mounted on the wiring board, and a method for manufacturing the wiring board. Such electronic devices are various audio-visual devices, home appliances, communication devices, computer devices or peripheral devices thereof.

従来より、IC(Integrated Circuit)又はLSI(Large Scale Integration)等の半導体素子又はコンデンサ等の電子部品が実装される配線基板が知られている。   2. Description of the Related Art Conventionally, a wiring board on which an electronic component such as a semiconductor element such as an IC (Integrated Circuit) or LSI (Large Scale Integration) or a capacitor is mounted is known.

かかる配線基板は、第一導電層と、前記第一導電層上に位置する絶縁層と、前記絶縁層上に位置する第二導電層と、前記絶縁層内に形成され、第一導電層と第二導電層とを接続するビア導体と、を備えた構成が知られている。ビア導体については、特許文献1に、中央部位の断面積がその上部及び下部の断面積よりも小さいビア導体が記載されている。   The wiring board includes a first conductive layer, an insulating layer positioned on the first conductive layer, a second conductive layer positioned on the insulating layer, and a first conductive layer formed in the insulating layer. A configuration including a via conductor that connects the second conductive layer is known. Regarding the via conductor, Patent Document 1 describes a via conductor in which the cross-sectional area of the central portion is smaller than the cross-sectional areas of the upper part and the lower part.

ところで、絶縁層はビア導体より熱膨張率が高いため、電子部品を配線基板に実装する際に行われるはんだリフローの加熱又は電子部品の発熱等により配線基板に熱が印加されると、絶縁層はビア導体に比べ上下方向に大きく熱膨張する。一方、絶縁層は第一導電層及び第二導電層の双方に接触しており、ビア導体は第一導電層及び第二導電層の双方に接続している。それ故、絶縁層の上下方向への熱膨張により、絶縁層の上面に形成された第一導電層が上方に、絶縁層の下面に形成された第二導電層が下方に、それぞれ押圧され、該押圧力により、ビア導体に上下方向への引っ張り応力が加わる。かかる引っ張り応力はビア導体の中央部位に集中する傾向にあるため、中央部位にてビア導体にクラックが生じ、配線基板の電気的信頼性が低下しやすくなる。
特開2006−253189号公報
By the way, since the insulating layer has a higher thermal expansion coefficient than the via conductor, when heat is applied to the wiring board due to heating of solder reflow or heat generation of the electronic part when the electronic component is mounted on the wiring board, the insulating layer Greatly expands in the vertical direction compared to the via conductor. On the other hand, the insulating layer is in contact with both the first conductive layer and the second conductive layer, and the via conductor is connected to both the first conductive layer and the second conductive layer. Therefore, due to thermal expansion in the vertical direction of the insulating layer, the first conductive layer formed on the upper surface of the insulating layer is pressed upward, and the second conductive layer formed on the lower surface of the insulating layer is pressed downward, respectively. Due to the pressing force, a vertical tensile stress is applied to the via conductor. Since such tensile stress tends to concentrate on the central portion of the via conductor, a crack is generated in the via conductor at the central portion, and the electrical reliability of the wiring board tends to be lowered.
JP 2006-253189 A

このため、ビア導体内の応力を良好に分散させることが求められており、本発明はかかる要求に応える配線基板、実装構造体及び配線基板の製造方法を提供するものである。   For this reason, it is required to disperse the stress in the via conductor satisfactorily, and the present invention provides a wiring board, a mounting structure, and a manufacturing method of the wiring board that meet such a demand.

本発明の一形態にかかる配線基板は、下地層と下地層の上面から突出する突出部とを有する第一導電層と、下地層及び突出部を被覆するように、第一導電層上に位置する絶縁層と、絶縁層上に位置する第二導電層と、絶縁層内に形成され、第一導電層の突出部と第二導電層とを接続するビア導体と、を備え、第一導電層の突出部は、その上部側面から下地層の上面に沿った方向に張り出すとともに下地層の上面から絶縁層を介して離間する張り出し部を有し、前記ビア導体と前記張り出し部との間、並びに前記張り出し部と前記張り出し部下方の前記突出部との間に、窪んでなる角部を有することを特徴とする。   A wiring board according to an embodiment of the present invention is provided on a first conductive layer having a base layer and a protruding portion protruding from the upper surface of the base layer, and on the first conductive layer so as to cover the base layer and the protruding portion. An insulating layer, a second conductive layer located on the insulating layer, and a via conductor formed in the insulating layer and connecting the protruding portion of the first conductive layer and the second conductive layer. The protruding portion of the layer has a protruding portion that protrudes from the upper side surface in a direction along the upper surface of the underlayer and that is separated from the upper surface of the underlayer via the insulating layer, and between the via conductor and the protruding portion. In addition, a corner portion that is depressed is provided between the projecting portion and the projecting portion below the projecting portion.

本発明の一形態にかかる実装構造体は、下地層と下地層の上面から突出する突出部とを有する第一導電層と、下地層及び突出部を被覆するように、第一導電層上に位置する絶縁層と、絶縁層上に位置する第二導電層と、絶縁層内に形成され、第一導電層の突出部と第二導電層とを接続するビア導体と、を備えた配線基板と、配線基板上に実装され、第一導電層及び第二導電層と電気的に接続された電子部品と、を具備し、第一導電層の突出部は、その上部側面から下地層の上面に沿った方向に張り出すとともに下地層の上面から絶縁層を介して離間する張り出し部を有し、前記ビア導体と前記張り出し部との間、並びに前記張り出し部と前記張り出し部下方の前記突出部との間に、窪んでなる角部を有することを特徴とする。   A mounting structure according to an embodiment of the present invention includes a first conductive layer having a base layer and a protruding portion protruding from an upper surface of the base layer, and the first conductive layer so as to cover the base layer and the protruding portion. A wiring board comprising: an insulating layer positioned; a second conductive layer positioned on the insulating layer; and a via conductor formed in the insulating layer and connecting the protruding portion of the first conductive layer and the second conductive layer And an electronic component mounted on the wiring board and electrically connected to the first conductive layer and the second conductive layer, and the protruding portion of the first conductive layer extends from the upper side surface to the upper surface of the base layer. And a projecting portion extending between the via conductor and the projecting portion, and below the projecting portion and the projecting portion. It is characterized by having a recessed corner part.

本発明の一形態にかかる配線基板の製造方法は、下地層と該下地層の上面から突出する突出部とを有する第一導電層を準備する工程と、前記下地層及び前記突出部を被覆するように、前記第一導電層上に絶縁層を形成する工程と、前記絶縁層にビア孔を形成し、該ビア孔内に前記突出部の一部を露出させる工程と、前記ビア孔内に前記突出部と接続するビア導体を形成する工程と、前記絶縁層上に前記ビア導体と接続する第二導電層を形成する工程と、を備え、前記第一導電層を準備する工程は、前記下地層を準備する工程と、前記下地層上にレジスト層を形成する工程と、前記レジスト層間に露出する前記下地層上に前記突出部を形成する工程と、前記レジスト層を除去する工程と、を有し、前記突出部を形成する工程では、前記突出部の一部が前記レジスト層の上面に形成されるように、前記突出部を形成することを特徴とする。 According to one aspect of the present invention, there is provided a method of manufacturing a wiring substrate, comprising: preparing a first conductive layer having a base layer and a protruding portion protruding from an upper surface of the base layer; and covering the base layer and the protruding portion. Forming the insulating layer on the first conductive layer, forming a via hole in the insulating layer, exposing a part of the protrusion in the via hole, and in the via hole A step of forming a via conductor connected to the protrusion and a step of forming a second conductive layer connected to the via conductor on the insulating layer, and the step of preparing the first conductive layer includes the steps of: Preparing a foundation layer; forming a resist layer on the foundation layer; forming the protrusion on the foundation layer exposed between the resist layers; removing the resist layer; And in the step of forming the protrusion, As part is formed on the upper surface of the resist layer, and forming the protrusion.

本発明の一形態にかかる配線基板、実装構造体及び配線基板の製造方法によれば、ビア導体に印加される応力を分散できる。その結果、電気的信頼性に優れた配線基板及び実装構造体を得ることができる。   According to the wiring board, the mounting structure, and the manufacturing method of the wiring board according to one aspect of the present invention, the stress applied to the via conductor can be dispersed. As a result, a wiring board and a mounting structure excellent in electrical reliability can be obtained.

以下に、本発明の実施形態にかかる配線基板を含む実装構造体を図1及び図2に基づいて詳細に説明する。   Hereinafter, a mounting structure including a wiring board according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

図1及び図2に示す実装構造体1は、配線基板2と、配線基板2の上面にバンプ3を介してフリップチップ実装された電子部品4と、を含んで構成されている。   A mounting structure 1 shown in FIGS. 1 and 2 includes a wiring board 2 and an electronic component 4 flip-chip mounted on the upper surface of the wiring board 2 via bumps 3.

配線基板2は、基体5と、基体5の上面及び下面に積層された複数の絶縁層6と、絶縁層6の上面及び下面に配置された複数の導電層7と、を含んで構成されている。   The wiring board 2 includes a base 5, a plurality of insulating layers 6 stacked on the top and bottom surfaces of the base 5, and a plurality of conductive layers 7 disposed on the top and bottom surfaces of the insulating layer 6. Yes.

また、基体5は、上下方向(Z方向)に貫通するスルーホールSが形成されている。スルーホールSの内壁には、スルーホール導体8が形成されている。スルーホール導体8は、基体5の上面及び下面に形成された導電層7同士を電気的に接続している。スルーホール導体8は導電材料からなる。導電材料は、例えば銅、銀、ニッケル又はクロム等を含む。本実施形態においては、スルーホール導体8は、円筒状に形成されており、基体5の平坦性を担保するため、該円筒状の内部に絶縁体9が充填されている。なお、絶縁体9は、樹脂材料、フィラー、エラストマー、難燃剤及び硬化剤等を含む。樹脂材料としては、例えばエポキシ樹脂又はシアネート樹脂等が用いられる。また、フィラーとしては、例えば酸化ケイ素又は酸化アルミニウム等が用いられる。また、エラストマーとしては、スチレン系エラストマー又はポリエステル系エラストマー等が用いられる。   Further, the base 5 is formed with a through hole S penetrating in the vertical direction (Z direction). A through-hole conductor 8 is formed on the inner wall of the through-hole S. The through-hole conductor 8 electrically connects the conductive layers 7 formed on the upper surface and the lower surface of the base body 5. The through-hole conductor 8 is made of a conductive material. The conductive material includes, for example, copper, silver, nickel, chromium, or the like. In the present embodiment, the through-hole conductor 8 is formed in a cylindrical shape, and the cylindrical body is filled with an insulator 9 in order to ensure the flatness of the base 5. The insulator 9 includes a resin material, a filler, an elastomer, a flame retardant, a curing agent, and the like. For example, an epoxy resin or a cyanate resin is used as the resin material. As the filler, for example, silicon oxide or aluminum oxide is used. As the elastomer, a styrene elastomer or a polyester elastomer is used.

絶縁層6は、接着層6aと樹脂層6bとを有する。   The insulating layer 6 has an adhesive layer 6a and a resin layer 6b.

接着層6aは、樹脂層6b同士又は樹脂層6bと基体5とを、強固に接着するためのものであり、熱硬化性樹脂又は熱可塑性樹脂等を含む。熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを用いることができる。熱可塑性樹脂としては、はんだリフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が200℃以上であることが望ましく、例えば液晶ポリマー等を使用することができる。なお、接着層6aの熱膨張率は、例えば15ppm/℃以上80ppm/℃以下に設定されていることが望ましい。また、接着層6aは、厚みが例えば2μm以上20μm以下となるように設定されていることが望ましい。   The adhesive layer 6a is for firmly bonding the resin layers 6b to each other or the resin layer 6b and the substrate 5, and includes a thermosetting resin or a thermoplastic resin. As the thermosetting resin, for example, at least one of polyimide resin, acrylic resin, epoxy resin, urethane resin, cyanate resin, silicon resin, and bismaleimide triazine resin can be used. As the thermoplastic resin, since it is necessary to have heat resistance that can withstand the heating during solder reflow, the softening temperature of the constituent material is desirably 200 ° C. or higher, and for example, a liquid crystal polymer or the like can be used. The thermal expansion coefficient of the adhesive layer 6a is preferably set to 15 ppm / ° C. or more and 80 ppm / ° C. or less, for example. Moreover, it is desirable that the adhesive layer 6a is set to have a thickness of, for example, 2 μm or more and 20 μm or less.

樹脂層6bは、配線基板2の機械的強度を向上させるためのものであり、基材を備えておらず、熱硬化性樹脂又は熱可塑性樹脂を含むことが望ましい。熱硬化性樹脂又は熱可塑性樹脂としては、弾性変形可能であって、耐熱性と硬さに優れた特性の材料を用いることが望ましい。この様な特性を有する熱硬化性樹脂としては、例えば、ポリイミドベンゾオキサゾール樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、又は全芳香族ポリエステル樹脂等を用いることができる。また、熱可塑性樹脂としては、例えば、熱可塑性ポリイミド樹脂又は液晶ポリマー樹脂等を用いることができる。そして、上記材料のなかでも、ポリイミドベンゾオキサゾール樹脂又はポリパラフェニレンベンズビスオキサゾール樹脂を用いることが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、熱膨張率が−5ppm/℃以上5ppm/℃以下と小さい。このような低熱膨張樹脂を使用することによって、配線基板2の熱膨張率を、電子部品4の熱膨張率に近づけることができ、配線基板2と電子部品4との間の熱応力を低減することができる。なお、樹脂層6bの厚みは、例えば2μm以上20μm以下となるように設定されていることが望ましい。   The resin layer 6b is for improving the mechanical strength of the wiring board 2, and does not include a base material, and preferably contains a thermosetting resin or a thermoplastic resin. As the thermosetting resin or thermoplastic resin, it is desirable to use a material that is elastically deformable and has excellent heat resistance and hardness. As the thermosetting resin having such characteristics, for example, polyimide benzoxazole resin, polyparaphenylene benzbisoxazole resin, wholly aromatic polyamide resin, or wholly aromatic polyester resin can be used. Moreover, as a thermoplastic resin, a thermoplastic polyimide resin or a liquid crystal polymer resin etc. can be used, for example. Among the above materials, it is desirable to use polyimide benzoxazole resin or polyparaphenylene benzbisoxazole resin. The polyparaphenylene benzbisoxazole resin has a low coefficient of thermal expansion of −5 ppm / ° C. to 5 ppm / ° C. By using such a low thermal expansion resin, the thermal expansion coefficient of the wiring board 2 can be brought close to the thermal expansion coefficient of the electronic component 4, and the thermal stress between the wiring board 2 and the electronic component 4 is reduced. be able to. The thickness of the resin layer 6b is preferably set to be 2 μm or more and 20 μm or less, for example.

絶縁層6には、ビア孔Vが形成されており、ビア孔V内にはビア導体10が形成されている。ビア導体10は、絶縁層6の上面及び下面に配置された導電層7に接続する。また、ビア導体10は、例えば基体5の上面から配線基板2の上面に向かって、又は基体5の下面から配線基板2の下面に向かって、断面積が大きくなるように形成されている。なお、ビア導体10は、導電材料により形成される。導電材料は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等を含む。また、ビア導体10の熱膨張率は、例えば12ppm/℃以上20ppm/℃以下に設定されていることが望ましい。なお、断面積は、平面方向(XY平面方向)への断面の面積のことをいう。   A via hole V is formed in the insulating layer 6, and a via conductor 10 is formed in the via hole V. The via conductor 10 is connected to the conductive layer 7 disposed on the upper and lower surfaces of the insulating layer 6. The via conductor 10 is formed so that the cross-sectional area increases from the upper surface of the base body 5 toward the upper surface of the wiring board 2 or from the lower surface of the base body 5 toward the lower surface of the wiring board 2, for example. The via conductor 10 is formed of a conductive material. The conductive material includes, for example, copper, silver, gold, aluminum, nickel, or chromium. The thermal expansion coefficient of the via conductor 10 is desirably set to, for example, 12 ppm / ° C. or more and 20 ppm / ° C. or less. In addition, a cross-sectional area means the area of the cross section to a plane direction (XY plane direction).

配線基板2の上面側に位置するビア導体10は、下面側に位置するビア導体10より、配線基板2の平面(XY平面)の中心に近いことが望ましい。その結果、電子部品4が実装される配線基板2の上面側の配線密度を、外部回路に接続される配線基板2の下面側の配線基板密度に比べて高くすることができるため、配線基板2に小型の電子部品4を実装することが可能となる。   The via conductor 10 located on the upper surface side of the wiring board 2 is preferably closer to the center of the plane (XY plane) of the wiring board 2 than the via conductor 10 located on the lower surface side. As a result, the wiring density on the upper surface side of the wiring board 2 on which the electronic component 4 is mounted can be made higher than the wiring density on the lower surface side of the wiring board 2 connected to the external circuit. It becomes possible to mount a small electronic component 4 on the surface.

導電層7は、電気信号を伝達する信号層と、電子部品4に接続されるグランド層と、を含んで構成されている。なお、導電層7は、導電性材料により形成される。導電性材料は、例えば銅、銀、金、ニッケル、クロム、チタン、モリブデン、タングステン又はジルコニウムあるいはこれらの合金等を含む。また、導電層7の熱膨張率は、例えば12ppm/℃以上20ppm/℃以下に設定されていることが望ましい。   The conductive layer 7 includes a signal layer that transmits an electrical signal and a ground layer that is connected to the electronic component 4. The conductive layer 7 is formed of a conductive material. The conductive material includes, for example, copper, silver, gold, nickel, chromium, titanium, molybdenum, tungsten, zirconium, or an alloy thereof. The coefficient of thermal expansion of the conductive layer 7 is desirably set to 12 ppm / ° C. or more and 20 ppm / ° C. or less, for example.

電子部品4は、バンプ3を介して導電層7に電気的に接続されている。バンプ3の材料には、導電性材料が用いられる。導電性材料としては、例えば銅、銀、亜鉛、錫、インジウム、ビスマス又はアンチモン等を用いても構わない。電子部品4は、半導体素子又はコンデンサ等を用いても構わない。半導体素子は、例えばIC若しくはLSI等を用いても構わない。半導体素子の材料としてはシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いても構わない。また、電子部品4の厚み寸法は、例えば0.1mmから1mmのものを使用することが望ましい。   The electronic component 4 is electrically connected to the conductive layer 7 via the bump 3. A conductive material is used for the material of the bump 3. For example, copper, silver, zinc, tin, indium, bismuth, or antimony may be used as the conductive material. The electronic component 4 may use a semiconductor element or a capacitor. For example, an IC or an LSI may be used as the semiconductor element. As a material of the semiconductor element, silicon, germanium, gallium arsenide, gallium arsenide phosphorus, gallium nitride, silicon carbide, or the like may be used. The thickness of the electronic component 4 is desirably 0.1 mm to 1 mm, for example.

次に導電層7の構成について、より詳細に説明する。   Next, the configuration of the conductive layer 7 will be described in more detail.

図3に示すように、導電層7は、絶縁層6の下面に形成された第一導電層7aと、絶縁層6の上面に形成された導電層7を第二導電層7bと、を有する。第一導電層7aは、平坦な下地層7axと、下地層7axの上面から突出する突出部7ayと、を有する。   As shown in FIG. 3, the conductive layer 7 includes a first conductive layer 7 a formed on the lower surface of the insulating layer 6, and a second conductive layer 7 b formed of the conductive layer 7 formed on the upper surface of the insulating layer 6. . The first conductive layer 7a includes a flat base layer 7ax and a protruding portion 7ay protruding from the upper surface of the base layer 7ax.

突出部7ayは、ビア導体10と下地層7axとの間に介在されており、ビア導体10に接続される。また、突出部7ayは、その上部側面に、該側面より下地層7axの上面に沿った方向(XY平面方向)に張り出す張り出し部7azを有している。張り出し部7azと下地層7axとの間の領域には絶縁層6が介在しており、張り出し部7azが絶縁層6を介して下地層7axと離間している。なお、張り出し部7azの下方に位置する突出部7ayの一部を柱状部7awとする。   The protruding portion 7ay is interposed between the via conductor 10 and the base layer 7ax, and is connected to the via conductor 10. Further, the protruding portion 7ay has, on the upper side surface thereof, an overhanging portion 7az that protrudes from the side surface in a direction along the upper surface of the base layer 7ax (XY plane direction). An insulating layer 6 is interposed in a region between the projecting portion 7az and the base layer 7ax, and the projecting portion 7az is separated from the base layer 7ax through the insulating layer 6. A part of the protruding portion 7ay located below the projecting portion 7az is a columnar portion 7aw.

このように、本実施形態の配線基板2において、ビア導体10は突出部7ayに接続され、突出部7ayは張り出し部7azを有する。それ故、ビア導体10と突出部7ayとの間の側面、並びに張り出し部7azと柱状部7awとの間の側面が、不連続面を形成し、ビア導体10又は突出部7ayの内部に向かって窪んでなる角部7avが形成されている。すなわち、本実施形態の配線基板2において、ビア導体10と突出部7ayとの間、並びに張り出し部7azと柱状部7awとの間に、括れが形成されている。角部7avは、ビア導体10と張り出し部7azとの間に位置する第一角部7av1と、張り出し部7azと柱状部6wとの間に位置する第二角部7av2と、を有する。その結果、絶縁層6が熱膨張した場合に印加される応力は、第一角部7av1及び第二角部7av2に分散され、ビア導体10及び突出部7ayにクラックが生じる可能性を低減し、配線基板2の電気的信頼性を高めることができる。   Thus, in the wiring board 2 of the present embodiment, the via conductor 10 is connected to the projecting portion 7ay, and the projecting portion 7ay has an overhang portion 7az. Therefore, the side surface between the via conductor 10 and the projecting portion 7ay and the side surface between the projecting portion 7az and the columnar portion 7aw form a discontinuous surface toward the inside of the via conductor 10 or the projecting portion 7ay. A recessed corner 7av is formed. That is, in the wiring board 2 of the present embodiment, constrictions are formed between the via conductor 10 and the protruding portion 7ay and between the projecting portion 7az and the columnar portion 7aw. The corner 7av includes a first corner 7av1 located between the via conductor 10 and the overhang 7az, and a second corner 7av2 located between the overhang 7az and the columnar portion 6w. As a result, the stress applied when the insulating layer 6 is thermally expanded is dispersed in the first corner portion 7av1 and the second corner portion 7av2, reducing the possibility of cracks occurring in the via conductor 10 and the protruding portion 7ay, The electrical reliability of the wiring board 2 can be increased.

また、絶縁層6は、第二導電層7bと張り出し部7azとの間と、張り出し部7azと第一導電層7aとの間に、に存在している。これにより、第二導電層7bと張り出し部7azとの間に位置する絶縁層6が熱膨張すると、第二導電層7bが上方に、張り出し部7azが下方に押圧される。また、張り出し部7azと第一導電層7aとの間に位置する絶縁層6が熱膨張すると、張り出し部7azが上方に、第二導電層7azが下方に押圧される。その結果、絶縁層6が熱膨張した場合に、ビア導体10及び突出部7ayに印加される応力を、張り出し部7az上方に位置するビア導体10及び突出部7ayと、張り出し部7az下方に位置する柱状部7awと、に分散することができる。   The insulating layer 6 is present between the second conductive layer 7b and the overhanging portion 7az and between the overhanging portion 7az and the first conductive layer 7a. Thus, when the insulating layer 6 located between the second conductive layer 7b and the overhanging portion 7az is thermally expanded, the second conductive layer 7b is pressed upward and the overhanging portion 7az is pressed downward. Further, when the insulating layer 6 located between the overhanging portion 7az and the first conductive layer 7a is thermally expanded, the overhanging portion 7az is pressed upward and the second conductive layer 7az is pressed downward. As a result, when the insulating layer 6 is thermally expanded, the stress applied to the via conductor 10 and the protruding portion 7ay is positioned below the protruding portion 7az and the via conductor 10 and the protruding portion 7ay located above the protruding portion 7az. It can disperse | distribute to the columnar part 7aw.

下地層7axの厚みは、3μm以上12μm以下に設定されていることが望ましい。また、突出部7ayの突出する長さは、3μm以上16μm以下に設定されることが望ましい。また、柱状部7awの高さは、2μm以上15μm以下に設定され、柱状部7awの幅は、30μm以上100μm以下に設定されていることが望ましい。また、張り出し部7azの張り出す長さは、0.3μm以上5μm以下に設定され、張り出し部7azの厚みは、0.3μm以上3μm以下に設定されていることが望ましい。また、ビア導体10と突出部6byとの接続部の幅は、5μm以上30μm以下に設定され、ビア導体10の上下方向の長さは、3μm以上25μm以下に設定されていることが望ましい。なお、幅は、平面方向(XY平面方向)への長さのことをいう。   The thickness of the foundation layer 7ax is preferably set to 3 μm or more and 12 μm or less. Further, it is desirable that the protruding length of the protruding portion 7ay is set to 3 μm or more and 16 μm or less. The height of the columnar portion 7aw is preferably set to 2 μm or more and 15 μm or less, and the width of the columnar portion 7aw is preferably set to 30 μm or more and 100 μm or less. Further, it is desirable that the overhanging length of the overhanging portion 7az is set to 0.3 μm or more and 5 μm or less, and the thickness of the overhanging portion 7az is set to 0.3 μm or more and 3 μm or less. Further, it is desirable that the width of the connection portion between the via conductor 10 and the protruding portion 6by is set to 5 μm or more and 30 μm or less, and the length of the via conductor 10 in the vertical direction is set to 3 μm or more and 25 μm or less. The width refers to the length in the plane direction (XY plane direction).

また、第二導電層7bの下面と張り出し部7azの上面との距離が、張り出し部7azが張り出す方向に向かって、大きくなるように、張り出し部7azの上面が、第二導電層7bの下面に対して傾斜していることが望ましい。この場合、第二導電層7bと張り出し部7azとの間に位置する絶縁層6が上下方向に熱膨張し、張り出し部7azの上面が下方に押圧されると、該押圧力の一部は張り出し部7aの先端に向かって伝達される。その結果、ビア導体10及び突出部7ayに印加される応力を低減できる。   Further, the upper surface of the projecting portion 7az is the lower surface of the second conductive layer 7b so that the distance between the lower surface of the second conductive layer 7b and the upper surface of the projecting portion 7az increases in the direction in which the projecting portion 7az projects. It is desirable to be inclined with respect to. In this case, when the insulating layer 6 located between the second conductive layer 7b and the overhanging portion 7az thermally expands in the vertical direction and the upper surface of the overhanging portion 7az is pressed downward, a part of the pressing force is overhanging. It is transmitted toward the tip of the part 7a. As a result, the stress applied to the via conductor 10 and the protrusion 7ay can be reduced.

また、張り出し部7azと柱状部7awとの間に位置する第二角部7av2は、曲面を有することが望ましい。その結果、第二角部7av2に印加される応力を、第二角部7av内にて分散できる。なお、かかる曲面は、上下方向へ断面視した時、内接する円の半径が0.2μm以上2μm以下に設定されていることが望ましい。   Further, it is desirable that the second corner portion 7av2 positioned between the projecting portion 7az and the columnar portion 7aw has a curved surface. As a result, the stress applied to the second corner portion 7av2 can be dispersed within the second corner portion 7av. In addition, it is desirable for the curved surface to have a radius of an inscribed circle of 0.2 μm or more and 2 μm or less when viewed in a cross section in the vertical direction.

また、突出部7ayの柱状部7awの断面積は、下地層7axから張り出し部6ayに向かって小さくなっていることが望ましい。その結果、第二角部7av2における突出部7ayへの切り込みを鋭くし、ビア導体10及び突出部7ayに印加される応力の第二角部7av2への分散を大きくすることができる。なお、柱状部7awは、下地層7ax側の端部の幅が張り出し部6ay側の端部の幅の1倍より大きく1.1倍以下であることが望ましい。   Further, it is desirable that the cross-sectional area of the columnar portion 7aw of the projecting portion 7ay decreases from the base layer 7ax toward the projecting portion 6ay. As a result, the second corner 7av2 can be sharply cut into the protrusion 7ay, and the stress applied to the via conductor 10 and the protrusion 7ay can be increased in the second corner 7av2. In addition, as for columnar part 7aw, it is desirable for the width | variety of the edge part by the side of base layer 7ax to be 1.1 times or more larger than 1 time of the width | variety of the edge part by the side of the overhang | projection part 6ay.

また、張り出し部7azは、突出部7ayの全周に渡って設けられていることが望ましい。その結果、突出部7ayにおいて、張り出し部7azが形成される領域が増加し、ビア導体10及び突出部7ayに印加される応力の第二角部7av2への分散を大きくすることができる。   Further, it is desirable that the overhanging portion 7az is provided over the entire circumference of the protruding portion 7ay. As a result, the region where the projecting portion 7az is formed in the protruding portion 7ay increases, and the distribution of the stress applied to the via conductor 10 and the protruding portion 7ay to the second corner portion 7av2 can be increased.

上述したように、本実施の形態によれば、第一導電層7aの突出部7ayに張り出し部7azを形成することにより、ビア導体10及び突出部7ayに印加される応力を分散できるため、ビア導体10及び突出部7ayにクラックが生じる可能性を低減し、配線基板2の電気的信頼性を高めることができる。   As described above, according to the present embodiment, the stress applied to the via conductor 10 and the protruding portion 7ay can be dispersed by forming the protruding portion 7az on the protruding portion 7ay of the first conductive layer 7a. The possibility that a crack is generated in the conductor 10 and the protruding portion 7ay can be reduced, and the electrical reliability of the wiring board 2 can be increased.

次に、上述した配線基板2を含む実装構造体1の製造方法を、図4から図14に基づいて説明する。   Next, a method for manufacturing the mounting structure 1 including the above-described wiring board 2 will be described with reference to FIGS.

(1)図4Aに示すように、基体5を準備する。具体的には、基材に熱硬化性樹脂を含浸させた樹脂シートを複数枚準備した後、それらの樹脂シートを積層し、加熱加圧をすることにより、基体5を準備する。なお、基体5の厚みは、例えば0.3mm以上1.5mm以下に設定されていることが望ましい。   (1) As shown in FIG. 4A, a substrate 5 is prepared. Specifically, after preparing a plurality of resin sheets in which a base material is impregnated with a thermosetting resin, the base sheets 5 are prepared by laminating those resin sheets and applying heat and pressure. The thickness of the base 5 is preferably set to, for example, 0.3 mm or more and 1.5 mm or less.

(2)図4Bに示すように、基体5に、上下方向に貫通したスルーホールSを形成する。スルーホールSは、例えばドリル加工又はレーザー加工等により、形成される。また、スルーホールSは、数個形成されることが望ましい。また、スルーホールSの幅は、例えば0.1mm以上1mm以下に設定されていることが望ましい。   (2) As shown in FIG. 4B, a through hole S penetrating in the vertical direction is formed in the base 5. The through hole S is formed by, for example, drilling or laser processing. Further, it is desirable that several through holes S are formed. Further, it is desirable that the width of the through hole S is set to, for example, 0.1 mm or more and 1 mm or less.

(3)図4Cに示すように、基体5の表面に導電材料を被着させて、導電材料層7wを形成する。導電材料層7wは、スルーホールSの内壁面にて、円筒状のスルーホール導体8を構成する。かかる導電材料層7wは、例えば無電解めっき法により形成される。   (3) As shown in FIG. 4C, a conductive material is deposited on the surface of the base 5 to form a conductive material layer 7w. The conductive material layer 7 w forms a cylindrical through-hole conductor 8 on the inner wall surface of the through-hole S. The conductive material layer 7w is formed by, for example, an electroless plating method.

(4)図5Aに示すように、円筒状のスルーホール導体8の内部に、樹脂材料等を充填し、絶縁体9を形成する。   (4) As shown in FIG. 5A, the inside of the cylindrical through-hole conductor 8 is filled with a resin material or the like to form an insulator 9.

(5)図5Bに示すように、導電材料を絶縁体9の露出部に被着させて、導電材料層7wを絶縁体9の露出部に形成する。かかる導電材料は、例えば無電解めっき、蒸着法、CVD法又はスパッタリング法等により被着される。   (5) As shown in FIG. 5B, a conductive material is deposited on the exposed portion of the insulator 9 to form a conductive material layer 7 w on the exposed portion of the insulator 9. Such a conductive material is deposited by, for example, electroless plating, vapor deposition, CVD, or sputtering.

(6)図5Cに示すように、導電材料層7wをパターニングし、下地層7axを形成する。導電材料層7wのパターニングは、従来周知のフォトリソグラフィー技術等を用いて行われる。   (6) As shown in FIG. 5C, the conductive material layer 7w is patterned to form a base layer 7ax. The patterning of the conductive material layer 7w is performed using a conventionally known photolithography technique or the like.

(7)図6A及び図6Bに示すように、下地層7ax上に、開口部Oを有するレジスト層11を形成する。ここで、例えばレジスト層11として感光性樹脂を用いる場合、レジスト層11を露光する際の光量を低減させることにより、レジスト層11間の開口部Oの断面積が、レジスト層11の下部から上部に向かって小さくなるように、レジスト層11を形成することができる。その結果、突出部7ayの断面積を、下地層7axから上方に向かって小さくすることができる。   (7) As shown in FIGS. 6A and 6B, a resist layer 11 having an opening O is formed on the base layer 7ax. Here, for example, when a photosensitive resin is used as the resist layer 11, the cross-sectional area of the opening O between the resist layers 11 is increased from the lower part of the resist layer 11 by reducing the amount of light when the resist layer 11 is exposed. The resist layer 11 can be formed so as to become smaller toward. As a result, the cross-sectional area of the protrusion 7ay can be reduced upward from the base layer 7ax.

また、レジスト層11として感光性樹脂を用いる場合、レジスト層11を現像する際に、現像液を0.2MPa以上の圧力で噴出することにより、開口部Oに露出するレジスト層11の側面とレジスト層11の上面との間の角11aの表面を曲面にすることができる。その結果、突出部7ayを形成する際に、突出部7ayの角部7avの表面を、曲面にすることができる。かかる現像液は、例えばメタ‐ケイ酸ソーダ水溶液又は炭酸ナトリウム水溶液等を用いても構わない。   Further, when a photosensitive resin is used as the resist layer 11, when developing the resist layer 11, the side surface of the resist layer 11 exposed to the opening O and the resist are ejected by spraying a developer at a pressure of 0.2 MPa or more. The surface of the corner 11a between the upper surface of the layer 11 can be a curved surface. As a result, when the protrusion 7ay is formed, the surface of the corner 7av of the protrusion 7ay can be a curved surface. As such a developer, for example, a meta-sodium silicate aqueous solution or a sodium carbonate aqueous solution may be used.

(8)図7A及び図7Bに示すように、レジスト層11間の開口部Oより露出する下地層7axの表面に導電材料を被着させることにより、下地層7ax上に突出部7ayを形成する。かかる導電材料は、無電解めっき法又は電気めっき法等により被着される。   (8) As shown in FIGS. 7A and 7B, a conductive material is deposited on the surface of the base layer 7ax exposed from the openings O between the resist layers 11, thereby forming the protrusions 7ay on the base layer 7ax. . Such a conductive material is applied by an electroless plating method or an electroplating method.

ここで、図8A及び図8Bに示すように、突出部7ayを、レジスト層11の上面の高さよりも高くなるように形成し、更に、図9A及び図9Bに示すように、突出部7ayの一部がレジスト層11の上面に被着されるように形成すると、レジスト層11の上面に張り出し部7azを形成することができる。   Here, as shown in FIGS. 8A and 8B, the protruding portion 7ay is formed to be higher than the height of the upper surface of the resist layer 11, and as shown in FIGS. 9A and 9B, the protruding portion 7ay is formed. When a part of the resist layer 11 is deposited on the upper surface of the resist layer 11, an overhang 7 az can be formed on the upper surface of the resist layer 11.

(9)図10Aに示すように、レジスト層11を除去する。レジスト層11の除去は、例えば水酸化ナトリウム水溶液等にレジスト層11を浸漬させることにより行われる。   (9) As shown in FIG. 10A, the resist layer 11 is removed. The removal of the resist layer 11 is performed, for example, by immersing the resist layer 11 in an aqueous sodium hydroxide solution or the like.

(10)図10B及び図11Aに示すように、接着層6aが下地層7ax及び突出部7ayを被覆するように、第一導電層7a上に、フィルム状の樹脂層6bを、接着層6aを介して貼り合わせる。貼り合わせは、例えば加熱プレス機を用いて、加熱加圧をすることにより行われる。このようにして、第一導電層7a上に、接着層6aと樹脂層6bとから成る絶縁層6を形成することができる。   (10) As shown in FIG. 10B and FIG. 11A, a film-like resin layer 6b and an adhesive layer 6a are formed on the first conductive layer 7a so that the adhesive layer 6a covers the base layer 7ax and the protruding portion 7ay. Paste through. The bonding is performed by heating and pressing using, for example, a heating press. In this way, the insulating layer 6 composed of the adhesive layer 6a and the resin layer 6b can be formed on the first conductive layer 7a.

(11)図11Bに示すように、絶縁層6にビア孔Vを形成し、ビア孔V内に突出部7ayの一部を露出させる。具体的には、例えばYAGレーザー装置又は炭酸ガスレーザー装置等を用いて、突出部7ayの直上に位置する絶縁層6に、突出部7ayの一部が露出するまでレーザー光を照射することにより、ビア孔Vを形成する。   (11) As shown in FIG. 11B, a via hole V is formed in the insulating layer 6, and a part of the protruding portion 7 ay is exposed in the via hole V. Specifically, by using, for example, a YAG laser device or a carbon dioxide laser device, the insulating layer 6 positioned immediately above the projecting portion 7ay is irradiated with laser light until a part of the projecting portion 7ay is exposed. A via hole V is formed.

ここで、絶縁層6は、突出部7ayの直上に位置する領域が、他の領域と比較して、突出部7ayが突出している分、厚みが薄くなるように形成されているため、ビア孔Vの上下方向の長さが短くなり、レーザー光の照射時間を短くすることができる。その結果、ビア孔Vを形成するための時間を短縮できる。また、突出部7ayでの第一導電層7aの厚みが厚いため、第一導電層7aは、レーザー光の照射に対する耐久性が突出部7ayで向上している。その結果、出力の高いレーザー光を用いてビア孔Vを形成することができ、ビア孔Vの形成に要する時間を短縮することが可能となる。   Here, since the insulating layer 6 is formed such that the region located immediately above the protruding portion 7ay is thinner than the other region, the protruding portion 7ay protrudes, so that the via hole is formed. The length of V in the vertical direction is shortened, and the irradiation time of laser light can be shortened. As a result, the time for forming the via hole V can be shortened. Moreover, since the thickness of the first conductive layer 7a at the protruding portion 7ay is thick, the first conductive layer 7a has improved durability against laser light irradiation at the protruding portion 7ay. As a result, the via hole V can be formed using a high-power laser beam, and the time required for forming the via hole V can be shortened.

また、レーザー光の照射により形成すされたビア孔Vは、上部から下部に向かって幅が狭くなることがある。この場合、第一導電層7aとビア孔V内に形成されるビア導体10との接続部の幅が狭くなる。ところが、本実施形態においては、レーザー光の照射領域における絶縁層6の厚みが薄いため、突出部7ayとの接続部におけるビア導体10の幅を広くできる。その結果、第一導電層7aとビア導体10との接続部に集中する応力を低減することができる。   Further, the via hole V formed by laser light irradiation may become narrower from the top to the bottom. In this case, the width of the connection portion between the first conductive layer 7a and the via conductor 10 formed in the via hole V is narrowed. However, in the present embodiment, since the thickness of the insulating layer 6 in the laser light irradiation region is thin, the width of the via conductor 10 at the connection portion with the protruding portion 7ay can be increased. As a result, the stress concentrated on the connection portion between the first conductive layer 7a and the via conductor 10 can be reduced.

(12)図12Aに示すように、ビア孔Vに、突出部7ayと接続するビア導体10を形成し、更に、樹脂層6bの上面に、ビア導体10と接続する第二導電層7bを形成する。ビア導体10及び第二導電層7bは、従来周知のセミアディティブ法、サブトラクティブ法又はフルアディティブ法等により形成され、なかでもセミアディティブ法により形成されることが望ましい。   (12) As shown in FIG. 12A, the via conductor 10 connected to the protruding portion 7ay is formed in the via hole V, and the second conductive layer 7b connected to the via conductor 10 is further formed on the upper surface of the resin layer 6b. To do. The via conductor 10 and the second conductive layer 7b are formed by a conventionally well-known semi-additive method, subtractive method, full-additive method, or the like.

ここで、レーザー光によりビア孔Vを形成しているため、ビア孔V内に露出する突出部7ayの表面に、異物が付着していることがある。このような突出部7ay状にビア導体10を形成すると、突出部7ayとビア導体10との間に、気泡又は異物が含まれることがある。したがって、顕微鏡観察により気泡又は異物を観察することにより、突出部7ayとビア導体10との界面を容易に発見できる。顕微鏡観察は、切断した配線基板2の断面を鏡面状態に研磨し、その断面を、走査電子顕微鏡等を用いて観察することにより、行われる。また、突出部7ayとビア導体10との形成方法が異なる場合は、それぞれの結晶構造が異なるため、突出部7ayとビア導体10との界面を容易に発見できる。例えば、突出部7ayを電気めっき法により形成した後、ビア孔V内に露出した突出部7ayの表面に、無電解めっき法によりめっきを被着させた場合、ビア導体10の無電解めっき法により形成された部分は、突出部6avと結晶状態が異なるため、上述の顕微鏡観察により、突出部7ayとビア導体10との界面を容易に発見できる。   Here, since the via hole V is formed by the laser beam, foreign matter may adhere to the surface of the protruding portion 7ay exposed in the via hole V. When the via conductor 10 is formed in such a protruding portion 7ay shape, bubbles or foreign matter may be included between the protruding portion 7ay and the via conductor 10. Therefore, the interface between the protruding portion 7ay and the via conductor 10 can be easily found by observing the bubbles or the foreign matters by microscopic observation. Microscopic observation is performed by polishing a cross section of the cut wiring board 2 in a mirror state and observing the cross section using a scanning electron microscope or the like. Further, when the protrusions 7ay and the via conductors 10 are formed differently, the crystal structures of the protrusions 7ay and the via conductors 10 are different, so that the interface between the protrusions 7ay and the via conductors 10 can be easily found. For example, when the protrusion 7ay is formed by electroplating and then plated on the surface of the protrusion 7ay exposed in the via hole V by electroless plating, the via conductor 10 is electrolessly plated. Since the formed portion is different in crystal state from the protruding portion 6av, the interface between the protruding portion 7ay and the via conductor 10 can be easily found by the above-described microscopic observation.

(13)図12Bに示すように、樹脂層6bの表面に形成された第二導電層7bを、第一導電層7aの下地層7axとし、その下地層7ax上に突出部7ayを形成する。突出部7ayは、(7)から(9)の工程と同様の工程により、下地層7ax上に形成される。   (13) As shown in FIG. 12B, the second conductive layer 7b formed on the surface of the resin layer 6b is used as the base layer 7ax of the first conductive layer 7a, and the protruding portion 7ay is formed on the base layer 7ax. The protrusion 7ay is formed on the base layer 7ax by the same process as the processes (7) to (9).

(14)図13A、図13B及び図14Aに示すように、(10)から(12)の工程と同様の工程により、第一導電層上に絶縁層6を形成し、絶縁層6にビア孔Vを形成し、ビア孔V内に突出部7ayの少なくとも一部を露出させる。次に、ビア孔Vに、突出部7ayと接続するビア導体10を形成し、樹脂層6bの上面に、ビア導体10と接続する第二導電層7bを形成する。   (14) As shown in FIG. 13A, FIG. 13B, and FIG. 14A, the insulating layer 6 is formed on the first conductive layer by the same steps as the steps (10) to (12), and via holes are formed in the insulating layer 6. V is formed, and at least a part of the protruding portion 7ay is exposed in the via hole V. Next, the via conductor 10 connected to the protruding portion 7ay is formed in the via hole V, and the second conductive layer 7b connected to the via conductor 10 is formed on the upper surface of the resin layer 6b.

以上のようにして、多層配線の配線基板2を作製できる。なお、(13)及び(14)の工程を繰り返すことにより、配線基板2を更に多層配線化することができる。   As described above, the multilayer wiring substrate 2 can be manufactured. In addition, by repeating the steps (13) and (14), the wiring board 2 can be further multilayered.

(15)図14Bに示すように、配線基板2に電子部品4をバンプ3を介してフリップチップ実装することにより、実装構造体1を作製できる。   (15) As shown in FIG. 14B, the mounting structure 1 can be manufactured by flip-chip mounting the electronic component 4 on the wiring board 2 via the bumps 3.

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、上述した本発明の実施形態は、基体5の上面及び下面に形成される絶縁層6が2層である構成に関して説明したが、絶縁層6は1層又は3層以上であっても構わない。   In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention. For example, in the above-described embodiment of the present invention, the configuration in which the insulating layer 6 formed on the upper surface and the lower surface of the substrate 5 is two layers has been described, but the insulating layer 6 may be one layer or three or more layers. Absent.

また、上述した本発明の実施形態は、絶縁層6が接着層6aと樹脂層6bとを有する構成に関して説明したが、絶縁層6は、接着層6aのみからなる構成でも構わない。この場合、(10)の工程にて、第一導電層7a上に、フィルム状の樹脂層6bを、接着層6aを介して貼り合わせる代わりに、接着層6aのみを貼り合わせることにより、第一導電層7a上に、接着層6aのみからなる絶縁層6を形成することができる。   Moreover, although embodiment of this invention mentioned above demonstrated regarding the structure in which the insulating layer 6 had the contact bonding layer 6a and the resin layer 6b, the insulating layer 6 may be the structure which consists only of the contact bonding layer 6a. In this case, in the step (10), instead of laminating the film-like resin layer 6b on the first conductive layer 7a via the adhesive layer 6a, only the adhesive layer 6a is bonded to the first conductive layer 7a. On the conductive layer 7a, the insulating layer 6 made of only the adhesive layer 6a can be formed.

また、上述した本発明の実施形態は、(7)から(9)の工程及び(13)の工程にて、第一導電層7aの下地層7axに突出部7ayを形成する製造方法に関して説明したが、(7)から(9)の工程又は(13)の工程のどちらか一方においてのみ、第一導電層7aの下地層7axに突出部7ayを形成しても構わない。   In addition, the above-described embodiment of the present invention has been described with respect to the manufacturing method in which the protrusion 7ay is formed on the base layer 7ax of the first conductive layer 7a in the steps (7) to (9) and (13). However, the protruding portion 7ay may be formed on the base layer 7ax of the first conductive layer 7a only in any one of the steps (7) to (9) or (13).

本発明の実施形態にかかる実装構造体の平面図である。It is a top view of the mounting structure concerning the embodiment of the present invention. 本発明の実施形態にかかる実装構造体の断面図である。It is sectional drawing of the mounting structure concerning embodiment of this invention. 図2に示す実装構造体のX1部分の拡大図である。FIG. 3 is an enlarged view of an X1 portion of the mounting structure shown in FIG. 2. 図4A、図4B及び図4Cは、図2に示す実装構造体の製造工程を説明する断面図である。4A, 4B, and 4C are cross-sectional views illustrating a manufacturing process of the mounting structure shown in FIG. 図5A、図5B及び図5Cは、図2に示す実装構造体の製造工程を説明する断面図である5A, 5B, and 5C are cross-sectional views illustrating a manufacturing process of the mounting structure shown in FIG. 図6Aは、図2に示す実装構造体の製造工程を説明する断面図であり、図6Bは、図6Aに示す実装構造体の製造工程を説明するX2部分の拡大図である。6A is a cross-sectional view illustrating a manufacturing process of the mounting structure shown in FIG. 2, and FIG. 6B is an enlarged view of a portion X2 illustrating the manufacturing process of the mounting structure shown in FIG. 6A. 図7Aは、図2に示す実装構造体の製造工程を説明する断面図であり、図7Bは、図7Aに示す実装構造体の製造工程を説明するX3部分の拡大図である。7A is a cross-sectional view illustrating a manufacturing process of the mounting structure shown in FIG. 2, and FIG. 7B is an enlarged view of a portion X3 illustrating the manufacturing process of the mounting structure shown in FIG. 7A. 図8Aは、図2に示す実装構造体の製造工程を説明する断面図であり、図8Bは、図8Aに示す実装構造体の製造工程を説明するX4部分の拡大図である。8A is a cross-sectional view illustrating a manufacturing process of the mounting structure shown in FIG. 2, and FIG. 8B is an enlarged view of a portion X4 illustrating the manufacturing process of the mounting structure shown in FIG. 8A. 図9Aは、図2に示す実装構造体の製造工程を説明する断面図であり、図9Bは、図9Aに示す実装構造体の製造工程を説明するX5部分の拡大図である。9A is a cross-sectional view illustrating a manufacturing process of the mounting structure shown in FIG. 2, and FIG. 9B is an enlarged view of a portion X5 illustrating the manufacturing process of the mounting structure shown in FIG. 9A. 図10A及び図10Bは、図2に示す実装構造体の製造工程を説明する断面図である。10A and 10B are cross-sectional views illustrating a manufacturing process of the mounting structure shown in FIG. 図11A及び図11Bは、図2に示す実装構造体の製造工程を説明する断面図である。11A and 11B are cross-sectional views illustrating a manufacturing process of the mounting structure shown in FIG. 図12A及び図12Bは、図2に示す実装構造体の製造工程を説明する断面図である。12A and 12B are cross-sectional views illustrating a manufacturing process of the mounting structure shown in FIG. 図13A及び図13Bは、図2に示す実装構造体の製造工程を説明する断面図である。13A and 13B are cross-sectional views illustrating a manufacturing process of the mounting structure shown in FIG. 図14A及び図14Bは、図2に示す実装構造体の製造工程を説明する断面図である。14A and 14B are cross-sectional views illustrating a manufacturing process of the mounting structure shown in FIG.

符号の説明Explanation of symbols

1 実装構造体
2 配線基板
3 バンプ
4 電子部品
5 基体
6 絶縁層
6a 接着層
6b フィルム層
7 導電層
7a 第一導電層
7ax 下地層
7ay 突出部
7az 張り出し部
7av 角部
7aw 柱状部
7b 第二導電層
7w 導電材料層
8 スルーホール導体
9 絶縁体
10 ビア導体
11 レジスト層
S スルーホール
V ビア孔
O 開口部
DESCRIPTION OF SYMBOLS 1 Mounting structure 2 Wiring board 3 Bump 4 Electronic component 5 Base body 6 Insulating layer 6a Adhesive layer 6b Film layer 7 Conductive layer 7a First conductive layer 7ax Base layer 7ay Projection part 7az Overhang part 7av Corner part 7aw Columnar part 7b Second conductive part Layer 7w Conductive material layer 8 Through-hole conductor
9 Insulator 10 Via Conductor 11 Resist Layer S Through Hole V Via Hole
O opening

Claims (6)

下地層と該下地層の上面から突出する突出部とを有する第一導電層と、
前記下地層及び前記突出部を被覆するように、前記第一導電層上に位置する絶縁層と、
前記絶縁層上に位置する第二導電層と、
前記絶縁層内に形成され、前記第一導電層の前記突出部と前記第二導電層とを接続するビア導体と、を備え、
前記第一導電層の前記突出部は、その上部側面から前記下地層の上面に沿った方向に張り出すとともに前記下地層の上面から前記絶縁層を介して離間する張り出し部を有し、
前記ビア導体と前記張り出し部との間、並びに前記張り出し部と前記張り出し部下方の前記突出部との間に、窪んでなる角部を有することを特徴とする配線基板
A first conductive layer having an underlayer and a protruding portion protruding from the upper surface of the underlayer;
An insulating layer located on the first conductive layer so as to cover the base layer and the protrusion; and
A second conductive layer located on the insulating layer;
A via conductor formed in the insulating layer and connecting the protruding portion of the first conductive layer and the second conductive layer; and
The projecting portion of the first conductive layer has a projecting portion that projects from the upper side surface in a direction along the upper surface of the base layer and is spaced from the upper surface of the base layer via the insulating layer,
A wiring board having a recessed corner portion between the via conductor and the overhanging portion and between the overhanging portion and the protruding portion below the overhanging portion.
請求項1に記載の配線基板において、
前記第二導電層の下面と前記張り出し部の上面との距離が、前記張り出し部が張り出す方向に向かって、大きくなるように、前記張り出し部の上面が、前記第二導電層の下面に対して傾斜していることを特徴とする配線基板。
The wiring board according to claim 1,
The upper surface of the projecting portion is larger than the lower surface of the second conductive layer so that the distance between the lower surface of the second conductive layer and the upper surface of the projecting portion increases in the projecting direction of the projecting portion. A wiring board characterized by being inclined.
請求項1に記載の配線基板において、
前記張り出し部と前記張り出し部下方の前記突出部との間に位置する前記角部が、曲面を有することを特徴とする配線基板。
The wiring board according to claim 1,
The wiring board, wherein the corner portion located between the projecting portion and the projecting portion below the projecting portion has a curved surface.
請求項1に記載の配線基板において、
前記張り出し部下方の前記突出部の断面積は、前記下地層から前記張り出し部に向かって小さくなっていることを特徴とする配線基板。
The wiring board according to claim 1,
The wiring board according to claim 1, wherein a cross-sectional area of the projecting portion below the projecting portion is reduced from the base layer toward the projecting portion.
下地層と該下地層の上面から突出する突出部とを有する第一導電層と、前記下地層及び前記突出部を被覆するように、前記第一導電層上に位置する絶縁層と、前記絶縁層上に位置する第二導電層と、前記絶縁層内に形成され、前記第一導電層の前記突出部と前記第二導電層とを接続するビア導体と、を備えた配線基板と、
前記配線基板上に実装され、前記第一導電層及び前記第二導電層と電気的に接続された電子部品と、を具備し、
前記第一導電層の前記突出部は、その上部側面から前記下地層の上面に沿った方向に張り出すとともに前記下地層の上面から前記絶縁層を介して離間する張り出し部を有し、
前記ビア導体と前記張り出し部との間、並びに前記張り出し部と前記張り出し部下方の前記突出部との間に、窪んでなる角部を有することを特徴とする実装構造体。
A first conductive layer having a base layer and a protrusion protruding from an upper surface of the base layer; an insulating layer positioned on the first conductive layer so as to cover the base layer and the protrusion; and the insulation A wiring board comprising: a second conductive layer positioned on the layer; and a via conductor formed in the insulating layer and connecting the protruding portion of the first conductive layer and the second conductive layer;
An electronic component mounted on the wiring board and electrically connected to the first conductive layer and the second conductive layer;
The projecting portion of the first conductive layer has a projecting portion that projects from the upper side surface in a direction along the upper surface of the base layer and is spaced from the upper surface of the base layer via the insulating layer,
A mounting structure having a concave corner between the via conductor and the overhanging portion and between the overhanging portion and the protruding portion below the overhanging portion.
下地層と該下地層の上面から突出する突出部とを有する第一導電層を準備する工程と、前記下地層及び前記突出部を被覆するように、前記第一導電層上に絶縁層を形成する工程と、
前記絶縁層にビア孔を形成し、該ビア孔内に前記突出部の一部を露出させる工程と、
前記ビア孔内に前記突出部と接続するビア導体を形成する工程と、
前記絶縁層上に前記ビア導体と接続する第二導電層を形成する工程と、を備え、
前記第一導電層を準備する工程は、
前記下地層を準備する工程と、前記下地層上にレジスト層を形成する工程と、前記レジスト層間に露出する前記下地層上に前記突出部を形成する工程と、前記レジスト層を除去する工程と、を有し、
前記突出部を形成する工程では、
前記突出部の一部が前記レジスト層の上面に形成されるように、前記突出部を形成することを特徴とする配線基板の製造方法。
Preparing a first conductive layer having an underlayer and a protruding portion protruding from the upper surface of the underlayer; and forming an insulating layer on the first conductive layer so as to cover the underlayer and the protruding portion And a process of
Forming a via hole in the insulating layer, exposing a part of the protrusion in the via hole;
Forming a via conductor connected to the protrusion in the via hole;
Forming a second conductive layer connected to the via conductor on the insulating layer,
The step of preparing the first conductive layer includes:
Preparing the underlayer, forming a resist layer on the underlayer, forming the protrusion on the underlayer exposed between the resist layers, and removing the resist layer Have
In the step of forming the protrusion,
The method of manufacturing a wiring board, wherein the protrusion is formed so that a part of the protrusion is formed on an upper surface of the resist layer.
JP2008194488A 2008-07-29 2008-07-29 Wiring board, mounting structure, and manufacturing method of wiring board Expired - Fee Related JP5127622B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008194488A JP5127622B2 (en) 2008-07-29 2008-07-29 Wiring board, mounting structure, and manufacturing method of wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008194488A JP5127622B2 (en) 2008-07-29 2008-07-29 Wiring board, mounting structure, and manufacturing method of wiring board

Publications (2)

Publication Number Publication Date
JP2010034258A JP2010034258A (en) 2010-02-12
JP5127622B2 true JP5127622B2 (en) 2013-01-23

Family

ID=41738399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008194488A Expired - Fee Related JP5127622B2 (en) 2008-07-29 2008-07-29 Wiring board, mounting structure, and manufacturing method of wiring board

Country Status (1)

Country Link
JP (1) JP5127622B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0375557U (en) * 1989-11-27 1991-07-29
JP2000312063A (en) * 1999-04-28 2000-11-07 Kyocera Corp Wiring substrate and manufacture thereof
JP3243462B2 (en) * 1999-09-01 2002-01-07 ソニーケミカル株式会社 Method for manufacturing multilayer substrate
JP2002252436A (en) * 2001-02-23 2002-09-06 Asahi Kasei Corp Double-sided laminate and its manufacturing method
JP4323303B2 (en) * 2003-12-17 2009-09-02 株式会社フジクラ Substrate manufacturing method
TW200611612A (en) * 2004-09-29 2006-04-01 Unimicron Technology Corp Process of electrically interconnect structure

Also Published As

Publication number Publication date
JP2010034258A (en) 2010-02-12

Similar Documents

Publication Publication Date Title
JP5066192B2 (en) Wiring board and mounting structure
JP5219276B2 (en) Manufacturing method of printed circuit board with built-in electronic elements
US8735741B2 (en) Circuit board and mounting structure using the same
KR101739401B1 (en) Wiring board and mounting structure using same
JP5153417B2 (en) Component built-in board and mounting structure
JPWO2008069055A1 (en) Wiring board and semiconductor device mounting structure using the same
JP5019995B2 (en) WIRING BOARD, MOUNTING BOARD, MOUNTING STRUCTURE, AND WIRING BOARD MANUFACTURING METHOD
JP2011049289A (en) Wiring board and manufacturing method thereof
JP2009054689A (en) Wiring board, mounting board and mounting structure, and manufacturing method of wiring board
JP5127431B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND MOUNTING STRUCTURE
JP4954120B2 (en) Wiring board and mounting structure
JP5334544B2 (en) Wiring board, mounting structure and electronic device
JP5127622B2 (en) Wiring board, mounting structure, and manufacturing method of wiring board
US11363719B2 (en) Wiring substrate and component built-in wiring substrate
JP2010034260A (en) Wiring substrate, method of manufacturing the same, and mounting structure
JP5207811B2 (en) Mounting structure and wiring board
JP4912234B2 (en) Composite board, wiring board and mounting structure
JP2009289853A (en) Method for manufacturing wiring board and method for manufacturing mounting structure
JP5111132B2 (en) Wiring board manufacturing method
JP5207919B2 (en) Wiring board and mounting structure
JP4994099B2 (en) Manufacturing method of mounting structure
TW202327002A (en) Wiring substrate
JP2023161923A (en) wiring board
JP2023142048A (en) Manufacturing method for wiring board
JP5004670B2 (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees