JP2023161923A - wiring board - Google Patents

wiring board Download PDF

Info

Publication number
JP2023161923A
JP2023161923A JP2022072578A JP2022072578A JP2023161923A JP 2023161923 A JP2023161923 A JP 2023161923A JP 2022072578 A JP2022072578 A JP 2022072578A JP 2022072578 A JP2022072578 A JP 2022072578A JP 2023161923 A JP2023161923 A JP 2023161923A
Authority
JP
Japan
Prior art keywords
wiring
conductor
insulating layer
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022072578A
Other languages
Japanese (ja)
Inventor
俊樹 古谷
Toshiki Furuya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022072578A priority Critical patent/JP2023161923A/en
Publication of JP2023161923A publication Critical patent/JP2023161923A/en
Pending legal-status Critical Current

Links

Images

Abstract

To improve property of a wiring board.SOLUTION: A wiring board of an embodiment, includes: a connection pad P1 formed on a surface S1 of a first insulation layer 111; a second insulation layer 110 formed on the surface S1; and a wiring body WS which includes a first surface A and a second surface B, and is disposed inside the open 110a of the second insulation layer 110 while the second surface B is disposed directed toward the first insulation layer 111. The wiring body WS comprises: a plurality of first conductive pads OP in the first surface A, and comprises a second conductive pad IP exposed to the second surface B. The second conductive pad IP and the connection pad P1 come in contact with each other via a conductive connection pad 4. Distance between a surface FS2 facing the connection pad P1 and the first surface A in the second conductive pad IP is shorter a distance between the surface S1 and an upper surface S2 of the second insulation layer 110. The distance between the surface S1 and the first surface A is nearly equal to the distance between the surface S1 and the upper surface S2, and a gap G between the surface S1 and the second surface B is filled with a plurality of particles 41 of the connection pad 4 and an insulation resin 42.SELECTED DRAWING: Figure 3

Description

本発明は配線基板に関する。 The present invention relates to a wiring board.

特許文献1には、主配線板のソルダーレジスト層に設けられる開口内に配線構造体が配置される配線板が開示されている。配線構造体は、その一方の表面(上面)に導体パッドを有している。この導体パッドには、MPU、DRAMなどの半導体部品が搭載される。 Patent Document 1 discloses a wiring board in which a wiring structure is arranged in an opening provided in a solder resist layer of a main wiring board. The wiring structure has a conductor pad on one surface (upper surface). Semiconductor components such as an MPU and a DRAM are mounted on this conductor pad.

特開2014-82334号公報JP2014-82334A

特許文献1に開示の配線板では、配線構造体内の導体層と主配線板内の導体層とが、所望の短い経路で接続され得ないことがある。また、主配線板において配線構造体が配置される開口の直下に形成されている導体パターンと、配線構造体に搭載される半導体部品の特定の回路素子とが所望の短い経路で接続され得ないことがある。そのため、配線板において、半導体部品が備える電気的特性が安定して発揮され得ないことがある。 In the wiring board disclosed in Patent Document 1, the conductor layer in the wiring structure and the conductor layer in the main wiring board may not be connected through a desired short path. Furthermore, the conductor pattern formed directly under the opening in which the wiring structure is placed in the main wiring board cannot be connected to a specific circuit element of the semiconductor component mounted on the wiring structure through a desired short path. Sometimes. Therefore, in the wiring board, the electrical characteristics of the semiconductor component may not be stably exhibited.

本発明の配線基板は、第1絶縁層と、前記第1絶縁層の表面に形成されていて導電性を有する接続パッドと、前記表面の上に形成されていて、前記第1絶縁層と反対方向を向く上面、及び前記接続パッドを露出させる開口を有する第2絶縁層と、部品搭載面を構成する第1面及び前記第1面の反対面である第2面を有すると共に1以上の配線層を含んでいて前記第2面を前記第1絶縁層に向けて前記開口内に配置されている配線体と、を含んでいる。そして、前記配線体は、前記第1面に形成されている複数の第1導体パッドと、前記複数の第1導体パッドのいずれかに電気的に接続されていて前記第2面に露出する第2導体パッドと、を備え、前記部品搭載面は、前記複数の第1導体パッドの一部をそれぞれ含んでいる第1部品領域及び第2部品領域を含み、前記第1部品領域内の前記第1導体パッドと前記第2部品領域内の前記第1導体パッドとは前記配線層を介して接続されており、前記第2導体パッドと前記接続パッドとが導電性の接続部を介して接しており、前記第2導体パッドにおける前記接続パッドとの対向面と前記第1面との距離は、前記第1絶縁層の前記表面と前記第2絶縁層の前記上面との距離よりも短く、前記第1絶縁層の前記表面と前記配線体の前記第1面との距離は、前記表面と前記第2絶縁層の前記上面との距離と略等しく、前記接続部は、金属部を有する複数の粒子、及び絶縁性樹脂を含み、前記第1絶縁層の前記表面と前記配線体の前記第2面との隙間が前記複数の粒子及び前記絶縁性樹脂によって充填されている。 The wiring board of the present invention includes a first insulating layer, a conductive connection pad formed on the surface of the first insulating layer, and a connection pad formed on the surface and opposite to the first insulating layer. a second insulating layer having an upper surface facing the direction and an opening for exposing the connection pad; a first surface constituting a component mounting surface; and a second surface opposite to the first surface, and having at least one wiring. a wiring body disposed within the opening with the second surface facing the first insulating layer. The wiring body includes a plurality of first conductor pads formed on the first surface, and a first conductor pad that is electrically connected to any one of the plurality of first conductor pads and exposed on the second surface. 2 conductor pads, the component mounting surface includes a first component region and a second component region each including a part of the plurality of first conductor pads, and the component mounting surface includes a first component region and a second component region each including a part of the plurality of first conductor pads, and 1 conductor pad and the first conductor pad in the second component area are connected through the wiring layer, and the second conductor pad and the connection pad are in contact with each other through a conductive connection part. The distance between the surface of the second conductor pad facing the connection pad and the first surface is shorter than the distance between the surface of the first insulating layer and the upper surface of the second insulating layer; The distance between the surface of the first insulating layer and the first surface of the wiring body is approximately equal to the distance between the surface and the upper surface of the second insulating layer, and the connection portion includes a plurality of particles and an insulating resin, and a gap between the surface of the first insulating layer and the second surface of the wiring body is filled with the plurality of particles and the insulating resin.

本発明の実施形態によれば、内部の導電体と搭載される部品との接続経路が短く、そのため所望の電気的特性が得られ易い配線基板が提供されると考えられる。 According to the embodiments of the present invention, it is believed that a wiring board is provided in which the connection path between the internal conductor and the mounted components is short, and therefore desired electrical characteristics can be easily obtained.

本発明の一実施形態の配線基板の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a wiring board according to an embodiment of the present invention. 図1のII部の拡大図。An enlarged view of part II in FIG. 1. 図1のIII部の拡大図。An enlarged view of part III in FIG. 1. 本発明の一実施形態における配線体の他の例を示す断面図。FIG. 3 is a cross-sectional view showing another example of the wiring body in one embodiment of the present invention. 一実施形態の配線基板の製造工程の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to an embodiment. 一実施形態の配線基板の製造工程の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to an embodiment. 一実施形態の配線基板の製造工程の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to an embodiment. 一実施形態の配線基板の製造工程の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to an embodiment. 一実施形態の配線基板の製造工程の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to an embodiment. 一実施形態における配線体の製造工程の一例を示す断面図。FIG. 3 is a cross-sectional view showing an example of a manufacturing process of a wiring body in one embodiment. 一実施形態における配線体の製造工程の一例を示す断面図。FIG. 3 is a cross-sectional view showing an example of a manufacturing process of a wiring body in one embodiment. 一実施形態における配線体の製造工程の一例を示す断面図。FIG. 3 is a cross-sectional view showing an example of a manufacturing process of a wiring body in one embodiment. 一実施形態における配線体の製造工程の一例を示す断面図。FIG. 3 is a cross-sectional view showing an example of a manufacturing process of a wiring body in one embodiment. 一実施形態における配線体の製造工程の一例を示す断面図。FIG. 3 is a cross-sectional view showing an example of a manufacturing process of a wiring body in one embodiment. 一実施形態における配線体の製造工程の一例を示す断面図。FIG. 3 is a cross-sectional view showing an example of a manufacturing process of a wiring body in one embodiment. 一実施形態における配線体の製造工程の一例を示す断面図。FIG. 3 is a cross-sectional view showing an example of a manufacturing process of a wiring body in one embodiment. 本発明の他の実施形態の配線基板の一例を示す断面図。FIG. 3 is a cross-sectional view showing an example of a wiring board according to another embodiment of the present invention.

本発明の一実施形態の配線基板が図面を参照しながら説明される。図1には、本実施形態の配線基板の一例である配線基板1の断面図が示されている。なお、配線基板1は本実施形態の配線基板の一例に過ぎない。例えば、本実施形態の配線基板の積層構造、並びに、本実施形態の配線基板に含まれる導体層及び絶縁層それぞれの数は、図1の配線基板1の積層構造、及び配線基板1に含まれる導体層及び絶縁層それぞれの数に限定されない。また、以下の説明で参照される各図面では、開示される実施形態が理解され易いように特定の部分が拡大して描かれていることがあり、大きさや長さに関して、各構成要素が互いの間の正確な比率で描かれていない場合がある。 A wiring board according to an embodiment of the present invention will be explained with reference to the drawings. FIG. 1 shows a cross-sectional view of a wiring board 1, which is an example of the wiring board of this embodiment. Note that the wiring board 1 is only an example of the wiring board of this embodiment. For example, the laminated structure of the wiring board of this embodiment and the number of conductive layers and insulating layers included in the wiring board of this embodiment are the same as the laminated structure of the wiring board 1 of FIG. The number of conductive layers and insulating layers is not limited. In addition, in the drawings referred to in the following description, certain parts may be enlarged to make it easier to understand the disclosed embodiments, and each component may differ from the other in terms of size and length. may not be drawn to exact proportions.

図1に示されるように、配線基板1は、絶縁層101と、絶縁層101の両面に形成されている導体層102とを含むコア基板100を含んでいる。コア基板100の両面それぞれの上には絶縁層及び導体層が交互に積層されている。具体的には、コア基板100の一方の面F1上に、絶縁層11、導体層12、絶縁層111、及び導体層112が積層されている第1ビルドアップ部10が形成されている。一方、コア基板100の他方の面F2上には、絶縁層21及び導体層22が積層されている第2ビルドアップ部20が形成されている。すなわち、配線基板1は、絶縁層111、及び絶縁層111の表面S1上に形成されている導体層112を含んでいる。絶縁層111は、第1ビルドアップ部10を構成する絶縁層のうち最も外側の絶縁層であって「第1絶縁層111」とも称される。導体層112は、第1ビルドアップ部10を構成する導体層のうち最も外側の導体層であって「第1導体層112」とも称される。 As shown in FIG. 1, the wiring board 1 includes a core board 100 including an insulating layer 101 and conductor layers 102 formed on both sides of the insulating layer 101. Insulating layers and conductive layers are alternately laminated on each of both sides of the core substrate 100. Specifically, on one surface F1 of the core substrate 100, a first buildup section 10 is formed in which an insulating layer 11, a conductor layer 12, an insulating layer 111, and a conductor layer 112 are stacked. On the other hand, on the other surface F2 of the core substrate 100, a second build-up portion 20 is formed in which an insulating layer 21 and a conductor layer 22 are laminated. That is, the wiring board 1 includes an insulating layer 111 and a conductor layer 112 formed on the surface S1 of the insulating layer 111. The insulating layer 111 is the outermost insulating layer among the insulating layers constituting the first buildup section 10, and is also referred to as the "first insulating layer 111." The conductor layer 112 is the outermost conductor layer among the conductor layers constituting the first buildup section 10, and is also referred to as the "first conductor layer 112."

なお、実施形態の配線基板の説明では、絶縁層101から遠い側は、「上」、「上側」、「外側」、又は、単に「外」とも称される。一方、絶縁層101に近い側は、「下」、「下側」、「内側」、又は単に「内」とも称される。また、実施形態の配線基板の各構成要素においてコア基板100と反対側を向く表面は「上面」とも称され、コア基板100側を向く表面は「下面」とも称される。なお、配線基板1の厚さ方向は、単に「Z方向」とも称される。 Note that in the description of the wiring board of the embodiment, the side far from the insulating layer 101 is also referred to as "upper", "upper side", "outer side", or simply "outer". On the other hand, the side closer to the insulating layer 101 is also referred to as "lower", "lower side", "inside", or simply "inner". Further, in each component of the wiring board of the embodiment, the surface facing away from the core board 100 is also referred to as the "upper surface", and the surface facing the core board 100 side is also referred to as the "lower surface". Note that the thickness direction of the wiring board 1 is also simply referred to as the "Z direction."

配線基板1が有する各導体層102、12、112、22は、任意の導体パターンを含んでいる。特に、第1導体層112は、複数の導体パッドP1を含んでいる。導体パッドP1は、後述する配線体WS内の配線との電気的接続に用いられる。そのため、導体パッドP1は「接続パッドP1」とも称される。第1導体層112に含まれる接続パッドP1は導電性を有している。このように配線基板1は、第1絶縁層111の表面に形成されていて導電性を有する複数の接続パッドP1を含んでいる。図1の例において第1導体層112は、第1絶縁層111の表面S1から突出しており、従って接続パッドP1も表面S1から突出している。接続パッドP1が表面S1から突出しているので、接続パッドP1と配線体WSとが、より確実に接続されると考えられる。 Each of the conductor layers 102, 12, 112, and 22 included in the wiring board 1 includes an arbitrary conductor pattern. In particular, the first conductor layer 112 includes a plurality of conductor pads P1. The conductor pad P1 is used for electrical connection with wiring within the wiring body WS, which will be described later. Therefore, conductor pad P1 is also referred to as "connection pad P1." The connection pad P1 included in the first conductor layer 112 has electrical conductivity. In this way, the wiring board 1 includes a plurality of electrically conductive connection pads P1 formed on the surface of the first insulating layer 111. In the example of FIG. 1, the first conductor layer 112 protrudes from the surface S1 of the first insulating layer 111, and therefore the connection pad P1 also protrudes from the surface S1. Since the connection pad P1 protrudes from the surface S1, it is considered that the connection pad P1 and the wiring body WS are connected more reliably.

配線基板1は、さらに、第1絶縁層111の表面S1及び第1導体層112の上に形成されている第2絶縁層110を含んでいる。第2絶縁層110は第1絶縁層111を覆っており、図示されていないが、第1導体層112を覆っていてもよい。第2絶縁層110は、第1絶縁層111と反対方向を向く上面S2を有している。第2絶縁層110は、さらに、第2絶縁層110をその厚さ方向に貫く貫通孔であって接続パッドP1を露出させる開口110aを有している。図1の例では複数の接続パッドP1が開口110a内に露出している。一方、第2ビルドアップ部20上には、第3絶縁層210が形成されている。第3絶縁層210には開口210aが形成され、開口210aからは第2ビルドアップ部20における最も外側の導体層22の導体パッド22pが露出している。第2絶縁層110及び第3絶縁層210は、配線基板1の最外の層間絶縁層及び導体層を覆うソルダーレジスト層であり得る。 The wiring board 1 further includes a second insulating layer 110 formed on the surface S1 of the first insulating layer 111 and the first conductor layer 112. The second insulating layer 110 covers the first insulating layer 111, and may cover the first conductor layer 112, although not shown. The second insulating layer 110 has an upper surface S2 facing in the opposite direction to the first insulating layer 111. The second insulating layer 110 further has an opening 110a that is a through hole passing through the second insulating layer 110 in its thickness direction and exposing the connection pad P1. In the example of FIG. 1, a plurality of connection pads P1 are exposed within the opening 110a. On the other hand, a third insulating layer 210 is formed on the second buildup section 20. An opening 210a is formed in the third insulating layer 210, and the conductor pad 22p of the outermost conductor layer 22 in the second buildup section 20 is exposed from the opening 210a. The second insulating layer 110 and the third insulating layer 210 may be a solder resist layer that covers the outermost interlayer insulating layer and the conductor layer of the wiring board 1.

配線基板1は、さらに、第2絶縁層110の開口110a内に配置されている配線体WSを含んでいる。配線体WSは、上面(第1面A)及び第1面Aの反対面である下面(第2面B)を有していて第2面Bを第1絶縁層111に向けて開口110a内に配置されている。配線体WSは、第1面Aに形成されている複数の導体パッドOP(第1導体パッド)を備えている。導体パッドOPは、配線基板1と、配線基板1に搭載される外部の部品との接続に用いられる部品搭載用の導体パッドである。すなわち、配線体WSの第1面Aは、配線基板1における部品搭載面ISを構成する。図1には、複数の導体パッドOPを用いて部品E1~E3が配線基板1に搭載される例が示されている。 The wiring board 1 further includes a wiring body WS disposed within the opening 110a of the second insulating layer 110. The wiring body WS has an upper surface (first surface A) and a lower surface (second surface B) opposite to the first surface A, and is placed inside the opening 110a with the second surface B facing the first insulating layer 111. It is located in The wiring body WS includes a plurality of conductor pads OP (first conductor pads) formed on the first surface A. The conductor pad OP is a component mounting conductor pad used to connect the wiring board 1 and an external component mounted on the wiring board 1. That is, the first surface A of the wiring body WS constitutes a component mounting surface IS on the wiring board 1. FIG. 1 shows an example in which components E1 to E3 are mounted on a wiring board 1 using a plurality of conductor pads OP.

配線体WSは、さらに、第2面Bに複数の導体パッドIP(第2導体パッド)を備えており、導体パッドIPは第2面Bに露出している。複数の導体パッドIPは、第1導体層112の複数の接続パッドP1と接続されている。図1の例では、導体パッドIPは、配線体WSの複数の導体パッドOPのいずれかと電気的に接続されている。従って図1の例において導体パッドOPに外部の部品E1~E3が接続されると、導体パッドIPは、導体パッドOPを介して外部の部品E1~E3のいずれかと電気的に接続される。 The wiring body WS further includes a plurality of conductor pads IP (second conductor pads) on the second surface B, and the conductor pads IP are exposed on the second surface B. The plurality of conductor pads IP are connected to the plurality of connection pads P1 of the first conductor layer 112. In the example of FIG. 1, the conductor pad IP is electrically connected to any one of the plurality of conductor pads OP of the wiring body WS. Therefore, in the example of FIG. 1, when external components E1 to E3 are connected to conductor pad OP, conductor pad IP is electrically connected to any of the external components E1 to E3 via conductor pad OP.

配線基板1を構成する絶縁層101、11、111、21は、それぞれ、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などの絶縁性樹脂を用いて形成され得る。各絶縁層101、11、111、21は、ガラス繊維などの補強材(芯材)、及び/又は、シリカ若しくはアルミナなどの無機フィラーを含んでいてもよい。ソルダーレジスト層であり得る第2絶縁層110及び第3絶縁層210は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを用いて形成され得る。 The insulating layers 101, 11, 111, and 21 constituting the wiring board 1 may each be formed using an insulating resin such as epoxy resin, bismaleimide triazine resin (BT resin), or phenol resin. Each insulating layer 101, 11, 111, 21 may contain a reinforcing material (core material) such as glass fiber, and/or an inorganic filler such as silica or alumina. The second insulating layer 110 and the third insulating layer 210, which may be solder resist layers, may be formed using, for example, photosensitive epoxy resin or polyimide resin.

絶縁層101には、絶縁層101の両側の導体層102同士を接続するスルーホール導体103が形成されている。絶縁層11、111、21のそれぞれには、絶縁層11、111、21それぞれを挟む導体層同士を接続するビア導体13、23が形成されている。図1の例のスルーホール導体103は、絶縁層101をその厚さ方向に貫く貫通孔の内壁に沿う筒状の形体を有している。筒状のスルーホール導体103の内部(空洞部)は、例えばエポキシ樹脂などの絶縁性樹脂、又は金属粒子を含む導電性樹脂などからなる充填体104で充填されている。 A through-hole conductor 103 is formed in the insulating layer 101 to connect the conductor layers 102 on both sides of the insulating layer 101. Via conductors 13 and 23 are formed in each of the insulating layers 11, 111, and 21 to connect the conductor layers sandwiching the insulating layers 11, 111, and 21, respectively. The through-hole conductor 103 in the example of FIG. 1 has a cylindrical shape along the inner wall of a through hole that penetrates the insulating layer 101 in its thickness direction. The inside (cavity portion) of the cylindrical through-hole conductor 103 is filled with a filler 104 made of, for example, an insulating resin such as epoxy resin, or a conductive resin containing metal particles.

導体層102、12、112、22、ビア導体13、23、及びスルーホール導体103は、銅又はニッケルなどの任意の金属を用いて形成され、例えば、銅箔などの金属箔、及び/又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成され得る。導体層102、12、112、22、ビア導体13、23、及びスルーホール導体103は、図1では単層構造で示されているが、2以上の金属層、例えば、金属箔、無電解めっき膜若しくはスパッタリング膜、及び電解めっき膜を含む多層構造を有し得る。 The conductor layers 102, 12, 112, 22, the via conductors 13, 23, and the through-hole conductor 103 are formed using any metal such as copper or nickel, for example, metal foil such as copper foil, and/or It can be made of a metal film formed by plating, sputtering, or the like. Although the conductor layers 102, 12, 112, 22, the via conductors 13, 23, and the through-hole conductor 103 are shown as having a single layer structure in FIG. 1, they may have two or more metal layers, such as metal foil, electroless plating It may have a multilayer structure including a film or sputtered film and an electrolytically plated film.

配線体WSの第1面Aによって構成される部品搭載面ISは、外部の各部品が配置される領域である部品領域を有しており、図1の例では、部品搭載面ISは、部品領域EA1(第1部品領域)、部品領域EA2(第2部品領域)、及び部品領域EA3(第3部品領域)を含んでいる。部品領域EA1、EA2、EA3に、部品E1、E2、E3が、それぞれ配置される。部品領域EA1、EA2、EA3は、それぞれ、配線体WSの複数の導体パッドOPの一部を含んでいる。すなわち、複数の導体パッドOPは、3つの部品領域EA1、EA2、EA3に亘って配置されていて、部品領域EA1、EA2、EA3それぞれに位置している。導体パッドOPは、例えば、はんだなどの導電性の接合材(図示せず)を介して、部品E1、部品E2、及び部品E3それぞれの電極と電気的及び機械的に接続され得る。 The component mounting surface IS constituted by the first surface A of the wiring body WS has a component area in which each external component is arranged, and in the example of FIG. It includes an area EA1 (first component area), a component area EA2 (second component area), and a component area EA3 (third component area). Components E1, E2, and E3 are arranged in component areas EA1, EA2, and EA3, respectively. The component areas EA1, EA2, and EA3 each include a part of the plurality of conductor pads OP of the wiring body WS. That is, the plurality of conductor pads OP are arranged across the three component areas EA1, EA2, and EA3, and are located in each of the component areas EA1, EA2, and EA3. The conductor pad OP can be electrically and mechanically connected to the electrodes of the components E1, E2, and E3, for example, via a conductive bonding material (not shown) such as solder.

配線基板1に搭載され得る部品E1~E3としては、例えば、半導体集積回路装置やトランジスタなどの能動部品のような電子部品が例示される。すなわち、配線基板1及び部品E1~E3によって、MCM(Multi Chip Module)が構成され得る。部品E1は、例えば、論理回路を組み込んだロジックチップなどの集積回路、又は、MPU(Micro Processor Unit)などの処理装置であり得、部品E2、E3は、例えば、HBM(High Bandwidth Memory)などのメモリ素子などであり得る。 Examples of the components E1 to E3 that can be mounted on the wiring board 1 include electronic components such as semiconductor integrated circuit devices and active components such as transistors. That is, an MCM (Multi Chip Module) can be configured by the wiring board 1 and the components E1 to E3. The component E1 may be, for example, an integrated circuit such as a logic chip incorporating a logic circuit, or a processing device such as an MPU (Micro Processor Unit), and the components E2 and E3 may be, for example, an integrated circuit such as an HBM (High Bandwidth Memory). It may be a memory element, etc.

なお、配線基板1における部品搭載面ISと反対側の表面は、外部の配線基板(例えば任意の電気機器のマザーボード)などの外部要素に配線基板1自体が実装される場合に、外部要素に接続される接続面であり得る。導体パッド22pは、任意の基板、電気部品、又は機構部品などと接続され得る。 Note that the surface of the wiring board 1 opposite to the component mounting surface IS is connected to an external element when the wiring board 1 itself is mounted on an external element such as an external wiring board (for example, a motherboard of any electrical device). It can be a connecting surface. The conductive pad 22p can be connected to any substrate, electrical component, mechanical component, or the like.

図2及び図3を参照して、配線体WSの構成、及び配線体WSと複数の接続パッドP1との接続構造が、さらに説明される。図2は図1のII部の拡大図であり、図3は、図1のIII部の拡大図である。 The configuration of the wiring body WS and the connection structure between the wiring body WS and the plurality of connection pads P1 will be further explained with reference to FIGS. 2 and 3. 2 is an enlarged view of section II in FIG. 1, and FIG. 3 is an enlarged view of section III in FIG.

図2に示されるように、配線体WSは、1以上の配線層(図2の例では配線層320~322を含む複数の配線層)と層間絶縁層31とを含んでいる。図2の例では、第2面B側から順に、配線層320、3つの配線層321、及び、配線層322が設けられており、各配線層の間に層間絶縁層31が介在している。複数の配線層320~322は、層間絶縁層31を介して積層されている。配線層320は複数の導体パッドIPを含み、配線層322は、複数の導体パッドOPを含んでいる。各層間絶縁層31には、各層間絶縁層31を貫くビア導体33が形成されている。ビア導体33は、各層間絶縁層31を挟む配線層同士を接続している。配線体WS内の配線層320~322は、導体層102、12、112、22(図1参照)とは、異なるプロセスで形成され得る。そのため、配線層320~322それぞれは、導体層112などが含み得る配線よりも微細で高密度に配置されている配線を含み得る。 As shown in FIG. 2, the wiring body WS includes one or more wiring layers (in the example of FIG. 2, a plurality of wiring layers including wiring layers 320 to 322) and an interlayer insulating layer 31. In the example of FIG. 2, a wiring layer 320, three wiring layers 321, and a wiring layer 322 are provided in order from the second surface B side, and an interlayer insulating layer 31 is interposed between each wiring layer. . The plurality of wiring layers 320 to 322 are stacked with an interlayer insulating layer 31 in between. The wiring layer 320 includes a plurality of conductor pads IP, and the wiring layer 322 includes a plurality of conductor pads OP. A via conductor 33 passing through each interlayer insulating layer 31 is formed in each interlayer insulating layer 31 . The via conductor 33 connects the wiring layers sandwiching each interlayer insulating layer 31 between them. The wiring layers 320 to 322 in the wiring body WS may be formed by a different process from that of the conductor layers 102, 12, 112, and 22 (see FIG. 1). Therefore, each of the wiring layers 320 to 322 may include wiring that is finer and arranged at a higher density than the wiring that the conductor layer 112 or the like may include.

配線体WSの第1面Aは、複数の層間絶縁層31のうちの最も第1面A側に位置する層間絶縁層31の表面(上面)によって構成されている。第2面Bは、最も第2面B側に位置する層間絶縁層31の表面(下面)によって構成されている。図2では、配線層320は第2面Bを構成する層間絶縁層31に埋め込まれているので、第2面Bは、最も第2面側の層間絶縁層31の下面と、導体パッドIPの表面(下面)のような配線層320の表面(下面)によって構成されている。一方、配線層322は配線体WSの第1面Aから突出しており、導体パッドOPも第1面Aから突出している。 The first surface A of the wiring body WS is constituted by the surface (upper surface) of the interlayer insulating layer 31 located closest to the first surface A among the plurality of interlayer insulating layers 31. The second surface B is constituted by the surface (lower surface) of the interlayer insulating layer 31 located closest to the second surface B. In FIG. 2, the wiring layer 320 is embedded in the interlayer insulating layer 31 constituting the second surface B, so the second surface B includes the lower surface of the interlayer insulating layer 31 closest to the second surface and the contact pad IP. It is constituted by the front surface (lower surface) of the wiring layer 320, such as the front surface (lower surface). On the other hand, the wiring layer 322 protrudes from the first surface A of the wiring body WS, and the conductor pad OP also protrudes from the first surface A.

導体パッドOPの表面には、下地層PS1、及び下地層PS1の上の接続層PS2の2層から構成される金属層PSが形成されている。下地層PS1は、例えば無電解めっきや電解めっきなどによって形成されていてニッケルなどの金属を含んでおり、接続層PS2と導体パッドOPとの間のバリア層として機能する。接続層PS2も、無電解めっきや電解めっきなどで形成されているが、接続層PS2は、例えばすずのような、比較的融点の低い金属を含んでおり、さらに銀や銅などを数%程度の含有量で含んでいてもよい。接続層PS2は、好ましくは、部品E1~E3と導体パッドOSとの接続の際に溶解し、部品E1~E3と導体パッドOSとの電気的及び機械的接続に寄与する。 A metal layer PS is formed on the surface of the conductor pad OP. The metal layer PS is composed of two layers: a base layer PS1 and a connection layer PS2 on the base layer PS1. The base layer PS1 is formed by, for example, electroless plating or electrolytic plating, contains metal such as nickel, and functions as a barrier layer between the connection layer PS2 and the conductor pad OP. The connection layer PS2 is also formed by electroless plating or electrolytic plating, but the connection layer PS2 contains a metal with a relatively low melting point, such as tin, and further contains a few percent of silver or copper. It may be included in the content. The connection layer PS2 preferably dissolves when the components E1 to E3 and the conductor pad OS are connected, and contributes to the electrical and mechanical connection between the components E1 to E3 and the conductor pad OS.

層間絶縁層31は、例えば、エポキシ樹脂、又はフェノール樹脂などの絶縁性樹脂を用いて形成され得る。層間絶縁層31は、フッ素樹脂、液晶ポリマー(LCP)、フッ化エチレン樹脂(PTFE)、ポリエステル樹脂(PE)、及び変性ポリイミド樹脂(MPI)のうちのいずれかを含んでもよい。配線層320~322、及び、ビア導体33を構成する導体としては、銅やニッケルなどが例示される。配線層320~322、及びビア導体33は、金属膜層(例えば無電解銅めっき膜層)NP(図3参照)、及びめっき膜層(例えば電解銅めっき膜)EP(図3参照)を含む2層構造を有している。 The interlayer insulating layer 31 may be formed using an insulating resin such as epoxy resin or phenol resin, for example. The interlayer insulating layer 31 may include any one of a fluororesin, a liquid crystal polymer (LCP), a fluorinated ethylene resin (PTFE), a polyester resin (PE), and a modified polyimide resin (MPI). Examples of the conductor constituting the wiring layers 320 to 322 and the via conductor 33 include copper and nickel. The wiring layers 320 to 322 and the via conductor 33 include a metal film layer (for example, an electroless copper plating film layer) NP (see FIG. 3) and a plating film layer (for example, an electrolytic copper plating film) EP (see FIG. 3). It has a two-layer structure.

図2の例の配線体WSにおいて3つの配線層321は、各配線層321の下側の層間絶縁層31、すなわち各配線層321よりも前に形成されている層間絶縁層31の上面に埋め込まれている。これら3つの配線層321は、各配線層321の下側の層間絶縁層31の上面に形成された溝を充填する導体によって構成されている。下側の層間絶縁層31に埋め込まれている配線層321は、比較的配線幅及び配線間距離の小さい配線群FWを有し得る。配線層321は、配線基板1を構成する配線において最も小さい配線幅及び配線間距離を有する配線群FWを含み得る。配線体WS内を伝播する電気信号に対して、より適切な特性インピーダンスを有する配線が備えられることがある。また、配線体WS内における配線の密度が向上し、配線設計の自由度が向上することがある。 In the wiring body WS in the example of FIG. 2, the three wiring layers 321 are embedded in the interlayer insulating layer 31 below each wiring layer 321, that is, in the upper surface of the interlayer insulating layer 31 formed before each wiring layer 321. It is. These three wiring layers 321 are composed of conductors that fill grooves formed in the upper surface of the interlayer insulating layer 31 below each wiring layer 321. The wiring layer 321 embedded in the lower interlayer insulating layer 31 may have a wiring group FW having a relatively small wiring width and a relatively small distance between wirings. The wiring layer 321 may include a wiring group FW having the smallest wiring width and distance between wirings among the wirings constituting the wiring board 1. Wiring having a characteristic impedance more appropriate for electric signals propagating within the wiring body WS may be provided. Further, the density of wiring within the wiring body WS may be improved, and the degree of freedom in wiring design may be improved.

配線体WSが有する配線群FWの各配線の配線幅LWの最小値は、例えば3.0μm以下であり得、配線群FWの配線間距離GWの最小値は、例えば3.0μm以下であり得る。さらに、配線群FWの各配線のアスペクト比は、例えば、1.8以上、且つ、6.0以下であり得る。 The minimum value of the wiring width LW of each wiring of the wiring group FW included in the wiring body WS may be, for example, 3.0 μm or less, and the minimum value of the inter-wiring distance GW of the wiring group FW may be, for example, 3.0 μm or less. . Further, the aspect ratio of each wire in the wire group FW may be, for example, 1.8 or more and 6.0 or less.

なお、図2の例では、配線体WSに含まれる1以上の配線層320~322のうち、3つの配線層321が、それぞれの下側の層間絶縁層31に埋め込まれており、そのうちの1層が配線群FWを備えている。しかし、3つの配線層321のそれぞれが、配線基板1において最も小さい配線幅及び配線間距離を有する配線群FWを備えていてもよい。また、配線体WSは、下側の層間絶縁層に埋め込まれている配線層を任意の数で含み得る。図2の例にように配線体WSに含まれる1以上の配線層320~322の一部が下側の層間絶縁層31に埋め込まれていてもよく、1以上の配線層320~322の全部が下側の層間絶縁層31に埋め込まれていてもよい。なお、配線体WSの第1面Aを構成する層間絶縁層31の上面に配線層322が埋め込まれている場合、その層間絶縁層31の上面と配線層322の上面(例えば導体パッドOPの上面)とによって、配線体WSの第1面Aが構成される。 In the example of FIG. 2, among the one or more wiring layers 320 to 322 included in the wiring body WS, three wiring layers 321 are embedded in the interlayer insulating layer 31 below each of them, and one of them The layer includes a wiring group FW. However, each of the three wiring layers 321 may include a wiring group FW having the smallest wiring width and the smallest distance between wirings in the wiring board 1. Furthermore, the wiring body WS may include any number of wiring layers embedded in the lower interlayer insulating layer. As shown in the example of FIG. 2, a part of one or more wiring layers 320 to 322 included in the wiring body WS may be embedded in the lower interlayer insulating layer 31, or all of one or more wiring layers 320 to 322 may be embedded in the lower interlayer insulating layer 31. may be embedded in the lower interlayer insulating layer 31. Note that when the wiring layer 322 is embedded in the upper surface of the interlayer insulating layer 31 constituting the first surface A of the wiring body WS, the upper surface of the interlayer insulating layer 31 and the upper surface of the wiring layer 322 (for example, the upper surface of the conductor pad OP) ) constitutes the first surface A of the wiring body WS.

配線体WSが備える配線群FWには高周波信号が伝送されることがある。従って、高周波信号の伝送に有利な特性を有している層間絶縁層31が好ましく、誘電率及び誘電正接の小さい材料で形成されている層間絶縁層31が好ましいことがある。例えば、層間絶縁層31は、周波数1GHzにおいて、3.3以下の比誘電率及び0.03以下の誘電正接を有し上得る。 A high frequency signal may be transmitted to the wiring group FW included in the wiring body WS. Therefore, it is preferable that the interlayer insulating layer 31 has characteristics that are advantageous for transmitting high-frequency signals, and it may be preferable that the interlayer insulating layer 31 is made of a material with a small dielectric constant and a small dielectric loss tangent. For example, the interlayer insulating layer 31 may have a dielectric constant of 3.3 or less and a dielectric loss tangent of 0.03 or less at a frequency of 1 GHz.

図2に示されるように、配線体WSの複数の導体パッドOPのうち、中央寄りの9個の導体パッドOPは、部品領域EA1内に位置し、その左側の4つの導体パッドOPは部品領域EA2に位置し、残る4つの導体パッドOPは部品領域EA3に位置している。すなわち、配線基板1の使用時に、中央寄りの9個の導体パッドOPは部品E1と、その左側の4つの導体パッドOPは部品E2と、残る4つの導体パッドOPは部品E3と、それぞれ接続され得る。 As shown in FIG. 2, among the plurality of conductor pads OP of the wiring body WS, nine conductor pads OP near the center are located in the component area EA1, and four conductor pads OP on the left side thereof are located in the component area. The remaining four conductor pads OP are located in the component area EA3. That is, when the wiring board 1 is used, the nine conductor pads OP near the center are connected to the component E1, the four conductor pads OP to the left thereof are connected to the component E2, and the remaining four conductor pads OP are connected to the component E3. obtain.

図2に例示の配線体WSは、複数の導体パッドOPそれぞれ同士を電気的に接続する配線BWを含んでいる。図2の例では、3つの配線層321のうち、第2面B側の2つの配線層321が配線BWを含んでいる。配線BWは、その両端部のような2つの部分でビア導体33を介して複数の導体パッドOPのいずれかと接続されている。実施形態の配線基板1では、部品領域EA1~EA3のうちの少なくとも2つの部品領域内の導体パッドOP同士が、配線体WS内のいずれかの配線層を介して接続される。図2の例では、部品領域EA1に配置されている導体パッドOPの一部と部品領域EA2に配置されている導体パッドOPの一部とが、配線層321の配線BWを介して電気的に接続されている。また、部品領域EA1に配置されている導体パッドOPの一部と、部品領域EA3に配置されている導体パッドOPの一部とが、配線層321の配線BWを介して電気的に接続されている。このような構成により、配線基板1の使用時に図示されるように3つの部品E1、E2、E3が搭載される場合において、隣り合う部品同士のそれぞれが短い経路で電気的に接続されると考えられる。そのため、部品E1~E3それぞれにおいて安定した動作が得られ易いと考えられる。 The wiring body WS illustrated in FIG. 2 includes wiring BW that electrically connects each of the plurality of conductor pads OP. In the example of FIG. 2, among the three wiring layers 321, two wiring layers 321 on the second surface B side include wiring BW. The wiring BW is connected to one of the plurality of conductor pads OP via a via conductor 33 at two portions such as both ends thereof. In the wiring board 1 of the embodiment, the conductor pads OP in at least two of the component areas EA1 to EA3 are connected to each other via any wiring layer in the wiring body WS. In the example of FIG. 2, a part of the conductor pad OP arranged in the component area EA1 and a part of the conductor pad OP arranged in the component area EA2 are electrically connected via the wiring BW of the wiring layer 321. It is connected. Further, a part of the conductor pads OP arranged in the component area EA1 and a part of the conductor pads OP arranged in the component area EA3 are electrically connected via the wiring BW of the wiring layer 321. There is. With such a configuration, when three components E1, E2, and E3 are mounted as shown in the diagram when the wiring board 1 is used, each of the adjacent components is considered to be electrically connected through a short path. It will be done. Therefore, it is considered that stable operation can be easily obtained in each of the components E1 to E3.

なお、実施形態の配線基板1では、図2の例において、部品領域EA1に配置されている導体パッドOPの一部又は全部が、配線層320~321のいずれかを介して、部品領域EA2に配置されている導体パッドOPの一部若しくは全部とだけ電気的に接続されていてもよく、部品領域EA3に配置されている導体パッドOPの一部若しくは全部とだけ電気的に接続されていてもよい。また、部品領域EA2に配置されている導体パッドOPの一部又は全部と、部品領域EA3に配置されている導体パッドOPの一部又は全部とが、配線層320~322のいずれかを介して電気的に接続されていてもよい。その場合、部品領域EA1に配置されている導体パッドOPが、部品領域EA2に配置されている導体パッドOP及び部品領域EA3に配置されている導体パッドOPのいずれか又は両方と電気的に接続されなくてもよい。 Note that in the wiring board 1 of the embodiment, in the example of FIG. It may be electrically connected only to some or all of the conductor pads OP arranged, or it may be electrically connected only to some or all of the conductor pads OP arranged in the component area EA3. good. Further, some or all of the conductor pads OP arranged in the component area EA2 and some or all of the conductor pads OP arranged in the component area EA3 are connected to each other via any of the wiring layers 320 to 322. It may be electrically connected. In that case, the conductor pad OP disposed in the component area EA1 is electrically connected to either or both of the conductor pad OP disposed in the component area EA2 and the conductor pad OP disposed in the component area EA3. You don't have to.

前述したように、配線体WSにおいて、導体パッドIPと導体パッドOPとは電気的に接続されている。図2の例において具体的には、導体パッドIPと導体パッドOPは配線体WSを構成する配線層320~322及びビア導体33を介して電気的に接続されている。そして、本実施形態では、配線体WSの導体パッドIPと、第2絶縁層110の開口110aに露出する接続パッドP1とが、導電性の接続部4を介して接している。すなわち、導体パッドIPと接続パッドP1とが電気的に接続されている。そのため、配線層320~322のような配線体WSを構成する配線層と、第1導体層112のような配線体WSと別個に形成されている導体層とを、短い経路で電気的に接続することができる。 As described above, in the wiring body WS, the conductor pad IP and the conductor pad OP are electrically connected. Specifically, in the example of FIG. 2, conductor pad IP and conductor pad OP are electrically connected via wiring layers 320 to 322 and via conductor 33 that constitute wiring body WS. In this embodiment, the conductor pad IP of the wiring body WS and the connection pad P1 exposed in the opening 110a of the second insulating layer 110 are in contact with each other via the conductive connection part 4. That is, conductor pad IP and connection pad P1 are electrically connected. Therefore, wiring layers configuring the wiring body WS such as the wiring layers 320 to 322 and conductor layers formed separately from the wiring body WS such as the first conductor layer 112 are electrically connected through a short path. can do.

また、導体パッドIPと接続パッドP1とが電気的に接続されることにより、第1導体層112と配線体WSの導体パッドOPも、ビア導体33のような配線体WS内の導電体を介して電気的に接続されている。そのため、接続パッドP1のような平面視で配線体WSの直下に設けられている導体層112や導体層12(図1参照)の導体パターンと、配線基板1の使用時に搭載される部品E1~E3のような電子部品とを短い経路で電気的に接続できることがある。なお、「平面視」は、実施形態の配線基板をその厚さ方向(Z方向)と平行な視線で見ることを意味している。 Further, since the conductor pad IP and the connection pad P1 are electrically connected, the first conductor layer 112 and the conductor pad OP of the wiring body WS are also connected via the conductor in the wiring body WS, such as the via conductor 33. electrically connected. Therefore, the conductor pattern of the conductor layer 112 and the conductor layer 12 (see FIG. 1) provided directly under the wiring body WS in plan view, such as the connection pad P1, and the components E1 to 1 mounted when the wiring board 1 is used. It may be possible to electrically connect electronic components such as E3 through a short path. Note that "planar view" means viewing the wiring board of the embodiment from a line of sight parallel to its thickness direction (Z direction).

特に、配線体WSの直下に設けられている導体パターンと、部品E1~E3などの電子部品において配線体WSを挟んでその導体パターンの真上に位置する特定の回路素子とを短い経路で接続できることがある。このように、実施形態の配線基板1では、配線基板1の使用時に、内部の導体層などの導電体と、配線基板1に搭載される部品とが短い経路で接続され得るので、搭載される部品の電気的特性が、低下することなく安定して発揮され易いと考えられる。そのため所望の電気的特性が得られ易いと考えられる。 In particular, a conductor pattern provided directly below the wiring body WS and a specific circuit element located directly above the conductor pattern across the wiring body WS in electronic components such as components E1 to E3 are connected through a short path. There are things you can do. In this way, in the wiring board 1 of the embodiment, when the wiring board 1 is used, the conductor such as the internal conductor layer and the components mounted on the wiring board 1 can be connected through a short path, so that the components mounted on the wiring board 1 can be connected through short paths. It is considered that the electrical characteristics of the component are likely to be stably exhibited without deterioration. Therefore, it is considered that desired electrical characteristics can be easily obtained.

本実施形態では、接続部4は、複数の粒子41と絶縁性樹脂42とを含んでいる。複数の粒子41及び絶縁性樹脂42は、第1絶縁層111の表面S1と配線体WSの第2面Bとの隙間Gを充填している。すなわち、接続部4は表面S1と第2面Bとの間に介在している。絶縁性樹脂42は接着剤として機能する。絶縁性樹脂42によって、第1絶縁層111の表面S1と配線体WSの第2面Bとが接着されている。同様に、絶縁性樹脂42によって、接続パッドP1における導体パッドIPとの対向面FS1と、導体パッドIPにおける接続パッドP1との対向面FS2とが接着されている。また、図2及び図3の例では、絶縁性樹脂42によって、複数の接続パッドP1のうちの隣接する接続パッドP1同士が絶縁されており、同様に、絶縁性樹脂42によって、複数の導体パッドIPのうちの隣接する導体パッドIP同士が絶縁されている。しかし、接続パッドP1の対向面FS1と導体パッドIPの対向面FS2とは接続部4の粒子41を介して接触している。 In this embodiment, the connecting portion 4 includes a plurality of particles 41 and an insulating resin 42. The plurality of particles 41 and the insulating resin 42 fill the gap G between the surface S1 of the first insulating layer 111 and the second surface B of the wiring body WS. That is, the connecting portion 4 is interposed between the surface S1 and the second surface B. The insulating resin 42 functions as an adhesive. The surface S1 of the first insulating layer 111 and the second surface B of the wiring body WS are bonded by the insulating resin 42. Similarly, a surface FS1 of the connection pad P1 facing the conductor pad IP and a surface FS2 of the conductor pad IP facing the connection pad P1 are bonded together by the insulating resin 42. In the examples of FIGS. 2 and 3, adjacent connection pads P1 of the plurality of connection pads P1 are insulated by the insulating resin 42, and similarly, the insulating resin 42 insulates the plurality of conductor pads P1 from each other. Adjacent conductor pads IPs among the IPs are insulated from each other. However, the facing surface FS1 of the connection pad P1 and the facing surface FS2 of the conductor pad IP are in contact with each other via the particles 41 of the connecting portion 4.

図3に示されるように、接続部4が含む粒子41は、中心部分を構成するコア部41aと、コア部41aを覆う金属部41bと、金属部41bを覆って粒子41の表面部分を構成する被覆部41cと、を有している。図3に示されるように、接続パッドP1と導体パッドIPとの間の粒子41は、接続パッドP1及び導体パッドIPから押圧されることによって、接続パッドP1と導体パッドIPそれぞれとの接触部で潰れた扁平な形状を有している。この接触部それぞれにおいて金属部41bが粒子41の表面に露出しており、露出する金属部41bによって、接続パッドP1と導体パッドIPが電気的に接続されている。金属部41bは、例えばニッケル、銅又は金などで構成される。絶縁性樹脂42としては、エポキシ樹脂やアクリル樹脂などの熱硬化性樹脂が例示される。接続部4は、例えば、所謂異方性導電フィルムや異方性導電シートなどを用いて設けられる。 As shown in FIG. 3, the particles 41 included in the connecting portion 4 include a core portion 41a forming a central portion, a metal portion 41b covering the core portion 41a, and a surface portion of the particle 41 covering the metal portion 41b. It has a covering part 41c. As shown in FIG. 3, the particles 41 between the connection pad P1 and the conductor pad IP are pressed by the connection pad P1 and the conductor pad IP, so that the particles 41 at the contact portions between the connection pad P1 and the conductor pad IP, respectively. It has a flattened shape. In each of these contact portions, a metal portion 41b is exposed on the surface of the particle 41, and the exposed metal portion 41b electrically connects the connection pad P1 and the conductor pad IP. The metal portion 41b is made of, for example, nickel, copper, or gold. Examples of the insulating resin 42 include thermosetting resins such as epoxy resins and acrylic resins. The connecting portion 4 is provided using, for example, a so-called anisotropic conductive film, an anisotropic conductive sheet, or the like.

なお、本実施形態以外の実施形態において接続部4は、一部又は全部として導電体を含む任意の構造、形体、及び性状を有し得る。例えば、そのような実施形態において接続パッドP1と導体パッドIPとは、金属間の超音波接合によって接合されていてもよい。その場合、接続部4は、接続パッドP1及び導体パッドIPそれぞれの対向面における摩擦による変形部分(原子間結合が生じている部分)によって構成され得る。接続部4が含む導電体は、例えば、部品E1~E3と配線基板1との接続に用いられる、はんだなどの接続材(図示せず)や、その接続に寄与する金属層PSの接続層PS2よりも高い融点を有する金属で構成されてもよい。 Note that in embodiments other than this embodiment, the connecting portion 4 may have any structure, shape, and properties that partially or entirely include a conductor. For example, in such an embodiment, the connection pad P1 and the conductor pad IP may be joined by metal-to-metal ultrasonic bonding. In that case, the connecting portion 4 may be configured by a deformed portion due to friction (a portion where interatomic bonding occurs) on the opposing surfaces of the connecting pad P1 and the conductor pad IP, respectively. The conductor included in the connection part 4 is, for example, a connection material (not shown) such as solder used to connect the components E1 to E3 and the wiring board 1, or a connection layer PS2 of the metal layer PS that contributes to the connection. It may also be composed of a metal with a higher melting point than the metal.

図2や図3の例の配線基板1において導体パッドIPと接続パッドP1とは、配線体WSの配置前に接続パッドP1上にはんだや金などの金属で形成される接続用のバンプを用いずに接続されている。すなわち、実施形態の配線基板1では、配線体WSは、好ましくはバンプレスで接続パッドP1に接続されている。配線体WSと接続パッドP1とが接続用の金属パンプを介して接続されると、接続パッドP1と導体パッドIPとの間に、その金属バンプに基づく比較的厚い接続層が形成され易い。そのため、所望の厚さ(薄さ)の配線基板や、その配線基板上に搭載された電子部品を含む所望の厚さ(薄さ)の電子部品モジュールが得られないことがある。 In the wiring board 1 in the example of FIGS. 2 and 3, the conductor pad IP and the connection pad P1 are connected using connection bumps made of metal such as solder or gold on the connection pad P1 before placing the wiring body WS. connected without being connected. That is, in the wiring board 1 of the embodiment, the wiring body WS is preferably connected to the connection pad P1 without bumping. When the wiring body WS and the connection pad P1 are connected via the metal bump for connection, a relatively thick connection layer based on the metal bump is likely to be formed between the connection pad P1 and the conductor pad IP. Therefore, it may not be possible to obtain a wiring board with a desired thickness (thinness) or an electronic component module with a desired thickness (thinness) including electronic components mounted on the wiring board.

しかし本実施形態では、配線体WSが、例えば図3などに例示の接続部4によって接続パッドP1に接続されているので、比較的薄い配線基板1や、配線基板1を用いた比較的薄い電子部品モジュールが得られると考えられる。所望の薄さの配線基板1及び配線基板1を含む電子部品モジュールが得られることがある。 However, in this embodiment, since the wiring body WS is connected to the connection pad P1 by the connection part 4 illustrated in FIG. It is thought that a component module can be obtained. A wiring board 1 having a desired thickness and an electronic component module including the wiring board 1 may be obtained.

このように配線体WSが接続されている配線基板1における、配線体WSの各面、第1及び第2の絶縁層111、110の各面、並びに接続パッドIPの対向面FS1の間のZ方向における位置関係が、引き続き図3を参照して説明される。 In the wiring board 1 to which the wiring body WS is connected in this way, the Z between each surface of the wiring body WS, each surface of the first and second insulating layers 111 and 110, and the opposing surface FS1 of the connection pad IP. The positional relationship in direction will be explained with continued reference to FIG.

図3に示されるように、配線体WSの導体パッドIPにおける接続パッドP1との対向面FS2と配線体WSの第1面Aとの距離D3は、第1絶縁層111の表面S1と第2絶縁層110の上面S2との距離D1よりも短い。一方、第1絶縁層111の表面S1と配線体WSの第1面Aとの距離D2と、第1絶縁層111の表面S1と第2絶縁層110の上面S2との距離D1とは略等しい。すなわち、距離D1と距離D2とが略等しいので、配線体WSの第1面Aから突出する導体パッドOPを除いて、配線体WSの略全体が、配線基板1の最外層を構成する第2絶縁層110の開口110a内に収容されている。従って、配線体WSの具備による厚さの増大なく、配線体WSに含まれる微細な配線を含む配線基板1が実現されている。距離D1と略等しい距離D2(第1絶縁層111の表面S1と配線体WSの第1面Aとの距離)は、例えば、25μm以上、45μm以下である。 As shown in FIG. 3, the distance D3 between the surface FS2 of the conductor pad IP of the wiring body WS facing the connection pad P1 and the first surface A of the wiring body WS is the distance D3 between the surface S1 of the first insulating layer 111 and the second surface FS2 of the conductor pad IP of the wiring body WS. It is shorter than the distance D1 from the upper surface S2 of the insulating layer 110. On the other hand, the distance D2 between the surface S1 of the first insulating layer 111 and the first surface A of the wiring body WS is approximately equal to the distance D1 between the surface S1 of the first insulating layer 111 and the upper surface S2 of the second insulating layer 110. . That is, since the distance D1 and the distance D2 are substantially equal, substantially the entire wiring body WS, except for the conductor pad OP protruding from the first surface A of the wiring body WS, is connected to the second layer constituting the outermost layer of the wiring board 1. It is housed within an opening 110a of the insulating layer 110. Therefore, the wiring board 1 including fine wiring included in the wiring body WS is realized without increasing the thickness due to the provision of the wiring body WS. A distance D2 (distance between the surface S1 of the first insulating layer 111 and the first surface A of the wiring body WS) that is substantially equal to the distance D1 is, for example, 25 μm or more and 45 μm or less.

さらに、そのように距離D1と距離D2との略同一の関係のもとで、距離D3が距離D1よりも短いので、接続パッドP1と電気的に接する導体パッドIPと、第1絶縁層111の表面S1との間には隙間Gが存在している。隙間Gが存在するので、接続パッドP1と導体パッドIPとがより確実に接続されるように、接続パッドP1を表面S1から突出させることができる。図3などの例では、現に接続パッドP1が表面S1から突出しており、導体パッドIPとの間のより確実な接続が実現されていると考えられる。このように本実施形態では、部分的に微細な配線を含み、搭載部品との間に短い接続経路を有し、しかも、比較的薄い配線基板が実現され得る。 Furthermore, under the substantially same relationship between the distances D1 and D2, the distance D3 is shorter than the distance D1. A gap G exists between the surface S1 and the surface S1. Since the gap G exists, the connection pad P1 can be made to protrude from the surface S1 so that the connection pad P1 and the conductor pad IP are connected more reliably. In the example shown in FIG. 3, the connection pad P1 actually protrudes from the surface S1, and it is considered that a more reliable connection with the conductor pad IP is realized. In this manner, in this embodiment, a relatively thin wiring board that partially includes fine wiring, has short connection paths with mounted components, and is relatively thin can be realized.

さらに、図3の例では、距離D3は、接続パッドP1の対向面FS1と第2絶縁層110の上面S2との間のZ方向における距離D4(対向面FS1に対する上面S2の高さ)よりも小さい。そのため、接続パッドP1の対向面FS1と導体パッドIPの対向面FS2との間にも隙間G1が生じている。従って、対向面FS1と対向面FS2との間に、金属部41bを含む粒子41を介在させることができ、そのため、より確実な接続パッドP1と導体パッドIPの電気的接続が実現されていると考えられる。隙間G1の長さ(導体パッドIPと接続パッドP1との間における接続部4の厚さ)は、例えば、2μm以上、5μm以下である。なお、図3の例では、接続パッドP1は、その表面に、例えばニッケル層、パラジウム層、及び金層の3層を含む表面処理層PSSを備えている。接続パッドP1が図3の例のように表面処理層PSSを備えている場合は、対向面FS1は、図3に示されるように、表面処理層PSSにおける導体パッドIPとの対向面である。なお、接続パッドP1は、3以外の任意の層数の表面処理層を有し得る。 Furthermore, in the example of FIG. 3, the distance D3 is greater than the distance D4 in the Z direction between the opposing surface FS1 of the connection pad P1 and the upper surface S2 of the second insulating layer 110 (height of the upper surface S2 with respect to the opposing surface FS1). small. Therefore, a gap G1 is also generated between the opposing surface FS1 of the connection pad P1 and the opposing surface FS2 of the conductor pad IP. Therefore, the particles 41 including the metal part 41b can be interposed between the facing surface FS1 and the facing surface FS2, and therefore, a more reliable electrical connection between the connection pad P1 and the conductive pad IP is realized. Conceivable. The length of the gap G1 (the thickness of the connection portion 4 between the conductor pad IP and the connection pad P1) is, for example, 2 μm or more and 5 μm or less. In the example of FIG. 3, the connection pad P1 is provided with a surface treatment layer PSS including three layers, for example, a nickel layer, a palladium layer, and a gold layer, on its surface. When the connection pad P1 is provided with the surface treatment layer PSS as in the example of FIG. 3, the facing surface FS1 is the surface facing the conductor pad IP in the surface treatment layer PSS, as shown in FIG. Note that the connection pad P1 may have any number of surface treatment layers other than three.

また、図3に示されるように、図1~図3に例示の配線体WSは、互いに異なる層間絶縁層31を貫く複数のビア導体33を含んでいる。複数のビア導体33それぞれによって配線層320と配線層321とが接続されるか、配線層321同士が接続されるか、配線層321と配線層322とが接続されている。これら互いに異なる層間絶縁層31を貫く複数のビア導体33は、平面視で互いに重なるように形成されていてスタックビア導体を構成している。図3の例では、導体パッドIPと導体パッドOPとがスタックビア導体によって接続されている。従って、接続パッドP1と、例えば部品E3(図1参照)とが略最短の経路で電気的に接続されることがある。 Further, as shown in FIG. 3, the wiring body WS illustrated in FIGS. 1 to 3 includes a plurality of via conductors 33 that penetrate mutually different interlayer insulating layers 31. Each of the plurality of via conductors 33 connects the wiring layer 320 and the wiring layer 321, connects the wiring layers 321 to each other, or connects the wiring layer 321 and the wiring layer 322. A plurality of via conductors 33 penetrating these mutually different interlayer insulating layers 31 are formed so as to overlap each other in a plan view, and constitute a stacked via conductor. In the example of FIG. 3, conductor pad IP and conductor pad OP are connected by a stacked via conductor. Therefore, the connection pad P1 and, for example, the component E3 (see FIG. 1) may be electrically connected through a substantially shortest path.

図4には、図1~図3の例の配線体WSの変形例である配線体WS1が示されている。図4の例の配線体WS1では、配線層320~322のいずれも、下側の層間絶縁層31に埋め込まれていない。このように実施形態の配線基板1は、下側の層間絶縁層31に埋め込まれている配線層を含まない配線体WS1を含んでいてもよい。図4に示される配線体WS1では、配線体WS1を構成する配線層320及び3つの配線層321は、それぞれの上側の層間絶縁層31内に向けて突出し、配線層322は、図2などに示される配線層322と同様に、配線体WS1の第1面Aから突出している。 FIG. 4 shows a wiring body WS1 that is a modification of the wiring body WS shown in FIGS. 1 to 3. In FIG. In the example wiring body WS1 of FIG. 4, none of the wiring layers 320 to 322 is embedded in the lower interlayer insulating layer 31. In this way, the wiring board 1 of the embodiment may include the wiring body WS1 that does not include a wiring layer embedded in the lower interlayer insulating layer 31. In the wiring body WS1 shown in FIG. 4, the wiring layer 320 and three wiring layers 321 constituting the wiring body WS1 protrude into the upper interlayer insulating layer 31, and the wiring layer 322 is Like the wiring layer 322 shown, it protrudes from the first surface A of the wiring body WS1.

図5A~図5Eを参照して、図1に示される配線基板1が製造される場合を例に、実施形態の配線基板を製造する方法が説明される。先ず、図5Aに示されるように、コア基板100が用意される。コア基板100の用意では、例えば、絶縁層101を含む両面銅張積層板が用意される。そしてサブトラクティブ法などによって所定の導体パターンを含む導体層102が絶縁層101の両面に形成されると共に、スルーホール導体103が絶縁層101内に形成される。スルーホール導体103の空洞部には、エポキシ樹脂などを注入することによって充填体104が形成される。 With reference to FIGS. 5A to 5E, a method for manufacturing the wiring board according to the embodiment will be described, taking as an example the case in which the wiring board 1 shown in FIG. 1 is manufactured. First, as shown in FIG. 5A, a core substrate 100 is prepared. To prepare the core substrate 100, for example, a double-sided copper-clad laminate including the insulating layer 101 is prepared. Then, a conductor layer 102 including a predetermined conductor pattern is formed on both sides of the insulating layer 101 by a subtractive method or the like, and a through-hole conductor 103 is formed in the insulating layer 101. Filler 104 is formed in the cavity of through-hole conductor 103 by injecting epoxy resin or the like.

図5Bに示されるように、コア基板100の一方の面F1上に絶縁層11が形成され、絶縁層11上に導体層12が形成される。コア基板100の他方の面F2上には絶縁層21が形成され、絶縁層21上に導体層22が形成される。例えば絶縁層11、21は、フィルム状の絶縁性樹脂を、コア基板100上に熱圧着することによって形成される。導体層12、22は、例えばレーザー光の照射による絶縁層11、21への貫通孔の形成の後に、セミアディティブ法などの任意の方法を用いて形成される。導体層12、22の形成と共に、絶縁層11、21に形成された貫通孔の内部にはビア導体13、23が形成される。 As shown in FIG. 5B, an insulating layer 11 is formed on one surface F1 of the core substrate 100, and a conductor layer 12 is formed on the insulating layer 11. An insulating layer 21 is formed on the other surface F2 of the core substrate 100, and a conductor layer 22 is formed on the insulating layer 21. For example, the insulating layers 11 and 21 are formed by thermocompression bonding a film-like insulating resin onto the core substrate 100. The conductor layers 12 and 22 are formed by using any method such as a semi-additive method after forming through holes in the insulating layers 11 and 21 by, for example, irradiation with laser light. Along with the formation of the conductor layers 12 and 22, via conductors 13 and 23 are formed inside the through holes formed in the insulating layers 11 and 21.

図5Cに示されるように、コア基板100の一方の面F1側において、絶縁層及び導体層の積層が繰り返され、第1ビルドアップ部10が形成される。コア基板100の他方の面F2側では絶縁層及び導体層の積層が繰り返され、第2ビルドアップ部20が形成される。第1ビルドアップ部10における最外の導体層(第1導体層112)は、接続パッドP1を含むように形成される。第2ビルドアップ部20における最外の導体層22には、導体パッド22pが設けられる。接続パッドP1及び導体パッド22pの表面には、例えば、無電解めっきにより、ニッケル層、パラジウム層、及び金層の3層を含む表面処理層PSS(図3参照)が形成され得る。 As shown in FIG. 5C, on one surface F1 side of the core substrate 100, the insulating layer and the conductor layer are repeatedly laminated to form the first buildup portion 10. On the other surface F2 side of the core substrate 100, the insulating layer and the conductor layer are repeatedly laminated to form the second build-up portion 20. The outermost conductor layer (first conductor layer 112) in the first buildup section 10 is formed to include the connection pad P1. The outermost conductor layer 22 in the second buildup section 20 is provided with a conductor pad 22p. A surface treatment layer PSS (see FIG. 3) including three layers, a nickel layer, a palladium layer, and a gold layer, may be formed on the surfaces of the connection pad P1 and the conductor pad 22p, for example, by electroless plating.

図5Dに示されるように、第1ビルドアップ部10上に第2絶縁層110が形成され、第2ビルドアップ部20上には第3絶縁層210が形成される。第2絶縁層110には、接続パッドP1を露出させる開口110aが形成される。第3絶縁層210には導体パッド22pを露出させる開口210aが形成される。例えば、スプレーコーティング、カーテンコーティング、又はフィルム貼り付けなどによって、感光性を有するエポキシ樹脂膜が形成されることで第2及び第3絶縁層110、210が形成され、露光及び現像により開口110a及び開口210aが形成され得る。 As shown in FIG. 5D, a second insulating layer 110 is formed on the first build-up part 10, and a third insulating layer 210 is formed on the second build-up part 20. An opening 110a is formed in the second insulating layer 110 to expose the connection pad P1. An opening 210a is formed in the third insulating layer 210 to expose the conductor pad 22p. For example, the second and third insulating layers 110 and 210 are formed by forming a photosensitive epoxy resin film by spray coating, curtain coating, or film attachment, and the openings 110a and 210 are formed by exposure and development. 210a may be formed.

図5Eに示されるように、例えば後述される方法で形成された配線体WSが、開口110a内に配置され、配線体WSの導体パッドIPと第1導体層112の接続パッドP1とが電気的に接続される。図5Eには、図2及び図3に例示されたような導電体を含む粒子と絶縁性樹脂とを含む樹脂フィルム40を用いる方法が示されている。なお、導体パッドIPと接続パッドP1との電気的な接続に、例えば前述した超音波接合が用いられる場合、開口110a内への配線体WSの配置後、配線体WSに超音波が加えられる。その超音波振動によって導体パッドIP及び接続パッドP1の金属原子同士が原子間結合するまで近接し、導体パッドIPと接続パッドP1とが接合される。 As shown in FIG. 5E, a wiring body WS formed, for example, by a method described later is placed in the opening 110a, and the conductor pad IP of the wiring body WS and the connection pad P1 of the first conductor layer 112 are electrically connected. connected to. FIG. 5E shows a method using a resin film 40 containing particles containing a conductor and an insulating resin as illustrated in FIGS. 2 and 3. Note that when, for example, the aforementioned ultrasonic bonding is used to electrically connect the conductor pad IP and the connection pad P1, ultrasonic waves are applied to the wiring body WS after the wiring body WS is placed in the opening 110a. The ultrasonic vibration causes the metal atoms of the conductor pad IP and the connection pad P1 to approach each other until interatomic bonding occurs, thereby joining the conductor pad IP and the connection pad P1.

図5Eの例では、樹脂フィルム40が開口110a内に配置される。樹脂フィルム40は、適宜、加熱によって第1絶縁層111及び第1導体層112と仮接着される。その上に、配線体WSが第2面Bを開口110aの底面に向けて載置され、加熱及び加圧される。樹脂フィルム40内の絶縁性樹脂が、加熱及び加圧による溶融後、再硬化することによって配線体WSと第1絶縁層111及び第1導体層112とが接着される。また、導体パッドIPと接続パッドP1とに挟まれて押圧された樹脂フィルム40内の粒子が変形することによって粒子内の金属部41b(図3参照)が露出する。露出した金属部41bを介して導体パッドIPと接続パッドP1とが接することによって、両パッドが互いに電気的に接続される。配線体WSは、先に図3を参照して説明された距離D1と距離D2とが略等しくなるように、開口110a内に配置されて固着される。その結果、図1の例の配線基板1が完成する。 In the example of FIG. 5E, resin film 40 is placed within opening 110a. The resin film 40 is temporarily bonded to the first insulating layer 111 and the first conductive layer 112 by heating as appropriate. The wiring body WS is placed thereon with the second surface B facing the bottom of the opening 110a, and heated and pressurized. The wiring body WS, the first insulating layer 111, and the first conductive layer 112 are bonded together by the insulating resin in the resin film 40 being melted by heating and pressurizing and then re-hardened. Furthermore, the particles in the resin film 40 that are sandwiched and pressed between the conductor pad IP and the connection pad P1 are deformed, thereby exposing the metal portions 41b (see FIG. 3) within the particles. By contacting the conductor pad IP and the connection pad P1 via the exposed metal portion 41b, both pads are electrically connected to each other. The wiring body WS is arranged and fixed in the opening 110a so that the distance D1 and the distance D2 described above with reference to FIG. 3 are approximately equal. As a result, the wiring board 1 of the example shown in FIG. 1 is completed.

次に、図2に示される配線体WSを例に、実施形態の配線基板に含まれる配線体の形成方法が、図6A~図6Iを参照して説明される。先ず、図6Aに示されるように、例えばガラス基板である、表面の平坦性が良好な第1支持基板GS1が用意される。なお、配線体の形成では、1枚の第1支持基板GS1上に、複数の配線体が形成され得る。図6A~図6Iの例でも複数の配線体が連結状態で形成されるが、そのうちの1つの形成個所だけが図示されている。また、配線体の形成方法に関する以下の説明では、第1支持基板GS1に近い側は「下」もしくは「下側」と称され、第1支持基板GS1から遠い側は「上」もしくは「上側」と称される。従って、配線体を構成する各要素における第1支持基板GS1側を向く面は「下面」と称され、第1支持基板GS1と反対側と向く面は「上面」とも称される。 Next, using the wiring body WS shown in FIG. 2 as an example, a method for forming the wiring body included in the wiring board of the embodiment will be described with reference to FIGS. 6A to 6I. First, as shown in FIG. 6A, a first support substrate GS1, which is a glass substrate and has a good surface flatness, is prepared. Note that in forming the wiring bodies, a plurality of wiring bodies may be formed on one first support substrate GS1. In the examples of FIGS. 6A to 6I, a plurality of wiring bodies are formed in a connected state, but only one of them is illustrated. In addition, in the following explanation regarding the method for forming a wiring body, the side closer to the first support substrate GS1 is referred to as "lower" or "lower side", and the side farther from the first support substrate GS1 is referred to as "upper" or "upper side". It is called. Therefore, the surface of each element constituting the wiring body facing the first support substrate GS1 side is referred to as the "lower surface", and the surface facing the side opposite to the first support substrate GS1 is also referred to as the "upper surface".

第1支持基板GS1の一方の表面には、例えば光照射により着脱が可能な、アゾベンゼン系高分子接着剤を含む接着層AL1が設けられ、接着層AL1上に金属膜層NPが形成される。金属膜層NPは、例えば、無電解めっき又はスパッタリングなどによって形成される金属膜(好ましくは銅膜)である。金属膜層NPは比較的薄い金属箔の接着により形成されてもよい。 On one surface of the first support substrate GS1, an adhesive layer AL1 containing an azobenzene-based polymer adhesive, which can be attached and detached by, for example, light irradiation, is provided, and a metal film layer NP is formed on the adhesive layer AL1. The metal film layer NP is, for example, a metal film (preferably a copper film) formed by electroless plating or sputtering. The metal film layer NP may be formed by adhering a relatively thin metal foil.

図6Bに示されるように、支持基板GS1上に、接着層AL1を介して、金属膜層NP(図6A参照)と電解めっき膜層EP(図3参照)とを含む配線層320が形成される。配線層320は、導体パッドIPを含むように形成される。配線層320の形成では、例えばめっきレジスト(図示せず)が金属膜層NP上に形成され、このめっきレジストに導体パッドIPの形成領域に応じた開口が例えばフォトリソグラフィ技術により形成される。次いで、金属膜層NPを給電層として用いる電解めっきによりめっきレジストの開口内に電解めっき膜が形成される。その後、めっきレジストが除去され、めっきレジストの除去により露出する金属膜層NPがエッチングで除去される。図6Bに示される配線層320が得られる。 As shown in FIG. 6B, a wiring layer 320 including a metal film layer NP (see FIG. 6A) and an electroplated film layer EP (see FIG. 3) is formed on the support substrate GS1 via an adhesive layer AL1. Ru. The wiring layer 320 is formed to include the conductor pad IP. In forming the wiring layer 320, for example, a plating resist (not shown) is formed on the metal film layer NP, and an opening corresponding to the formation area of the conductor pad IP is formed in the plating resist by, for example, photolithography. Next, an electroplated film is formed in the opening of the plating resist by electrolytic plating using the metal film layer NP as a power supply layer. Thereafter, the plating resist is removed, and the metal film layer NP exposed by the removal of the plating resist is removed by etching. A wiring layer 320 shown in FIG. 6B is obtained.

図6Cに示されるように、配線層320を覆う層間絶縁層31が形成される。層間絶縁層31は、例えば、エポキシ樹脂、フェノール樹脂などの絶縁性樹脂を用いて形成される。フッ素樹脂、LCP、PTFE樹脂、PE樹脂、又はMPI樹脂が用いられてもよい。 As shown in FIG. 6C, interlayer insulating layer 31 covering wiring layer 320 is formed. The interlayer insulating layer 31 is formed using an insulating resin such as epoxy resin or phenol resin, for example. Fluororesin, LCP, PTFE resin, PE resin, or MPI resin may be used.

層間絶縁層31には溝T1、T2が形成される。溝T1はビア導体33が形成されるべき位置に形成され、層間絶縁層31を貫通して配線層320を露出させる。溝T2は層間絶縁層31内に埋め込まれる配線層321の配線パターンに対応する位置に形成される。溝T1、T2は、例えばエキシマレーザーを用いるレーザー加工によって形成される。そして、層間絶縁層31及び溝T1から露出する配線層320の上面全体を被覆するように金属膜層NPが形成され、金属膜層NPを給電層として用いる電解めっきによって電解めっき膜層EPが形成される。溝T1内にビア導体33が形成され、溝T2内に配線層321が形成される。 Grooves T1 and T2 are formed in the interlayer insulating layer 31. The trench T1 is formed at a position where the via conductor 33 is to be formed, and penetrates the interlayer insulating layer 31 to expose the wiring layer 320. The trench T2 is formed at a position corresponding to the wiring pattern of the wiring layer 321 embedded in the interlayer insulating layer 31. The grooves T1 and T2 are formed, for example, by laser processing using an excimer laser. Then, a metal film layer NP is formed to cover the entire upper surface of the wiring layer 320 exposed from the interlayer insulating layer 31 and the trench T1, and an electroplated film layer EP is formed by electrolytic plating using the metal film layer NP as a power supply layer. be done. A via conductor 33 is formed in the trench T1, and a wiring layer 321 is formed in the trench T2.

図6Dに示されるように、電解めっき膜層EP及び金属膜層NP(図6C参照)の一部が研磨により除去される。互いに分離された所望の配線パターンを含む配線層321が得られる。電解めっき膜層EP及び金属膜層NPの研磨は、例えば化学機械研磨(CMP:Chemical Mechanical Polishing)により行われる。そして、その研磨によって露出する層間絶縁層31及び形成された配線層321の上面に、さらに層間絶縁層31の形成及び配線層321の形成が繰り返される。 As shown in FIG. 6D, part of the electroplated film layer EP and the metal film layer NP (see FIG. 6C) is removed by polishing. A wiring layer 321 including desired wiring patterns separated from each other is obtained. The electroplated film layer EP and the metal film layer NP are polished by, for example, chemical mechanical polishing (CMP). Then, the formation of the interlayer insulating layer 31 and the formation of the wiring layer 321 are repeated on the upper surface of the interlayer insulating layer 31 and the formed wiring layer 321 exposed by the polishing.

図6Eに示されるように、最も上側の配線層321上に、配線体WSの最も上側の層間絶縁層31が形成される。この層間絶縁層31に開口33aが形成され、例えばセミアディティブ法によって配線層322が形成されると共に、開口33a内にビア導体33が形成される。配線層322は、複数の導体パッドOPを含むように形成される。導体パッドOPの上面には、例えば、ニッケルを含む下地層PS1と、すずを含む接続層PS2とを含む金属層PSが無電解めっき又は電解めっきなどによって形成される。 As shown in FIG. 6E, the uppermost interlayer insulating layer 31 of the wiring body WS is formed on the uppermost wiring layer 321. An opening 33a is formed in this interlayer insulating layer 31, a wiring layer 322 is formed by, for example, a semi-additive method, and a via conductor 33 is formed within the opening 33a. The wiring layer 322 is formed to include a plurality of conductor pads OP. On the upper surface of the conductor pad OP, for example, a metal layer PS including a base layer PS1 containing nickel and a connection layer PS2 containing tin is formed by electroless plating or electrolytic plating.

図6Fに示されるように、配線層322の上に第2支持基板GS2が取り付けられる。第2支持基板GS2は、例えばガラス板で構成されており、その一方の面を配線層322側に向けて、配線層322との間に接着層AL2を介在させて取り付けられる。接着層AL2は、例えば接着層AL1と同様の材料から構成される。1つの第1支持基板GS1上に複数の配線体WSが形成されている場合は、その複数の配線体WS全体に、1つの第2支持基板GS2が取り付けられてもよい。 As shown in FIG. 6F, the second support substrate GS2 is attached on the wiring layer 322. The second support substrate GS2 is made of, for example, a glass plate, and is attached to the wiring layer 322 with an adhesive layer AL2 interposed therebetween, with one surface thereof facing the wiring layer 322 side. The adhesive layer AL2 is made of, for example, the same material as the adhesive layer AL1. When a plurality of wiring bodies WS are formed on one first support substrate GS1, one second support substrate GS2 may be attached to the entire plurality of wiring bodies WS.

図6Gに示されるように、第1支持基板GS1が取り外される。導体パッドIPの下面及び導体パッドIPを覆う層間絶縁層31の下面、すなわち配線体WSの第2面Bが露出する。第1支持基板GS1は、例えば接着層AL1にレーザー光が照射されて接着層AL1が軟化した後、導体パッドIP及び層間絶縁層31から剥離される。なお、第2面B側に残留し得る接着層AL1は洗浄により除去され得る。連結状態の複数の配線体WSに1つの第2支持基板GS2が取り付けられている場合は、連結状態の複数の配線体WSが、第2支持基板GS2と共に個片化される。例えば、ダイシングソーによって所定の切断線Cに沿って第2支持基板GS2及び連結状態の配線体WSが切断される。それぞれが第2支持基板GS2を第1面A側に備えた個々の配線体WSが得られる。 As shown in FIG. 6G, the first support substrate GS1 is removed. The lower surface of the conductor pad IP and the lower surface of the interlayer insulating layer 31 covering the conductor pad IP, that is, the second surface B of the wiring body WS are exposed. The first support substrate GS1 is peeled off from the conductor pad IP and the interlayer insulating layer 31 after the adhesive layer AL1 is softened by irradiating the adhesive layer AL1 with a laser beam, for example. Note that the adhesive layer AL1 that may remain on the second surface B side can be removed by cleaning. When one second support substrate GS2 is attached to a plurality of interconnected wiring bodies WS in a connected state, the plurality of interconnected wiring bodies WS are separated into pieces together with the second support substrate GS2. For example, the second support substrate GS2 and the connected wiring body WS are cut along a predetermined cutting line C using a dicing saw. Individual wiring bodies WS each having the second support substrate GS2 on the first surface A side are obtained.

個々の配線体WSは、図5Eを参照して説明されたように、第2絶縁層110の開口110a内に配置され、導体パッドIPと接続パッドP1とが電気的に接続される。その後、第2支持基板GS2は、第1支持基板GS1の剥離と同様の方法で取り外される。図1に示される配線基板1が完成する。 As described with reference to FIG. 5E, each wiring body WS is arranged in the opening 110a of the second insulating layer 110, and the conductor pad IP and the connection pad P1 are electrically connected. Thereafter, the second support substrate GS2 is removed in the same manner as the separation of the first support substrate GS1. The wiring board 1 shown in FIG. 1 is completed.

なお、図4の例の配線体WS1が形成される場合には、図6C及び図6Dを参照して説明された配線層321の形成方法ではなく、前述した最も上側の層間絶縁層31及び配線層322の形成方法と同様の方法で配線層321が形成される。例えば、セミアディティブ法によって配線層321が形成される。 Note that when the wiring body WS1 in the example of FIG. 4 is formed, the method for forming the wiring layer 321 described with reference to FIGS. 6C and 6D is not used, but the method for forming the wiring layer 321 described above is used. The wiring layer 321 is formed using a method similar to that for forming the layer 322. For example, the wiring layer 321 is formed by a semi-additive method.

図7には、図1に例示の一実施形態とは異なる他の実施形態の配線基板の一例である配線基板1aが示されている。配線基板1aは、導体ポストMPを含んでいる点と、2つの配線体WS2を含んでいる点で、図1の配線基板1と異なっている。これらの点を除いて、配線基板1aは、図1の配線基板1と同様の材料を用いて形成されていて同様の構成要素を含むと共に同様の構造を有している。配線基板1aにおける図1の配線基板1と同様の構成要素には、図7において、図1に付されている符号と同じ符号が付されるか適宜省略され、同様の構成要素、構造及び材料についての繰り返しとなる説明は省略される。 FIG. 7 shows a wiring board 1a that is an example of a wiring board of another embodiment different from the one embodiment illustrated in FIG. The wiring board 1a differs from the wiring board 1 of FIG. 1 in that it includes a conductor post MP and two wiring bodies WS2. Except for these points, the wiring board 1a is formed using the same material as the wiring board 1 of FIG. 1, includes the same components, and has the same structure. Components in the wiring board 1a that are similar to those in the wiring board 1 in FIG. 1 are designated with the same symbols in FIG. 7 as those in FIG. Repetitive explanations will be omitted.

配線基板1aは、図1の配線基板1と同様に、第1絶縁層111と、接続パッドP1と、第2絶縁層110と、第1面A及び第2面Bを有していて第1面Aに複数の導体パッドOPを備えると共に第2面Bに導体パッドIPを備える配線体WS2と、を含んでいる。導体パッドIPと接続パッドP1とは、図3を参照して説明された接続部4と同様の導電性の接続部を介して接している。導体パッドIPの対向面FS2と配線体WS2の第1面Aとの距離は、第1絶縁層111の表面S1と第2絶縁層110の上面S2との距離よりも短く、第1絶縁層111の表面S1と配線体WS2の第1面Aとの距離は、表面S1と第2絶縁層110の上面S2との距離と略等しい。 The wiring board 1a, like the wiring board 1 of FIG. The wiring body WS2 includes a plurality of conductor pads OP on the surface A and a conductor pad IP on the second surface B. The conductor pad IP and the connection pad P1 are in contact with each other via a conductive connection portion similar to the connection portion 4 described with reference to FIG. The distance between the facing surface FS2 of the conductor pad IP and the first surface A of the wiring body WS2 is shorter than the distance between the surface S1 of the first insulating layer 111 and the upper surface S2 of the second insulating layer 110. The distance between the surface S1 and the first surface A of the wiring body WS2 is approximately equal to the distance between the surface S1 and the upper surface S2 of the second insulating layer 110.

そして、配線基板1aは、接続パッドP1を含む第1導体層112を図1の配線基板1と同様に含むと共に、第1導体層112上に形成されている導体ポストMPを含んでいる。導体ポストMPは、第2絶縁層110を貫いて第2絶縁層110の上面S2から突出している。導体ポストMPは、第1導体層112と反対側の端面MPaを有しており、導体ポストMPのうちの第1導体層112と反対側の端面MPaを含む部分が第2絶縁層110の上面S2から突出している。導体ポストMPは、例えば銅やニッケルなどの適切な導電性を有する金属で形成されている。 The wiring board 1a includes a first conductor layer 112 including connection pads P1 similarly to the wiring board 1 of FIG. 1, and also includes conductor posts MP formed on the first conductor layer 112. The conductor post MP penetrates the second insulating layer 110 and protrudes from the upper surface S2 of the second insulating layer 110. The conductor post MP has an end surface MPa opposite to the first conductor layer 112, and a portion of the conductor post MP including the end surface MPa opposite to the first conductor layer 112 is the upper surface of the second insulating layer 110. It protrudes from S2. The conductor post MP is made of a metal having appropriate conductivity, such as copper or nickel.

配線基板1aに含まれる第1導体層112は、接続パッドP1に加えて、導体ポストMPとの接続用の導体パッドである接続パッドP2を含んでいる。接続パッドP2の上に導体ポストMPが形成されている。一方、配線基板1aに含まれる第2絶縁層110は、接続パッドP2上に第2絶縁層110を貫く開口110bを有している。導体ポストMPは、開口110bを充填する、例えば無電解めっき膜やスパッタリング膜、若しくは電解めっき膜、又はこれら金属膜の積層体によって構成されている。 The first conductor layer 112 included in the wiring board 1a includes, in addition to the connection pad P1, a connection pad P2 that is a conductor pad for connection to the conductor post MP. A conductor post MP is formed on the connection pad P2. On the other hand, the second insulating layer 110 included in the wiring board 1a has an opening 110b penetrating the second insulating layer 110 above the connection pad P2. The conductor post MP is configured by, for example, an electroless plating film, a sputtering film, an electrolytic plating film, or a laminate of these metal films, which fills the opening 110b.

図7の例の配線基板1aは複数の導体ポストMPを含んでおり、各導体ポストMPは、平面視で、部品領域EA1(第1部品領域)内、部品領域EA2(第2部品領域)内、又は部品領域EA3(第3部品領域)内に形成されている。すなわち、各導体ポストMPの端面MPaは、平面視で、部品領域EA1、部品領域EA2、及び部品領域EA3のいずれかの内部に位置しており、部品E1~部品E3それぞれの搭載用の導体パッドとして用いられ得る。従って、部品E1~E3それぞれには、配線体WS2の導体パッドOPに接続される電極と、導体ポストMPの端面MPaに接続される電極とが混在することがある。 The wiring board 1a in the example of FIG. 7 includes a plurality of conductor posts MP, and each conductor post MP is located within the component area EA1 (first component area) and within the component area EA2 (second component area) in plan view. , or formed within the component area EA3 (third component area). That is, the end surface MPa of each conductor post MP is located inside any one of component area EA1, component area EA2, and component area EA3 in plan view, and is located within any one of component area EA1, component area EA2, and component area EA3, and is a conductive pad for mounting each of components E1 to E3. It can be used as Therefore, each of the components E1 to E3 may include an electrode connected to the conductor pad OP of the wiring body WS2 and an electrode connected to the end surface MPa of the conductor post MP.

本実施形態の配線基板1aでは、第1絶縁層111の表面S1と導体ポストMPの端面MPaとの距離D5は、導体パッドOPにおける第1絶縁層111側と反対側の表面OPaと第1絶縁層111の表面S1との距離D6と略等しい。従って、部品E1~E3が、安定して配線基板1aに載置され得ると考えられる。なお、図1及び図7の例のように導体パッドOPが第1絶縁層111と反対側に金属層PSを備えている場合は、導体パッドOPの表面OPaは、金属層PSにおける第1絶縁層111側と反対側の表面である。しかし、導体パッドOPが金属層PSのような被膜を第1絶縁層111側と反対側に備えていない場合は、導体パッドOPの表面OPaは、導体パッドOPにおける第1絶縁層11側と反対側への露出面である。 In the wiring board 1a of the present embodiment, the distance D5 between the surface S1 of the first insulating layer 111 and the end surface MPa of the conductor post MP is the same as the distance D5 between the surface OPa of the conductor pad OP on the side opposite to the first insulating layer 111 side and the first insulating layer 111. It is approximately equal to the distance D6 from the surface S1 of the layer 111. Therefore, it is considered that the components E1 to E3 can be stably placed on the wiring board 1a. In addition, when the conductor pad OP is provided with the metal layer PS on the side opposite to the first insulating layer 111 as in the example of FIGS. This is the surface opposite to the layer 111 side. However, if the conductor pad OP does not have a coating such as the metal layer PS on the side opposite to the first insulating layer 111 side, the surface OPa of the conductor pad OP is opposite to the first insulating layer 11 side of the conductor pad OP. This is the exposed side.

前述したように、配線基板1aは、2つの配線体WS2を含んでいる。2つの配線体WS2は、第2絶縁層110に個別に設けられた2つの開口110aに個別に配置されている。2つの配線体WSはそれぞれ、異なる2つの部品領域それぞれと平面視で部分的に重なるように配置されている。図7において左側の配線体WS2は、部品領域EA1及び部品領域EA2それぞれと部分的に重なるように配置されており、部品領域EA1に含まれる導体パッドOPと部品領域EA2に含まれる導体パッドOPとが、配線体WS2内の配線によって電気的に接続されている。一方、図7において右側の配線体WS2は、部品領域EA1及び部品領域EA3それぞれと部分的に重なるように配置されており、部品領域EA1に含まれる導体パッドOPと部品領域EA3に含まれる導体パッドOPとが、配線体WS2内の配線によって電気的に接続されている。このように、実施形態の配線基板は、複数の部品領域それぞれと部分的に重なるようにそれぞれが配置された複数の配線体を含んでいてもよい。 As described above, the wiring board 1a includes two wiring bodies WS2. The two wiring bodies WS2 are individually arranged in two openings 110a separately provided in the second insulating layer 110. The two wiring bodies WS are each arranged so as to partially overlap with two different component regions in a plan view. In FIG. 7, the wiring body WS2 on the left side is arranged so as to partially overlap with each of the component area EA1 and the component area EA2, and the conductor pad OP included in the component area EA1 and the conductor pad OP included in the component area EA2. are electrically connected by wiring within the wiring body WS2. On the other hand, the wiring body WS2 on the right side in FIG. 7 is arranged so as to partially overlap with each of the component area EA1 and the component area EA3, and the conductor pad OP included in the component area EA1 and the conductor pad included in the component area EA3. OP is electrically connected to the wiring body WS2 by wiring. In this way, the wiring board according to the embodiment may include a plurality of wiring bodies arranged so as to partially overlap each of a plurality of component regions.

実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。例えば、実施形態の配線基板は、接続パッドP1及び導体パッドIPをそれぞれ1つだけ備えていてもよい。部品搭載面は2以上の任意の数の部品領域を含み得る。配線体WSは任意の数の層間絶縁層及び配線層を有し得る。第1ビルドアップ部10及び第2ビルドアップ部20は任意の層数の絶縁層及び導体層を有し得る。また、実施形態の配線基板は、コア基板を有する態様に限定されない。 The wiring board of the embodiment is not limited to the structure illustrated in each drawing and the structure, shape, and material illustrated in this specification. For example, the wiring board of the embodiment may include only one connection pad P1 and one conductor pad IP. The component mounting surface may include any number of component areas greater than or equal to two. The wiring body WS may have any number of interlayer insulating layers and wiring layers. The first buildup section 10 and the second buildup section 20 may have any number of insulating layers and conductive layers. Moreover, the wiring board of the embodiment is not limited to an embodiment having a core board.

1、1a 配線基板
110 第2絶縁層
110a、110b 開口
111 第1絶縁層
112 第1導体層
31 層間絶縁層
320~322 配線層
33 ビア導体
4 接続部
41 粒子
41b 金属部
42 絶縁性樹脂
A 配線体の第1面
B 配線体の第2面
D1 第1絶縁層の表面と第2絶縁層の上面との距離
D2 第1絶縁層の表面と配線体の第1面との距離
D3 第2導体パッドの対向面と配線体の第1面との距離
D5 第1絶縁層の表面と導体ポストの端面との距離
D6 第1導体パッドにおける第1絶縁層側と反対側の表面と第1絶縁層の表面との距離
EA1~EA3 部品領域(第1~第3部品領域)
FS2 第2導体パッドの対向面
FW 配線群
G 第1絶縁層の表面と配線体の第2面との隙間
G1 接続パッドの対向面と第2導体パッドの対向面との間の隙間
(導体パッドと接続パッドとの間の接続部の厚さ)
GW 配線群の配線間距離
IP 導体パッド(第2導体パッド)
IS 部品搭載面
LW 配線群の配線幅
MP 導体ポスト
MPa 端面
P1、P2 接続パッド
OP 導体パッド(第1導体パッド)
OPa 表面
S1 第1絶縁層の表面
S2 第2絶縁層の上面
WS、WS1、WS2 配線体
1, 1a Wiring board 110 Second insulating layers 110a, 110b Opening 111 First insulating layer 112 First conductor layer 31 Interlayer insulating layers 320 to 322 Wiring layer 33 Via conductor 4 Connection part 41 Particle 41b Metal part 42 Insulating resin A Wiring First surface B of the wiring body Second surface D1 of the wiring body D1 Distance between the surface of the first insulating layer and the upper surface of the second insulating layer D2 Distance between the surface of the first insulating layer and the first surface of the wiring body D3 Second conductor Distance D5 between the opposing surface of the pad and the first surface of the wiring body Distance D6 between the surface of the first insulating layer and the end surface of the conductor post D6 The surface of the first conductor pad opposite to the first insulating layer side and the first insulating layer Distance from the surface of EA1 to EA3 Component area (1st to 3rd component area)
FS2 Opposing surface FW of the second conductor pad Wiring group G Gap between the surface of the first insulating layer and the second surface of the wiring body G1 Gaps between the opposing surface of the connection pad and the opposing surface of the second conductor pad (Conductor pad and the connection pad)
GW Inter-wiring distance of wiring group IP Conductor pad (second conductor pad)
IS Component mounting surface LW Wiring width of wiring group MP Conductor post MPa End surfaces P1, P2 Connection pad OP Conductor pad (first conductor pad)
OPa Surface S1 Surface S2 of first insulating layer Upper surface WS, WS1, WS2 of second insulating layer Wiring body

Claims (12)

第1絶縁層と、
前記第1絶縁層の表面に形成されていて導電性を有する接続パッドと、
前記表面の上に形成されていて、前記第1絶縁層と反対方向を向く上面、及び前記接続パッドを露出させる開口を有する第2絶縁層と、
部品搭載面を構成する第1面及び前記第1面の反対面である第2面を有すると共に1以上の配線層を含んでいて前記第2面を前記第1絶縁層に向けて前記開口内に配置されている配線体と、
を含む配線基板であって、
前記配線体は、前記第1面に形成されている複数の第1導体パッドと、前記複数の第1導体パッドのいずれかに電気的に接続されていて前記第2面に露出する第2導体パッドと、を備え、
前記部品搭載面は、前記複数の第1導体パッドの一部をそれぞれ含んでいる第1部品領域及び第2部品領域を含み、
前記第1部品領域内の前記第1導体パッドと前記第2部品領域内の前記第1導体パッドとは前記配線層を介して接続されており、
前記第2導体パッドと前記接続パッドとが導電性の接続部を介して接しており、
前記第2導体パッドにおける前記接続パッドとの対向面と前記第1面との距離は、前記第1絶縁層の前記表面と前記第2絶縁層の前記上面との距離よりも短く、
前記第1絶縁層の前記表面と前記配線体の前記第1面との距離は、前記表面と前記第2絶縁層の前記上面との距離と略等しく、
前記接続部は、金属部を有する複数の粒子、及び絶縁性樹脂を含み、
前記第1絶縁層の前記表面と前記配線体の前記第2面との隙間が前記複数の粒子及び前記絶縁性樹脂によって充填されている。
a first insulating layer;
a conductive connection pad formed on the surface of the first insulating layer;
a second insulating layer formed on the surface and having an upper surface facing away from the first insulating layer and an opening exposing the connection pad;
It has a first surface constituting a component mounting surface and a second surface opposite to the first surface, and includes one or more wiring layers, and the second surface is directed toward the first insulating layer within the opening. A wiring body arranged in
A wiring board comprising:
The wiring body includes a plurality of first conductor pads formed on the first surface, and a second conductor that is electrically connected to any one of the plurality of first conductor pads and exposed on the second surface. comprising a pad;
The component mounting surface includes a first component area and a second component area each including a part of the plurality of first conductor pads,
The first conductor pad in the first component region and the first conductor pad in the second component region are connected via the wiring layer,
The second conductor pad and the connection pad are in contact with each other via a conductive connection part,
The distance between the surface of the second conductor pad facing the connection pad and the first surface is shorter than the distance between the surface of the first insulating layer and the upper surface of the second insulating layer,
The distance between the surface of the first insulating layer and the first surface of the wiring body is approximately equal to the distance between the surface and the upper surface of the second insulating layer,
The connecting portion includes a plurality of particles having a metal portion and an insulating resin,
A gap between the surface of the first insulating layer and the second surface of the wiring body is filled with the plurality of particles and the insulating resin.
請求項1記載の配線基板であって、前記第1絶縁層の前記表面と前記配線体の前記第1面との距離は、25μm以上、45μm以下である。 2. The wiring board according to claim 1, wherein a distance between the surface of the first insulating layer and the first surface of the wiring body is 25 μm or more and 45 μm or less. 請求項1記載の配線基板であって、前記第2導体パッドと前記接続パッドとの間の前記接続部の厚さは2μm以上、5μm以下である。 2. The wiring board according to claim 1, wherein the thickness of the connection portion between the second conductor pad and the connection pad is 2 μm or more and 5 μm or less. 請求項1記載の配線基板であって、
前記配線基板は複数の前記接続パッドを含み、
前記接続パッド同士が前記絶縁性樹脂によって絶縁されている。
The wiring board according to claim 1,
The wiring board includes a plurality of the connection pads,
The connection pads are insulated from each other by the insulating resin.
請求項1記載の配線基板であって、前記配線体は、層間絶縁層を介して積層されている複数の配線層を前記1以上の配線層として含んでいる。 2. The wiring board according to claim 1, wherein the wiring body includes a plurality of wiring layers laminated with an interlayer insulating layer interposed therebetween as the one or more wiring layers. 請求項5記載の配線基板であって、
前記配線体は、さらに、互いに異なる前記層間絶縁層を貫いて前記複数の配線層それぞれ同士を接続する複数のビア導体を含み、
前記複数のビア導体は、平面視で互いに重なるように形成されている。
The wiring board according to claim 5,
The wiring body further includes a plurality of via conductors that penetrate the different interlayer insulating layers and connect each of the plurality of wiring layers,
The plurality of via conductors are formed so as to overlap each other in a plan view.
請求項1記載の配線基板であって、さらに、前記接続パッドを含む導体層と、前記導体層上に形成されていて前記第2絶縁層を貫く導体ポストと、を含んでおり、
前記導体ポストは、前記第1部品領域内又は前記第2部品領域内に位置する端面を前記導体層と反対側に有しており、
前記導体ポストの前記端面と前記第1絶縁層の前記表面との距離は、前記第1導体パッドにおける前記第1絶縁層側と反対側の表面と前記第1絶縁層の前記表面との距離と略等しい。
The wiring board according to claim 1, further comprising a conductor layer including the connection pad, and a conductor post formed on the conductor layer and penetrating the second insulating layer,
The conductor post has an end face located within the first component region or the second component region on the opposite side from the conductor layer,
The distance between the end surface of the conductor post and the surface of the first insulating layer is the distance between the surface of the first conductor pad opposite to the first insulating layer and the surface of the first insulating layer. Almost equal.
請求項1記載の配線基板であって、
前記部品搭載面は、さらに、前記複数の第1導体パッドの一部を含んでいる第3部品領域を含み、
前記第3部品領域内の前記第1導体パッドは、前記第1部品領域内の前記第1導体パッド及び前記第2部品領域内の前記第1導体パッドの少なくとも一方と前記配線層を介して接続されている。
The wiring board according to claim 1,
The component mounting surface further includes a third component region including a portion of the plurality of first conductor pads,
The first conductor pad in the third component region is connected to at least one of the first conductor pad in the first component region and the first conductor pad in the second component region via the wiring layer. has been done.
請求項1記載の配線基板であって、前記1以上の配線層は、前記配線基板における最も小さい配線幅及び最も小さい配線間距離を有する配線群を含んでいる。 2. The wiring board according to claim 1, wherein the one or more wiring layers include a wiring group having the smallest wiring width and the smallest distance between wirings in the wiring board. 請求項1記載の配線基板であって、
前記配線体は、さらに、前記1以上の配線層それぞれの間に介在する層間絶縁層を含み、
前記配線体に含まれる前記1以上の配線層の一部又は全部は、前記層間絶縁層に形成されている溝を充填する導体によって構成されている。
The wiring board according to claim 1,
The wiring body further includes an interlayer insulating layer interposed between each of the one or more wiring layers,
A part or all of the one or more wiring layers included in the wiring body are constituted by a conductor filling a groove formed in the interlayer insulating layer.
請求項1記載の配線基板であって、前記配線体に含まれる配線群は、配線幅及び配線間距離それぞれについて3.0μm以下の最小値を有し、前記配線群内の各配線のアスペクト比は、1.8以上、且つ、6.0以下である。 2. The wiring board according to claim 1, wherein the wiring group included in the wiring body has a minimum value of 3.0 μm or less for each of a wiring width and a distance between wirings, and an aspect ratio of each wiring in the wiring group. is 1.8 or more and 6.0 or less. 請求項1記載の配線基板であって、
前記配線体は、さらに、前記1以上の配線層それぞれの間に介在する層間絶縁層を含み、
前記層間絶縁層の周波数1GHzにおける誘電正接は0.03以下であり、且つ、比誘電率は3.3以下である。
The wiring board according to claim 1,
The wiring body further includes an interlayer insulating layer interposed between each of the one or more wiring layers,
The dielectric loss tangent of the interlayer insulating layer at a frequency of 1 GHz is 0.03 or less, and the dielectric constant is 3.3 or less.
JP2022072578A 2022-04-26 2022-04-26 wiring board Pending JP2023161923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022072578A JP2023161923A (en) 2022-04-26 2022-04-26 wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022072578A JP2023161923A (en) 2022-04-26 2022-04-26 wiring board

Publications (1)

Publication Number Publication Date
JP2023161923A true JP2023161923A (en) 2023-11-08

Family

ID=88650595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022072578A Pending JP2023161923A (en) 2022-04-26 2022-04-26 wiring board

Country Status (1)

Country Link
JP (1) JP2023161923A (en)

Similar Documents

Publication Publication Date Title
US6835597B2 (en) Semiconductor package
JP4760930B2 (en) IC mounting substrate, multilayer printed wiring board, and manufacturing method
JP2003101243A (en) Multilayer wiring board and semiconductor device
JP2015225895A (en) Printed wiring board, semiconductor package and printed wiring board manufacturing method
JP4798237B2 (en) IC mounting board and multilayer printed wiring board
US8829361B2 (en) Wiring board and mounting structure using the same
KR20190099728A (en) Printed circuit board
JP2004095854A (en) Multilayer interconnection board
CN112188731A (en) Embedded element structure and manufacturing method thereof
JP2023161923A (en) wiring board
TWI830474B (en) Wiring board
US20230144361A1 (en) Wiring substrate
CN113380720A (en) Circuit carrier plate structure and manufacturing method thereof
JP2023142048A (en) Manufacturing method for wiring board
US20230171889A1 (en) Wiring substrate
JP2023114212A (en) wiring board
JP2023114211A (en) wiring board
JP2023131595A (en) wiring board
JP2024002645A (en) Wiring board and method for manufacturing wiring board
KR102222605B1 (en) Printed circuit board and method of fabricating the same
JP2024033648A (en) wiring board
JP2024020960A (en) wiring board
JP2024031606A (en) wiring board
JP2023104759A (en) Multilayer wiring board, semiconductor device, manufacturing method for multilayer wiring board
JP2024015869A (en) wiring board