JP5207919B2 - Wiring board and mounting structure - Google Patents

Wiring board and mounting structure Download PDF

Info

Publication number
JP5207919B2
JP5207919B2 JP2008277706A JP2008277706A JP5207919B2 JP 5207919 B2 JP5207919 B2 JP 5207919B2 JP 2008277706 A JP2008277706 A JP 2008277706A JP 2008277706 A JP2008277706 A JP 2008277706A JP 5207919 B2 JP5207919 B2 JP 5207919B2
Authority
JP
Japan
Prior art keywords
fiber
layer
resin
wiring board
fiber layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008277706A
Other languages
Japanese (ja)
Other versions
JP2010109026A (en
Inventor
正昭 原園
忠 長澤
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008277706A priority Critical patent/JP5207919B2/en
Publication of JP2010109026A publication Critical patent/JP2010109026A/en
Application granted granted Critical
Publication of JP5207919B2 publication Critical patent/JP5207919B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子機器に使用される配線基板と、かかる配線基板に電子部品を実装した実装構造体と、に関するものである。かかる電子機器は、各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器又はその周辺機器等である。   The present invention relates to a wiring board used in an electronic device and a mounting structure in which an electronic component is mounted on the wiring board. Such electronic devices are various audio-visual devices, home appliances, communication devices, computer devices or peripheral devices thereof.

従来より、電子部品が実装される配線基板が知られている。かかる電子部品は、半導体素子又はコンデンサ等である。かかる半導体素子は、ＩＣ（Integrated Circuit）又はＬＳＩ（Large Scale Integration）等である。   Conventionally, wiring boards on which electronic components are mounted are known. Such electronic components are semiconductor elements or capacitors. Such a semiconductor element is an IC (Integrated Circuit) or an LSI (Large Scale Integration).

かかる配線基板は、複数の単繊維と前記単繊維を被覆する樹脂とを有する繊維層を複数積層してなる基体と、前記基体上に形成された導電層と、を備えた構成が知られている。かかる複数の単繊維は、特許文献１に、一方向に平行に伸長した構成が記載されている。   Such a wiring board is known to have a structure including a base body formed by laminating a plurality of fiber layers each having a plurality of single fibers and a resin covering the single fibers, and a conductive layer formed on the base body. Yes. Such a plurality of single fibers is described in Patent Document 1 in such a manner that it extends in parallel in one direction.

ところで、単繊維の線膨張係数と樹脂の線膨張係数とは異なる。したがって、例えば、電子部品を配線基板に実装する際に行われるはんだリフロー時の加熱又は電子部品の発熱等により、配線基板に熱が印加された場合、単繊維と樹脂との間に熱膨張の差が生じる。このため、単繊維と樹脂との境界に強い熱応力が印加され、単繊維と樹脂とが剥離しやすくなる。その結果、かかる剥離により生じたクラックが基体の厚み方向へ成長しやすくなるため、かかるクラックが導電層に達し、配線基板の電気的信頼性が低下しやすくなる。
特開２００５−２９９１２号公報 By the way, the linear expansion coefficient of a single fiber and the linear expansion coefficient of resin differ. Therefore, for example, when heat is applied to the wiring board due to heating during solder reflow performed when mounting the electronic part on the wiring board or heat generation of the electronic part, thermal expansion occurs between the single fiber and the resin. There is a difference. For this reason, a strong thermal stress is applied to the boundary between the single fiber and the resin, and the single fiber and the resin are easily separated. As a result, cracks generated by such peeling are likely to grow in the thickness direction of the substrate, so that the cracks reach the conductive layer and the electrical reliability of the wiring board is likely to be lowered.
JP-A-2005-29912

本発明は、電気的信頼性を向上させる要求に応える配線基板及び実装構造体を提供するものである。   The present invention provides a wiring board and a mounting structure that meet the demand for improving electrical reliability.

本発明の一形態にかかる配線基板は、複数の単繊維と該単繊維を被覆する樹脂とを有する繊維層を複数積層してなる基体と、前記基体上に形成された導電層と、を備え、前記複数の繊維層は、当該繊維層内において、前記複数の単繊維が第１方向に伸長した複数の第１繊維層と、前記複数の単繊維が第２方向及び該第２方向に直交する第３方向に織り込まれた複数の第２繊維層と、を有し、前記複数の繊維層の最上層及び最下層は、前記第２繊維層からなり、前記複数の第１繊維層は、１つの前記第１繊維層の前記第１方向と別の前記第１繊維層の前記第１方向とが互いに直交した少なくとも２つの第１繊維層を有しており、前記第１方向は、それぞれ前記第２方向又は前記第３方向のどちらか一方と平面視において平行であることを特徴とする。
A wiring board according to an aspect of the present invention includes a base body formed by laminating a plurality of fiber layers each having a plurality of single fibers and a resin covering the single fibers, and a conductive layer formed on the base body. , wherein the plurality of fibrous layers in the fibrous layer, and a plurality of first fibrous layer wherein the plurality of single fibers was poured Shin in a first direction, the plurality of single fibers in the second direction and the second direction includes a plurality of second fiber layer woven into a third direction orthogonal to, the top and bottom layers of said plurality of fibrous layers, Ri Do from the second fibrous layer, said plurality of first fibrous layer Has at least two first fiber layers in which the first direction of one first fiber layer and the first direction of another first fiber layer are orthogonal to each other, and the first direction is and characterized in that it is a parallel in each either in plan view of the second direction or the third direction That.

本発明の一形態にかかる配線基板及び実装構造体によれば、基体内に生じたクラックが導電層に達する可能性を低減できる。その結果、電気的信頼性に優れた配線基板及び実装構造体を得ることができる。   According to the wiring board and the mounting structure according to one embodiment of the present invention, the possibility that a crack generated in the base body reaches the conductive layer can be reduced. As a result, a wiring board and a mounting structure excellent in electrical reliability can be obtained.

以下に、本発明の一実施形態にかかる配線基板を含む実装構造体を図１及び図２に基づいて詳細に説明する。   Hereinafter, a mounting structure including a wiring board according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

図１に示す実装構造体１は、配線基板２と、配線基板２の上面にバンプ３を介してフリップチップ実装された電子部品４と、を含んで構成されている。   A mounting structure 1 shown in FIG. 1 includes a wiring board 2 and an electronic component 4 flip-chip mounted on the upper surface of the wiring board 2 via bumps 3.

配線基板２は、基体５と、基体５の上面及び下面に積層された複数の絶縁層６と、絶縁層６の上面及び下面に配置された複数の導電層７と、を含んで構成されている。   The wiring board 2 includes a base 5, a plurality of insulating layers 6 stacked on the top and bottom surfaces of the base 5, and a plurality of conductive layers 7 disposed on the top and bottom surfaces of the insulating layer 6. Yes.

単繊維９は、基材として繊維層８の機械的強度を向上させるためのものであり、例えば低熱膨張樹脂又は低熱膨張ガラス繊維等により構成されている。低熱膨張樹脂としては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂又は液晶ポリマー等を用いても構わない。低熱膨張ガラス繊維としては、Ｓガラス、Ｔガラス又はそれらと類似組成のガラス繊維等を用いても構わない。   The single fiber 9 is for improving the mechanical strength of the fiber layer 8 as a base material, and is composed of, for example, a low thermal expansion resin or a low thermal expansion glass fiber. As the low thermal expansion resin, for example, polyparaphenylene benzbisoxazole resin, wholly aromatic polyamide resin, wholly aromatic polyester resin, or liquid crystal polymer may be used. As the low thermal expansion glass fiber, S glass, T glass, or glass fiber having a similar composition may be used.

樹脂１０は、単繊維９同士の間に充填されるとともに、単繊維９の上面及び下面を被覆するように形成されている。樹脂１０は、単繊維９同士及び繊維層８同士を接着させるためのものであり、熱硬化性樹脂等を含む。熱硬化性樹脂は、エポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリイミド樹脂、ポリフェニレエーテル樹脂又はアミン系樹脂等を含む。なお、熱硬化性樹脂の線膨張係数は、例えば１０ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定されていることが望ましい。また、線膨張係数は、ＩＳＯ１１３５９‐２：１９９９に準ずる試験方法により測定される。   The resin 10 is filled between the single fibers 9 and is formed so as to cover the upper and lower surfaces of the single fibers 9. The resin 10 is for bonding the single fibers 9 and the fiber layers 8 and includes a thermosetting resin or the like. The thermosetting resin includes an epoxy resin, a bismaleimide triazine resin, a cyanate resin, a polyimide resin, a polyphenyl ether resin, an amine resin, or the like. The linear expansion coefficient of the thermosetting resin is desirably set to, for example, 10 ppm / ° C. or more and 50 ppm / ° C. or less. The linear expansion coefficient is measured by a test method according to ISO11359-2: 1999.

樹脂１０は、フィラーを含有することが望ましい。フィラーは、破砕された形状又は球状のものを用いても構わない。なかでも、フィラーは球状のものが望ましく、その結果、フィラーを高密度に充填できる。また、フィラーの直径は、例えば０．２μｍ以上３μｍ以下に設定されていても構わない。また、フィラーとしては、例えば非晶質酸化珪素又は酸化アルミニウム等を用いることが望ましい。また、フィラーの線膨張係数は、例えば−５ｐｐｍ／℃以上１０ｐｐｍ／℃以下であることが望ましい。このように、樹脂１０に含まれる熱硬化性樹脂等よりも低熱膨張のフィラーを、樹脂１０に含有させることにより、樹脂１０の線膨張係数を低減し、配線基板２と電子部品４との線膨張係数の差を低減できる。   The resin 10 desirably contains a filler. As the filler, a crushed shape or a spherical shape may be used. Among them, the filler is preferably spherical, and as a result, the filler can be filled with high density. The diameter of the filler may be set to, for example, 0.2 μm or more and 3 μm or less. As the filler, for example, amorphous silicon oxide or aluminum oxide is preferably used. Moreover, it is desirable that the linear expansion coefficient of the filler is, for example, −5 ppm / ° C. or more and 10 ppm / ° C. or less. As described above, the resin 10 contains a filler having a lower thermal expansion than the thermosetting resin or the like contained in the resin 10, thereby reducing the linear expansion coefficient of the resin 10, and reducing the line between the wiring substrate 2 and the electronic component 4. The difference in expansion coefficient can be reduced.

基体５は、厚み方向（Ｚ方向）に貫通するスルーホールＳが形成されている。スルーホールＳの内壁には、スルーホール導体１１が形成されている。スルーホール導体１１は、基体５の上面及び下面に形成された導電層７同士を電気的に接続している。スルーホール導体１１は導電材料からなる。導電材料は、例えば銅、銀、ニッケル又はクロム等を含む。本実施形態においては、スルーホール導体１１は、円筒状に形成されており、基体５の平坦性を担保するため、該円筒状の内部に絶縁体１２が充填されている。なお、絶縁体１２は、樹脂材料、フィラー、エラストマー、難燃剤及び硬化剤等を含む。樹脂材料としては、例えばエポキシ樹脂又はシアネート樹脂等が用いられる。   The base body 5 is formed with a through hole S penetrating in the thickness direction (Z direction). A through-hole conductor 11 is formed on the inner wall of the through-hole S. The through-hole conductor 11 electrically connects the conductive layers 7 formed on the upper surface and the lower surface of the base body 5. The through-hole conductor 11 is made of a conductive material. The conductive material includes, for example, copper, silver, nickel, chromium, or the like. In the present embodiment, the through-hole conductor 11 is formed in a cylindrical shape, and in order to ensure the flatness of the base body 5, the insulator 12 is filled in the cylindrical shape. The insulator 12 includes a resin material, a filler, an elastomer, a flame retardant, a curing agent, and the like. For example, an epoxy resin or a cyanate resin is used as the resin material.

基体５に積層される絶縁層６は、接着層６ａと樹脂層６ｂとを有する。   The insulating layer 6 laminated on the base 5 has an adhesive layer 6a and a resin layer 6b.

接着層６ａは、樹脂層６ｂ同士又は樹脂層６ｂと基体５とを、強固に接着するためのものであり、熱硬化性樹脂又は熱可塑性樹脂等を含む。熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂等を用いても構わない。熱可塑性樹脂としては、はんだリフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が２００℃以上であることが望ましく、例えば液晶ポリマー等を使用することが望ましい。なお、接着層６ａの線膨張係数は、例えば１５ｐｐｍ／℃以上８０ｐｐｍ／℃以下に設定されていることが望ましい。また、接着層６ａは、厚みが例えば２μｍ以上２０μｍ以下となるように設定されていることが望ましい。   The adhesive layer 6a is for firmly bonding the resin layers 6b to each other or the resin layer 6b and the substrate 5, and includes a thermosetting resin or a thermoplastic resin. As the thermosetting resin, for example, a polyimide resin, an acrylic resin, an epoxy resin, a urethane resin, a cyanate resin, a silicon resin, or a bismaleimide triazine resin may be used. As the thermoplastic resin, since it is necessary to have heat resistance that can withstand heating during solder reflow, the softening temperature of the constituent material is preferably 200 ° C. or higher, and for example, a liquid crystal polymer is preferably used. The linear expansion coefficient of the adhesive layer 6a is preferably set to, for example, 15 ppm / ° C. or more and 80 ppm / ° C. or less. Moreover, it is desirable that the adhesive layer 6a is set to have a thickness of, for example, 2 μm or more and 20 μm or less.

樹脂層６ｂは、配線基板２の機械的強度を向上させるためのものであり、基材を備えておらず、熱硬化性樹脂又は熱可塑性樹脂を含むことが望ましい。熱硬化性樹脂又は熱可塑性樹脂としては、弾性変形可能であって、耐熱性と硬さに優れた特性の材料を用いることが望ましい。この様な特性を有する熱硬化性樹脂としては、例えば、ポリイミドベンゾオキサゾール樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、又は全芳香族ポリエステル樹脂等を用いても構わない。また、熱可塑性樹脂としては、例えば、熱可塑性ポリイミド樹脂又は液晶ポリマー樹脂等を用いても構わない。そして、上記材料のなかでも、ポリイミドベンゾオキサゾール樹脂又はポリパラフェニレンベンズビスオキサゾール樹脂を用いることが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、線膨張係数が−５ｐｐｍ／℃以上５ｐｐｍ／℃以下と小さい。このような低熱膨張樹脂を使用することによって、配線基板２と電子部品７との間の熱膨張の差を低減し、配線基板２に印加される熱応力を低減できる。なお、樹脂層６ｂの厚みは、例えば２μｍ以上２０μｍ以下となるように設定されていることが望ましい。   The resin layer 6b is for improving the mechanical strength of the wiring board 2, and does not include a base material, and preferably contains a thermosetting resin or a thermoplastic resin. As the thermosetting resin or thermoplastic resin, it is desirable to use a material that is elastically deformable and has excellent heat resistance and hardness. As the thermosetting resin having such characteristics, for example, polyimide benzoxazole resin, polyparaphenylene benzbisoxazole resin, wholly aromatic polyamide resin, or wholly aromatic polyester resin may be used. Moreover, as a thermoplastic resin, you may use a thermoplastic polyimide resin or a liquid crystal polymer resin, for example. Among the above materials, it is desirable to use polyimide benzoxazole resin or polyparaphenylene benzbisoxazole resin. The polyparaphenylene benzbisoxazole resin has a low linear expansion coefficient of −5 ppm / ° C. to 5 ppm / ° C. By using such a low thermal expansion resin, the difference in thermal expansion between the wiring board 2 and the electronic component 7 can be reduced, and the thermal stress applied to the wiring board 2 can be reduced. The thickness of the resin layer 6b is preferably set to be 2 μm or more and 20 μm or less, for example.

絶縁層６には、ビア孔Ｖが形成されており、ビア孔Ｖ内にはビア導体１３が形成されている。ビア導体１３は、絶縁層６の上面及び下面に配置された導電層７同士を電気的に接続する。また、ビア導体１３は、例えば基体５の上面から配線基板２の上面に向かって、又は基体５の下面から配線基板２の下面に向かって、配線基板２の平面方向への断面積が大きくなるように形成されていても構わない。なお、ビア導体１３は、導電材料により形成される。導電材料は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等を含む。また、ビア導体１３の線膨張係数は、例えば１２ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定されていることが望ましい。   A via hole V is formed in the insulating layer 6, and a via conductor 13 is formed in the via hole V. The via conductor 13 electrically connects the conductive layers 7 arranged on the upper surface and the lower surface of the insulating layer 6. Further, the via conductor 13 has a cross-sectional area in the planar direction of the wiring board 2 that increases from the upper surface of the substrate 5 toward the upper surface of the wiring substrate 2 or from the lower surface of the substrate 5 toward the lower surface of the wiring substrate 2, for example. It may be formed as follows. The via conductor 13 is formed of a conductive material. The conductive material includes, for example, copper, silver, gold, aluminum, nickel, or chromium. The linear expansion coefficient of the via conductor 13 is desirably set to, for example, 12 ppm / ° C. or more and 20 ppm / ° C. or less.

導電層７は、基体５の上面及び下面に形成されており、スルーホール導体１１と電気的に接続されている。また、導電層７は、絶縁層６の上面及び下面に形成されており、ビア導体１３と電気的に接続されている。導電層７は、後述するように、電子部品４に電気的に接続され、電子部品４から供給される電気信号又は電子部品４へ供給される電気信号を伝達する信号線路としての機能、又は、電子部品４への電源を供給する電源線としての機能を有する。なお、導電層７を構成する導電材料は、例えば銅、銀、金、ニッケル、クロム、チタン、モリブデン、タングステン又はジルコニウムあるいはこれらの合金等を含む。なお、導電層７の線膨張係数は、例えば１２ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定されていることが望ましい。   The conductive layer 7 is formed on the upper surface and the lower surface of the base 5 and is electrically connected to the through-hole conductor 11. The conductive layer 7 is formed on the upper and lower surfaces of the insulating layer 6 and is electrically connected to the via conductor 13. As will be described later, the conductive layer 7 is electrically connected to the electronic component 4 and functions as a signal line for transmitting an electric signal supplied from the electronic component 4 or an electric signal supplied to the electronic component 4, or It has a function as a power line for supplying power to the electronic component 4. The conductive material constituting the conductive layer 7 includes, for example, copper, silver, gold, nickel, chromium, titanium, molybdenum, tungsten, zirconium, or an alloy thereof. The linear expansion coefficient of the conductive layer 7 is preferably set to 12 ppm / ° C. or more and 20 ppm / ° C. or less, for example.

電子部品４は、バンプ３を介して導電層７に電気的に接続されている。バンプ３の材料には、導電材料が用いられる。導電材料は、例えば銅、銀、亜鉛、錫、インジウム、ビスマス又はアンチモン等を含む。電子部品４としては、半導体素子又はコンデンサ等を用いても構わない。半導体素子としては、例えばＩＣ若しくはＬＳＩ等を用いても構わない。半導体素子の材料としては、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いても構わない。また、電子部品４の厚み寸法は、例えば０．１ｍｍから１ｍｍのものを使用することが望ましい。   The electronic component 4 is electrically connected to the conductive layer 7 via the bump 3. A conductive material is used as the material of the bump 3. The conductive material includes, for example, copper, silver, zinc, tin, indium, bismuth or antimony. As the electronic component 4, a semiconductor element or a capacitor may be used. For example, an IC or LSI may be used as the semiconductor element. As a material of the semiconductor element, silicon, germanium, gallium arsenide, gallium arsenide phosphorus, gallium nitride, silicon carbide, or the like may be used. The thickness of the electronic component 4 is desirably 0.1 mm to 1 mm, for example.

次に、基体５を構成する繊維層８について、より詳細に説明する。   Next, the fiber layer 8 constituting the substrate 5 will be described in more detail.

図２に示すように、繊維層８は、第１繊維層８ａと第２繊維層８ｂとを有する。   As shown in FIG. 2, the fiber layer 8 includes a first fiber layer 8a and a second fiber layer 8b.

第１繊維層８ａは、複数の単繊維９として第１方向に平行に伸長した複数の第１単繊維９ａを有するとともに、樹脂１０として第１単繊維９ａを被覆する第１樹脂１０ａを有する。   The first fiber layer 8 a includes a plurality of first single fibers 9 a extending in parallel with the first direction as the plurality of single fibers 9, and a first resin 10 a that covers the first single fibers 9 a as the resin 10.

複数の第１単繊維９ａは、第１方向に平行に伸長した構成を有する。第１繊維層８ａの厚みは、３０μｍ以上２００μｍ以下に設定されていることが望ましい。また、第１単繊維９ａの長手方向に直交する断面積は、２０μｍ２以上２００μｍ２以下に設定されていることが望ましい。また、第１単繊維９ａの長手方向への線膨張係数は、−１０ｐｐｍ／℃以上１０ｐｐｍ／℃以下に設定されていることが望ましい。第１単繊維９ａは、このような特性を有する材料として、低熱膨張樹脂を含むことが望ましい。また、第１樹脂１０ａのフィラーの含有率は、１０体積％以上６５体積％以下に設定されていることが望ましい。なお、フィラーの含有率の測定は、例えば、測定する基板を切断して断面を鏡面状態に研摩し、走査電子顕微鏡を用いて、かかる断面を観察することにより、行うことができる。 The plurality of first single fibers 9a has a configuration extending in parallel with the first direction. The thickness of the first fiber layer 8a is preferably set to 30 μm or more and 200 μm or less. The cross-sectional area perpendicular to the longitudinal direction of the first single fiber 9a is preferably set to 20 μm 2 or more and 200 μm 2 or less. Moreover, it is desirable that the linear expansion coefficient in the longitudinal direction of the first single fiber 9a is set to −10 ppm / ° C. or more and 10 ppm / ° C. or less. The first single fiber 9a desirably includes a low thermal expansion resin as a material having such characteristics. Further, the filler content of the first resin 10a is preferably set to 10% by volume or more and 65% by volume or less. The filler content can be measured, for example, by cutting the substrate to be measured, polishing the cross section to a mirror state, and observing the cross section using a scanning electron microscope.

第２繊維層８ｂは、単繊維９として第２方向及び第３方向に織り込まれた第２単繊維９ｂを有するとともに、樹脂１０として第２単繊維９ｂを被覆する第２樹脂１０ｂを有する。第２方向及び第３方向は、例えば直交していることが望ましい。その結果、第２繊維層８ｂの材料特性の異方性を低減できる。また、第２方向及び第３方向は、どちらか一方が第１方向と平行であることが望ましい。第２繊維層８ｂの厚みは、１０μｍ以上１００μｍ以下に設定されていることが望ましい。また、第２単繊維９ｂの長手方向に直交する断面積は、１０μｍ２以上７０μｍ２以下に設定されていることが望ましい。また、第２単繊維９ｂの長手方向への線膨張係数は、−１０ｐｐｍ／℃以上１０ｐｐｍ／℃以下に設定されていることが望ましい。第２単繊維９ｂは、このような特性を有する材料として、低熱膨張ガラス繊維を含むことが望ましい。また、第２樹脂１０ｂのフィラーの含有率は、１０体積％以上６５体積％以下に設定されていることが望ましい。 The second fiber layer 8 b includes the second single fiber 9 b woven in the second direction and the third direction as the single fiber 9, and the second resin 10 b that covers the second single fiber 9 b as the resin 10. The second direction and the third direction are preferably orthogonal, for example. As a result, the anisotropy of the material properties of the second fiber layer 8b can be reduced. In addition, it is desirable that one of the second direction and the third direction is parallel to the first direction. The thickness of the second fiber layer 8b is preferably set to 10 μm or more and 100 μm or less. The cross-sectional area perpendicular to the longitudinal direction of the second single fiber 9b is desirably set to 10 μm 2 or more and 70 μm 2 or less. Moreover, it is desirable that the linear expansion coefficient in the longitudinal direction of the second single fiber 9b is set to -10 ppm / ° C or more and 10 ppm / ° C or less. As for the 2nd single fiber 9b, it is desirable to contain a low thermal expansion glass fiber as a material which has such a characteristic. In addition, the filler content of the second resin 10b is preferably set to 10% by volume or more and 65% by volume or less.

本実施形態の配線基板２において、複数の繊維層８の最上層は、第２繊維層８ｂからなる。ここで、複数の第２単繊維９ｂは、第２方向及び第３方向に織り込まれた構成を有しており、第２方向に平行に伸長した第２単繊維９ｂ１が、第３方向に平行に伸長した複数の第２単繊維９ｂ２の上下を交互に交差している。このため、第２単繊維９ｂ１と第２樹脂１０ｂとの間で生じた剥離が第２方向に沿って進行しようとしても、第２単繊維９ｂ１と第２単繊維９ｂ２との交差領域で良好にかかる剥離の伸長は抑制される。それ故、第２繊維層８ｂの周囲に発生する剥離部分の長さが、第１繊維層８ａと比較して、短くなる。その結果、かかる剥離部分を起点と指摘５の厚み方向へ成長しようとするクラックの発生確率が低減される。したがって、繊維層８の最上層に第２繊維層８ｂを配置すると、繊維層８の最上層に第１繊維層８ａを配置する場合に比べ、導電層７に近い繊維層８の最上層を起点として、基体５の厚み方向へ成長するクラックが発生する可能性を低減し、かかるクラックが導電層７に到達することを抑制できる。   In the wiring board 2 of the present embodiment, the uppermost layer of the plurality of fiber layers 8 is composed of the second fiber layer 8b. Here, the plurality of second single fibers 9b have a configuration woven in the second direction and the third direction, and the second single fibers 9b1 extending in parallel to the second direction are parallel to the third direction. The upper and lower sides of the plurality of second single fibers 9b2 that are elongated to each other are alternately crossed. For this reason, even if the peeling that occurs between the second single fiber 9b1 and the second resin 10b proceeds along the second direction, it is favorable in the intersection region of the second single fiber 9b1 and the second single fiber 9b2. Such elongation of peeling is suppressed. Therefore, the length of the peeled portion generated around the second fiber layer 8b is shorter than that of the first fiber layer 8a. As a result, the probability of occurrence of a crack that attempts to grow in the thickness direction indicated by the point 5 is reduced. Therefore, when the second fiber layer 8b is arranged at the uppermost layer of the fiber layer 8, the uppermost layer of the fiber layer 8 close to the conductive layer 7 is started as compared with the case where the first fiber layer 8a is arranged at the uppermost layer of the fiber layer 8. As a result, it is possible to reduce the possibility of cracks growing in the thickness direction of the substrate 5 and to prevent the cracks from reaching the conductive layer 7.

また、第２繊維層８ｂは、少なくとも２方向に平行に伸長した複数の第２単繊維９ｂを有しているため、基体５内の第１繊維層８ａにて、基体５の厚み方向へ伸長するクラックが生じた場合、かかるクラックが、第２単繊維９ｂに接触しやすくなり、クラックの進行が抑制されやすくなる。その結果、かかるクラックが基体５上に形成された導電層７に達する可能性を低減できる。   Further, since the second fiber layer 8b has a plurality of second single fibers 9b extending in parallel in at least two directions, the first fiber layer 8a in the substrate 5 extends in the thickness direction of the substrate 5. When a crack is generated, the crack easily comes into contact with the second single fiber 9b, and the progress of the crack is easily suppressed. As a result, the possibility that such cracks reach the conductive layer 7 formed on the substrate 5 can be reduced.

複数の繊維層８は、最上層より下層に第１繊維層８ａを有する。ここで、複数の第１単繊維９ａは、第１方向に平行に伸長した構成を有しており、複数の第１単繊維９ａの長手方向は、第１方向に平行である。その結果、第１単繊維９ａは、第２単繊維９ｂ１が複数の第２単繊維９ｂ２の上下を交互に交差している第２単繊維９ｂと比較して、凹凸の生じやすい交差領域が少ないため、第１繊維層８ａは、上面及び下面の平坦性が高い。したがって、複数の繊維層８の最上層より下層に第１繊維層８ａを用いることにより、基体５の上面及び下面の平坦性を高めることができる。   The plurality of fiber layers 8 have a first fiber layer 8a below the uppermost layer. Here, the plurality of first single fibers 9a have a configuration extending in parallel to the first direction, and the longitudinal direction of the plurality of first single fibers 9a is parallel to the first direction. As a result, the first single fiber 9a has less intersecting regions where the second single fiber 9b1 is more likely to be uneven as compared to the second single fiber 9b in which the second single fiber 9b1 alternately crosses the top and bottom of the plurality of second single fibers 9b2. Therefore, the first fiber layer 8a has high flatness on the upper surface and the lower surface. Therefore, by using the first fiber layer 8a below the uppermost layer of the plurality of fiber layers 8, the flatness of the upper surface and the lower surface of the substrate 5 can be improved.

また、第１単繊維９ａは、第２単繊維９ｂ１が複数の第２単繊維９ｂ２の上下を交互に交差している第２単繊維９ｂと比較して、長手方向における撓みが低減されているため、第１繊維層８ａは、配線基板２に熱が印加された際、かかる撓みの解消に起因する熱膨張が、低減されている。したがって、第１繊維層８ａを用いることにより、配線基板２に熱が印加された際、基体５の平面方向への熱膨張を低減することができる。   Further, the first single fiber 9a is less bent in the longitudinal direction than the second single fiber 9b in which the second single fiber 9b1 alternately intersects the top and bottom of the plurality of second single fibers 9b2. Therefore, in the first fiber layer 8a, when heat is applied to the wiring board 2, thermal expansion resulting from the elimination of such bending is reduced. Therefore, by using the first fiber layer 8a, when the heat is applied to the wiring board 2, the thermal expansion of the base 5 in the plane direction can be reduced.

また、第１単繊維９ａは、第２方向及び第３方向に織り込まれた第２単繊維９ｂと比較して、繊維間の間隙が少なく、かかる間隙に充填される第１樹脂１０ａの量を低減されているため、第１繊維層８ａは、平面方向への線膨張係数が低減されている。したがって、第１繊維層８ａを用いることにより、基体５の平面方向への線膨張係数を低減できる。   Further, the first single fiber 9a has a smaller gap between the fibers than the second single fiber 9b woven in the second direction and the third direction, and the amount of the first resin 10a filled in the gap is reduced. Since the first fiber layer 8a is reduced, the linear expansion coefficient in the plane direction is reduced. Therefore, the linear expansion coefficient in the plane direction of the base 5 can be reduced by using the first fiber layer 8a.

複数の繊維層８は、第１繊維層８ａを複数有することが望ましい。この場合、複数の第１繊維層８ａは、第１方向が互いに直交する２つの隣接する第１繊維層８ａ同士を１組として、複数組からなることが望ましい。また、基体５の厚み方向（Ｚ方向）に垂直な面（ＸＹ平面）であって基体５の中心に位置する面に対して、対称な位置に配置された第１繊維層８ａ同士は、第１方向が互いに平行であることが望ましい。その結果、第１単繊維９ａの長手方向と長手方向に直交する方向との線膨張係数が異なることに起因する、基体５内の熱膨張の偏りを低減し、基体５の反りを低減できる。   The plurality of fiber layers 8 desirably have a plurality of first fiber layers 8a. In this case, the plurality of first fiber layers 8a are preferably composed of a plurality of sets, each set of two adjacent first fiber layers 8a whose first directions are orthogonal to each other. In addition, the first fiber layers 8a arranged in symmetrical positions with respect to the plane (XY plane) perpendicular to the thickness direction (Z direction) of the base 5 and located at the center of the base 5 are the first It is desirable that one direction is parallel to each other. As a result, it is possible to reduce the bias of thermal expansion in the base 5 due to the difference in linear expansion coefficient between the longitudinal direction of the first single fibers 9a and the direction orthogonal to the longitudinal direction, and the warpage of the base 5 can be reduced.

複数の繊維層８の最下層は、第２繊維層８ｂからなることが望ましい。その結果、繊維層８の最上層が第２繊維層８ｂからなる場合と同様に、最下層の第２繊維層８ｂにて、厚み方向に成長するクラックが発生する可能性が低減しており、また、クラックの進行が抑制されやすいため、かかるクラックが基体５の下面に形成された導電層７に達する可能性を低減できる。また、繊維層８の最上層及び最下層を第２繊維層８ｂとすることにより、繊維層８の最上層及び最下層に配置される層同士の線膨張係数の差を低減できる。その結果、配線基板２に熱が印加された際に、基体５の上面及び下面における熱膨張の差を低減できるため、基体５の反りを低減できる。   The lowermost layer of the plurality of fiber layers 8 is preferably composed of the second fiber layer 8b. As a result, as in the case where the uppermost layer of the fiber layer 8 is composed of the second fiber layer 8b, the possibility of occurrence of cracks growing in the thickness direction in the lowermost second fiber layer 8b is reduced, Further, since the progress of cracks is easily suppressed, the possibility that such cracks reach the conductive layer 7 formed on the lower surface of the substrate 5 can be reduced. Moreover, the difference of the linear expansion coefficient of the layers arrange | positioned at the uppermost layer and the lowest layer of the fiber layer 8 can be reduced by making the uppermost layer and the lowest layer of the fiber layer 8 into the 2nd fiber layer 8b. As a result, when heat is applied to the wiring board 2, the difference in thermal expansion between the upper surface and the lower surface of the substrate 5 can be reduced, so that the warpage of the substrate 5 can be reduced.

第２繊維層８ｂの厚みは、第１繊維層８ａの厚みより小さいことが望ましい。ここで、上述のように、配線基板２に熱が印加された際に、第１単繊維９ａは第１方向に平行に伸長していることにより熱膨張が低減されるため、熱膨張が小さくなりやすい第１繊維層８ａの厚みを大きくし、熱膨張が大きくなりやすい第２繊維層８ｂの厚みを小さくすることにより、基体５の熱膨張を低減し、配線基板２と電子部品４との熱膨張の差を低減できる。なお、厚みは、基体５の厚み方向への長さをいう。また、第１繊維層８ａと第２繊維層８ｂとの厚みの差は、２０μｍ以上２００μｍ以下に設定されていることが望ましい。   The thickness of the second fiber layer 8b is preferably smaller than the thickness of the first fiber layer 8a. Here, as described above, when heat is applied to the wiring board 2, the first single fiber 9 a extends in parallel with the first direction, so that the thermal expansion is reduced. Therefore, the thermal expansion is small. By increasing the thickness of the first fiber layer 8a that tends to be increased and decreasing the thickness of the second fiber layer 8b that is likely to increase thermal expansion, the thermal expansion of the base 5 is reduced, and the wiring board 2 and the electronic component 4 are reduced. The difference in thermal expansion can be reduced. The thickness refers to the length of the substrate 5 in the thickness direction. The difference in thickness between the first fiber layer 8a and the second fiber layer 8b is preferably set to 20 μm or more and 200 μm or less.

第２単繊維９ｂの長手方向に直交する断面積は、第１単繊維９ａの長手方向に直交する断面積より小さいことが望ましい。その結果、第２方向及び第３方向に織り込まれた第２単繊維９ｂ間の間隙を小さくできるため、基体５内の第１繊維層８ａにて、基体５の厚み方向へ成長するクラックが生じた場合、かかるクラックの進行を第２単繊維９ｂにより抑制することができる。また、第２単繊維９ｂの長手方向に直交する断面積を小さくすることにより、かかる交差領域に生じる凹凸の差を低減し、基体５の上面及び下面の平坦性を高めることができる。なお、第１単繊維９ａと第２単繊維９ｂとの長手方向に直交する断面積の差は、１０μｍ２以上１９０μｍ２以下に設定されていることが望ましい。 The cross-sectional area perpendicular to the longitudinal direction of the second single fiber 9b is preferably smaller than the cross-sectional area perpendicular to the longitudinal direction of the first single fiber 9a. As a result, since the gap between the second single fibers 9b woven in the second direction and the third direction can be reduced, a crack that grows in the thickness direction of the base 5 occurs in the first fiber layer 8a in the base 5. In this case, the progress of the crack can be suppressed by the second single fiber 9b. Further, by reducing the cross-sectional area perpendicular to the longitudinal direction of the second single fiber 9b, the difference in unevenness generated in the intersecting region can be reduced, and the flatness of the upper surface and the lower surface of the substrate 5 can be improved. The difference in cross-sectional area perpendicular to the longitudinal direction of the first single fiber 9a and the second single fiber 9b is preferably set to 10 μm 2 or more and 190 μm 2 or less.

第２樹脂１０ｂのフィラーの含有率は、第１樹脂１０ａのフィラーの含有率より大きいことが望ましい。その結果、第２繊維層８ｂの線膨張係数を低減できるため、基体５の線膨張係数を低減するとともに、配線基板２に熱が印加された際に、第１繊維層８ａと第２繊維層８ｂとの熱膨張の差を低減し、第１繊維層８ａと第２繊維層８ｂとの剥離を低減できる。また、第２樹脂１０ｂのフィラーの含有率を高めることにより、繊維層８の最上層及び最下層に配置された第２繊維層１０ｂの剛性を高めることができる。その結果、配線基板２の反りを低減できる。なお、第１樹脂１０ａと第２樹脂１０ｂとのフィラーの含有率の差は、４０体積％以下に設定されていることが望ましい。   The filler content of the second resin 10b is preferably greater than the filler content of the first resin 10a. As a result, since the linear expansion coefficient of the second fiber layer 8b can be reduced, the linear expansion coefficient of the base 5 is reduced, and when heat is applied to the wiring board 2, the first fiber layer 8a and the second fiber layer The difference in thermal expansion from 8b can be reduced, and peeling between the first fiber layer 8a and the second fiber layer 8b can be reduced. Moreover, the rigidity of the 2nd fiber layer 10b arrange | positioned at the uppermost layer and the lowest layer of the fiber layer 8 can be improved by raising the content rate of the filler of 2nd resin 10b. As a result, warpage of the wiring board 2 can be reduced. The difference in filler content between the first resin 10a and the second resin 10b is desirably set to 40% by volume or less.

次に、上述した配線基板２を含む実装構造体１の製造方法を、図３から図７に基づいて説明する。   Next, a method for manufacturing the mounting structure 1 including the above-described wiring board 2 will be described with reference to FIGS.

（１）図３Ａに示すように、第１繊維シート８ａｘ及び第２繊維シート８ｂｘを準備する。第１繊維シート８ａｘは、複数の第１単繊維９ａが第１方向に平行に伸長した構成の基材に、未硬化の樹脂である第１樹脂前駆体１０ａｘを、含浸させることにより準備する。また、第２繊維シート８ｂｘは、複数の第２単繊維９ｂが第２方向及び第３方向に織り込まれた構成の基材に、未硬化の樹脂である第２樹脂前駆体１０ｂｘを、含浸させることにより準備する。なお、未硬化の樹脂は、ＩＳＯ４７２：１９９９に準ずるＡ‐ステージ又はＢ‐ステージの状態の樹脂である。 (1) As shown in FIG. 3A, providing a first fiber sheet 8ax and second fiber sheet 8Bx. The first fiber sheet 8ax is prepared by impregnating a base material having a configuration in which a plurality of first single fibers 9a are extended in parallel with the first direction with a first resin precursor 10ax that is an uncured resin. Further, the second fiber sheet 8bx impregnates a base material having a configuration in which a plurality of second single fibers 9b are woven in the second direction and the third direction with the second resin precursor 10bx that is an uncured resin. Prepare by. The uncured resin is a resin in an A-stage or B-stage according to ISO 472: 1999.

（２）図３Bに示すように、第１繊維シート８ａｘ及び第２繊維シート８ｂｘを積層し、加熱加圧をすることにより、基体５を準備する。ここで、第１繊維シート８ａｘ及び第２繊維シート８ｂｘの積層は、最上層が第２繊維シート８ｂｘとなるように行われる。かかる加熱加圧の際に、第１樹脂前駆体１０ａｘ及び第２樹脂前駆体１０ｂｘが熱硬化して第１樹脂１０ａ及び第２樹脂１０ｂとなり、第１繊維シート８ａｘ及び第２繊維シート８ｂｘが第１繊維層８ａ及び第２繊維層８ｂとなる。なお、加熱加圧の際に加熱する温度は、第１樹脂１０ａ及び第２樹脂１０ｂの硬化開始温度以上第１樹脂１０ａ及び第２樹脂１０ｂの熱分解温度未満に設定されていることが望ましい。なお、基体５の厚みは、例えば０．１ｍｍ以上１．２ｍｍ以下に設定されていることが望ましい。また、硬化開始温度は、樹脂が、ＩＳＯ４７２：１９９９に準ずるＣ‐ステージの状態となる温度である。また、熱分解温度は、ＩＳＯ１１３５８：１９９７に準ずる熱重量測定において、樹脂の質量が５％減少する温度である。   (2) As shown in FIG. 3B, the first fiber sheet 8ax and the second fiber sheet 8bx are stacked and heated and pressurized to prepare the base body 5. Here, the lamination of the first fiber sheet 8ax and the second fiber sheet 8bx is performed such that the uppermost layer is the second fiber sheet 8bx. During the heating and pressing, the first resin precursor 10ax and the second resin precursor 10bx are thermoset to become the first resin 10a and the second resin 10b, and the first fiber sheet 8ax and the second fiber sheet 8bx are the first. It becomes the 1st fiber layer 8a and the 2nd fiber layer 8b. In addition, it is desirable that the temperature for heating and pressurization is set to be equal to or higher than the curing start temperature of the first resin 10a and the second resin 10b and lower than the thermal decomposition temperature of the first resin 10a and the second resin 10b. The thickness of the base 5 is preferably set to, for example, 0.1 mm or more and 1.2 mm or less. The curing start temperature is a temperature at which the resin becomes a C-stage according to ISO 472: 1999. The thermal decomposition temperature is a temperature at which the mass of the resin is reduced by 5% in thermogravimetry according to ISO11358: 1997.

（３）図３Ｃに示すように、基体５に、厚み方向に貫通したスルーホールＳを形成する。スルーホールＳは、例えば直上から基体５にレーザーを照射することにより、形成することができる。また、スルーホールＳは、数個形成されることが望ましい。また、スルーホールＳの幅は、例えば０．１ｍｍ以上１ｍｍ以下に設定されていることが望ましい。   (3) As shown in FIG. 3C, a through hole S penetrating in the thickness direction is formed in the base 5. The through hole S can be formed, for example, by irradiating the substrate 5 with a laser from directly above. Further, it is desirable that several through holes S are formed. Further, it is desirable that the width of the through hole S is set to, for example, 0.1 mm or more and 1 mm or less.

ここで、第２単繊維９ｂが、低熱膨張樹脂と比較して耐熱性の高い低熱膨張ガラス繊維を含む場合、第２単繊維９ｂの断面積又は厚みが小さいと、レーザーを照射する際に第２繊維シート８ｂｘを容易に貫通することができる。その結果、レーザーの照射時間を短縮し、配線基板２の生産性を向上させることができる。   Here, in the case where the second single fiber 9b includes a low thermal expansion glass fiber having higher heat resistance than the low thermal expansion resin, if the second single fiber 9b has a small cross-sectional area or thickness, the second single fiber 9b is subjected to laser irradiation. The two-fiber sheet 8bx can be easily penetrated. As a result, the laser irradiation time can be shortened and the productivity of the wiring board 2 can be improved.

（４）図４Ａに示すように、基体５の表面に導電材料を被着させて、導電材料層７ｗを形成する。導電材料層７ｗは、スルーホールＳの内壁面にて、円筒状のスルーホール導体１１を構成する。かかる導電材料層７ｗは、例えば無電解めっき、蒸着法、ＣＶＤ法又はスパッタリング法等により形成される。   (4) As shown in FIG. 4A, a conductive material is deposited on the surface of the base 5 to form a conductive material layer 7w. The conductive material layer 7 w forms a cylindrical through-hole conductor 11 on the inner wall surface of the through-hole S. The conductive material layer 7w is formed by, for example, electroless plating, vapor deposition, CVD, sputtering, or the like.

（５）図４Bに示すように、円筒状のスルーホール導体１１の内部に、樹脂材料等を充填し、絶縁体１２を形成する。   (5) As shown in FIG. 4B, the insulator 12 is formed by filling the cylindrical through-hole conductor 11 with a resin material or the like.

（６）導電材料を絶縁体１２の露出部に被着させて、導電材料層７ｗを絶縁体１２の露出部に形成する。かかる導電材料は、例えば無電解めっき法、蒸着法、ＣＶＤ法又はスパッタリング法等により被着される。   (6) A conductive material is deposited on the exposed portion of the insulator 12 to form the conductive material layer 7 w on the exposed portion of the insulator 12. Such a conductive material is deposited by, for example, an electroless plating method, a vapor deposition method, a CVD method, a sputtering method, or the like.

（７）図４Ｃに示すように、導電材料層７ｗをパターニングし、第２導電層７ｂを形成する。導電材料層７ｗのパターニングは、従来周知のフォトリソグラフィー技術、エッチング等を用いて行われる。   (7) As shown in FIG. 4C, the conductive material layer 7w is patterned to form the second conductive layer 7b. The patterning of the conductive material layer 7w is performed using a conventionally well-known photolithography technique, etching, or the like.

（８）図５Ａ及び図５Bに示すように、導電層７上に、接着層６ａを介して樹脂層６ｂを貼り合わせる。貼り合わせは、加熱加圧により行われる。加熱加圧は、例えば加熱プレス機を用いて、行われる。以上のようにして、接着層６ａと樹脂層６ｂとから成る絶縁層６を形成することができる。   (8) As shown in FIGS. 5A and 5B, the resin layer 6b is bonded onto the conductive layer 7 via the adhesive layer 6a. Bonding is performed by heating and pressing. Heating and pressing are performed using, for example, a heating press. As described above, the insulating layer 6 composed of the adhesive layer 6a and the resin layer 6b can be formed.

（９）図６Ａに示すように、絶縁層６にビア孔Ｖを形成し、ビア孔Ｖ内に導電層７の少なくとも一部を露出させる。ビア孔Ｖの形成は、例えばＹＡＧレーザー装置又は炭酸ガスレーザー装置を用いる。ビア孔Ｖは、樹脂層６ｂの上面に対して、垂直方向からレーザー光が照射されることによって形成される。なお、ビア孔Ｖは、レーザー光の出力を調整することによって、樹脂層６ｂの上面から基体５の上面に向かって開口幅が狭くなるように形成することができる。   (9) As shown in FIG. 6A, a via hole V is formed in the insulating layer 6, and at least a part of the conductive layer 7 is exposed in the via hole V. For example, a YAG laser device or a carbon dioxide gas laser device is used to form the via hole V. The via hole V is formed by irradiating the upper surface of the resin layer 6b with laser light from the vertical direction. The via hole V can be formed so that the opening width becomes narrower from the upper surface of the resin layer 6 b toward the upper surface of the substrate 5 by adjusting the output of the laser beam.

（１０）図６Bに示すように、ビア孔Ｖにビア導体１３を形成し、絶縁層６の上面に導電層７を形成する。ビア導体１３及び導電層７は、従来周知のセミアディティブ法、サブトラクティブ法又はフルアディティブ法等により形成され、なかでもセミアディティブ法により形成されることが望ましい。以上のようにして、配線基板２を作製することができる。   (10) As shown in FIG. 6B, the via conductor 13 is formed in the via hole V, and the conductive layer 7 is formed on the upper surface of the insulating layer 6. The via conductor 13 and the conductive layer 7 are formed by a conventionally known semi-additive method, subtractive method, full-additive method, or the like, and it is desirable that the via conductor 13 and the conductive layer 7 be formed by the semi-additive method. The wiring board 2 can be produced as described above.

なお、（８）から（１０）の工程を繰り返すことにより、多層配線の配線基板２も作製できる。   In addition, the wiring board 2 of a multilayer wiring can also be produced by repeating the steps (8) to (10).

（１１）図７に示すように、配線基板２に電子部品４をバンプ３を介してフリップチップ実装することにより、実装構造体１を作製できる。   (11) As shown in FIG. 7, the mounting structure 1 can be manufactured by flip-chip mounting the electronic component 4 on the wiring board 2 via the bumps 3.

本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。   The present invention is not limited to the above-described embodiments, and various changes and improvements can be made without departing from the scope of the present invention.

例えば、上述した本発明の実施形態においては、基体５の上面及び下面に形成される絶縁層６が１層である構成を例に説明したが、絶縁層６は複数層であっても構わない。また、上述した本発明の実施形態は、電子部品４を配線基板２の上面にフリップチップ実装した構成に関して説明したが、電子部品４を配線基板２の上面にワイヤボンディング実装しても構わない。   For example, in the above-described embodiment of the present invention, the configuration in which the insulating layer 6 formed on the upper surface and the lower surface of the substrate 5 is one layer has been described as an example. However, the insulating layer 6 may have a plurality of layers. . In the above-described embodiment of the present invention, the electronic component 4 is flip-chip mounted on the upper surface of the wiring substrate 2. However, the electronic component 4 may be mounted on the upper surface of the wiring substrate 2 by wire bonding.

また、上述した本発明の実施形態においては、繊維層８が最上層及び最下層に第２繊維層８ｂを有する構成に関して説明したが、繊維層８は他の層にも第２繊維層８ｂを有していても構わない。この場合、第２繊維層８ｂは、第１方向が互いに直交する２つの隣接する１組の第１繊維層８ａの直上及び直下に位置することが望ましい。   Moreover, in embodiment of this invention mentioned above, although the fiber layer 8 demonstrated regarding the structure which has the 2nd fiber layer 8b in the uppermost layer and the lowest layer, the fiber layer 8 also has the 2nd fiber layer 8b also in another layer. You may have. In this case, it is desirable that the second fiber layer 8b is located immediately above and immediately below two sets of adjacent first fiber layers 8a whose first directions are orthogonal to each other.

また、上述した本発明の実施形態においては、（３）の工程にて、基体５にレーザーを照射することによりスルーホールＳを形成する製造方法を例に説明したが、基体５にドリル加工を行うことによりスルーホールＳを形成しても構わない。   In the embodiment of the present invention described above, the manufacturing method in which the through hole S is formed by irradiating the base 5 with a laser in the step (3) has been described as an example. By doing so, the through hole S may be formed.

また、上述した本発明の実施形態においては、（４）の工程にて、基体５の表面に導電材料を被着させて、導電材料層７ｗを形成する製造方法を例に説明したが、（２）の工程にて、第１繊維シート８ａｘ及び第２繊維シート８ｂｘを積層する際に、最上層及び最下層に銅箔を積層し、（４）の工程にて、銅箔の表面及びスルーホールＳの内壁面に導電材料を被着させることにより、導電材料層７ｗを形成しても構わない。   In the embodiment of the present invention described above, the manufacturing method in which the conductive material layer 7w is formed by depositing the conductive material on the surface of the substrate 5 in the step (4) has been described as an example. When laminating the first fiber sheet 8ax and the second fiber sheet 8bx in the step 2), the copper foil is laminated on the uppermost layer and the lowermost layer, and in the step (4), the surface of the copper foil and the through The conductive material layer 7w may be formed by depositing a conductive material on the inner wall surface of the hole S.

また、上述した本発明の実施形態においては、（７）の工程にて、基体５の上面及び下面における導電層７のパターニングを、フォトリソグラフィー技術、エッチング等を用いたサブトラクティブ法により行う製造方法を例に説明したが、セミアディティブ法又はフルアディティブ法等により導電層７のパターニングを行っても構わない。   In the above-described embodiment of the present invention, in the step (7), the conductive layer 7 is patterned on the upper surface and the lower surface of the substrate 5 by a subtractive method using a photolithography technique, etching, or the like. However, the conductive layer 7 may be patterned by a semi-additive method or a full additive method.

本発明の一実施形態にかかる実装構造体の断面図である。It is sectional drawing of the mounting structure concerning one Embodiment of this invention. 図１に示す実装構造体のＸ１部分の拡大図である。It is an enlarged view of the X1 part of the mounting structure shown in FIG. 図３Ａ、図３Ｂ及び図３Ｃは、図１に示す実装構造体の製造工程を説明する断面図である3A, 3B, and 3C are cross-sectional views illustrating a manufacturing process of the mounting structure shown in FIG. 図４Ａ、図４Ｂ及び図４Ｃは、図１に示す実装構造体の製造工程を説明する断面図である。4A, 4B, and 4C are cross-sectional views illustrating a manufacturing process of the mounting structure shown in FIG. 図５Ａ及び図５Ｂは、図１に示す実装構造体の製造工程を説明する断面図である5A and 5B are cross-sectional views illustrating a manufacturing process of the mounting structure shown in FIG. 図６Ａ及び図６Ｂは、図１に示す実装構造体の製造工程を説明する断面図である。6A and 6B are cross-sectional views illustrating a manufacturing process of the mounting structure shown in FIG. 図１に示す実装構造体の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the mounting structure shown in FIG.

符号の説明Explanation of symbols

１ 実装構造体
２ 配線基板
３ バンプ
４ 電子部品
５ 基体
６ 絶縁層
６ａ 接着層
６ｂ 樹脂層
７ 導電層
７ｗ 導電材料層
８ 繊維層
８ａ 第１繊維層
８ａｘ 第１繊維シート
８ｂ 第２繊維層
８ｂｘ 第２繊維シート
９ 単繊維
９ａ 第１単繊維
９ｂ 第２単繊維
１０ 樹脂
１０ａ 第１樹脂
１０ｂ 第２樹脂
１１ スルーホール導体
１２ 絶縁体
１３ ビア導体
Ｓ スルーホール
Ｖ ビア孔 DESCRIPTION OF SYMBOLS 1 Mounting structure 2 Wiring board 3 Bump 4 Electronic component 5 Base body 6 Insulating layer 6a Adhesive layer 6b Resin layer 7 Conductive layer 7w Conductive material layer 8 Fiber layer
8a 1st fiber layer 8ax 1st fiber sheet 8b 2nd fiber layer 8bx 2nd fiber sheet 9 Single fiber 9a 1st single fiber 9b 2nd single fiber 10 Resin 10a 1st resin 10b 2nd resin 11 Through-hole conductor 12 Insulator 13 Via conductor S Through hole V Via hole

Claims (6)

複数の単繊維と該単繊維を被覆する樹脂とを有する繊維層を複数積層してなる基体と、
前記基体上に形成された導電層と、
を備え、
前記複数の繊維層は、当該繊維層内において、前記複数の単繊維が第１方向に伸長した複数の第１繊維層と、前記複数の単繊維が第２方向及び該第２方向に直交する第３方向に織り込まれた複数の第２繊維層と、を有し、
前記複数の繊維層の最上層及び最下層は、前記第２繊維層からなり、
前記複数の第１繊維層は、１つの前記第１繊維層の前記第１方向と別の前記第１繊維層の前記第１方向とが互いに直交した少なくとも２つの第１繊維層を有しており、
前記第１方向は、それぞれ前記第２方向又は前記第３方向のどちらか一方と平面方向において平行であることを特徴とする配線基板。 A substrate formed by laminating a plurality of fiber layers each having a plurality of single fibers and a resin covering the single fibers;
A conductive layer formed on the substrate;
With
Wherein the plurality of fibrous layers, orthogonal in the fibrous layer, and a plurality of first fibrous layer wherein the plurality of single fibers was poured Shin in a first direction, the plurality of single fibers in the second direction and the second direction includes a plurality of second fiber layer woven into a third direction, the,
Top and bottom layers of said plurality of fibrous layers, Ri Do from the second fiber layer,
The plurality of first fiber layers include at least two first fiber layers in which the first direction of one first fiber layer and the first direction of another first fiber layer are orthogonal to each other. And
The wiring board according to claim 1, wherein the first direction is parallel to either the second direction or the third direction in a planar direction . 請求項１に記載の配線基板において、
前記基体を貫通するとともに前記導電層同士を電気的に接続するスルーホール導体と、
をさらに備え、
前記複数の単繊維は、前記スルーホール導体に接触しており、
前記第１繊維層に含まれる単繊維は、樹脂の有機繊維からなることを特徴とする配線基板。 The wiring board according to claim 1,
A through-hole conductor that penetrates through the base and electrically connects the conductive layers;
Further comprising
The plurality of single fibers are in contact with the through-hole conductor,
The wiring board, wherein the single fiber contained in the first fiber layer is made of an organic resin fiber . 請求項１に記載の配線基板において、
前記第２繊維層の厚みは、前記第１繊維層の厚みより小さいことを特徴とする配線基板。 The wiring board according to claim 1,
The wiring board according to claim 1, wherein a thickness of the second fiber layer is smaller than a thickness of the first fiber layer. 請求項１に記載の配線基板において、
前記第２繊維層に含まれる単繊維の長手方向に直交する断面積は、前記第１繊維層に含まれる単繊維の長手方向に直交する断面積より小さいことを特徴とする配線基板。 The wiring board according to claim 1,
The wiring board characterized in that a cross-sectional area perpendicular to the longitudinal direction of single fibers contained in the second fiber layer is smaller than a cross-sectional area perpendicular to the longitudinal direction of single fibers contained in the first fiber layer. 請求項１に記載の配線基板において、
前記第２繊維層に含まれる単繊維は、ガラス繊維からなることを特徴とする配線基板。 The wiring board according to claim 1 ,
Before SL filaments in the second fibrous layer, the wiring board characterized in that it consists of glass fiber. 請求項１に記載の配線基板と、
前記配線基板の上面に搭載され、前記導電層と電気的に接続される電子部品と、
を備えたことを特徴とする実装構造体。 The wiring board according to claim 1;
Electronic components mounted on the upper surface of the wiring board and electrically connected to the conductive layer;
A mounting structure characterized by comprising:
JP2008277706A 2008-10-29 2008-10-29 Wiring board and mounting structure Expired - Fee Related JP5207919B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008277706A JP5207919B2 (en) 2008-10-29 2008-10-29 Wiring board and mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008277706A JP5207919B2 (en) 2008-10-29 2008-10-29 Wiring board and mounting structure

Publications (2)

Publication Number Publication Date
JP2010109026A JP2010109026A (en) 2010-05-13
JP5207919B2 true JP5207919B2 (en) 2013-06-12

Family

ID=42298197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008277706A Expired - Fee Related JP5207919B2 (en) 2008-10-29 2008-10-29 Wiring board and mounting structure

Country Status (1)

Country Link
JP (1) JP5207919B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5705565B2 (en) * 2011-01-28 2015-04-22 京セラ株式会社 Mounting structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140902A (en) * 1997-07-18 1999-02-12 Cmk Corp Printed wiring board and manufacture thereof
JP2002069270A (en) * 2000-01-11 2002-03-08 Nippon Kayaku Co Ltd Flame-retardant halogen-free epoxy resin composition and use thereof
JP2001302736A (en) * 2000-02-17 2001-10-31 Nof Corp Polymer insulation material and its manufacturing method, and electronics-related substrate and electronic member
JP2003277579A (en) * 2002-03-22 2003-10-02 Nippon Kayaku Co Ltd Highly heat-resistant epoxy resin composition and its cured product
JP4992342B2 (en) * 2006-08-23 2012-08-08 三菱電機株式会社 Method for manufacturing printed wiring board

Also Published As

Publication number Publication date
JP2010109026A (en) 2010-05-13

Similar Documents

Publication Publication Date Title
JP5582944B2 (en) Wiring board, laminated board and laminated sheet
JP5066192B2 (en) Wiring board and mounting structure
US8957321B2 (en) Printed circuit board, mount structure thereof, and methods of producing these
JP2011228676A (en) Wiring board and mounting structure of the same
JP2011249711A (en) Wiring board and mounting structure thereof
JP2013157366A (en) Wiring board and packaging structure including the same
JP6258347B2 (en) Wiring board and mounting structure using the same
JP5436247B2 (en) Wiring board
JP5361680B2 (en) Wiring board
JP2011049289A (en) Wiring board and manufacturing method thereof
JP2009054689A (en) Wiring board, mounting board and mounting structure, and manufacturing method of wiring board
JP5019995B2 (en) WIRING BOARD, MOUNTING BOARD, MOUNTING STRUCTURE, AND WIRING BOARD MANUFACTURING METHOD
JP5705565B2 (en) Mounting structure
JP5334544B2 (en) Wiring board, mounting structure and electronic device
JP5207919B2 (en) Wiring board and mounting structure
JP4912234B2 (en) Composite board, wiring board and mounting structure
JP5288949B2 (en) Pre-preg sheet, wiring board and mounting structure
JP5258459B2 (en) Prepreg sheet, single fiber, wiring board and mounting structure
JP2010258320A (en) Wiring board and method of manufacturing the same
JP2011176111A (en) Wiring board
JP5383320B2 (en) Wiring board and mounting structure using the same
JP5909528B2 (en) Wiring board, laminated board and laminated sheet
JP2016167637A (en) Laminated wiring board and laminate
JP5004670B2 (en) Wiring board
JP2016171339A (en) Method for manufacturing wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees