JP5705565B2 - Mounting structure - Google Patents
Mounting structure Download PDFInfo
- Publication number
- JP5705565B2 JP5705565B2 JP2011016514A JP2011016514A JP5705565B2 JP 5705565 B2 JP5705565 B2 JP 5705565B2 JP 2011016514 A JP2011016514 A JP 2011016514A JP 2011016514 A JP2011016514 A JP 2011016514A JP 5705565 B2 JP5705565 B2 JP 5705565B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- mounting structure
- pad
- hole
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、電子機器(たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器およびその周辺機器)等に使用される配線基板およびその実装構造体に関するものである。 The present invention relates to a wiring board used for electronic devices (for example, various audiovisual devices, home appliances, communication devices, computer devices and peripheral devices thereof), and a mounting structure thereof.
従来、電子機器における実装構造体としては、配線基板に電子部品を実装したものが使用されている。 2. Description of the Related Art Conventionally, as a mounting structure in an electronic device, an electronic component mounted on a wiring board is used.
特許文献1には、半導体チップの電極パッド上に金属バンプを形成する工程と、該金属バンプと配線基板の金属パッドとの位置を対応させつつ、半導体チップを配線基板上に搭載する工程と、半導体チップの金属バンプをリフローすることにより、金属バンプを溶融させて電極パッドと金属パッドとを接続する工程と、を備えた実装方法が記載されている。 Patent Document 1 includes a step of forming a metal bump on an electrode pad of a semiconductor chip, a step of mounting the semiconductor chip on the wiring substrate while corresponding the positions of the metal bump and the metal pad of the wiring substrate, There is described a mounting method including a step of reflowing metal bumps of a semiconductor chip to melt the metal bumps and connect the electrode pads and the metal pads.
ところで、金属バンプをリフローさせる際に、溶融した金属バンプが位置ずれして隣接する金属バンプに接触し、金属バンプ同士が短絡することがある。その結果、実装構造体の電気的信頼性が低下しやすくなる。 By the way, when reflowing the metal bumps, the molten metal bumps may be misaligned and come into contact with adjacent metal bumps, and the metal bumps may be short-circuited. As a result, the electrical reliability of the mounting structure tends to decrease.
本発明は、電気的接続信頼性を向上させる要求に応える実装構造体を提供するものである。
The present invention is to provide a implementation structure Ru response to a request to improve the electrical connection reliability.
本発明の一形態にかかる実装構造体は、交互に積層された複数の絶縁層および導電層を備え、前記複数の絶縁層は、最外層に位置する第1絶縁層と、該第1絶縁層に接している第2絶縁層とを有し、前記導電層は、前記第1絶縁層と前記第2絶縁層との間に配された接続パッドを有し、前記第1絶縁層は、厚み方向に貫通して前記接続パッドを露出する貫通孔を具備し、前記接続パッドは、前記貫通孔の開口部に向かって突出した突起部を具備する配線基板と、該配線基板の前記貫通孔内に配された導電部材と、該導電部材を介して前記接続パッドに接続された電極パッドを有する電子部品とを備え、前記突起部は、前記電極パッドに当接していることを特徴とする。
A mounting structure according to an embodiment of the present invention includes a plurality of insulating layers and conductive layers that are alternately stacked, and the plurality of insulating layers includes a first insulating layer located at an outermost layer, and the first insulating layer. A second insulating layer in contact with the conductive layer, the conductive layer has a connection pad disposed between the first insulating layer and the second insulating layer, and the first insulating layer has a thickness A through-hole that penetrates in a direction to expose the connection pad, the connection pad having a protrusion protruding toward the opening of the through-hole, and the inside of the through-hole of the wiring board And an electronic component having an electrode pad connected to the connection pad via the conductive member, and the protrusion is in contact with the electrode pad .
本発明の一形態にかかる実装構造体によれば、電子部品を実装する際に、第1絶縁層を貫通する貫通孔内に導電部材が充填され、隣接する導電部材同士の短絡を低減することができるとともに、突起部によって接続パッドと導電部材との接続強度を高めることができる。さらに、突起部の先端部が電極パッドと当接しているため、接続パッドと電極パッドとの接続強度を高めることができるとともに、接続パッドと電極パッドとの距離を容易に調節することができ、導電部材の過不足を低減することができるため、電子部品と配線基板との電気的接続信頼性に優れた実装構造体を得ることができる。
According to the mounting structure according to an aspect of the present invention, when mounting an electronic component, the through hole penetrating the first insulating layer is filled with the conductive member, and the short circuit between the adjacent conductive members is reduced. In addition, the connection strength between the connection pad and the conductive member can be increased by the protrusion . Furthermore, since the tip of the protrusion is in contact with the electrode pad, the connection strength between the connection pad and the electrode pad can be increased, and the distance between the connection pad and the electrode pad can be easily adjusted. Since the excess and deficiency of the conductive member can be reduced, a mounting structure having excellent electrical connection reliability between the electronic component and the wiring board can be obtained.
以下に、本発明の一実施形態に係る実装構造体を例に、図面に基づいて詳細に説明する。
Hereinafter, an example engagement Ru implementation structure to an embodiment of the present invention will be described in detail with reference to the drawings.
(実装構造体)
図1(a)に示した実装構造体1は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器などの電子機器に使用されるものである。この実装構造体1は、電子部品2と、該電子部品2がフリップチップ実装された配線基板3と、電子部品2および配線基板3を電気的および機械的に接続する導電部材4と、電子部品2および配線基板3を機械的に接続する絶縁部材5と、を含んでいる。
(Mounting structure)
The mounting structure 1 shown in FIG. 1A is used for electronic devices such as various audiovisual devices, home appliances, communication devices, computer devices or peripheral devices thereof. The mounting structure 1 includes an
(電子部品)
電子部品2は、半導体基板6と、該半導体基板6上に形成された電極パッド7と、を含んでいる。
(Electronic parts)
The
半導体基板6は、例えばICまたはLSI等の半導体素子であり、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等の半導体材料により形成することができる。この半導体基板6は、厚みが例えば0.1mm以上1mm以下に設定されており、平面方向および厚み方向への熱膨張率が例えば3ppm/℃以上5ppm/℃以下に設定されている。
The
ここで、半導体基板6の熱膨張率は、市販のTMA装置を用いてJISK7197‐1991に準じた測定方法により測定される。以下、各部材の熱膨張率は、半導体基板6と同様に測定される。
Here, the thermal expansion coefficient of the
電極パッド7は、導電部材4を介して電子部品2を配線基板3に電気的に接続するための端子として機能するものであり、例えば銅、金、アルミニウム、ニッケルまたはクロムの導電材料により形成することができ、なかでも、導電性の観点から、銅を用いることが望ましい。この電極パッド7は、例えば平板状かつ円柱状であり、幅(厚み方向に沿った断面の幅)が例えば25μm以上100μm以下に設定され、厚みが例えば0.1μm以上50μm以下に設定されている。
The
(配線基板)
配線基板3は、コア基板8と、該コア基板8の上下に形成された一対の配線層9と、を含んでいる。この配線基板3は、一主面にて電子部品2が実装され、他主面にてマザーボードに実装されて外部回路に接続される。
(Wiring board)
The
(コア基板)
コア基板8は、配線基板3の強度を高めるものであり、基体10と、該基体10を厚み方向に貫通する筒状のスルーホール導体11と、該スルーホール導体11の内部に配された柱状の絶縁体12と、を含んでいる。
(Core substrate)
The
基体10は、コア基板8の主要部をなして剛性を高めるものであり、例えばエポキシ樹脂等の樹脂材料と、例えばガラスクロス等の基材と、例えば酸化ケイ素等からなる無機絶縁フィラーと、を含んでいる。この基体10は、厚みが例えば0.1mm以上1mm以下に設定され、平面方向への熱膨張率が例えば3ppm/℃以上30ppm/℃以下に設定され、厚み方向への熱膨張率が例えば12ppm/℃以上50ppm/℃以下に設定され、ヤング率が10GPa以上30GPa以下に設定されている。
The
ここで、基体10のヤング率は、MTSシステムズ社製Nano Indentor XP/DCMを用いて測定される。以下、各部材のヤング率は、基体10と同様に測定される。
Here, the Young's modulus of the
スルーホール導体11は、コア基板8の上下の配線層9を電気的に接続するものであり、例えば銅、銀、金、ニッケルまたはクロム等の導電材料により形成することができ、なかでも、導電性の観点から、銅を用いることが望ましい。
The through-
絶縁体12は、後述するビア導体15の支持面を形成するものであり、例えばエポキシ樹脂等の樹脂材料により形成することができる。
The
(配線層)
配線層9は、基体10上に積層された複数の絶縁層13と、基体10上または絶縁層13上に部分的に形成されて厚み方向に互いに離間した複数の導電層14と、絶縁層13を貫通して導電層14に接続したビア導体15と、を含んでおり、絶縁層13および導電層14は、基体10上で交互に積層されている。
(Wiring layer)
The
絶縁層13は、導電層14を支持する支持部材として機能するだけでなく、導電層14同士の短絡を防ぐ絶縁部材として機能するものであり、フィルム層16と、該フィルム層16よりもコア基板8側に配された接着層17と、を有する。この絶縁層13は、厚みが例えば5μm以上40μm以下に設定されている。
The insulating
フィルム層16は、絶縁層13の剛性を高めるとともに平面方向の熱膨張率を低減するものであり、樹脂材料と該樹脂材料に被覆された無機絶縁フィラーとを含んでいる。また、フィルム層16は、平板状に形成されており、コア基板8側の主面にて、同じ絶縁層13に含まれる接着層17に当接し、コア基板8と反対側の他主面にて、導電層14および他の絶縁層13に含まれる接着層17に当接する。このフィルム層16は、厚みが例えば2μm上20μm以下に設定され、平面方向への熱膨張率が例えば−10ppm/℃以上16ppm/℃以下に設定され、厚み方向への熱膨張率が例えば100ppm/℃以上200ppm/℃以下に設定され、ヤング率が例えば2.5GPa以上15GPa以下に設定されている。
The
フィルム層16の樹脂材料は、各樹脂分子鎖の長手方向がフィルム層16の平面方向に沿って配列されたフィルム状のものであり、例えばポリイミド樹脂または液晶ポリマー等の熱可塑性樹脂により形成することができる。このようなフィルム状の熱可塑性樹脂を用いることにより、フィルム層16を高剛性にするとともに、フィルム層16の平面方向の熱膨張率を低減することができる。
The resin material of the
フィルム層16の無機絶縁フィラーは、フィルム層16を高剛性かつ低熱膨張にするものであり、例えば酸化ケイ素を含む無機絶縁材料により形成することができる。この無機絶縁フィラーは、各方向への熱膨張率が例えば0ppm/℃以上10ppm/℃以下に設定され、ヤング率が例えば20GPa以上30GPa以下に設定され、フィルム層16における含有量が例えば0.01体積%以上1体積%以下に設定されている。なお、フィルム層16は、無機絶縁フィラーを含まなくても構わない。
The inorganic insulating filler of the
ここで、フィルム層16における無機絶縁フィラーの含有量(体積%)は、フィルム層16の断面において無機絶縁フィラーの占める面積比率(面積%)を含有量(体積%)とみなすことにより測定される。後述する接着層17における無機絶縁フィラーの含有量は、フィルム層16と同様に測定される。
Here, the content (volume%) of the inorganic insulating filler in the
接着層17は、厚み方向に隣接したフィルム層16同士またはフィルム層16と基体10とを接着するものであり、樹脂材料と該樹脂材料内に被覆された無機絶縁フィラーとを含んでいる。この接着層17は、厚みが例えば2μm以上20μm以下に設定され、平面方向および厚み方向への熱膨張率が例えば100ppm/℃以上200ppm/℃以下に設定され、ヤング率が例えば0.05GPa以上0.5GPa以下に設定され、ヤング率がフィルム層16の例えば0.0005倍以上0.2倍以下に設定されている。このように、接着層17のヤング率は、フィルム層16のヤング率よりも小さく設定されているため、絶縁層13の平面方向への熱膨張率に対する接着層17の影響を低減し、平面方向に低熱膨張のフィルム層16によって絶縁層13の平面方向への熱膨張率を低減することができる。
The
接着層17の樹脂材料は、各樹脂分子鎖の長手方向が様々な方向に配されて互いに架橋されたものであり、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、またはアミド樹脂等の熱硬化性樹脂を用いることができる。
The resin material of the
接着層17の無機絶縁フィラーは、上述した基体10に含まれたものと同様のものを用いることができ、接着層17の樹脂材料内における含有量が例えば0.01体積%以上10体積%以下に設定されている。なお、接着層17は、無機絶縁フィラーを含まなくても構わない。この場合、接着層17のヤング率を低減することによって、接着層17による絶縁層13の熱膨張率への影響を低減しつつ、接着層17とフィルム層16との接着強度を高めることができる。
The inorganic insulating filler of the
ここで、便宜上、絶縁層13の内、電子部品2が実装される主面側の最外層に配された絶縁層13を第1絶縁層13aとし、第1絶縁層13aよりも内側(コア基板8側)に配され第1絶縁層13aに接した絶縁層13を第2絶縁層13bとする。また、第1絶縁層13aのフィルム層16を第1フィルム層16aとし、第1絶縁層13aの接着層17を第1接着層17aとし、第2絶縁層13bのフィルム層16を第2フィルム層16bとし、第2絶縁層13bの接着層17を第2接着層17bとする。
Here, for convenience, the insulating
また、第1絶縁層13aには、厚み方向に貫通した貫通孔Pが形成されている。該貫通孔Pは、例えば、コア基板8に向って幅狭となる柱状であるとともに底面が円形状である。この貫通孔Pの開口部の幅は、貫通孔Pの底部(接続パッド18の露出部)の幅よりも大きく、電極パッド7の幅よりも小さい。また、貫通孔Pの開口部の幅は、例えば25μm以上80μm以下に設定され、電極パッド7の幅の例えば0.8倍以上0.95倍以下に設定されている。また、貫通孔Pの底部の幅は、例えば20μm以上70μm以下に設定され、貫通孔Pの開口部の幅の例えば0.8倍以上0.9倍以下に設定されている。
The first insulating
一方、導電層14は、接地用配線、電力供給用配線または信号用配線として機能するも
のであり、例えば銅、銀、金、アルミニウム、ニッケルまたはクロム等の導電材料により形成することができ、なかでも、導電性の観点から、銅を用いることが望ましい。この導電層14は、例えば平板状であり、厚みが例えば3μm以上20μm以下に設定されている。
On the other hand, the
この導電層14の内、第2絶縁層13bの第1絶縁層13a側主面に配された導電層14は、貫通孔P内に少なくとも一部が露出した接続パッド18を有しており、該接続パッド18は、第1絶縁層13aと第2絶縁層13bとの間に配されている。
Of the
接続パッド18は、導電部材4を介して電子部品2の電極パッド7に電気的に接続される端子として機能するものであり、第1絶縁層13aと第2絶縁層13bとの間に配された平板状のパッド部19と、該パッド部19から貫通孔Pの開口部に向かって突出した突起部20と、を含んでいる。
The connection pad 18 functions as a terminal that is electrically connected to the
パッド部19は、図1(b)に示すように、第2絶縁層13bに接続したパッド部本体21と、パッド部19の第1接着層17aに当接した表面に配され、パッド部本体21に接続した黒化膜22と、貫通孔P内に露出して導電部材4と接続する表面に配され、パッド部本体21に接続した被覆膜23と、を含んでいる。このパッド部19は、例えば円柱状に形成されており、底面の幅が例えば25μm以上100μm以下に設定され、底面の幅が貫通孔Pの底部の幅の例えば1.2倍以上2倍以下に設定されている。
As shown in FIG. 1B, the
パッド部19のパッド部本体21は、パッド部19の導電部材および支持部材として機能するものであり、例えば銅、銀、金、ニッケルまたはクロム等の導電材料により形成することができ、なかでも、導電性の観点から、銅を用いることが望ましい。このパッド部本体21は、厚みが例えば3μm以上20μm以下に設定されている。
The pad portion
パッド部19の黒化膜22は、パッド部19と第1接着層17aとの接着強度を高めるものであり、パッド部本体21の表面が酸化されてなる。この黒化膜22は、厚みが例えば10nm以上50nm以下に設定されており、厚みがパッド部本体21および被覆膜23よりも小さい。
The blackened
パッド部19の被覆膜23は、導電部材4と接続する表面の酸化を低減するものであり、例えばニッケルを含む導電材料によって形成することができ、該ニッケルは、導電部材4の低融点金属材料と金属間化合物を形成している。この被覆膜23は、厚みが例えば2μm以上7μm以下に設定されており、厚みがパッド部本体21よりも小さい。
The covering
突起部20は、パッド部19に接続した突起部本体24と、導電部材4と接続する露出した表面に配され、突起部本体24に接続した被覆膜23と、を含んでいる。この突起部20は、例えば円錐状に形成されており、高さが例えば15μm以上50μm以下に設定され、底面の幅が例えば15μm以上60μm以下に設定され、底面の幅がパッド部19の例えば0.7倍以上0.9倍以下に設定されている。
The protruding
突起部20の突起部本体24は、突起部24の導電部材および支持部材として機能するものであり、例えば金または銅等の導電材料により形成することができ、なかでも、加工性の観点から、金を用いることが望ましい。
The protrusion
突起部20の被覆膜23は、パッド部19の被覆膜23と同様の機能および構成を有している。
The covering
ここで、接続パッド18は、図2に示すように、平面視において格子状に配列されてお
り、便宜上、該格子状の最外周に配された接続パッド18を第1接続パッド18aとし、該格子状の内側に配された接続パッド18を第2接続パッド18bとする。また、第1接続パッド18aのパッド部19を第1パッド部19aとし、第1接続パッド18aの突起部20を第1突起部20aとし、第2接続パッド18bのパッド部19を第2パッド部19bとし、第2接続パッド18bの突起部20を第2突起部20bとする。なお、格子状に配列された接続パッド18は、縦横に配された格子の各交点に配されている。
Here, as shown in FIG. 2, the connection pads 18 are arranged in a lattice shape in a plan view. For convenience, the connection pads 18 arranged on the outermost periphery of the lattice shape are referred to as
一方、ビア導体15は、絶縁層13を厚み方向に貫通したビア孔V内に配されており、厚み方向に互いに離間した導電層14同士を相互に接続するものであり、例えば銅、銀、金、ニッケルまたはクロム等の導電材料により形成することができ、なかでも、導電性の観点から、銅を用いることが望ましい。このビア導体15は、例えば、コア基板8に向って幅狭となる柱状であるとともに底面が円形状であり、貫通方向に沿った断面の最大幅が例えば25μm以上80μm以下に設定され、貫通方向に沿った断面の最小幅が例えば20μm以上70μm以下に設定され、貫通方向に沿った断面の最大幅が貫通方向に沿った断面の最小幅の例えば0.8倍以上0.9倍以下に設定されている。
On the other hand, the via
(導電部材)
導電部材4は、貫通孔P内に充填されるとともに接続パッド18および電極パッド7に接続されており、電子部品2と配線基板3との間で導電性接着部材として機能するものである。この導電部材4は、接着機能を担保するため、接続パッド18および電極パッド7よりも低融点の金属材料により形成することができ、この低融点金属材料としては、例えばスズ、インジウムまたはビスマスを含むはんだを用いることができ、なかでも、柔軟性の観点から、インジウムを用いることが望ましい。また、導電部材4は、接続パッド18との接続強度の観点から、接続パッド18の露出した表面、すなわち、パッド19および突起部20の露出した表面を被覆していることが望ましい。
(Conductive member)
The
(絶縁部材)
絶縁部材5は、電子部品2と配線基板3との間に充填され、電子部品2の電極パッド7同士の間の絶縁性を高めつつ電子部品2および配線基板3に機械的に接続しており、絶縁性接着部材(アンダーフィル)として機能するものである。この絶縁部材5は、例えばエポキシ樹脂又はアクリル樹脂等の樹脂材料により形成することができ、酸化ケイ素等からなる無機絶縁フィラーを含んでいても構わない。
(Insulating material)
The insulating
(実装構造)
次に、本実施形態における配線基板3への電子部品2の実装構造について詳細に説明する。
(Mounting structure)
Next, the mounting structure of the
本実施形態の実装構造体1においては、第1絶縁層13aの貫通孔P内に露出した接続パッド18が突起部20を有しており、該貫通孔P内に配された導電部材4を介して接続パッド18に電極パッド7が接続されている。その結果、第1絶縁層13aを貫通する貫通孔P内に導電部材4が配されているため、隣接する導電部材4同士の短絡を低減することができるとともに、突起部20によって接続パッド18と導電部材4との接続強度を高めることができる。したがって、電子部品2と配線基板3との電気的接続信頼性に優れた実装構造体1を提供することができる。
In the mounting structure 1 of the present embodiment, the connection pad 18 exposed in the through hole P of the first insulating
また、接続パッド18と電極パッド7との距離に合わせて突起部20の高さを調節することによって、導電部材4の過不足を低減することができるため、導電部材4の余りを低減して導電部材4同士の短絡を低減しつつ、導電部材4を十分量配して接続パッド18と電極パッド7との接続強度を高めることができる。
Further, by adjusting the height of the
一方、本実施形態において、突起部20の先端部は、貫通孔P外に配されている。その結果、接続パッド18と導電部材4との接続強度を高めることができる。なお、突起部20の貫通孔P外に配された部位の高さは、突起部20全体の高さの例えば10%以上70%以下に設定されている。なお、少なくとも一つの突起部20の先端部が貫通孔P外に配されていればよいが、全ての突起部20の先端部が貫通孔P外に配されていることが望ましい。
On the other hand, in the present embodiment, the tip of the
さらに、突起部20の先端部は、電極パッド7と当接している。その結果、接続パッド18と電極パッド7との接続強度を高めることができるとともに、接続パッド18と電極パッド7との距離を容易に調節することができ、導電部材4の過不足を低減することができる。なお、少なくとも一つの突起部20の先端部が、電極パッド7に当接していればよい。
Furthermore, the tip of the
また、図1(a)および図2に示すように、平面視において格子状の最外周に配された第1接続パッド18aにおける第1突起部20aの高さは、第2接続パッド18bにおける第2突起部20bの高さよりも大きい。その結果、電子部品2と配線基板3との熱膨張率の違いや導電層14の分布等に起因して配線基板3の中央部が電子部品2側にせりだすように配線基板3が反った場合でも、第1接続パッド18aの第1突起部20aと電極パッド7とを接続させることができるため、第1接続パッド18aと電極パッド7との接続強度を高めることができる。なお、第1突起部20aの高さは、第2突起部20bの高さの例えば1.1倍以上2.5倍以下に設定されている。
Further, as shown in FIGS. 1A and 2, the height of the
一方、本実施形態において、貫通孔Pは、開口部の幅が底部(接続パッド18の露出部)の幅よりも大きい。その結果、導電部材4を容易に貫通孔P内に充填することができ、該導電部材4と接続パッド18との密着性を高めて接着強度を高めることができる。
On the other hand, in the present embodiment, the through hole P has an opening whose width is larger than the width of the bottom (exposed portion of the connection pad 18). As a result, the
さらに、貫通孔Pは、接続パッド18に向かって幅が狭くなっている。その結果、導電部材4の充填性をさらに高めることができる。
Further, the width of the through hole P is narrowed toward the connection pad 18. As a result, the filling property of the
一方、本実施形態において、貫通孔Pは、第1絶縁層13aに形成されており、絶縁部材5は、第1絶縁層13aに接着されている。その結果、配線基板上にソルダーレジスト層を形成して導電部材を取り囲んだ場合と比較して、電子部品2と配線基板3との距離を近接させることができるため、導電部材4同士のピッチを低減することができ、ひいては実装構造体1を小型化することができる。
On the other hand, in this embodiment, the through hole P is formed in the first insulating
さらに、第1絶縁層13aと第2絶縁層13bとを同一の樹脂材料で形成することによって、第1絶縁層13aと第2絶縁層13bとの材料特性を同一のものとし、第1絶縁層13aと第2絶縁層13bとの剥離を低減することができ、該剥離に起因した接続パッド18の損傷を低減することができる。なお、本実施形態においては、第1フィルム層16aと第2フィルム層16bとが同一の樹脂材料で形成され、第1接着層17aと第2接着層17bとが同一の樹脂材料で形成されている。
Further, by forming the first insulating
その上、第1フィルム層16aに絶縁部材5を接着させることによって、ソルダーレジスト層と比較して、第1フィルム層16aはクラックが生じにくいことから、第1絶縁層13aと絶縁部材5との材料特性の違いによって印加される応力に起因した第1絶縁層13aのクラックを低減することができ、該クラックに起因した接続パッド18の損傷を低減することができる。
In addition, by bonding the insulating
一方、本実施形態において、パッド部19は、平面視における外周部が第1絶縁層13aに当接しており、さらには、パッド部19は、平面視における外周部が第1接着層17
aに当接している。その結果、第1接着層17aと接続パッド18とを接着させることによって、接続パッド18と第2絶縁層13bとの接着強度を高めることができる。なお、パッド部19は、平面視における内側の領域の一部が突起部20に接続され、平面視における内側の領域の残部が導電部材4に接続されている。
On the other hand, in the present embodiment, the
a. As a result, the adhesive strength between the connection pad 18 and the second insulating
さらに、図1(b)に示すように、パッド部19の第1接着層17aに当接した外周部は、酸化して微小な凹凸が形成された黒化膜22を表面に有しており、該凹凸の凹部内に第1接着層17aの一部が充填されている。その結果、アンカー効果によって、パッド部19と第1接着層17aとの接着強度を高めることができる。
Further, as shown in FIG. 1 (b), the outer peripheral portion of the
その上、パッド部19の平面視における内側の領域は、表面に黒化膜22を有しておらず酸化していない。その結果、パッド部19と突起部20および導電部材4との接続強度を高めるとともに、パッド部19と突起部20および導電部材4との間の導電性を高めることができる。
In addition, the inner region of the
一方、本実施形態において、図1(b)に示すように、パッド部19は、導電部材4と接続する表面に被覆膜23を有している。その結果、パッド部19の貫通孔P内に露出した表面の酸化を低減し、パッド部19と導電部材4との接着強度を高めることができる。特に、パッド部本体21が銅を含む場合、パッド部本体21の酸化を良好に低減することができる。
On the other hand, in the present embodiment, as shown in FIG. 1B, the
さらに、被覆膜23は、パッド部19と突起部20との間には形成されておらず、パッド部本体21と突起部本体24とが直接接続している。その結果、パッド部19と突起部20との接続強度を高めることができる。
Further, the
その上、突起部20は、導電部材4と接続する表面に被覆膜23を有している。その結果、突起部20の露出した表面の酸化を抑制し、突起部20と導電部材4との接着強度を高めることができる。この被覆膜23は、パッド部19と同様のものを用いることができる。特に、突起部20が銅を含む場合には、被覆膜23によって突起部20の表面の酸化を良好に低減することができる。
In addition, the
かくして、上述した実装構造体1は、配線基板3を介して供給される電源や信号に基づいて電子部品2を駆動若しくは制御することにより、所望の機能を発揮する。
Thus, the mounting structure 1 described above exhibits a desired function by driving or controlling the
(実装構造体の製造方法)
次に、上述した実装構造体1の製造方法を、図3から図5に基づいて説明する。
(Manufacturing method of mounting structure)
Next, the manufacturing method of the mounting structure 1 mentioned above is demonstrated based on FIGS.
(電子部品の作製)
(1)図3(a)に示すように、電子部品2を作製する。具体的には、例えば以下のように行う。
(Production of electronic parts)
(1) As shown in FIG. 3A, the
まず、電気めっき法、蒸着法、CVD法またはスパッタリング法等によって、半導体基板6上に電極パッド7を形成する。次に、電気めっき法によって、導電部材4を電極パッド7上に形成した後、導電部材4を融点以上に加熱(リフロー)して溶融させる。この導電部材4は、電極パッド7の一主面を被覆しており、電極パッド7の幅が後述する貫通孔Pの開口部の幅よりも大きいことから、この導電部材4の幅は後述する貫通孔Pの開口部の幅よりも大きい。また、導電部材4を溶融させることによって、導電部材4の形状を、外周部よりも中央部の高さが大きい曲面を有する半球状とすることができる。
First, electric plating, vapor deposition, a CVD method or a sputtering method, or the like, to form the
以上のようにして、電子部品2を作製することができる。
The
(配線基板の作製)
(2)図3(b)に示すように、コア基板8を準備する。具体的には、例えば以下のように行う。
(Production of wiring board)
(2) As shown in FIG. 3B, the
まず、例えば未硬化の樹脂シートを複数積層するとともに最外層に銅箔を積層し、該積層体を加熱加圧して硬化させることにより、基体10を作製する。なお、未硬化は、ISO472:1999に準ずるA‐ステージまたはB‐ステージの状態である。次に、例えばドリル加工やレーザー加工等により、基体10を厚み方向に貫通したスルーホールを形成する。次に、例えば無電解めっき法、電気めっき法、蒸着法、CVD法またはスパッタリング法等により、スルーホールの内壁に導電材料を被着させて、スルーホール導体11を形成する。次に、スルーホール導体11の内部に、樹脂材料等を充填し、絶縁体12を形成する。次に、導電材料を絶縁体12の露出部に被着させた後、従来周知のフォトリソグラフィー技術、エッチング等により、銅箔をパターニングして導電層14を形成する。
First, for example, a plurality of uncured resin sheets are stacked, a copper foil is stacked on the outermost layer, and the stacked body is heated and pressurized to be cured, thereby producing the
以上のようにして、コア基板8を作製することができる。
The
(3)図3(c)に示すように、コア基板10上に第2絶縁層13bを形成し、該第2絶縁層13bを貫通するビア導体15を形成するとともに、該第2絶縁層13b上にパッド部19を形成する。具体的には、例えば以下のように行う。
(3) As shown in FIG. 3C, the second insulating
まず、未硬化樹脂を含む接着層前駆体を介して、フィルム層16をコア基板8上に配置した後、コア基板8、接着層前駆体およびフィルム層16を加熱加圧し、接着層前駆体を硬化させて接着層17とすることにより、コア基板8上下に絶縁層13を形成する。なお、電子部品2が実装される主面側の絶縁層13を第2絶縁層13bとする。次に、例えばYAGレーザー装置または炭酸ガスレーザー装置を用いて、絶縁層13にビア孔Vを形成し、該ビア孔V内に導電層14の少なくとも一部を露出させる。次に、例えばセミアディティブ法、サブトラクティブ法またはフルアディティブ法等を用いて、ビア孔Vにビア導体15を形成するとともに絶縁層13上に導電層14を形成する。
First, the
ここで、第2絶縁層13b上に導電層14を形成する際に、パターニングによって接続パッド18のパッド部19を形成する。また、パターニングによってパッド部19を形成した後、黒化処理を用いて、該パッド部19の表面を酸化することによって、該表面に黒化膜22を形成する。
Here, when the
(4)図4(a)ないし(c)に示すように、第2絶縁層13b上に第1絶縁層13aを形成し、該第1絶縁層13aを貫通してパッド部19を露出する貫通孔Pを形成した後、貫通孔P内に露出したパッド部19上に突起部20を形成する。具体的には、例えば以下のように行う。
(4) As shown in FIGS. 4A to 4C, a first insulating
まず、図4(a)に示すように、(3)の工程と同様に、コア基板8上下に絶縁層13を形成する。なお、第2絶縁層13b上に形成した絶縁層13を第1絶縁層13aとする。次に、例えばYAGレーザー装置または炭酸ガスレーザー装置を用いて、第1絶縁層13aに貫通孔Pを形成し、該貫通孔P内にパッド部19の少なくとも一部を露出させる。また、(3)の工程と同様に、コア基板8を介して第1絶縁層13aと反対側の絶縁層13にビア孔Vを形成する。次に、図4(b)に示すように、第1絶縁層13aにマスクをした上で、(3)の工程と同様に、コア基板8を介して第1絶縁層13aと反対側の絶縁層13のビア孔Vにビア導体15を形成するとともに該絶縁層13上に導電層14を形成した後、第1絶縁層13のマスクを除去する。次に、図4(c)に示すように、ワイヤーボンディング法等を用いて、貫通孔P内に露出したパッド部19上に突起部20を形成す
る。その結果、パッド部19および突起部20を有する接続パッド18を形成することができる。
First, as shown in FIG. 4A, the insulating
ここで、(3)の工程にて、パッド部19の表面に黒化膜22を形成することによって、本工程にて、第2絶縁層13b上に第1絶縁層13aを形成した際に、パッド部19と第1接着層17aとの接着強度を高めることができる。
Here, when the first insulating
また、貫通孔Pを形成する際に、レーザー加工によって黒化膜22を除去することによって、パッド部19の第1接着層17aに被覆された領域においては黒化膜22を残存させつつ、パッド部19の貫通孔Pに露出した領域においては黒化膜22を除去することができる。その結果、パッド部19の第1接着層17aに被覆された領域において黒化膜22を残存させることによってパッド部19と第1接着層17aとの接着強度を高めつつ、パッド部19の貫通孔Pに露出した領域において黒化膜22を除去することによってパッド部19と突起部20および導電部材4との接着強度を高めることができる。
Further, when the through hole P is formed, the blackened
また、レーザー加工によって貫通孔Pを形成した後、デスミア処理またプラズマ処理によって、パッド部19上の樹脂の残渣を除去することが望ましい。その結果、パッド部10と突起部20および導電部材4との接着強度を高めることができる。さらに、パッド部19の貫通孔Pに露出した領域で黒化膜22を良好に除去することができる。
In addition, after forming the through hole P by laser processing, it is desirable to remove the resin residue on the
また、パッド部19上に突起部20を形成した後、例えばニッケル金めっき処理を行うことによって、パッド部19および突起部20の露出した表面に被覆膜23を形成することができる。本工程にて、被覆膜23はニッケルおよび金を含むが、後述する(5)の工程にて、導電部材4を接続パッド18に接続させる際に、被覆膜23の金は導電部材4内に拡散する。
Further, after forming the
また、第1突起部20aおよび第2突起部20bの高さは、ワイヤーボンディングの際にタンピング等によって、容易に調節することができる。
Further, the height of the
以上のようにして、コア基板8上に配線層9を形成し、配線基板3を作製することができる。
As described above, the
(電子部品の配線基板への実装)
(5)図5(a)および(b)に示すように、電子部品2の電極パッド7上に形成された半球状の導電部材4の一部を第1絶縁層13aの貫通孔Pに挿入し、突起部20を導電部材4に埋入させた後、導電部材4を加熱溶融(リフロー)させて貫通孔P内に充填するとともに接続パッド18に接続させる。具体的には、例えば以下のように行う。
(Mounting electronic components on the wiring board)
(5) As shown in FIGS. 5A and 5B, a part of the hemispherical
まず、図5(a)に示すように、電子部品2の電極パッド7上に形成された導電部材4の一部を貫通孔Pに挿入する。これにより、貫通孔P内の突起部20が導電部材4に埋入するとともに、導電部材4の幅が貫通孔Pの開口部の幅よりも大きいことから、導電部材4の外周部が第1絶縁層13aに当接して導電部材4が貫通孔P上に載置される。
First, as shown in FIG. 5A, a part of the
次に、図5(b)に示すように、導電部材4を融点以上に加熱して溶融させることによって、突起部20を伝って導電部材4を貫通孔P内に充填し、該導電部材4をパッド部19および突起部20に接続させる。この際、導電部材4は、一部が貫通孔P内に充填され、他の一部が電極パッド7と第1フィルム層16aとの間に配される。
Next, as shown in FIG. 5 (b), the
このように、本実施形態においては、電極パッド7上に形成された導電部材4の一部を貫通孔Pに挿入し、突起部20を導電部材4に埋入させているため、導電部材4の位置を固定させることができ、導電部材4を加熱溶融させる際に、導電部材4の位置ずれを低減することができる。さらに、導電部材4を加熱溶融させる際に、導電部材4を貫通孔P内に充填しているため、導電部材4が隣接する導電部材4に向かって移動することを低減することができる。したがって、導電部材4を加熱溶融させる際に、導電部材4の位置ずれおよび導電部材4の移動を低減することができるため、導電部材4同士の短絡を低減しつつ導電部材4を接続パッド18に強固に接続させることができる。
Thus, in this embodiment, since a part of the
また、突起部20を導電部材4表面の酸化膜を突き破って導電部材4内に埋入させた後、導電部材4を溶融させることによって、突起部20を伝って導電部材4を貫通孔P内に充填して接続パッド18に接続させているため、フラックスを用いることなく、導電部材4と接続パッド18とを強固に接続させることができる。
Further, after the protruding
ここで、突起部20を電極パッド7上に当接させると、接続パッド18と電極パッド7との距離を突起部20の高さによって容易に調節することができるため、導電部材4の量の過不足を低減することができる。
Here, when the
また、突起部20の先端部が貫通孔P外に配されていると、突起部20を容易に導電部材4に埋入させることができる。また、第1突起部20aの高さを第2突起部20aの高さよりも大きくしていると、配線基板3に反りが生じていても、第1突起部20aおよび第2突起部20aを容易に導電部材4に埋入させることができる。その結果、導電部材4の位置を固定させることができるとともに、突起部20を伝って導電部材4を貫通孔P内に容易に充填させることができる。
Further, when the tip of the
また、貫通孔Pの幅が接続パッド18に向かって狭くなっていると、導電部材4を貫通孔P内に容易に充填することができる。
Further, when the width of the through hole P is narrowed toward the connection pad 18, the
また、導電部材4がインジウムを含んでいると、導電部材4の柔軟性を増加させることができるため、突起部20を導電部材4表面の酸化膜を突き破って導電部材4内に埋入させやすくなる。
Further, when the
(6)電子部品2と配線基板3との間に未硬化樹脂を含む絶縁部材前駆体を注入し、該絶縁部材前駆体を加熱して硬化させることによって、絶縁部材5を形成する。
(6) Insulating
以上のようにして、配線基板3に電子部品2を実装し、図1(a)に示した実装構造体1を作製することができる。
As described above, the mounting structure 1 shown in FIG. 1A can be produced by mounting the
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。 The present invention is not limited to the above-described embodiments, and various modifications, improvements, combinations, and the like can be made without departing from the spirit of the present invention.
例えば、上述した実施形態において、2層の絶縁層により配線層を形成した構成を例に説明したが、絶縁層は3層以上であっても構わない。 For example, in the embodiment described above, the configuration in which the wiring layer is formed by two insulating layers has been described as an example, but the insulating layer may be three or more layers.
また、上述した実施形態において、絶縁層がフィルム層および接着層を有する構成を例に説明したが、絶縁層として熱硬化性樹脂からなる樹脂層を用いても構わないし、絶縁層としてセラミック層を用いても構わない。 In the embodiment described above, the configuration in which the insulating layer has the film layer and the adhesive layer has been described as an example. However, a resin layer made of a thermosetting resin may be used as the insulating layer, and a ceramic layer may be used as the insulating layer. You may use.
また、上述した実施形態において、基体として樹脂製のものを用いた構成を例に説明したが、基体としては、例えばセラミック製のものや金属板を樹脂で被覆したものを用いても構わない。 In the above-described embodiment, the configuration using a resin substrate as an example has been described. However, for example, a ceramic substrate or a metal plate coated with a resin may be used as the substrate.
また、上述した実施形態において、突起部の先端部が貫通孔外に配された構成を例に説明したが、突起部の先端部が貫通孔内に配されていても構わない。 In the above-described embodiment, the configuration in which the tip end portion of the projection portion is disposed outside the through hole has been described as an example. However, the tip end portion of the projection portion may be disposed in the through hole.
また、上述した実施形態において、第1突起部の高さが第2突起部の高さよりも大きい構成を例に説明したが、全ての突起部の高さが同一であっても構わないし、第1突起部の高さが第2突起部の高さよりも小さくても構わない。 In the above-described embodiment, the configuration in which the height of the first protrusion is larger than the height of the second protrusion has been described as an example. However, all the protrusions may have the same height. The height of one protrusion may be smaller than the height of the second protrusion.
また、上述した実施形態において、導電部材が貫通孔内に充填され、導電部材の一部がフィルム層と電極パッドとの間に配された構成を例に説明したが、導電部材は、少なくとも一部が貫通孔内に配されていれば良く、例えば、図6に示すように、導電部材4Xが括れ部を有する鼓状に形成されており、該導電部材4Xと貫通孔PXの内壁との間に隙間が形成されていても構わない。この場合、該隙間には、絶縁部材5Xが充填されていることが望ましい。このような鼓状の導電部材4Xは、貫通孔PXの幅、突起部20Xの高さ、または導電部材4Xの量等を調節することによって、形成することができる。
In the above-described embodiment, the conductive member is filled in the through hole, and a part of the conductive member is disposed between the film layer and the electrode pad. However, the conductive member is at least one member. For example, as shown in FIG. 6, the conductive member 4X is formed in a drum shape having a constricted portion, and the conductive member 4X and the inner wall of the through hole PX A gap may be formed between them. In this case, it is desirable that the gap is filled with the insulating
また、上述した実施形態において、電極パッドの幅が貫通孔の開口部の幅よりも大きい構成を例に説明したが、電極パッドの幅が貫通孔の開口部の幅よりも小さくても構わない。この場合、上述した(5)の工程にて導電部材の全体を貫通孔内に挿入しても構わないし、電極パッドを貫通孔内に挿入しても構わない。 Further, in the embodiment described above, the width of the electrode pad has been described as an example a large configuration than the width of the opening of the through hole, the width of the electrode pad may be smaller than the width of the opening of the through hole . In this case, the entire conductive member may be inserted into the through hole in the step (5) described above, or the electrode pad may be inserted into the through hole.
また、上述した実施形態において、貫通孔が接続パッドに向かって幅狭な構成を例に説明したが、貫通孔は接続パッドに向かって幅狭でなくてもよく、例えば、貫通孔は幅が一定な円柱状であっても構わないし、図6に示すように、貫通孔PXは、第1絶縁層13aXの第1フィルム層16aXと第1接着層17aXとの境界に括れ部を有する鼓状であっても構わない。貫通孔PXが鼓状である場合、鼓状の導電部材4Xと貫通孔PXの内壁との距離のばらつきを低減できる。この鼓状の貫通孔PXにおいて、開口部の幅が底部(接続パッド18Xの露出部)の幅よりも大きいと、導電部材4Xを容易に貫通孔PX内に形成して突起部20Xおよびパッド部19Xに接続させることができる。貫通孔のこれらの形状は、貫通孔を形成する際のレーザー加工の条件またはデスミア処理の条件を調節することによって、形成することができる。
Moreover, in the above-described embodiment, the configuration in which the through hole is narrow toward the connection pad has been described as an example. However, the through hole does not have to be narrow toward the connection pad. As shown in FIG. 6, the through hole PX has a drum shape having a constricted portion at the boundary between the first film layer 16aX of the first insulating layer 13aX and the first adhesive layer 17aX. It does not matter. When the through hole PX has a drum shape, variation in the distance between the drum-shaped conductive member 4X and the inner wall of the through hole PX can be reduced. In the drum-shaped through hole PX, when the width of the opening is larger than the width of the bottom (exposed portion of the
また、上述した実施形態において、パッド部が黒化膜を有する構成を例に説明したが、パッド部は黒化膜を有していなくても構わない。 In the above-described embodiment, the configuration in which the pad portion has the blackened film has been described as an example. However, the pad portion may not have the blackened film.
また、上述した実施形態において、パッド部および突起部が被覆膜を有する構成を例に説明したが、パッド部および突起部は被覆膜を有していなくても構わないし、どちらか一方のみ被覆膜を有していても構わない。特に、突起部が金を含む場合、突起部の表面が酸化する可能性が低いため、突起部には被覆膜が形成されていないことが望ましい。 Further, in the above-described embodiment, the configuration in which the pad portion and the projection portion have the coating film has been described as an example. However, the pad portion and the projection portion may not have the coating film, and only one of them may be provided. You may have a coating film. In particular, when the protrusion includes gold, the surface of the protrusion is unlikely to oxidize, and thus it is desirable that no coating film be formed on the protrusion.
1 実装構造体
2 電子部品
3 配線基板
4 導電部材
5 絶縁部材
6 半導体基板
7 電極パッド
8 コア基板
9 配線層
10 基体
11 スルーホール導体
12 絶縁体
13 絶縁層
14 導電層
15 ビア導体
16 フィルム層
17 接着層
18 接続パッド
19 パッド部
20 突起部
21 パッド部本体
22 黒化膜
23 被覆膜
24 突起部本体
P 貫通孔
V ビア孔
DESCRIPTION OF SYMBOLS 1
Claims (9)
該配線基板の前記貫通孔内に配された導電部材と、
該導電部材を介して前記接続パッドに接続された電極パッドを有する電子部品とを備え、前記突起部は、前記電極パッドに当接していることを特徴とする実装構造体。 Comprising a plurality of insulating layers and conductive layers are alternately laminated, before Symbol plurality of insulating layers, organic and first insulating layer located on the outermost layer, a second insulating layer in contact with the first insulating layer and, before Kishirubedenso has a connection pad disposed between the second insulating layer and the first insulating layer, before Symbol first insulating layer, the connection pads through the thickness direction comprising a through hole for exposing, prior SL connection pad, a wiring board you includes a protrusion that protrudes toward the opening of the through hole,
A conductive member disposed in the through hole of the wiring board;
And an electronic component having an electrode pad connected to the connection pad through the conductive member, and the protrusion is in contact with the electrode pad .
前記突起部の先端部は、前記貫通孔外に配されていることを特徴とする実装構造体。 The mounting structure according to claim 1,
The mounting structure according to claim 1, wherein a tip portion of the protrusion is disposed outside the through hole.
前記接続パッドは、前記第2絶縁層の前記第1絶縁層側で格子状に配列されているとともに、該格子状の最外周に配された第1接続パッドと、該格子状の内側に配された第2接続パッドとを含んでおり、
前記第1接続パッドにおける前記突起部の高さは、前記第2接続パッドにおける前記突起部の高さよりも大きいことを特徴とする実装構造体。 The mounting structure according to claim 1,
The connection pads are arranged in a grid pattern on the first insulating layer side of the second insulating layer, and are arranged on the outermost periphery of the grid pattern and on the inner side of the grid pattern. A second connection pad formed,
The mounting structure according to claim 1, wherein a height of the protrusion in the first connection pad is larger than a height of the protrusion in the second connection pad.
前記貫通孔は、前記開口部の幅が前記接続パッドの露出部の幅よりも大きいことを特徴とする実装構造体。 The mounting structure according to claim 1,
The mounting structure according to claim 1, wherein the through hole has a width of the opening larger than a width of the exposed portion of the connection pad.
前記第1絶縁層と前記第2絶縁層とは、同一の樹脂材料からなることを特徴とする実装構造体。 The mounting structure according to claim 1,
The mounting structure according to claim 1, wherein the first insulating layer and the second insulating layer are made of the same resin material.
前記第1絶縁層は、熱可塑性樹脂を含有するフィルム層と、該フィルム層と前記第2絶縁層との間に介された、熱硬化性樹脂を含有する接着層とを含むことを特徴とする実装構造体。 The mounting structure according to claim 1,
The first insulating layer includes a film layer containing a thermoplastic resin, and an adhesive layer containing a thermosetting resin interposed between the film layer and the second insulating layer. Implementation structure to be
前記接続パッドは、前記第1絶縁層と前記第2絶縁層との間に配され、前記突起部が接続した平板状のパッド部をさらに具備し、
前記パッド部は、外周部が前記第1絶縁層に当接していることを特徴とする実装構造体。 The mounting structure according to claim 1,
The connection pad further includes a flat pad portion disposed between the first insulating layer and the second insulating layer and connected to the protrusion.
The mounting structure according to claim 1, wherein an outer peripheral portion of the pad portion is in contact with the first insulating layer.
前記パッド部は、前記外周部の表面に黒化膜を有することを特徴とする実装構造体。 The mounting structure according to claim 7,
The pad portion, mounting structure and having a blackened film on the surface of the outer peripheral portion.
前記パッド部は、前記貫通孔内に露出した表面にニッケルを含む被覆膜を有することを特徴とする実装構造体。 The mounting structure according to claim 7,
The pad portion, mounting structure and having a coating film containing nickel on the surface exposed in the through-hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011016514A JP5705565B2 (en) | 2011-01-28 | 2011-01-28 | Mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011016514A JP5705565B2 (en) | 2011-01-28 | 2011-01-28 | Mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012156453A JP2012156453A (en) | 2012-08-16 |
JP5705565B2 true JP5705565B2 (en) | 2015-04-22 |
Family
ID=46837838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011016514A Expired - Fee Related JP5705565B2 (en) | 2011-01-28 | 2011-01-28 | Mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5705565B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015144157A (en) * | 2014-01-31 | 2015-08-06 | 富士通株式会社 | Circuit board, electronic apparatus, and manufacturing method of electronic apparatus |
JP2017203109A (en) * | 2016-05-11 | 2017-11-16 | パナソニックIpマネジメント株式会社 | Resin composition containing conductive particle and electronic device including the resin composition |
JP2018131569A (en) * | 2017-02-16 | 2018-08-23 | パナソニックIpマネジメント株式会社 | Resin composition comprising conductive particles |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125734A (en) * | 1996-10-24 | 1998-05-15 | Matsushita Electric Ind Co Ltd | Semiconductor unit and manufacturing method thereof |
JP3868766B2 (en) * | 2001-07-02 | 2007-01-17 | 株式会社東芝 | Semiconductor device |
JP2005217264A (en) * | 2004-01-30 | 2005-08-11 | Matsushita Electric Ind Co Ltd | Semiconductor device, and its manufacturing method and manufacturing equipment |
JP2006013160A (en) * | 2004-06-25 | 2006-01-12 | Nitto Denko Corp | Wiring circuit substrate and semiconductor apparatus |
JP4238235B2 (en) * | 2005-07-01 | 2009-03-18 | 京セラ株式会社 | Wiring board |
JP2009200400A (en) * | 2008-02-25 | 2009-09-03 | Kyocera Corp | Method of producing circuit board with built-in component |
JP2009224581A (en) * | 2008-03-17 | 2009-10-01 | Sanyo Electric Co Ltd | Element mounting substrate and method of manufacturing the same, semiconductor module and method of manufacturing the same, electrode structure, and portable device |
JP5207919B2 (en) * | 2008-10-29 | 2013-06-12 | 京セラ株式会社 | Wiring board and mounting structure |
US8686300B2 (en) * | 2008-12-24 | 2014-04-01 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
JP6081044B2 (en) * | 2010-09-16 | 2017-02-15 | 富士通株式会社 | Manufacturing method of package substrate unit |
-
2011
- 2011-01-28 JP JP2011016514A patent/JP5705565B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012156453A (en) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101469698B1 (en) | Wiring substrate and the method of manufacturing the same | |
JP5595524B2 (en) | Optical module and optical wiring board | |
US10249561B2 (en) | Printed wiring board having embedded pads and method for manufacturing the same | |
KR20080106013A (en) | Wiring board and its fabricating method | |
JP2015079795A (en) | Wiring board, semiconductor device and wiring board manufacturing method | |
US20170033036A1 (en) | Printed wiring board, semiconductor package, and method for manufacturing printed wiring board | |
JP2009212146A (en) | Board and manufacturing method for the same | |
JP2016063130A (en) | Printed wiring board and semiconductor package | |
US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
JP5942074B2 (en) | Wiring board | |
JP5705565B2 (en) | Mounting structure | |
JP2009267149A (en) | Part built-in wiring board, and method for manufacturing part built-in wiring board | |
JP2018082084A (en) | Printed circuit board and manufacturing method thereof | |
JP5176676B2 (en) | Manufacturing method of component-embedded substrate | |
JP5868274B2 (en) | WIRING BOARD AND ELECTRONIC DEVICE USING THE SAME | |
JP2013065811A (en) | Printed circuit board and method for manufacturing the same | |
JP2012156368A (en) | Wiring board, mounting structure of the wiring board, and manufacturing method of the wiring board | |
JP5791078B2 (en) | Wiring board | |
JP2010232616A (en) | Semiconductor device, and wiring board | |
JP2016021535A (en) | Printed wiring board and manufacturing method of the same | |
JP5981368B2 (en) | Wiring board, mounting structure using the same, and method of manufacturing wiring board | |
JP2014090147A (en) | Wiring board and packaging structure employing the same | |
JP5363377B2 (en) | Wiring board and manufacturing method thereof | |
JP5207811B2 (en) | Mounting structure and wiring board | |
JP2016100352A (en) | Printed wiring board and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5705565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |