JP2000151118A - Manufacture of multilayer printed wiring board - Google Patents

Manufacture of multilayer printed wiring board

Info

Publication number
JP2000151118A
JP2000151118A JP32483798A JP32483798A JP2000151118A JP 2000151118 A JP2000151118 A JP 2000151118A JP 32483798 A JP32483798 A JP 32483798A JP 32483798 A JP32483798 A JP 32483798A JP 2000151118 A JP2000151118 A JP 2000151118A
Authority
JP
Japan
Prior art keywords
resin
layer
substrate
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32483798A
Other languages
Japanese (ja)
Inventor
Touto O
東冬 王
Kenichi Shimada
憲一 島田
Motoo Asai
元雄 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP32483798A priority Critical patent/JP2000151118A/en
Publication of JP2000151118A publication Critical patent/JP2000151118A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent signal propagation delay in a high frequency range without decreasing the adhesiveness between an interlayer resin insulation layer and a conductor circuit by bonding a specific polyolefine-system resin film formed on one face with a metal layer under heat and pressure on a substrate formed with the conductor circuit. SOLUTION: A polyolefine-system resin film formed on one face with a metal layer is bonded under heat and pressure on a circuit-formed substrate to form an interlayer insulation resin layer. As for the resin film, resin constituted of one type of repeated unit shown by a formula (where (n) is 1-10000, X is hydrogen, an alkyl group, a phenyl radical, a hydroxyl group, C2-C3 unsaturated hydrocarbon, an oxide group, or a lactone group), resin made by copolymerization of two or more types of the repeated unit shown by the formula, resin which has the repeated unit shown by the formula and which includes a double bond, etc., in a main chain of the molecule, or mixed resin made by mixing some of the resins selected from the above ones.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層プリント配線
板の製造方法、とくにビルドアップ多層配線板の製造方
法に関する。
The present invention relates to a method for manufacturing a multilayer printed wiring board, and more particularly to a method for manufacturing a build-up multilayer wiring board.

【0002】[0002]

【従来の技術】近年、配線板の高密度化の要請に応じて
実用化されている多層プリント配線板製造の方法の一つ
として、RCC(resin coated copper)と呼ばれる樹脂
付き銅箔を用いたビルドアップ多層プリント配線板が提
案されている。この方法は、導体回路形成基板に樹脂付
き銅箔を加熱圧着し、銅箔の一部にエッチングによって
開口を設け、この開口を介してレーザビーム照射を行っ
て樹脂を除去してバイアホール用の開口を設け、無電解
めっきやエッチングの処理によりバイアホールと導体回
路を形成する技術である。
2. Description of the Related Art In recent years, as one of the methods of manufacturing a multilayer printed wiring board which has been put into practical use in response to a demand for higher density of the wiring board, a resin-coated copper foil called RCC (resin coated copper) has been used. Build-up multilayer printed wiring boards have been proposed. In this method, a copper foil with a resin is heat-pressed on a conductive circuit forming substrate, an opening is formed in a part of the copper foil by etching, and the resin is removed by irradiating a laser beam through the opening to remove the resin. This is a technique in which an opening is provided and a via hole and a conductive circuit are formed by electroless plating or etching.

【0003】[0003]

【発明が解決しようとする課題】上記従来技術は層間樹
脂絶縁層としてエポキシ樹脂またはポリイミド樹脂を使
用している。しかしながら、これらの樹脂は金属層との
密着性が悪く、そのために、樹脂絶縁層および金属層の
表面を粗化する必要があった。ところが、高周波数の信
号を伝搬させると、金属の表面部分のみを伝搬するとい
う表皮効果のため、伝搬する高周波信号が粗化面のミク
ロな凹凸の影響を受け信号伝搬の遅延が生じたり、イン
ピーダンス整合ができないという問題があった。しか
も、これらの樹脂絶縁層にレーザ光を照射してバイアホ
ール用の貫通孔を設ける場合には、孔の底部に樹脂が残
存しやすく、バイアホールの接続信頼性が低下するとい
う問題もあった。
The above prior art uses an epoxy resin or a polyimide resin as an interlayer resin insulating layer. However, these resins have poor adhesion to the metal layer, and therefore, it is necessary to roughen the surfaces of the resin insulating layer and the metal layer. However, when a high-frequency signal is propagated, the skin effect that propagates only on the surface of the metal causes the propagated high-frequency signal to be affected by micro-roughness on the roughened surface, causing a delay in signal propagation or impedance. There was a problem that alignment was not possible. In addition, in the case where a through hole for a via hole is provided by irradiating a laser beam to these resin insulating layers, resin tends to remain at the bottom of the hole, and the connection reliability of the via hole is reduced. .

【0004】本発明の目的は、樹脂基板が抱える上述し
た問題を解消するためになされたものであり、その主た
る目的は、層間樹脂絶縁層と導体回路との密着性を低下
させることなく、高周波数帯域の信号伝搬の遅延を防止
し、またバイアホールの接続信頼性を向上させることが
できる多層プリント配線板の製造方法を提案することに
ある。
An object of the present invention is to solve the above-mentioned problems of a resin substrate, and a main object of the present invention is to provide a high-performance resin circuit without deteriorating the adhesion between an interlayer resin insulating layer and a conductive circuit. An object of the present invention is to propose a method of manufacturing a multilayer printed wiring board that can prevent delay in signal propagation in a frequency band and improve connection reliability of via holes.

【0005】[0005]

【課題を解決するための手段】発明者らは、上記目的の
実現に向け鋭意研究した結果、以下に示す内容を要旨構
成とする発明に想到した。すなわち、本発明の多層プリ
ント配線板の製造方法は、導体回路が形成された基板
に、一方の表面に金属層が設けられた樹脂フィルムを加
熱圧着し、前記金属層の一部に開口を形成し、その開口
を介してレーザ光を照射して前記樹脂層にバイアホール
用の孔を形成し、その後、バイアホールと上層導体回路
とを形成して下層導体回路と接続になる多層プリント配
線板の製造方法において、前記樹脂フィルムは、ポリオ
レフィン系樹脂であることを特徴とする。さらにもう一
つの発明は、導体回路が形成された基板に、一方の表面
に金属層が設けられた樹脂フィルムを加熱圧着し、前記
金属層にレーザ光を照射して前記金属層および樹脂フィ
ルムにバイアホール形成用の孔を形成し、その後、バイ
アホールと導体回路とを形成して下層導体回路と接続す
る多層プリント配線板の製造方法において、前記樹脂フ
ィルムが、ポリオレフィン系樹脂であることを特徴とす
る。本発明においては、上記基板上に形成された導体回
路の上面に、粗化層を設けるか、Ni、Pd、Cr、C
o、Pt、TiおよびAuから選ばれる1種以上の金属
からなる金属層を形成することが望ましい。さらに、基
板上に形成された導体回路の全表面を、粗化処理する
か、Ni、Pd、Cr、Co、Pt、TiおよびAuか
ら選ばれる1種以上の金属からなる金属層を形成するこ
とが望ましい。
Means for Solving the Problems The inventors of the present invention have intensively studied for realizing the above-mentioned object, and as a result, have arrived at an invention having the following content as a gist configuration. That is, in the method for manufacturing a multilayer printed wiring board according to the present invention, a resin film having a metal layer provided on one surface is heat-pressed on a substrate on which a conductive circuit is formed, and an opening is formed in a part of the metal layer. Then, a laser beam is irradiated through the opening to form a hole for a via hole in the resin layer, and thereafter, the via hole and the upper conductor circuit are formed to be connected to the lower conductor circuit. Wherein the resin film is a polyolefin-based resin. Still another invention is that a resin film having a metal layer provided on one surface is heat-pressed to a substrate on which a conductor circuit is formed, and the metal layer is irradiated with a laser beam to the metal layer and the resin film. A method for manufacturing a multilayer printed wiring board in which a hole for forming a via hole is formed, and then a via hole and a conductive circuit are formed and connected to a lower conductive circuit, wherein the resin film is a polyolefin resin. And In the present invention, a roughening layer may be provided on the upper surface of the conductor circuit formed on the substrate, or Ni, Pd, Cr, C
It is desirable to form a metal layer made of at least one metal selected from o, Pt, Ti and Au. Further, the entire surface of the conductor circuit formed on the substrate is roughened or a metal layer made of at least one metal selected from Ni, Pd, Cr, Co, Pt, Ti and Au is formed. Is desirable.

【0006】[0006]

【発明の実施の形態】本発明の多層プリント配線板の製
造方法は、回路形成基板上に、いずれか一方の表面に金
属層が設けられたポリオレフィン系樹脂フィルム、たと
えば銅の如き金属の箔を粘着したポリオレフィン系樹脂
フィルムを加熱圧着することによって、層間樹脂絶縁層
を形成する点に特徴がある。本発明において使用される
ポリオレフィン系樹脂は、以下のような構造を有する樹
脂である。 1.下記構造式で示される1種の繰り返し単位からなる
樹脂。
BEST MODE FOR CARRYING OUT THE INVENTION The method for manufacturing a multilayer printed wiring board according to the present invention comprises the steps of: forming a polyolefin resin film having a metal layer provided on one of its surfaces, for example, a metal foil such as copper, on a circuit forming substrate; It is characterized in that an interlayer resin insulation layer is formed by heat-pressing the adhered polyolefin-based resin film. The polyolefin resin used in the present invention is a resin having the following structure. 1. A resin comprising one type of repeating unit represented by the following structural formula.

【化1】 2.下記構造式で示される繰り返し単位のうちの異なる
2種類以上が共重合したものからなる樹脂。
Embedded image 2. A resin comprising a copolymer of two or more different repeating units represented by the following structural formula.

【化2】 3.下記構造式で示される繰り返し単位を有し、その分
子主鎖中には、二重結合、オキシド構造、ラクトン構
造、モノもしくはポリシクロペンタジエン構造を有する
樹脂。
Embedded image 3. A resin having a repeating unit represented by the following structural formula and having a double bond, an oxide structure, a lactone structure, or a mono- or polycyclopentadiene structure in its molecular main chain.

【化3】 4.前記 1, 2, 3の群から選ばれる2種以上の樹脂を
混合した混合樹脂、前記 1, 2, 3の群から選ばれる樹
脂と熱硬化性樹脂との混合樹脂、または前記 1, 2, 3
の群から選ばれる樹脂が互いに架橋した樹脂。 なお、本発明で「樹脂」という場合は、いわゆる「ポリ
マー」および「オリゴマー」を包括する概念である。
Embedded image Four. A mixed resin obtained by mixing two or more resins selected from the groups of 1, 2, and 3; a mixed resin of a resin selected from the groups of 1, 2, and 3 and a thermosetting resin; Three
A resin obtained by crosslinking resins selected from the group consisting of: In the present invention, “resin” is a concept including so-called “polymer” and “oligomer”.

【0007】以下に、前記 1〜 3の樹脂について詳述す
る。本発明において、前述した繰り返し単位の構造を含
む 1〜 3の樹脂を採用する理由は、これらの樹脂による
と、破壊靱性値を低下させることなく、熱硬化型のポリ
オレフィンとすることが可能だからである。ここで、前
記繰り返し単位中のXとして採用されるアルキル基とし
ては、メチル基、エチル基、プロピル基、イソプロピル
基、ブチル基、イソブチル基、t−ブチル基から選ばれ
る少なくとも1種以上が望ましい。前記繰り返し単位中
のXとして採用されるC2 〜C3 の不飽和炭化水素とし
ては、CH2 =CH−、CH3 CH=CH−、CH2
C(CH3)−、アセチレン基から選ばれる少なくとも1
種以上が望ましい。前記繰り返し単位中のXとして採用
されるオキシド基としては、エポキシ基、プロポキシ基
が望ましく、ラクトン基としては、β−ラクトン基、γ
−ラクトン基、δ−ラクトン基から選ばれる少なくとも
1種以上が望ましい。
Hereinafter, the above-mentioned resins 1 to 3 will be described in detail. In the present invention, the reason for employing the resins 1 to 3 including the structure of the repeating unit described above is that these resins can be used as a thermosetting polyolefin without lowering the fracture toughness value. is there. Here, as the alkyl group used as X in the repeating unit, at least one selected from a methyl group, an ethyl group, a propyl group, an isopropyl group, a butyl group, an isobutyl group, and a t-butyl group is preferable. Examples of the unsaturated hydrocarbon C2 -C3 employed as X in the repeating unit, CH 2 = CH-, CH 3 CH = CH-, CH 2 =
At least one selected from C (CH 3 ) — and an acetylene group;
More than species are desirable. The oxide group employed as X in the repeating unit is preferably an epoxy group or a propoxy group, and the lactone group is preferably a β-lactone group or γ
-Lactone groups and δ-lactone groups are desirable.

【0008】また、繰り返し単位中のXとしてC2〜C
3の不飽和炭化水素、オキシド基、ラクトン基、水酸基
を採用する理由は、反応性が高く、これらの官能基を含
む樹脂(この場合はオリゴマー)同士を架橋しやすいか
らである。さらに、nを1〜10000 とする理由は、nが
10000を超えると溶剤不溶性となり扱いにくくなるから
である。
Further, X in the repeating unit is C2-C
The reason why the unsaturated hydrocarbon, oxide group, lactone group, and hydroxyl group of No. 3 are employed is that they have high reactivity and easily crosslink resins (in this case, oligomers) containing these functional groups. Further, the reason why n is set to 1 to 10,000 is that n is
If it exceeds 10,000, the solvent becomes insoluble and it becomes difficult to handle.

【0009】前記 3の樹脂において、分子主鎖中の二重
結合構造としては、下記構造式で示される繰り返し単位
と、−(CH=CH)m−または−(CH2 −CH=CH
−CH2)m −の繰り返し単位が共重合したものがよい。
ここで、mは1〜10000とする。
In the above resin 3, the double bond structure in the molecular main chain may be a repeating unit represented by the following structural formula,-(CH = CH) m- or-(CH 2 -CH = CH
It is preferable that a repeating unit of —CH 2 ) m— is copolymerized.
Here, m is 1 to 10,000.

【化4】 Embedded image

【0010】前記 3の樹脂において、分子主鎖のオキシ
ド構造としては、エポキシ構造がよい。また、分子主鎖
のラクトン構造としては、β−ラクトン、γ−ラクトン
構造が望ましい。さらに、分子主鎖のモノ、ポリシクロ
ペンタジエンとしては、シクロペンタジエンおよびビシ
クロペンタジエンから選ばれる構造を採用できる。
In the resin (3), the oxide structure of the molecular main chain is preferably an epoxy structure. As the lactone structure of the molecular main chain, β-lactone and γ-lactone structures are desirable. Further, as the mono- or polycyclopentadiene of the molecular main chain, a structure selected from cyclopentadiene and bicyclopentadiene can be adopted.

【0011】前記共重合は、繰り返し単位がABAB・
・・のように交互共重合する場合、繰り返し単位がAB
AABAAAAB・・・のようにランダム共重合する場
合、あるいはAAAABBB・・・のようなブロック共
重合する場合がある。
In the copolymer, the repeating unit is ABAB.
..When alternating copolymerization as in the above, the repeating unit is AB
There are cases where random copolymerization such as AAABAAAAB... Or block copolymerization such as AAAAABBB.

【0012】次に、 4の樹脂について説明する。4の樹
脂は、前記 1, 2, 3の群から選ばれる2種以上の樹脂
を混合した混合樹脂、前記 1, 2, 3の群から選ばれる
樹脂と熱硬化性樹脂との混合樹脂、または前記 1, 2,
3の群から選ばれる樹脂が互いに架橋した樹脂である。
これらのうち、前記 1, 2, 3の群から選ばれる2種以
上の樹脂を混合する場合は、樹脂粉末を有機溶剤に溶解
させるか、あるいは熱溶融させて混合する。また、前記
1, 2, 3の群から選ばれる樹脂と熱硬化性樹脂を混合
する場合も樹脂粉末を有機溶剤に溶解させて混合する。
この場合に混合する熱硬化性樹脂としては、熱硬化型ポ
リオレフィン樹脂、エポキシ樹脂、フェノール樹脂、ポ
リイミド樹脂、ビスマレイミドトリアジン(BT)樹脂
から選ばれる少なくとも1種以上を用いることが望まし
い。さらに、前記 1, 2, 3の群から選ばれる樹脂を互
いに架橋させる場合は、C2〜C3の不飽和炭化水素、
オキシド基、ラクトン基、水酸基および分子主鎖中の二
重結合、オキシド構造、ラクトン構造を架橋のための結
合手とする。
Next, the resin 4 will be described. The resin 4 is a mixed resin obtained by mixing two or more resins selected from the groups 1, 2, and 3; a mixed resin of a resin selected from the groups 1, 2, and 3 and a thermosetting resin; or 1, 2,
Resins selected from the group 3 are cross-linked resins.
When two or more kinds of resins selected from the groups 1, 2, and 3 are mixed, the resin powder is dissolved in an organic solvent or mixed by heat melting. In addition,
When mixing a resin selected from the group of 1, 2, and 3 with a thermosetting resin, the resin powder is dissolved in an organic solvent and mixed.
As the thermosetting resin to be mixed in this case, it is desirable to use at least one or more selected from thermosetting polyolefin resins, epoxy resins, phenol resins, polyimide resins, and bismaleimide triazine (BT) resins. Further, when the resins selected from the groups 1, 2, and 3 are cross-linked to each other, a C2-C3 unsaturated hydrocarbon,
An oxide group, a lactone group, a hydroxyl group and a double bond in the molecular main chain, an oxide structure, and a lactone structure are used as bonds for crosslinking.

【0013】なお、本発明で使用される熱硬化型ポリオ
レフィン樹脂の市販品としては、住友スリーエム製の商
品名1592が挙げられる。また、融点200℃以上の
熱可塑型ポリオレフィン樹脂の市販品としては、三井化
学製の商品名TPX(融点240℃)、出光石油化学製
の商品名SPS(融点270℃)が挙げられる。TPX
は、前記繰り返し単位におけるXがイソブチル基の樹脂
であり、SPSは、当該Xがフェニル基でシンジオタク
ティック構造を持っている樹脂である。
As a commercially available product of the thermosetting polyolefin resin used in the present invention, there is a trade name 1592 manufactured by Sumitomo 3M Limited. Commercially available thermoplastic polyolefin resins having a melting point of 200 ° C. or higher include TPX (trade name: 240 ° C.) manufactured by Mitsui Chemicals and SPS (melting point: 270 ° C.) manufactured by Idemitsu Petrochemical. TPX
Is a resin in which X in the repeating unit is an isobutyl group, and SPS is a resin in which X is a phenyl group and has a syndiotactic structure.

【0014】このようなポリオレフィン系樹脂は、導体
回路との密着性に優れるため、樹脂絶縁層表面を粗化す
ることなく導体形成することができる。即ち、平坦な樹
脂絶縁層の表面に導体回路を形成することができる。ま
た、このポリオレフィン系樹脂は、誘電率が3以下、誘
電正接が0.05以下でありエポキシ樹脂よりも低く、
高周波数の信号でも伝搬遅延がない。また、ポリオレフ
ィン系樹脂は、耐熱性もエポキシ樹脂に比べて遜色がな
く、はんだ溶融温度でも導体回路の剥離がみられない。
さらに、破壊靱性値も大きいため、ヒートサイクルによ
り導体回路と樹脂絶縁層との境界を起点とするクラック
が発生することはない。
Since such a polyolefin resin has excellent adhesion to a conductor circuit, a conductor can be formed without roughening the surface of the resin insulating layer. That is, a conductive circuit can be formed on the surface of the flat resin insulating layer. The polyolefin resin has a dielectric constant of 3 or less and a dielectric loss tangent of 0.05 or less, which is lower than that of the epoxy resin.
There is no propagation delay even for high frequency signals. Further, the polyolefin resin has heat resistance comparable to that of the epoxy resin, and the conductor circuit does not peel even at the solder melting temperature.
Furthermore, since the fracture toughness value is large, cracks starting from the boundary between the conductor circuit and the resin insulating layer due to the heat cycle do not occur.

【0015】以下、本発明にかかるビルドアップ多層プ
リント配線板を製造する一方法について説明する。 まず、樹脂基板の表面に内層銅パターンを形成した
基板を作製し、ついでこの基板にドリルで貫通孔を穿
け、その貫通孔の壁面および銅箔表面に無電解めっきを
施してスルーホールを形成する。ここで、前記基板とし
ては、ガラスエポキシ基板、ポリイミド基板、ビスマレ
イミド−トリアジン樹脂基板、フツ素樹脂基板、ポリオ
レフィン樹脂基板などの箔付きコア基板を用いることが
できる。また、前記無電解めっきとしては銅めっきが好
ましい。
Hereinafter, one method of manufacturing a build-up multilayer printed wiring board according to the present invention will be described. First, a substrate having an inner copper pattern formed on the surface of a resin substrate is prepared, and then a through hole is drilled in the substrate, and a through hole is formed by performing electroless plating on the wall surface of the through hole and the copper foil surface. . Here, as the substrate, a core substrate with a foil such as a glass epoxy substrate, a polyimide substrate, a bismaleimide-triazine resin substrate, a fluorine resin substrate, or a polyolefin resin substrate can be used. Further, copper plating is preferable as the electroless plating.

【0016】次に、上記無電解めっき層の上に厚付けの
ための電解めっきを行う。この電解めっきは電解銅めっ
きがよい。そして、エッチングによって基板上に導体回
路を形成する。次に、層間絶縁層と銅めっき膜との密着
をとるために、スルーホール内壁及び電解めっき膜(導
体回路)上面またはその全表面を粗化処理して粗化層を
設ける。この粗化層には、黒化(酸化)−還元処理によ
るもの、有機酸と第二銅錯体の混合水溶液をスプレー処
理して形成したもの、あるいは銅−ニッケル−リン針状
合金めっきによるものがある。また、導体回路表面を粗
化処理する代わりに、Pd、Ni、Cr、Co、Pt、
AuおよびTiから選ばれる1種以上の金属(合金を含
めて、一律に金属と言う)からなる金属層を導体回路表
面に形成する方法であってもよい。
Next, electrolytic plating for thickening is performed on the electroless plating layer. This electrolytic plating is preferably electrolytic copper plating. Then, a conductive circuit is formed on the substrate by etching. Next, in order to secure adhesion between the interlayer insulating layer and the copper plating film, the inner wall of the through hole and the upper surface of the electrolytic plating film (conductor circuit) or the entire surface thereof are roughened to provide a roughened layer. The roughened layer may be formed by a blackening (oxidation) -reduction treatment, a coating formed by spraying a mixed aqueous solution of an organic acid and a cupric complex, or a copper-nickel-phosphorus needle-like alloy plating. is there. Instead of roughening the surface of the conductor circuit, Pd, Ni, Cr, Co, Pt,
A method may be used in which a metal layer made of one or more metals selected from Au and Ti (including the alloy and uniformly referred to as metal) is formed on the surface of the conductive circuit.

【0017】 次に、前記の処理を終えた配線基板
の両面に、層間樹脂絶縁層を形成する。本発明において
はとくに、この層間樹脂絶縁層の形成に当たっては、基
板の一面または両面に、一表面に金属箔を粘着したポリ
オレフィン系樹脂フィルムを重ね合せ、加熱プレスして
一体化させる。その金属箔としては銅箔が好適である。
Next, an interlayer resin insulating layer is formed on both surfaces of the wiring board after the above-described processing. In the present invention, in particular, in forming the interlayer resin insulating layer, a polyolefin resin film having a metal foil adhered to one surface is superimposed on one or both surfaces of the substrate, and is integrated by heat pressing. Copper foil is suitable as the metal foil.

【0018】 次に、金属箔付きポリオレフィン樹脂
フィルムを用いて形成した層間絶縁層上に形成した導体
回路と下層導体回路との電気的接続を確保するために、
バイアホール用の開口を穿ける。このバイアホール用開
口の形成は、以下の2通りの方法がある。
Next, in order to secure electrical connection between the conductor circuit formed on the interlayer insulating layer formed using the polyolefin resin film with the metal foil and the lower conductor circuit,
Drill holes for via holes. There are the following two methods for forming the via hole opening.

【0019】a) 金属箔の一部をエッチングして、金
属箔にポリオレフィン系樹脂層を露出させるような開口
を設ける。この開口に対して、この口径よりもスポット
径が大きなレーザ光を照射すると、金属箔で被覆されて
いる部分は残存し、露出しているポリオレフィン系樹脂
が除去されてバイアホール用開口が形成される。この方
法では、レーザの照射位置精度が低くても、金属箔に設
けられた開口の位置精度を確保しておくことにより、バ
イアホール位置精度を確保することができる。エッチン
グは金属箔に感光性ドライフィルムを貼付して、露光、
現像処理し、エッチングレジストを設け、過酸化水素―
硫酸水溶液、塩化第二銅水溶液、過硫酸アンモニウム水
溶液で処理することにより行う。
A) An opening is formed by partially etching the metal foil to expose the polyolefin resin layer in the metal foil. When this opening is irradiated with a laser beam having a spot diameter larger than this diameter, the portion covered with the metal foil remains, and the exposed polyolefin resin is removed to form a via hole opening. You. In this method, even if the laser irradiation position accuracy is low, the via hole position accuracy can be ensured by ensuring the position accuracy of the opening provided in the metal foil. Etching is performed by attaching a photosensitive dry film to a metal foil,
Developed, provided etching resist, hydrogen peroxide
It is carried out by treating with an aqueous solution of sulfuric acid, an aqueous solution of cupric chloride and an aqueous solution of ammonium persulfate.

【0020】b) 薄い金属箔に直接レーザ光を照射し
て、金属箔と同時にポリオレフィン系樹脂層を除去して
もよい。金属箔の厚さは、12μm未満、望ましくは1
〜10μmがよい。12μmを超えると、安価な炭酸ガ
スレーザでは金属箔を除去できないからである。銅箔を
使用する場合は、1〜10μmの厚さのものが炭酸ガス
レーザで開口しやすく、最適である。
B) The thin metal foil may be directly irradiated with laser light to remove the polyolefin resin layer simultaneously with the metal foil. The thickness of the metal foil is less than 12 μm, preferably 1
10 to 10 μm is preferable. If the thickness exceeds 12 μm, the metal foil cannot be removed with an inexpensive carbon dioxide laser. In the case of using a copper foil, a copper foil having a thickness of 1 to 10 μm is easy to open with a carbon dioxide gas laser, and is optimal.

【0021】この方法では、エッチング工程を省略で
き、低コスト化を実現できる。また、金属箔が薄く、熱
伝導率が小さくなるので、開口内に残留する樹脂量を減
少させることができるという長所もある。
In this method, the etching step can be omitted, and the cost can be reduced. Further, since the metal foil is thin and the thermal conductivity is small, there is an advantage that the amount of resin remaining in the opening can be reduced.

【0022】本発明において使用される金属箔として
は、銅箔、アルミニウム箔、ニッケル箔、または貴金属
箔が望ましく、特に、銅箔が最適である。
The metal foil used in the present invention is preferably a copper foil, an aluminum foil, a nickel foil, or a noble metal foil, and most preferably, a copper foil.

【0023】使用するレーザ光としては、炭酸ガスレー
ザ、紫外線レーザ、エキシマレーザなどがある。炭酸ガ
スレーザとしては、短パルスレーザが最適であり、パル
ス時間は10-4〜10-8秒が望ましい。このようなレー
ザ加工機としては、三菱電機製のML605GTL(商
品名)を使用することができる。
The laser light used includes a carbon dioxide laser, an ultraviolet laser, an excimer laser, and the like. As the carbon dioxide gas laser, a short pulse laser is optimal, and the pulse time is desirably 10 -4 to 10 -8 seconds. As such a laser beam machine, ML605GTL (trade name) manufactured by Mitsubishi Electric can be used.

【0024】上述したような方法で開口を穿設した後、
デスミア処理を行ってもよい。このデスミア処理は、ク
ロム酸、過マンガン酸塩などの水溶液からなる酸化剤を
使用して行うことができ、また酸素プラズマ、CF4
酸素の混合プラズマやコロナ放電などで処理してもよ
い。その他、低圧水銀ランプを用いて紫外線を照射して
処理する方法であってもよい。
After drilling the opening in the manner described above,
Desmear processing may be performed. This desmearing treatment can be performed using an oxidizing agent composed of an aqueous solution such as chromic acid or permanganate, or may be treated by oxygen plasma, mixed plasma of CF 4 and oxygen, corona discharge, or the like. In addition, a method of irradiating ultraviolet rays using a low-pressure mercury lamp to perform treatment may be used.

【0025】 つぎに、ポリオレフィン系樹脂フィル
ム上の金属箔に、必要に応じてさらに、無電解めっきを
施して、無電解めっき膜を形成する。この無電解めっき
は銅めっきが最適であり、この無電解めっき膜の厚み
は、0.1 μm〜1μmがよい。
Next, the metal foil on the polyolefin resin film is further subjected to electroless plating, if necessary, to form an electroless plated film. This electroless plating is optimally copper plating, and the thickness of the electroless plating film is preferably 0.1 μm to 1 μm.

【0026】 つぎに、上記金属箔上もしくは無電解
めっき膜上にめっきレジストを形成する。このめっきレ
ジストは、感光性ドライフィルムをラミネートして露
光、現像処理して形成される。
Next, a plating resist is formed on the metal foil or the electroless plating film. This plating resist is formed by laminating a photosensitive dry film, exposing, and developing.

【0027】 その後、電解めっきを施して、樹脂開
口部の導体部分ならびに上層導体回路の厚付けを行う。
さらに、めっきレジストを除去した後、エッチングによ
り導体回路を形成する。エッチング液としては、硫酸−
過酸化水素の水溶液、過硫酸アンモニウムや過硫酸ナト
リウム、過硫酸カリウムなどの過硫酸塩水溶液、塩化第
二鉄や塩化第二銅の水溶液が良い。
Then, electrolytic plating is performed to thicken the conductor portion of the resin opening and the upper conductor circuit.
Further, after removing the plating resist, a conductor circuit is formed by etching. Sulfuric acid-
An aqueous solution of hydrogen peroxide, an aqueous solution of persulfate such as ammonium persulfate, sodium persulfate or potassium persulfate, or an aqueous solution of ferric chloride or cupric chloride is preferred.

【0028】 さらに、で形成した導体回路表面を
粗化処理し、粗化層を設ける。なお、本発明において
は、導体回路表面とこの粗化面の代わりに、Pd、N
i、Cr、Co、Pt、AuおよびTiから選ばれる1
種以上の金属からなる金属層を形成する。このようにし
て、前記からの工程を必要に応じて繰り返すことに
より、ビルドアップ多層プリント配線板を製造する。
Further, the surface of the conductor circuit formed by the above is subjected to a roughening treatment to provide a roughened layer. In the present invention, instead of the conductor circuit surface and the roughened surface, Pd, N
1 selected from i, Cr, Co, Pt, Au and Ti
A metal layer made of at least one kind of metal is formed. In this way, by repeating the above steps as necessary, a build-up multilayer printed wiring board is manufactured.

【0029】以下、本発明の好適な実施態様を、実施例
をもとに説明する。
Hereinafter, preferred embodiments of the present invention will be described based on examples.

〔無電解めっき水溶液〕[Electroless plating aqueous solution]

EDTA 150 g/l 硫酸銅 20 g/l HCHO 30 ml/l NaOH 40 g/l α、α’−ビピリジル 80 mg/l PEG 0.1 g/l 〔無電解めっき条件〕 70℃の液温度で30分 EDTA 150 g / l Copper sulfate 20 g / l HCHO 30 ml / l NaOH 40 g / l α, α'-bipyridyl 80 mg / l PEG 0.1 g / l [Electroless plating conditions] 30 minutes at a liquid temperature of 70 ° C.

【0030】さらに、下記組成の電解めっき水溶液で下
記条件にて電解銅めっきを施し、厚さ15μmの電解銅め
っき膜を形成した(図1(c) 参照)。 〔電解めっき水溶液〕 硫酸 180 g/l 硫酸銅 80 g/l 添加剤(アトテックジャパン製、商品名:カパラシドGL) 1 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 30分 温度 室温
Further, electrolytic copper plating was performed with an aqueous electrolytic plating solution having the following composition under the following conditions to form an electrolytic copper plating film having a thickness of 15 μm (see FIG. 1 (c)). [Electroplating aqueous solution] Sulfuric acid 180 g / l Copper sulfate 80 g / l Additive (manufactured by Atotech Japan, trade name: Capparaside GL) 1 ml / l [Electroplating conditions] Current density 1 A / dm 2 hours 30 minutes Temperature Room temperature

【0031】(2) こうして内層銅パターン2(スルーホ
ール3を含む)を形成した基板1を、水洗いし、乾燥し
た後、酸化浴(黒化浴)として、NaOH (20g/l)、NaClO2
(50g/l)、Na3PO4(15.0g/l)の水溶液を用い、
還元浴として、NaOH( 2.7g/l)、NaBH4 (1.0g/
l)の水溶液を用いた酸化還元処理に供し、導体回路、
スルーホール全表面に粗化層4を設けた(図1(d) 参
照)。
(2) The substrate 1 on which the inner layer copper pattern 2 (including the through hole 3) has been formed is washed with water and dried, and then used as an oxidation bath (blackening bath) as NaOH (20 g / l), NaClO 2
(50 g / l) and an aqueous solution of Na 3 PO 4 (15.0 g / l)
NaOH (2.7 g / l), NaBH 4 (1.0 g /
1) subject to oxidation-reduction treatment using an aqueous solution of
A roughened layer 4 was provided on the entire surface of the through hole (see FIG. 1 (d)).

【0032】(3) 銅粒子を含む導電ペースト5をスクリ
ーン印刷により、スルーホール3内に充填し、乾燥、硬
化させた。そして、導体上面の粗化層4およびスルーホ
ール3からはみ出した導電ペースト5を、#400 のベル
ト研磨紙(三共理化学製)を用いたベルトサンダー研磨
により除去し、さらにこのベルトサンダー研磨による傷
を取り除くためのバフ研磨を行い、基板表面を平坦化し
た(図1(e) 参照)。
(3) The conductive paste 5 containing copper particles was filled in the through holes 3 by screen printing, dried and cured. Then, the conductive paste 5 protruding from the roughened layer 4 and the through holes 3 on the upper surface of the conductor is removed by belt sanding using # 400 belt abrasive paper (manufactured by Sankyo Rikagaku), and further, the scratches caused by the belt sanding are removed. The substrate surface was flattened by buffing to remove it (see FIG. 1 (e)).

【0033】(4) 前記(3) で平坦化した基板表面に、常
法に従ってパラジウムコロイド触媒を付与してから無電
解めっきを施すことにより、厚さ 0.6μmの無電解銅め
っき膜6を形成した(図1(f) 参照)。
(4) An electroless copper plating film 6 having a thickness of 0.6 μm is formed on the surface of the substrate flattened in the above (3) by applying a palladium colloid catalyst according to a conventional method and then performing electroless plating. (See FIG. 1 (f)).

【0034】(5) ついで、以下の条件で厚付けのための
電解銅めっきを施し、厚さ15μmの電解銅めっき膜7を
形成し、導体回路9となる部分の厚付け、およびスルー
ホール3に充填された導電ペースト5を覆うスルーホー
ル被覆導体層10となる部分を形成した。 〔電解めっき水溶液〕 硫酸 180 g/l 硫酸銅 80 g/l 添加剤(アトテックジャパン製、商品名:カパラシドGL) 1 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 30分 温度 室温
(5) Next, electrolytic copper plating for thickening is performed under the following conditions to form an electrolytic copper plating film 7 having a thickness of 15 μm. A portion to become the through-hole-covered conductor layer 10 covering the conductive paste 5 filled in was formed. [Electroplating aqueous solution] Sulfuric acid 180 g / l Copper sulfate 80 g / l Additive (manufactured by Atotech Japan, trade name: Capparaside GL) 1 ml / l [Electroplating conditions] Current density 1 A / dm 2 hours 30 minutes Temperature Room temperature

【0035】(6) 導体回路9およびスルーホール被覆導
体層10とする部分を形成した基板の両面に、市販の感光
性ドライフィルムを張りつけ、マスクを載置して、100
mJ/cm2 で露光、 0.8%炭酸水素ナトリウムで現像処
理し、厚さ15μmのエッチングレジスト8を形成した
(図2(a) 参照)。
(6) A commercially available photosensitive dry film is adhered to both sides of the substrate on which the conductor circuit 9 and the portion to be the through-hole covered conductor layer 10 are formed, and a mask is placed thereon.
Exposure at mJ / cm 2 and development processing with 0.8% sodium bicarbonate formed an etching resist 8 having a thickness of 15 μm (see FIG. 2 (a)).

【0036】(7) そして、エッチングレジスト8を形成
していない部分のめっき膜を、硫酸と過酸化水素の混合
液を用いるエッチングにて溶解除去し、さらに、めっき
レジスト8を5%KOH で剥離除去して、独立した導体回
路9およびスルーホール内に充填した導電ぺースト5を
覆うスルーホール被覆導体層(以下、このスルーホール
被覆導体層のことを単に「ふためっき層」という。)10
を形成した(図2(b)参照)。
(7) Then, the plating film in the portion where the etching resist 8 is not formed is dissolved and removed by etching using a mixed solution of sulfuric acid and hydrogen peroxide, and the plating resist 8 is peeled off with 5% KOH. The through-hole-covered conductor layer which is removed to cover the independent conductor circuit 9 and the conductive paste 5 filled in the through-hole (hereinafter, this through-hole covered conductor layer is simply referred to as a “lid plating layer”) 10
Was formed (see FIG. 2 (b)).

【0037】(8) 次に、導体回路9およびふためっき層
10の上面だけでなく側面を含む全表面に、ポリオレフィ
ン系樹脂との密着性にすぐれたNi薄膜11を形成した。
このNi薄膜11は、気圧0.6 Pa 、温度80℃、電力20
0 W、時間5分間の条件下で、Niをターゲットにした
スパッタリングによって形成し、厚さ0.1 μmのNi薄
膜層とした。
(8) Next, the conductor circuit 9 and the lid plating layer
A Ni thin film 11 having excellent adhesion to a polyolefin-based resin was formed on the entire surface including the side surfaces as well as the top surface of the thin film 10.
The Ni thin film 11 has an atmospheric pressure of 0.6 Pa, a temperature of 80 ° C., and an electric power of 20 Pa.
It was formed by sputtering with Ni as a target under the conditions of 0 W and a time of 5 minutes to form a Ni thin film layer having a thickness of 0.1 μm.

【0038】(9) その後、Ni薄膜11を形成した基板の
両面に、一方の面に銅箔30が貼着された熱硬化型ポリオ
レフィン系樹脂フィルム12を重ね合せ、温度50〜18
0℃まで昇温しながら圧力10kg/cm2 で加熱プレスす
ることにより、基板とフィルムと銅箔とを一体化するこ
とで、ポリオレフィン系樹脂からなる樹脂層間絶縁層12
を設けた(図2(d) 参照)。なお、銅箔30が貼着された
熱硬化型ポリオレフィン系樹脂フィルム12は、厚さ12
μmの銅箔に、NMP(N−メチルピロリドン)に溶解
させた熱硬化型ポリオレフィン系樹脂(住友3M製、商
品名:1592)を塗布して、50℃で乾燥させ、厚さ
50μmに調整して製造した。
(9) Thereafter, a thermosetting polyolefin resin film 12 having a copper foil 30 adhered to one surface is overlaid on both surfaces of the substrate on which the Ni thin film 11 has been formed, and the temperature is 50-18.
By heating and pressing at a pressure of 10 kg / cm 2 while raising the temperature to 0 ° C., the substrate, the film, and the copper foil are integrated to form a resin interlayer insulating layer 12 made of a polyolefin resin.
(See FIG. 2 (d)). The thermosetting polyolefin-based resin film 12 to which the copper foil 30 was adhered had a thickness of 12
A thermosetting polyolefin-based resin (manufactured by Sumitomo 3M, trade name: 1592) dissolved in NMP (N-methylpyrrolidone) is applied to a μm copper foil, dried at 50 ° C., and adjusted to a thickness of 50 μm. Manufactured.

【0039】(10) 前記処理を終えたポリオレフィン系
樹脂層間絶縁層12上の銅箔30と下層の導体回路との電気
的接続を図るためのバイアホールを形成する前段階とし
て、まず、銅箔からなる金属層30にエッチングにより開
口を設ける。さらに、波長10.4μmの炭酸ガスレーザ
(パルス時間:50μsec )にて、樹脂層間絶縁層12に
直径80μm程度のバイアホール用開口13を設けた。さ
らに、CF4 と酸素との混合気体のプラズマ処理によ
り、デスミア処理を行った。さらに、金属層30を含む層
間樹脂絶縁層12の全表面に、Niをターゲットにし、気
圧 0.6Pa、温度80℃、電力 200W、時間5分間の条件
のスパッタリングを行って、ポリオレフィン系樹脂層間
絶縁12表面にNi薄膜を形成した。このとき、形成され
たNi薄膜の層の厚さは 0.1μmであった。
(10) Prior to forming via holes for electrically connecting the copper foil 30 on the polyolefin-based resin interlayer insulating layer 12 and the lower conductive circuit after the above-described treatment, first, An opening is formed in the metal layer 30 made of by etching. Further, a via hole opening 13 having a diameter of about 80 μm was formed in the resin interlayer insulating layer 12 with a carbon dioxide gas laser having a wavelength of 10.4 μm (pulse time: 50 μsec). Further, desmear processing was performed by plasma processing of a mixed gas of CF 4 and oxygen. Further, the entire surface of the interlayer resin insulation layer 12 including the metal layer 30 is sputtered with Ni as a target under the conditions of a pressure of 0.6 Pa, a temperature of 80 ° C., a power of 200 W, and a time of 5 minutes to obtain a polyolefin resin interlayer insulation 12. A Ni thin film was formed on the surface. At this time, the thickness of the formed Ni thin film was 0.1 μm.

【0040】(11) 前記処理を終えた基板に対して、前
記(1) の無電解めっきを施し、厚さ0.7μmの無電解め
っき膜14を形成した(図3(a) 参照)。
(11) The substrate subjected to the above treatment was subjected to the electroless plating of (1) to form an electroless plated film 14 having a thickness of 0.7 μm (see FIG. 3A).

【0041】(12) 前記(11)において無電解めっき膜14
を形成した基板の両面に、市販の感光性ドライフィルム
を張りつけ、フォトマスクフィルムを載置して、100 m
J/cm2 で露光、0.8 %炭酸ナトリウムを用いて現像処
理し、厚さ15μmのめっきレジスト16を設けた(図3
(b) 参照)。
(12) In the above (11), the electroless plating film 14
A commercially available photosensitive dry film is attached to both sides of the substrate on which is formed, and a photomask film is placed on the substrate.
Exposure at J / cm 2 and development using 0.8% sodium carbonate provided a 15 μm thick plating resist 16 (FIG. 3).
(b)).

【0042】(13) その後、さらに、前記(1) の電解め
っきを施して、厚さ15μmの電解めっき膜15を形成し、
導体回路9部分の厚付け、およびバイアホール17部分の
めっき充填を行った(図3(c) 参照)。
(13) Thereafter, the electrolytic plating of (1) is further performed to form an electrolytic plated film 15 having a thickness of 15 μm.
The conductor circuit 9 was thickened and the via hole 17 was plated and filled (see FIG. 3 (c)).

【0043】(14) そしてさらに、めっきレジスト16を
5%KOH で剥離除去した後、そのめっきレジスト16下の
無電解めっき膜14を硫酸/過酸化水素混合液にてエッチ
ングして溶解除去し、Ni膜、無電解銅めっき膜14およ
び電解銅めっき膜15からなる厚さ16μmの導体回路9
(バイアホール17を含む)を形成して、多層のプリント
配線板を製造した(図3(d) 参照)。
(14) Further, after the plating resist 16 is peeled and removed with 5% KOH, the electroless plating film 14 under the plating resist 16 is dissolved and removed by etching with a mixed solution of sulfuric acid / hydrogen peroxide. 16 μm thick conductive circuit 9 composed of Ni film, electroless copper plating film 14 and electrolytic copper plating film 15
(Including via holes 17) was formed to produce a multilayer printed wiring board (see FIG. 3 (d)).

【0044】(実施例2)図4(a) 〜(e) は他の実施例
による製造工程の一部を示す。この実施例は、層間樹脂
絶縁層を形成するポリオレフィン系樹脂として、三井化
学製のTPX(商品名)を使用したこと、また、図4
(a) 〜(c) に示すように、無電解銅めっき膜7を形成し
た後、エッチングレジスト8を形成する前に、スパッタ
リングによってPd層を形成したこと、さらに、樹脂層
間絶縁層12にバイアホール用開口13を設けた後、Niの
代わりにPdをターゲットにしたスパッタリングを行っ
て、ポリオレフィン系樹脂層間絶縁12にPb膜を形成こ
と以外は、実施例1と同様にして多層プリント配線板を
製造した。
(Embodiment 2) FIGS. 4A to 4E show a part of a manufacturing process according to another embodiment. In this example, TPX (trade name) manufactured by Mitsui Chemicals was used as a polyolefin resin forming an interlayer resin insulating layer.
As shown in (a) to (c), after forming the electroless copper plating film 7 and before forming the etching resist 8, a Pd layer was formed by sputtering, and a via was formed in the resin interlayer insulating layer 12. After forming the hole opening 13, a multilayer printed wiring board was prepared in the same manner as in Example 1 except that sputtering was performed using Pd as a target instead of Ni to form a Pb film on the polyolefin-based resin interlayer insulation 12. Manufactured.

【0045】(比較例)この比較例は、層間樹脂絶縁層
を構成するポリオレフィン系樹脂に代えてクレゾールノ
ボラック型エポキシ樹脂を使用した以外は、実施例1と
同様にして多層プリント配線板を製造した。
Comparative Example In this comparative example, a multilayer printed wiring board was manufactured in the same manner as in Example 1 except that a cresol novolak type epoxy resin was used instead of the polyolefin resin constituting the interlayer resin insulating layer. .

【0046】上述した実施例1、実施例2および比較例
は、本発明の製造方法を実施する一方法として説明した
工程〜に基づいて実施されたものである。
The above-described Examples 1, 2 and Comparative Examples were carried out based on the steps 1 to 3 described as one method for carrying out the production method of the present invention.

【0047】(実施例3) (1) 厚さ 0.8mmのBT(ビズマレイミドトリアジン)
樹脂からなる基板1の両面に18μmの銅箔2がラミネー
トされているBTレジン銅張積層板(三菱ガス化学製、
商品名:HL830-0.8T12D )を用いた(図1(a) 参照)。
まず、この銅張積層板をドリル削孔し(図1(b) 参
照)、次いでパラジウム−スズコロイドを付着させ、下
記組成で70℃の液温で30分無電解めっきを施し、基
板全面に 0.7μmの無電解めっき膜を形成した。 〔無電解めっき水溶液〕 EDTA 150 g/l 硫酸銅 20 g/l HCHO 30 ml/l NaOH 40 g/l α、α’−ビピリジル 80 mg/l PEG 0.1 g/l
Example 3 (1) BT (Bizmaleimide Triazine) having a Thickness of 0.8 mm
A BT resin copper-clad laminate (manufactured by Mitsubishi Gas Chemical Co., Ltd.) in which 18 μm copper foils 2 are laminated on both sides of a resin substrate 1
Product name: HL830-0.8T12D) (see Fig. 1 (a)).
First, this copper-clad laminate is drilled (see FIG. 1 (b)), and then a palladium-tin colloid is adhered, and electroless plating is performed at a liquid temperature of 70 ° C. for 30 minutes with the following composition, and the entire surface of the substrate is 0.7 mm thick. A μm electroless plating film was formed. [Electroless plating aqueous solution] EDTA 150 g / l Copper sulfate 20 g / l HCHO 30 ml / l NaOH 40 g / l α, α'-bipyridyl 80 mg / l PEG 0.1 g / l

【0048】さらに、下記組成の電解めっき水溶液で下
記条件にて電解銅めっきを施し、厚さ15μmの電解銅め
っき膜を形成した(図1(c) 参照)。 〔電解めっき水溶液〕 硫酸 180 g/l 硫酸銅 80 g/l 添加剤(アトテックジャパン製、商品名:カパラシドGL) 1 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 30分 温度 室温
Further, electrolytic copper plating was performed with an aqueous electrolytic plating solution having the following composition under the following conditions to form an electrolytic copper plating film having a thickness of 15 μm (see FIG. 1 (c)). [Electroplating aqueous solution] Sulfuric acid 180 g / l Copper sulfate 80 g / l Additive (manufactured by Atotech Japan, trade name: Capparaside GL) 1 ml / l [Electroplating conditions] Current density 1 A / dm 2 hours 30 minutes Temperature Room temperature

【0049】(2) 全面に無電解銅めっき膜と電解銅めっ
き膜からなる導体(スルーホール3を含む)を形成した
基板を、水洗いし、乾燥した後、酸化浴(黒化浴)とし
て、NaOH (10g/l)、NaClO2(40g/l)、Na3PO
4(6g/l)の水溶液を用い、還元浴として、NaOH(1
0g/l)、NaBH4 (6g/l)の水溶液を用いた酸化
還元処理に供し、導体回路、スルーホール全表面に粗化
層4を設けた(図1(d) 参照)。
(2) A substrate having a conductor (including through-hole 3) formed of an electroless copper plating film and an electrolytic copper plating film formed on the entire surface is washed with water, dried, and then used as an oxidation bath (blackening bath). NaOH (10 g / l), NaClO 2 (40 g / l), Na 3 PO
4 (6 g / l) aqueous solution and NaOH (1
0 g / l) and a redox treatment using an aqueous solution of NaBH 4 (6 g / l) to provide a roughened layer 4 on the entire surface of the conductor circuit and the through-hole (see FIG. 1 (d)).

【0050】(3) 次に、銅粒子を含む導電ペースト5を
スクリーン印刷により、スルーホール3内に充填し、乾
燥、硬化させた。そして、導体上面の粗化層4およびス
ルーホール3からはみ出した導電ペースト5を、#400
のベルト研磨紙(三共理化学製)を用いたベルトサンダ
ー研磨により除去し、さらにこのベルトサンダー研磨に
よる傷を取り除くためのバフ研磨を行い、基板表面を平
坦化した(図1(e) 参照)。
(3) Next, the conductive paste 5 containing copper particles was filled in the through holes 3 by screen printing, dried and cured. Then, the conductive paste 5 protruding from the roughened layer 4 and the through hole 3 on the upper surface of the conductor is # 400
Was removed by belt sanding using a belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.), and buffing was performed to remove scratches due to the belt sanding, thereby flattening the substrate surface (see FIG. 1 (e)).

【0051】(4) 前記(3) で平坦化した基板表面に、常
法に従ってパラジウムコロイド触媒を付与してから無電
解めっきを施すことにより、厚さ 0.6μmの無電解銅め
っき膜6を形成した(図1(f) 参照)。
(4) An electroless copper plating film 6 having a thickness of 0.6 μm is formed on the surface of the substrate flattened in the above (3) by applying a palladium colloid catalyst according to a conventional method and then performing electroless plating. (See FIG. 1 (f)).

【0052】(5) ついで、以下の条件で電解銅めっきを
施し、厚さ15μmの電解銅めっき膜7を形成し、導体回
路9となる部分の厚付け、およびスルーホール3に充填
された導電ペースト5を覆うスルーホール被覆導体層10
となる部分を形成した。 〔電解めっき水溶液〕 硫酸 180 g/l 硫酸銅 80 g/l 添加剤(アトテックジャパン製、商品名:カパラシドGL) 1 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 30分 温度 室温
(5) Next, electrolytic copper plating is performed under the following conditions to form an electrolytic copper plating film 7 having a thickness of 15 μm. Through-hole-coated conductor layer 10 covering paste 5
Was formed. [Electroplating aqueous solution] Sulfuric acid 180 g / l Copper sulfate 80 g / l Additive (manufactured by Atotech Japan, trade name: Capparaside GL) 1 ml / l [Electroplating conditions] Current density 1 A / dm 2 hours 30 minutes Temperature Room temperature

【0053】(6) 導体回路9および導体層10となる部分
を形成した基板の両面に、市販の感光性ドライフィルム
を張りつけ、マスクを載置して、100 mJ/cm2 で露光、
0.8%炭酸水素ナトリウムで現像処理し、厚さ15μmの
エッチングレジスト8を形成した(図2(a) 参照)。
(6) A commercially available photosensitive dry film is attached to both sides of the substrate on which the portions to be the conductor circuits 9 and the conductor layers 10 are formed, a mask is placed, and exposure is performed at 100 mJ / cm 2 .
The resist was developed with 0.8% sodium bicarbonate to form an etching resist 8 having a thickness of 15 μm (see FIG. 2A).

【0054】(7) そして、エッチングレジスト8を形成
していない部分のめっき膜を、硫酸と過酸化水素の混合
液を用いるエッチングにて溶解除去し、さらに、めっき
レジスト8を5%KOH で剥離除去して、独立した導体回
路9および導電ぺースト5を覆うスルーホール被覆導体
層(以下、このスルーホール被覆導体層のことを単に
「ふためっき層」という。)10を形成した(図2(b) 参
照)。
(7) Then, the plating film where the etching resist 8 is not formed is dissolved and removed by etching using a mixed solution of sulfuric acid and hydrogen peroxide, and the plating resist 8 is peeled off with 5% KOH. After removal, a through-hole-covered conductor layer (hereinafter, simply referred to as a “lid plating layer”) 10 covering the independent conductor circuit 9 and the conductive paste 5 was formed (FIG. 2 ( b)).

【0055】(8) 次に、導体回路9および導電ペースト
5を覆う導体層10表面にCu−Ni−P合金からなる厚
さ2.5 μmの粗化層11を形成し、さらに、この粗化層11
の表面に厚さ2.5 μmのSnを形成した(図2(c) 参
照、Snについては図示しない)。その形成方法は次の
通りである。すなわち、基板を酸性脱脂してソフトエッ
チングし、次いで、塩化パラジウムと有機酸からなる触
媒溶液で処理して、Pd触媒を付与し、この触媒を活性
化した後、硫酸銅8g/l、硫酸ニッケル0.6 g/l、
クエン酸15g/l、次亜リン酸ナトリウム29g/l、ホ
ウ酸31g/l、界面活性剤(日信化学工業製、サーフィ
ノール465 )0.1 g/lの水溶液からなるpH=9の無
電解めっき浴にてめっきを施し、導体回路9およびふた
めっき層10の全表面にCu−Ni−P合金の粗化層11を設け
た。ついで、ホウフッ化スズ0.1 mol/l、チオ尿素1.
0 mol/lの水溶液を用い、温度50℃、pH=1.2 の
条件でCu−Sn置換反応させ、粗化層11の表面に厚さ
0.3 μmのSn層を設けた(Sn層については図示しな
い)。
(8) Next, a 2.5 μm-thick roughened layer 11 made of a Cu—Ni—P alloy is formed on the surface of the conductive layer 10 covering the conductive circuit 9 and the conductive paste 5. 11
(See FIG. 2 (c), Sn is not shown). The formation method is as follows. That is, the substrate is acid-degreased and soft-etched, and then treated with a catalyst solution comprising palladium chloride and an organic acid to provide a Pd catalyst. After activating this catalyst, copper sulfate 8 g / l, nickel sulfate 0.6 g / l,
Electroless plating at pH = 9 consisting of an aqueous solution of 15 g / l of citric acid, 29 g / l of sodium hypophosphite, 31 g / l of boric acid, and 0.1 g / l of a surfactant (Sufinol 465, manufactured by Nissin Chemical Industry Co., Ltd.) Plating was performed in a bath, and a roughened layer 11 of a Cu—Ni—P alloy was provided on all surfaces of the conductor circuit 9 and the lid plating layer 10. Then, tin borofluoride 0.1 mol / l, thiourea 1.
Using a 0 mol / l aqueous solution, a Cu-Sn substitution reaction was carried out at a temperature of 50 ° C. and a pH of 1.2, and the thickness of the roughened layer 11 was
A 0.3 μm Sn layer was provided (the Sn layer is not shown).

【0056】(9) 前記(8) の処理を終えた基板の両面
に、ポリオレフィン系樹脂付き銅箔を圧力10 kg/cm
2 、温度180 ℃で圧着、積層した。その後、銅箔をエッ
チングすることによって、φ80μmの開口を設けた。 (10) さらに、波長10.4μmの炭酸ガスレーザにて、ポ
リオレフィン系樹脂層間絶縁層に40μmのバイアホー
ル用開口13を設けた。さらに、CF4 と酸素の混合気体
のプラズマ処理により、デスミアを行った。 (11) その後、Pdをターゲットにしたスパッタリング
を、気圧0.6 Pa、温度80℃、電力 200W、時間5分間
の条件下で行って、ポリオレフィン系樹脂層間絶縁層上
にPd薄膜を形成した。このとき、形成された薄膜の厚
さは0.2 μm以下とした。なお、スパッタリングのため
の装置は、日本真空技術 (株) 製のものを使用した。
(9) A copper foil with a polyolefin resin is applied to both surfaces of the substrate after the treatment of the above (8) at a pressure of 10 kg / cm.
2. Pressure bonding and lamination at a temperature of 180 ° C. Thereafter, an opening of φ80 μm was provided by etching the copper foil. (10) Further, a 40 μm via hole opening 13 was formed in the polyolefin resin interlayer insulating layer by a carbon dioxide gas laser having a wavelength of 10.4 μm. Further, desmearing was performed by plasma treatment of a mixed gas of CF 4 and oxygen. (11) Thereafter, sputtering using Pd as a target was performed under the conditions of a pressure of 0.6 Pa, a temperature of 80 ° C., a power of 200 W, and a time of 5 minutes to form a Pd thin film on the polyolefin resin interlayer insulating layer. At this time, the thickness of the formed thin film was 0.2 μm or less. The apparatus used for sputtering was manufactured by Japan Vacuum Engineering Co., Ltd.

【0057】(12) 前記(11)の処理を終えた基板に対し
て、前記(1) の無電解めっきを施し、厚さ 0.7μmの無
電解めっき膜14をポリオレフィン系樹脂層間絶縁層12上
の表面に形成した(図3(a) 参照)。
(12) The substrate having been subjected to the treatment of (11) is subjected to the electroless plating of (1), and an electroless plating film 14 having a thickness of 0.7 μm is formed on the polyolefin resin interlayer insulating layer 12. (See FIG. 3 (a)).

【0058】(13) さらに、前記(1)の条件で電解銅め
っきを施し、厚さ15μmの電解銅めっき膜14を形成し
た。そして、銅めっき上面に黒化処理を施し、その後、
エッチングレジストを形成し、エッチングにより導体回
路を形成した。
(13) Further, electrolytic copper plating was performed under the condition (1) to form an electrolytic copper plating film 14 having a thickness of 15 μm. Then, a blackening treatment is applied to the upper surface of the copper plating, and thereafter,
An etching resist was formed, and a conductor circuit was formed by etching.

【0059】(14)さらに、前記処理された導体回路形成
基板にポリオレフィン系樹脂付き銅箔を圧力10 kg/cm
2 、温度180 ℃で圧着、積層して多層のプリント配線板
を製造した(図3(d) 参照)。
(14) Further, a copper foil with a polyolefin resin is applied to the treated conductor circuit forming substrate at a pressure of 10 kg / cm.
2. A multilayer printed wiring board was manufactured by pressing and laminating at a temperature of 180 ° C. (see FIG. 3D).

【0060】(実施例4)本実施例は、銅めっき上面に
無電解Niめっきを施して金属Ni層を形成した以外
は、実施例3と同様にして多層プリント配線板を製造し
た。
Example 4 In this example, a multilayer printed wiring board was manufactured in the same manner as in Example 3 except that a metal Ni layer was formed by performing electroless Ni plating on the copper plating upper surface.

【0061】(実施例5)本実施例は、銅めっき上面に
Niをターゲットとするスパッタリング処理を施して、
金属Ni層を形成した以外は、実施例3と同様にして多
層プリント配線板を製造した。
(Embodiment 5) In this embodiment, the upper surface of the copper plating is subjected to a sputtering process using Ni as a target.
A multilayer printed wiring board was manufactured in the same manner as in Example 3 except that a metal Ni layer was formed.

【0062】(実施例6)本実施例は、Auを気圧0.6
Pa、温度100 ℃、電力 200W、時間1分間の条件下で
ポリオレフィン系樹脂層間絶縁層に付着させたこと以外
は、実施例3と同様にして多層プリント配線板を製造し
た。
(Embodiment 6) In this embodiment, Au is applied at an atmospheric pressure of 0.6.
A multilayer printed wiring board was manufactured in the same manner as in Example 3 except that the film was adhered to the polyolefin-based resin interlayer insulating layer under the conditions of Pa, a temperature of 100 ° C., a power of 200 W, and a time of 1 minute.

【0063】(実施例7)本実施例は、電解銅めっき層
をエッチング処理して導体回路を設け、その導体回路の
表面を黒化処理した後、その粗化された表面にポリオレ
フィン系樹脂付き銅箔を加熱圧着させたこと以外は、実
施例3と同様にして多層プリント配線板を製造した。
(Embodiment 7) In this embodiment, a conductor circuit is provided by etching an electrolytic copper plating layer, and the surface of the conductor circuit is blackened, and then a polyolefin resin is applied to the roughened surface. A multilayer printed wiring board was manufactured in the same manner as in Example 3 except that the copper foil was heated and pressed.

【0064】(実施例8)本実施例は、形成された導体
回路の表面に無電解Niめっきを施して、金属Ni層を
形成した以外は、実施例7と同様にして多層プリント配
線板を製造した。
(Embodiment 8) In this embodiment, a multilayer printed wiring board is manufactured in the same manner as in Embodiment 7, except that the surface of the formed conductor circuit is subjected to electroless Ni plating to form a metal Ni layer. Manufactured.

【0065】(実施例9)本実施例は、形成された導体
回路表面をインタープレート処理によって粗化すること
以外は、実施例7と同様にして多層プリント配線板を製
造した。
Example 9 In this example, a multilayer printed wiring board was manufactured in the same manner as in Example 7, except that the surface of the formed conductor circuit was roughened by an interplate treatment.

【0066】(実施例10)基本的には、実施例1と同
様であるが、18μmの銅箔を硫酸―過酸化水素水溶液
でエッチングして、厚さを5μmとした。さらに、炭酸
ガスレーザ(三菱電機製:ML605GTL)で54μ
秒のパルス幅で照射して銅箔およびポリオレフィン系樹
脂層を除去した。
Example 10 Basically the same as Example 1, except that an 18 μm copper foil was etched with a sulfuric acid-hydrogen peroxide solution to a thickness of 5 μm. Further, a carbon dioxide laser (ML605GTL, manufactured by Mitsubishi Electric Corporation) was used for 54 μL.
Irradiation was performed with a pulse width of seconds to remove the copper foil and the polyolefin-based resin layer.

【0067】上述したような方法で製造した実施例1〜
10および比較例にかかる多層プリント配線板につい
て、ピール強度を測定し、また、配線板を 128℃で48時
間放置した後の抵抗変化率を測定した。その結果、ピー
ル強度については、実施例1〜10にかかる配線板は、
層間樹脂絶縁層に粗化面を設けていないにも関わらず、
0.8 〜1.0 kg/cmという充分なピール強度が得られた
が、比較例の配線板は、粗化面を設けているにもかかわ
らず、0.1 kg/cmという低い値しか得られなかった。ま
た、抵抗変化率については、実施例1〜10にかかる配
線板は5%程度と比較的小さいが、比較例にかかる配線
板は10%と比較的大きいことが確かめられた。
Examples 1 to 5 manufactured by the method as described above
The peel strength of the multilayer printed wiring boards according to Comparative Example 10 and Comparative Example was measured, and the resistance change rate after the wiring boards were left at 128 ° C. for 48 hours was measured. As a result, regarding the peel strength, the wiring boards according to Examples 1 to 10 are:
Despite not having a roughened surface on the interlayer resin insulation layer,
Although a sufficient peel strength of 0.8 to 1.0 kg / cm was obtained, the wiring board of the comparative example obtained only a low value of 0.1 kg / cm despite the provision of a roughened surface. In addition, as for the rate of change in resistance, it was confirmed that the wiring boards according to Examples 1 to 10 were relatively small at about 5%, while the wiring boards according to Comparative Examples were relatively large at 10%.

【0068】[0068]

【発明の効果】以上説明したように、本発明のプリント
配線板の製造方法によれば、導体回路の密着強度を低下
させることなく、高周波数帯域の信号伝搬性に優れ、ま
たバイアホールの接続信頼性にも優れるプリント配線板
を提供することができる。
As described above, according to the method for manufacturing a printed wiring board of the present invention, the signal propagation in a high frequency band is excellent without lowering the adhesion strength of the conductor circuit, and the connection of the via hole is achieved. A printed wiring board excellent in reliability can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(f) は、実施例1の多層プリント配線板
を製造する工程の一部を示す図である。
FIGS. 1A to 1F are views showing a part of a process of manufacturing a multilayer printed wiring board of Example 1. FIG.

【図2】(a)〜(e) は、実施例1の多層プリント配線板
を製造する工程の一部を示す図である。
FIGS. 2A to 2E are diagrams illustrating a part of a process of manufacturing the multilayer printed wiring board according to the first embodiment.

【図3】(a)〜(d) は、実施例1の多層プリント配線板
を製造する工程の一部を示す図である。
3 (a) to 3 (d) are views each showing a part of a process of manufacturing the multilayer printed wiring board of Example 1. FIG.

【図4】(a)〜(e) は、実施例2の多層プリント配線板
を製造する工程の一部を示す図である。
FIGS. 4A to 4E are diagrams illustrating a part of a process of manufacturing a multilayer printed wiring board according to a second embodiment.

【符号の説明】[Explanation of symbols]

1 基板 2 銅箔 3 スルーホール 4 粗化層 5 樹脂充填材 6 無電解めっき膜 7 電解めっき膜 8 エッチングレジスト 9 導体回路 10 導体層(ふためっき層) 11 金属層(Ni, Pd) 12 ポリオレフィン系樹脂絶縁層 13 バイアホール用開口 14 無電解めっき膜 15 電解めっき膜 16 めっきレジスト 17 バイアホール 30 銅箔 DESCRIPTION OF SYMBOLS 1 Substrate 2 Copper foil 3 Through hole 4 Roughening layer 5 Resin filler 6 Electroless plating film 7 Electrolytic plating film 8 Etching resist 9 Conductor circuit 10 Conductor layer (lid plating layer) 11 Metal layer (Ni, Pd) 12 Polyolefin type Resin insulating layer 13 Via hole opening 14 Electroless plating film 15 Electrolytic plating film 16 Plating resist 17 Via hole 30 Copper foil

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅井 元雄 岐阜県揖斐郡揖斐川町北方1−1 イビデ ン株式会社内 Fターム(参考) 5E343 AA07 AA13 AA15 AA16 AA17 AA18 BB23 BB24 BB35 BB38 BB44 BB45 BB48 BB55 BB67 CC01 CC22 CC78 DD33 DD43 DD52 DD76 EE32 EE42 GG01 5E346 AA02 AA06 AA12 AA15 AA43 CC08 CC31 CC37 CC38 DD02 DD22 DD33 DD47 EE02 EE06 EE07 EE19 EE33 EE38 FF03 FF13 FF14 GG15 GG17 GG22 GG27 GG28 HH05 HH07 HH11 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Motoo Asai 1-1 term north of Ibigawa-cho, Ibi-gun, Gifu F-term in Ibiden Co., Ltd. (reference) 5E343 AA07 AA13 AA15 AA16 AA17 AA18 BB23 BB24 BB35 BB38 BB44 BB45 BB48 BB55 BB67 CC01 CC22 CC78 DD33 DD43 DD52 DD76 EE32 EE42 GG01 5E346 AA02 AA06 AA12 AA15 AA43 CC08 CC31 CC37 CC38 DD02 DD22 DD33 DD47 EE02 EE06 EE07 EE19 EE33 EE38 FF03 FF13 FF14 GG15 H27 GG17 H22 GG17

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 導体回路が形成された基板に、一方の表
面に金属層が設けられた樹脂フィルムを加熱圧着し、前
記金属層の一部に開口を形成し、その開口を介してレー
ザ光を照射して前記樹脂層にバイアホール用の孔を形成
し、その後、バイアホールと導体回路とを形成して下層
導体回路と接続する多層プリント配線板の製造方法にお
いて、 前記樹脂フィルムが、ポリオレフィン系樹脂であること
を特徴とする多層プリント配線板の製造方法。
1. A resin film having a metal layer provided on one surface is heat-pressed to a substrate on which a conductive circuit is formed, an opening is formed in a part of the metal layer, and laser light is passed through the opening. Forming a hole for a via hole in the resin layer, and then forming a via hole and a conductive circuit to connect to a lower conductive circuit, wherein the resin film is a polyolefin. A method for producing a multilayer printed wiring board, wherein the method is a resin.
【請求項2】 導体回路が形成された基板に、一方の表
面に金属層が設けられた樹脂フィルムを加熱圧着し、前
記金属層にレーザ光を照射して前記金属層および樹脂フ
ィルムにバイアホール形成用の孔を形成し、その後、バ
イアホールと導体回路とを形成して下層導体回路と接続
する多層プリント配線板の製造方法において、 前記樹脂フィルムが、ポリオレフィン系樹脂であること
を特徴とする多層プリント配線板の製造方法。
2. A resin film having a metal layer provided on one surface of a substrate on which a conductive circuit is formed is heated and pressed, and the metal layer is irradiated with laser light to form a via hole in the metal layer and the resin film. Forming a hole for formation, and then forming a via hole and a conductor circuit, and connecting to a lower layer conductor circuit in a method of manufacturing a multilayer printed wiring board, wherein the resin film is a polyolefin resin. A method for manufacturing a multilayer printed wiring board.
【請求項3】前記基板上に形成された導体回路の上面
に、粗化層を設けるか、Ni、Pd、Cr、Co、P
t、TiおよびAuのうちから選ばれる1種以上の金属
からなる金属層を形成することを特徴とする請求項1又
は2に記載の多層プリント配線板の製造方法。
3. A method according to claim 1, wherein a roughening layer is provided on the upper surface of the conductor circuit formed on the substrate, or Ni, Pd, Cr, Co, P
3. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein a metal layer made of at least one metal selected from t, Ti and Au is formed.
【請求項4】前記基板上に形成された導体回路の全表面
を、粗化するか、Ni、Pd、Cr、Co、Pt、Ti
およびAuから選ばれる1種以上の金属からなる金属層
を形成することを特徴とする請求項1又は2に記載の多
層プリント配線板の製造方法。
4. The entire surface of a conductor circuit formed on the substrate is roughened or Ni, Pd, Cr, Co, Pt, Ti
3. The method according to claim 1, wherein a metal layer made of at least one metal selected from the group consisting of Au and Au is formed.
JP32483798A 1998-11-16 1998-11-16 Manufacture of multilayer printed wiring board Pending JP2000151118A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32483798A JP2000151118A (en) 1998-11-16 1998-11-16 Manufacture of multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32483798A JP2000151118A (en) 1998-11-16 1998-11-16 Manufacture of multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JP2000151118A true JP2000151118A (en) 2000-05-30

Family

ID=18170243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32483798A Pending JP2000151118A (en) 1998-11-16 1998-11-16 Manufacture of multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP2000151118A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224367A (en) * 2002-01-29 2003-08-08 Hitachi Chem Co Ltd High frequency printed wiring board and its manufacturing method
CN102415228A (en) * 2010-04-30 2012-04-11 日本梅克特隆株式会社 Build-up multilayer printed wiring board and production method therefor
DE102020133220B3 (en) 2020-12-11 2022-02-17 I.T.C.Intercircuit Electronic GmbH Method of filling at least one hole formed in a printed circuit board, printed circuit board so filled, and vehicle having such a printed circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224367A (en) * 2002-01-29 2003-08-08 Hitachi Chem Co Ltd High frequency printed wiring board and its manufacturing method
CN102415228A (en) * 2010-04-30 2012-04-11 日本梅克特隆株式会社 Build-up multilayer printed wiring board and production method therefor
DE102020133220B3 (en) 2020-12-11 2022-02-17 I.T.C.Intercircuit Electronic GmbH Method of filling at least one hole formed in a printed circuit board, printed circuit board so filled, and vehicle having such a printed circuit board

Similar Documents

Publication Publication Date Title
KR100855528B1 (en) Multilayer printed wiring board and method for manufacturing the same
KR100776865B1 (en) Printed wiring board and method for producing the same
JP3204545B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2001015931A (en) Multilayer printed wiring board and manufacture thereof
JP4291469B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2000151118A (en) Manufacture of multilayer printed wiring board
JP4610681B2 (en) Multilayer printed wiring board
JP2001015928A (en) Multilayer printed wiring board and its manufacture
JP3373406B2 (en) Printed wiring board and method of manufacturing the same
JP2000138452A (en) Manufacture of multilayered printed wiring board
JP2000138456A (en) Multilayered printed wiring board and its manufacture
JP4553402B2 (en) Manufacturing method of multilayer printed wiring board
JPH11307936A (en) Multi-layer printed circuit board
JP2005191080A (en) Laminate plate and multilayer printed circuit board using it and these manufacturing method
JP4291470B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2000114678A (en) Printed wiring board
JP2000183495A (en) Forming method for conductor circuit and manufacture of printed-wiring board
JP4611437B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2000133933A (en) Manufacture of printed wiring board
JP2008252146A (en) Multilayer printed wiring board and its manufacturing method
JP2001015918A (en) Multilayer printed wiring board and manufacture thereof
JP2000114726A (en) Printed wiring board
JP2001237543A (en) Printed wiring board
JP2000124601A (en) Method for manufacturing printed wiring board
JP2001102750A (en) Multilayer printed wiring board and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20051018

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20080812

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20081014

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20090331

Free format text: JAPANESE INTERMEDIATE CODE: A02