JP4290732B2 - デュアルモードマルチスロットｅｇｐｒｓ送信機 - Google Patents

Description

本発明は、一般に無線周波数（ＲＦ）送信機に関し、特に、携帯電話などの無線による音声端末装置および／またはデータ通信端末装置において見られるようなデュアルモードＲＦ送信機に関する。

ガウスフィルタ型最小偏移変調（ＧＭＳＫ）のみを利用する１つの既存タイプの汎用パケット無線システム（ＧＰＲＳ）では、デュアルタイムスロット送信機の送信済み電力は第１のタイムスロットの電力レベルから第２のタイムスロットのレベルへ直接変更される（すなわち、隣接するタイムスロット間には出力ランピングが存在しない）。

しかし、拡張型一般パケット無線サービス（ＥＧＰＲＳ）として周知の少なくとも１つの提案されているデュアルタイムスロットシステムでは、ＧＭＳＫ変調と８−ＰＳＫ変調の双方が利用され、変調シーケンスは、遷移時間中ＧＭＳＫから８−ＰＳＫへ変更され、この逆もまた同様に行われる。しかし、この結果、上記アプローチは、送信済みタイムスロットのうちの少なくとも１つのタイムスロットが８−ＰＳＫ変調を含む場合、固定電力増幅器（ＰＡ）の利得電力の制御を行うことを特徴とするＥＤＧＥ（グローバル進化型高速データレート）モードで双方のタイムスロットの駆動を要求することになる。双方のタイムスロットでＧＭＳＫ変調のみを利用する場合、送信機は可変利得ＰＡを用いてＧＭＳＫモードで作動することになる。

上記アプローチは、さらに高い電力レベルを有するタイムスロットに従うＩｒｅｆの設定も行い、Ｉｒｅｆの共通値を用いて双方のタイムスロット中ＰＡを駆動することになる（ＩｒｅｆはＥＤＧＥモードでＰＡのゼロ入力電流を設定する）。

本願発明者らは、以上略述したアプローチを利用する際、いくつかの問題を経験する場合があることを理解した。第１の問題は、ＧＭＳＫ変調を用いてＥＤＧＥモードで作動するＰＡで利用可能なＰＡの出力電力に関する問題である。ＥＤＧＥモードでのＧＭＳＫ電力については現在ＰＡ仕様に規定がない。そして、ＧＭＳＫ変調と８ＰＳＫ変調の双方を用いてＥＤＧＥモードでＰＡを作動するには、仕様化する必要がある場合のほとんど２倍のＰＡパラメータ数を必要とすることになる。８５０／９００ＭＨｚ帯域で作動する現在市販されているＰＡの場合、＋２９ｄＢｍへの電力クラスの低下は必要条件であるが、これを達成するためには、送信（ＴＸ）利得デジタル減衰器をほとんどその最小値に設定して、安全なマージンを設けて、極値条件で＋２６．５ｄＢｍの出力電力を得るようにする必要がある。このＴＸ利得減衰器の差分設定によって、結果として製造中に追加の同調処理が行われることになる。１８００／１９００ＭＨｚ帯域にも、たとえ最小限のＴＸ利得を用いても、＋３０ｄＢｍの電力クラス（極値での許容誤差＋／２、＋／−２．５）を達成する際に問題がある。これは、１８００／１９００ＭＨｚ帯域（ＧＭＳＫ）で電力を下げる唯一の可能な解決方法が＋２４ｄＢｍへクラスを落すことであることを暗に意味していると考えられる。

第２の問題として、双方のタイムスロットに対して同じＩｒｅｆ値を用いる場合にさらに複雑になる製造時の同調処理に関する問題がある。例えば、最大Ｉｒｅｆ値の場合、すべてのＴＸ電力レベルの同調を行う必要があり、Ｉｒｅｆの中央値の場合、電力レベルの２／３の再同調を行う必要があり、さらに、３回の同調を行うためには電力レベルの１／３が必要となる。さらに、移動局のソフトウェアの中に必要な同調テーブルのすべてを保存しておく必要がある。

第３の問題は、８−ＰＳＫとＧＭＳＫ（この逆でも同様である）のタイムスロット間の滑らかな電力遷移を確保するためのＴＸ同相および直交位相（Ｉ／Ｑ）信号に関する不連続部分の回避に関する問題である。

第４の問題として、双方のタイムスロットに対してＩｒｅｆの同じ値を利用することから生じる問題があり、この問題に起因して、低い方のＴＸ電力レベルを有するタイムスロットで効率が悪くなる。

第５の問題は、少なくともいくつかの市販ＰＡの電力検出器の感度に起因する問題である。ＰＡ電力検出器は＋１９ｄＢｍで最大Ｉｒｅｆに対する感度をほぼ失うことになり、これは、上記の値以下の電力レベルによる電力制御ループの処理が損なわれることを意味するものである。

発明の好適な実施形態のまとめ

これらの教示に関する現在推奨される実施形態に従って、上述の問題およびその他の問題が解決され、別の利点が実現されることになる。

現在推奨されているデュアルモードＥＧＰＲＳ送信機システムの実施態様に従って、隣接するＴＸタイムスロット間のすべてのＲＦ制御は送信機モードを含めて、次のタイムスロットの変調タイプに従って変更される。その結果、ＲＦのパフォーマンスについて妥協を行うことなく、マルチスロット処理でＧＭＳＫ（可変利得ＰＡ）と８−ＰＳＫ（固定利得ＰＡ）の各々の単一スロット処理用として最適化された制御信号を利用することができる。この制御信号の利用には、独立した双方のタイムスロットに対する十分なＧＭＳＫ／ＥＤＧＥ電力と、最適の効率とが含まれる。隣接する２つのタイムスロット間での出力電力のランピングが採用される。

現在推奨されているデュアルモードＥＧＰＲＳ送信機の実施形態によれば、単一タイムスロットのＧＭＳＫで、並びに、単一タイムスロットの８−ＰＳＫ送信機で使用されるＲＦ制御のすべてはマルチスロット送信モードで利用される。ＲＦ設定は、隣接するタイムスロット間のガード期間中に変更される。例えば、ＰＡの作動モードには、バイアス電圧、（固定利得ＰＡから可変利得ＰＡへの）電力制御方法が含まれ、電力制御ループの特性は、次のタイムスロットの変調タイプに対して適切となるようにガード期間中に変更される。

現在推奨されている上記デュアルモードによる解決方法では、マルチスロット処理中妥協は行われない。すなわち、独立タイムスロットのＲＦパフォーマンスは、十分に最適化された単一タイムスロットを用いて作動する際に達成可能なパフォーマンスに等しい。

さらに、従来型の単一タイムスロットに対して利用される製造時の同調処理をマルチスロットの場合に利用することが可能であり、それによって、複雑さと、製造中に追加のマルチスロット同調処理手順を行う追加費用とが不要となる。

現在推奨されているデュアルモードマルチスロット処理では、ＴＸ電力は隣接するタイムスロット間でランプされて、ＰＡモードの切り替えや、電力制御ループなどの際の出力過渡変動が遷移時間中回避される。

デュアルモードマルチタイムスロットＲＦ送信機の作動方法が開示される。このＲＦ送信機は上記方法に従って作動する制御ユニットを備えたＲＦ送信機のようなものである。上記方法は、第１のタイムスロット中に使用する第１の変調フォーマットに基づいて、第１のタイムスロットに先行して上記ＲＦ送信機に対して複数の制御信号を設定するステップと、上記第１のタイムスロットと、時間的に隣接する次のタイムスロットとの間のガード期間中に、上記第２のタイムスロット中に使用する第２の変調フォーマットに基づいて、上記ＲＦ送信機に対して複数の制御信号を設定するステップとを含むものであり、その場合、上記第１の変調フォーマットは上記第２の変調フォーマットとは異なるものとなる。

添付図面と共に以下の奨実施形態についての詳細な説明を読むとき、これらの教示の上述の態様およびその他の態様は上記説明でさらに明らかとなる。

好適な実施形態の詳細な説明

図１は、本発明に準拠するマルチスロット送信機（ＭＳＴ）１０の簡略ブロック図であり、図１Ａは、可変利得ＰＡ１２を備えたＧＭＳＫスロットの場合のマルチスロット送信機の構成を示し、さらに、図１Ｂは、固定利得モードで作動するＰＡ１２を備えた８ＰＳＫスロットの場合のマルチスロット送信機の構成を示す。出力電力検出器１４は、本例でＲＦ ＡＳＩＣ１６に便宜上実装されているＲＦブロックへ電力検出信号（ＤＥＴ）１４Ａを出力する。ＤＥＴ信号１４Ａは１つのエラー増幅器１８の入力部に印加される。ＲＦ ＡＳＩＣ１６は、デジタルＲＦ減衰器（ＴＸ利得２２）へ出力される出力部を備えた直接変換ミキサ２０として実装されているＩ／Ｑ変調器部分も備えている。ＴＸ利得２２の出力は、図１Ａの実施形態では、固定利得バッファアンプとして作動するＡＬＣ ＲＦ減衰器２４へ入力され、図１Ｂの実施形態では、エラー増幅器１８から出力されるＡＬＣ信号１８Ａによって制御される可変ＲＦ減衰器として作動し、次いで、スイッチ２６を介して選択的に印加される。図１Ａの実施形態では、エラー増幅器出力信号１８ＡはＶｃｎｔｒｌまたはＶｐｃと呼ばれ（図２、３、４に図示）、ＰＡ１２の利得を制御するためにＰＡ１２に印加される。入力信号には、（図３と図４にＶｍｏｄｅとして示される）モード信号１と、送信対象のＩおよびＱ入力信号（ＴＸＩ２とＴＸＱ３）と、（図３と図４の双方に図示の）エラー増幅器１８に印加されるＴＸＰ４およびＴＸＣ５、さらに図１Ｂの固定利得ＰＡ１２の実施形態のケースのＩｒｅｆ信号６とＴＸＡ信号７（図３と図４の双方に図示）とが含まれる。ＴＸＡ７は、スイッチ２６の状態を制御し、さらに８−ＰＳＫモードで出力ランピング周期中、スイッチ２６を閉じるためにローにアサートされ（図３と図４を参照のこと）、それによって、ＡＬＣ ＲＦ減衰器２４の制御入力部へエラー増幅器１８の出力が印加される。８ＰＳＫタイムスロットのアクティブ部分の間、ＴＸＡ７はスイッチ２６を開くためにハイで駆動され、それによって閉じられた電力制御ループに起因する振幅の打ち消しが回避されることになる。ＴＸＰ４は、エラー増幅器１８に対応する許可信号であり、図３で、ＴＸＰ４がＧＭＳＫスロットと８ＰＳＫスロットとの双方の間アクティブになっていること、並びに、スロット間でＴＸＰ４が保護時間中デアサートされる（ローになる）ことがわかる。モード信号１は、ローのときＰＡ１２を可変利得作動モードに変え、ハイのときＰＡ１２を固定利得作動モードに変更する（この場合ＩｒｅｆはＰＡ１２をゼロ入力電流に設定する）。図１Ａの可変利得ＰＡ１２モードでＶｐｃ信号１８Ａを介するか、図１Ｂの固定利得ＰＡ１２モードでＡＬＣ ＲＦ減衰器２４に印加されるＡＬＣ制御を介するかのいずれかによって、出力電力レベルの制御を行うためにＴＸＣ（送信制御）信号５は変更される。図３と図４とでわかるように、ＴＸＣ信号は保護時間中ＧＭＳＫスロットと８−ＰＳＫスロットとの間でランプされる。

好適には、隣接するタイムスロット間のガード期間中にすべてのＲＦ制御信号の設定値が変更されることが望ましい。これによって、バイアス電圧、（固定利得ＰＡ１２から可変利得ＰＡ１２への）電力制御方法、並びに、ＶｐｃまたはＡＬＣ制御信号を介して、それぞれ、ＤＥＴ１４からエラー増幅器１８への、および、エラー増幅器１８からＰＡ１２かＡＬＣ ＲＦ減衰器２４かのいずれかへの電力制御ループを含めて、ＰＡ１２の作動モードが変更されることになる。タイムスロット間のＰＡモード１の変更は、ＧＭＳＫタイムスロットに対する最大出力処理を保証するものである。

図１Ｂと図２とに図示の実施形態では、ＴＸＡ７とＩｒｅｆ６信号とはＥＤＧＥタイムスロットに対してのみ（８−ＰＳＫ変調のケースに対して）用いられ、Ｉｒｅｆ６とモード１との双方はタイムスロット間で変更される。さらに、Ｖｐｃ信号はＧＭＳＫ変調に対して利用され、ＡＬＣ制御信号は８−ＰＳＫ変調に対して利用される。

図３と図４では、Ｉｒｅｆ（およびモード）が変化する間、ＴＸ Ｉ／Ｑを一定のサイン波にして、結果として出力スペクトルの拡散が生じることになるスパイクを避けるように図ることも可能であることに留意されたい。しかし、このような処理は、Ｉｒｅｆ６とモード１とを切り替える前に出力電力がランプダウンする場合には不要となるものである。

図２で１と２のラベルをつけたポイントにおいて、第１のタイムスロット（ＧＭＳＫまたは８−ＰＳＫ）の降下ランプはベースレベルまでランプダウンされる。ポイント１では、モード１とＩｒｅｆ６の信号は次のタイムスロットの要件に従って設定され、次のタイムスロットのベースレベルが書き込まれる（図３と図４に図示のＴＸＣ）。このベースレベル電圧は、ポイント２の前での安定に十分な時間を有するものと仮定する。この結果、すべてのデュアル−スロットの上昇出力ランプおよび降下出力ランプ（ＧＭＳＫと８−ＰＳＫ）は従来の単一タイムスロットの場合と同様に作動することになる。

好ましい実施形態では、２つの隣接するタイムスロット間の時間は３４．１３マイクロセカンドである（９．２５シンボルに対応し、テールビットを含まない）。２つのタイムスロットの間の計時用として、ＴＸＣランプの上昇／下降時間は約１２マイクロセカンドであり、図２のポイント１と２との間の時間は約１０マイクロセカンドである。

図３を参照すると、第１のスロットの準備が従来の単一タイムスロットの場合のように行われる。すなわち、まずＴＸＣ５がベースレベルまで上げられ、その後ＴＸＣ５ランプの上昇が続く。その後ＲＦ制御は、第１のタイムスロットの降下ランプまで単一タイムスロットの場合と同じ様に作動する。第１のタイムスロットの降下ランプ（本例ではＧＭＳＫスロット）はそのベースレベルまでランプダウンされる。ＰＡモード１がＥＤＧＥへ変更されるこの時点で、ＴＸＰ４はデアサートされ（ローになり）、次のタイムスロットのベースレベルが書き込まれる（ＴＸＣ）。図１Ｂ（８−ＰＳＫ処理）で、（ＰＡ１２が必要とする場合）Ｖｐｃが２．８Ｖに設定され、ＡＬＣ電圧が電力レベルの制御を行うことに留意されたい。

ガード期間中、ＲＦ ＡＳＩＣ１６へ出される３つのコマンド（ＲＦ ＡＳＩＣシリアルバスインタフェースを介して出されるような、図示せず）がある。Ｖｐｃを制御し、電力制御ループを変更し、バッファモードを閉じ、デジタル減衰器２４を用いて適切なＴＸ利得を設定するために、これらのコマンドは用いられる。さらに、ＶｐｃはＥＤＧＥモードで２．８Ｖに設定される。ガード期間中にこれらのコマンドが出された後、ＴＸＰ４は上げられ、Ｉｒｅｆ６は次のタイムスロットの必要に応じて調整され、次のタイムスロット用のＴＸＣ ＲＡＭＰの上昇が開始される。

第２のタイムスロットの最後に、Ｉｒｅｆは５ｍＡなどの或る値に設定され、アンテナスイッチが（Ｖａｎｔによって制御されて）開いた後、ＰＡ１２の安定性が保証される。アンテナスイッチ制御信号がアンテナスイッチを開いた後、別のＰＡ１２制御電圧（ＶＴＸＰ、Ｖｐｃ）がオフにされる。

図３の場合と同様、図４を参照してわかるように、従来の単一タイムスロットの場合と同様、第１のタイムスロットの準備を行うことができる。Ｉｒｅｆ６は、Ｖａｎｔ制御信号がアサートされる前に５ｍＡなどの或る所定値まで上げられ、ＰＡ１２の安定性が保証される。次いで、ＴＸＣ５はまずベースレベルまで上げられ、その後にＴＸＣランプアップが続く。次いで、制御信号処理は、第１のタイムスロットの降下ランプまで単一ＥＤＧＥ（８−ＰＳＫ）タイムスロットの場合と同様である。第１のタイムスロットの降下ランプはベースレベルまでランプダウンされ、ＰＡ１２モードはＧＭＳＫへ変更され、ＴＸＰ４はデアサートされ、次いで次のタイムスロットのベースレベルが書き込まれる（ＴＸＣ５）。ガード期間中にＩｒｅｆ６は短い間（５ｍＡなどの）所定のレベルに設定されて、ＲＦ電力でのスパイクの回避が図られる。次いで、ＴＸＰ４が上げられ、ＴＸＣ５は次のタイムスロットに対してランプアップされ、開始される。

図１Ａおよび１Ｂに図示のように制御ユニット１００が設けられ、上記で解説し、図２、３、４に図示したように種々の制御信号の状態の変更が図られる。制御ユニット１００には、状態マシン論理回路や、プログラムされたマイクロ制御ユニットや、任意の好適な手段を実装してもよい。

制御論理回路は、異なるサプライヤによって供給されるＰＡ１２間で異なるものであってもよいことに留意されたい。１つの従来型のＰＡはＥＤＧＥモードでは２．８ＶのＶｐｃ電圧を必要としない。そしてＩｒｅｆ論理回路は図面に示されている意味とは反対の意味を有する。したがって、所定のアプリケーションで使用する際に選択されるタイプのＰＡ１２に応じて変更を行う必要がある場合もあることが当業者によって認識されているように、図３と図４に図示の具体的な信号レベルと遷移とは例示のものである。さらに、本発明は、８−ＰＳＫ変調フォーマットとＧＭＳＫ変調フォーマットに関してのみの利用に限定されるものではないし、さらに、図３と図４に描かれている特定の計時関係、計時用値および信号レベルによって限定を受けるように配慮されるものではない。

したがって、本発明の現在推奨される或る実施形態のコンテキストで本発明を示したが、当業者が、本発明の上述の記載によって導かれるとき、これらの実施形態に対する種々の変更を導き出すことも可能であることが予想される。しかし、このような変更のすべては依然として本発明の範囲に属することになる。

図１Ｂと共に図１と呼ばれるものであるが、この図は、本発明に準拠するマルチスロット送信機の簡略ブロック図を示し、図１Ａは、可変利得ＰＡを備えたＧＭＳＫの場合のマルチスロット送信機の構成を示す。 図１Ａと共に図１と呼ばれるものであるが、この図は、本発明に準拠するマルチスロット送信機の簡略ブロック図を示し、図１Ｂは、固定利得ＰＡを備えた８ＰＳＫの場合のマルチスロット送信機の構成を示す。 図１のマルチスロット送信機のマルチスロット処理を例示する基本タイミングダイアグラムである。 ＧＭＳＫタイムスロットから８−ＰＳＫタイムスロットへ向かう際の複数のＲＦ制御信号の遷移を示すさらに詳細なタイミングダイアグラムである。 ＧＭＳＫタイムスロットから８−ＰＳＫタイムスロットへ向かう際の複数のＲＦ制御信号の遷移を示すさらに詳細なタイミングダイアグラムである。 ８ＰＳＫタイムスロットからＧＭＳＫタイムスロットへ向かう際の複数のＲＦ制御信号の遷移を示す図である。 ８ＰＳＫタイムスロットからＧＭＳＫタイムスロットへ向かう際の複数のＲＦ制御信号の遷移を示す図である。

Claims (31)

1. マルチモードマルチタイムスロットＲＦ送信機の作動方法であって、
   第１のタイムスロットに先行して、前記第１のタイムスロット中に使用する第１の変調フォーマットに基づいて、前記ＲＦ送信機に対して複数の制御信号を設定することと、
   前記第１のタイムスロットと、時間的に隣接する次のタイムスロットとの間のガード期間中に、前記時間的に隣接する次のタイムスロット中に使用する第２の変調フォーマットに基づいて、前記ＲＦ送信機に対して前記複数の制御信号を設定することとを備え、
   前記第１の変調フォーマットが前記第２の変調フォーマットとは異なり、前記複数の制御信号のうちの１つの制御信号が電力増幅器の作動モードを設定し、前記作動モードが可変利得電力増幅器又は固定利得電力増幅器のいずれかの作動モードである方法。
2. 前記複数の制御信号のうちの１つの制御信号が、電力増幅器の入力部と対になる出力部を備えたＲＦ減衰器に組み合わされる、請求項１に記載の方法。
3. 前記複数の制御信号のうちの１つの制御信号が電力増幅器のゼロ入力電流を設定する請求項１に記載の方法。
4. 前記複数の制御信号のうちの１つの制御信号が電力増幅器の利得を制御する請求項１に記載の方法。
5. 前記変調フォーマットの一方が可変利得電力増幅器と共に機能し、前記変調フォーマットの他方が固定利得電力増幅器と共に機能し、その場合、前記複数の制御信号のうちの１つの制御信号が、前記電力増幅器の利得を設定し、前記ガード期間中にランプされる請求項１に記載の方法。
6. 前記変調フォーマットの一方が８−ＰＳＫであり、前記変調フォーマットの他方がＧＭＳＫである請求項１に記載の方法。
7. マルチモードマルチタイムスロットＲＦ送信機であって、
   プログラム可能な電力増幅器と、
   前記プログラム可能な電力増幅器へ制御信号を出力するマルチタイムスロット制御ユニットであって、第１のタイムスロットに先行して、前記第１のタイムスロット中に使用する第１の変調フォーマットに基づいて、前記ＲＦ送信機に対して複数の制御信号を設定するように動作し、さらに、前記第１のタイムスロットと、時間的に隣接する次のタイムスロットとの間のガード期間中に、前記時間的に隣接する次のタイムスロット中に使用する第２の変調フォーマットに基づいて、前記ＲＦ送信機に対して前記複数の制御信号を設定する前記制御ユニットとを備え、
   前記第１の変調フォーマットが前記第２の変調フォーマットとは異なり、前記複数の制御信号のうちの１つの制御信号が電力増幅器作動モードを設定し、前記作動モードが可変利得又は固定利得のいずれかの作動モードであるＲＦ送信機。
8. 前記複数の制御信号のうちの１つの制御信号が、前記電力増幅器の入力部と対になる出力部を備えたＲＦ減衰器に組み合わされる請求項７に記載のマルチモードマルチタイムスロットＲＦ送信機。
9. 前記複数の制御信号のうちの１つの制御信号が電力増幅器のゼロ入力電流を設定する請求項７に記載のマルチモードマルチタイムスロットＲＦ送信機。
10. 前記複数の制御信号のうちの少なくとも１つの制御信号が前記電力増幅器の利得を制御する請求項７に記載のマルチモードマルチタイムスロットＲＦ送信機。
11. 前記変調フォーマットの一方が可変利得モードで前記電力増幅器と共に機能し、前記変調フォーマットの他方が固定利得モードで前記電力増幅器と共に機能し、前記複数の制御信号のうちの１つの制御信号が、前記電力増幅器の利得モードを設定し、前記ガード期間中に前記制御ユニットによってランプされる請求項９に記載のマルチモードマルチタイムスロットＲＦ送信機。
12. 前記変調フォーマットの一方が８−ＰＳＫであり、前記変調フォーマットの他方がＧＭＳＫである請求項７に記載のマルチモードマルチタイムスロットＲＦ送信機。
13. マルチモードＥＤＧＥ ＲＦ送信機の作動方法であって、
    第１のタイムスロットに先行して、第１のタイムスロット中に使用する第１の変調フォーマットに基づいて、前記ＲＦ送信機に対して複数の制御信号を設定することと、
    前記第１のタイムスロットと、時間的に隣接する次のタイムスロットとの間のガード期間中に、前記時間的に隣接する次のタイムスロット中に使用する第２の変調フォーマットに基づいて、前記ＲＦ送信機に対して前記複数の制御信号を設定することとを備え、
    前記変調フォーマットの一方が固定利得モードで電力増幅器を用いる８−ＰＳＫであり、前記変調フォーマットの他方が可変利得モードで前記電力増幅器を用いるＧＭＳＫであり、前記複数の制御信号のうちの１つの制御信号が、前記電力増幅器の利得を設定し、前記ガード期間中にランプされ、前記複数の制御信号のうちの別の制御信号が前記電力増幅器のゼロ入力電流を設定する方法。
14. 前記複数の制御信号のうちの１つの制御信号が、前記電力増幅器の入力部と対になる出力部を備えたＲＦ減衰器に組み合わされる請求項１３に記載の方法。
15. 前記電力増幅器の利得を設定する前記制御信号をベースレベルと制御用レベルとの間で前記ガード期間中にランプする請求項１３に記載の方法。
16. コンピュータ可読媒体で具現化されるコンピュータプログラムであり、該コンピュータプログラムを実行することによってマルチモードマルチタイムスロットＲＦ送信器が作動されるコンピュータプログラムであって、
    第１のタイムスロットに先行して、前記第１のタイムスロット中に使用する第１の変調フォーマットに基づいて、前記ＲＦ送信機に対して複数の制御信号を設定する処理と、
    前記第１のタイムスロットと、時間的に隣接する次のタイムスロットとの間のガード期間中に、前記時間的に隣接する次のタイムスロット中に使用する第２の変調フォーマットに基づいて、前記ＲＦ送信機に対して前記複数の制御信号を設定する処理とを有し、
    前記第１の変調フォーマットが前記第２の変調フォーマットとは異なり、前記複数の制御信号のうちの１つの制御信号が電力増幅器作動モードを設定し、前記作動モードが可変利得電力増幅器と固定利得電力増幅器との作動モードであるコンピュータプログラム。
17. 前記複数の制御信号のうちの１つの制御信号を、電力増幅器の入力部と対になる出力部を備えたＲＦ減衰器に組み合わせる請求項１６に記載のコンピュータプログラム。
18. 前記複数の制御信号のうちの１つの制御信号が電力増幅器のゼロ入力電流を設定する請求項１６に記載のコンピュータプログラム。
19. 前記複数の制御信号のうちの１つの制御信号が電力増幅器の利得を制御する請求項１６に記載のコンピュータプログラム。
20. 前記変調フォーマットの一方が可変利得電力増幅器と共に機能し、前記変調フォーマットの他方が固定利得電力増幅器と共に機能し、その場合、前記複数の制御信号のうちの１つの制御信号が、前記電力増幅器の利得を設定し、前記ガード期間中にランプされる請求項１６に記載のコンピュータプログラム。
21. 前記変調フォーマットの一方が８−ＰＳＫであり、前記変調フォーマットの他方がＧＭＳＫである請求項１６に記載のコンピュータプログラム。
22. 無線通信システムで動作する電子装置であって、前記電子装置はマルチモードマルチタイムスロットＲＦ送信機を備え、前記マルチモードマルチタイムスロットＲＦ送信機は、プログラム可能な電力増幅器と、前記プログラム可能な電力増幅器へ制御信号を出力する制御ユニットとを備え、前記制御ユニットは、第１のタイムスロットに先行して、前記第１のタイムスロット中に使用する第１の変調フォーマットに基づいて、前記ＲＦ送信機に対して複数の制御信号を設定するように動作し、さらに前記制御ユニットは、前記第１のタイムスロットと、時間的に隣接する次のタイムスロットとの間のガード期間中に、前記時間的に隣接する次のタイムスロット中に使用する第２の変調フォーマットに基づいて、前記ＲＦ送信機に対して前記複数の制御信号を設定し、前記第１の変調フォーマットが前記第２の変調フォーマットとは異なり、前記複数の制御信号のうちの１つの制御信号がプログラム可能な電力増幅器作動モードを設定し、前記作動モードが可変利得と固定利得との作動モードである、電子装置。
23. 前記複数の制御信号のうちの１つの制御信号が、前記プログラム可能な電力増幅器の入力部と対になる出力部を備えたＲＦ減衰器に組み合わされる請求項２２に記載の電子装置。
24. 前記複数の制御信号のうちの１つの制御信号が前記プログラム可能な電力増幅器のゼロ入力電流を設定する請求項２２に記載の電子装置。
25. 前記複数の制御信号のうちの少なくとも１つの制御信号が前記プログラム可能な電力増幅器の利得を制御する請求項２２に記載の電子装置。
26. 前記変調フォーマットの一方が可変利得モードで前記プログラム可能な電力増幅器と共に機能し、前記変調フォーマットの他方が固定利得モードで前記プログラム可能な電力増幅器と共に機能し、前記複数の制御信号のうちの１つの制御信号が、前記プログラム可能な電力増幅器の利得モードを設定し、前記ガード期間中に前記制御ユニットによってランプされる請求項２２に記載の電子装置。
27. 前記変調フォーマットの一方が８−ＰＳＫであり、前記変調フォーマットの他方がＧＭＳＫである請求項２２に記載の電子装置。
28. プログラム可能な電力増幅器手段と、前記プログラム可能な電力増幅器へ制御信号を出力する制御手段とを備えたＲＦ送信機であって、前記制御手段が、第１のタイムスロットに先行して、前記第１のタイムスロット中に使用する第１の変調フォーマットに基づいて、前記ＲＦ送信機に対して複数の制御信号を設定するように動作し、さらに前記制御手段が、前記第１のタイムスロットと、時間的に隣接する次のタイムスロットとの間のガード期間中に、前記時間的に隣接する次のタイムスロット中に使用する第２の変調フォーマットに基づいて、前記ＲＦ送信機に対して前記複数の制御信号を設定し、前記第１の変調フォーマットが前記第２の変調フォーマットとは異なり、前記複数の制御信号のうちの１つの制御信号が、前記プログラム可能な電力増幅器手段の作動モードを設定し、前記作動モードが可変利得と固定利得との作動モードである、ＲＦ送信機。
29. 前記プログラム可能な電力増幅器手段の入力部と対になる出力部を有する前記複数の制御信号のうちの１つの制御信号がＲＦ減衰器手段に組み合わせされ、前記複数の制御信号のうちの１つの制御信号が前記プログラム可能な電力増幅器手段のゼロ入力電流を設定し、前記複数の制御信号のうちの少なくとも１つの制御信号が前記プログラム可能な電力増幅器手段の利得を制御する請求項２８に記載のＲＦ送信器。
30. 前記変調フォーマットの一方が可変利得モードで前記プログラム可能な電力増幅器手段と共に作動し、前記変調フォーマットの他方が固定利得モードで前記プログラム可能な電力増幅器手段と共に作動し、前記複数の制御信号のうちの１つの制御信号が、前記プログラム可能な電力増幅器手段の利得モードを設定し、前記ガード期間中に前記制御手段によってランプされる請求項２８に記載のＲＦ送信機。
31. 前記変調フォーマットの一方が８−ＰＳＫであり、前記変調フォーマットの他方がＧＭＳＫである請求項２８に記載のＲＦ送信機。

Images