CN104218959B - 无模拟变频射频数字化发射机的设计方法及发射机 - Google Patents

Abstract

本发明涉及一种无模拟变频射频数字化发射机的设计方法及发射机，其中方法包括：硬件连接；设计信号处理流程信号以及相关参数，包括：数字信号处理单元根据预定变频模值和变频值将基带正交信号上变频到模值频率，模值频率正交信号进入多相FIR低通滤波器进行滤波，经过滤波的每一路信号分别与一路NCO复本振输出进行载波调制，然后经发射机调谐中心频率搬移以及I倍内插，变换到射频频率后送D/A进行数模转换后发送给无模拟射频单元，经射频单元处理后输出；同时，时钟电路给D/A提供采样频率的时钟信号；本发明利用现有射频D/A和FPGA器件可以工程实现无模拟变频射频软件无线电发射机，发射机的频率范围仅受限于D/A采样频率。

Description

无模拟变频射频数字化发射机的设计方法及发射机

技术领域

本发明涉及通信技术领域，尤其涉及一种无模拟变频射频数字化发射机的设计方法及发射机。

背景技术

软件无线电最早应用于军事通信领域，其设计理念、设计思想已深入到军事通信、民用移动通信、雷达、电子战、测控甚至电视广波等无线电工作的各个领域。软件无线电发射机是整个软件无线电技术实现的关键之一。

目前，大多软件无线电发射机的技术实现仍是模拟变频体制，如图1所示。即数字基带信号通过FPGA、DSP等调制到数字中频，D/A将数字中频变换到模拟中频，再通过多级模拟上变频(一般通过两级)到射频频。

上述模拟变频体制主要有以下几个缺点：1)体积大、重量重、成本高、功耗大；2)可靠性相对较差；3)功能配置不够灵活、瞬时带宽受制于信道内的各级模拟滤波器指标等等；4)模拟频合相位噪声会影响发射机近端动态性能，从而引入失真；5)捷变频困难。

发明内容

鉴于上述的分析，本发明旨在提供一种无模拟变频射频数字化发射机的设计方法及发射机，用以解决现有模拟变频体制中存在的体积大、重量重、成本高、功耗大、可靠性差等问题。

本发明的目的主要是通过以下技术方案实现的：

本发明提供了一种无模拟变频射频数字化发射机的设计方法，包括：

将数字信号处理单元、D/A转换器、时钟电路、无模拟变频射频单元以及进行连接；

设计信号处理流程信号以及相关参数，包括：数字信号处理单元根据预定变频模值和变频值将基带正交信号上变频到模值频率，模值频率正交信号进入多相FIR低通滤波器进行滤波，经过滤波的每一路信号分别与一路NCO复本振输出进行载波调制，然后经发射机调谐中心频率搬移以及I倍内插，变换到射频频率后送D/A进行数模转换；D/A将数字信号变换到模拟射频信号后发送给无模拟射频单元，经无模拟变频射频单元中的分波段滤波器、步进衰减器以及放大器后经功放输出；同时，时钟电路给D/A提供采样频率的时钟信号。

所述方法进一步包括：

根据射频D/A的最高采样频率决定发射机的频率范围以及D/A的采样频率，进而得到分波段滤波器的频率范围；所述采样频率包括：主采样频率和盲区采样频率，或者，只包括主采样频率。

所述方法进一步包括：

如果D/A的最高采样频率为f_{s_max}，如果该D/A不支持混频模式，则发射机的最高输出频率小于等于

$\frac{f_{s\_\max }-w}{2}$

其中，w是发射机输出瞬时带宽；

如果该D/A支持混频模式，则发射机的最高采样频率小于等于

$\frac{5f_{s\_\max }-2w}{4};$

如果D/A不支持混频模式，则D/A采样没有盲区，也即盲区采用频率为0，取D/A的最高采样频率f_{s_max}；

如果D/A支持混频模式，则D/A的主采样频率仍为f_{s_max}，两个盲区采样频率分别为和

所述方法进一步包括：

如果D/A支持混频模式，则发射机输出最大频率范围(f₁～f₂)跨两个采样盲区，对应抗镜像滤波器波段有5个，每个波段的频率范围按下式求取：

波段1#：f_{bd1_1}～f_{bd1_2}＝f₁～0.5f_s1-w/2；

波段2#：f_{bd2_1}～f_bd2-2＝0.5f_s1-3w/2～0.5f_s1+3w/2；

波段3#：f_{bd3_1}～f_{bd3_2}＝0.5f_s1+w/2～f_s1-w/2；

波段4#：f_{bd4_1}～f_{bd4_2}＝f_s1-3w/2～f_s1+3w/2；

波段5#：f_{bd5_1}～f_{bd5_2}＝f_s1+w/2～f₂；

其中，f_{bd1_1}～f_{bd1_2}表示波段1的起始频率和终止频率，以此类推；

w表示发射机的带宽，f_s1是主采样频率，f₁表示发射机起始频率，f₂表示发射机终止频率；

如果D/A不支持混频模式，则分波段滤波器只有一个波段。

进一步包括：

所述FIR滤波的项数I与内插因子I的值相同，如果D/A的最高采样频率为f_{s_max}，FPGA或ASIC最高处理时钟f_{p_clk}，则内插因子I按下式求取：

表示向上取整。

所述方法进一步包括；

由采样频率f_s和内插因子I求取预定模值M：

如果D/A支持混频模式，主采样频率f_s1＝f_{s_max}、副采样频率副采样频率 $f_{s3}=\frac{4}{5}{f}_{s\_\max },$

$M=\mathrm{round}\left(\frac{f_s}{I}\right),f_s=f_{s1},f_{s2},f_{s3}$

round( )表示四舍五入求整；

如果D/A不支持混频模式，

$M=\mathrm{round}\left(\frac{f_s}{I}\right),f_s=f_{s1}.$

所述方法进一步包括：

根据如下公式修正D/A的各采样频率：

f_s＝round(I×M) M＝M₁,M₂,M₃或者M＝M₁。

所述方法进一步包括：

求取多相FIR低通滤波器的原型滤波器，它是一个低通FIR滤波器，归一化截止频率按下式求取：

${\mathrm{\ω}}_c=\frac{w}{f_s},f_s=\min (f_{s1},f_{s2},f_{s3})$

其中，w是发射机最大输出带宽；f_s1，f_s2…表示所有变速率采样的D/A采样频率值；min( )表示取最小值；

假设原型滤波器的系数为b(n)，系数长度为N，则按以下方法求取多相FIR滤波器的系数：

h_k(n)＝b(k+nI)，k＝0,1,...,I-1,n＝0,1,...,N/I-1；

其中，I是多相FIR低通滤波器的内插因子，等于多相FIR低通滤波器的组数，h_k(n)是每一组滤波器的系数。

所述方法进一步包括：通过如下计算得到本振NCO输出：

设定f₀为发射机调谐中心频率，范围是：

f₁+w/2～f₂-w/2

其中，f₁、f₂是发射机输出频率范围，w是发射机最大输出信道带宽；

则I路NCO本振源每路输出的数学表达式为：

s₁(n)＝cos(2πf₀n/(f_s/I))+(-1)^polajsin(2πf₀n/(f_s/I))

s₂(n)＝cos(2πf₀n/(f_s/I)+2πf₀×1/f_s)+(-1)^polajsin(2πf₀n/(f_s/I)+2πf₀×1/f_s)

……

s_I(n)＝cos(2πf₀n/(f_s/I)+2πf₀×(I-1)/f_s)+(-1)^polajsin(2πf₀n/(f_s/I)+2πf₀×(I-1)/f_s)

其中，pola是极性，当f₀落在NCO的奇数象限时取1；当落在NCO的偶数象限时取0。

本发明还提供了一种无模拟变频射频数字化发射机，其特征在于，包括：数字信号处理单元、D/A转换器、时钟电路、无模拟变频射频单元以及功放，

数字信号处理单元，用于根据预定变频模值和变频值将基带正交信号上变频到模值频率；模值频率正交信号进入多相FIR低通滤波器进行滤波，经过滤波的每一路信号分别与一路NCO复本振输出进行载波调制，然后经发射机调谐中心频率搬移以及I倍内插，变换到射频频率后送D/A进行数模转换；

D/A，用于将数字信号变换到模拟射频信号后发送给无模拟射频单元；

无模拟变频射频单元包括：分波段滤波器、步进衰减器以及放大器，用于对于射频模拟信号先后进行分段滤波、步进衰减以及放大后经功放输出；

时钟电路，用于给D/A提供给D/A提供采样频率的时钟信号，所述采样频率包括：主采样频率和盲区采样频率。

本发明有益效果如下：

本发明利用现有射频D/A和FPGA器件可以工程实现无模拟变频射频软件无线电发射机，发射机的频率范围仅受限于D/A采样频率。该方法已在实际工程中得到验证和应用，证明具有十分优异的性能，具有广泛的应用前景。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

图1为传统模拟中频体制发射机组成框图；

图2为本发明实施例所述方法中参数设计的流程示意图；

图3为本发明实施例中，多速率采样时分波段的划分示意图；

图4根据本发明实施例所述设计方法得到的无模拟变频射频数字化发射机的电路结构示意图；

图5图4中I倍内插的信号处理流程。

具体实施方式

下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理。为了清楚和简化目的，当其可能使本发明的主题模糊不清时，将省略本文所描述的器件中已知功能和结构的详细具体说明。

首先，结合附图2到5对本发明实施例所述无模拟变频射频数字化发射机的设计方法进行详细说明。

本发明实施例所述方法主要包括：

将数字信号处理单元、D/A转换器、时钟电路以及无模拟变频射频单元进行连接；其中，无模拟变频射频单元包括：分波段滤波器、步进衰减器以及放大器；

数字信号处理单元根据预定变频模值和已知变频值(L_Value)将基带正交信号上变频到模值频率，模值频率正交信号进入多相FIR低通滤波器进行滤波，经过滤波的每一路信号分别与一路NCO复本振输出进行载波调制，然后经发射机调谐中心频率搬移以及I倍内插，变换到射频频率后送D/A进行数模转换；D/A将数字信号变换到模拟射频信号后发送给无模拟射频单元，经无模拟变频射频单元中的分波段滤波器、步进衰减器以及放大器后输出；同时，时钟电路给D/A提供采样频率的时钟信号。

本发明实施例所述的设计方法需要确定本发射机对于射频输入信号的处理流程、所需的主要部件以及相应的参数，具体如图2所示，图2为本发明实施例所述方法中参数设计的流程示意图，具体可以包括：

步骤201：根据射频D/A的最高采样频率决定发射机的频率范围，进而决定D/A的主采样频率以及盲区采样频率(或者主采样频率)；

假设D/A的最高采样频率为f_{s_max}，如果该D/A不支持混频模式，则发射机的最高输出频率小于等于

$\frac{f_{s\_\max }-w}{2}$

其中，w是发射机输出瞬时带宽；

如果该D/A支持混频模式，则发射机的最高频率小于等于

$\frac{5f_{s\_\max }-2w}{4}$

如果D/A不支持混频模式，则D/A采样没有盲区(也可以任卫盲区采用频率为零)，采样频率只有主采样频率，可取f_{s_max}；如果D/A支持混频模式，则D/A的主采样频率仍为f_{s_max}，此时有两个采样盲区，如图3中深色区域，两个盲区采样频率分别为和

上述发射机最高频率的限定值为最佳值，实际操作时可以根据情况灵活设定。

步骤202：由D/A的采样频率、发射机输出频率的范围决定分波段滤波器的频率范围；具体包括两种情况：

如果D/A支持混频模式，则发射机输出最大频率范围(f₁～f₂)跨两个采样盲区，对应抗镜像滤波器波段有5个，每个波段的频率范围按下式求取：

波段1#：f_{bd1_1}～f_{bd1_2}＝f₁～0.5f_s1-w/2；

波段2#：f_{bd2_1}～f_bd2-2＝0.5f_s1-3w/2～0.5f_s1+3w/2；

波段3#：f_{bd3_1}～f_{bd3_2}＝0.5f_s1+w/2～f_s1-w/2；

波段4#：f_{bd4_1}～f_{bd4_2}＝f_s1-3w/2～f_s1+3w/2；

波段5#：f_{bd5_1}～f_{bd5_2}＝f_s1+w/2～f₂；

其中，f_{bd1_1}～f_{bd1_2}表示波段1的起始频率和终止频率，以此类推；w表示发射机的带宽，f_s1是主采样频率，f₁表示发射机起始频率，f₂表示发射机终止频率。

上述5个波段仅为示例，实际实现过程中并不局限于5个波段，可以根据实际情况灵活调整，多于或少于5个也是可以的。

如果D/A不支持混频模式，则分波段滤波器只有一个波段。

需要说明的是，实际分波段滤波器的划分还要根据每个波段的频率范围、采样频率检查各频段滤波器的矩形系数，如果不能满足工程制造要求，对该波段进行再拆分；如果每个波段之间不满足亚倍频程关系可以相应拆分。对于分波段滤波器只有一个波段情况，也要进行矩形系数检查，如果不能满足工程制造要求，也要拆分。

步骤203：由D/A的主采样频率、FPGA或ASIC(Application Specific IntegratedCircuit，专用集成电路)最高处理时钟决定内插因子I；内插因子I主要决定于D/A的最高采样频率以及FPGA(或ASIC)的最高处理时钟速率。假设D/A的最高采样频率为f_{s_max}，FPGA(或ASIC)最高处理时钟为f_{p_clk}，则内插因子按下式求取：

表示向上取整。

步骤204：由D/A的采样频率、内插因子I决定可变模小数上变频模值M，需说明的是，这里的可变模小数上变频是我们提出的一种小数上变频的方法，也可采用其它通用的小数上变频方法上变频到模值频率；

如果D/A支持混频模式，主采样频率f_s1＝f_{s_max}、副采样频率副采样频率 $f_{s3}=\frac{4}{5}{f}_{s\_\max },$

M＝round(f_s/I) f_s＝f_s1,f_s2,f_s3

round( )表示四舍五入求整；

如果D/A不支持混频模式，

M＝round(f_s/I) f_s＝f_s1。

步骤205：由各模值M、内插因子I修正D/A的各采样频率；

修正D/A的各采样频率：

f_s＝round(I×M)M＝M₁,M₂,M₃

或者，f_s＝round(I×M) M＝M₁

步骤206：由发射机输出带宽w、D/A采样频率决定I相FIR滤波器的滤波器系数；

首先求取多相FIR低通滤波器的原型滤波器，它是一个低通FIR滤波器，归一化截止频率按下式求取：

${\mathrm{\ω}}_c=\frac{w}{f_s},f_s=\min (f_{s1},f_{s2},f_{s3})$

其中，w是发射机最大输出带宽；f_s1，f_s2…表示所有变速率采样的D/A采样频率值；min( )表示取最小值；

假设原型滤波器的系数为b(n)，系数长度为N，则按以下方法求取I相FIR滤波器的系数：

h_k(n)＝b(k+nI)，k＝0,1,...,I-1,n＝0,1,...,N/I-1；

其中，I是滤波器的抽取率，等于多相FIR滤波器的组数，h_k(n)是每一组滤波器的系数。

步骤207：由发射机输出中心频率f₀、D/A采样频率f_s、内插因子I决定I路复本振信号NCO参数；

假设f₀为发射机调谐中心频率，范围是：

f₁+w/2～f₂-w/2

其中，f₁、f₂是发射机输出频率范围，w是发射机最大输出信道带宽；

则I路NCO本振源每路输出的数学表达式为：

s₁(n)＝cos(2πf₀n/(f_s/I))+(-1)^polajsin(2πf₀n/(f_s/I))

s₂(n)＝cos(2πf₀n/(f_s/I)+2πf₀×1/f_s)+(-1)^polajsin(2πf₀n/(f_s/I)+2πf₀×1/f_s)

……

s_I(n)＝cos(2πf₀n/(f_s/I)+2πf₀×(I-1)/f_s)+(-1)^polajsin(2πf₀n/(f_s/I)+2πf₀×(I-1)/f_s)

其中，pola是极性，当f₀落在NCO的奇数象限时取1；当落在NCO的偶数象限时取0。

步骤208：将各路数字基带进行FIR滤波、载波调制、频率搬移、I倍内插，变换到射频速率送D/A变换；

整个信号处理的流程和电路组成如图4所示，将基带正交信号i(n),q(n)通过可变模小数上变频模块上变频到模值频率，得到i(m),q(m)；i(m)和q(m)信号分别进入I相多相FIR低通滤波器，滤波器的系数由步骤206求取；滤波后的每相信号与本振源NCO相乘，本振源的参数由步骤207求取，本振源的采样频率就是D/A的采样频率f_s，中心频率频率f₀就是搬移频率，完成载波调制和频率搬移；I路信号通过SERDES完成I倍内插，其原理见图5，该信号送射频D/A后完成数模变换。

步骤209：D/A输出模拟信号经分波段滤波器滤波、可调衰减器、以及功率放大器后完成射频发射机输出。

接下来结合附图4对采用上述设计方法得到的发射机进行详细说明。

如图4所示，图4为本发明实施例所述无模拟变频数字化发射机的电路结构示意图，包括：数字信号处理单元、D/A转换器、时钟电路、无模拟变频射频单元以及功放，其中无模拟变频射频单元具体包括：分波段滤波器、步进衰减器、放大器；

数字信号处理单元由FPGA或ASIC实现，用于将基带正交信号上变频到模值频率；将模值频率正交信号进行多相FIR滤波、载波调制、频率搬移、I倍内插，变换到射频速率送D/A变换；

D/A转换器用于将数字信号变换到模拟射频信号，送无模拟变频射频单元；

时钟电路用于提供给D/A的时钟信号，要求该时钟根据采样频率可变；

分波段滤波器，用于按预定的频率范围对射频信号进行抗混跌带限滤波，并输出给步进衰减器；

步进衰减器，用于控制输出电平功率，以满足输入到激励放大器的电平要要求；

放大器，用于将信号放大到激励电平，输出给功率放大器。

需要说明的是，其中，分波段滤波器的划分、射频D/A采样频率的选择、多相NCO本振源的参数计算以及多相FIR滤波器的系数求取等参见前面方法的流程说明。图例中，采样时钟频率参数、分波段滤波器选择以及衰减器参数的控制由FPGA或ASIC提供。这些参数连同NCO的参数、FIR滤波器的系数可通过其它计算单元与该FPGA或ASIC通过控制总线接口并进行控制。并且，本发明实施例所述的发射机仅为根据上述设计方法得到的较佳的发射机示例，实际现在过程中，本领域技术人员可以根据上述设计方法的主要步骤得到与本发明实施例所示不同的发射机。

综上所述，本发明实施例提供了一种无模拟变频射频数字化发射机的设计方法，本发明利用现有射频D/A和FPGA器件可以工程实现无模拟变频射频软件无线电发射机，发射机的频率范围仅受限于D/A采样频率。该方法已在实际工程中得到验证和应用，证明具有十分优异的性能，具有广泛的应用前景。

本发明实施例与传统模拟变频技术发射机相比具有以下技术优势：

a)去掉了模拟变频部分，简化射频前端设计，减轻电子系统重量、体积、功耗，满足航空、星载、便携式等轻型化装备要求；

b)减少系统设计的复杂性、提高系统可靠性、降低系统成本；

c)没有模拟中频滤波器，发射机的带宽在数字域内任意设置；

d)没有模拟频合变频，发射机的频率调谐在数字域内进行，避开由于模拟频合的技术瓶颈，容易实现宽带、捷变频发射；

e)由于射频数字化采用宽开技术体制，使多种技术体制信号同时接收或发射成为可能，即便于射频一体化。

总之，提出的射频数字化发射机将改变未来电子系统的组成和架构，甚至可能引发一场技术变革，对未来电子装备将产生深远的影响，其意义不言而喻。

本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种无模拟变频射频数字化发射机的设计方法，其特征在于，包括：

将数字信号处理单元、D/A转换器、时钟电路、无模拟变频射频单元以及进行连接；

设计信号处理流程信号以及相关参数，包括：数字信号处理单元根据预定变频模值和变频值将基带正交信号上变频到模值频率，模值频率正交信号进入多相FIR低通滤波器进行滤波，经过滤波的每一路信号分别与一路NCO复本振输出进行载波调制，然后经发射机调谐中心频率搬移以及I倍内插，变换到射频频率后送D/A进行数模转换；D/A将数字信号变换到模拟射频信号后发送给无模拟射频单元，经无模拟变频射频单元中的分波段滤波器、步进衰减器以及放大器后经功放输出；同时，时钟电路给D/A提供采样频率的时钟信号；

根据射频D/A的最高采样频率决定发射机的频率范围以及D/A的采样频率，进而得到分波段滤波器的频率范围；所述采样频率包括：主采样频率和盲区采样频率，或者，只包括主采样频率；

如果D/A不支持混频模式，则D/A采样没有盲区，取D/A的最高采样频率fs_max，则发射机的最高输出频率小于等于其中，w是发射机输出瞬时带宽；如果D/A支持混频模式，则D/A的主采样频率仍为fs_max，两个盲区采样频率分别为和则发射机的最高采样频率小于等于

2.根据权利要求1所述的方法，其特征在于，进一步包括：

如果D/A支持混频模式，则发射机输出最大频率范围(f₁～f₂)跨两个采样盲区，对应抗镜像滤波器波段有5个，每个波段的频率范围按下式求取：

波段1#：f_{bd1_1}～f_{bd1_2}＝f₁～0.5f_s1-w/2；

波段2#：f_{bd2_1}～f_bd2-2＝0.5f_s1-3w/2～0.5f_s1+3w/2；

波段3#：f_{bd3_1}～f_{bd3_2}＝0.5f_s1+w/2～f_s1-w/2；

波段4#：f_{bd4_1}～f_{bd4_2}＝f_s1-3w/2～f_s1+3w/2；

波段5#：f_{bd5_1}～f_{bd5_2}＝f_s1+w/2～f₂；

其中，f_{bd1_1}～f_{bd1_2}表示波段1的起始频率和终止频率，以此类推；

w表示发射机的带宽，f_s1是主采样频率，f₁表示发射机起始频率，f₂表示发射机终止频率；

如果D/A不支持混频模式，则分波段滤波器只有一个波段。

3.根据权利要求1所述的方法，其特征在于，进一步包括：

所述FIR滤波的项数I与内插因子I的值相同，如果D/A的最高采样频率为f_{s_max}，FPGA或ASIC最高处理时钟f_{p_clk}，则内插因子I按下式求取：

表示向上取整。

4.根据权利要求1所述的方法，其特征在于，进一步包括；

由采样频率f_s和内插因子I求取预定模值M：

如果D/A支持混频模式，主采样频率fs1＝fs_max、第一副采样频率第二副采样频率

$\begin{array}{cc}M=round\left(\frac{f_s}{I}\right)& f_s=f_{s1},f_{s2},f_{s3}\end{array}$

round()表示四舍五入求整；

如果D/A不支持混频模式，

$\begin{array}{cc}M=round\left(\frac{f_s}{I}\right)& f_s=f_{s1}\end{array}.$

5.根据权利要求4所述的方法，其特征在于，进一步包括：

根据如下公式修正D/A的各采样频率：

f_s＝round(I×M)。

6.根据权利要求1所述的方法，其特征在于，进一步包括：

求取多相FIR低通滤波器的原型滤波器，它是一个低通FIR滤波器，归一化截止频率按下式求取：

${\mathrm{\ω}}_c=\frac{w}{f_s},f_s=\min (f_{s1},f_{s2},f_{s3})$

其中，w是发射机最大输出带宽；f_s1，f_s2，f_s3表示三种变速率采样的D/A采样频率值；min()表示取最小值；

假设原型滤波器的系数为b(n)，系数长度为N，则按以下方法求取多相FIR滤波器的系数：

h_k(n)＝b(k+nI)，k＝0,1,...,I-1；n＝0,1,...,N/I-1；其中，I是多相FIR低通滤波器的内插因子，等于多相FIR低通滤波器的组数，h_k(n)是每一组滤波器的系数。

7.根据权利要求1所述的方法，其特征在于，通过如下计算得到本振NCO输出：

设定f₀为发射机调谐中心频率，范围是：

f₁+w/2～f₂-w/2

其中，(f₁～f₂)是发射机输出频率范围，w是发射机最大输出信道带宽；

则I路NCO本振源每路输出的数学表达式为：

$\begin{array}{c}{s}_1\left(n\right)=\cos (2{\mathrm{\πf}}_{0}n/(f_s/I)+{(-1)}^{pola}j\sin (2{\mathrm{\πf}}_{0}n/(f_s/I))\\ s_2\left(n\right)=\cos (2{\mathrm{\πf}}_{0}n/(f_s/I)+2{\mathrm{\πf}}_0\×1/f_s)+{(-1)}^{pola}j\sin (2{\mathrm{\πf}}_{0}n/(f_s/I)+2{\mathrm{\πf}}_0\×1/f_s)\\ ......\\ s_I\left(n\right)=\cos (2{\mathrm{\πf}}_{0}n/(f_s/I)+2{\mathrm{\πf}}_0\×(I-1)/f_s)+{(-1)}^{pola}j\sin (2{\mathrm{\πf}}_{0}n/(f_s/I)+2{\mathrm{\πf}}_0\×(I-1)/f_s)\end{array}$

其中，f_s是D/A采样频率，pola是极性，当f₀落在NCO的奇数象限时取1；当落在NCO的偶数象限时取0。

8.一种无模拟变频射频数字化发射机，其特征在于，包括：数字信号处理单元、D/A转换器、时钟电路、无模拟变频射频单元以及功放，

数字信号处理单元，用于根据预定变频模值和变频值将基带正交信号上变频到模值频率；模值频率正交信号进入多相FIR低通滤波器进行滤波，经过滤波的每一路信号分别与一路NCO复本振输出进行载波调制，然后经发射机调谐中心频率搬移以及I倍内插，变换到射频频率后送D/A进行数模转换；

D/A，用于将数字信号变换到模拟射频信号后发送给无模拟射频单元；

无模拟变频射频单元包括：分波段滤波器、步进衰减器以及放大器，用于对于射频模拟信号先后进行分段滤波、步进衰减以及放大后经功放输出；

时钟电路，用于给D/A提供给D/A提供采样频率的时钟信号，所述采样频率包括：主采样频率和盲区采样频率；根据射频D/A的最高采样频率决定发射机的频率范围以及D/A的采样频率，进而得到分波段滤波器的频率范围；所述采样频率包括：主采样频率和盲区采样频率，或者，只包括主采样频率；

如果D/A不支持混频模式，则D/A采样没有盲区，取D/A的最高采样频率fs_max，则发射机的最高输出频率小于等于其中，w是发射机输出瞬时带宽；如果D/A支持混频模式，则D/A的主采样频率仍为fs_max，两个盲区采样频率分别为和则发射机的最高采样频率小于等于