CN103248380A - 一种无模拟变频射频数字化接收机的设计方法及其接收机 - Google Patents

Abstract

本发明提供了一种无模拟变频射频数字化接收机的设计方法及其接收机，其中设计方法主要包括：确定分波段滤波器各个波段的频率范围，以及射频输入信号的采样频率；射频输入信号进入接收机，经过低噪声放大、分波段滤波，将信号放大至A/D转换器可接收电平；将经过A/D转换后得到的数字信号进行抽取分相得到多相数字信号，每一相数字信号与一路NCO输出进行正交数字混频后，得到各相混频信号；通过多相FIR低通滤波器将各相混频信号的后端高频分量滤掉，保留基带成分；将每一相滤波后得到的信号流相加，得到接收机输出的基带信号；通过本发明，可以实现无模拟变频射频软件无线电接收机，接收机的频率范围仅受限于A/D模拟带宽。

Description

一种无模拟变频射频数字化接收机的设计方法及其接收机

技术领域

本发明涉及信息技术领域，具体涉及一种无模拟变频射频数字化接收机的设计方法及其接收机。

背景技术

软件无线电最早应用于军事通信领域，其设计理念、设计思想已深入到军事通信、民用移动通信、雷达、电子战、测控甚至电视广波等无线电工作的各个领域。软件无线电接收机是整个软件无线电技术实现的关键之一。

目前，大多软件无线电接收机的技术实现仍是模拟变频体制，如图1所示。即先通过两级模拟变频将射频信号变换到中频，再由A/D将模拟中频变换到数字域，最后由FPGA、DSP进行数字信道化等处理。

上述模拟变频体制主要有以下几个缺点：1）体积重量功耗要大；2）由模拟频率合成器引入的相位噪声会抬高接收信道的底噪，影响接收灵敏度和动态范围；3）由模拟变频引入的插损会增大系统的噪声系数；4）捷变频困难。

发明内容

鉴于上述的分析，本发明旨在提供一种无模拟变频射频软件无线电接收机实现方法，用以解决现有中频体制中存在的体积重量功耗大、影响接收灵敏度和动态范围等问题。

本发明的目的主要是通过以下技术方案实现的：

本发明提供了一种无模拟变频射频数字化接收机的设计方法，主要包括：

本发明提供了一种无模拟变频射频数字化接收机的设计方法，包括：

确定分波段滤波器各个波段的频率范围，以及射频输入信号的采样频率；

射频输入信号进入接收机，经过低噪声放大、分波段滤波，将信号放大至A/D转换器可接收的电平后输出给A/D；

由数字信号处理单元将经过A/D转换后得到的数字信号进行分相得到多相数字信号，每一相数字信号与一路NCO的输出进行正交数字混频后，得到各相混频信号；

通过自设计的多相FIR低通滤波器将各相混频信号的后端高频分量滤掉，保留基带成分；

将每一相低通滤波后得到的信号流相加，得到接收机输出的基带信号。

进一步地，确定分段滤波各个波段频率范围的过程具体包括：

根据接收机输入频率范围、输出带宽确定A/D转换器的采样盲区数m；

根据采样盲区数m确定A/D转换器的采样频率值；

根据确定的采样频率计算分波段滤波的频率范围。

进一步地，确定A/D转换器的采样盲区数m的过程具体包括：

假设接收机的输入最低频率是f₁，最高频率是f₂，接收机最大输出信道带宽是w，A/D的最大采样频率为f_s1，采样盲区定义为：

$\begin{array}{cc}\frac{n\·f_{s1}\±w}{2}& n=\mathrm{1,2,3},...;\end{array}$

根据以下步骤求取采样盲区数m：

a)求取参数k和l：

其中，

表示向下取整。

b)分以下两种情况求取采样盲区数m：

当 $k\·\frac{f_{s1}-w}{2}\≤f_1\≤k\·\frac{f_{s1}+w}{2}$ 时，m=l-k+1

当 $k\·\frac{f_{s1}+w}{2}\≤f_1\≤(k+1)\·\frac{f_{s1}-w}{2}$ 时，m=l-k。

进一步地，确定A/D转换器的采样频率值的过程具体包括：

如果m值为0表明无盲区，则A/D无需变速率采样；

否则，根据每个盲区的中心频率求取变速率采样，具体过程包括：

a)求取每个盲区的中心频率值：

f_b1＝f_s1·(k+1)/2;

f_b2＝f_s1·(k+2)/2;

…

f_bm＝f_s1·(k+m)/2

b)求取对应每个盲区的采样频率值

…

其中，

表示向上取整，f_b1,f_b2,...f_sm表示m个盲区中心频率，f_s1,f_s2,...f_sm+1表示m+1个盲区采样频率值。

进一步地，根据采样频率计算分波段滤波各个波段的频率范围的过程具体包括：

分波段滤波的波段数＝2m+1，其中，m是采样盲区数；

每个波段的频率范围按下式求取：

波段1#：f_{bd1_1}～f_{bd1_2}＝f₁～f_b1-w/2;

波段2#：f_{bd2_1}～f_bd2-2＝f_b1-3w/2～f_b1+3w/2;

波段3#：f_{bd3_1}～f_{bd3_2}＝f_b1+w/2～f_b2-w/2;

波段4#：f_{bd4_1}～f_{bd4_2}＝f_b2-3w/2～f_b2+3w/2;

…

波段2m#：f_{bd2m_1}～f_{bd2m_2}＝f_bm-3w/2～f_bm+3w/2;

波段2m+1#：f_{bd2m+1_1}～f_{bd2m+1_2}＝f_bm+w/2～f₂;

其中，f_{bd1_1}～f_{bd1_2}表示波段1的起始频率和终止频率，以此类推；

w表示接收机的带宽，偶数频段的带宽均为3w，奇数波段对应f_s1采样频率，偶数频段分别对应f_s2,f_s3,...f_sm+1采样频率；

根据每个波段的频率范围、采样频率检查各频段滤波器的矩形系数，如果不能满足工程制造要求，对该波段进行再拆分。

进一步地，确定射频输入信号的采样频率的过程具体包括：

根据输入频率落在滤波器的那个区域来决定采样频率：

a)当输入频率落在奇数波段区域时，选用f_s1采样频率；

b)当输入频率落在偶数波段区域时，2#区选用f_s2，4#区选用f_s3，以此类推；

c)当输入频率落在两个重叠区时，输入频率大于盲区中心频率时采样频率选择下一个区域的采样频率，否则不变。

进一步地，抽取分相时，其相数应满足

$D\≥\frac{f_{s1}}{f_{\mathrm{clk}}};$

其中，f_clk表示数字信号处理单元的最高处理时钟，f_s1表示最高A/D采样频率；每相数字信号的表式为：

x_k(n)＝x(k+nD)，k＝0,1,...,D-1,n＝0,1,...。

进一步地，通过如下计算得到NCO输出：

假设f₀为接收机调谐中心频率，范围是：

f₁+w/2～f₂-w/2

其中，f₁、f₂是接收机输入频率范围，w是接收机最大输出信道带宽；

假设选用D个NCO本振源，则每个NCO输出的数学表达式为：

$s_1\left(n\right)=\cos (2\mathrm{\π}{f}_{0}n/(f_s/D))+{(-1)}^{\mathrm{pola}}j\sin (2\mathrm{\π}{f}_{0}n/(f_s/D))$

$s_2\left(n\right)=\cos (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×1/f_s)+{(-1)}^{\mathrm{pola}}j\sin (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×1/f_s)$

……

$s_D\left(n\right)=\cos (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×(D-1)/f_s)+{(-1)}^{\mathrm{pola}}j\sin (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×(D-1)/f_s)$

其中，pola是极性，当f₀落在NCO的奇数象限时取1；当落在NCO的偶数象限时取0。

进一步地，所述多相FIR低通滤波器的原型滤波器是一个低通FIR滤波器，归一化截止频率按下式求取：

$\begin{array}{cc}{\mathrm{\ω}}_c=\frac{w}{f_s},& f_s=\min (f_{s1},f_{s2},...)\end{array}$

其中，w是接收机最大输出带宽；f_s1，f_s2…表示所有变速率采样的A/D采样频率值；min()表示取最小值；

假设原型滤波器的系数为b(n)，系数长度为N，则按以下方法求取多相FIR滤波器的系数：

h_k(n)＝b(k+nD)，k＝0,1,...,D-1,n＝0,1,...,N/D-1;

其中，D是滤波器的抽取率，等于多相FIR滤波器的组数，h_k(n)是每一组滤波器的系数。

本发明还提供了一种无模拟变频射频数字化接收机，包括：无模拟变频射频前端单元和数字信号处理单元，其中无模拟变频射频前端单元具体包括：低噪放、分波段滤波器、步进衰减器、放大器、时钟电路以及A/D转换器；

低噪放，用于对进入接收机的射频输入信号进行放大，并输出给分波段滤波器；

分波段滤波器，用于按预定的频率范围对射频信号进行带限滤波，并输出给步进衰减器；

步进衰减器，用于当输入信号功率过大，超过接收机的瞬时动态范围时，对分波段滤波后的信号功率进行衰减，使之落在接收机的瞬时动态范围之内；放大器，用于对经过带限滤波的射频信号放大至A/D转换器可接收电平，并输出给A/D转换器；

A/D转换器，用于将放大器出来的射频信号进行模/数转换，并将转换后得到的数字信号输出给数字信号处理单元；

时钟电路，用于向A/D转换器提供已确定的射频输入信号的采样频率；

数字信号处理单元由FPGA实现，用于将经过A/D转换的信号进行抽取分相得到多相数字信号，每一相数字信号与一路NCO输出进行正交数字混频后，得到各相混频信号；通过多相FIR低通滤波器将各相混频信号的后端高频分量滤掉，保留基带成分；将每一相滤波后得到的信号流相加，得到接收机输出的基带信号。

本发明有益效果如下：

通过本发明，利用现有射频A/D器件和FPGA水平可以工程实现无模拟变频射频软件无线电接收机，接收机的频率范围仅受限于A/D模拟带宽。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

图1为现有技术中，传统模拟变频体制接收机电路组成

图2为本发明实施例所述无模拟变频射频数字化接收机的设计方法的流程示意图；

图3为本发明实施例中，多速率采样时分波段的划分示意图；

图4根据本发明实施例所述设计方法得到的无模拟变频射频数字化接收机的电路结构示意图。

具体实施方式

下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理。为了清楚和简化目的，当其可能使本发明的主题模糊不清时，将省略本文所描述的器件中已知功能和结构的详细具体说明。

首先，结合附图2和3对本发明实施例所述无模拟变频射频数字化接收机的设计方法进行详细说明。

本发明实施例所述的设计方法需要确定本接收机对于射频输入信号的处理流程、所需的主要部件以及相应的参数，具体如图2所示，图2为本发明实施例所述无模拟变频射频数字化接收机的设计方法的流程示意图，具体可以包括：

步骤201：根据接收机输入频率范围、输出带宽确定A/D的采样盲区数m；

当接收机输入频率很高，超过A/D的Nyquist采样频率时，就会出现采样盲区，如图3中深黑色区域。

假设接收机的输入最低频率是f₁，最高频率是f₂，接收机最大输出信道带宽是w，A/D的采样频率为f_s1，采样盲区定义为：

$\begin{array}{cc}\frac{n\·f_{s1}\±w}{2}& n=\mathrm{1,2,3},...\end{array}$

根据以下步骤求取采样盲区数m：

a)求取参数k和l：

其中，

表示向下取整。

b)分以下两种情况求取采样盲区数：

当 $k\·\frac{f_{s1}-w}{2}\≤f_1\≤k\·\frac{f_{s1}+w}{2}$ 时，m=l-k+1

当 $k\·\frac{f_{s1}+w}{2}\≤f_1\≤(k+1)\·\frac{f_{s1}-w}{2}$ 时，m=l-k

步骤202：根据采样盲区数m确定A/D的采样频率值：

如果m值为0表明无盲区，则A/D无需变速率采样；否则，为解决盲区采样问题，A/D必须变速率采样，变速率采样的数量等于盲区数加一。变速率采样频率根据每个盲区的中心频率求取，具体步骤如下：

a)求取每个盲区的中心频率值：

f_b1＝f_s1·(k+1)/2;

f_b2＝f_s1·(k+2)/2;

…

f_bm＝f_s1·(k+m)/2

b)求取对应每个盲区的采样频率值

…

其中，

表示向上取整，f_b1,f_b2,...f_sm表示m个盲区中心频率，f_s1,f_s2,...f_sm+1表示m+1个盲区采样频率值。

步骤203：根据上述确定的采样频率计算分波段滤波器各个波段的频率范围；

分波段滤波器划分根据采样盲区数确定，它们之间的关系是：

分波段滤波器的波段数＝2m+1，其中，m是采样盲区数。

要求每个波段的频率有一个重叠区，这个重叠值等于接收机的带宽w。每个波段的频率范围按下式求取：

波段1#：f_{bd1_1}～f_{bd1_2}＝f₁～f_b1-w/2;

波段2#：f_{bd2_1}～f_bd2-2＝f_b1-3w/2～f_b1+3w/2;

波段3#：f_{bd3_1}～f_{bd3_2}＝f_b1+w/2～f_b2-w/2;

波段4#：f_{bd4_1}～f_{bd4_2}＝f_b2-3w/2～f_b2+3w/2;

…

波段2m#：f_{bd2m_1}～f_{bd2m_2}＝f_bm-3w/2～f_bm+3w/2;

波段2m+1#：f_{bd2m+1_1}～f_{bd2m+1_2}＝f_bm+w/2～f₂;

其中，f_{bd1_1}～f_{bd1_2}，表示波段1的起始频率和终止频率，以此类推。

偶数频段的带宽均为3w，奇数波段对应f_s1采样频率，偶数频段分别对应f_s2,f_s3,...f_sm+1采样频率。各频段的频率范围及相互关系如图4所示。

根据每个波段的频率范围、采样频率检查各频段滤波器的矩形系数，如果不能满足工程制造要求，对该波段进行再拆分。

步骤204：确定射频输入信号的采样频率；

在进行射频采样时，采样频率必须与分波段滤波器的选择联动，根据输入频率落在滤波器的那个区域来决定采样频率，具体按以下情况选择：

d)当输入频率落在奇数波段区域时，选用f_s1采样频率；

e)当输入频率落在偶数波段区域时，2#区选用f_s2，4#区选用f_s3，以此类推；

f)当输入频率落在两个重叠区时，输入频率大于盲区中心频率时采样频率选择下一个区域的采样频率，否则不变。

步骤205：射频输入信号进入接收机，经过低噪声放大、分波段滤波后，将信号放大至A/D转换器可接收电平；需要说明的是，当输入信号功率过大，超过接收机的瞬时动态范围时，还需要对信号功率进行衰减，使之落在接收机的瞬时动态范围之内；

步骤206：将经过A/D转换后得到的数字信号进行分相抽取得到多相数字信号；

数据抽取分相的目的是为了降低FPGA的处理时钟速率，使之在可以处理速度范围,假设FPGA的最高处理时钟为f_clk（一般200MHz以下），则数据分相的相数D应满足：

$D\≥\frac{f_{s1}}{f_{\mathrm{clk}}}$

其中，f_s1是选择的最高A/D采样频率

每相AD数据的表式为：

x_k(n)＝x(k+nD)，k＝0,1,...,D-1;n＝0,1,...

步骤207：根据接收机输入频率确定多相NCO参数，将分相抽取后的每一相数字信号与一路NCO的输出进行正交数字混频后，得到各相混频信号；

假设f₀为接收机输入频率，范围是：

f₁+w/2～f₂-w/2

其中，f₁、f₂是接收机输入频率范围，w是接收机最大输出信道带宽

假设选用D个NCO本振源，则每个NCO输出的数学表达式为：

$s_1\left(n\right)=\cos (2\mathrm{\π}{f}_{0}n/(f_s/D))+{(-1)}^{\mathrm{pola}}j\sin (2\mathrm{\π}{f}_{0}n/(f_s/D))$

$s_2\left(n\right)=\cos (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×1/f_s)+{(-1)}^{\mathrm{pola}}j\sin (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×1/f_s)$

……

$s_D\left(n\right)=\cos (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×(D-1)/f_s)+{(-1)}^{\mathrm{pola}}j\sin (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×(D-1)/f_s)$

其中，pola是极性，当f₀落在NCO的奇数象限时取1；当落在NCO的偶数象限时取0。

步骤208：对各相混频信号进行多相滤波，将滤波器组输出的信号相加，即是接收机输出基带信号：其中，多相滤波器组的系数是根据接收机输出带宽和采样频率来确定；

多相滤波器的作用是把数字混频后高频分量滤掉，保留基带成分，它的原型滤波器是一个低通FIR滤波器，其中，原型滤波器的设计参数——归一化截止频率按下式求取：

$\begin{array}{cc}{\mathrm{\ω}}_c=\frac{w}{f_s},& f_s=\min (f_{s1},f_{s2},...)\end{array}$

其中，w是接收机最大输出带宽；f_s1，f_s2…表示所有变速率采样的A/D采样频率值；min()表示取最小值。

据此，可以设计原型低通滤波器，假设原型FIR滤波器的系数为b(n)，系数长度为N，则可按以下方法求取多相滤波器组的系数：

h_k(n)＝b(k+nD)，k＝0,1,...,D-1,n＝0,1,...,N/D-1;

其中，D滤波器的抽取率，等于滤波器组的组数，h_k(n)是每一项滤波器组的系数。

接下来结合附图4对采用上述设计方法得到的接收机进行详细说明。

如图4所示，图4为本发明实施例所述无模拟变频射频软件无线电接收机的电路结构示意图，主要包括:无模拟变频射频前端单元和数字信号处理单元，本发明实施例中数字信号处理单元由FPGA实现，其中无模拟变频射频前端单元主要用于对进入接收机的射频信号进行采样，包括：低噪放、分波段滤波器、步进衰减器、放大器、时钟电路以及A/D转换器；以下对各个部件进行具体说明。

低噪放，主要用于对微弱的射频信号进行放大，放大器噪声系数越低越好，但增益不易过大，否则会降低整机的三阶截点值。可取接收机整机增益的一半。放大器输出后接分波段滤波器；

分波段滤波器，主要用于对射频信号进行带限（模拟带通或低通滤波）滤波，滤波器的频段选择与接收机输入频率有关，将模拟射频信号的带宽限制在射频A/D的采样带内；

步进衰减器，主要用于当输入信号功率过大，超过接收机的瞬时动态范围时，对信号功率进行衰减，使之落在接收机的瞬时动态范围之内；

放大器，将射频信号功率放大，放大至A/D转换器可接收电平，然后输出给A/D转换器；

A/D转换器，将放大器出来的射频信号进行模/数转换后输出给数字信号处理单元；

时钟电路，用于向A/D转换器提供已确定的射频输入信号的采样频率；

数字信号处理单元，接收A/D转换器输出的数字信号，将该数字信号进行分相，对于分出来的每一相数字信号，其将与一个复数NCO的输出进行相乘，然后经多相FIR低通滤波，最后，将每一相低通滤波后的数据流相加，即得到调谐和抽取后的数字基带（正交I/Q数据）。

需要说明的是，其中，分波段滤波器的划分、射频A/D采样频率的选择、多相NCO本振源的频率和相位计算以及多相FIR滤波器的系数求取等参见前面方法的流程说明。并且，本发明实施例所述的接收机仅为根据上述设计方法得到的较佳的接收机示例，实际现在过程中，本领域技术人员可以根据上述设计方法的主要步骤得到与本发明实施例所示不同的接收机。

综上所述，本发明实施例提供了一种无模拟变频射频数字化接收机的设计方法及其接收机，通过本发明，利用现有射频A/D器件和FPGA水平可以工程实现无模拟变频射频软件无线电接收机，接收机的频率范围仅受限于A/D模拟带宽。该方法已在实际工程中得到验证和应用，证明具有十分优异的性能，具有广泛的应用前景。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (10)

1.一种无模拟变频射频数字化接收机的设计方法，其特征在于，包括：

确定分波段滤波器各个波段的频率范围，以及射频输入信号的采样频率；

射频输入信号进入接收机，经过低噪声放大、分波段滤波，将信号放大至A/D转换器可接收的电平后输出给A/D；

由数字信号处理单元将经过A/D转换后得到的数字信号进行分相得到多相数字信号，每一相数字信号与一路NCO的输出进行正交数字混频后，得到各相混频信号；

通过自设计的多相FIR低通滤波器将各相混频信号的后端高频分量滤掉，保留基带成分；

将每一相低通滤波后得到的信号流相加，得到接收机输出的基带信号。

2.根据权利要求1所述的方法，其特征在于，确定分段滤波各个波段频率范围的过程具体包括：

根据接收机输入频率范围、输出带宽确定A/D转换器的采样盲区数m；

根据采样盲区数m确定A/D转换器的采样频率值；

根据确定的采样频率计算分波段滤波的频率范围。

3.根据权利要求2所述的方法，其特征在于，确定A/D转换器的采样盲区数m的过程具体包括：

假设接收机的输入最低频率是f₁，最高频率是f₂，接收机最大输出信道带宽是w，A/D的最大采样频率为f_s1，采样盲区定义为：

$\begin{array}{cc}\frac{n\·f_{s1}\±w}{2}& n=\mathrm{1,2,3},...;\end{array}$

根据以下步骤求取采样盲区数m：

a)求取参数k和l：

其中，表示向下取整。

b)分以下两种情况求取采样盲区数m：

当 $k\·\frac{f_{s1}-w}{2}\≤f_1\≤k\·\frac{f_{s1}+w}{2}$ 时，m=l-k+1

当 $k\·\frac{f_{s1}+w}{2}\≤f_1\≤(k+1)\·\frac{f_{s1}-w}{2}$ 时，m=l-k。

4.根据权利要求3所述的方法，其特征在于，确定A/D转换器的采样频率值的过程具体包括：

如果m值为0表明无盲区，则A/D无需变速率采样；

否则，根据每个盲区的中心频率求取变速率采样，具体过程包括：

a)求取每个盲区的中心频率值：

f_b1＝f_s1·(k+1)/2;

f_b2＝f_s1·(k+2)/2;

…

f_bm＝f_s1·(k+m)/2

b)求取对应每个盲区的采样频率值

…

其中，

表示向上取整，f_b1,f_b2,...f_sm表示m个盲区中心频率，f_s1,f_s2,...f_sm+1表示m+1个盲区采样频率值。

5.根据权利要求4所述的方法，其特征在于，根据采样频率计算分波段滤波各个波段的频率范围的过程具体包括：

分波段滤波的波段数＝2m+1，其中，m是采样盲区数；

每个波段的频率范围按下式求取：

波段1#：f_{bd1_1}～f_{bd1_2}＝f₁～f_b1-w/2;

波段2#：f_{bd2_1}～f_bd2-2＝f_b1-3w/2～f_b1+3w/2;

波段3#：f_{bd3_1}～f_{bd3_2}＝f_b1+w/2～f_b2-w/2;

波段4#：f_{bd4_1}～f_{bd4_2}＝f_b2-3w/2～f_b2+3w/2;

…

波段2m#：f_{bd2m_1}～f_{bd2m_2}＝f_bm-3w/2～f_bm+3w/2;

波段2m+1#：f_{bd2m+1_1}～f_{bd2m+1_2}＝f_bm+w/2～f₂;

其中，f_{bd1_1}～f_{bd1_2}表示波段1的起始频率和终止频率，以此类推；

w表示接收机的带宽，偶数频段的带宽均为3w，奇数波段对应f_s1采样频率，偶数频段分别对应f_s2,f_s3,...f_sm+1采样频率；

根据每个波段的频率范围、采样频率检查各频段滤波器的矩形系数，如果不能满足工程制造要求，对该波段进行再拆分。

6.根据权利要求5所述的方法，其特征在于，确定射频输入信号的采样频率的过程具体包括：

根据输入频率落在滤波器的那个区域来决定采样频率：

a)当输入频率落在奇数波段区域时，选用f_s1采样频率；

b)当输入频率落在偶数波段区域时，2#区选用f_s2，4#区选用f_s3，以此类推；

c)当输入频率落在两个重叠区时，输入频率大于盲区中心频率时采样频率选择下一个区域的采样频率，否则不变。

7.根据权利要求1所述的方法，其特征在于，抽取分相时，其相数应满足

$D\≥\frac{f_{s1}}{f_{\mathrm{clk}}};$

其中，f_clk表示数字信号处理单元的最高处理时钟，f_s1表示最高A/D采样频率；每相数字信号的表式为：

x_k(n)＝x(k+nD)，k＝0,1,...,D-1,n＝0,1,...。

8.根据权利要求1所述的方法，其特征在于，通过如下计算得到NCO输出：

假设f₀为接收机调谐中心频率，范围是：

f₁+w/2～f₂-w/2

其中，f₁、f₂是接收机输入频率范围，w是接收机最大输出信道带宽；

假设选用D个NCO本振源，则每个NCO输出的数学表达式为：

$s_1\left(n\right)=\cos (2\mathrm{\π}{f}_{0}n/(f_s/D))+{(-1)}^{\mathrm{pola}}j\sin (2\mathrm{\π}{f}_{0}n/(f_s/D))$

$s_2\left(n\right)=\cos (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×1/f_s)+{(-1)}^{\mathrm{pola}}j\sin (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×1/f_s)$

……

$s_D\left(n\right)=\cos (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×(D-1)/f_s)+{(-1)}^{\mathrm{pola}}j\sin (2\mathrm{\π}{f}_{0}n/(f_s/D)+2\mathrm{\π}{f}_0\×(D-1)/f_s)$

其中，pola是极性，当f₀落在NCO的奇数象限时取1；当落在NCO的偶数象限时取0。

9.根据权利要求1所述的方法，其特征在于，所述多相FIR低通滤波器的原型滤波器是一个低通FIR滤波器，归一化截止频率按下式求取：

$\begin{array}{cc}{\mathrm{\ω}}_c=\frac{w}{f_s},& f_s=\min (f_{s1},f_{s2},...)\end{array}$

其中，w是接收机最大输出带宽；f_s1，f_s2…表示所有变速率采样的A/D采样频率值；min()表示取最小值；

假设原型滤波器的系数为b(n)，系数长度为N，则按以下方法求取多相FIR滤波器的系数：

h_k(n)＝b(k+nD)，k＝0,1,...,D-1,n＝0,1,...,N/D-1;

其中，D是滤波器的抽取率，等于多相FIR滤波器的组数，h_k(n)是每一组滤波器的系数。

10.、一种无模拟变频射频数字化接收机，其特征在于，包括：无模拟变频射频前端单元和数字信号处理单元，其中无模拟变频射频前端单元具体包括：低噪放、分波段滤波器、步进衰减器、放大器、时钟电路以及A/D转换器；

低噪放，用于对进入接收机的射频输入信号进行放大，并输出给分波段滤波器；

分波段滤波器，用于按预定的频率范围对射频信号进行带限滤波，并输出给步进衰减器；

步进衰减器，用于当输入信号功率过大，超过接收机的瞬时动态范围时，对分波段滤波后的信号功率进行衰减，使之落在接收机的瞬时动态范围之内；放大器，用于对经过带限滤波的射频信号放大至A/D转换器可接收电平，并输出给A/D转换器；

A/D转换器，用于将放大器出来的射频信号进行模/数转换，并将转换后得到的数字信号输出给数字信号处理单元；

时钟电路，用于向A/D转换器提供已确定的射频输入信号的采样频率；

数字信号处理单元由FPGA实现，用于将经过A/D转换的信号进行抽取分相得到多相数字信号，每一相数字信号与一路NCO输出进行正交数字混频后，得到各相混频信号；通过多相FIR低通滤波器将各相混频信号的后端高频分量滤掉，保留基带成分；将每一相滤波后得到的信号流相加，得到接收机输出的基带信号。

Images