CN202231677U - 自动增益控制电路 - Google Patents

Abstract

本实用新型提供一种自动增益控制电路，包括CPU和四个自动增益控制环路，每个自动增益控制环路包括：依次相连的20dB放大器、可变衰减器、30dB放大器和检波器，其中的20dB放大器接收输入信号，30dB放大器发送输出信号；以及分别与所述可变衰减器、检波器以及CPU相连的FPGA。整个AGC电路由四个完全相同的AGC环路组成，AGC高动态范围的实现和较高精度的功率检测，主要基于50dB放大器、62.75dB的数字衰减器、检波器、AD转换器、CPU所组成的自动增益控制环来实现的。在电路上AGC环可以独立工作，而功率测量必须在AGC环处于锁定状态时(即可变衰减器锁定不变)，才能精确进行测量。

Description

自动增益控制电路

技术领域

本实用新型涉及一种自动增益控制电路。

背景技术

自动增益控制(AGC)环路设计的主要目的是，无论输入信号是微弱的射电源信号还是很强的卫星信号，输出信号都能维持在一个比较稳定的功率范围内，从而满足提供给数字基带转换器(DBBC)的输入功率要求，同时实现比较好的功率相对测量功能，这主要是为了满足各种有关天线的测量，比如指向精度测量，射电源流量测量，天线效率测量等等。

现有的一种AGC环路，其结构如图1。通常的VLBI(甚长基线干涉测量技术Very Long Baseline Interferometer)测站接收机输出0～500MHz或500MHz～1GHz的宽带中频信号，而宽带总功率大小对于不同的接收机则完全不同，这主要与天线口径、接收机设计性能指标等都有关系。为了使输出功率维持在一个值上(比如-10dBm)，我们先对输入信号进行了50dB的放大(在电路的实际实现时我们采用了两级放大，即先放大20dB，再放大30dB，而可变衰减器则位于两个放大器之间，这是考虑到输入信号很强的情况下，第二级放大器可能被饱和)，然后再通过62.75dB的数字可变衰减器，接着通过在输出位置上用功率检波器把输入信号功率转变为直流电压信号，然后通过高精度的AD变换，平滑滤波器滤除直流信号的高频干扰成分，最后交给CPU，然后由CPU计算可变衰减器的值，而功率测量同时也由CPU通过数学运算给出。

比如现在的输入信号功率为-30dBm，而要求输出为-10dBm，则可变衰减器的设置值应当为30dB(-30dB+50dB+10dB＝30dB)。

从上面的描述可以直观地得出结论，要实现高动态范围、高检测精度和高控制精度，则要求可变衰减器范围要大，步长要细，而功率检波器的精度要高，同时要求平滑滤波器有效滤除干扰成分。就长时工作而言各部件必须要具备很好的稳定性，尤其是50dB放大器。而这些就是AGC设计的关键。

实用新型内容

本实用新型所要解决的技术问题在于提供一种自动增益控制电路，输入信号在四通道高动态范围变动时保持输出一直维持在一定的功率范围内，而不改变信号的频率和相位特性。

为了实现上述目的，本实用新型的技术方案如下：

一种自动增益控制电路，包括CPU和四个自动增益控制环路，每个自动增益控制环路包括：依次相连的20dB放大器、可变衰减器、30dB放大器和检波器，其中的20dB放大器接收输入信号，30dB放大器发送输出信号；以及分别与所述可变衰减器、检波器以及CPU相连的FPGA。

所述检波器与所述FPGA通过ADC接口相连。

所述四个自动增益控制环路中的至少一个FPGA连接显示器。

所述CPU通过232串行接口连接计算机。

所述FPGA具有可扩展的总线接口。

所述FPGA具有平滑滤波器。

采用上述结构的自动增益控制电路，整个AGC电路由四个完全相同的AGC环路组成，AGC高动态范围的实现和较高精度的功率检测，主要基于50dB放大器、62.75dB的数字衰减器、检波器、AD转换器、CPU所组成的自动增益控制环来实现的。在电路上AGC环可以独立工作，而功率测量必须在AGC环处于锁定状态时(即可变衰减器锁定不变)，才能精确进行测量。动态范围大和带宽宽，控制精度高。本设计将用于嫦娥二期工程、深空探测以及天文观测等实际任务中。

附图说明

图1是AGC环路结构框图；

图2是AGC电路框图；

图3是FPGA实现的接口框图；

图4是Z50检波器输入/输出特性曲线；

图5是滑动滤波器的FPGA实现示意图；

图6是滑动滤波器的工作特性仿真曲线；

图7是AGC动态范围测量曲线；

图8是检波器测试曲线。

具体实施方式

下面根据附图，给出本实用新型的较佳实施例，并予以详细描述，使能更好地理解本实用新型的功能、特点。

本实用新型的自动增益控制电路包含四个自动增益控制环路，图2是其中一个环路的框图。在电路实现上，本实用新型采用了CPU+FPGA的设计方法，让所有的外围器件与FPGA相接，CPU通过与FPGA相连的总线控制或读写外围设备，同时CPU带有232串行接口，可以与计算机通讯，并加入了液晶屏显示现场的关键信息，如图2。这样的设计，可以充分发挥FPGA可配置、可扩展的优势，同时可以简化CPU内程序的设计，提高系统的灵活性，整齐度及可靠性。

在芯片级上，本实用新型采用了PHILIPS的ARM7核CPU，这是出于性价比等多方面的考虑，ARM7是当前十分通用的32位核，芯片和开发设备十分廉价，而工作频率可以达到100MHz，同时该核的软件系统易于编写和维护，即便嵌入ucOS或linux等操作系统也十分方便，已经十分成熟。

本实用新型采用Xilinx公司的Spartan系列FPGA实现可扩展的总线接口、平滑滤波器以及与其他外围器件的接口，如图3所示。

对于FPGA内的大部分接口设计，通过VHDL直接编写，事实上ADC接口、可控衰减器接口以及液晶屏接口归根到底都是输入/输出时序逻辑。而对于平滑滤波器也在FPGA内部实现，本实用新型采用另外的工具，这在后面谈到。

(1)检波器和AGC环路算法

假设图1中输入功率为P_in(通常在-30～-40dBm左右)，输出功率为P_out(这是由DBBC的输入要求决定的，当前假设为-10dBm)，而两者的差就是AGC环路要求置出的衰减或放大。为了系统的安全，以及分析与编程的方便，都可以采用这样的手段：开机时把62.75dB的数字可控衰减器全部加上，这样P_in就会被衰减到很小(一般情况下都能满足P_in＜P_out)，在这种情况下，算法就是要计算释放数控衰减器的衰减量。

算法的参数完全要依赖于检波器的特性。本实用新型采用的mini-circuitsZX50，其输入输出特性如图4。由图4可见，在同一频点测试情况下，该检波器的输入功率与输出电压成很好的线性关系；而在同一功率不同频点输入时，在0～1000MHz(中频带宽)输入情况下，它的输出电压变化很小(见图4中10MHz和100MHz测试线)。通过实测，它的负斜率在23mV/dB，与图4吻合。

前面叙述了ZX50的检波特性，下面就算法做一定阐述。

为了综合考虑精确性和易用性，我们可以直接设置检波器的输出电压也可以直接设置输出功率，即前文所述P_out。前者的精确性是显而易见的，由于检波器的电压由16位AD直接采样，通过调节可控衰减器可很精确地保证这个电压值维持在一定的允许范围内。对于后者，由于我们没有办法直接测量输出功率，所以只能通过对前者所得结果进行拟合，得出P_out和电压的关系，所以表面上看是在设置输出功率(通常以dBm为单位)，实际上还是要设置检波器的输出电压(这是因为DBBC往往要求AGC给出某一功率输出信号，而不是要求检波器输出维持到某一电压值)。

在设置项为检波器输出电压时，设62.75dB的数字可控衰减器的最大衰减量为A_max(启动时的衰减量)，在经过n次采样计算后，要求设置的衰减量为

$A=\underset{i=0}{\overset{n}{\mathrm{\Σ}}}[k(V_i-V_{\mathrm{set}})+b]--\left(1\right)$

其中V_i为第i次采样电压，V_set为要设置的平衡电压；

k和b表示检波器的线性参数，即检波器输入功率P和输出电压V满足

P＝kV+b(k＜0，b＞0)                    (2)

同时考虑到衰减器置‘0’才有效，所以在CPU程序中设置到数控衰减器的数值为 $A_{\max }-\underset{i=0}{\overset{n}{\mathrm{\Σ}}}[k(V_i-V_{\mathrm{set}})+b]$

上面的算法假设检波器的输出是理想的直流电压，没有任何干扰，然而实际的检波器输出的直流电平并不十分理想，包含了高频成份和干扰，而功率的准确测量却要基于这个直流电平进行，所以在实际的电路中不仅采用了数字平滑滤波器(这个数字平滑滤波器在后文详述)，而且在模拟输入处插入了RC低通滤波器，力求把直流电平滤干净，实际的测量结果表明平滑滤波器的插入与否对检波器输出电压的采样精度上有一个数量级的区别(不加时精度在10mV，而加入后为1mV)。在本实用新型的电路上可控衰减器的最小步进为0.25dB，所以保证0.25dB对应的检波电压可以被准确地分辨，就可以保证整个环路的精确工作。

图4以及实测结果表明，检波器输出为23mV/dB，所以0.25dB功率对应5.75mV电压。这是比较小的电压，所幸的是检波器的线性电压范围为0.5～2V，而本实用新型的ADC输入范围为0～5V，所以在电路上对检波电压放大了两倍，这样实际输入变化1dB时，ADC的输出就变化了46mV，所以0.25dB对应11.5mV，而本实用新型的ADC是16bit，5V量化范围时，11.5mV对应的数字码为151，再把这个数字信号进行数字平滑滤波，这可以很容易地分辨出来，在实际的测量时发现AGC环路的工作精度在0.001mV分辨率，即使在干扰比较大的射电源观测时，误差也只有0.003mV，所以0.25dB的控制精度是完全可靠的。

(2)平滑滤波器的实现

在AGC环路中采用平滑滤波器，是为了有效滤除检波器的干扰成份(在实际的电路上RC滤波器也是安装的，但是只用模拟滤波器的实际结果并不十分理想)。这个功能在FPGA上完成是为了提高系统的响应速度，因为如果让CPU去完成这个工作必然要耗费大量的采样与运算时间。

平滑滤波器又叫滑动平均滤波器，是一种级连积分梳状滤波器(Cascadeof Integrators Comb，简称CIC滤波器)，对于宽度为n的差分方程可以写为

这样的数学模型在硬件上有多种实现方法，关键是一个累加器，同时要记住前面n个数。在FPGA上可以用设计FIR滤波器的方法实现，但这样占用的FPGA查找表资源比较多，由于本实用新型采用FPGA芯片型号为XC3S200，属于低成本低容量型(主要是查找表比较少)，在这样的芯片上做设计必须考虑资源问题，同时，由于AD芯片总共有4个通道，所以要设计4个这样的平滑滤波器。

通过实践，发现对于单个的平滑滤波器，下面的设计是比较合理的，这里要用到一个深度为512(因为积分点数为512)的FIFO，用来记住此前的512个采样数据，而这样的FIFO可以综合到FPGA内置的Block Ram上，并不会占用多少查找表资源，同时我们不得不采用一个计数器控制FIFO的读取。对于上述差分方程，我们可以这样理解，在开始的512个数据输入时，只要做直接的累加就可以了，而当513个数据到来时，除了累加还必须减去第1个数据，当514个数据到来时，累加后必须减去第2个数据，以此类推，所以必须加入减法器和减数选择多路器，对于差分方程中的

由于当前n＝512，所以可以通过移位的方式得到。

图5是在Matlab环境下用System Generator实现单个宽度512点的平滑滤波器的示意图，仿真输入(In端)与输出(Out端)曲线如图6。

可见，原来的输入噪声误差范围在10～20，而平均值为15，通过平滑后误差范围变为1，而平均值为14，这是我们所希望看到的结果。但同时我们看到开始的512点数据为不正确的数据(这是因为滤波器的延迟造成的，任何数字滤波器都有这种无法避免的效应！)，但是这可以通过软件的方法克服掉。我们把前面512点的时间叫做积分时间，CPU开启AD转换器后，在积分时间过去后才去采样直流电平，这样可以保证获得的数据已经稳定。实际上对于单片机系统这个时间还是很短的，本实用新型的AD抽样频率为500k/s(事实上四个通道共用了一片ADC，换句话说，直接与ADC相连的是FPGA，CPU只是发出通道切换指令，所有的数据获取由FPGA完成。事实上由CPU完成这样的采样速率已经很困难，因为CPU还有很多其他耗时的工作要做，不可能实时地完成采样，而FPGA不同，它的并行能力对于500k/s的采样速率根本没有任何问题)，这样前面的512个点要花的时间为512*1/500k，约比1毫秒略多，这并不影响本实用新型的性能。

(3)总功率测量的实现

正如前面所述，本实用新型同时可以用来测量相对的宽带总功率、天线效率、系统温度、天体流量密度等。这里之所以是相对的，是因为在做以上测量时，往往需要一个标准的参考信号(也就是定标源)，要先测量参考信号对应的功率，然后再测量目标源的功率，根据数学模型就可以获得精确的测量结果。而所有的这些都要求精确地获得检波器的功率(mW为单位)和电压(V为单位)关系，并以电压的量化值标定总功率、总流量进而求得天线的效率、系统温度等。

由图4可知，本实用新型所采用的检波器，在输入功率以dBm为单位时，其功率和输出电压(V为单位)成线性关系，所以当前的工作是把功率以dBm为单位转化为以mW为单位，这通过软件的方式可以解决。

由式(2)可知，在P以dBm为单位时，其和输出电压存在关系P_dBm＝kV+b(k＜0，b＞0)，而P_dBm＝10lgP_mW，由此可以获得P_mW和电压V的关系如下

$P_{\mathrm{mW}}={10}^{\frac{\mathrm{kV}+b}{10}}---\left(3\right)$

所以，当k和b已经准确测量拟合得到后，V再由ADC准确采样得到，我们就可以通过式(3)获得所要的总功率结果，而这样的计算则在ARM7核上完成。继而可以进行天线效率、系统温度等测量。

测试结果

(1)自动增益控制测试

我们对四个AGC通道的动态范围进行了实际的测量，得到如下的测试曲线，可以看到，自动控制的范围有62dB，控制精度为0.25dB。

(2)检波器测试

我们对每个通道的检波器特性做了实际的测试，可以看到对于单个检波器而言，其检波电压和输入功率之间的线性关系很好。而各个通道之间还是有恒定的偏置(注意检波电压比图4中大，这是对检波后电压做了放大的缘故)。

本实用新型是DBBC的一个关键部件，它控制着输出给高速采样芯片的信号幅度维持在一个恰当的位置。采用本实用新型自动增益控制电路的DBBC已经配备到国内的4个VLBI观测站(VLBI观测站在嫦娥一期工程中承担着重要的测定轨任务，还将参与嫦娥二三期和其它深空探测的测定轨任务)，将天线接收到的信号进行下变频和数字化处理。通过近1年的实验，尤其是在嫦娥一号卫星上的观测结果表明，采用本实用新型的系统能同时兼顾微弱的射电源信号和很强的卫星信号，得到比原先模拟基带转换器更好好的结果。

以上所述的，仅为本实用新型的较佳实施例，并非用以限定本实用新型的范围，本实用新型的上述实施例还可以做出各种变化。即凡是依据本实用新型申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本实用新型专利的权利要求保护范围。

Claims (6)

1.一种自动增益控制电路，其特征在于，包括CPU和四个自动增益控制环路，每个自动增益控制环路包括：

依次相连的20dB放大器、可变衰减器、30dB放大器和检波器，其中的20dB放大器接收输入信号，30dB放大器发送输出信号；以及

分别与所述可变衰减器、检波器以及CPU相连的FPGA。

2.如权利要求1所述的自动增益控制电路，其特征在于，所述检波器与所述FPGA通过ADC接口相连。

3.如权利要求1所述的自动增益控制电路，其特征在于，所述四个自动增益控制环路中的至少一个FPGA连接显示器。

4.如权利要求3所述的自动增益控制电路，其特征在于，所述CPU通过232串行接口连接计算机。

5.如权利要求1所述的自动增益控制电路，其特征在于，所述FPGA具有可扩展的总线接口。

6.如权利要求1所述的自动增益控制电路，其特征在于，所述FPGA具有平滑滤波器。

Images