JP4290384B2

JP4290384B2 - コンデンサの回路基板実装方法及びコンデンサ実装回路基板

Info

Publication number: JP4290384B2
Application number: JP2002123797A
Authority: JP
Inventors: 秀男石原
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2002-04-25
Filing date: 2002-04-25
Publication date: 2009-07-01
Anticipated expiration: 2022-04-25
Also published as: JP2003318057A

Description

【０００１】
【発明の属する技術分野】
本発明は、積層セラミックコンデンサにおける圧電現象による発生音を低減できるコンデンサの回路基板実装方法及びコンデンサ実装回路基板に関するものである。
【０００２】
【従来の技術】
従来、ＤＣ−ＤＣコンバータ等の電源回路における平滑回路では、電源平滑用のコンデンサとしてアルミニウム電解コンデンサが多く用いられていた。
【０００３】
しかし、電子回路及び電子機器の小型化に伴い、アルミニウム電解コンデンサと同じ静電容量がアルミニウム電解コンデンサよりも小型形状で得られるタンタル電解コンデンサを、電源平滑回路等の高静電容量を必要とする電子回路に用いるようになった。
【０００４】
一方、近年の電子回路及び電子機器の小型化、省エネルギー化に伴い、電子回路に使用されるコンデンサのほとんどが積層セラミックコンデンサに移行してきている。
【０００５】
積層セラミックコンデンサは、小型であって、信頼性、耐久性に優れているので、急速に普及したものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、小型大容量の積層セラミックコンデンサは、誘電体材料として高誘電率系の材料を用いているため、直流電圧を印加しながら、交流電圧を印加すると圧電現象が生じて振動が発生する。この振動は、大きな誘電率を有するもの、形状が大きいものほど顕著に現れる傾向がある。
【０００７】
このため、電源回路の平滑回路では、比較的形状が大きく且つ静電容量の大きな積層セラミックコンデンサを用いることが多いので、この種の振動が発生することが多々あった。
【０００８】
また、積層セラミックコンデンサに上記振動が発生したとき、このコンデンサを実装している回路基板にコンデンサの振動が伝わり、基板が共鳴して音が増幅されることがある。即ち、コンデンサの振動によって、周囲の空気が振動して音が発生すると共に基板も共鳴振動する。このため、音圧が大きくなり可聴音として耳障りになるという問題点があった。
【０００９】
本発明の目的は上記の問題点に鑑み、積層セラミックコンデンサにおける圧電現象により生ずる音を低減できるコンデンサの回路基板実装方法及びコンデンサ実装回路基板を提供することである。
【００１０】
【課題を解決するための手段】
本発明は上記の目的を達成するために請求項１では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、並列接続される２個の積層セラミックコンデンサを前記回路基板を挟んでほぼ重なるように実装するためのコンデンサ実装用ランドを、前記回路基板の表面及び裏面に互いに導通するように形成し、前記回路基板の表面側及び裏面側のそれぞれに形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサを配置して外部端子電極とランドとを導電接続し、前記回路基板の表面側及び裏面側に積層セラミックコンデンサを実装するときに、前記回路基板の表面側及び裏面側のそれぞれに実装される積層セラミックコンデンサとして、前記表面側及び裏面側のうちの一方の側に実装される積層セラミックコンデンサが他方の側に実装される積層セラミックコンデンサの高さの７０％未満の高さを有すると共に前記他方の側に実装される積層セラミックコンデンサの誘電体層の誘電率の５倍以上の誘電率を有する誘電体層を備えている積層セラミックコンデンサを用いるコンデンサの回路基板実装方法を提案する。
【００１１】
本発明のコンデンサの回路基板実装方法によれば、前記回路基板の表面及び裏面のそれぞれに実装された積層セラミックコンデンサには同一の信号、或いは電流、電圧が印加されている。従って、一方の積層セラミックコンデンサに圧電現象による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生し、その振幅がほぼ等しくなる。
【００１２】
さらに、回路基板の表面に実装された積層セラミックコンデンサと回路基板の裏面に実装された積層セラミックコンデンサは、前記回路基板を挟んで互いに重なるように実装されている。
【００１３】
従って、圧電現象によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、回路基板の表面に実装された積層セラミックコンデンサに生じた状態変化の方向と回路基板の裏面に実装された積層セラミックコンデンサに生じた状態変化の方向とは互いに反対方向となる。
【００１４】
このため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板が共鳴することが無い。従って、積層セラミックコンデンサに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【００１５】
さらにまた、前記一方の側に実装される積層セラミックコンデンサが前記他方の側に実装される積層セラミックコンデンサの高さの７０％未満の高さを有するので、前記一方の側に実装される積層セラミックコンデンサの占有空間を低減することができる。さらに、前記一方の側に実装される積層セラミックコンデンサが前記他方の側に実装される積層セラミックコンデンサの誘電体層の誘電率の５倍以上の誘電率を有する誘電体層を備えているので、前記一方の側に実装される積層セラミックコンデンサは、前記他方の側の積層セラミックコンデンサに比べてその高さが低いが、圧電現象によって生じる振動の振幅は前記他方の側の積層セラミックコンデンサとほぼ同等になる。
【００１６】
また、請求項２では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、並列接続される２個の積層セラミックコンデンサを前記回路基板を挟んでほぼ重なるように実装するためのコンデンサ実装用ランドを、前記回路基板の表面及び裏面に互いに導通するように形成し、前記回路基板の表面側及び裏面側のそれぞれに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサを配置して外部端子電極とランドとを導電接続し、前記回路基板の表面側及び裏面側に積層セラミックコンデンサを実装するときに、前記回路基板の表面側及び裏面側のそれぞれに実装される積層セラミックコンデンサとして、前記表面側及び裏面側のうちの一方の側に実装される積層セラミックコンデンサが他方の側に実装される積層セラミックコンデンサの高さの７０％未満の高さを有すると共に前記他方の側に実装される積層セラミックコンデンサの内部電極間の誘電体層厚みがほぼ同じ誘電体層厚みを有し且つ他方の側に実装される積層セラミックコンデンサの積層数の１．４倍以上の積層数を有する積層セラミックコンデンサを用いるコンデンサの回路基板実装方法を提案する。
【００１７】
本発明のコンデンサの回路基板実装方法によれば、前記回路基板の表面及び裏面のそれぞれに実装された積層セラミックコンデンサには同一の信号、或いは電流、電圧が印加されている。従って、一方の積層セラミックコンデンサに圧電現象による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生し、その振幅がほぼ等しくなる。
【００１８】
さらに、回路基板の表面に実装された積層セラミックコンデンサと回路基板の裏面に実装された積層セラミックコンデンサは、前記回路基板を挟んで互いに重なるように実装されている。
【００１９】
従って、圧電現象によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、回路基板の表面に実装された積層セラミックコンデンサに生じた状態変化の方向と回路基板の裏面に実装された積層セラミックコンデンサに生じた状態変化の方向とは互いに反対方向となる。
【００２０】
このため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板が共鳴することが無い。従って、積層セラミックコンデンサに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【００２１】
さらにまた、前記一方の側に実装される積層セラミックコンデンサが前記他方の側に実装される積層セラミックコンデンサの高さの７０％未満の高さを有するので、前記一方の側に実装される積層セラミックコンデンサの占有空間を低減することができる。さらに、前記一方の側に実装される積層セラミックコンデンサが前記他方の側に実装される積層セラミックコンデンサの内部電極間の誘電体層厚みがほぼ同じ誘電体層厚みを有し且つ他方の側に実装される積層セラミックコンデンサの積層数の１．４倍以上の積層数を有するので、前記一方の側に実装される積層セラミックコンデンサは、前記他方の側に実装される積層セラミックコンデンサに比べてその高さが低いが、圧電現象によって生じる振動の振幅は前記他方の側の積層セラミックコンデンサとほぼ同等になる。
【００２２】
さらに、本発明の請求項３では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサを一構成部品として含む電子回路が形成されているコンデンサ実装回路基板において、前記回路基板の表面及び裏面のそれぞれに、前記積層セラミックコンデンサを実装するためのランドを有し、前記回路基板の表面側及び裏面側のそれぞれのランドに、形状が異なると共に圧電現象によって生じる振動の振幅がほぼ同等の積層セラミックコンデンサが、前記回路基板を挟んでほぼ重なるように互いに並列接続されて実装され、前記回路基板の表面側及び裏面側のうちの一方の側に実装されている積層セラミックコンデンサが他方の側に実装されている積層セラミックコンデンサの高さの７０％未満の高さを有すると共に前記他方の側に実装されている積層セラミックコンデンサの誘電体層の誘電率の５倍以上の誘電率を有する誘電体層を備えているコンデンサ実装回路基板を提案する。
【００２３】
上記コンデンサ実装回路基板によれば、表面及び裏面のそれぞれに実装された積層セラミックコンデンサは互いに並列接続されているので、それぞれに対して同一の信号、或いは電流、電圧が印加されている。従って、一方の積層セラミックコンデンサに圧電現象による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生し、その振幅がほぼ等しくなる。
【００２４】
さらに、回路基板の表面に実装された積層セラミックコンデンサと回路基板の裏面に実装された積層セラミックコンデンサは、前記回路基板を挟んで互いに重なるように実装されているので、圧電現象によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、回路基板の表面に実装された積層セラミックコンデンサに生じた状態変化の方向と回路基板の裏面に実装された積層セラミックコンデンサに生じた状態変化の方向とは互いに反対方向となる。
【００２５】
このため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板が共鳴することが無い。従って、積層セラミックコンデンサに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【００２６】
さらにまた、前記一方の積層セラミックコンデンサが前記他方の積層セラミックコンデンサの高さの７０％未満の高さを有するので、前記一方の積層セラミックコンデンサの占有空間を低減することができる。さらに、前記一方の積層セラミックコンデンサが前記他方の積層セラミックコンデンサの誘電体層の誘電率の５倍以上の誘電率を有する誘電体層を備えているので、前記一方の積層セラミックコンデンサは、前記他方の積層セラミックコンデンサに比べてその高さが低いが、圧電現象によって生じる振動の振幅は前記他方の側の積層セラミックコンデンサとほぼ同等になる。
【００２７】
また、請求項４では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサを一構成部品として含む電子回路が形成されているコンデンサ実装回路基板において、前記回路基板の表面及び裏面のそれぞれに、前記積層セラミックコンデンサを実装するためのランドを有し、前記回路基板の表面側及び裏面側のそれぞれのランドに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサが、前記回路基板を挟んでほぼ重なるように互いに並列接続されて実装され、前記回路基板の表面側及び裏面側のうちの一方の側に実装されている積層セラミックコンデンサが他方の側に実装されている積層セラミックコンデンサの高さの７０％未満の高さを有すると共に前記他方の側に実装されている積層セラミックコンデンサの内部電極間の誘電体層厚みとほぼ同じで誘電体層厚みを有し且つ他方の側に実装される積層セラミックコンデンサの積層数の１．４倍以上の積層数を有するコンデンサ実装回路基板を提案する。
【００２８】
上記コンデンサ実装回路基板によれば、表面及び裏面のそれぞれに実装された積層セラミックコンデンサは互いに並列接続されているので、それぞれに対して同一の信号、或いは電流、電圧が印加されている。従って、一方の積層セラミックコンデンサに圧電現象による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生し、その振幅がほぼ等しくなる。
【００２９】
さらに、回路基板の表面に実装された積層セラミックコンデンサと回路基板の裏面に実装された積層セラミックコンデンサは、前記回路基板を挟んで互いに重なるように実装されているので、圧電現象によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、回路基板の表面に実装された積層セラミックコンデンサに生じた状態変化の方向と回路基板の裏面に実装された積層セラミックコンデンサに生じた状態変化の方向とは互いに反対方向となる。
【００３０】
このため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板が共鳴することが無い。従って、積層セラミックコンデンサに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【００３１】
さらにまた、前記一方の積層セラミックコンデンサが前記他方の積層セラミックコンデンサの高さの７０％未満の高さを有するので、前記一方の積層セラミックコンデンサの占有空間を低減することができる。さらに、前記一方の積層セラミックコンデンサが前記他方の積層セラミックコンデンサの内部電極間の誘電体層厚みとほぼ同じで誘電体層厚みを有し且つ他方の積層セラミックコンデンサの積層数の１．４倍以上の積層数を有するので、前記一方の積層セラミックコンデンサは、前記他方の積層セラミックコンデンサに比べてその高さが低いが、圧電現象によって生じる振動の振幅は前記他方の側の積層セラミックコンデンサとほぼ同等になる。
【００３２】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態を説明する。
【００３３】
図１は、本発明の一実施形態における積層セラミックコンデンサの回路基板実装状態を示す斜視図、図２はその側面断面図である。
【００３４】
本実施形態では、形状の異なる２つの積層セラミックコンデンサを用いて、これらの積層セラミックコンデンサに電圧を印加したときに発生する圧電現象によって生ずる音を低減した。
【００３５】
図１，２において、１，２は積層セラミックコンデンサ（以下、単にコンデンサと称す）である。
【００３６】
コンデンサ１は、誘電体層１１と内部電極１２とを交互に積層してなる素体１３と、素体１３の両端部において内部電極を交互に並列に接続している一対の外部電極１４ａ，１４ｂとから構成されている。素体１３は直方体形状をなし、その外形寸法は、例えば長さ（Ｌ１）３．２ｍｍ×幅（Ｗ１）２．５ｍｍ×高さ（Ｈ１）１．９ｍｍである。
【００３７】
誘電体層１１は、矩形のシート状のセラミック焼結体からなり、セラミック焼結体は、例えばチタン酸マグネシウム等を主成分とする誘電体磁器材料から形成され、誘電率ε１（＝３０００）を有している。
【００３８】
内部電極１２は、金属ペーストを焼結させた金属薄膜からなり、金属ペーストとしては、例えばＰｄやＡｇ−Ｐｄのような貴金属材料を主成分とするものが使用され、素体１３の内部に３５０層形成されている。外部電極１４ａ，１４ｂも内部電極１２と同様の材料により形成され、表面には半田濡れ性を高めるために半田メッキが施されている。
【００３９】
コンデンサ２は、誘電体層２１と内部電極２２とを交互に積層してなる素体２３と、素体２３の両端部において内部電極を交互に並列に接続している一対の外部電極２４ａ，２４ｂとから構成されている。素体２３２は直方体形状をなし、その外形寸法は、例えば長さ（Ｌ２）２．０ｍｍ×幅（Ｗ２）１．２５ｍｍ×高さ（Ｈ２）１．２５ｍｍである。
【００４０】
誘電体層２１は、矩形のシート状のセラミック焼結体からなり、セラミック焼結体は、上記と同様にチタン酸マグネシウム等を主成分とする誘電体磁気材料から形成され、誘電率ε２（＝１５０００）を有している。
【００４１】
内部電極２２は、金属ペーストを焼結させた金属薄膜からなり、金属ペーストととしてはＰｄやＡｇ−Ｐｄのような貴金属材料を主成分とするものが使用され、素体２３の内部に２００層形成されている。外部電極２４ａ，２４ｂも内部電極２２と同様の材料により形成され、表面には半田塗れ性を高めるために半田メッキが施されている。
【００４２】
これらのコンデンサ１，２は、それぞれ回路基板３の表面３ａと裏面３ｂに実装され、回路基板３を挟んでほぼ重なるように配置されている。
【００４３】
尚、コンデンサ１とコンデンサ２は、後述する振動の打ち消しが必要十分に得られるように、電圧の印加によって発生する振動の振幅がほぼ同等のものが用いられている。
【００４４】
例えば、実際に使用する上で振動の打ち消し率が必要十分に得られる同等の振幅を得られる仕様の規定要素としては、誘電率、内部電極間の誘電体層一層あたりの厚み、内部電極の積層数等が特に重要である。上記のように形状の異なるコンデンサ１，２を用いた場合、これらの要素の好適な範囲としては実験から次のように得られている。
【００４５】
即ち、コンデンサ１とコンデンサ２との間で、一方のコンデンサの高さが他方のコンデンサの高さの７０％未満であるとき、一方のコンデンサに用いられている誘電体材料の誘電率が、他方のコンデンサに用いられている誘電体材料の誘電率の５倍以上に設定されていること。
【００４６】
または、コンデンサ１とコンデンサ２との間で一方のコンデンサの高さが他方のコンデンサの高さの７０％未満であり、積層数がほぼ同じであるとき、一方のコンデンサの内部電極間の誘電体層の厚み（以下、一層厚みと称する）が他方のコンデンサの一層厚みの７０％以下に設定されていること。
【００４７】
または、コンデンサ１とコンデンサ２との間で、一方のコンデンサの高さが他方のコンデンサの高さの７０％未満であり、双方における一層厚みがほぼ同じときは、一方のコンデンサの積層数が他方のコンデンサの積層数の１．４倍以上に設定されていること。
【００４８】
形状の異なるコンデンサ１，２を回路基板３に実装する場合、上記範囲内に設定されているコンデンサ１とコンデンサ２を用いることにより発生する振動は大幅に低減される。
【００４９】
３は回路基板で、ここでは単層両面プリント基板を用いている。さらに、回路基板３の表面３ａと裏面３ｂのそれぞれには、コンデンサ１，２を実装するためのランド３１ａ，３１ｂとランド３２ａ，３２ｂがほぼ面対称な位置に形成され、これらのランドはスルーホール３３ａ，３３ｂを介して導電接続されている。即ち、回路基板３の表面に形成されている一方のランド３１ａはスルーホール３３ａを介して裏面のランド３２ａに導電接続され、表面に形成されている他方のランド３１ｂはスルーホール３３ｂを介して裏面のランド３２ｂに導電接続されている。これにより、コンデンサ１，２は並列接続される。
【００５０】
尚、回路基板の種類は、セラミック多層回路基板など、上記単層両面プリント基板以外のものであっても良い。
【００５１】
また、互いに対向する表面のランド３１ａ，３１ｂと裏面のランド３２ａ，３２ｂは、導通されていれば良いのであり、スルーホール３３ａ，３３ｂと配線パターン（内層の配線パターンを含む）を組み合わせて導通させても良いし、ジャンパー配線等を用いて導通させても良い。即ち、コンデンサ１とコンデンサ２の双方にほぼ同じ電圧が印加されるようにすれば良い。
【００５２】
ここで、実際に使用する上で後述する振動の打ち消し率が必要十分に得られるコンデンサ１，２への印加電圧としては、実験によって次の電圧範囲が得られている。
【００５３】
即ち、コンデンサ１，２を用いた電子回路において、コンデンサ１とコンデンサ２のうちの一方のコンデンサへの印加電圧値が、他方のコンデンサへの印加電圧値の８０％から１２０％の範囲内に設定されていること。
【００５４】
または、電子回路において、一方のコンデンサへの印加電圧の位相に対する他方のコンデンサへの印加電圧の位相のずれが、一方のコンデンサへの印加電圧の位相周期の２０％以内に設定されていること。
【００５５】
または、電子回路において、コンデンサ１，２に直流バイアス電圧が印加されているときは、一方のコンデンサへ印加される直流バイアス電圧値が、他方のコンデンサへ印加される直流バイアス電圧値の８０％から１２０％の範囲内に設定されていること。
【００５６】
これらの何れかを満足するほぼ同じ電圧が双方のコンデンサ１，２に印加されれば、コンデンサ１，２によって発生する振動は大幅に低減される。
【００５７】
一方、回路基板３の表面３ａに実装されたコンデンサ１の一方の外部電極１４ａは半田によってランド３１ａに導電接続され、他方の外部電極１４ｂはランド３１ｂに導電接続されている。
【００５８】
また、回路基板３の裏面３ｂに実装されたコンデンサ２の一方の外部電極２４ａは半田によってランド３２ａに導電接続され、他方の外部電極２４ｂはランド３２ｂに導電接続されている。
【００５９】
ここで、振動の発生を抑えるためには、コンデンサ１とコンデンサ２を半田付けする際に、コンデンサ１とコンデンサ２が回路基板３を挟んでほぼ重なるように配置した状態で半田付けすることが好ましい。
【００６０】
コンデンサ１，２を実際に実装する際にはそれぞれの中心がほぼ重なるように実装することが好ましい。
【００６１】
次に、本実施形態における具体的な電子回路の一例を説明する。
【００６２】
図３は、前述した回路基板実装方法を適用したコンデンサ１，２を用いたＤＣ−ＤＣコンバータ４０を示す回路図である。図において、４１は直流電源、４２はＰチャネル型のＦＥＴ、４３はパルス幅変調回路、４４はダイオード、４５はインダクタ、１，２は前述したコンデンサである。
【００６３】
直流電源４１の正極はＦＥＴ４２のソースに接続され、ＦＥＴ４２のドレインはダイオード４４のカソードに接続されると共に、インダクタ４５を介してコンデンサ１，２の一端及び出力端子４６ａに接続されている。また、ダイオード４４のアノード、コンデンサ１，２の他端は直流電源４１の負極及び接地端子４６ｂに接続されている。さらに、ＦＥＴ４２のゲートには、パルス幅変調回路４３から出力される電圧Ｖconが印加されている。
【００６４】
パルス幅変調回路４３は、所定の周期Ｔでパルス幅ｔの電圧Ｖconを出力し、電圧ＶconがＦＥＴ４２のゲートに印加されているときに、ＦＥＴ４２はオン状態となり、ソース・ドレイン間に通電される。
【００６５】
ＦＥＴ４２がオン状態のときには、そのソース・ドレイン間の通電電流は、インダクタ４５を介して出力端子４６ａから出力される。さらに、前記通電電流は、コンデンサ１，２に流入し、コンデンサ１，２が充電される。
【００６６】
また、ＦＥＴ４２がオフのときは、直流電源４１からの電流はＦＥＴ４２によって遮断される。このときインダクタ４５によって蓄えられていたエネルギーが逆起電力となって出力され、逆起電力によるフリーホィーリング電流がダイオード４４を介してコンデンサ１，２及び出力端子４６ａに通電される。
【００６７】
ここで、出力電圧Ｖｏは、直流電源４１の出力電圧をＶinとすると、(1)式によって表される。
【００６８】
Ｖｏ＝Ｖin・ｔ／Ｔ …（１）
即ち、電圧Ｖｏは、パルス幅ｔを周期Ｔで除算した値に電圧Ｖinを乗算したものとなる。従って、パルス幅変調回路４３において、パルス幅ｔと周期Ｔとの比を変えることにより出力電圧Ｖｏを任意に設定することができる。
【００６９】
上記ＤＣ−ＤＣコンバータ回路４０では、コンデンサ１，２は平滑用に用いられるため静電容量の大きなものが必要となる。さらに、コンデンサ１，２には、直流電圧を印加しながら、交流電圧が印加されることになる。従って、コンデンサ１，２に圧電現象が生じて振動が発生する。
【００７０】
しかし本実施形態においては、前述したように形状の異なるコンデンサ１，２を回路基板３の表裏に面対称となるように実装しているので、一方のコンデンサ１から回路基板３に伝達した振動と他方のコンデンサ２から回路基板３に伝達した振動とが打ち消し合うので、回路基板３が共鳴することが無く、音圧の大きな可聴音の発生が低減される。
【００７１】
即ち、図４に示すように、回路基板３の表面３ａに実装されたコンデンサ１に圧電現象による振動が発生したときには、他方のコンデンサ２にも同様の振動が発生する。尚、圧電現象によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、ここでは回路基板３の面に垂直な方向に変位する振動が発生したものとして説明する。
【００７２】
しかし、回路基板３の表面３ａに実装されたコンデンサ１と裏面３ｂに実装されたコンデンサ２は、互いに回路基板３を挟んでほぼ重なるように実装され且つ同じ電圧を印加したときにほぼ同等の振幅の振動を発生するので、一方のコンデンサ１に生じた状態変化の方向（Ｄａ１，Ｄａ２）と他方のコンデンサ２に生じた状態変化の方向（Ｄｂ１，Ｄｂ２）とは互いに反対方向となり、一方のコンデンサ１から回路基板３に伝達した振動と他方のコンデンサ２から回路基板３に伝達した振動とが打ち消し合うので、回路基板３が共鳴することが無い。
【００７３】
従って、コンデンサ１，２の振動によって生じた音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【００７４】
尚、本実施形態は一例であり、本発明がこれに限定されることはない。例えば、本実施形態ではＤＣ−ＤＣコンバータ回路４０に本発明を適用したが、他の電子回路に適用しても同様の効果を発揮することは言うまでもない。本発明を適用した場合、振動及び可聴音の抑制効果が顕著に現れる電子回路としては、例えば、コンデンサ１，２への印加電圧が変動する電子回路、特に、印加電圧が連続的に変動する電子回路、電源回路においてコンデンサ１，２を平滑コンデンサとして用いた平滑回路、可聴周波数帯の周波数でコンデンサ１，２への印加電圧が可聴周波数帯（２０Ｈｚ〜２０ＫＨｚ）の周波数で変動する電子回路等が挙げられる。
【００７５】
また、本実施形態では、同一回路内で通常では１つのコンデンサを用いる部分に回路基板３の表裏に配置した２つのコンデンサ１，２を用いて振動の発生を抑制したが、これに限定されることはない。
【００７６】
例えば、同一回路内の異なる部分に用いられている２つのコンデンサであっても、これらのコンデンサにほぼ同じような電圧が印加されているときは、上記の様に回路基板３の表裏にほぼ面対称となるようにこれら２つのコンデンサを配置すれば、これらのコンデンサによって発生する振動を抑制することができる。
【００７７】
また、異なる２つの電子回路においてそれぞれ用いられているコンデンサであっても、これらのコンデンサにほぼ同じ様な電圧が印加されているときは、上記の様に回路基板３の表裏にほぼ面対称となるようにこれらの２つのコンデンサを配置すれば、これらのコンデンサによって発生する振動を抑制することができる。
【００７８】
【発明の効果】
以上説明したように本発明の請求項１及び請求項２記載のコンデンサの回路基板実装方法によれば、並列接続され且つ圧電現象によって生じる振動の振幅がほぼ同じになる積層セラミックコンデンサを回路基板の表裏面にほぼ重なるように実装するので、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合い、この振動に対して回路基板が共鳴することを防止できる。従って、積層セラミックコンデンサの振動によって生じた音が増幅されることがなく、従来に比べて音圧の大きな可聴音の発生を大幅に低減することができる。さらに、回路基板の表裏面に実装する積層セラミックコンデンサの形状が異なるので、一方のコンデンサとして小型のものを使用する琴似より、コンデンサの占有空間を低減することができ、装置の小型化を図ることができる。
【００７９】
また、請求項３及び請求項４記載のコンデンサ実装回路基板によれば、形状が異なり且つ振動の振幅がほぼ同じになる積層セラミックコンデンサが回路基板の表裏面にほぼ重なるように実装されているので、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合い、この振動に対して回路基板が共鳴することを防止できる。従って、積層セラミックコンデンサの振動によって生じた音が増幅されることがなく、従来に比べて音圧の大きな可聴音の発生を大幅に低減することができる。さらに、回路基板の表裏面に実装されている積層セラミックコンデンサの形状が異なるので、一方のコンデンサとして小型のものを使用することにより、コンデンサの占有空間を低減することができ、装置の小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における積層セラミックコンデンサの回路基板実装状態を示す斜視図
【図２】本発明の一実施形態における積層セラミックコンデンサの回路基板実装状態を示す側面断面図
【図３】本発明の一実施形態における積層セラミックコンデンサの回路基板実装方法を適用したＤＣ−ＤＣコンバータを示す回路図
【図４】本発明の一実施形態における積層セラミックコンデンサの振動状態を説明する図
【符号の説明】
１，２…積層セラミックコンデンサ、１１，２１…誘電体層、１２，２２…内部電極、１３，２３…素体、１４ａ，１４ｂ，２４ａ，２４ｂ…外部電極、３…回路基板、３ａ…表面、３ｂ…表面、３１ａ，３１ｂ，３２ａ，３２ｂ…ランド、３３ａ，３３ｂ…スルーホール、４０…ＤＣ−ＤＣコンバータ回路、４１…直流電源、４２…Ｐチャネル型のＦＥＴ、４３…パルス幅変調回路、４４…ダイオード、４５…インダクタ、４６ａ…出力端子、４６ｂ…接地端子。

Claims

誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、
並列接続される２個の積層セラミックコンデンサを前記回路基板を挟んでほぼ重なるように実装するためのコンデンサ実装用ランドを、前記回路基板の表面及び裏面に互いに導通するように形成し、
前記回路基板の表面側及び裏面側のそれぞれに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサを配置して外部端子電極とランドとを導電接続し、
前記回路基板の表面側及び裏面側に積層セラミックコンデンサを実装するときに、前記回路基板の表面側及び裏面側のそれぞれに実装される積層セラミックコンデンサとして、前記表面側及び裏面側のうちの一方の側に実装される積層セラミックコンデンサが他方の側に実装される積層セラミックコンデンサの高さの７０％未満の高さを有すると共に前記他方の側に実装される積層セラミックコンデンサの誘電体層の誘電率の５倍以上の誘電率を有する誘電体層を備えている積層セラミックコンデンサを用いる
ことを特徴とするコンデンサの回路基板実装方法。
誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、
並列接続される２個の積層セラミックコンデンサを前記回路基板を挟んでほぼ重なるように実装するためのコンデンサ実装用ランドを、前記回路基板の表面及び裏面に互いに導通するように形成し、
前記回路基板の表面側及び裏面側のそれぞれに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサを配置して外部端子電極とランドとを導電接続し、
前記回路基板の表面側及び裏面側に積層セラミックコンデンサを実装するときに、前記回路基板の表面側及び裏面側のそれぞれに実装される積層セラミックコンデンサとして、前記表面側及び裏面側のうちの一方の側に実装される積層セラミックコンデンサが他方の側に実装される積層セラミックコンデンサの高さの７０％未満の高さを有すると共に前記他方の側に実装される積層セラミックコンデンサの内部電極間の誘電体層厚みがほぼ同じ誘電体層厚みを有し且つ他方の側に実装される積層セラミックコンデンサの積層数の１．４倍以上の積層数を有する積層セラミックコンデンサを用いる
ことを特徴とするコンデンサの回路基板実装方法。
誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサを一構成部品として含む電子回路が形成されているコンデンサ実装回路基板において、
前記回路基板の表面及び裏面のそれぞれに、前記積層セラミックコンデンサを実装するためのランドを有し、
前記回路基板の表面側及び裏面側のそれぞれのランドに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサが、前記回路基板を挟んでほぼ重なるように互いに並列接続されて実装され、
前記回路基板の表面側及び裏面側のうちの一方の側に実装されている積層セラミックコンデンサが他方の側に実装されている積層セラミックコンデンサの高さの７０％未満の高さを有すると共に前記他方の側に実装されている積層セラミックコンデンサの誘電体層の誘電率の５倍以上の誘電率を有する誘電体層を備えている
ことを特徴とするコンデンサ実装回路基板。
誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサを一構成部品として含む電子回路が形成されているコンデンサ実装回路基板において、
前記回路基板の表面及び裏面のそれぞれに、前記積層セラミックコンデンサを実装するためのランドを有し、
前記回路基板の表面側及び裏面側のそれぞれのランドに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサが、前記回路基板を挟んでほぼ重なるように互いに並列接続されて実装され、
前記回路基板の表面側及び裏面側のうちの一方の側に実装されている積層セラミックコンデンサが他方の側に実装されている積層セラミックコンデンサの高さの７０％未満の高さを有すると共に前記他方の側に実装されている積層セラミックコンデンサの内部電極間の誘電体層厚みとほぼ同じで誘電体層厚みを有し且つ他方の側に実装される積層セラミックコンデンサの積層数の１．４倍以上の積層数を有する
ことを特徴とするコンデンサ実装回路基板。