JP4285542B2 - フリッカ補正方法及びフリッカ補正回路並びにそれらを用いた撮像装置 - Google Patents
フリッカ補正方法及びフリッカ補正回路並びにそれらを用いた撮像装置 Download PDFInfo
- Publication number
- JP4285542B2 JP4285542B2 JP2006544988A JP2006544988A JP4285542B2 JP 4285542 B2 JP4285542 B2 JP 4285542B2 JP 2006544988 A JP2006544988 A JP 2006544988A JP 2006544988 A JP2006544988 A JP 2006544988A JP 4285542 B2 JP4285542 B2 JP 4285542B2
- Authority
- JP
- Japan
- Prior art keywords
- flicker
- correction
- signal
- video signal
- specific period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/745—Detection of flicker frequency or suppression of flicker wherein the flicker is caused by illumination, e.g. due to fluorescent tube illumination or pulsed LED illumination
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
- H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Studio Devices (AREA)
- Closed-Circuit Television Systems (AREA)
Description
本発明は、フリッカ成分を含んだ映像信号にそのフリッカ成分を低減させる補正を施すフリッカ補正方法及びフリッカ補正回路、さらには、斯かるフリッカ補正方法及びフリッカ補正回路が採用された撮像装置に関する。
本出願は、日本国において２００４年１１月１５日に出願された日本特許出願番号２００４−３３０２９９を基礎として優先権を主張するものであり、この出願は参照することにより、本出願に援用される。
本出願は、日本国において２００４年１１月１５日に出願された日本特許出願番号２００４−３３０２９９を基礎として優先権を主張するものであり、この出願は参照することにより、本出願に援用される。
光学系を通じて得られる被写体像に応じた撮像出力信号を発生する撮像信号発生部が、固体撮像素子を内蔵するものとされ、その撮像信号発生部から得られる撮像出力信号に基づいて、被写体像をあらわす映像信号を得る撮像装置（ビデオカメラ）が、広く普及している。斯かる撮像装置に備えられる撮像信号発生部に内蔵される固体撮像素子は、光学系を通じた被写体からの光を受けて光電変換を行い、それにより得られる信号電荷を蓄積する受光部分と、受光部分に蓄積された信号電荷を送り出す電荷送出部と、電荷送出部により送り出された信号電荷に基づいて撮像出力信号を生成する出力部分とを有して構成される。
固体撮像素子における電荷送出部は、受光部分に蓄積された後受光部分から読み出された信号電荷を順次転送していく電荷結合素子（チャージ・カップルド・ディバイス：ＣＣＤ）が用いられて構成されるもの、受光部分に蓄積された信号電荷をスイッチング動作をもって信号線に送り出す相補型金属酸化膜半導体素子（コンプリメンタリ・メタル・オキサイド・セミコンダクタ：ＣＭＯＳ）が用いられて構成されるもの等とされる。そして、ＣＣＤが用いられて構成された電荷送出部を有する固体撮像素子所謂ＣＣＤイメージセンサを備えた撮像装置は、例えば、ＣＣＤカメラという通称が与えられており、また、ＣＭＯＳが用いられて構成された電荷送出部を有する固体撮像素子所謂ＣＭＯＳイメージセンサを備えた撮像装置は、例えば、ＣＭＯＳカメラという通称が与えられている。
ところで、蛍光灯などの周期的に点滅を繰り返す光源の下で撮像装置によって撮影をした場合、取得される画像には周期的な縞の明暗が現れ、結果的には映像には縞の明暗が流れて見える現象が起きる。もしくはフレーム間で画像全体に周期的な明暗の違いが現れる。これはフリッカと呼ばれ、点滅する光源の下で電荷の蓄積タイミングをずらして撮像するイメージセンサを備えた撮像装置で撮影した場合には避けることのできない問題となっている。
従来、イメージセンサは面単位、もしくはライン単位で電荷の蓄積タイミングが異なる。一般的に、面単位で電荷の蓄積タイミングを合わせる方式をグローバルシャッタ方式と呼び、ライン単位で電荷の蓄積タイミングを合わせる方式をローリングシャッタ方式と呼ぶ。これまでイメージセンサではグローバルシャッタ方式を採用したＣＣＤイメージセンサが主流であったが、近年、ＣＣＤイメージセンサより消費電力が小さく、部品点数も少なく安価に生産できるＣＭＯＳイメージセンサが注目されている。このＣＭＯＳイメージセンサは構造的な問題によりローリングシャッタ方式を採用している場合が多い。どちらの方式でも、点滅を繰り返す光源の下で撮影した場合は、センサでの電荷蓄積タイミングの違いにより、面全体に明暗の違い（面フリッカ）やライン毎による明暗の違い（面内フリッカ）が現れる。
図１にグローバルシャッタ方式を採用したセンサでの電荷蓄積量の違いを示し、図２にはグローバルシャッタ方式によって現れる面フリッカの画像の例を示す。図３にはローリングシャッタ方式による電荷蓄積量の違いを示し、図４には面内フリッカの画像の例を示す。
例えば、ＣＭＯＳカメラを使用して撮像を行うにあたり、被写体に対する照明を行う光源が、蛍光灯等のそれに対する交流電源周期に応じた周期、例えば、交流電源周期の１／２の周期をもって点滅を繰り返すものとされる場合には、固体撮像素子からの撮像出力信号に基づいて形成される映像信号が、周期的な輝度レベルの増減としてあらわれるフリッカ成分を含むことになる虞がある。斯かる映像信号に含まれるフリッカ成分は、固体撮像素子部における所定周期をもって信号電荷の蓄積及び蓄積された信号電荷の送出が行われる受光部分に各所定周期において蓄積される信号電荷の量が、被写体に対する照明を行う光源の輝度の周期的変動の影響を受けて周期的に変化することに起因するものとされる。
ここで、図３においてＸをもってあらわされるように被写体に対する照明を行う光源の輝度が周期的に変動するもとにおいて、固体撮像素子部Ｓにおける映像信号の或る１ライン期間分に対応する信号電荷を蓄積する受光素子列とされる受光部分Ｌn に、期間ａと期間ｂとに亙る期間（期間ａ＋ｂ）において信号電荷が蓄積され、固体撮像素子部Ｓにおける映像信号の次の１ライン期間分に対応する信号電荷を蓄積する受光素子列とされる受光部分Ｌn+1 に、期間ｂと期間ｃ（ｃ＝ａ）とに亙る期間（期間ｂ＋ｃ）において信号電荷が蓄積される場合には、受光部分Ｌn に期間ａ＋ｂにおいて蓄積される信号電荷の量は、面積Ａａと面積Ａｂとの和（面積Ａａ＋Ａｂ）に比例したものとなり、また、受光部分Ｌn+1 に期間ｂ＋ｃにおいて蓄積される信号電荷の量は、面積Ａｂと面積Ａｃとの和（面積Ａｂ＋Ａｃ）に比例したものとなる。ここで、期間ａ及び期間ｃの夫々は、例えば、映像信号の１ライン期間に対応し、また、期間ａ＋ｂ及び期間ｂ＋ｃの夫々は、例えば、映像信号の１フレーム期間に対応するものとされる。
即ち、受光部分Ｌn 及び受光部分Ｌn+1 の夫々についての１回の電荷蓄積時間（露光時間）は、その長さが、例えば、映像信号の１フレーム期間に対応するものとされて等しく、そのタイミングが、例えば、映像信号の１ライン期間に対応する期間だけずれるものとされる。そして、図３に示される場合には、被写体に対する照明を行う光源の輝度変動周期（交流電源周期の１／２）と映像信号のフレーム周期とは、一方が他方の整数倍という関係にはない。
図３から明らかなように、面積Ａａ＋Ａｂと面積Ａｂ＋Ａｃとは、面積Ａｂを共通に含み、面積Ａａと面積Ａｃとの差に応じた差を有している。従って、受光部分Ｌn に期間ａ＋ｂにおいて蓄積される信号電荷の量と受光部分Ｌn+1 に期間ｂ＋ｃにおいて蓄積される信号電荷の量とは、面積Ａａと面積Ａｃとの差に応じた差を有することになる。
このようにして、固体撮像素子部Ｓにおいて、映像信号の各ライン期間分に対応する信号電荷の蓄積と送出とが行われる受光素子列とされる受光部分に蓄積される、映像信号の１ライン期間分に対応する信号電荷の量が、被写体に対する照明を行う光源の輝度の周期的変動に応じて周期的に変化することになる。そして、斯かる受光部分に蓄積される映像信号の１ライン期間分に対応する信号電荷の量の周期的変化が、映像信号の輝度レベルの周期的変化となってあらわれ、映像信号にフリッカ成分が含まれることになる。
上述のようなフリッカ成分が含まれた映像信号に基づいて再生される１フレーム期間分の画像は、例えば、図４に示されるように、ライン方向（水平方向）の明暗の縞模様が生じるものとされる。
このようなもとで、従来、蛍光灯による照明が行われる被写体の撮像を固体撮像素子を備えた撮像装置により行うにあたり、撮像装置から得られる映像信号に含まれるフリッカ成分を低減させるフリッカ補正に関するいくつかの提案がなされている。
斯かる提案のうちの一つは、既に当業者に周知のものであって、固体撮像素子部における映像信号の各ライン期間分に対応する信号電荷の蓄積と送出とが行われる受光部分についての、映像信号の１フレーム期間に対応する時間とされる１回の電荷蓄積時間を、蛍光灯の点滅周期の整数倍に相当する時間とすることにより、各受光部分における１回の信号電荷の蓄積による信号電荷蓄積量が実質的に一定になるようにして、映像信号に含まれるフリッカ成分を低減させるようにしている。
また、上記提案のうちの他の一つは、例えば、特開２０００−００４３８２号公報に記載されているように、映像信号のフィールドレート（フレームレートの２倍）が６０Ｈｚであってフィールド周期が１／６０秒であり、蛍光灯に対する電源周波数が５０Ｈｚであって蛍光灯の点滅周期が１／１００秒であり、従って、映像信号の３フィールド期間毎に蛍光灯が５回の点滅を行う状態が繰り返される、即ち、映像信号の３フィールド期間に相当する期間を周期として同じパターンのフリッカ成分が繰り返されるもとにおいて、フリッカ成分の繰返し周期に対応する数のフィールド期間の映像信号もしくはそれについての積分値をメモリ手段に蓄えるとともに、映像信号に含まれるフリッカ成分を正弦波信号に近似させ、正弦波信号の特徴とメモリ手段に蓄えられた映像信号もしくはそれについての積分値とを利用して、映像信号に含まれるフリッカ成分を低減させるものとされている。
固体撮像素子における電荷送出部は、受光部分に蓄積された後受光部分から読み出された信号電荷を順次転送していく電荷結合素子（チャージ・カップルド・ディバイス：ＣＣＤ）が用いられて構成されるもの、受光部分に蓄積された信号電荷をスイッチング動作をもって信号線に送り出す相補型金属酸化膜半導体素子（コンプリメンタリ・メタル・オキサイド・セミコンダクタ：ＣＭＯＳ）が用いられて構成されるもの等とされる。そして、ＣＣＤが用いられて構成された電荷送出部を有する固体撮像素子所謂ＣＣＤイメージセンサを備えた撮像装置は、例えば、ＣＣＤカメラという通称が与えられており、また、ＣＭＯＳが用いられて構成された電荷送出部を有する固体撮像素子所謂ＣＭＯＳイメージセンサを備えた撮像装置は、例えば、ＣＭＯＳカメラという通称が与えられている。
ところで、蛍光灯などの周期的に点滅を繰り返す光源の下で撮像装置によって撮影をした場合、取得される画像には周期的な縞の明暗が現れ、結果的には映像には縞の明暗が流れて見える現象が起きる。もしくはフレーム間で画像全体に周期的な明暗の違いが現れる。これはフリッカと呼ばれ、点滅する光源の下で電荷の蓄積タイミングをずらして撮像するイメージセンサを備えた撮像装置で撮影した場合には避けることのできない問題となっている。
従来、イメージセンサは面単位、もしくはライン単位で電荷の蓄積タイミングが異なる。一般的に、面単位で電荷の蓄積タイミングを合わせる方式をグローバルシャッタ方式と呼び、ライン単位で電荷の蓄積タイミングを合わせる方式をローリングシャッタ方式と呼ぶ。これまでイメージセンサではグローバルシャッタ方式を採用したＣＣＤイメージセンサが主流であったが、近年、ＣＣＤイメージセンサより消費電力が小さく、部品点数も少なく安価に生産できるＣＭＯＳイメージセンサが注目されている。このＣＭＯＳイメージセンサは構造的な問題によりローリングシャッタ方式を採用している場合が多い。どちらの方式でも、点滅を繰り返す光源の下で撮影した場合は、センサでの電荷蓄積タイミングの違いにより、面全体に明暗の違い（面フリッカ）やライン毎による明暗の違い（面内フリッカ）が現れる。
図１にグローバルシャッタ方式を採用したセンサでの電荷蓄積量の違いを示し、図２にはグローバルシャッタ方式によって現れる面フリッカの画像の例を示す。図３にはローリングシャッタ方式による電荷蓄積量の違いを示し、図４には面内フリッカの画像の例を示す。
例えば、ＣＭＯＳカメラを使用して撮像を行うにあたり、被写体に対する照明を行う光源が、蛍光灯等のそれに対する交流電源周期に応じた周期、例えば、交流電源周期の１／２の周期をもって点滅を繰り返すものとされる場合には、固体撮像素子からの撮像出力信号に基づいて形成される映像信号が、周期的な輝度レベルの増減としてあらわれるフリッカ成分を含むことになる虞がある。斯かる映像信号に含まれるフリッカ成分は、固体撮像素子部における所定周期をもって信号電荷の蓄積及び蓄積された信号電荷の送出が行われる受光部分に各所定周期において蓄積される信号電荷の量が、被写体に対する照明を行う光源の輝度の周期的変動の影響を受けて周期的に変化することに起因するものとされる。
ここで、図３においてＸをもってあらわされるように被写体に対する照明を行う光源の輝度が周期的に変動するもとにおいて、固体撮像素子部Ｓにおける映像信号の或る１ライン期間分に対応する信号電荷を蓄積する受光素子列とされる受光部分Ｌn に、期間ａと期間ｂとに亙る期間（期間ａ＋ｂ）において信号電荷が蓄積され、固体撮像素子部Ｓにおける映像信号の次の１ライン期間分に対応する信号電荷を蓄積する受光素子列とされる受光部分Ｌn+1 に、期間ｂと期間ｃ（ｃ＝ａ）とに亙る期間（期間ｂ＋ｃ）において信号電荷が蓄積される場合には、受光部分Ｌn に期間ａ＋ｂにおいて蓄積される信号電荷の量は、面積Ａａと面積Ａｂとの和（面積Ａａ＋Ａｂ）に比例したものとなり、また、受光部分Ｌn+1 に期間ｂ＋ｃにおいて蓄積される信号電荷の量は、面積Ａｂと面積Ａｃとの和（面積Ａｂ＋Ａｃ）に比例したものとなる。ここで、期間ａ及び期間ｃの夫々は、例えば、映像信号の１ライン期間に対応し、また、期間ａ＋ｂ及び期間ｂ＋ｃの夫々は、例えば、映像信号の１フレーム期間に対応するものとされる。
即ち、受光部分Ｌn 及び受光部分Ｌn+1 の夫々についての１回の電荷蓄積時間（露光時間）は、その長さが、例えば、映像信号の１フレーム期間に対応するものとされて等しく、そのタイミングが、例えば、映像信号の１ライン期間に対応する期間だけずれるものとされる。そして、図３に示される場合には、被写体に対する照明を行う光源の輝度変動周期（交流電源周期の１／２）と映像信号のフレーム周期とは、一方が他方の整数倍という関係にはない。
図３から明らかなように、面積Ａａ＋Ａｂと面積Ａｂ＋Ａｃとは、面積Ａｂを共通に含み、面積Ａａと面積Ａｃとの差に応じた差を有している。従って、受光部分Ｌn に期間ａ＋ｂにおいて蓄積される信号電荷の量と受光部分Ｌn+1 に期間ｂ＋ｃにおいて蓄積される信号電荷の量とは、面積Ａａと面積Ａｃとの差に応じた差を有することになる。
このようにして、固体撮像素子部Ｓにおいて、映像信号の各ライン期間分に対応する信号電荷の蓄積と送出とが行われる受光素子列とされる受光部分に蓄積される、映像信号の１ライン期間分に対応する信号電荷の量が、被写体に対する照明を行う光源の輝度の周期的変動に応じて周期的に変化することになる。そして、斯かる受光部分に蓄積される映像信号の１ライン期間分に対応する信号電荷の量の周期的変化が、映像信号の輝度レベルの周期的変化となってあらわれ、映像信号にフリッカ成分が含まれることになる。
上述のようなフリッカ成分が含まれた映像信号に基づいて再生される１フレーム期間分の画像は、例えば、図４に示されるように、ライン方向（水平方向）の明暗の縞模様が生じるものとされる。
このようなもとで、従来、蛍光灯による照明が行われる被写体の撮像を固体撮像素子を備えた撮像装置により行うにあたり、撮像装置から得られる映像信号に含まれるフリッカ成分を低減させるフリッカ補正に関するいくつかの提案がなされている。
斯かる提案のうちの一つは、既に当業者に周知のものであって、固体撮像素子部における映像信号の各ライン期間分に対応する信号電荷の蓄積と送出とが行われる受光部分についての、映像信号の１フレーム期間に対応する時間とされる１回の電荷蓄積時間を、蛍光灯の点滅周期の整数倍に相当する時間とすることにより、各受光部分における１回の信号電荷の蓄積による信号電荷蓄積量が実質的に一定になるようにして、映像信号に含まれるフリッカ成分を低減させるようにしている。
また、上記提案のうちの他の一つは、例えば、特開２０００−００４３８２号公報に記載されているように、映像信号のフィールドレート（フレームレートの２倍）が６０Ｈｚであってフィールド周期が１／６０秒であり、蛍光灯に対する電源周波数が５０Ｈｚであって蛍光灯の点滅周期が１／１００秒であり、従って、映像信号の３フィールド期間毎に蛍光灯が５回の点滅を行う状態が繰り返される、即ち、映像信号の３フィールド期間に相当する期間を周期として同じパターンのフリッカ成分が繰り返されるもとにおいて、フリッカ成分の繰返し周期に対応する数のフィールド期間の映像信号もしくはそれについての積分値をメモリ手段に蓄えるとともに、映像信号に含まれるフリッカ成分を正弦波信号に近似させ、正弦波信号の特徴とメモリ手段に蓄えられた映像信号もしくはそれについての積分値とを利用して、映像信号に含まれるフリッカ成分を低減させるものとされている。
ところで、上述のような従来の撮像装置から得られる映像信号に含まれるフリッカ成分を低減させるフリッカ補正の各種方法では、それらの夫々について、不都合が認められる。先ず、上述において既に当業者に周知のものとして挙げたフリッカ補正に関する提案の場合には、映像信号の各ライン期間分に対応する信号電荷の蓄積と送出とが行われる受光部分についての、映像信号の１フレーム期間に対応する時間とされる１回の電荷蓄積時間を、蛍光灯の点滅周期の整数倍に相当する時間とすることが必要とされるので、蛍光灯の点滅周期が設定されたもとにおいて、映像信号のフレームレートがその変更が許容されないものとされ、汎用性に欠けることになってしまう。
また、上述の特開２０００−００４３８２号公報に記載されているフリッカ補正に関する提案にあっては、映像信号のフィールドレートが変更され、フリッカ成分の繰返し周期に対応するフィールド期間数が増加する場合には、フリッカ成分の繰返し周期に対応する数のフィールド期間の映像信号もしくはそれについての積分値を蓄えるために必要とされるメモリ手段を増大させなければならないことになり、フリッカ補正に関する汎用性のある現実的な対策とは言い難い。また、映像信号のフィールドレート（フレームレートの２倍）が６０Ｈｚであってフィールド周期が１／６０秒であるもとで、蛍光灯に対する電源周波数が６０Ｈｚとされて蛍光灯の点滅周期が１／１２０秒とされる場合においては、映像信号に含まれるフリッカ成分を低減させる効果は得られない。
斯かる点に鑑み、本発明の目的は、フリッカ成分を含んだ映像信号について、当該映像信号がフレーム期間等の特定期間を異にする複数の映像信号のいずれである場合にも、あるいは、当該映像信号に含まれるフリッカ成分がその繰返し周期を異にする複数のフリッカ成分のいずれである場合にも、それに含まれるフリッカ成分の低減を的確かつ効果的に果たすことができるフリッカ補正方法及びそれが実施されるフリッカ補正回路、さらには、斯かるフリッカ補正方法及びフリッカ補正回路が採用された撮像装置を提供することにある。
本発明に係るフリッカ補正方法は、特定期間分が連なって構成されてフリッカ成分を含んだ映像信号における特定期間分の夫々について、各特定期間分についての補正誤差信号に応答したもとで、各特定期間分に含まれるフリッカ成分に対応するフリッカ補正信号を得、フリッカ補正信号と各特定期間分との演算処理を行うことにより、フリッカ成分についての補正が行われた１特定期間分の補正映像信号を形成し、その際、各特定期間分についての補正誤差信号を、各特定期間分に先立つ１特定期間分について得られた１特定期間分の補正映像信号と各特定期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとして得るとともに、各特定期間分に含まれるフリッカ成分に対応するフリッカ補正信号を、補正誤差信号に応じて補正誤差を低減させるものとして得ることを特徴とする。
また、本発明に係るフリッカ補正装置は、特定期間分が連なって構成されてフリッカ成分を含んだ映像信号における特定期間分の夫々について、各特定期間分についての補正誤差信号に応答したもとで、各特定期間分に含まれるフリッカ成分に対応するフリッカ補正信号を送出するフリッカ補正信号送出部と、フリッカ補正信号送出部から送出されるフリッカ補正信号と各特定期間分との演算処理を行って、フリッカ成分についての補正が行われた１特定期間分の補正映像信号を形成する演算処理部と、各特定期間分に先立つ１特定期間分について得られた１特定期間分の補正映像信号と各特定期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとされる各特定期間分についての補正誤差信号を得てフリッカ補正信号送出部に供給し、フリッカ補正信号送出部がフリッカ補正信号を補正誤差信号に応じて補正誤差を低減させるものとして得るようになす補正誤差検出部とを備えて構成されることを特徴とする。
さらに、本発明に係る撮像装置は、複数の光電変換画素が配列配置された撮像面部を有して成る撮像素子部と、撮像素子部からの撮像出力信号に基づく映像信号を形成する映像信号形成部と、映像信号形成部から得られる映像信号における特定期間分の夫々について、各特定期間分についての補正誤差信号に応答したもとで、各特定期間分に含まれるフリッカ成分に対応するフリッカ補正信号を送出するフリッカ補正信号送出部，フリッカ補正信号送出部から送出されるフリッカ補正信号と各特定期間分との演算処理を行って、フリッカ成分についての補正が行われた１特定期間分の補正映像信号を形成する演算処理部、及び、各特定期間分に先立つ１特定期間分について得られた１特定期間分の補正映像信号と各特定期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとされる各特定期間分についての補正誤差信号を得てフリッカ補正信号送出部に供給し、フリッカ補正信号送出部がフリッカ補正信号を補正誤差信号に応じて補正誤差を低減させるものとして得るようになす補正誤差検出部を備えて構成されるフリッカ補正回路と、フリッカ補正回路から得られる補正映像信号に信号処理を施して出力映像信号を形成する信号処理部とを備えて構成されることを特徴とする。
上述の如き構成の本発明では、フリッカ補正信号と当該特定期間分との演算処理を行うことにより、フリッカ成分についての補正が行われた１特定期間分の補正映像信号を形成するにあたり、フリッカ補正信号がフリッカ成分についての補正誤差を低減させるものとされるので、当該映像信号がフレーム期間等の特定期間を異にする複数の映像信号のいずれである場合にも、あるいは、当該映像信号に含まれるフリッカ成分がその繰返し周期を異にする複数のフリッカ成分のいずれである場合にも、フリッカ成分が効果的に低減された補正映像信号が得られ、映像信号に含まれるフリッカ成分の低減が的確かつ効果的に果たされる。
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下に説明される実施の形態の説明から一層明らかにされる。
また、上述の特開２０００−００４３８２号公報に記載されているフリッカ補正に関する提案にあっては、映像信号のフィールドレートが変更され、フリッカ成分の繰返し周期に対応するフィールド期間数が増加する場合には、フリッカ成分の繰返し周期に対応する数のフィールド期間の映像信号もしくはそれについての積分値を蓄えるために必要とされるメモリ手段を増大させなければならないことになり、フリッカ補正に関する汎用性のある現実的な対策とは言い難い。また、映像信号のフィールドレート（フレームレートの２倍）が６０Ｈｚであってフィールド周期が１／６０秒であるもとで、蛍光灯に対する電源周波数が６０Ｈｚとされて蛍光灯の点滅周期が１／１２０秒とされる場合においては、映像信号に含まれるフリッカ成分を低減させる効果は得られない。
斯かる点に鑑み、本発明の目的は、フリッカ成分を含んだ映像信号について、当該映像信号がフレーム期間等の特定期間を異にする複数の映像信号のいずれである場合にも、あるいは、当該映像信号に含まれるフリッカ成分がその繰返し周期を異にする複数のフリッカ成分のいずれである場合にも、それに含まれるフリッカ成分の低減を的確かつ効果的に果たすことができるフリッカ補正方法及びそれが実施されるフリッカ補正回路、さらには、斯かるフリッカ補正方法及びフリッカ補正回路が採用された撮像装置を提供することにある。
本発明に係るフリッカ補正方法は、特定期間分が連なって構成されてフリッカ成分を含んだ映像信号における特定期間分の夫々について、各特定期間分についての補正誤差信号に応答したもとで、各特定期間分に含まれるフリッカ成分に対応するフリッカ補正信号を得、フリッカ補正信号と各特定期間分との演算処理を行うことにより、フリッカ成分についての補正が行われた１特定期間分の補正映像信号を形成し、その際、各特定期間分についての補正誤差信号を、各特定期間分に先立つ１特定期間分について得られた１特定期間分の補正映像信号と各特定期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとして得るとともに、各特定期間分に含まれるフリッカ成分に対応するフリッカ補正信号を、補正誤差信号に応じて補正誤差を低減させるものとして得ることを特徴とする。
また、本発明に係るフリッカ補正装置は、特定期間分が連なって構成されてフリッカ成分を含んだ映像信号における特定期間分の夫々について、各特定期間分についての補正誤差信号に応答したもとで、各特定期間分に含まれるフリッカ成分に対応するフリッカ補正信号を送出するフリッカ補正信号送出部と、フリッカ補正信号送出部から送出されるフリッカ補正信号と各特定期間分との演算処理を行って、フリッカ成分についての補正が行われた１特定期間分の補正映像信号を形成する演算処理部と、各特定期間分に先立つ１特定期間分について得られた１特定期間分の補正映像信号と各特定期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとされる各特定期間分についての補正誤差信号を得てフリッカ補正信号送出部に供給し、フリッカ補正信号送出部がフリッカ補正信号を補正誤差信号に応じて補正誤差を低減させるものとして得るようになす補正誤差検出部とを備えて構成されることを特徴とする。
さらに、本発明に係る撮像装置は、複数の光電変換画素が配列配置された撮像面部を有して成る撮像素子部と、撮像素子部からの撮像出力信号に基づく映像信号を形成する映像信号形成部と、映像信号形成部から得られる映像信号における特定期間分の夫々について、各特定期間分についての補正誤差信号に応答したもとで、各特定期間分に含まれるフリッカ成分に対応するフリッカ補正信号を送出するフリッカ補正信号送出部，フリッカ補正信号送出部から送出されるフリッカ補正信号と各特定期間分との演算処理を行って、フリッカ成分についての補正が行われた１特定期間分の補正映像信号を形成する演算処理部、及び、各特定期間分に先立つ１特定期間分について得られた１特定期間分の補正映像信号と各特定期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとされる各特定期間分についての補正誤差信号を得てフリッカ補正信号送出部に供給し、フリッカ補正信号送出部がフリッカ補正信号を補正誤差信号に応じて補正誤差を低減させるものとして得るようになす補正誤差検出部を備えて構成されるフリッカ補正回路と、フリッカ補正回路から得られる補正映像信号に信号処理を施して出力映像信号を形成する信号処理部とを備えて構成されることを特徴とする。
上述の如き構成の本発明では、フリッカ補正信号と当該特定期間分との演算処理を行うことにより、フリッカ成分についての補正が行われた１特定期間分の補正映像信号を形成するにあたり、フリッカ補正信号がフリッカ成分についての補正誤差を低減させるものとされるので、当該映像信号がフレーム期間等の特定期間を異にする複数の映像信号のいずれである場合にも、あるいは、当該映像信号に含まれるフリッカ成分がその繰返し周期を異にする複数のフリッカ成分のいずれである場合にも、フリッカ成分が効果的に低減された補正映像信号が得られ、映像信号に含まれるフリッカ成分の低減が的確かつ効果的に果たされる。
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下に説明される実施の形態の説明から一層明らかにされる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、本発明は以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることは言うまでもない。
本発明に係るフリッカ補正方法は、例えば図５に示すような構成のフリッカ補正回路１２により実施される。
図５は、本発明に係るフリッカ補正回路１２の一例を、それが接続された映像信号生成部１１と共に示している。
この図５に示される実施の形態にあっては、例えば、カラービデオカメラ等の撮像装置を含んだものとされる映像信号生成部１１から、フレーム期間が連なって構成されてフリッカ成分を含んだディジタル映像信号ＤＶと、例えば、撮像装置により撮像される被写体の照明を行う蛍光灯についての交流電源周波数（蛍光灯の輝度変動周期の２倍の逆数）、及び、ディジタル映像信号ＤＶのフレームレート及びラインレート等に応じたものとされる、ディジタル映像信号ＤＶに含まれるフリッカ成分の周期をあらわすフリッカ情報信号ＤＦＩと、ディジタル映像信号ＤＶのフレーム周期をあらわすフレーム情報信号ＤＦＲとが送出される。
これらのディジタル映像信号ＤＶとフリッカ情報信号ＤＦＩとフレーム情報信号ＤＦＲが、映像信号生成部１１からフリッカ補正回路１２に供給される。
フリッカ補正回路１２は、補正データアドレス算出部１７、補正データメモリ１８及びフリッカ補正信号形成部１９からなるフリッカ補正信号送出部１３と、演算処理部１５及び補正誤差検出部１６を備える。
このフリッカ補正回路１２にあっては、映像信号生成部１１からのディジタル映像信号ＤＶが、フリッカ補正信号送出部１３，演算処理部１５及び補正誤差検出部１６の夫々に供給される。演算処理部１５からは、後述されるようにして、各フレーム期間分毎にフリッカ成分を低減させるフリッカ補正が行われた補正ディジタル映像信号ＤＶＸが得られ、斯かる補正ディジタル映像信号ＤＶＸは、１フレーム期間分ずつ順次フリッカ補正回路１２から出力信号として送出されるとともに、フリッカ補正回路１２内の補正誤差検出部１６に供給される。
また、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲが、フリッカ補正信号送出部１３及び補正誤差検出部１６に供給される。補正誤差検出部１６においては、具体的な構成例が示されて後述されるようにして、補正ディジタル映像信号ＤＶＸの各フレーム期間分に関するフリッカ成分についての補正誤差に応じた補正誤差信号ＤＥＲが得られ、それがフリッカ補正信号送出部１３に供給される。
フリッカ補正信号送出部１３においては、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲと補正誤差検出部１６からの補正誤差信号ＤＥＲとが、補正データアドレス算出部１７に供給される。そして、補正データアドレス算出部１７において、具体的な構成例が示されて後述されるようにして、ディジタル映像信号ＤＶの各フレーム期間分を対象としたもとでの、補正データメモリ１８におけるメモリアドレスをあらわすメモリアドレス信号ＤＡＬが送出され、そのメモリアドレス信号ＤＡＬが補正データメモリ１８に供給される。
補正データメモリ１８には、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分を、各フレーム期間分を形成する複数のライン期間分の夫々毎に低減させるための補正データが格納されている。ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分は、ディジタル映像信号ＤＶの輝度レベルについての実質的に正弦波状の変化として現れることになり、それゆえ、正弦波信号によって近似される。そして、補正データメモリ１８は、例えば、図２に示すように、横軸に位相がとられ、縦軸にレベルがとられてあらわされるグラフに示される１／４周期分の正弦波信号についての多数のサンプル点の夫々におけるレベルをあらわすデータが、それらの各々に対応するメモリアドレスをもって補正データとして格納されているものとされる。
補正データメモリ１８からは、それに格納された補正データのうちの、補正データアドレス算出部１７において算出されて補正データメモリ１８に供給されるメモリアドレス信号ＤＡＬがあらわすメモリアドレスに該当するものが読み出され、それが補正データＤＬＦとしてフリッカ補正信号形成部１９に供給される。フリッカ補正信号形成部１９は、映像信号生成部１１からのディジタル映像信号ＤＶの各フレーム期間分と補正データメモリ１８からの補正データＤＬＦとに基づき、補正データＤＬＦがあらわす補正レベルに、ディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々に含まれる複数の画素分の夫々毎のレベル調整を施し、調整された補正レベルを有して、ディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するものとされた、フリッカ補正信号ＤＣＵを順次形成する。そして、フリッカ補正信号形成部１９から得られるフリッカ補正信号ＤＣＵは、フリッカ補正信号送出部１３から送出されて、演算処理部１５に供給される。
演算処理部１５は、映像信号生成部１１からのディジタル映像ＤＶの各フレーム期間分毎に、それを形成する複数のライン期間分の夫々における各画素分とフリッカ補正信号送出部１３から送出されたフリッカ補正信号ＤＣＵとの演算処理を実行して、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分を、当該各フレーム期間分を形成する複数のライン期間分の夫々毎に低減させるフリッカ補正を行い、フリッカ補正が行われた補正ディジタル映像信号ＤＶＸを１フレーム期間ずつ順次導出する。このようにして、演算処理部１５から１フレーム期間ずつ順次導出される補正ディジタル映像信号ＤＶＸは、フリッカ補正回路１２からその出力信号として送出されるとともに、フリッカ補正回路１２内の補正誤差検出部１６に供給される。
補正誤差検出部１６は、演算処理部１５から１フレーム期間ずつ順次供給される補正ディジタル映像信号ＤＶＸ，映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲ、及び、映像信号生成部１１からのディジタル映像信号ＤＶに基づいて、補正ディジタル映像信号ＤＶＸの各フレーム期間分に関するフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じた補正誤差信号ＤＥＲを得て、それをフリッカ補正信号送出部１３における補正データアドレス算出部１７に供給する。そして、補正誤差検出部１６は、このようにして補正データアドレス算出部１７に補正誤差信号ＤＥＲを供給することにより、その後補正データアドレス算出部１７により算出されるメモリアドレス信号ＤＡＬが、補正誤差検出部１６において検出される補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差を低減させるものとなるようにする。
このことは、補正誤差検出部１６から得られる補正誤差信号ＤＥＲが、フリッカ補正信号送出部１３からのフリッカ補正信号ＤＣＵを、当該補正誤差信号ＤＥＲに応じて補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差を低減させるものとして得るものとなっていること、さらには、補正誤差検出部１６が、フリッカ補正信号送出部１３を、それからのフリッカ補正信号ＤＣＵを補正誤差信号ＤＥＲに応じて補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差を低減させるものとして得るようにしていることに他ならない。
ここで、フリッカ補正信号送出部１３における補正データアドレス算出部１７の具体的な構成例について、図７を参照して説明する。この図７に示された補正データアドレス算出部１７は、 初期ラインアドレスデータ算出部２１、ラインアドレス増加量算出部２２及びラインアドレスデータ算出部２３からなる。
この補正データアドレス算出部１７では、初期ラインアドレスデータ算出部２１において、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲと補正誤差検出部１６から得られる補正誤差信号ＤＥＲとに基づき、ディジタル映像信号ＤＶの各フレーム期間分における最初のライン期間分に対応するメモリアドレスが算出され、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＡａが形成される。また、それとともに、ラインアドレス増加量算出部２２において、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲに基づき、ディジタル映像信号ＤＶの１フレーム期間分における１ライン期間分毎のメモリアドレスの増加量が算出され、算出されたメモリアドレスの増加量をあらわすメモリアドレス単位増信号ＤＡｂが形成される。
さらに、図７に示された補正データアドレス算出部１７の具体的な構成例にあっては、ラインアドレスデータ算出部２３において、初期ラインアドレスデータ算出部２１からのメモリアドレス信号ＤＡａとラインアドレス増加量算出部２２からのメモリアドレス単位増信号ＤＡｂとに基づいて、ディジタル映像信号ＤＶの各フレーム期間分における各ライン期間分に対応するメモリアドレスが算出され、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＡＬが形成される。このようにして形成されるメモリアドレス信号ＤＡＬが、ラインアドレスデータ算出部２３から送出されて、補正データメモリ１８に供給される。
すなわち、この補正データアドレス算出部１７では、注目するフレームの先頭ラインのアドレスを電源周波数とフレームレートから計算し、そのアドレスに１ライン進むごとのアドレス増加量を加算することで現在のラインでのアドレスを算出する。
具体的には電源周波数が５０Ｈｚ、フレームレートが３０Ｈｚ、撮像素子の垂直方向のクロック数が１１２５ｃｌｋである場合に、フリッカの１回の明暗の周期Ｔは、次の式１に示すように、
Ｔ＝３０Ｈｚ×１１２５ｃｌｋ／（５０Ｈｚ×２）
＝３３７．５［ｃｌｋ］） ・・・式１
３３７．５ラインとなる。また、システム内部のＲＯＭには１周期を５１２分割したフリッカデータが保持されており、１ライン進むごとにＲＯＭのアドレスは、次の式２に示すように、
５１２／３３７．５＝１．５１７０３ ・・・式２
約１．５１７０３だけ増えることになる。つまり、先頭ラインでの補正波アドレスが０のとき、１００ライン進むとそのラインでのアドレスは、次の式３に示すように、
０＋１．５１７０３×１００≒１５２ ・・・式３
１５２となる。
次に、フリッカ補正信号送出部１３におけるフリッカ補正信号形成部１９の具体的な構成例について図８を参照して説明する。この図８に示されたフリッカ補正信号形成部１９は、補正レベル信号形成部２４と画素フリッカ補正信号形成部２５からなる。このフリッカ補正信号形成部１９では、補正レベル信号形成部２４において、補正データメモリ１８からの、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分を各フレーム期間分における各ライン期間分毎に低減させるための補正データである、補正データＤＬＦがあらわす補正レベルを有した補正レベル信号ＤＣＬが形成される。また、画素フリッカ補正信号形成部２５には、ディジタル映像信号ＤＶと補正レベル信号形成部２４からの補正レベル信号ＤＣＬとが供給される。そして、画素フリッカ補正信号形成部２５において、補正レベル信号ＤＣＬに、ディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々に含まれる複数の画素分の夫々毎のレベル調整が施されて、ディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応する画像フリッカ補正信号が形成され、その画像フリッカ補正信号がフリッカ補正信号ＤＣＵとして送出される。
上述の画素フリッカ補正信号形成部２５における、補正レベル信号ＤＣＬに対するディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々に含まれる複数の画素分の夫々毎のレベル調整は、例えば、補正レベル信号ＤＣＬのレベルが各画素分の輝度レベルに比例するものとなるように行われる。各画素分の輝度レベルと当該画素分に対応するフリッカ成分の輝度レベルとの関係が比例関係となる傾向が実測されているからである。
このフリッカ補正回路１２における補正誤差検出部１６では、図９に示すアルゴリズムを用いて補正誤差の検出を行う。
すなわち、「ｎフレーム目の補正画像」の出力後、その「ｎフレーム目の補正画像」に対してｎ＋１フレーム目のフリッカの状態を予測してフリッカ成分を付加する。このようにしてできた画像をここでは「画像Ａ」とする。同時に、ｎ＋１フレーム目のフリッカ状態を予測し、さらにアドレスをずらしたフリッカ成分を付加して作られる画像を「画像Ｂ」とする。これらの２枚の画像とフリッカ成分を含んだ「ｎ＋１フレーム目の画像」との差分を取ると、「画像Ａ」においては被写体の移動分のみが差分画像として出力されるが、「画像Ｂ」においては被写体の移動分とフリッカ成分の両方が差分画像として出力されるため、それぞれの差分値を比較すると「画像Ａ」での差分値が小さくなる。逆に考え、「画像Ｂ」から求めた差分値が「画像Ａ」からのそれよりも小さくなった場合はアドレスをずらしたほうが正しくフリッカを予測していると考えられる。つまり、差分値が小さいほうが正しくフリッカを予測しているので、差分値が小さくなる方向へアドレスをずらしていくことで最終的にはある範囲内で補正誤差を収束させることができる。
ここで、上記補正誤差検出部１６の具体的な構成例について図１０を参照して説明する。この図１０に示された補正誤差検出部１６は、上記映像信号生成部１１からフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲと補正誤差信号ＤＥＲが供給されるフリッカデータアドレス算出部３１、フリッカデータアドレス算出部３１からメモリアドレス信号ＤＤＬが供給されるアドレス変換部３２，３３、フリッカデータを格納したフリッカデータメモリ３４，３５、上記フリッカ補正回路１２によりフリッカ補正された補正ディジタル映像信号ＤＶＸが供給されるフリッカ信号形成部３６，４０及び演算処理部３７，４１、演算処理部３７，４１からフリッカ付加ディジタル映像信号ＤＶＸＰ，ＤＶＸＮが供給されるライン積分器３８，４２、各ライン積分器３８，４２により積分されたライン積分出力信号ＤＩＰ，ＤＩＮが供給されるメモリ３９，４３、上記映像信号生成部１１からディジタル映像信号ＤＶが供給されるライン積分器４５及び読出制御信号形成部４６、ライン積分器４５により積分されたライン積分出力信号ＤＩＶ及び各メモリ３９，４３から読み出されたライン積分出力信号ＤＩＰ，ＤＩＮが供給される差分検出器４７，４８、各差分検出器４７，４８により検出された差分信号ＳＰ，ＳＮが供給される積分器４９，５１、各積分器４９，５１により得られた積分データＳＰＩ，ＳＮＩが供給される比較器５０などを備え、上記読出制御信号形成部４６により各メモリ３９，４３の制御が行われるとともに、上記比較器４７による比較出力として得られる補正誤差信号ＤＥＲがフリッカデータアドレス算出部３１に供給されるようになっている。
この補正誤差検出部１６におけるフリッカデータアドレス算出部３１では、具体的な構成例が示されて後述されるようにして、補正ディジタル映像信号ＤＶＸの各フレーム期間分を対象としたもとでの、フリッカデータメモリ３４及びフリッカデータメモリ３５の夫々におけるメモリアドレスをあらわすメモリアドレス信号ＤＤＬが送出され、そのメモリアドレス信号ＤＤＬがアドレス変換部３２及びアドレス変換部３３の夫々に供給される。アドレス変換部３２においては、メモリアドレス信号ＤＤＬがあらわすメモリアドレスが、それに予め設定された所定アドレス量が加えられて、所定アドレス量だけ前進方向に移動せしめられたものとされる前進変換メモリアドレスに変換され、その前進変換メモリアドレスをあらわす変換メモリアドレス信号ＤＰＬが形成される。そして、アドレス変換部３２から得られる変換メモリアドレス信号ＤＰＬが、フリッカデータメモリ３４に供給される。また、アドレス変換部３３においては、メモリアドレス信号ＤＤＬがあらわすメモリアドレスが、それから予め設定された所定アドレス量が減じられて、後退方向に移動せしめられたものとされる後退変換メモリアドレスに変換され、その後退変換メモリアドレスをあらわす変換メモリアドレス信号ＤＮＬが形成される。そして、アドレス変換部３３から得られる変換メモリアドレス信号ＤＮＬが、フリッカデータメモリ３５に供給される。
ここで、電源周波数が５０［Ｈｚ］、フレームレートが３０［Ｈｚ］、センサの垂直方向のクロック数が１１２５［ｃｌｋ］、ＲＯＭに保持されているデータが５１２で１周期である場合、ｎフレーム目の一番初めのラインでのフリッカ成分のアドレスが０のとき、ｎ＋１フレーム目の一番初めのラインでのアドレスは１７１（（０＋１１２５×５１２／３３７．５）％５１２＝１７１）となる。そして、アドレス変換部３２，３３において予め設定される所定アドレス量は、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分の周期の１／２に対応する量より少とされればよく、具体的に３３７．５であれば１６８より小さければ良い。また、ずらす量は小さければ小さいほど精度は良くなるはずであるが補正結果の判定においては被写体の動きの影響もありずらす量が小さいと補正誤差に誤検出が起きる可能性があり、実際にあたっては、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分の周期の１／１６程度に対応する量とされることが望ましい。
フリッカデータメモリ３４及びフリッカデータメモリ３５の夫々には、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分に相当するフリッカ成分をあらわすフリッカデータが格納されている。ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分は、ディジタル映像信号ＤＶの輝度レベルについての実質的に正弦波状の変化として現れることになり、それゆえ、正弦波信号によって近似されるので、フリッカデータメモリ３４及びフリッカデータメモリ３５の夫々は、例えば、図６に示されるものと同様な１／４周期分の正弦波信号についての多数のサンプル点の夫々におけるレベルをあらわすデータが、それらの各々に対応するメモリアドレスをもってフリッカデータとして格納されているものとされる。
フリッカデータメモリ３４からは、それに格納されたフリッカデータのうちの、アドレス変換部３２において得られる変換メモリアドレス信号ＤＰＬがあらわす前進変換メモリアドレスに該当するものが読み出され、それがフリッカデータＤＦＰとしてフリッカ信号形成部３６に供給される。フリッカ信号形成部３６には、演算処理部１５から１フレーム期間分が順次連なるものとして送出される補正ディジタル映像信号ＤＶＸも供給され、フリッカ信号形成部３６は、補正ディジタル映像信号ＤＶＸの各フレーム期間分とフリッカデータメモリ３４からのフリッカデータＤＦＰとに基づき、フリッカデータＤＦＰがあらわすフリッカレベルに、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々に含まれる複数の画素分の夫々毎のレベル調整を施し、調整されたフリッカレベルを有して、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するフリッカ成分をあらわすものとされた、フリッカ信号ＤＵＰを順次形成する。そして、フリッカ信号形成部３６から得られるフリッカ信号ＤＵＰは演算処理部３７に供給される。
演算処理部３７には、演算処理部１５から１フレーム期間分が順次連なるものとして送出される補正ディジタル映像信号ＤＶＸも供給され、演算処理部３７は、演算処理部１５からの補正ディジタル映像信号ＤＶＸの各フレーム期間分毎に、それを形成する複数のライン期間分の夫々における各画素分とフリッカ信号形成部３６からのフリッカ信号ＤＵＰとの演算処理を実行して、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に、フリッカ信号ＤＵＰがあらわすフリッカ成分を付加するフリッカ付加を行い、フリッカ付加が行われたフリッカ付加ディジタル映像信号ＤＶＸＰを１フレーム期間ずつ順次導出する。このようにして得られるフリッカ付加ディジタル映像信号ＤＶＸＰの各フレーム期間分は、補正ディジタル映像信号ＤＶＸの１フレーム期間分に、それに対応するディジタル映像信号ＤＶの１フレーム期間分の次の１フレーム期間分に含まれるフリッカ成分として予測したフリッカ成分を付加することにより得られるものとなる。
そして、演算処理部３７から１フレーム期間ずつ順次導出されるフリッカ付加ディジタル映像信号ＤＶＸＰは、ライン積分部３８に供給される。ライン積分部３８は、演算処理部３７からのフリッカ付加ディジタル映像信号ＤＶＸＰの各フレーム期間分を形成する複数のライン期間分の夫々についての積分動作を行い、ライン積分出力信号ＤＩＰを得て、それをメモリ３９に供給する。メモリ３９は、ライン積分部３８からのライン積分出力信号ＤＩＰを順次格納して保持する。
一方、フリッカデータメモリ３５からは、それに格納されたフリッカデータのうちの、アドレス変換部３３において得られる変換メモリアドレス信号ＤＮＬがあらわす後退変換メモリアドレスに該当するものが読み出され、それがフリッカデータＤＦＮとしてフリッカ信号形成部４０に供給される。フリッカ信号形成部４０には、演算処理部１５から１フレーム期間分が順次連なるものとして送出される補正ディジタル映像信号ＤＶＸも供給され、フリッカ信号形成部４０は、補正ディジタル映像信号ＤＶＸの各フレーム期間分とフリッカデ−タメモリ３５からのフリッカデータＤＦＮとに基づき、フリッカデータＤＦＮがあらわすフリッカレベルに、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々に含まれる複数の画素分の夫々毎のレベル調整を施し、調整されたフリッカレベルを有して、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するフリッカ成分をあらわすものとされた、フリッカ信号ＤＵＮを順次形成する。そして、フリッカ信号形成部４０から得られるフリッカ信号ＤＵＮは演算処理部４１に供給される。
演算処理部４１には、演算処理部１５から１フレーム期間分が順次連なるものとして送出される補正ディジタル映像信号ＤＶＸも供給され、演算処理部４１は、演算処理部１５からの補正ディジタル映像信号ＤＶＸの各フレーム期間分毎に、それを形成する複数のライン期間分の夫々における各画素分とフリッカ信号形成部４０からのフリッカ信号ＤＵＮとの演算処理を実行して、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に、フリッカ信号ＤＵＮがあらわすフリッカ成分を付加するフリッカ付加を行い、フリッカ付加が行われたフリッカ付加ディジタル映像信号ＤＶＸＮを１フレーム期間ずつ順次導出する。このようにして得られるフリッカ付加ディジタル映像信号ＤＶＸＮの各フレーム期間分は、補正ディジタル映像信号ＤＶＸの１フレーム期間分に、それに対応するディジタル映像信号ＤＶの１フレーム期間分の次の１フレーム期間分に含まれるフリッカ成分として予測したフリッカ成分を付加することにより得られるものとなる。
そして、演算処理部４１から１フレーム期間ずつ順次導出されるフリッカ付加ディジタル映像信号ＤＶＸＮは、ライン積分部４２に供給される。ライン積分部４２は、演算処理部４１からのフリッカ付加ディジタル映像信号ＤＶＸＮの各フレーム期間分を形成する複数のライン期間分の夫々についての積分動作を行い、ライン積分出力信号ＤＩＮを得て、それをメモリ４３に供給する。メモリ４３は、ライン積分部４２からのライン積分出力信号ＤＩＮを順次格納して保持する。
ここで、ライン積分部３８，４２は、演算処理部３７，４１からのフリッカ付加ディジタル映像信号ＤＶＸＰ，ＤＶＸＮの各フレーム期間分を形成する複数のライン期間分の夫々、すなわち、ある領域だけ切り出し、水平方向へ積分しライン毎に保存する。ここでの領域とは水平方向には取得される画像の範囲であれば任意の値を取ることが可能であり、広くとることで補正結果の判定の精度を上げることができる。垂直方向には１画面内に入るフリッカの明暗の周期の整数倍とすれば良いが、１画面内にフリッカの明暗の１周期分が含まれない場合は周期の半分でも良い。具体的には水平方向に１０００画素分、垂直方向に６７５画素分（３３７．５×２）の１０００×６７５などとすることができる。
また、図１０に示された補正誤差検出部１６の具体的な構成例にあっては、映像信号生成部１１からのディジタル映像信号ＤＶが、ライン積分部４５及び読出制御信号形成部４６に供給される。
読出制御信号形成部４６は、演算処理部３７からのフリッカ付加ディジタル映像信号ＤＶＸＰの各フレーム期間分、例えば、ｎ番目（ｎは正整数）のフレーム期間分、及び、それに対応する演算処理部４１からのフリッカ付加ディジタル映像信号ＤＶＸＮのｎ番目のフレーム期間分に対して、タイミング的にそれらの次のフレーム期間分となる、ディジタル映像信号ＤＶのｎ＋１番目のフレーム期間分が到来したとき、メモリ読出制御信号ＱＭを送出して、それをメモリ３９及びメモリ４３の夫々に供給する。それにより、メモリ３９から、フリッカ付加ディジタル映像信号ＤＶＸＰのｎ番目のフレーム期間分に基づくライン積分出力信号ＤＩＰが、順次読み出されて差分検出部４７に供給され、また、メモリ４３から、フリッカ付加ディジタル映像信号ＤＶＸＮのｎ番目のフレーム期間分に基づくライン積分出力信号ＤＩＮが、順次読み出されて差分検出部４８に供給される。
また、このとき、ライン積分部４５は、ディジタル映像信号ＤＶのｎ＋１番目のフレーム期間分を形成する複数のライン期間分の夫々についての積分動作を行い、ライン積分出力信号ＤＩＶを得て、それを差分検出部４７及び差分検出部４８の夫々に供給する。
それにより、差分検出部４７は、メモリ３９から読み出されたフリッカ付加ディジタル映像信号ＤＶＸＰのｎ番目のフレーム期間分に基づくライン積分出力信号ＤＩＰとライン積分部４５からのディジタル映像信号ＤＶのｎ＋１番目のフレーム期間分に基づくライン積分出力信号ＤＩＶとの間の差分を検出し、検出された差分をあらわす差分信号ＳＰを形成して、それを積分部４９に供給する。積分部４９は、差分信号ＳＰがあらわす差分の絶対値に各フレーム期間に亙る積分処理を施すことにより得られる積分出力信号ＳＰＩを、比較部５０に供給する。
同様に、差分検出部４８は、メモリ４３から読み出されたフリッカ付加ディジタル映像信号ＤＶＸＮのｎ番目のフレーム期間分に基づくライン積分出力信号ＤＩＮとライン積分部４５からのディジタル映像信号ＤＶのｎ＋１番目のフレーム期間分に基づくライン積分出力信号ＤＩＶとの間の差分を検出し、検出された差分をあらわす差分信号ＳＮを形成して、それを積分部５１に供給する。積分部５１は、差分信号ＳＮがあらわす差分の絶対値に各フレーム期間に亙る積分処理を施すことにより得られる積分出力信号ＳＮＩを、比較部５０に供給する。
このようにして、比較部５０に供給される積分部４９からの積分出力信号ＳＰＩ及び積分部５１からの積分出力信号ＳＮＩの夫々は、演算処理部１５から得られる補正ディジタル映像信号ＤＶＸの各フレーム期間分に予測されたフリッカ成分が付加されたものと、実際に到来するフリッカ成分を含んだディジタル映像信号ＤＶの各フレーム期間分との差に応じたものであり、演算処理部１５から得られる補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差をあらわしている。従って、フリッカデータアドレス算出部３１から積分部４９及び積分部５１までの各部は、それらの全体で、演算処理部１５から得られる補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差を検出していることになる。
そして、比較部５０は、積分部４９からの積分出力信号ＳＰＩと積分部５１からの積分出力信号ＳＮＩとを比較して、両者についての大小関係を判断し、その判断結果を補正誤差信号ＤＥＲとして送出する。それにより、比較部５０から送出される補正誤差信号ＤＥＲは、フリッカデータアドレス算出部３１から積分部４９及び積分部５１までの全体によって検出された、演算処理部１５から得られる補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差に応じたものであって、フリッカ補正信号送出部１３から得られるフリッカ補正信号ＤＣＵを、当該補正誤差信号ＤＥＲに応じて補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差を低減させるものとなす役割を果たしている。
ここで、フリッカデータアドレス算出部３１の具体的な構成例について図１１を参照して説明する。この図１１に示されたフリッカデータアドレス算出部３１は、初期ラインアドレスデータ算出部５５、ラインアドレス増加量算出部５６及びラインアドレス増加量算出部５６からなる。このフリッカデータアドレス算出部３１では、初期ラインアドレスデータ算出部５５において、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲと比較部５０から得られる補正誤差信号ＤＥＲとに基づき、演算処理部１５から得られる補正ディジタル映像信号ＤＶＸの各フレーム期間分における最初のライン期間分に対応するメモリアドレスが算出され、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＤａが形成される。また、それとともに、ラインアドレス増加量算出部５６において、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲに基づき、補正ディジタル映像信号ＤＶＸの１フレーム期間分における１ライン期間分毎のメモリアドレスの増加量が算出され、算出されたメモリアドレスの増加量をあらわすメモリアドレス単位増信号ＤＤｂが形成される。
さらに、図１１に示したフリッカデータアドレス算出部３１の具体的な構成例にあっては、ラインアドレスデータ算出部５７において、初期ラインアドレスデータ算出部５５からのメモリアドレス信号ＤＤａとラインアドレス増加量算出部５６からのメモリアドレス単位増信号ＤＤｂとに基づいて、補正ディジタル映像信号ＤＶＸの各フレーム期間分における各ライン期間分に対応するメモリアドレスが算出され、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＤＬが形成される。このようにして形成されるメモリアドレス信号ＤＤＬが、ラインアドレスデータ算出部５７から送出されて、アドレス変換部３２及びアドレス変換部３３の夫々に供給される。
上述の如き構成のフリッカ補正回路１２では、フレーム期間分が連なって構成されてフリッカ成分を含むものとされたディジタル映像信号ＤＶにおける各フレーム期間分について、フリッカ補正信号送出部１３により当該フレーム期間分に含まれるフリッカ成分に対応するフリッカ補正信号ＤＣＵが形成され、そのフリッカ補正信号ＤＣＵと当該フレーム期間分との演算処理を演算処理部１５で行うことにより、フリッカ成分についての補正が行われた１フレーム期間分の補正ディジタル映像信号ＤＶＸが形成される。その際、補正誤差検出部１６により、当該フレーム期間分に含まれるフリッカ成分に対応するフリッカ補正信号ＤＣＵが当該フレーム期間分に先立つ１フレーム期間分について得られた１フレーム期間分の補正ディジタル映像信号ＤＶＸと当該フレーム期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じた補正誤差信号ＤＥＲを得て、その補正誤差信号ＤＥＲに応じてフリッカ成分についての補正誤差を低減させた補正ディジタル映像信号ＤＶＸが形成される。
このフリッカ補正回路１２におけるフリッカ補正は、図１２のフローチャートに示す手順に従って行われる。
すなわち、先ず、ステップＳ１では、フリッカ補正信号送出部１３の補正データアドレス算出部１７において、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分を、各フレーム期間分を形成する複数のライン期間分の夫々毎に低減させるための補正データＤＬＦを補正データメモリ１８から読み出すためのメモリアドレスを算出し、次のステップＳ２において、上記補正データアドレス算出部１７で算出したメモリアドレスをあらわすメモリアドレス信号ＤＡＬに従って上記補正データメモリ１８から補正データＤＬＦを読み出す。
次のステップＳ３では、フリッカ補正信号形成部１９において、映像信号生成部１１からのフリッカ成分を含んだディジタル映像信号ＤＶの各フレーム期間分と補正データメモリ１８から読み出された補正データＤＬＦとに基づき、ディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するフリッカ補正信号ＤＣＵを順次形成する。
そして、次のステップＳ４では、演算処理部１５において、上記フリッカ補正信号送出部１３のフリッカ補正信号形成部１９により形成されたフリッカ補正信号ＤＣＵを用いて、映像信号生成部１１からのディジタル映像ＤＶに含まれるフリッカ成分を低減させるフリッカ補正を行い、フリッカ補正された補正ディジタル映像信号ＤＶＸを形成する。
次に、ステップＳ５では、補正誤差検出部１６のフリッカデータアドレス算出部３１において、フリッカデータＤＦＰ，ＤＦＮを格納したフリッカデータメモリ３４，３５から次のフレームの各ライン期間分に対応するフリッカデータを読み出すためのメモリアドレスを算出して、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＤＬを形成する。
そして、ステップＳ６Ａでは、アドレス変換部３２において、メモリアドレス信号ＤＤＬがあらわすメモリアドレスを所定アドレス量だけ前進方向に移動させた前進変換メモリアドレスに変換し、その前進変換メモリアドレスをあらわす変換メモリアドレス信号ＤＰＬを形成し、次のステップＳ７Ａでは、この変換メモリアドレス信号ＤＰＬがあらわす前進変換メモリアドレスに該当するフリッカデータＤＦＰをフリッカデータメモリ３４から読み出す。
次のステップＳ８Ａでは、フリッカ信号形成部３６において、上記演算処理部１５により得られた補正ディジタル映像信号ＤＶＸの各フレーム期間分とフリッカデーメモリ３４からのフリッカデータＤＦＰとに基づき、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するフリッカ成分をあらわすフリッカ信号ＤＵＰを形成する。
次のステップＳ９Ａでは、演算処理部３７において、演算処理部１５からの補正ディジタル映像信号ＤＶＸのフレーム期間分を形成する複数のライン期間分の夫々における各画素分に、フリッカ信号形成部３６からのフリッカ信号ＤＵＰがあらわすフリッカ成分を付加したフリッカ付加ディジタル映像信号ＤＶＸＰを導出する。
次のステップＳ１０Ａでは、演算処理部３７から導出されたフリッカ付加ディジタル映像信号ＤＶＸＰの各フレーム期間分を形成する複数のライン期間分の夫々についてライン積分部３８により積分し、得られるライン積分出力信号ＤＩＰをメモリ３９に格納して保持する。
次のステップＳ１１Ａでは、差分検出部４７において、メモリ３９から読み出されたフリッカ付加ディジタル映像信号ＤＶＸＰの現フレームのライン積分出力信号ＤＩＰとライン積分部４５からのディジタル映像信号ＤＶの次フレームのライン積分出力信号ＤＩＶとの間の差分を検出し、検出された差分をあらわす差分信号ＳＰを形成する。
次のステップＳ１２Ａでは、積分部４９において、上記差分検出部４７により得られた差分信号ＳＰがあらわす差分の絶対値に各フレーム期間に亘る積分処理を施すことにより積分出力信号ＳＰＩを得る。
また、ステップＳ６Ｂでは、アドレス変換部３3において、メモリアドレス信号ＤＤＬがあらわすメモリアドレスを所定アドレス量だけ後退方向に移動させた後退変換メモリアドレスに変換し、その後退変換メモリアドレスをあらわす変換メモリアドレス信号ＤＮＬを形成し、次のステップＳ７Ｂでは、この変換メモリアドレス信号ＤＮＬがあらわす前進変換メモリアドレスに該当するフリッカデータＤＮＰをフリッカデータメモリ３５から読み出す。
次のステップＳ８Ｂでは、フリッカ信号形成部４０において、上記演算処理部１５により得られた補正ディジタル映像信号ＤＶＸの各フレーム期間分とフリッカデーメモリ３５からのフリッカデータＤＮＰとに基づき、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するフリッカ成分をあらわすフリッカ信号ＤＵＮを形成する。
次のステップＳ９Ｂでは、演算処理部４１において、演算処理部１５からの補正ディジタル映像信号ＤＶＸのフレーム期間分を形成する複数のライン期間分の夫々における各画素分に、フリッカ信号形成部４０からのフリッカ信号ＤＵＮがあらわすフリッカ成分を付加したフリッカ付加ディジタル映像信号ＤＶＸＮを形成する。
次のステップＳ１０Ｂでは、演算処理部３７により形成されたフリッカ付加ディジタル映像信号ＤＶＸＮの各フレーム期間分を形成する複数のライン期間分の夫々についてライン積分部４２により積分し、得られるライン積分出力信号ＤＩＮをメモリ４３に格納して保持する。
次のステップＳ１１Ｂでは、差分検出部４８において、メモリ４３から読み出されたフリッカ付加ディジタル映像信号ＤＶＸＮの現フレームのライン積分出力信号ＤＩＮとライン積分部４８からのディジタル映像信号ＤＶの次フレームのライン積分出力信号ＤＩＶとの間の差分を検出し、検出された差分をあらわす差分信号ＳＮを形成する。
次のステップＳ１２Ｂでは、積分部５１において、上記差分検出部４８により得られた差分信号ＳＮがあらわす差分の絶対値に各フレーム期間に亘る積分処理を施すことにより積分出力信号ＳＮＩを得る。
そして、次のステップＳ１３では、比較部５０において、積分部４９からの積分出力信号ＳＰＩと積分部５１からの積分出力信号ＳＮＩとを比較して、ステップＳ１４において、両者についての大小関係を判断する。積分部４９からの積分出力信号ＳＰＩの方が大きい場合には、ステップＳ１５Ａにおいて、上記補正データアドレス算出部１７において算出するメモリアドレスを所定量だけ前進方向にずらし、また、積分部５１からの積分出力信号ＳＰＮの方が大きい場合には、ステップＳ１５Ｂにおいて、上記補正データアドレス算出部１７において算出するメモリアドレスを所定量だけ後退方向にずらす。
すなわち、上述の図９に示したアルゴリズムによって比較結果の小さいほうが正しいアドレスに近いと判断することができるので、その判断結果を補正誤差信号ＤＥＲとして上記補正データアドレス算出部１７に供給し、上記補正データアドレス算出部１７により算出する補正ディジタル映像信号ＤＶＸの各フレーム期間分における各ライン期間分に対応するメモリアドレスを上記補正誤差信号ＤＥＲに基づいて補正誤差が小さくなるようにずらす。
実際には、上記補正データアドレス算出部１７において、補正誤差信号ＤＥＲを基にフリッカ成分の周期の１／６４程度に相当するアドレス量をずらして、メモリアドレスを算出し、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＡＬを形成する。上記補正データアドレス算出部１７において算出するメモリアドレスを大きくずらすことによって収束の時間も短くなるが、毎フレームでフリッカの補正波形の位相が大きくずれることになり画面にちらつきが生じるため、ずらす量を補正誤差検出回路１６で用いた量よりも小さくしちらつきを抑える。撮像している間、この補正誤差検出回路１６を常に動かすことで、電源周波数のゆらぎのための誤差や入力する実際のカメラのフレームレートのゆらぎによる誤差から生じるアドレス計算のずれによる影響を抑えることが可能である。
そして、このフリッカ補正回路１２では、図１２のフローチャートに示す手順に従ってフレーム毎にフリッカ補正を行うことにより、図１３のタイムチャートに示すように、ｎフレーム目のフリッカ補正の情報はｎ＋１フレーム目の画像と比較され、ｎ＋２フレーム目のフリッカ補正に反映されることになる。
このように、フリッカ補正信号ＤＣＵとディジタル映像信号ＤＶにおける各フレーム期間分との演算処理を行うことにより、フリッカ成分についての補正が行われた１フレーム期間分の補正ディジタル映像信号ＤＶＸを形成するにあたり、フリッカ補正信号ＤＣＵがフリッカ成分についての補正誤差を低減させるものとされるので、ディジタル映像信号ＤＶがフレーム期間等を異にする複数の映像信号のいずれである場合にも、あるいは、ディジタル映像信号ＤＶに含まれるフリッカ成分がその繰返し周期を異にする複数のフリッカ成分のいずれである場合にも、フリッカ成分が効果的に低減された補正ディジタル映像信号ＤＶＸが得られ、ディジタル映像信号ＤＶに含まれるフリッカ成分の低減が的確かつ効果的に果たされることになる。
このフリッカ補正回路１２では、以上のようにフリッカの補正を行うことでフリッカの除去された補正ディジタル映像信号ＤＶＸを取得することができる。
また、グローバルシャッタ方式の面フリッカの場合では、上記補正データアドレス算出部１７において、ライン毎にアドレスを計算せずにフレーム画像毎にアドレスを計算させることによって対応することができ、面フリッカを補正することができる。
なお、図５に示されるフリッカ補正回路１２の一例にあっては、フリッカ補正信号送出部１３が、フリッカ補正信号ＤＣＵを得るにあたり、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分を、各フレーム期間分を形成する複数のライン期間分の夫々毎に低減させるための補正データが格納された補正データメモリ１８を用いるものとされているが、フリッカ補正信号を送出するフリッカ補正信号送出部は、斯かる構成をとるものに限られるものではなく、例えば、到来するフリッカ成分を含んだ映像信号に応じて、その都度フリッカ補正信号を形成するものであってもよい。また、図５に示されるフリッカ補正回路１２の一例にあっては、ディジタル映像信号ＤＶに含まれるフリッカ成分を低減させて補正ディジタル映像信号ＤＶＸを得るフリッカ補正が、ディジタル映像信号ＤＶの各フレーム期間分における各ライン期間分毎に行われているが、フリッカ成分を含んだ映像信号に対するフリッカ補正は、当該映像信号の各フレーム期間分における各ライン期間分毎に行われることが必要とされるものではない。
ここで、本発明に係るフリッカ補正方法及びフリッカ補正回路は、撮像信号発生部が固体撮像素子部を内蔵するものとされ、その撮像信号発生部から得られる撮像出力信号に基づいて、被写体像をあらわす映像信号を得る撮像装置に、映像信号に含まれるフリッカ成分の低減を的確かつ効果的に行うことができるものとして広く適用することができるものであり、本発明に係る撮像装置は、固体撮像素子部を内蔵する撮像信号発生部から得られる撮像出力信号に基づいて被写体像をあらわす映像信号を得るにあたり、その映像信号をフリッカ成分が効果的に低減されたものとすることができる撮像装置として、様々な分野において活用することができるものである。
また、本発明に係るフリッカ補正方法及びフリッカ補正回路は、例えば図１４に示すような構成の撮像装置１００に適用される。
この撮像装置１００は、撮像光学系６１を介して被写体からの撮像光が入射される緑色画像撮像用の撮像素子部６２、青色画像撮像用の撮像素子部６３及び赤色画像撮像用の撮像素子部６４、各撮像素子部６２，６３，６４により得られた各色画像の撮像信号ＳＧ，ＳＢ，ＳＲをディジタル化するアナログ／ディジタル（Ａ／Ｄ）変換部６５，６６，６７、各Ａ／Ｄ変換部６５，６６，６７によりディジタル化された撮像信号ＤＶＧ，ＤＶＢ，ＤＶＲにフリッカ補正処理を施すフリッカ補正回路６８，６９，７０、各フリッカ補正回路６８，６９，７０によりフリッカ補正された撮像信号ＤＶＸＧ，ＤＶＸＢ，ＤＶＸＲが供給されるカメラ用信号処理回路７１、これらを制御するシステムコントローラ８０、システムコントローラ８０に接続されたに入力操作部８１などからなる。
撮像光学系６１は、例えば、複数のレンズ，絞り機構，色分解プリズム、フォーカス調整機構等を内蔵しており、被写体に向けられるものとして備えられている。この撮像光学系６１を通じた被写体からの光が、各撮像素子部６２，６３，６４に導かれる。
これらの各撮像素子部６２，６３，６４の夫々は、所謂、固体撮像素子例えばＣＭＯＳイメージセンサであって、多数の光電変換画素を形成する受光部分が配列配置された撮像面部を有し、各受光部分にそれによる光電変換作用により蓄積された信号電荷が、スイッチング動作を行うＣＭＯＳを通じて送り出される電荷送出部、さらには、電荷送出部により送り出された信号電荷に基づいて撮像出力信号を生成する出力部を有して構成される。
撮像素子部６２は、被写体からの光のうちの緑色光（Ｇ）に応じた光電変換を行って、緑色光撮像出力信号ＳＧを送出し、撮像素子部６３は、被写体からの光のうちの青色光（Ｂ）に応じた光電変換を行って、青色光撮像出力信号ＳＢを送出し、撮像素子部６４は、被写体からの光のうちの赤色光（Ｒ）に応じた光電変換を行って、赤色光撮像出力信号ＳＲを送出する。撮像素子部６２から得られる緑色光撮像出力信号ＳＧは、映像信号形成部を形成するアナログ／ディジタル（Ａ／Ｄ）変換部６５に供給され、Ａ／Ｄ変換部６５において、緑色光撮像出力信号ＳＧにゲイン制御，Ａ／Ｄ変換等を含んだ種々の処理が施されて、緑色光撮像出力信号ＳＧに基づくディジタル映像信号ＤＶＧが形成される。また、撮像素子部６３から得られる青色光撮像出力信号ＳＢは、映像信号形成部を形成するＡ／Ｄ変換部６６に供給され、Ａ／Ｄ変換部６６において、青色光撮像出力信号ＳＢにゲイン制御，Ａ／Ｄ変換等を含んだ種々の処理が施されて、青色光撮像出力信号ＳＢに基づくディジタル映像信号ＤＶＢが形成される。さらに、撮像素子部６４から得られる赤色光撮像出力信号ＳＲは、映像信号形成部を形成するＡ／Ｄ変換部６７に供給され、Ａ／Ｄ変換部６７において、赤色光撮像出力信号ＳＲにゲイン制御，Ａ／Ｄ変換等を含んだ種々の処理が施されて、赤色光撮像出力信号ＳＲに基づくディジタル映像信号ＤＶＲが形成される。
Ａ／Ｄ変換部６５から得られるディジタル映像信号ＤＶＧは、フリッカ補正回路６８に供給され、Ａ／Ｄ変換部６６から得られるディジタル映像信号ＤＶＢは、フリッカ補正回路６９に供給され、Ａ／Ｄ変換部６７から得られるディジタル映像信号ＤＶＲは、フリッカ補正回路７０に供給される。これらのフリッカ補正回路６８，６９，７０の夫々は、例えば、図５に示されるフリッカ補正回路１２と同様な具体的な構成例を有するものとされる。
従って、フリッカ補正回路６８，６９，７０の夫々は、例えば、図５に示されるフリッカ補正信号送出部１３と同様な、Ａ／Ｄ変換部６５，６６，６７から得られるディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲにおけるフレーム期間分の各々について、当該フレーム期間分についての補正誤差信号に応答したもとで、当該フレーム期間分に含まれるフリッカ成分に対応するフリッカ補正信号を送出するフリッカ補正信号送出部、例えば、図５に示される演算処理部１５と同様な、上述の当該フレーム期間分とフリッカ補正信号送出部から送出されるフリッカ補正信号との演算処理を行って、フリッカ成分についての補正が行われた１フレーム期間分の補正ディジタル映像信号を形成する演算処理部、及び、例えば、図５に示される補正誤差検出部１６と同様な、上述の当該フレーム期間分に先立つ１フレーム期間分について得られた１フレーム期間分の補正ディジタル映像信号と当該フレーム期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとされる当該フレーム期間分についての補正誤差信号を得てフリッカ補正信号送出部に供給して、フリッカ補正信号送出部がフリッカ補正信号を補正誤差信号に応じて補正誤差を低減させるものとして得るようになす補正誤差検出部を備えて構成される。
フリッカ補正回路６８においては、図５に示されるフリッカ補正回路１２において、ディジタル映像信号ＤＶにそれに含まれるフリッカ成分を低減させるフリッカ補正が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸが得られるのと同様にして、Ａ／Ｄ変換部６５から得られるディジタル映像信号ＤＶＧにそれに含まれるフリッカ成分を低減させるフリッカ補正処理が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸＧが得られる。また、フリッカ補正回路６９においては、図５に示されるフリッカ補正回路１２において、ディジタル映像信号ＤＶにそれに含まれるフリッカ成分を低減させるフリッカ補正が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸが得られるのと同様にして、Ａ／Ｄ変換部６６から得られるディジタル映像信号ＤＶＢにそれに含まれるフリッカ成分を低減させるフリッカ補正処理が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸＢが得られる。さらに、フリッカ補正回路７０においては、図５に示されるフリッカ補正回路１２において、ディジタル映像信号ＤＶにそれに含まれるフリッカ成分を低減させるフリッカ補正が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸが得られるのと同様にして、Ａ／Ｄ変換部６７から得られるディジタル映像信号ＤＶＲにそれに含まれるフリッカ成分を低減させるフリッカ補正処理が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸＲが得られる。
なお、フリッカ補正回路６８，６９，７０の夫々においては、図５に示されるフリッカ補正回路１２に供給されるフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲに夫々対応するフリッカ情報信号及びフレーム情報信号が、後述されるシステムコントローラ８０から供給される。
フリッカ補正回路６８，６９，７０から得られる補正ディジタル映像信号ＤＶＸＧ，ＤＶＸＢ，ＤＶＸＲは、信号処理部７１に供給される。信号処理部７１は、補正ディジタル映像信号ＤＶＸＧ，ＤＶＸＢ，ＤＶＸＲに基づく、例えば、ＮＴＳＣ（National Television System Committee) 方式に準拠したカラー映像信号ＳＶＣを形成して、それを出力映像信号として送出する。
上述の撮像光学系６１，撮像素子部６２，６３，６４、Ａ／Ｄ変換部６５，６６，６７、フリッカ補正回路６８，６９，７０、及び、信号処理部７１の夫々は、それらの全体に対する制御を行うものとして設けられたシステムコントローラ８０による動作制御が行われる。システムコントローラ８０には、入力操作部８１が接続されていて、入力操作部８１における操作に応じたコマンドＣＤが入力操作部８１からシステムコントローラ８０に供給され、システムコントローラ８０は、入力操作部８１からのコマンドＣＤに従った制御を行う。例えば、前述のシステムコントローラ８０からフリッカ補正回路６８，６９，７０の夫々にフリッカ情報信号及びフレーム情報信号が供給される制御動作も、入力操作部８１からのコマンドＣＤに従って行われる。
このような図１４に示される撮像装置１００にあっては、各々が多数の光電変換画素が配列配置された撮像面部を有して成る撮像素子部６２，６３，６４からの緑色，青色及び赤色撮像出力信号ＳＧ，ＳＢ，ＳＲに基づくディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲを形成し、それらのディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲについてのフリッカ成分を低減させるフリッカ補正処理を行って出力映像信号を得るにあたり、ディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲの夫々についてのフリッカ補正処理が、上記フリッカ補正回路６８，６９，７０により行われる。
その結果、この撮像装置１００によれば、フリッカ補正信号とディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲの夫々の各フレーム期間分との演算処理を行うことにより、フリッカ成分についての補正が行われた１フレーム期間分の補正ディジタル映像信号ＤＶＸＧ，ＤＶＸＢ，ＤＶＸＲを形成するにあたり、フリッカ補正信号がフリッカ成分についての補正誤差を低減させるものとされるので、ディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲの夫々がフレーム期間等を異にする複数の映像信号のいずれである場合にも、あるいは、ディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲの夫々に含まれるフリッカ成分がその繰返し周期を異にする複数のフリッカ成分のいずれである場合にも、フリッカ成分が効果的に低減された補正ディジタル映像信号ＤＶＸＧ，ＤＶＸＢ，ＤＶＸＲが得られ、ディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲの夫々に含まれるフリッカ成分の低減が的確かつ効果的に果たされることになる。
なお、本発明は、図面を参照して説明した上述の実施例に限定されるものではなく、添付の請求の範囲及びその主旨を逸脱することなく、様々な変更、置換又はその同等のものを行うことができることは当業者にとって明らかである。
本発明に係るフリッカ補正方法は、例えば図５に示すような構成のフリッカ補正回路１２により実施される。
図５は、本発明に係るフリッカ補正回路１２の一例を、それが接続された映像信号生成部１１と共に示している。
この図５に示される実施の形態にあっては、例えば、カラービデオカメラ等の撮像装置を含んだものとされる映像信号生成部１１から、フレーム期間が連なって構成されてフリッカ成分を含んだディジタル映像信号ＤＶと、例えば、撮像装置により撮像される被写体の照明を行う蛍光灯についての交流電源周波数（蛍光灯の輝度変動周期の２倍の逆数）、及び、ディジタル映像信号ＤＶのフレームレート及びラインレート等に応じたものとされる、ディジタル映像信号ＤＶに含まれるフリッカ成分の周期をあらわすフリッカ情報信号ＤＦＩと、ディジタル映像信号ＤＶのフレーム周期をあらわすフレーム情報信号ＤＦＲとが送出される。
これらのディジタル映像信号ＤＶとフリッカ情報信号ＤＦＩとフレーム情報信号ＤＦＲが、映像信号生成部１１からフリッカ補正回路１２に供給される。
フリッカ補正回路１２は、補正データアドレス算出部１７、補正データメモリ１８及びフリッカ補正信号形成部１９からなるフリッカ補正信号送出部１３と、演算処理部１５及び補正誤差検出部１６を備える。
このフリッカ補正回路１２にあっては、映像信号生成部１１からのディジタル映像信号ＤＶが、フリッカ補正信号送出部１３，演算処理部１５及び補正誤差検出部１６の夫々に供給される。演算処理部１５からは、後述されるようにして、各フレーム期間分毎にフリッカ成分を低減させるフリッカ補正が行われた補正ディジタル映像信号ＤＶＸが得られ、斯かる補正ディジタル映像信号ＤＶＸは、１フレーム期間分ずつ順次フリッカ補正回路１２から出力信号として送出されるとともに、フリッカ補正回路１２内の補正誤差検出部１６に供給される。
また、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲが、フリッカ補正信号送出部１３及び補正誤差検出部１６に供給される。補正誤差検出部１６においては、具体的な構成例が示されて後述されるようにして、補正ディジタル映像信号ＤＶＸの各フレーム期間分に関するフリッカ成分についての補正誤差に応じた補正誤差信号ＤＥＲが得られ、それがフリッカ補正信号送出部１３に供給される。
フリッカ補正信号送出部１３においては、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲと補正誤差検出部１６からの補正誤差信号ＤＥＲとが、補正データアドレス算出部１７に供給される。そして、補正データアドレス算出部１７において、具体的な構成例が示されて後述されるようにして、ディジタル映像信号ＤＶの各フレーム期間分を対象としたもとでの、補正データメモリ１８におけるメモリアドレスをあらわすメモリアドレス信号ＤＡＬが送出され、そのメモリアドレス信号ＤＡＬが補正データメモリ１８に供給される。
補正データメモリ１８には、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分を、各フレーム期間分を形成する複数のライン期間分の夫々毎に低減させるための補正データが格納されている。ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分は、ディジタル映像信号ＤＶの輝度レベルについての実質的に正弦波状の変化として現れることになり、それゆえ、正弦波信号によって近似される。そして、補正データメモリ１８は、例えば、図２に示すように、横軸に位相がとられ、縦軸にレベルがとられてあらわされるグラフに示される１／４周期分の正弦波信号についての多数のサンプル点の夫々におけるレベルをあらわすデータが、それらの各々に対応するメモリアドレスをもって補正データとして格納されているものとされる。
補正データメモリ１８からは、それに格納された補正データのうちの、補正データアドレス算出部１７において算出されて補正データメモリ１８に供給されるメモリアドレス信号ＤＡＬがあらわすメモリアドレスに該当するものが読み出され、それが補正データＤＬＦとしてフリッカ補正信号形成部１９に供給される。フリッカ補正信号形成部１９は、映像信号生成部１１からのディジタル映像信号ＤＶの各フレーム期間分と補正データメモリ１８からの補正データＤＬＦとに基づき、補正データＤＬＦがあらわす補正レベルに、ディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々に含まれる複数の画素分の夫々毎のレベル調整を施し、調整された補正レベルを有して、ディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するものとされた、フリッカ補正信号ＤＣＵを順次形成する。そして、フリッカ補正信号形成部１９から得られるフリッカ補正信号ＤＣＵは、フリッカ補正信号送出部１３から送出されて、演算処理部１５に供給される。
演算処理部１５は、映像信号生成部１１からのディジタル映像ＤＶの各フレーム期間分毎に、それを形成する複数のライン期間分の夫々における各画素分とフリッカ補正信号送出部１３から送出されたフリッカ補正信号ＤＣＵとの演算処理を実行して、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分を、当該各フレーム期間分を形成する複数のライン期間分の夫々毎に低減させるフリッカ補正を行い、フリッカ補正が行われた補正ディジタル映像信号ＤＶＸを１フレーム期間ずつ順次導出する。このようにして、演算処理部１５から１フレーム期間ずつ順次導出される補正ディジタル映像信号ＤＶＸは、フリッカ補正回路１２からその出力信号として送出されるとともに、フリッカ補正回路１２内の補正誤差検出部１６に供給される。
補正誤差検出部１６は、演算処理部１５から１フレーム期間ずつ順次供給される補正ディジタル映像信号ＤＶＸ，映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲ、及び、映像信号生成部１１からのディジタル映像信号ＤＶに基づいて、補正ディジタル映像信号ＤＶＸの各フレーム期間分に関するフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じた補正誤差信号ＤＥＲを得て、それをフリッカ補正信号送出部１３における補正データアドレス算出部１７に供給する。そして、補正誤差検出部１６は、このようにして補正データアドレス算出部１７に補正誤差信号ＤＥＲを供給することにより、その後補正データアドレス算出部１７により算出されるメモリアドレス信号ＤＡＬが、補正誤差検出部１６において検出される補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差を低減させるものとなるようにする。
このことは、補正誤差検出部１６から得られる補正誤差信号ＤＥＲが、フリッカ補正信号送出部１３からのフリッカ補正信号ＤＣＵを、当該補正誤差信号ＤＥＲに応じて補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差を低減させるものとして得るものとなっていること、さらには、補正誤差検出部１６が、フリッカ補正信号送出部１３を、それからのフリッカ補正信号ＤＣＵを補正誤差信号ＤＥＲに応じて補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差を低減させるものとして得るようにしていることに他ならない。
ここで、フリッカ補正信号送出部１３における補正データアドレス算出部１７の具体的な構成例について、図７を参照して説明する。この図７に示された補正データアドレス算出部１７は、 初期ラインアドレスデータ算出部２１、ラインアドレス増加量算出部２２及びラインアドレスデータ算出部２３からなる。
この補正データアドレス算出部１７では、初期ラインアドレスデータ算出部２１において、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲと補正誤差検出部１６から得られる補正誤差信号ＤＥＲとに基づき、ディジタル映像信号ＤＶの各フレーム期間分における最初のライン期間分に対応するメモリアドレスが算出され、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＡａが形成される。また、それとともに、ラインアドレス増加量算出部２２において、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲに基づき、ディジタル映像信号ＤＶの１フレーム期間分における１ライン期間分毎のメモリアドレスの増加量が算出され、算出されたメモリアドレスの増加量をあらわすメモリアドレス単位増信号ＤＡｂが形成される。
さらに、図７に示された補正データアドレス算出部１７の具体的な構成例にあっては、ラインアドレスデータ算出部２３において、初期ラインアドレスデータ算出部２１からのメモリアドレス信号ＤＡａとラインアドレス増加量算出部２２からのメモリアドレス単位増信号ＤＡｂとに基づいて、ディジタル映像信号ＤＶの各フレーム期間分における各ライン期間分に対応するメモリアドレスが算出され、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＡＬが形成される。このようにして形成されるメモリアドレス信号ＤＡＬが、ラインアドレスデータ算出部２３から送出されて、補正データメモリ１８に供給される。
すなわち、この補正データアドレス算出部１７では、注目するフレームの先頭ラインのアドレスを電源周波数とフレームレートから計算し、そのアドレスに１ライン進むごとのアドレス増加量を加算することで現在のラインでのアドレスを算出する。
具体的には電源周波数が５０Ｈｚ、フレームレートが３０Ｈｚ、撮像素子の垂直方向のクロック数が１１２５ｃｌｋである場合に、フリッカの１回の明暗の周期Ｔは、次の式１に示すように、
Ｔ＝３０Ｈｚ×１１２５ｃｌｋ／（５０Ｈｚ×２）
＝３３７．５［ｃｌｋ］） ・・・式１
３３７．５ラインとなる。また、システム内部のＲＯＭには１周期を５１２分割したフリッカデータが保持されており、１ライン進むごとにＲＯＭのアドレスは、次の式２に示すように、
５１２／３３７．５＝１．５１７０３ ・・・式２
約１．５１７０３だけ増えることになる。つまり、先頭ラインでの補正波アドレスが０のとき、１００ライン進むとそのラインでのアドレスは、次の式３に示すように、
０＋１．５１７０３×１００≒１５２ ・・・式３
１５２となる。
次に、フリッカ補正信号送出部１３におけるフリッカ補正信号形成部１９の具体的な構成例について図８を参照して説明する。この図８に示されたフリッカ補正信号形成部１９は、補正レベル信号形成部２４と画素フリッカ補正信号形成部２５からなる。このフリッカ補正信号形成部１９では、補正レベル信号形成部２４において、補正データメモリ１８からの、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分を各フレーム期間分における各ライン期間分毎に低減させるための補正データである、補正データＤＬＦがあらわす補正レベルを有した補正レベル信号ＤＣＬが形成される。また、画素フリッカ補正信号形成部２５には、ディジタル映像信号ＤＶと補正レベル信号形成部２４からの補正レベル信号ＤＣＬとが供給される。そして、画素フリッカ補正信号形成部２５において、補正レベル信号ＤＣＬに、ディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々に含まれる複数の画素分の夫々毎のレベル調整が施されて、ディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応する画像フリッカ補正信号が形成され、その画像フリッカ補正信号がフリッカ補正信号ＤＣＵとして送出される。
上述の画素フリッカ補正信号形成部２５における、補正レベル信号ＤＣＬに対するディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々に含まれる複数の画素分の夫々毎のレベル調整は、例えば、補正レベル信号ＤＣＬのレベルが各画素分の輝度レベルに比例するものとなるように行われる。各画素分の輝度レベルと当該画素分に対応するフリッカ成分の輝度レベルとの関係が比例関係となる傾向が実測されているからである。
このフリッカ補正回路１２における補正誤差検出部１６では、図９に示すアルゴリズムを用いて補正誤差の検出を行う。
すなわち、「ｎフレーム目の補正画像」の出力後、その「ｎフレーム目の補正画像」に対してｎ＋１フレーム目のフリッカの状態を予測してフリッカ成分を付加する。このようにしてできた画像をここでは「画像Ａ」とする。同時に、ｎ＋１フレーム目のフリッカ状態を予測し、さらにアドレスをずらしたフリッカ成分を付加して作られる画像を「画像Ｂ」とする。これらの２枚の画像とフリッカ成分を含んだ「ｎ＋１フレーム目の画像」との差分を取ると、「画像Ａ」においては被写体の移動分のみが差分画像として出力されるが、「画像Ｂ」においては被写体の移動分とフリッカ成分の両方が差分画像として出力されるため、それぞれの差分値を比較すると「画像Ａ」での差分値が小さくなる。逆に考え、「画像Ｂ」から求めた差分値が「画像Ａ」からのそれよりも小さくなった場合はアドレスをずらしたほうが正しくフリッカを予測していると考えられる。つまり、差分値が小さいほうが正しくフリッカを予測しているので、差分値が小さくなる方向へアドレスをずらしていくことで最終的にはある範囲内で補正誤差を収束させることができる。
ここで、上記補正誤差検出部１６の具体的な構成例について図１０を参照して説明する。この図１０に示された補正誤差検出部１６は、上記映像信号生成部１１からフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲと補正誤差信号ＤＥＲが供給されるフリッカデータアドレス算出部３１、フリッカデータアドレス算出部３１からメモリアドレス信号ＤＤＬが供給されるアドレス変換部３２，３３、フリッカデータを格納したフリッカデータメモリ３４，３５、上記フリッカ補正回路１２によりフリッカ補正された補正ディジタル映像信号ＤＶＸが供給されるフリッカ信号形成部３６，４０及び演算処理部３７，４１、演算処理部３７，４１からフリッカ付加ディジタル映像信号ＤＶＸＰ，ＤＶＸＮが供給されるライン積分器３８，４２、各ライン積分器３８，４２により積分されたライン積分出力信号ＤＩＰ，ＤＩＮが供給されるメモリ３９，４３、上記映像信号生成部１１からディジタル映像信号ＤＶが供給されるライン積分器４５及び読出制御信号形成部４６、ライン積分器４５により積分されたライン積分出力信号ＤＩＶ及び各メモリ３９，４３から読み出されたライン積分出力信号ＤＩＰ，ＤＩＮが供給される差分検出器４７，４８、各差分検出器４７，４８により検出された差分信号ＳＰ，ＳＮが供給される積分器４９，５１、各積分器４９，５１により得られた積分データＳＰＩ，ＳＮＩが供給される比較器５０などを備え、上記読出制御信号形成部４６により各メモリ３９，４３の制御が行われるとともに、上記比較器４７による比較出力として得られる補正誤差信号ＤＥＲがフリッカデータアドレス算出部３１に供給されるようになっている。
この補正誤差検出部１６におけるフリッカデータアドレス算出部３１では、具体的な構成例が示されて後述されるようにして、補正ディジタル映像信号ＤＶＸの各フレーム期間分を対象としたもとでの、フリッカデータメモリ３４及びフリッカデータメモリ３５の夫々におけるメモリアドレスをあらわすメモリアドレス信号ＤＤＬが送出され、そのメモリアドレス信号ＤＤＬがアドレス変換部３２及びアドレス変換部３３の夫々に供給される。アドレス変換部３２においては、メモリアドレス信号ＤＤＬがあらわすメモリアドレスが、それに予め設定された所定アドレス量が加えられて、所定アドレス量だけ前進方向に移動せしめられたものとされる前進変換メモリアドレスに変換され、その前進変換メモリアドレスをあらわす変換メモリアドレス信号ＤＰＬが形成される。そして、アドレス変換部３２から得られる変換メモリアドレス信号ＤＰＬが、フリッカデータメモリ３４に供給される。また、アドレス変換部３３においては、メモリアドレス信号ＤＤＬがあらわすメモリアドレスが、それから予め設定された所定アドレス量が減じられて、後退方向に移動せしめられたものとされる後退変換メモリアドレスに変換され、その後退変換メモリアドレスをあらわす変換メモリアドレス信号ＤＮＬが形成される。そして、アドレス変換部３３から得られる変換メモリアドレス信号ＤＮＬが、フリッカデータメモリ３５に供給される。
ここで、電源周波数が５０［Ｈｚ］、フレームレートが３０［Ｈｚ］、センサの垂直方向のクロック数が１１２５［ｃｌｋ］、ＲＯＭに保持されているデータが５１２で１周期である場合、ｎフレーム目の一番初めのラインでのフリッカ成分のアドレスが０のとき、ｎ＋１フレーム目の一番初めのラインでのアドレスは１７１（（０＋１１２５×５１２／３３７．５）％５１２＝１７１）となる。そして、アドレス変換部３２，３３において予め設定される所定アドレス量は、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分の周期の１／２に対応する量より少とされればよく、具体的に３３７．５であれば１６８より小さければ良い。また、ずらす量は小さければ小さいほど精度は良くなるはずであるが補正結果の判定においては被写体の動きの影響もありずらす量が小さいと補正誤差に誤検出が起きる可能性があり、実際にあたっては、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分の周期の１／１６程度に対応する量とされることが望ましい。
フリッカデータメモリ３４及びフリッカデータメモリ３５の夫々には、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分に相当するフリッカ成分をあらわすフリッカデータが格納されている。ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分は、ディジタル映像信号ＤＶの輝度レベルについての実質的に正弦波状の変化として現れることになり、それゆえ、正弦波信号によって近似されるので、フリッカデータメモリ３４及びフリッカデータメモリ３５の夫々は、例えば、図６に示されるものと同様な１／４周期分の正弦波信号についての多数のサンプル点の夫々におけるレベルをあらわすデータが、それらの各々に対応するメモリアドレスをもってフリッカデータとして格納されているものとされる。
フリッカデータメモリ３４からは、それに格納されたフリッカデータのうちの、アドレス変換部３２において得られる変換メモリアドレス信号ＤＰＬがあらわす前進変換メモリアドレスに該当するものが読み出され、それがフリッカデータＤＦＰとしてフリッカ信号形成部３６に供給される。フリッカ信号形成部３６には、演算処理部１５から１フレーム期間分が順次連なるものとして送出される補正ディジタル映像信号ＤＶＸも供給され、フリッカ信号形成部３６は、補正ディジタル映像信号ＤＶＸの各フレーム期間分とフリッカデータメモリ３４からのフリッカデータＤＦＰとに基づき、フリッカデータＤＦＰがあらわすフリッカレベルに、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々に含まれる複数の画素分の夫々毎のレベル調整を施し、調整されたフリッカレベルを有して、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するフリッカ成分をあらわすものとされた、フリッカ信号ＤＵＰを順次形成する。そして、フリッカ信号形成部３６から得られるフリッカ信号ＤＵＰは演算処理部３７に供給される。
演算処理部３７には、演算処理部１５から１フレーム期間分が順次連なるものとして送出される補正ディジタル映像信号ＤＶＸも供給され、演算処理部３７は、演算処理部１５からの補正ディジタル映像信号ＤＶＸの各フレーム期間分毎に、それを形成する複数のライン期間分の夫々における各画素分とフリッカ信号形成部３６からのフリッカ信号ＤＵＰとの演算処理を実行して、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に、フリッカ信号ＤＵＰがあらわすフリッカ成分を付加するフリッカ付加を行い、フリッカ付加が行われたフリッカ付加ディジタル映像信号ＤＶＸＰを１フレーム期間ずつ順次導出する。このようにして得られるフリッカ付加ディジタル映像信号ＤＶＸＰの各フレーム期間分は、補正ディジタル映像信号ＤＶＸの１フレーム期間分に、それに対応するディジタル映像信号ＤＶの１フレーム期間分の次の１フレーム期間分に含まれるフリッカ成分として予測したフリッカ成分を付加することにより得られるものとなる。
そして、演算処理部３７から１フレーム期間ずつ順次導出されるフリッカ付加ディジタル映像信号ＤＶＸＰは、ライン積分部３８に供給される。ライン積分部３８は、演算処理部３７からのフリッカ付加ディジタル映像信号ＤＶＸＰの各フレーム期間分を形成する複数のライン期間分の夫々についての積分動作を行い、ライン積分出力信号ＤＩＰを得て、それをメモリ３９に供給する。メモリ３９は、ライン積分部３８からのライン積分出力信号ＤＩＰを順次格納して保持する。
一方、フリッカデータメモリ３５からは、それに格納されたフリッカデータのうちの、アドレス変換部３３において得られる変換メモリアドレス信号ＤＮＬがあらわす後退変換メモリアドレスに該当するものが読み出され、それがフリッカデータＤＦＮとしてフリッカ信号形成部４０に供給される。フリッカ信号形成部４０には、演算処理部１５から１フレーム期間分が順次連なるものとして送出される補正ディジタル映像信号ＤＶＸも供給され、フリッカ信号形成部４０は、補正ディジタル映像信号ＤＶＸの各フレーム期間分とフリッカデ−タメモリ３５からのフリッカデータＤＦＮとに基づき、フリッカデータＤＦＮがあらわすフリッカレベルに、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々に含まれる複数の画素分の夫々毎のレベル調整を施し、調整されたフリッカレベルを有して、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するフリッカ成分をあらわすものとされた、フリッカ信号ＤＵＮを順次形成する。そして、フリッカ信号形成部４０から得られるフリッカ信号ＤＵＮは演算処理部４１に供給される。
演算処理部４１には、演算処理部１５から１フレーム期間分が順次連なるものとして送出される補正ディジタル映像信号ＤＶＸも供給され、演算処理部４１は、演算処理部１５からの補正ディジタル映像信号ＤＶＸの各フレーム期間分毎に、それを形成する複数のライン期間分の夫々における各画素分とフリッカ信号形成部４０からのフリッカ信号ＤＵＮとの演算処理を実行して、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に、フリッカ信号ＤＵＮがあらわすフリッカ成分を付加するフリッカ付加を行い、フリッカ付加が行われたフリッカ付加ディジタル映像信号ＤＶＸＮを１フレーム期間ずつ順次導出する。このようにして得られるフリッカ付加ディジタル映像信号ＤＶＸＮの各フレーム期間分は、補正ディジタル映像信号ＤＶＸの１フレーム期間分に、それに対応するディジタル映像信号ＤＶの１フレーム期間分の次の１フレーム期間分に含まれるフリッカ成分として予測したフリッカ成分を付加することにより得られるものとなる。
そして、演算処理部４１から１フレーム期間ずつ順次導出されるフリッカ付加ディジタル映像信号ＤＶＸＮは、ライン積分部４２に供給される。ライン積分部４２は、演算処理部４１からのフリッカ付加ディジタル映像信号ＤＶＸＮの各フレーム期間分を形成する複数のライン期間分の夫々についての積分動作を行い、ライン積分出力信号ＤＩＮを得て、それをメモリ４３に供給する。メモリ４３は、ライン積分部４２からのライン積分出力信号ＤＩＮを順次格納して保持する。
ここで、ライン積分部３８，４２は、演算処理部３７，４１からのフリッカ付加ディジタル映像信号ＤＶＸＰ，ＤＶＸＮの各フレーム期間分を形成する複数のライン期間分の夫々、すなわち、ある領域だけ切り出し、水平方向へ積分しライン毎に保存する。ここでの領域とは水平方向には取得される画像の範囲であれば任意の値を取ることが可能であり、広くとることで補正結果の判定の精度を上げることができる。垂直方向には１画面内に入るフリッカの明暗の周期の整数倍とすれば良いが、１画面内にフリッカの明暗の１周期分が含まれない場合は周期の半分でも良い。具体的には水平方向に１０００画素分、垂直方向に６７５画素分（３３７．５×２）の１０００×６７５などとすることができる。
また、図１０に示された補正誤差検出部１６の具体的な構成例にあっては、映像信号生成部１１からのディジタル映像信号ＤＶが、ライン積分部４５及び読出制御信号形成部４６に供給される。
読出制御信号形成部４６は、演算処理部３７からのフリッカ付加ディジタル映像信号ＤＶＸＰの各フレーム期間分、例えば、ｎ番目（ｎは正整数）のフレーム期間分、及び、それに対応する演算処理部４１からのフリッカ付加ディジタル映像信号ＤＶＸＮのｎ番目のフレーム期間分に対して、タイミング的にそれらの次のフレーム期間分となる、ディジタル映像信号ＤＶのｎ＋１番目のフレーム期間分が到来したとき、メモリ読出制御信号ＱＭを送出して、それをメモリ３９及びメモリ４３の夫々に供給する。それにより、メモリ３９から、フリッカ付加ディジタル映像信号ＤＶＸＰのｎ番目のフレーム期間分に基づくライン積分出力信号ＤＩＰが、順次読み出されて差分検出部４７に供給され、また、メモリ４３から、フリッカ付加ディジタル映像信号ＤＶＸＮのｎ番目のフレーム期間分に基づくライン積分出力信号ＤＩＮが、順次読み出されて差分検出部４８に供給される。
また、このとき、ライン積分部４５は、ディジタル映像信号ＤＶのｎ＋１番目のフレーム期間分を形成する複数のライン期間分の夫々についての積分動作を行い、ライン積分出力信号ＤＩＶを得て、それを差分検出部４７及び差分検出部４８の夫々に供給する。
それにより、差分検出部４７は、メモリ３９から読み出されたフリッカ付加ディジタル映像信号ＤＶＸＰのｎ番目のフレーム期間分に基づくライン積分出力信号ＤＩＰとライン積分部４５からのディジタル映像信号ＤＶのｎ＋１番目のフレーム期間分に基づくライン積分出力信号ＤＩＶとの間の差分を検出し、検出された差分をあらわす差分信号ＳＰを形成して、それを積分部４９に供給する。積分部４９は、差分信号ＳＰがあらわす差分の絶対値に各フレーム期間に亙る積分処理を施すことにより得られる積分出力信号ＳＰＩを、比較部５０に供給する。
同様に、差分検出部４８は、メモリ４３から読み出されたフリッカ付加ディジタル映像信号ＤＶＸＮのｎ番目のフレーム期間分に基づくライン積分出力信号ＤＩＮとライン積分部４５からのディジタル映像信号ＤＶのｎ＋１番目のフレーム期間分に基づくライン積分出力信号ＤＩＶとの間の差分を検出し、検出された差分をあらわす差分信号ＳＮを形成して、それを積分部５１に供給する。積分部５１は、差分信号ＳＮがあらわす差分の絶対値に各フレーム期間に亙る積分処理を施すことにより得られる積分出力信号ＳＮＩを、比較部５０に供給する。
このようにして、比較部５０に供給される積分部４９からの積分出力信号ＳＰＩ及び積分部５１からの積分出力信号ＳＮＩの夫々は、演算処理部１５から得られる補正ディジタル映像信号ＤＶＸの各フレーム期間分に予測されたフリッカ成分が付加されたものと、実際に到来するフリッカ成分を含んだディジタル映像信号ＤＶの各フレーム期間分との差に応じたものであり、演算処理部１５から得られる補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差をあらわしている。従って、フリッカデータアドレス算出部３１から積分部４９及び積分部５１までの各部は、それらの全体で、演算処理部１５から得られる補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差を検出していることになる。
そして、比較部５０は、積分部４９からの積分出力信号ＳＰＩと積分部５１からの積分出力信号ＳＮＩとを比較して、両者についての大小関係を判断し、その判断結果を補正誤差信号ＤＥＲとして送出する。それにより、比較部５０から送出される補正誤差信号ＤＥＲは、フリッカデータアドレス算出部３１から積分部４９及び積分部５１までの全体によって検出された、演算処理部１５から得られる補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差に応じたものであって、フリッカ補正信号送出部１３から得られるフリッカ補正信号ＤＣＵを、当該補正誤差信号ＤＥＲに応じて補正ディジタル映像信号ＤＶＸの各フレーム期間分におけるフリッカ成分についての補正誤差を低減させるものとなす役割を果たしている。
ここで、フリッカデータアドレス算出部３１の具体的な構成例について図１１を参照して説明する。この図１１に示されたフリッカデータアドレス算出部３１は、初期ラインアドレスデータ算出部５５、ラインアドレス増加量算出部５６及びラインアドレス増加量算出部５６からなる。このフリッカデータアドレス算出部３１では、初期ラインアドレスデータ算出部５５において、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲと比較部５０から得られる補正誤差信号ＤＥＲとに基づき、演算処理部１５から得られる補正ディジタル映像信号ＤＶＸの各フレーム期間分における最初のライン期間分に対応するメモリアドレスが算出され、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＤａが形成される。また、それとともに、ラインアドレス増加量算出部５６において、映像信号生成部１１からのフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲに基づき、補正ディジタル映像信号ＤＶＸの１フレーム期間分における１ライン期間分毎のメモリアドレスの増加量が算出され、算出されたメモリアドレスの増加量をあらわすメモリアドレス単位増信号ＤＤｂが形成される。
さらに、図１１に示したフリッカデータアドレス算出部３１の具体的な構成例にあっては、ラインアドレスデータ算出部５７において、初期ラインアドレスデータ算出部５５からのメモリアドレス信号ＤＤａとラインアドレス増加量算出部５６からのメモリアドレス単位増信号ＤＤｂとに基づいて、補正ディジタル映像信号ＤＶＸの各フレーム期間分における各ライン期間分に対応するメモリアドレスが算出され、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＤＬが形成される。このようにして形成されるメモリアドレス信号ＤＤＬが、ラインアドレスデータ算出部５７から送出されて、アドレス変換部３２及びアドレス変換部３３の夫々に供給される。
上述の如き構成のフリッカ補正回路１２では、フレーム期間分が連なって構成されてフリッカ成分を含むものとされたディジタル映像信号ＤＶにおける各フレーム期間分について、フリッカ補正信号送出部１３により当該フレーム期間分に含まれるフリッカ成分に対応するフリッカ補正信号ＤＣＵが形成され、そのフリッカ補正信号ＤＣＵと当該フレーム期間分との演算処理を演算処理部１５で行うことにより、フリッカ成分についての補正が行われた１フレーム期間分の補正ディジタル映像信号ＤＶＸが形成される。その際、補正誤差検出部１６により、当該フレーム期間分に含まれるフリッカ成分に対応するフリッカ補正信号ＤＣＵが当該フレーム期間分に先立つ１フレーム期間分について得られた１フレーム期間分の補正ディジタル映像信号ＤＶＸと当該フレーム期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じた補正誤差信号ＤＥＲを得て、その補正誤差信号ＤＥＲに応じてフリッカ成分についての補正誤差を低減させた補正ディジタル映像信号ＤＶＸが形成される。
このフリッカ補正回路１２におけるフリッカ補正は、図１２のフローチャートに示す手順に従って行われる。
すなわち、先ず、ステップＳ１では、フリッカ補正信号送出部１３の補正データアドレス算出部１７において、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分を、各フレーム期間分を形成する複数のライン期間分の夫々毎に低減させるための補正データＤＬＦを補正データメモリ１８から読み出すためのメモリアドレスを算出し、次のステップＳ２において、上記補正データアドレス算出部１７で算出したメモリアドレスをあらわすメモリアドレス信号ＤＡＬに従って上記補正データメモリ１８から補正データＤＬＦを読み出す。
次のステップＳ３では、フリッカ補正信号形成部１９において、映像信号生成部１１からのフリッカ成分を含んだディジタル映像信号ＤＶの各フレーム期間分と補正データメモリ１８から読み出された補正データＤＬＦとに基づき、ディジタル映像信号ＤＶの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するフリッカ補正信号ＤＣＵを順次形成する。
そして、次のステップＳ４では、演算処理部１５において、上記フリッカ補正信号送出部１３のフリッカ補正信号形成部１９により形成されたフリッカ補正信号ＤＣＵを用いて、映像信号生成部１１からのディジタル映像ＤＶに含まれるフリッカ成分を低減させるフリッカ補正を行い、フリッカ補正された補正ディジタル映像信号ＤＶＸを形成する。
次に、ステップＳ５では、補正誤差検出部１６のフリッカデータアドレス算出部３１において、フリッカデータＤＦＰ，ＤＦＮを格納したフリッカデータメモリ３４，３５から次のフレームの各ライン期間分に対応するフリッカデータを読み出すためのメモリアドレスを算出して、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＤＬを形成する。
そして、ステップＳ６Ａでは、アドレス変換部３２において、メモリアドレス信号ＤＤＬがあらわすメモリアドレスを所定アドレス量だけ前進方向に移動させた前進変換メモリアドレスに変換し、その前進変換メモリアドレスをあらわす変換メモリアドレス信号ＤＰＬを形成し、次のステップＳ７Ａでは、この変換メモリアドレス信号ＤＰＬがあらわす前進変換メモリアドレスに該当するフリッカデータＤＦＰをフリッカデータメモリ３４から読み出す。
次のステップＳ８Ａでは、フリッカ信号形成部３６において、上記演算処理部１５により得られた補正ディジタル映像信号ＤＶＸの各フレーム期間分とフリッカデーメモリ３４からのフリッカデータＤＦＰとに基づき、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するフリッカ成分をあらわすフリッカ信号ＤＵＰを形成する。
次のステップＳ９Ａでは、演算処理部３７において、演算処理部１５からの補正ディジタル映像信号ＤＶＸのフレーム期間分を形成する複数のライン期間分の夫々における各画素分に、フリッカ信号形成部３６からのフリッカ信号ＤＵＰがあらわすフリッカ成分を付加したフリッカ付加ディジタル映像信号ＤＶＸＰを導出する。
次のステップＳ１０Ａでは、演算処理部３７から導出されたフリッカ付加ディジタル映像信号ＤＶＸＰの各フレーム期間分を形成する複数のライン期間分の夫々についてライン積分部３８により積分し、得られるライン積分出力信号ＤＩＰをメモリ３９に格納して保持する。
次のステップＳ１１Ａでは、差分検出部４７において、メモリ３９から読み出されたフリッカ付加ディジタル映像信号ＤＶＸＰの現フレームのライン積分出力信号ＤＩＰとライン積分部４５からのディジタル映像信号ＤＶの次フレームのライン積分出力信号ＤＩＶとの間の差分を検出し、検出された差分をあらわす差分信号ＳＰを形成する。
次のステップＳ１２Ａでは、積分部４９において、上記差分検出部４７により得られた差分信号ＳＰがあらわす差分の絶対値に各フレーム期間に亘る積分処理を施すことにより積分出力信号ＳＰＩを得る。
また、ステップＳ６Ｂでは、アドレス変換部３3において、メモリアドレス信号ＤＤＬがあらわすメモリアドレスを所定アドレス量だけ後退方向に移動させた後退変換メモリアドレスに変換し、その後退変換メモリアドレスをあらわす変換メモリアドレス信号ＤＮＬを形成し、次のステップＳ７Ｂでは、この変換メモリアドレス信号ＤＮＬがあらわす前進変換メモリアドレスに該当するフリッカデータＤＮＰをフリッカデータメモリ３５から読み出す。
次のステップＳ８Ｂでは、フリッカ信号形成部４０において、上記演算処理部１５により得られた補正ディジタル映像信号ＤＶＸの各フレーム期間分とフリッカデーメモリ３５からのフリッカデータＤＮＰとに基づき、補正ディジタル映像信号ＤＶＸの各フレーム期間分を形成する複数のライン期間分の夫々における各画素分に対応するフリッカ成分をあらわすフリッカ信号ＤＵＮを形成する。
次のステップＳ９Ｂでは、演算処理部４１において、演算処理部１５からの補正ディジタル映像信号ＤＶＸのフレーム期間分を形成する複数のライン期間分の夫々における各画素分に、フリッカ信号形成部４０からのフリッカ信号ＤＵＮがあらわすフリッカ成分を付加したフリッカ付加ディジタル映像信号ＤＶＸＮを形成する。
次のステップＳ１０Ｂでは、演算処理部３７により形成されたフリッカ付加ディジタル映像信号ＤＶＸＮの各フレーム期間分を形成する複数のライン期間分の夫々についてライン積分部４２により積分し、得られるライン積分出力信号ＤＩＮをメモリ４３に格納して保持する。
次のステップＳ１１Ｂでは、差分検出部４８において、メモリ４３から読み出されたフリッカ付加ディジタル映像信号ＤＶＸＮの現フレームのライン積分出力信号ＤＩＮとライン積分部４８からのディジタル映像信号ＤＶの次フレームのライン積分出力信号ＤＩＶとの間の差分を検出し、検出された差分をあらわす差分信号ＳＮを形成する。
次のステップＳ１２Ｂでは、積分部５１において、上記差分検出部４８により得られた差分信号ＳＮがあらわす差分の絶対値に各フレーム期間に亘る積分処理を施すことにより積分出力信号ＳＮＩを得る。
そして、次のステップＳ１３では、比較部５０において、積分部４９からの積分出力信号ＳＰＩと積分部５１からの積分出力信号ＳＮＩとを比較して、ステップＳ１４において、両者についての大小関係を判断する。積分部４９からの積分出力信号ＳＰＩの方が大きい場合には、ステップＳ１５Ａにおいて、上記補正データアドレス算出部１７において算出するメモリアドレスを所定量だけ前進方向にずらし、また、積分部５１からの積分出力信号ＳＰＮの方が大きい場合には、ステップＳ１５Ｂにおいて、上記補正データアドレス算出部１７において算出するメモリアドレスを所定量だけ後退方向にずらす。
すなわち、上述の図９に示したアルゴリズムによって比較結果の小さいほうが正しいアドレスに近いと判断することができるので、その判断結果を補正誤差信号ＤＥＲとして上記補正データアドレス算出部１７に供給し、上記補正データアドレス算出部１７により算出する補正ディジタル映像信号ＤＶＸの各フレーム期間分における各ライン期間分に対応するメモリアドレスを上記補正誤差信号ＤＥＲに基づいて補正誤差が小さくなるようにずらす。
実際には、上記補正データアドレス算出部１７において、補正誤差信号ＤＥＲを基にフリッカ成分の周期の１／６４程度に相当するアドレス量をずらして、メモリアドレスを算出し、算出されたメモリアドレスをあらわすメモリアドレス信号ＤＡＬを形成する。上記補正データアドレス算出部１７において算出するメモリアドレスを大きくずらすことによって収束の時間も短くなるが、毎フレームでフリッカの補正波形の位相が大きくずれることになり画面にちらつきが生じるため、ずらす量を補正誤差検出回路１６で用いた量よりも小さくしちらつきを抑える。撮像している間、この補正誤差検出回路１６を常に動かすことで、電源周波数のゆらぎのための誤差や入力する実際のカメラのフレームレートのゆらぎによる誤差から生じるアドレス計算のずれによる影響を抑えることが可能である。
そして、このフリッカ補正回路１２では、図１２のフローチャートに示す手順に従ってフレーム毎にフリッカ補正を行うことにより、図１３のタイムチャートに示すように、ｎフレーム目のフリッカ補正の情報はｎ＋１フレーム目の画像と比較され、ｎ＋２フレーム目のフリッカ補正に反映されることになる。
このように、フリッカ補正信号ＤＣＵとディジタル映像信号ＤＶにおける各フレーム期間分との演算処理を行うことにより、フリッカ成分についての補正が行われた１フレーム期間分の補正ディジタル映像信号ＤＶＸを形成するにあたり、フリッカ補正信号ＤＣＵがフリッカ成分についての補正誤差を低減させるものとされるので、ディジタル映像信号ＤＶがフレーム期間等を異にする複数の映像信号のいずれである場合にも、あるいは、ディジタル映像信号ＤＶに含まれるフリッカ成分がその繰返し周期を異にする複数のフリッカ成分のいずれである場合にも、フリッカ成分が効果的に低減された補正ディジタル映像信号ＤＶＸが得られ、ディジタル映像信号ＤＶに含まれるフリッカ成分の低減が的確かつ効果的に果たされることになる。
このフリッカ補正回路１２では、以上のようにフリッカの補正を行うことでフリッカの除去された補正ディジタル映像信号ＤＶＸを取得することができる。
また、グローバルシャッタ方式の面フリッカの場合では、上記補正データアドレス算出部１７において、ライン毎にアドレスを計算せずにフレーム画像毎にアドレスを計算させることによって対応することができ、面フリッカを補正することができる。
なお、図５に示されるフリッカ補正回路１２の一例にあっては、フリッカ補正信号送出部１３が、フリッカ補正信号ＤＣＵを得るにあたり、ディジタル映像信号ＤＶの各フレーム期間分に含まれるフリッカ成分を、各フレーム期間分を形成する複数のライン期間分の夫々毎に低減させるための補正データが格納された補正データメモリ１８を用いるものとされているが、フリッカ補正信号を送出するフリッカ補正信号送出部は、斯かる構成をとるものに限られるものではなく、例えば、到来するフリッカ成分を含んだ映像信号に応じて、その都度フリッカ補正信号を形成するものであってもよい。また、図５に示されるフリッカ補正回路１２の一例にあっては、ディジタル映像信号ＤＶに含まれるフリッカ成分を低減させて補正ディジタル映像信号ＤＶＸを得るフリッカ補正が、ディジタル映像信号ＤＶの各フレーム期間分における各ライン期間分毎に行われているが、フリッカ成分を含んだ映像信号に対するフリッカ補正は、当該映像信号の各フレーム期間分における各ライン期間分毎に行われることが必要とされるものではない。
ここで、本発明に係るフリッカ補正方法及びフリッカ補正回路は、撮像信号発生部が固体撮像素子部を内蔵するものとされ、その撮像信号発生部から得られる撮像出力信号に基づいて、被写体像をあらわす映像信号を得る撮像装置に、映像信号に含まれるフリッカ成分の低減を的確かつ効果的に行うことができるものとして広く適用することができるものであり、本発明に係る撮像装置は、固体撮像素子部を内蔵する撮像信号発生部から得られる撮像出力信号に基づいて被写体像をあらわす映像信号を得るにあたり、その映像信号をフリッカ成分が効果的に低減されたものとすることができる撮像装置として、様々な分野において活用することができるものである。
また、本発明に係るフリッカ補正方法及びフリッカ補正回路は、例えば図１４に示すような構成の撮像装置１００に適用される。
この撮像装置１００は、撮像光学系６１を介して被写体からの撮像光が入射される緑色画像撮像用の撮像素子部６２、青色画像撮像用の撮像素子部６３及び赤色画像撮像用の撮像素子部６４、各撮像素子部６２，６３，６４により得られた各色画像の撮像信号ＳＧ，ＳＢ，ＳＲをディジタル化するアナログ／ディジタル（Ａ／Ｄ）変換部６５，６６，６７、各Ａ／Ｄ変換部６５，６６，６７によりディジタル化された撮像信号ＤＶＧ，ＤＶＢ，ＤＶＲにフリッカ補正処理を施すフリッカ補正回路６８，６９，７０、各フリッカ補正回路６８，６９，７０によりフリッカ補正された撮像信号ＤＶＸＧ，ＤＶＸＢ，ＤＶＸＲが供給されるカメラ用信号処理回路７１、これらを制御するシステムコントローラ８０、システムコントローラ８０に接続されたに入力操作部８１などからなる。
撮像光学系６１は、例えば、複数のレンズ，絞り機構，色分解プリズム、フォーカス調整機構等を内蔵しており、被写体に向けられるものとして備えられている。この撮像光学系６１を通じた被写体からの光が、各撮像素子部６２，６３，６４に導かれる。
これらの各撮像素子部６２，６３，６４の夫々は、所謂、固体撮像素子例えばＣＭＯＳイメージセンサであって、多数の光電変換画素を形成する受光部分が配列配置された撮像面部を有し、各受光部分にそれによる光電変換作用により蓄積された信号電荷が、スイッチング動作を行うＣＭＯＳを通じて送り出される電荷送出部、さらには、電荷送出部により送り出された信号電荷に基づいて撮像出力信号を生成する出力部を有して構成される。
撮像素子部６２は、被写体からの光のうちの緑色光（Ｇ）に応じた光電変換を行って、緑色光撮像出力信号ＳＧを送出し、撮像素子部６３は、被写体からの光のうちの青色光（Ｂ）に応じた光電変換を行って、青色光撮像出力信号ＳＢを送出し、撮像素子部６４は、被写体からの光のうちの赤色光（Ｒ）に応じた光電変換を行って、赤色光撮像出力信号ＳＲを送出する。撮像素子部６２から得られる緑色光撮像出力信号ＳＧは、映像信号形成部を形成するアナログ／ディジタル（Ａ／Ｄ）変換部６５に供給され、Ａ／Ｄ変換部６５において、緑色光撮像出力信号ＳＧにゲイン制御，Ａ／Ｄ変換等を含んだ種々の処理が施されて、緑色光撮像出力信号ＳＧに基づくディジタル映像信号ＤＶＧが形成される。また、撮像素子部６３から得られる青色光撮像出力信号ＳＢは、映像信号形成部を形成するＡ／Ｄ変換部６６に供給され、Ａ／Ｄ変換部６６において、青色光撮像出力信号ＳＢにゲイン制御，Ａ／Ｄ変換等を含んだ種々の処理が施されて、青色光撮像出力信号ＳＢに基づくディジタル映像信号ＤＶＢが形成される。さらに、撮像素子部６４から得られる赤色光撮像出力信号ＳＲは、映像信号形成部を形成するＡ／Ｄ変換部６７に供給され、Ａ／Ｄ変換部６７において、赤色光撮像出力信号ＳＲにゲイン制御，Ａ／Ｄ変換等を含んだ種々の処理が施されて、赤色光撮像出力信号ＳＲに基づくディジタル映像信号ＤＶＲが形成される。
Ａ／Ｄ変換部６５から得られるディジタル映像信号ＤＶＧは、フリッカ補正回路６８に供給され、Ａ／Ｄ変換部６６から得られるディジタル映像信号ＤＶＢは、フリッカ補正回路６９に供給され、Ａ／Ｄ変換部６７から得られるディジタル映像信号ＤＶＲは、フリッカ補正回路７０に供給される。これらのフリッカ補正回路６８，６９，７０の夫々は、例えば、図５に示されるフリッカ補正回路１２と同様な具体的な構成例を有するものとされる。
従って、フリッカ補正回路６８，６９，７０の夫々は、例えば、図５に示されるフリッカ補正信号送出部１３と同様な、Ａ／Ｄ変換部６５，６６，６７から得られるディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲにおけるフレーム期間分の各々について、当該フレーム期間分についての補正誤差信号に応答したもとで、当該フレーム期間分に含まれるフリッカ成分に対応するフリッカ補正信号を送出するフリッカ補正信号送出部、例えば、図５に示される演算処理部１５と同様な、上述の当該フレーム期間分とフリッカ補正信号送出部から送出されるフリッカ補正信号との演算処理を行って、フリッカ成分についての補正が行われた１フレーム期間分の補正ディジタル映像信号を形成する演算処理部、及び、例えば、図５に示される補正誤差検出部１６と同様な、上述の当該フレーム期間分に先立つ１フレーム期間分について得られた１フレーム期間分の補正ディジタル映像信号と当該フレーム期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとされる当該フレーム期間分についての補正誤差信号を得てフリッカ補正信号送出部に供給して、フリッカ補正信号送出部がフリッカ補正信号を補正誤差信号に応じて補正誤差を低減させるものとして得るようになす補正誤差検出部を備えて構成される。
フリッカ補正回路６８においては、図５に示されるフリッカ補正回路１２において、ディジタル映像信号ＤＶにそれに含まれるフリッカ成分を低減させるフリッカ補正が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸが得られるのと同様にして、Ａ／Ｄ変換部６５から得られるディジタル映像信号ＤＶＧにそれに含まれるフリッカ成分を低減させるフリッカ補正処理が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸＧが得られる。また、フリッカ補正回路６９においては、図５に示されるフリッカ補正回路１２において、ディジタル映像信号ＤＶにそれに含まれるフリッカ成分を低減させるフリッカ補正が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸが得られるのと同様にして、Ａ／Ｄ変換部６６から得られるディジタル映像信号ＤＶＢにそれに含まれるフリッカ成分を低減させるフリッカ補正処理が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸＢが得られる。さらに、フリッカ補正回路７０においては、図５に示されるフリッカ補正回路１２において、ディジタル映像信号ＤＶにそれに含まれるフリッカ成分を低減させるフリッカ補正が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸが得られるのと同様にして、Ａ／Ｄ変換部６７から得られるディジタル映像信号ＤＶＲにそれに含まれるフリッカ成分を低減させるフリッカ補正処理が施され、フリッカ成分が低減せしめられた補正ディジタル映像信号ＤＶＸＲが得られる。
なお、フリッカ補正回路６８，６９，７０の夫々においては、図５に示されるフリッカ補正回路１２に供給されるフリッカ情報信号ＤＦＩ及びフレーム情報信号ＤＦＲに夫々対応するフリッカ情報信号及びフレーム情報信号が、後述されるシステムコントローラ８０から供給される。
フリッカ補正回路６８，６９，７０から得られる補正ディジタル映像信号ＤＶＸＧ，ＤＶＸＢ，ＤＶＸＲは、信号処理部７１に供給される。信号処理部７１は、補正ディジタル映像信号ＤＶＸＧ，ＤＶＸＢ，ＤＶＸＲに基づく、例えば、ＮＴＳＣ（National Television System Committee) 方式に準拠したカラー映像信号ＳＶＣを形成して、それを出力映像信号として送出する。
上述の撮像光学系６１，撮像素子部６２，６３，６４、Ａ／Ｄ変換部６５，６６，６７、フリッカ補正回路６８，６９，７０、及び、信号処理部７１の夫々は、それらの全体に対する制御を行うものとして設けられたシステムコントローラ８０による動作制御が行われる。システムコントローラ８０には、入力操作部８１が接続されていて、入力操作部８１における操作に応じたコマンドＣＤが入力操作部８１からシステムコントローラ８０に供給され、システムコントローラ８０は、入力操作部８１からのコマンドＣＤに従った制御を行う。例えば、前述のシステムコントローラ８０からフリッカ補正回路６８，６９，７０の夫々にフリッカ情報信号及びフレーム情報信号が供給される制御動作も、入力操作部８１からのコマンドＣＤに従って行われる。
このような図１４に示される撮像装置１００にあっては、各々が多数の光電変換画素が配列配置された撮像面部を有して成る撮像素子部６２，６３，６４からの緑色，青色及び赤色撮像出力信号ＳＧ，ＳＢ，ＳＲに基づくディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲを形成し、それらのディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲについてのフリッカ成分を低減させるフリッカ補正処理を行って出力映像信号を得るにあたり、ディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲの夫々についてのフリッカ補正処理が、上記フリッカ補正回路６８，６９，７０により行われる。
その結果、この撮像装置１００によれば、フリッカ補正信号とディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲの夫々の各フレーム期間分との演算処理を行うことにより、フリッカ成分についての補正が行われた１フレーム期間分の補正ディジタル映像信号ＤＶＸＧ，ＤＶＸＢ，ＤＶＸＲを形成するにあたり、フリッカ補正信号がフリッカ成分についての補正誤差を低減させるものとされるので、ディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲの夫々がフレーム期間等を異にする複数の映像信号のいずれである場合にも、あるいは、ディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲの夫々に含まれるフリッカ成分がその繰返し周期を異にする複数のフリッカ成分のいずれである場合にも、フリッカ成分が効果的に低減された補正ディジタル映像信号ＤＶＸＧ，ＤＶＸＢ，ＤＶＸＲが得られ、ディジタル映像信号ＤＶＧ，ＤＶＢ，ＤＶＲの夫々に含まれるフリッカ成分の低減が的確かつ効果的に果たされることになる。
なお、本発明は、図面を参照して説明した上述の実施例に限定されるものではなく、添付の請求の範囲及びその主旨を逸脱することなく、様々な変更、置換又はその同等のものを行うことができることは当業者にとって明らかである。
Claims (20)
- 特定期間分が連なって構成されてフリッカ成分を含んだ映像信号における上記特定期間分の夫々について、各特定期間分についての補正誤差信号に応答したもとで、上記各特定期間分に含まれるフリッカ成分に対応するフリッカ補正信号を得、
該フリッカ補正信号と上記各特定期間分との演算処理を行うことにより、フリッカ成分についての補正が行われた１特定期間分の補正映像信号を形成し、
上記補正誤差信号を、上記各特定期間分に先立つ１特定期間分について得られた１特定期間分の補正映像信号と上記各特定期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとして得るとともに、上記フリッカ補正信号を、上記補正誤差信号に応じて上記補正誤差を低減させるものとして得るフリッカ補正方法。 - 上記フリッカ補正信号と上記各特定期間分との演算処理を行って上記補正映像信号を得るとともに、上記各特定期間分に続く１特定期間分に含まれるフリッカ成分を予測して得、上記補正映像信号に上記予測して得たフリッカ成分を付加し、それにより得られる１特定期間分のフリッカ成分が付加された補正映像信号を保存し、上記各特定期間分についての補正誤差信号を、上記各特定期間分に先立つ１特定期間分について得られて保存されたフリッカ成分が付加された補正映像信号と上記各特定期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとして得ることを特徴とする請求項１に記載のフリッカ補正方法。
- 上記フリッカ補正信号を、上記各特定期間分における上記フリッカ成分の位相に応じて設定される補正信号に、上記各特定期間分についての補正誤差信号に応じた修正が加えられたものとすることを特徴とする請求項１に記載のフリッカ補正方法。
- 上記フリッカ補正信号を、複数のフリッカ補正データが格納されたメモリにおける、上記フリッカ成分の周波数及び上記映像信号の特定期間レートに基づいて算出されるとともに、上記各特定期間分についての補正誤差信号に応じて修正されたアドレスから読み出されたフリッカ補正データに基づいて得られるものとすることを特徴とする請求項３に記載のフリッカ補正方法。
- 上記特定期間が、上記映像信号のフレーム期間とすることを特徴とする請求項１に記載のフリッカ補正方法。
- フリッカデータを格納したフリッカデータメモリから次のフレームの各ライン期間分に対応するフリッカデータを読み出すためのメモリアドレスを算出し、算出したメモリアドレスを所定アドレス量だけ前進方向に移動させた前進変換メモリアドレスと、上記メモリアドレスを所定アドレス量だけ後退方向に移動させた後退変換メモリアドレスに変換し、前進変換メモリアドレスに該当するフリッカ信号と後退変換メモリアドレスに該当するフリッカデータをフリッカデータメモリから読み出すことにより、次フレームの映像信号のフリッカを予測した位相の異なるフリッカ成分をあらわす２種類のフリッカ信号を形成し、
フリッカ補正された補正映像信号に上記フリッカ信号を付加した２種類のフリッカ映像信号と入力された次フレームの映像信号との差分を比較し、差分の小さい側のフリッカ映像信号のフリッカ成分を示すフリッカデータを補正誤差信号とすることを特徴とする請求項１に記載のフリッカ補正方法。 - 上記フリッカデータメモリには１周期をｎ分割したフリッカデータが保持されており、上記フリッカ補正信号送出部の補正データメモリには１周期をｎ分割したフリッカ補正データが保持されており、上記補正誤差を検出するためにメモリアドレス移動させる所定アドレス量よりも小さい所定アドレス量だけ、上記補正データメモリからフリッカ補正データを読み出すアドレスをずらすことにより、補正誤差を順次小さくすることを特徴とする請求項６に記載のフリッカ補正方法。
- 特定期間分が連なって構成されてフリッカ成分を含んだ映像信号における上記特定期間分の夫々について、各特定期間分についての補正誤差信号に応答したもとで、上記各特定期間分に含まれるフリッカ成分に対応するフリッカ補正信号を送出するフリッカ補正信号送出部と、
該フリッカ補正信号送出部から送出されるフリッカ補正信号と上記各特定期間分との演算処理を行って、フリッカ成分についての補正が行われた１特定期間分の補正映像信号を形成する演算処理部と、
上記各特定期間分に先立つ１特定期間分について得られた１特定期間分の補正映像信号と上記各特定期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとされる上記各特定期間分についての補正誤差信号を得て上記フリッカ補正信号送出部に供給し、該フリッカ補正信号送出部が上記フリッカ補正信号を上記補正誤差信号に応じて上記補正誤差を低減させるものとして得るようになす補正誤差検出部と、
を備えて構成されるフリッカ補正回路。 - 上記補正誤差検出部が、上記各特定期間分に続く１特定期間分に含まれるフリッカ成分を予測して得る手段、上記各特定期間分について得られた補正映像信号に上記予測して得たフリッカ成分を付加し、それにより得られる１特定期間分のフリッカ成分が付加された補正映像信号を形成する手段、該フリッカ成分が付加された補正映像信号を保存する手段、及び、上記各特定期間分に先立つ１特定期間分について得られて保存されたフリッカ成分が付加された補正映像信号と上記各特定期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとして上記各特定期間分についての補正誤差信号を得、該補正誤差信号を上記フリッカ補正信号送出部に供給する手段、を備えて構成されることを特徴とする請求項８に記載のフリッカ補正回路。
- 上記フリッカ補正信号送出部が、上記フリッカ補正信号を、上記各特定期間分における上記フリッカ成分の位相に応じて設定される補正信号に、上記各特定期間分についての補正誤差信号に応じた修正が加えられたものとして送出することを特徴とする請求項８に記載のフリッカ補正回路。
- 上記フリッカ補正信号送出部が、複数のフリッカ補正データが格納された補正データメモリと、該補正データメモリについてのアドレスを、上記フリッカ成分の周波数及び上記映像信号の特定期間レートに基づいて算出され、上記各特定期間分についての補正誤差信号に応じて修正されるものとして得、得られたアドレスをもって上記補正データメモリからフリッカ補正データを読み出す補正データアドレス算出部と、上記補正データメモリから読み出されたフリッカ補正データに基づくフリッカ補正信号を形成するフリッカ補正信号形成部と、を備えて構成されることを特徴とする請求項９に記載のフリッカ補正回路。
- 上記補正誤差検出部では、フリッカデータを格納したフリッカデータメモリから次のフレームの各ライン期間分に対応するフリッカデータを読み出すためのメモリアドレスを算出し、算出したメモリアドレスを所定アドレス量だけ前進方向に移動させた前進変換メモリアドレスと、上記メモリアドレスを所定アドレス量だけ後退方向に移動させた後退変換メモリアドレスに変換し、前進変換メモリアドレスに該当するフリッカ信号と後退変換メモリアドレスに該当するフリッカデータをフリッカデータメモリから読み出すことにより、次フレームの映像信号のフリッカを予測した位相の異なるフリッカ成分をあらわす２種類のフリッカ信号を形成し、上記演算処理部によりフリッカ補正された補正映像信号に上記フリッカ信号を付加した２種類のフリッカ映像信号と入力された次フレームの映像信号との差分を比較し、差分の小さい側のフリッカ映像信号のフリッカ成分を示すフリッカデータを補正誤差信号とすることを特徴とする請求項８に記載のフリッカ補正回路。
- 上記補正誤差検出部のフリッカデータメモリには、１周期をｎ分割したフリッカ補正データが保持されており、上記フリッカ補正信号送出部の補正データメモリには、１周期をｎ分割したフリッカ補正データが保持されており、上記フリッカ補正信号送出部では、上記補正誤差検出部において補正誤差を検出するためにメモリアドレス移動させる所定アドレス量よりも小さい所定アドレス量だけ、上記補正データメモリからフリッカ補正データを読み出すアドレスことにより、補正誤差を順次小さくする
ことを特徴とする請求項１２のフリッカ補正回路。 - 複数の光電変換画素が配列配置された撮像面部を有して成る撮像素子部と、
該撮像素子部からの撮像出力信号に基づく映像信号を形成する映像信号形成部と、
該映像信号形成部から得られる映像信号における特定期間分の夫々について、各特定期間分についての補正誤差信号に応答したもとで、上記各特定期間分に含まれるフリッカ成分に対応するフリッカ補正信号を送出するフリッカ補正信号送出部，該フリッカ補正信号送出部から送出されるフリッカ補正信号と上記各特定期間分との演算処理を行って、フリッカ成分についての補正が行われた１特定期間分の補正映像信号を形成する演算処理部、及び、上記各特定期間分に先立つ１特定期間分について得られた１特定期間分の補正映像信号と上記各特定期間分とからフリッカ成分についての補正誤差を検出し、検出された補正誤差に応じたものとされる上記各特定期間分についての補正誤差信号を得て上記フリッカ補正信号送出部に供給し、該フリッカ補正信号送出部が上記フリッカ補正信号を上記補正誤差信号に応じて上記補正誤差を低減させるものとして得るようになす補正誤差検出部を備えて構成されるフリッカ補正回路と、
該フリッカ補正回路から得られる補正映像信号に信号処理を施して出力映像信号を形成する信号処理部と、
を備えて構成される撮像装置。 - 上記撮像素子部，上記映像信号形成部及び上記フリッカ補正回路の組が複数組設けられ、該複数組の各々における上記フリッカ補正回路から得られる補正映像信号が、上記信号処理部に供給されることを特徴とする請求項１４に記載の撮像装置。
- 上記撮像素子部，上記映像信号形成部及び上記フリッカ補正回路の組が３設けられ、該３組に含まれる３個の映像信号形成部が夫々緑色原色映像信号，青色原色映像信号及び赤色原色映像信号を形成するものとされ、上記３組に含まれる３個のフリッカ補正回路から補正緑色原色映像信号，補正青色原色映像信号及び補正赤色原色映像信号が夫々得られて上記信号処理部に供給されることを特徴とする請求項１４項に記載の撮像装置。
- 上記フリッカ補正回路における上記フリッカ補正信号送出部が、上記フリッカ補正信号を、上記当該特定期間分における上記フリッカ成分の位相に応じて設定される補正信号に、上記当該特定期間分についての補正誤差信号に応じた修正が加えられたものとして送出することを特徴とする請求項１４に記載の撮像装置。
- 上記フリッカ補正回路における上記フリッカ補正信号送出部が、複数のフリッカ補正データが格納された補正データメモリと，該補正データメモリについてのアドレスを、上記フリッカ成分の周波数及び上記映像信号の特定期間レートに基づいて算出され、上記各特定期間分についての補正誤差信号に応じて修正されるものとして得、得られたアドレスをもって上記補正データメモリからフリッカ補正データを読み出す補正データアドレス算出部と、上記補正データメモリから読み出されたフリッカ補正データに基づくフリッカ補正信号を形成するフリッカ補正信号形成部と、を備えて構成されることを特徴とする請求項１４に記載の撮像装置。
- 上記補正誤差検出部では、フリッカデータを格納したフリッカデータメモリから次のフレームの各ライン期間分に対応するフリッカデータを読み出すためのメモリアドレスを算出し、算出したメモリアドレスを所定アドレス量だけ前進方向に移動させた前進変換メモリアドレスと、上記メモリアドレスを所定アドレス量だけ後退方向に移動させた後退変換メモリアドレスに変換し、前進変換メモリアドレスに該当するフリッカ信号と後退変換メモリアドレスに該当するフリッカデータをフリッカデータメモリから読み出すことにより、次フレームの映像信号のフリッカを予測した位相の異なるフリッカ成分をあらわす２種類のフリッカ信号を形成し、上記演算処理部によりフリッカ補正された補正映像信号に上記フリッカ信号を付加した２種類のフリッカ映像信号と入力された次フレームの映像信号との差分を比較し、差分の小さい側のフリッカ映像信号のフリッカ成分を示すフリッカデータを補正誤差信号とすることを特徴とする請求項１４に記載の撮像装置。
- 上記補正誤差検出部のフリッカデータメモリには、１周期をｎ分割したフリッカ補正データが保持されており、上記フリッカ補正信号送出部の補正データメモリには、１周期をｎ分割したフリッカ補正データが保持されており、上記フリッカ補正信号送出部では、上記補正誤差検出部において補正誤差を検出するためにメモリアドレス移動させる所定アドレス量よりも小さい所定アドレス量だけ、上記補正データメモリからフリッカ補正データを読み出すアドレスことにより、補正誤差を順次小さくする
ことを特徴とする請求項１９に記載の撮像装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004330299 | 2004-11-15 | ||
| JP2004330299 | 2004-11-15 | ||
| PCT/JP2005/020741 WO2006051914A1 (ja) | 2004-11-15 | 2005-11-11 | フリッカ補正方法及びフリッカ補正回路並びにそれらを用いた撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2006051914A1 JPWO2006051914A1 (ja) | 2008-05-29 |
| JP4285542B2 true JP4285542B2 (ja) | 2009-06-24 |
Family
ID=36336588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006544988A Expired - Fee Related JP4285542B2 (ja) | 2004-11-15 | 2005-11-11 | フリッカ補正方法及びフリッカ補正回路並びにそれらを用いた撮像装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8040392B2 (ja) |
| EP (1) | EP1814310B1 (ja) |
| JP (1) | JP4285542B2 (ja) |
| KR (1) | KR101143861B1 (ja) |
| CN (1) | CN100484197C (ja) |
| TW (1) | TW200633505A (ja) |
| WO (1) | WO2006051914A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4207926B2 (ja) | 2005-05-13 | 2009-01-14 | ソニー株式会社 | フリッカ補正方法、フリッカ補正装置及び撮像装置 |
| JP4645517B2 (ja) * | 2006-04-24 | 2011-03-09 | ソニー株式会社 | フリッカ補正方法及び撮像装置 |
| JP4836896B2 (ja) * | 2007-08-27 | 2011-12-14 | 三洋電機株式会社 | ビデオカメラ |
| JP5035025B2 (ja) * | 2008-03-03 | 2012-09-26 | ソニー株式会社 | 画像処理装置、フリッカ低減方法、撮像装置及びフリッカ低減プログラム |
| JP5212170B2 (ja) * | 2009-02-25 | 2013-06-19 | 株式会社ニコン | 撮像装置 |
| JP5302915B2 (ja) * | 2009-03-18 | 2013-10-02 | パナソニック株式会社 | 有機ｅｌ表示装置及び制御方法 |
| EP2262228A1 (en) | 2009-06-09 | 2010-12-15 | Global IP Solutions (GIPS) AB | Detection and supression of flicker in a sequence of images |
| JP5271838B2 (ja) * | 2009-07-30 | 2013-08-21 | 浜松ホトニクス株式会社 | 点滅信号検出装置 |
| JP2011091775A (ja) * | 2009-10-26 | 2011-05-06 | Toshiba Corp | 固体撮像装置 |
| US9418270B2 (en) | 2011-01-31 | 2016-08-16 | Hand Held Products, Inc. | Terminal with flicker-corrected aimer and alternating illumination |
| JP5296112B2 (ja) * | 2011-02-04 | 2013-09-25 | パナソニック株式会社 | フリッカ補正装置、フリッカ補正方法、およびフリッカ補正プログラム |
| US8836799B2 (en) * | 2012-03-30 | 2014-09-16 | Qualcomm Incorporated | Method to reject false positives detecting and tracking image objects |
| KR20140109668A (ko) | 2013-03-06 | 2014-09-16 | 삼성전자주식회사 | 플리커를 검출하기 위한 방법 및 시스템 |
| US9865044B2 (en) * | 2014-03-31 | 2018-01-09 | Hong Kong Baptist University | Method for light flicker analysis and device thereof |
| US10567699B2 (en) * | 2014-11-06 | 2020-02-18 | Sony Corporation | Information processing apparatus to improve image quality by removing flicker component from captured image |
| CN106063251B (zh) * | 2014-12-15 | 2017-08-25 | 奥林巴斯株式会社 | 图像处理装置和图像处理方法 |
| WO2020255715A1 (ja) | 2019-06-18 | 2020-12-24 | 富士フイルム株式会社 | 画像処理装置、撮像装置、画像処理方法及び画像処理プログラム |
| CN112183373B (zh) * | 2020-09-29 | 2024-03-08 | 豪威科技(上海)有限公司 | 光源识别方法、装置、终端设备及计算机可读存储介质 |
| CN116679509B (zh) * | 2022-11-16 | 2024-03-29 | 荣耀终端有限公司 | 一种消除屏闪的方法及电子设备 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0470278A (ja) | 1990-07-11 | 1992-03-05 | Mitsubishi Electric Corp | 撮像装置のフリッカ除去回路 |
| US5847756A (en) * | 1994-04-08 | 1998-12-08 | Hitachi, Ltd. | Image pickup apparatus and method of controlling the same |
| JPH08256294A (ja) | 1995-03-17 | 1996-10-01 | Toshiba Corp | 撮像装置 |
| JP3591808B2 (ja) * | 1998-03-17 | 2004-11-24 | 株式会社東芝 | 画像入力装置および方法および記録媒体 |
| JP3823314B2 (ja) * | 2001-12-18 | 2006-09-20 | ソニー株式会社 | 撮像信号処理装置及びフリッカ検出方法 |
| JP2003198932A (ja) | 2001-12-27 | 2003-07-11 | Sharp Corp | フリッカ補正装置およびフリッカ補正方法、並びにフリッカ補正プログラムを記録した記録媒体 |
| JP2003333423A (ja) * | 2002-03-05 | 2003-11-21 | Sony Corp | 撮像装置及びその縞状雑音除去方法 |
| JP4337353B2 (ja) * | 2002-03-25 | 2009-09-30 | セイコーエプソン株式会社 | フリッカ検出装置、フリッカ補正装置、撮像装置、フリッカ検出プログラムおよびフリッカ補正プログラム |
| JP4423889B2 (ja) | 2002-11-18 | 2010-03-03 | ソニー株式会社 | フリッカ低減方法、撮像装置およびフリッカ低減回路 |
| CN1245018C (zh) * | 2002-12-17 | 2006-03-08 | 北京中星微电子有限公司 | 运动画面中闪烁的消除方法 |
| JP2004260574A (ja) * | 2003-02-26 | 2004-09-16 | Matsushita Electric Ind Co Ltd | フリッカ検出方法およびフリッカ検出装置 |
| US7471315B2 (en) | 2003-03-14 | 2008-12-30 | Aptina Imaging Corporation | Apparatus and method for detecting and compensating for illuminant intensity changes within an image |
| JP3826904B2 (ja) * | 2003-07-08 | 2006-09-27 | ソニー株式会社 | 撮像装置およびフリッカ低減方法 |
| WO2006029394A2 (en) * | 2004-09-09 | 2006-03-16 | Transchip, Inc. | Imager flicker compensation systems and methods |
| JP4207923B2 (ja) * | 2005-04-19 | 2009-01-14 | ソニー株式会社 | フリッカ補正方法、フリッカ補正装置及び撮像装置 |
| JP4207926B2 (ja) * | 2005-05-13 | 2009-01-14 | ソニー株式会社 | フリッカ補正方法、フリッカ補正装置及び撮像装置 |
-
2005
- 2005-11-11 KR KR1020077010634A patent/KR101143861B1/ko not_active IP Right Cessation
- 2005-11-11 WO PCT/JP2005/020741 patent/WO2006051914A1/ja active Application Filing
- 2005-11-11 EP EP05806265A patent/EP1814310B1/en not_active Expired - Fee Related
- 2005-11-11 JP JP2006544988A patent/JP4285542B2/ja not_active Expired - Fee Related
- 2005-11-11 CN CNB2005800389593A patent/CN100484197C/zh not_active Expired - Fee Related
- 2005-11-11 US US11/719,104 patent/US8040392B2/en not_active Expired - Fee Related
- 2005-11-15 TW TW094140083A patent/TW200633505A/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006051914A1 (ja) | 2006-05-18 |
| TW200633505A (en) | 2006-09-16 |
| EP1814310A1 (en) | 2007-08-01 |
| EP1814310B1 (en) | 2012-01-04 |
| TWI294738B (ja) | 2008-03-11 |
| US20090051782A1 (en) | 2009-02-26 |
| KR101143861B1 (ko) | 2012-05-23 |
| CN101057489A (zh) | 2007-10-17 |
| US8040392B2 (en) | 2011-10-18 |
| CN100484197C (zh) | 2009-04-29 |
| EP1814310A4 (en) | 2010-09-08 |
| JPWO2006051914A1 (ja) | 2008-05-29 |
| KR20070092205A (ko) | 2007-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4285542B2 (ja) | フリッカ補正方法及びフリッカ補正回路並びにそれらを用いた撮像装置 | |
| US6710818B1 (en) | Illumination flicker detection apparatus, an illumination flicker compensation apparatus, and an ac line frequency detection apparatus, methods of detecting illumination flicker, compensating illumination flicker, and measuring ac line frequency | |
| US7764312B2 (en) | Flicker correction method and device, and imaging device | |
| JP4539449B2 (ja) | 画像処理装置および撮像装置 | |
| US20020131491A1 (en) | Method and apparatus for reducing flicker effects from discharge lamps during pipelined digital video capture | |
| JP3749038B2 (ja) | 固体撮像装置 | |
| JP2006245784A (ja) | 固体撮像装置及びその駆動方法並びに撮像システム | |
| JP2007174537A (ja) | 撮像装置 | |
| US8842195B2 (en) | Image pickup apparatus having image pickup element that includes pixels used as both focus detection pixels and image pickup pixels | |
| JP5520704B2 (ja) | 撮像装置、閃光判定方法およびプログラム | |
| JP2008311985A (ja) | 位相調整装置およびデジタルカメラ | |
| WO2019225071A1 (ja) | 信号処理装置及び信号処理方法、並びに撮像装置 | |
| JP4687620B2 (ja) | 撮像装置 | |
| WO2019069633A1 (ja) | 二次元フリッカ測定装置及び二次元フリッカ測定方法 | |
| JP2002084467A (ja) | 撮像装置および自動レベル調整方法 | |
| JP4323343B2 (ja) | 撮像装置及びフリッカ検出方法 | |
| JP2006135381A (ja) | キャリブレーション方法およびキャリブレーション装置 | |
| JP4908939B2 (ja) | 撮像装置 | |
| JP2011114473A (ja) | 画素欠陥補正装置 | |
| JP5402223B2 (ja) | 撮像装置 | |
| JPH07177427A (ja) | ビデオカメラ | |
| JP2014197822A (ja) | 撮像装置 | |
| JP2011097204A (ja) | 撮像装置 | |
| JP2012204872A (ja) | 撮像装置及び撮像方法 | |
| JP2008103928A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081024 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |