JP4283523B2 - Composite multilayer substrate and module using the same - Google Patents
Composite multilayer substrate and module using the same Download PDFInfo
- Publication number
- JP4283523B2 JP4283523B2 JP2002306587A JP2002306587A JP4283523B2 JP 4283523 B2 JP4283523 B2 JP 4283523B2 JP 2002306587 A JP2002306587 A JP 2002306587A JP 2002306587 A JP2002306587 A JP 2002306587A JP 4283523 B2 JP4283523 B2 JP 4283523B2
- Authority
- JP
- Japan
- Prior art keywords
- core member
- resin layer
- layer
- module
- composite multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Description
【0001】
【発明の属する技術分野】
本発明は、少なくとも一つの層をメタルコア層とする複数層からなる積層体で構成された複合多層基板およびそれを用いたモジュールに関する。
【0002】
【従来の技術】
図12(a)は、従来の複合多層基板の断面図である(たとえば、特許文献1参照)。図示の複合多層基板1は、PGA(Pin Grid Array)パッケージに適用するものである。
【0003】
図12(a)において、複合多層基板1は5層構造を有しており、そのうちの1層をメタルコア層としている。すなわち、最下層から順に、絶縁樹脂層2、メタルコア層3、絶縁樹脂層4〜6を順次に積層して構成されている。最下層の絶縁樹脂層2にはメタルコア層3に達する開口部7が形成されており、この開口部7に差し込まれたピン8、8の基部8aがメタルコア層3に形成されたバッファメタル層9に接続されている。また、上部三つの絶縁樹脂層4〜6の層間にはそれぞれビア導体10、11及び配線パターン12、13が形成されており、これらのビア導体10、11及び配線パターン12、13を介して、最上層の絶縁樹脂層6の開口部14内に形成されたフリップチップ接続用のバッファメタル層15とメタルコア層3の外部電極16、16との間が電気的に接続し、外部電極16、16は、バッファメタル層9を介してピン8、8に電気的に接続している。
【0004】
ここで、メタルコア層3は、表面に絶縁樹脂層4を張り付けた金属板をエッチングして上記のピン8、8の各々に対応した外部電極16、16とを形成した後、裏面に絶縁樹脂層3aをラミネートし、又は、溶融樹脂をスピンコーター等で塗布して形成したものである。先にも説明したように、この複合多層基板1は、PGAパッケージに適用するものであり、PGAパッケージは、一般にICパッケージの周縁部を除く裏面全体(もしくは中央のチップ実装部分を避けた部分)から多数のピンを突き出した形態のものであると解されているから、上記の外部電極16、16は、PGAパッケージのピンと同じ配列、つまり、メタルコア層3の層内の周縁部を除く全体に配列されている。
【0005】
なお、図12(a)においては、メタルコア層3の層内の周縁部に基板補強用の部分(以下「基板補強体」)17、17が設けられている。この基板補強体17、17は、上記の外部電極16、16と同じ金属板からエッチング等によって作り出されたものであり、その名前のとおり、複合多層基板1の周縁部の物理的強度を高めるためのものである。
【0006】
また、図12(a)においては、基板補強体17、17が複合多層基板1の側面に露出するように描かれているが、実際はそのようにならない。図12(b)に示すように、メタルコア層3は、金属板の裏面に絶縁樹脂層3aをラミネートし、又は、溶融樹脂をスピンコーター等で塗布して形成されるが、ラミネート又は塗布を行う際に、絶縁樹脂層3a(又は溶融樹脂)が金属板(基板補強体17、17)の側面(図中のX部及びY部参照)を覆ってしまうからである。
【0007】
【特許文献1】
特開2000−3980号公報(〔0029〕、〔0053〕−〔0077〕、第24図)
【0008】
【発明が解決しようとする課題】
上記の従来技術に係る複合多層基板1は、PGAパッケージへの適用を意図するものであり、基板との電気的接続は、もっぱらパッケージの下面から突き出した多数のピン8、8を介して行うだけである。そして、それらのピン8、8は、後付けされるものであることから、その分の加工費と、ピンの部材費が必要となる問題点があった。また、パッケージを小型化する場合は、ピンピッチを縮小することになり、これを搭載する基板側のピンを挿入する穴のピッチも縮小しなければならなくなる。しかし、隣り合う穴同士の絶縁性等から、穴ピッチの限界があり、穴ピッチの限界と寸法的に加算されるピン径から、小型化には不利であるという問題点があった。さらに、高周波用途では、ピン部分のインダクタ成分が悪影響を及ぼすという問題点が予想される。
【0009】
なお、基板補強体17、17は、先に説明したように、あくまでも複合多層基板1の周縁部の物理的強度を高めるためのものであるから、電気的接続用端子としての利用を積極的に意図したものでもないし、しかも、図12(b)に示したように、ラミネートや溶融樹脂塗布を行った際には、基板補強体17、17がそれらのラミネート材や溶融樹脂で覆われてしまうから、上記の基板補強体17、17は、その名のとおりの用途(基板補強)に用いられるものに過ぎない。
【0010】
したがって、本発明の目的は、パッケージの側面にメタルコア層を露出させて、それを電気的接続用の端子として使用できるようにし、もって、ピン端子等を介することなく信号伝送を行うことができ、高周波用途の転送ロスを低減することができる複合多層基板およびそれを用いたモジュールを提供することにある。
【0011】
【課題を解決するための手段】
請求項1に係る複合多層基板は、良好な電気伝導性、良好な熱伝導性および高い剛性を兼ね備えた材料からなる平板状のコア部材と、前記コア部材を覆う樹脂層と、前記コア部材の表裏を貫通して前記コア部材に形成された無底穴又は表裏を貫通しない有底穴とを備え、前記無底穴又は有底穴に樹脂により電子部品を埋め込み実装して用いられる複合多層基板において、前記コア部材の前記無底穴又は有底穴の形成部分を除く端面に続く部分を切削加工して、その切削加工部分を信号伝達部とし、且つ、この信号伝達部の端面を外部に露出させ、この信号伝達部を用いて前記電子部品への電源供給又は信号入力もしくは信号出力を行うことを特徴とする。
請求項2に係る複合多層基板は、請求項1記載の複合多層基板において、前記コア部材の端面の露出部に連続する前記コア部材を被覆する樹脂層に配線パターンを設けたことを特徴とする。
請求項3に係るモジュールは、請求項1または請求項2いずれかに記載の複合多層基板を用いて構成されたことを特徴とする。
ここで、「良好な電気伝導性、良好な熱伝導性および高い剛性を兼ね備えた材料」とは、上記の三つの性質を兼ね備えたものであればよく、特に限定されないが、典型的には、金属(メタル)製コア部材が好ましく、特に銅、42アロイ、インバー等が好ましい。
【0012】
また、「無底穴」と「有底穴」は、いずれも電子部品(電子部品とは、半導体チップやトランジスタなどの能動部品、抵抗素子、容量素子またはインダクタンス素子などの受動部品、もしくはその他の電気的部品の総称である。)を実装するためのものであるが、前者は“底のない穴(または貫通穴)”、後者は“底のある穴(または凹部)”の点で相違する。また、「無底穴」および「有底穴」の開口形状は、対象となる電子部品を支障なく実装できる適切な形状(たとえば、その電子部品の外形よりも若干大きな形状)を有していればよい。
【0013】
これらの特徴を有する複合多層基板では、電子部品が埋め込み実装される前記コア部材の表裏面を除く端面に露出部を設けることにより、それを電気的接続用の端子として使用できるようになり、もって、ピン端子等を介することなく信号伝送することができ、高周波用途で転送ロスを低減することができる複合多層基板およびそれを用いたモジュールを提供することができる。
また、前記コア部材の端面の露出部に連続する前記コア部材を被覆する樹脂層に配線パターンを設けたことにより、前記露出部を電気的接続のための端子として用いる際の露出導体部の面積を拡大して、接合強度を高めることができる。また、コア部材の端面の露出部に連続するへの半田の濡れ上がりを確実にすることができる。
【0014】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図1は、本発明の技術思想を適用して作られたモジュールの断面図である。
なお、“モジュール(英:module)”とは、一般に「規格化された構成単位」のことを意味する。モジュールはユニットや部品の一種とも解されるが、ユニットは通常、交換可能な構成要素として位置づけられ、また、部品はそれ自体が最小の構成単位として位置づけられるのに対して、モジュールは、交換を想定しないことが多く、さらに、特定の機能を持つものとして設計・製作されることが多い。しかしながら、厳密な区分が定められていないことも事実であるから、本明細書においては、この用語(“モジュール”)を以下のように定義して用いることとする。すなわち、モジュールとは、その内部に、半導体チップ、抵抗素子、容量素子またはその他の電子部品(これらを総称して「電子部品」という)を一つまたは複数(異なる種類の電子部品の組み合わせを含む)実装して所要の電子回路機能を実現したものであり、且つ、市場において単独で流通可能なもののことをいう。任意の電子機器に組み込んだ(実装した)後の交換容易性は特に考慮しない。ピンやコネクタ等によって着脱可能な実装形態であってもよいし、半田付け等によってほぼ固定状態で実装される形態であってもよい。
【0015】
モジュール40は、たとえば、携帯電話機や無線通信機能付き携帯情報端末におけるRF(高周波)部の構成要素であるパワーアンプモジュール、アンテナスイッチモジュール、または、それらを一体化したRFモジュールなどとして機能することができるものであり、それ自体を製品として市場に流通させることができるものである。
【0016】
モジュール40は、本発明の技術思想を適用した構造を有する複合多層基板の表面と内部に所要の電子部品を実装することによって、所望の回路機能(パワーアンプモジュール、アンテナスイッチモジュール、または、それらを一体化したRFモジュールなど)を実現したものである。
【0017】
モジュール40は、その構造を、たとえば、「中間層A」と、中間層Aの上面に積層された「上位層B」と、中間層Aの下面に積層された「下位層C」とに大きく分けることができる。
【0018】
中間層Aは、良好な熱伝導性および高い剛性を兼ね備えた材料(Cu、42アロイ、インバー等)からなる平板状のコア部材41の両面にそれぞれ表面側樹脂層42と裏面側樹脂層43を積層し、コア部材41に複数個(断面図では4個)の無底穴44〜47を形成すると共に、それぞれの無底穴44〜47に適当な電子部品48〜51を樹脂により埋め込んで実装した構造を有している。
【0019】
今、説明の便宜上、左端の電子部品48を高さ寸法の小さい半導体チップとし、左から二番目の電子部品49をコンデンサ(高さ寸法はコア部材41の厚み寸法程度)とし、左から三番目の電子部品50を抵抗(高さ寸法はコア部材41の厚み寸法程度)、右端の電子部品51を高さ寸法の大きい半導体チップと仮定する。
【0020】
コア部材41の厚み寸法程度の高さ寸法を持つ電子部品49、50は、それらに対応した無底穴45、46に埋め込み実装される。上記のとおり、電子部品49、50はそれぞれコンデンサと抵抗であり、比較的発熱の少ない部品であるから、特段の熱対策を要求されない限りにおいては、それらの電子部品49、50の固着は、裏面側樹脂層43との間に充填された接着剤52、53によって行ってもよいが、当該部品の発熱が大きい場合は、接着剤52、53に熱伝導性のよいものを使用する。
【0021】
また、高さ寸法の小さい電子部品48にあっては、適切な高さの高さ寸法調整部材54を入れて高さ寸法を調整し、且つ、その電子部品48の発熱が大きい場合には、高さ寸法調整部材54の材料に熱伝導性のよいものを使用する。さらに、高さ寸法の大きい電子部品51にあっては、裏面側樹脂層43に達するように埋め込むことにより、高さ寸法の調整を行い、且つ、その電子部品51の発熱が大きい場合には、電子部品51の側面と下面を覆って熱伝導性樹脂55を被着する。いずれの場合も、高さ寸法調整部材54と熱伝導性樹脂55は、その一部分がコア部材41に接すると共に、その底面部分が中間層Aの下面から露出する。
【0022】
また、コア部材41の任意位置には柱状部56、57が設けられており、柱状部56、57は、その両端面に接するようにして設けられた電極58、59、60、61により、中間層Aの表裏を貫通する信号伝達経路または電源伝達経路を構成している。なお、中間層Aの62、63、64、65、66、67、68、69、70、71、72、73、74、75、75aは電極である。
【0023】
下位層Cは、樹脂層76の両面に所要形状の電極パターン(詳細は後述)を形成し、また、上位層Bも、樹脂層77の両面に所要形状の電極パターン(詳細は後述)を形成すると共に、所定の電極パターンの上に電子部品78〜82を表面実装し、さらに、それらの電子部品78〜82を覆うカバー40a(EMI対策のために電磁遮蔽を兼ねるものであることが望ましい)を取り付けている。なお、特に限定しないが、電子部品78、79、81はコンデンサ、電子部品80、82は抵抗である。
【0024】
このように、モジュール40は、良好な電気伝導性、良好な熱伝導性および高い剛性を兼ね備えた材料(Cu、42アロイ、インバー等)からなる平板状のコア部材41をベースとし、そのコア部材41の表面側と裏面側とを樹脂層76、77によりビルドアップされた構造となっている。ここで、二つの樹脂層76、77は、いずれも、たとえば、エポキシ系、ポリイミド系、シアネートエステル系またはテフロン(登録商標)系などの樹脂を主材料(所望により誘電体粉末や磁性体粉末などの機能粉末の混合してもよい)としたもの、若しくは、プリント配線基板に用いられる絶縁材料を主材料としたものであり、ガラスクロスなどの補強材を必要としない点(すなわち、ガラスクロスレス層である点)に特徴がある。モジュール40の曲げ剛性は、もっぱら中間層Aのベースであるコア部材41によって確保されるからであり、ガラスクロスなどの補強材を敢えて必要としないからである。
【0025】
コア部材41の四つのキャビティ(無底穴44〜47によって形成されるもの)には、それぞれ、半導体チップ(電子部品48、51)やコンデンサ(電子部品49)および抵抗(電子部品50)が埋め込まれている。そして、それらの電子部品のうち発熱が大きいもの(電子部品48、51)については、各部品の底面(要すれば側面も)の一部をそれぞれ熱伝導性のよい材料(高さ寸法調整部材54、熱伝導性樹脂55)を介してコア部材41に接触させると共に、下位層Cの上面電極パターン82、83にも接触させる。下位層Cの上面電極パターン82、83は、下位層Cの内部電極84、85を介して、下位層Cの下面電極パターン86に接続されており、結局、電子部品48、51で発生した熱は、無底穴44、47の内壁面を介してコア部材41に逃がされると共に、さらに、下位層Cの下面電極パターン86を介して、当該モジュール40を実装する電子機器の基板にも逃がされることとなり、充分な放熱効果を得ることができる。
【0026】
また、高さ寸法の小さい半導体チップ(電子部品48)については、下位層Cに作られたキャビティ(コア部41の無底穴44と同一位置の貫通穴によって形成されるもの)に入れられた高さ寸法調整部材54(独立した部材であってもよいし、あるいは、メッキを成長させたものであってもよい。良好な熱伝導性を持ち、且つ、電子部品48の高さ寸法調整をできるものであればよい。)により、実装高を所望の位置に嵩上げして、電子部品48の上面高さ位置とコア部材41の上面高さ位置との関係を適正に保つことができるようになっている。
【0027】
また、高さ寸法の大きい半導体チップ(電子部品51)については、下位層Cに作られたキャビティ(コア部41の無底穴47と同一位置の貫通穴によって形成されるもの)に入れることによって、電子部品51の上面高さ位置とコア部材41の上面高さ位置との関係を適正に保つことができるようになっている。
【0028】
中間層Aのコア部材41のパターニング(無底穴44〜47や柱状部56、57などの形成)は、コア部材41の下面に裏面側樹脂層43を張り合わせた状態で行うべきである。この状態でコア部材41をパターニングすると、特に、海島構造部における“島”の部分が脱落しないため、当該部分を柱状部56、57として利用できるからである。したがって、中間層Aの表裏を接続するための柱状構造(いわゆる「ポスト」:柱状部55、57とその両端に接続された電極58、59、60、61とにより形成されるもの)をコア部材41の物理的加工(たとえば、エッチング)によって容易に形成することができる。たとえば、コア部材41を塩化第二鉄などの通常のエッチャントでエッチングする場合、コア部材41の素材は、樹脂物性との関係から、Cu、42アロイ、インバーなどとすることができる。ただし、42アロイやインバーを選択した場合は、イオンマイグレーションなどの防止の観点から、42アロイやインバーの表面にCuめっきを施しておくことが好ましい。
【0029】
次に、上記モジュール40の製造工程について説明する。
(第一の工程:図2(a))
まず、良好な電気伝導性、良好な熱伝導性および高い剛性を兼ね備えた平板状のコア部材41、たとえば、Cu、42アロイまたはインバーなどのコア部材51の下面(上下は図面に正対したときの方向を指す。以下同様とする。)に樹脂層(裏面側樹脂層43)を張り合わせ、さらに、その裏面側樹脂層43の下面に、良好な導電性と良好な熱伝導性を有する薄膜90を張り合わせる。
【0030】
ここで、裏面側樹脂層43の材料としては、たとえば、エポキシ系、ポリイミド系、シアネートエステル系またはテフロン(登録商標)系などの樹脂材料若しくはプリント配線基板に用いられる絶縁材料を使用することができる。また、薄膜90としては、上記の特性を有するもの、典型的には、銅箔を使用することができる。
【0031】
なお、裏面側樹脂層43と薄膜90とを一体化したものを使用してもよい。たとえば、樹脂付銅箔を使用してもよい。あるいは、ドライフィルムに銅箔を張り合わせたものを使用してもよい。
【0032】
(第二の工程:図2(b))
次に、コア部材41をパターニングし、無底穴44〜47と柱状部56、57を形成する。無底穴44〜47は、それぞれ、電子部品48〜51を埋め込むためのキャビティとなる。コア部材41のパターニングは、たとえば、サブトラクティブ法によって行うことができる。この場合、塩化第二鉄系や塩化第二銅系エッチャントなどの通常のプリント配線基板で使用しているエッチャントを使用することができる。
【0033】
(第三の工程:図2(c))
次に、発熱が大きい電子部品(電子部品48、51)に対応した無底穴44、47については、その下の裏面側樹脂層43を、無底穴44、47と同一の開口形状で除去(波線部分参照)して薄膜90を露出させる。裏面側樹脂層43の除去は、たとえば、レーザーアブレーションやプラズマエッチングなどによって行うことができる。
【0034】
図3は、第三の工程後の外観図であり、(a)は上面側斜視図、(b)は下面側斜視図である。なお、図3と上記の工程図(図2)とは厳密に対応していない。図3で理解すべき点は、コア部材41に形成された“キャビティ”や“ポスト”である。すなわち、図3においては、コア部材41の下面に樹脂層91(図2の裏面側樹脂層43に相当)と銅箔92(図2の薄膜90に相当)が張り合わされており、コア部材41をパターニングしていくつかのキャビティ93〜95(図2の無底穴44〜47に相当)と、いくつかのポスト96〜103(図2の柱状部56、57に相当)が形成されている。
【0035】
(第四の工程:図4(a))
次に、左端の無底穴44に高さ寸法調整部材54を入れ込み、その高さ寸法調整部材54の上に熱導電性樹脂104を塗布する。また、左から2番目と3番目の無底穴45、46に接着剤52、53を塗布し、さらに、右端の無底穴47に熱伝導性樹脂55を塗布する。高さ寸法調整部材54は、独立した部材であってもよいし、あるいは、Cuなどのメッキを成長させたものであってもよい。良好な熱伝導性を持ち、且つ、電子部品48の高さ寸法を調整をできるものであればよい。熱導電性樹脂104、55は、その名のとおり、放熱作用の機能を有するとともに、埋め込まれた電子部品48、51を仮固定する機能も有する。接着剤52、53は、もっぱら埋め込まれた電子部品49、50を固定する機能を有していればよい。
【0036】
なお、ここでは、特段の放熱対策を必要としない電子部品49、50を接着剤52、53で固定しているが、これに限定されない。たとえば、第一の工程(図2(a))において、コア部材41と樹脂層(裏面側樹脂層43)を積層・接着する際に、その樹脂層をフルキュアせずに未硬化部を残した状態で積層を完了させておき、第五の工程(図4(b))で電子部品49、50を実装する際に高温にして樹脂層の粘着力を若干回復させることにより、当該電子部品49、50を固定するようにしてもよい。このようにすると、接着剤52、53の塗布作業を不要にできる。
【0037】
(第五の工程:図4(b))
次に、各々の無底穴44〜47にそれぞれ対応する電子部品48〜51を実装する。放熱が必要な一の電子部品48については、熱伝導性樹脂104と高さ寸法調整部材54を介してコア部材41と薄膜90にその熱を逃がすことができ、また、放熱が必要な二の電子部品51については、熱伝導性樹脂55を介してコア部材41と薄膜90にその熱を逃がすことができる。
【0038】
(第六の工程:図4(c))
次に、電子部品48〜51を実装した後のコア部材41を樹脂で封止する。この封止により、前記第一〜第三の実施の形態における表面側樹脂層42が形成され、この表面側樹脂層42によって、コア部材41の表面、キャビティ(無底穴44〜47)およびビアポスト(柱状部56、57)の周りの隙間が完全にふさがれると共に、コア部材41の側面(X部、Y部参照)も表面側樹脂層42によって覆われる。
【0039】
ここで、表面側樹脂層42の材料としては、たとえば、エポキシ系、ポリイミド系、シアネートエステル系またはテフロン(登録商標)系などの樹脂材料若しくはプリント配線基板に用いられる絶縁材料を使用することができる。
【0040】
図5は、第五の工程後の外観図(a)および第六の工程後の外観図(b)である。なお、図5と上記の工程図(図4)とは厳密に対応していない。図5で理解すべき点は、コア部材41に形成された“キャビティ”への電子部品の実装状態と、樹脂(表面側樹脂層42)による封止状態である。すなわち、図5においては、コア部材41に形成されたキャビティ93〜95にはそれぞれ対応する電子部品105〜107(図4の電子部品48〜51に相当)が実装されており、電子部品105〜107を実装した状態のコア部材41を樹脂108(図4の表面側樹脂層42に相当)で完全に封止している。なお、図5(b)では、樹脂108で封止した後のコア部材41の側面が露出しているが、これは図示の都合である。実際にはコア部材41の側面も樹脂108で完全に覆われている。
【0041】
(第七の工程:図6(a))
次に、薄膜90をパターニングする。このパターニングにより、放熱対策を必要とする電子部品48、51のうち熱導電性樹脂55を介して薄膜90に直接熱を逃がすための放熱パターン83を形成する。すなわち、当該放熱パターン83だけを残すように薄膜90をエッチアウトする。
【0042】
(第八の工程:図6(b))
次に、表面側樹脂層42と裏面側樹脂層43のそれぞれに小穴109、110、111、112、113、114、115、116、117、118、118a、119、120、121、122、123、124、125、125aをあける。たとえば、各層の樹脂をCO2ガスレーザー、UVレーザーまたはエキシマレーザーなどで部分的に除去した後、樹脂の残渣を過マンガン酸やプラズマアッシングなどで除去することにより、小穴109、110、111、112、113、114、115、116、117、118、118a、119、120、121、122、123、124、125、125aを形成する。
【0043】
(第九の工程:図6(c))
次に、小穴109110、111、112、113、114、115、116、117、118、118a、119、120、121、122、123、124、125、125aに銅めっきを施し、電子部品48〜49の端子との電気的な層間接続を行うための電極62、63、64、65、66、67、68、69、70、71、72、73、74、75、75aや、コア部材41を介した層間接続を行うための電極58〜61などを形成する。なお、樹脂とめっき銅との密着性を確保するために、必要に応じて、過マンガン酸等による樹脂表面の粗化を行い、表面積の増大処理を施してもよい。なお、126〜154は、表面側樹脂層42と裏面側樹脂層43の各露出面に形成された電極または配線パターンである。この第九の工程により、図1における中間層Aが作られる。
【0044】
(第十の工程:図7(a))
次に、表面側樹脂層42と裏面側樹脂層43にそれぞれ樹脂を貼り合せ、それらの樹脂の表裏に必要なソルダーレジストパターンを形成することにより、図1における上位層Bと下位層Cが作られる。
【0045】
(第十一の工程:図7(b))
次に、上位層B、中間層A及び下位層Cの4辺端部近傍を切断し、コア部材41の端面(X部、Y部参照)を露出させる。
【0046】
図8は、第十一の工程後の外観図であり、(a)は上面側斜視図、(b)は下面側斜視図である。図8で理解すべき重要な点は、基板4辺の各端面からコア部材41が露出していることにある。
【0047】
以上の工程を実行後、所要の表面実装部品(図1の電子部品78〜82)を取り付け、必要であればカバー40aを取り付けることにより、図1に示すモジュール40が完成する。
【0048】
このような構造を有するモジュール40は、(1)良好な電気伝導性、良好な熱伝導性および高い剛性を兼ね備えた材料(Cu、42アロイ、インバー等)からなる平板状のコア部材41をベースとして構成されているので、基板の曲げ応力をコア部材41の剛性で受け止めることができ、好ましくない基板変形を回避し、または抑制することができる。したがって、ガラスクロスなどの補強材を敢えて必要としないため、ガラスクロスにまつわる諸々の問題(イオンマイグレーションの問題や、キャビティ形成時のガラスクロス切断加工に伴う製造コストアップの問題)を生じないし、(2)また、コア部材41の片面(実施の形態では裏面)に樹脂(裏面側樹脂層43)を貼り付けた状態で、所要部に“海島”を形成した場合、“島”の部分が脱落しないため、その部分を島状部56、57として使用することができる。そして、その島状部56、57を介して層間の電気信号伝達経路や電源伝達経路を簡単に構成することができ、モジュール設計の容易化を図ることができることに加え、(3)コア部材41にキャビティ(無底穴44〜47)を形成し、そのキャビティ内に電子部品48〜51を容易に埋め込むことができ、表面実装と相まって基板の実装密度を向上することができると共に、(4)さらに、高さ寸法の大きいまたは高さ寸法の小さい電子部品を埋め込む場合は、高さ寸法調整部材54を入れたり、または、裏面側樹脂層43の穴を利用したりして、電子部品の高さ寸法を容易に調節することができ、コア部材41の上面高さ位置を電子部品の上面高さ位置が超えないように適正に設定することができる。このため、多層基板製造時における荷重をコア部材41で受け止めることができ、電子部品の破損を防止することができるうえ、(5)電子部品の熱を逃がす場合は、コア部材41を放熱経路に利用したり、または、下位層Cの露出面に形成した放熱パターン(図8(b)の電極パターン166)を放熱経路に利用したりでき、とりわけ発熱の大きい電子部品48、51を埋め込んで構成されるモジュール40に用いて好適なものとすることができる。
【0049】
(6)しかも、基板4辺の各端面を切削加工してコア部材41を積極的に露出させたので、たとえば、図1に示すように、コア部材41の図面上部左端に位置する部分41aと、同コア部材41の図面下部右端に位置する部分41bとを外部に露出させることができる。そして、これらの部分41a、41bには、同様に外部に露出する電極62、71、70、75aが接続されており、要するに、電源やグランド又は信号などの伝達経路として用いられているから、その信号伝達経路を上記の露出部分41a、41b(及び電極62、71、70、75a)を介して基板側面から取り出すことができる。したがって、露出部分41a、41bは、たとえば、冒頭で説明した従来技術のピン8、8(図12参照)を介した信号の伝達でないため、高周波用途での信号遅延が軽減できるという格別の効果を得ることができる。
【0050】
本発明は、以上の実施の形態に限定されない。発明の思想の範囲において、様々な変形態様を含むことはもちろんである。
図9は、第一の変形態様を示す図である。この図において、良好な電気伝導性、良好な熱伝導性および高い剛性を兼ね備えた材料(Cu、42アロイ、インバー等)からなる平板状のコア部材200には、電子部品実装用のキャビティ201と、信号伝達部202、203が形成されており、コア部材200の表裏面の各々は、エポキシ系、ポリイミド系、シアネートエステル系またはテフロン(登録商標)系などの樹脂を主材料(所望により誘電体粉末や磁性体粉末などの機能粉末の混合してもよい)としたもの、若しくは、プリント配線基板に用いられる絶縁材料を主材料とした絶縁樹脂層204、205によって封止されている。また、かかる構造を有する複合多層基板206の4辺端部近傍に切削加工等が施されており、少なくとも、コア部材200に形成された信号伝達部202、203の各端面202a、203aが外部に露出するようになっている。
【0051】
このような構造において、キャビティ201に半導体チップ等の任意の電子部品を実装し、その電子部品の電極と信号伝達部202、203との間を、たとえば、ボンディングワイヤ等によって接続することにより、当該電子部品に対する電源電位や接地電位の供給、あるいは、入出力信号のやり取りを、信号伝達部202、203の各端面202a、203aを介して行うことができる。そして、信号伝達部202、203の各端面202a、203aには、直接信号が伝送するので、たとえば、冒頭で説明したピン8、8(図12参照)を介さずに信号伝送できるから、高周波用途で転送ロスが低減できると言う格別の効果を得ることができる。
【0052】
図10は、第二の変形態様を示す図である。この図において、206は図1のコア部材41に相当するもの(以下、同様にコア部材という)、207は図1の裏面側樹脂層43に相当するものである。コア部材206の少なくとも電子部品が埋め込み実装される無底穴又は有底穴の表面には微細な凹凸206aが形成されており、いわゆる“粗化処理”が施されている。
【0053】
これによれば、(b)に示すように、コア部材206をシート状絶縁樹脂208(図1の表面側樹脂層42に相当するもの)で覆う際に、コア部材206の表面の凹凸206aを介してシート状絶縁樹脂208とコア部材206が接触する(図中の符号Zで示す部分を参照)から、その凹凸206aによって両者の実質的な接触面積を拡大し、シート状絶縁樹脂208とコア部材206との接合強度を堅固なものとして、剥離等の不都合を回避し、信頼性の向上を図ることができる。
【0054】
なお、図11は、粗化処理を施す前(a)と粗化処理を施した後(b)を比較するためのコア部材206の表面写真を示す図である。これらの写真は、SEM(走査型電子顕微鏡)によって撮影したものである。撮影条件はいずれも、15KV(印加電圧)、×5000(倍率)である。両者を見比べると、(a)は、ほぼ無視できる程度の微小で滑らかなうねりしか観察されないのに対して、(b)では、ほぼ等間隔で繰り返される微細な凹凸で表面が埋め尽くされており、明らかに(b)の方に表面粗化の痕跡が認められる。
さらに、前記コア部材の端面の露出部に連続する前記コア部材を被覆する樹脂層に配線パターンを設けたことにより、前記露出部を電気的接続のための端子として用いる際の露出導体の面積を拡大して、接合強度を高めることができる。
また、コア部材の端面の露出部に連続する前記コア部材を被覆する少なくとも下面側の樹脂層に配線パターンを設けることにより、前記コア部材の端面の露出部への半田の濡れ上がりを良好にすることができる。
【0055】
【発明の効果】
本発明に係る複合多層基板によれば、前記コア部材の表裏面を除く端面に露出部を設けたので、それを電気的接続用の端子として使用できるようになり、もって、ピン端子等を介することなく信号伝送することができ、高周波用途で転送ロスを低減することができる複合多層基板およびそれを用いたモジュールを提供することができる。
さらに、前記コア部材の端面の露出部に連続する前記コア部材を被覆する樹脂層に配線パターンを設けたことにより、前記露出部を電気的接続のための端子として用いる際の露出導体の面積を拡大して、接合強度を高めることができる。
【図面の簡単な説明】
【図1】本発明の技術思想を適用して作られたモジュールの断面図である。
【図2】モジュール40の製造工程図(第一の工程〜第三の工程)である。
【図3】第三の工程後の外観図である。
【図4】モジュール40の製造工程図(第四の工程〜第六の工程)である。
【図5】第五の工程後の外観図である。
【図6】モジュール40の製造工程図(第七の工程〜第九の工程)である。
【図7】モジュール40の製造工程図(第十の工程〜第十一の工程)である。
【図8】第十一の工程後の外観図である。
【図9】第一の変形態様を示す図である。
【図10】第二の変形態様を示す図である。
【図11】粗化処理前後の表面状態を示す図である。
【図12】従来の複合多層基板の断面図である。
【符号の説明】
41 コア部材
42 表面側樹脂層(樹脂層)
43 裏面側樹脂層(樹脂層)
44〜47 無底穴
48〜51 電子部品
40 複合多層基板
202、203 信号伝達部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a composite multilayer substrate composed of a laminate composed of a plurality of layers in which at least one layer is a metal core layer, and a module using the same.
[0002]
[Prior art]
FIG. 12A is a cross-sectional view of a conventional composite multilayer substrate (see, for example, Patent Document 1). The illustrated
[0003]
In FIG. 12A, the
[0004]
Here, the
[0005]
In FIG. 12A, substrate reinforcing portions (hereinafter referred to as “substrate reinforcing bodies”) 17 and 17 are provided at the peripheral edge in the
[0006]
In FIG. 12A, the
[0007]
[Patent Document 1]
JP 2000-3980 ([0029], [0053]-[0077], FIG. 24)
[0008]
[Problems to be solved by the invention]
The above-described
[0009]
As described above, the
[0010]
Therefore, the object of the present invention is to expose the metal core layer on the side surface of the package so that it can be used as a terminal for electrical connection, so that signal transmission can be performed without using a pin terminal or the like, An object of the present invention is to provide a composite multilayer substrate capable of reducing transfer loss for high frequency applications and a module using the same.
[0011]
[Means for Solving the Problems]
The composite multilayer substrate according to
Claim2A composite multilayer substrate according to claim1In the composite multilayer substrate described above, a wiring pattern is provided on a resin layer that covers the core member continuous with an exposed portion of an end surface of the core member.And
Claim3The module according to claim 1Or claim 2A composite multilayer board according to any one of the above is used.And
Here, the “material having good electrical conductivity, good thermal conductivity and high rigidity” is not particularly limited as long as it has the above three properties, but typically, A metal (metal) core member is preferable, and copper, 42 alloy, invar and the like are particularly preferable.
[0012]
In addition, “bottomed hole” and “bottomed hole” are both electronic components (an electronic component is an active component such as a semiconductor chip or a transistor, a passive component such as a resistive element, a capacitive element or an inductance element, or other The former is different from the former in terms of “holes without bottom (or through holes)” and the latter in terms of “holes with bottom (or recesses)”. . In addition, the opening shape of the “bottom hole” and “bottom hole” should have an appropriate shape (for example, a shape slightly larger than the outer shape of the electronic component) that can easily mount the target electronic component. That's fine.
[0013]
In the composite multilayer substrate having these characteristics, by providing an exposed portion on the end surface excluding the front and back surfaces of the core member in which the electronic component is embedded and mounted, it can be used as a terminal for electrical connection. To provide a composite multilayer substrate capable of transmitting a signal without passing through a pin terminal and the like and capable of reducing transfer loss in high frequency applications and a module using the sameit can.
In addition, by providing a wiring pattern in the resin layer covering the core member that is continuous with the exposed portion of the end surface of the core member, the area of the exposed conductor portion when the exposed portion is used as a terminal for electrical connection Can be expanded to increase the bonding strength. Further, it is possible to ensure that the solder continues up to the exposed portion of the end surface of the core member.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a cross-sectional view of a module made by applying the technical idea of the present invention.
In addition, “module (English: module)” generally means “standardized structural unit”. A module is also considered a type of unit or part, but a unit is usually positioned as a replaceable component, and a part is itself positioned as a minimal unit, whereas a module is It is often not assumed, and is often designed and manufactured as having a specific function. However, since it is also true that no strict division is defined, this term (“module”) is defined and used in the present specification as follows. That is, a module includes one or a plurality of semiconductor chips, resistor elements, capacitor elements or other electronic components (collectively referred to as “electronic components”) (a combination of different types of electronic components). ) A device that has been mounted to realize a required electronic circuit function and that can be circulated independently in the market. The ease of replacement after being mounted (mounted) on any electronic device is not particularly considered. A mounting form that can be attached and detached by a pin, a connector, or the like may be used, or a form that is mounted in a substantially fixed state by soldering or the like.
[0015]
The
[0016]
The
[0017]
The structure of the
[0018]
The intermediate layer A has a front-
[0019]
For convenience of explanation, the leftmost
[0020]
[0021]
In the case of the
[0022]
Further,
[0023]
The lower layer C forms electrode patterns (details will be described later) on both surfaces of the
[0024]
As described above, the
[0025]
Semiconductor chips (
[0026]
In addition, a semiconductor chip (electronic component 48) having a small height was placed in a cavity (formed by a through hole at the same position as the
[0027]
In addition, a semiconductor chip (electronic component 51) having a large height dimension is placed in a cavity (formed by a through hole at the same position as the
[0028]
Patterning of the
[0029]
Next, the manufacturing process of the
(First step: FIG. 2 (a))
First, a
[0030]
Here, as a material of the back surface
[0031]
In addition, you may use what integrated the back surface
[0032]
(Second step: FIG. 2B)
Next, the
[0033]
(Third step: FIG. 2 (c))
Next, with respect to the
[0034]
3A and 3B are external views after the third step, where FIG. 3A is a top perspective view and FIG. 3B is a bottom perspective view. Note that FIG. 3 and the above process diagram (FIG. 2) do not correspond exactly. The points to be understood in FIG. 3 are “cavities” and “posts” formed in the
[0035]
(Fourth step: FIG. 4A)
Next, the height
[0036]
Here, the
[0037]
(Fifth step: FIG. 4B)
Next, the
[0038]
(Sixth step: FIG. 4C)
Next, the
[0039]
Here, as the material of the surface-
[0040]
FIG. 5 is an external view (a) after the fifth step and an external view (b) after the sixth step. Note that FIG. 5 and the above process diagram (FIG. 4) do not correspond exactly. The points to be understood in FIG. 5 are the mounting state of the electronic component in the “cavity” formed in the
[0041]
(Seventh step: FIG. 6A)
Next, the
[0042]
(Eighth step: FIG. 6B)
Next,
[0043]
(Ninth step: FIG. 6C)
Next, copper plating is applied to the
[0044]
(Tenth step: FIG. 7A)
Next, the upper layer B and the lower layer C in FIG. 1 are formed by laminating resins to the front surface
[0045]
(Eleventh step: FIG. 7B)
Next, the vicinity of the four side end portions of the upper layer B, the intermediate layer A, and the lower layer C is cut to expose the end surfaces (see the X and Y portions) of the
[0046]
8A and 8B are external views after the eleventh step. FIG. 8A is a top perspective view, and FIG. 8B is a bottom perspective view. The important point to understand in FIG. 8 is that the
[0047]
After executing the above steps, required surface mount components (electronic components 78 to 82 in FIG. 1) are attached, and if necessary, a
[0048]
The
[0049]
(6) Moreover, since the
[0050]
The present invention is not limited to the above embodiment. It goes without saying that various modifications are included within the scope of the idea of the invention.
FIG. 9 is a diagram showing a first modification. In this figure, a
[0051]
In such a structure, an arbitrary electronic component such as a semiconductor chip is mounted in the
[0052]
FIG. 10 is a diagram showing a second modification. In this figure, 206 corresponds to the
[0053]
According to this, as shown in (b), when the
[0054]
In addition, FIG. 11 is a figure which shows the surface photograph of the
Furthermore, by providing a wiring pattern in the resin layer that covers the core member continuous to the exposed portion of the end surface of the core member, the area of the exposed conductor when the exposed portion is used as a terminal for electrical connection is reduced. It can be expanded to increase the bonding strength.
In addition, by providing a wiring pattern on at least the lower surface side resin layer covering the core member continuous with the exposed portion of the end surface of the core member, the solder wet-up to the exposed portion of the end surface of the core member is improved. be able to.
[0055]
【The invention's effect】
According to the composite multilayer substrate according to the present invention, since the exposed portion is provided on the end surface excluding the front and back surfaces of the core member, the exposed portion can be used as a terminal for electrical connection. Provided is a composite multilayer substrate that can transmit signals without any problem and can reduce transfer loss in high frequency applications, and a module using the sameit can.
Furthermore, by providing a wiring pattern in the resin layer covering the core member continuous to the exposed portion of the end surface of the core member, the area of the exposed conductor when the exposed portion is used as a terminal for electrical connection is reduced. It can be expanded to increase the bonding strength.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a module made by applying the technical idea of the present invention.
FIG. 2 is a manufacturing process diagram (first process to third process) of the
FIG. 3 is an external view after a third step.
FIG. 4 is a manufacturing process diagram (fourth process to sixth process) of the
FIG. 5 is an external view after a fifth step.
6 is a manufacturing process diagram (seventh process to ninth process) of the
7 is a manufacturing process diagram of the module 40 (tenth process to eleventh process). FIG.
FIG. 8 is an external view after an eleventh step.
FIG. 9 is a diagram showing a first modification.
FIG. 10 is a diagram showing a second modification.
FIG. 11 is a diagram showing the surface state before and after the roughening treatment.
FIG. 12 is a cross-sectional view of a conventional composite multilayer substrate.
[Explanation of symbols]
41 Core member
42 Surface side resin layer (resin layer)
43 Back side resin layer (resin layer)
44 to 47 Bottomless hole
48-51 electronic components
40 Composite multilayer board
202, 203 Signal transmission unit
Claims (3)
前記コア部材を覆う樹脂層と、
前記コア部材の表裏を貫通して前記コア部材に形成された無底穴又は表裏を貫通しない有底穴とを備え、
前記無底穴又は有底穴に樹脂により電子部品を埋め込み実装して用いられる複合多層基板において、
前記コア部材の前記無底穴又は有底穴の形成部分を除く端面に続く部分を切削加工して、その切削加工部分を信号伝達部とし、且つ、
この信号伝達部の端面を外部に露出させ、
この信号伝達部を用いて前記電子部品への電源供給又は信号入力もしくは信号出力を行うことを特徴とする複合多層基板。A flat core member made of a material having good electrical conductivity, good thermal conductivity and high rigidity;
A resin layer covering the core member;
A bottomed hole formed in the core member through the front and back of the core member or a bottomed hole that does not penetrate the front and back; and
In the composite multilayer substrate used by embedding and mounting electronic components with resin in the bottomless hole or the bottomed hole,
Cutting a portion following the end surface excluding the bottomed hole or the bottomed hole forming portion of the core member , the cutting portion as a signal transmission unit, and
Expose the end face of this signal transmission part to the outside,
A composite multilayer board characterized in that power supply, signal input or signal output is performed to the electronic component using the signal transmission unit .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002306587A JP4283523B2 (en) | 2002-10-22 | 2002-10-22 | Composite multilayer substrate and module using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002306587A JP4283523B2 (en) | 2002-10-22 | 2002-10-22 | Composite multilayer substrate and module using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004146419A JP2004146419A (en) | 2004-05-20 |
JP4283523B2 true JP4283523B2 (en) | 2009-06-24 |
Family
ID=32453295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002306587A Expired - Fee Related JP4283523B2 (en) | 2002-10-22 | 2002-10-22 | Composite multilayer substrate and module using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4283523B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049762A (en) * | 2004-08-09 | 2006-02-16 | Nec Corp | Part built-in substrate and manufacturing method thereof |
KR100751995B1 (en) * | 2006-06-30 | 2007-08-28 | 삼성전기주식회사 | Printed circuit board and fabricating method of the same |
JP5493660B2 (en) * | 2009-09-30 | 2014-05-14 | 日本電気株式会社 | Functional element built-in substrate, manufacturing method thereof, and electronic device |
JP5285819B1 (en) | 2012-11-07 | 2013-09-11 | 太陽誘電株式会社 | Electronic circuit module |
KR102145219B1 (en) * | 2018-07-27 | 2020-08-18 | 삼성전자주식회사 | Semiconductor package and antenna module including the same |
WO2023223952A1 (en) * | 2022-05-19 | 2023-11-23 | 株式会社村田製作所 | High-frequency module |
-
2002
- 2002-10-22 JP JP2002306587A patent/JP4283523B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004146419A (en) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003347741A (en) | Composite multilayer substrate and module using the same | |
US7684207B2 (en) | Composite electronic component | |
US5519176A (en) | Substrate and ceramic package | |
JP6626697B2 (en) | Wiring board and method of manufacturing the same | |
US7358591B2 (en) | Capacitor device and semiconductor device having the same, and capacitor device manufacturing method | |
JPWO2011102561A1 (en) | Multilayer printed wiring board and manufacturing method thereof | |
WO2020012598A1 (en) | Semiconductor device | |
JP3691995B2 (en) | Semiconductor package, manufacturing method thereof, and semiconductor device | |
JP4283523B2 (en) | Composite multilayer substrate and module using the same | |
JP5394560B2 (en) | Composite multilayer substrate and module using the same | |
JP5439560B2 (en) | Composite multilayer substrate and module using the same | |
JP5091021B2 (en) | Composite multilayer substrate and module using the same | |
JP2008182039A (en) | Multilayer wiring board and its manufacturing method | |
JP2008251850A (en) | Semiconductor device and manufacturing method of the semiconductor device | |
KR20030011433A (en) | Manufacturing method for hidden laser via hole of multi-layered printed circuit board | |
JPH1145977A (en) | Multichip module and manufacture thereof | |
JP2002335081A (en) | Multilayer wiring substrate and manufacturing method thereof | |
JP2004165318A (en) | Multilayer printed wiring board | |
JP2005347287A (en) | Shielded line in multilayered substrate, semiconductor chip, electronic circuit element, and manufacturing method thereof | |
JP2874734B2 (en) | Multilayer wiring board for high frequency devices | |
JP2002026519A (en) | Printed-circuit board and its manufacturing method | |
JP2004342686A (en) | Multilayered wiring board, substrate for multilayered substrate, and its manufacturing method | |
KR100565501B1 (en) | Circuit Board Filled With Passive Element and A Manufacturing Method | |
JP2020013924A (en) | Circuit board, and manufacturing method of circuit board | |
JP2001320169A (en) | Multilayer circuit board and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4283523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |