JP4283021B2 - 消費電力削減電源回路 - Google Patents
消費電力削減電源回路 Download PDFInfo
- Publication number
- JP4283021B2 JP4283021B2 JP2003091222A JP2003091222A JP4283021B2 JP 4283021 B2 JP4283021 B2 JP 4283021B2 JP 2003091222 A JP2003091222 A JP 2003091222A JP 2003091222 A JP2003091222 A JP 2003091222A JP 4283021 B2 JP4283021 B2 JP 4283021B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage regulator
- circuit
- terminal
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、電子装置等に用いられる消費電力削減電源回路に関する。
【0002】
【従来の技術】
従来、電子装置等に用いられる電源回路は、図4に示すように、直流電源1と、ボルテージレギュレータ2と、放電抵抗3と、コンデンサ4と、負荷回路5とから構成されている。直流電源1は、ボルテージレギュレータ2に直流の電源を供給するものであり、例えば、充電可能なバッテリーや充電不能な電池などがある。ボルテージレギュレータ2は、直流電源1から入力された電圧値を負荷回路5において、必要な電圧値に変換する素子である。
【0003】
このような電源回路においては、電子装置全体の消費電力を低減するために、動作させない負荷回路5やこうした負荷回路5に電力を供給するボルテージレギュレータ2を電子装置の制御手段から出力されるコントロール信号によりOFFさせていた。しかし、この場合、動作させない負荷回路5やこうした負荷回路5に電力を供給するボルテージレギュレータ2をOFFさせると、ボルテージレギュレータ2がON状態の間にコンデンサ4に蓄えられた電荷が逃げ場を失い、コンデンサ4に蓄えられた電荷がボルテージレギュレータ2の出力端子に逆流して、制御手段から出力されたコントロール信号を入力してもボルテージレギュレータ2をOFFすることができないという問題があった。このため、従来は、ボルテージレギュレータ2の出力端子とグランドあるいは電子装置の基準電位との間に放電抵抗3を挿入して、コンデンサ4に蓄えられた電荷をこの放電抵抗3を介して放電していた。
【0004】
一方で、コンデンサ4に蓄えられた電荷をグランドや電子装置の基準電位に放電するために放電抵抗3を挿入すると、次に、ボルテージレギュレータ2をON状態としたときに、コンデンサ4のプラス電極の電位が0Vあるいは基準電位にまで下がっているために、負荷回路5に対して、ラッシュ電流が流れてしまうという問題があった。この問題に対する対応策として、直流電源と負荷回路に直列にFETスイッチを設け、このFETスイッチをゆっくりとONすることでラッシュ電流を抑制する提案がなされている(例えば、特許文献1参照。)。
【0005】
【特許文献1】
特開2001−127613号公報(第2−第4頁、第1図)
【0006】
【発明が解決しようとする課題】
しかし、従来の電源回路や特許文献1に示されるような回路では、コンデンサに蓄えられた電荷をグランド等に放電する放電抵抗を有するため、負荷回路が動作しているときにも、放電抵抗を介してコンデンサに蓄えられた電荷が放電されてしまうという問題があった。また、放電抵抗を介してコンデンサに蓄えられた電荷を放電すると、図5に示す斜線部分の電力を捨ててしまうことになり、電源の利用効率を悪化させてしまうという問題があった。さらに、特許文献1に示された回路では、部品点数が増加してしまい、回路全体がコストアップしてしまうという問題もあった。
【0007】
そこで、本発明は、上述した問題点に鑑みてなされたものであって、部品点数の増加を最小限に抑えつつ、消費電力の削減を図り、電源の利用効率を向上させる消費電力削減電源回路を提供することを目的とする。
【0008】
【課題を解決するための手段】
前記課題を解決するため、本発明は、以下の手段を提案している。
本発明に係る消費電力削減電源回路は、ボルテージレギュレータと、該ボルテージレギュレータに電源を供給する電源部と、該電源部と該ボルテージレギュレータの電源入力端子の間に直列に配置され、電源ラインを接続または開放する切替手段と、該ボルテージレギュレータの出力端子に接続されたコンデンサならびに負荷回路と、前記切替手段のON/OFFおよび前記負荷回路のON/OFFを制御する制御部と、を備え、前記負荷回路を先にOFFし、該OFFから所定時間が経過した後、前記切替手段により前記電源ラインを開放するとともに、前記OFFからさらに所定時間が経過した後、前記切替手段により前記電源ラインを接続し、次に前記負荷回路をONにすることにより、前記コンデンサの電位を保持し、前記ボルテージレギュレータ内の出力トランジスタ回路をON状態のままにするように制御することを特徴とする。
【0009】
この発明によれば、コンデンサの電荷を放電する放電抵抗を備えていないことから、負荷回路がOFFされたときに、コンデンサに蓄えられた電荷はボルテージレギュレータの出力端子に逆流して、ボルテージレギュレータ内の出力回路がON状態に保持される。また、このとき、電源部とボルテージレギュレータの電源端子の間に直列に配置された電源ラインを接続または開放する切替手段により、ボルテージレギュレータの電源端子は、電源部から開放されるため、コンデンサ側から見たインピーダンスは高くなり、ボルテージレギュレータの出力端子側に逆流する電荷はゆっくりとした速度で移動する。したがって、コンデンサのプラス電極の電位は、電荷の移動速度に比例してゆっくりと電位を下げていく。
【0011】
また、前記電源部が一次電池あるいは二次電池であることを特徴とする電源回路を提案している。
この発明によれば、消費電力を低減した回路であるため、特に、一次電池あるいは二次電池等を電源とする電子機器に好適である。
【0012】
【発明の実施の形態】
以下、本発明の実施形態に係る電源回路(消費電力削減電源回路)について図1から図3を参照して詳細に説明する。
本発明の実施形態に係る電源回路は、図1に示すように、直流電源1と、ボルテージレギュレータ2と、コンデンサ4と、負荷回路5と、FETスイッチ6 とを備えている。なお、従来例と同一の符号を付したものについては、詳細な説明は省略する。
【0013】
FETスイッチ6は、ボルテージレギュレータ2の電源端子と直流電源1とを接続あるいは開放するための素子であり、ボルテージレギュレータ2の電源端子と直流電源1との間に直列に配置されている。また、FETスイッチ6のゲート端子は、図示しない電子装置の制御部と接続されており、電子装置の制御部からゲート端子に供給される電圧によって、FETスイッチ6のドレイン−ソース間が短絡または開放される。したがって、FETスイッチ6のゲート電圧を制御することによって、ボルテージレギュレータ2の電源端子と直流電源1とを接続あるいは開放することができる。
【0014】
ボルテージレギュレータ2は図3に示すように、電源端子(VDD)11と、グランド端子(GND)12と、チップイネーブル端子(CE)13と、スタンバイ端子(ECO)14と、出力端子15とを有している。電源端子11は、ボルテージレギュレータ2の内部回路に電源を供給するための端子であり、グランド端子12は、同様に内部回路にグランド電位を供給するための端子である。チップイネーブル端子13は、ボルテージレギュレータ2の出力をON/OFFするための端子であり、電子装置の制御部から供給される信号によってコントロールされる。スタンバイ端子14は、ボルテージレギュレータ2を低消費電流のスタンバイモードに移行させるための端子であり、この端子もチップイネーブル端子と同様に、電子装置の制御部から供給される信号によってコントロールされる。出力端子15は、安定化された直流電圧の出力端子である。
【0015】
ボルテージレギュレータ2は、図3に示すように、プルアップ抵抗21と、バッファ22と、定電流源23と、基準電圧源(Vref)24と、出力電流制限回路(Current Limit)25と、誤差増幅器(オペアンプ)26と、出力電圧設定抵抗網27と、出力用トランジスタ28とから構成されている。プルアップ抵抗21は、チップイネーブル信号がローアクティブであるため、チップイネーブルに入力信号がない場合に、チップイネーブル端子13をHレベルに維持するための抵抗である。
【0016】
バッファ22は、チップイネーブル端子13と誤差増幅器26のコントロール端子との間に配置され、チップイネーブル端子13に入力された信号の波形整形を行う。定電流源23は、電源ラインと誤差増幅器26のマイナス入力端子の間に挿入され、マイナス端子とグランドの間には基準電圧源24が配置されている。基準電圧源24は、定電流源23から電流の供給を受けて、誤差増幅器26の基準電圧を生成する。なお、電源ラインと基準電圧源24との間に、定電流源23を配置したことから、電源の変動の影響を受けることなく、安定した基準電圧を生成することができる。
【0017】
出力電流制限回路25は、例えば、ボルテージレギュレータ2内部のショートあるいは外部での出力端子の短絡等の場合に流れる過剰な電流を抑制する回路である。誤差増幅器26は、オペアンプからなり、マイナス入力端子に接続された基準電圧とプラス入力端子に入力されるボルテージレギュレータ2の出力から得られる電圧値とを比較して、その誤差を増幅して出力トランジスタ28のベースに供給することにより、出力電圧を安定化する回路である。
【0018】
出力電圧設定抵抗網27は、出力電圧を設定するための抵抗であり、出力電圧をこれらの抵抗で分圧した電圧値が誤差増幅器26のプラス入力端子に入力される。出力用トランジスタ28は、誤差増幅器26から出力をベースに入力し、これを増幅して出力するトランジスタである。
【0019】
本実施形態に係る電源回路は、図1に示すように、負荷回路5に電力を供給するボルテージレギュレータの電源入力端子側にFETスイッチ6を設け、負荷回路5をOFFさせる時には、負荷回路5とFETスイッチ6のみをOFFとする構成になっている。ボルテージレギュレータ2は、コンデンサ4から放電した電流が出力トランジスタ28に逆流することによって、常に、ON状態となっているが、負荷回路5をOFFとしていることから消費する電力は極めて小さいものになっている。
【0020】
また、コンデンサ4に蓄積された電荷は放電抵抗がないことから自然放電される。そのため、コンデンサ4内の電荷の減少は緩やかであり、コンデンサ4のプラス電極の電位は図2に示すように、ゆるやかに変化する。したがって、FETスイッチ6を一旦OFFして、次にONするまで、コンデンサ4のプラス電極の電位をある程度保持することができる。そのため、再度、FETスイッチ6をONして、ボルテージレギュレータ2に電源を供給しても、ボルテージレギュレータ2の出力電圧とコンデンサ4の電圧との電位差が小さいために、過剰なラッシュ電流が流れるということはない。また、FETスイッチ6を一旦OFFして、次にONするまで、コンデンサ4のプラス電極の電位をある程度保持することができるため、従来放電抵抗により放電されることにより捨てていた電力(例えば、図5の斜線部分の電力)を保持して利用することができる。
【0021】
本実施形態によれば、コンデンサ4内に蓄積した電荷を放電するための放電抵抗3を備えていないことから、負荷回路5の動作時においても放電抵抗3を介して無駄な電流を消費することがない。また、本実施形態においては、ラッシュ電流を抑制することができるため、装置全体の電力消費の削減を図ることができる。さらに、本実施形態においては、ボルテージレギュレータ2に半導体集積回路により構成されたICを用いたことから、デスクリートで構成された同様の回路に比べて、さらに消費電力を削減することができる。
【0022】
また、本実施形態においては、放電抵抗3を備えていないことから、コンデンサ4に蓄積された電荷は、自然放電により徐々に減少する。そのため、次に、FETスイッチ6をONしたときに、コンデンサ4を再チャージするために要する電力を削減することができる。さらに、本実施形態に係る電源回路においては、FETスイッチ6を追加するだけで、回路を構成できるため、コストアップを最小限に抑えて、十分な消費電力削減効果をもたらす電源回路を構築することができる。
【0023】
なお、本回路を用いた実験では、FETスイッチ6のON周期を3.6秒、ON時間を15msec、負荷回路の消費電流を40mA、コンデンサの容量値を16μFとした場合の消費電力は、従来比で約10%の電力削減効果を示すことがわかった。
【0024】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、本実施形態においては、スイッチとしてFETを用いた例について説明したが、用いられる負荷回路に要求される電流容量や耐圧値、あるいはスイッチングスピード等の条件を満足するものであれば、これに限らず他のスイッチング素子を用いてもよい。
【0025】
また、本実施形態においては、ボルテージレギュレータを例示して説明をしたが、これに限られるものではなく、例えば、出力コントロール端子を有するものあるいは有しないものであってもよい。
【0026】
【発明の効果】
以上のように、この発明によれば、部品点数の増加を抑えつつ、消費電力の削減を図り、電源の利用効率を向上させることができるという効果を有する。したがって、バッテリーや電池等を電源とする電子装置に好適な電源回路を供給することができるという効果がある。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る電源回路の構成を示した図である。
【図2】 本発明の実施形態に係る電源回路における各信号の関係を示した図である。
【図3】 本発明の実施形態に係るボルテージレギュレータの内部回路を示した図である。
【図4】 従来例の回路構成を示す図である。
【図5】 従来例における各信号の関係を示した図である。
【符号の説明】
1・・・直流電源、2・・・ボルテージレギュレータ、3・・・放電抵抗、4・・・コンデンサ、5・・・負荷回路、6・・・FETスイッチ、11・・・電源端子(VDD)、12・・・グランド端子(GND)、13・・・チップイネーブル端子(CE)、14・・・スタンバイ端子(ECO)、15・・・出力端子、21・・・プルアップ抵抗、22・・・バッファ、23・・・定電流源、24・・・基準電圧源(Vref)、25・・・出力電流制限回路(Current Limit)、26・・・誤差増幅器(オペアンプ)、27・・・出力電圧設定抵抗網、28・・・出力用トランジスタ
Claims (2)
- ボルテージレギュレータと、
該ボルテージレギュレータに電源を供給する電源部と、
該電源部と該ボルテージレギュレータの電源入力端子の間に直列に配置され、電源ラインを接続または開放する切替手段と、
該ボルテージレギュレータの出力端子に接続されたコンデンサならびに負荷回路と、
前記切替手段のON/OFFおよび前記負荷回路のON/OFFを制御する制御部と、
を備え、
前記負荷回路を先にOFFし、該OFFから所定時間が経過した後、前記切替手段により前記電源ラインを開放するとともに、
前記OFFからさらに所定時間が経過した後、前記切替手段により前記電源ラインを接続し、次に前記負荷回路をONにすることにより、
前記コンデンサの電位を保持し、前記ボルテージレギュレータ内の出力トランジスタ回路をON状態のままにするように制御することを特徴とする消費電力削減電源回路。 - 前記電源部が一次電池あるいは二次電池であることを特徴とする請求項1に記載された消費電力削減電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003091222A JP4283021B2 (ja) | 2003-03-28 | 2003-03-28 | 消費電力削減電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003091222A JP4283021B2 (ja) | 2003-03-28 | 2003-03-28 | 消費電力削減電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004302504A JP2004302504A (ja) | 2004-10-28 |
JP4283021B2 true JP4283021B2 (ja) | 2009-06-24 |
Family
ID=33404643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003091222A Expired - Fee Related JP4283021B2 (ja) | 2003-03-28 | 2003-03-28 | 消費電力削減電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4283021B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7639469B2 (en) * | 2005-01-25 | 2009-12-29 | Linear Technology Corporation | Power sourcing equipment having auto-zero circuit for determining and controlling output current |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60162995U (ja) * | 1984-04-07 | 1985-10-29 | 富士電気化学株式会社 | コンデンサ入力型整流平滑回路 |
JPS6142611U (ja) * | 1984-08-16 | 1986-03-19 | カルソニックカンセイ株式会社 | 電源装置 |
JPS61133817U (ja) * | 1985-02-05 | 1986-08-21 | ||
JPH0683464A (ja) * | 1992-08-31 | 1994-03-25 | Sony Corp | 定電圧回路 |
JPH0991046A (ja) * | 1995-09-28 | 1997-04-04 | Hitachi Shonan Denshi Co Ltd | 突入電流防止回路 |
JPH09129095A (ja) * | 1995-10-30 | 1997-05-16 | Mitsubishi Electric Corp | 直流遮断器 |
JPH10164709A (ja) * | 1996-11-27 | 1998-06-19 | Isuzu Motors Ltd | 電源装置および電気自動車用電源装置 |
-
2003
- 2003-03-28 JP JP2003091222A patent/JP4283021B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004302504A (ja) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7583133B2 (en) | Self-oscillating regulated low-ripple charge pump and method | |
US6438005B1 (en) | High-efficiency, low noise, inductorless step-down DC/DC converter | |
JP3259262B2 (ja) | 電圧レギュレータ | |
TWI274462B (en) | Power supply device and portable apparatus equipped with the same | |
US7598711B2 (en) | Power source switchover apparatus and method | |
JP4886364B2 (ja) | 昇圧電源回路及びその制御方法、ドライバic | |
US7274577B2 (en) | Electronic instrument having booster circuit | |
US7626360B2 (en) | Charge-pump biased battery protection circuit | |
KR101774059B1 (ko) | 과도 부하 전압 조정기 | |
EP2462684B1 (en) | Charge pump circuit with pulse-width modulation | |
JP2009136148A (ja) | 低雑音感度を維持しつつ高パルス幅変調を生成するスイッチ・モード電源のための方法および装置 | |
US7282900B2 (en) | Performance controller for a step down current mode switching regulator | |
US6741715B2 (en) | Digital hearing aid with a voltage converter for supplying a reduced operation voltage | |
JP2000324807A (ja) | スイッチングレギュレータ | |
CN110875686B (zh) | 电子转换器和操作电子转换器的方法 | |
CN110726938A (zh) | 电流感测系统及其实现方法和集成电路 | |
US9537392B1 (en) | Circuits and methods for dynamic voltage management | |
JP4283021B2 (ja) | 消費電力削減電源回路 | |
US20080303493A1 (en) | Boost regulator startup circuits and methods | |
JP2007189771A (ja) | 電源装置 | |
JP3652903B2 (ja) | 電力供給回路および突入電流防止方法 | |
CN112087131B (zh) | 电荷泵控制电路及电池控制电路 | |
JP2005287101A (ja) | Dc/dcコンバータ回路 | |
JP3272300B2 (ja) | Dc−dcコンバータを用いた電源回路 | |
JP4467150B2 (ja) | 駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090318 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4283021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |