JP2004302504A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2004302504A JP2004302504A JP2003091222A JP2003091222A JP2004302504A JP 2004302504 A JP2004302504 A JP 2004302504A JP 2003091222 A JP2003091222 A JP 2003091222A JP 2003091222 A JP2003091222 A JP 2003091222A JP 2004302504 A JP2004302504 A JP 2004302504A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage regulator
- circuit
- terminal
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】部品点数の増加を最小限に抑えつつ、消費電力の削減を図り、電源の利用効率を向上させる電源回路を提供することを目的とする。
【解決手段】ボルテージレギュレータと、該ボルテージレギュレータに電源を供給する電源部と、該電源部と該ボルテージレギュレータの電源端子の間に直列に配置され、該電源ラインを接続または開放する切替手段と、該ボルテージレギュレータの出力端子に接続されたコンデンサと負荷回路とを備え、該負荷回路がＯＦＦの時に、前記ボルテージレギュレータ内の出力回路をＯＮ状態のまま、前記切替手段を開放することにより、部品点数の増加を最小限に抑えつつ、消費電力の削減を図る電源回路を提供する。
【選択図】 図１
【解決手段】ボルテージレギュレータと、該ボルテージレギュレータに電源を供給する電源部と、該電源部と該ボルテージレギュレータの電源端子の間に直列に配置され、該電源ラインを接続または開放する切替手段と、該ボルテージレギュレータの出力端子に接続されたコンデンサと負荷回路とを備え、該負荷回路がＯＦＦの時に、前記ボルテージレギュレータ内の出力回路をＯＮ状態のまま、前記切替手段を開放することにより、部品点数の増加を最小限に抑えつつ、消費電力の削減を図る電源回路を提供する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電子装置等に用いられる電源回路に関する。
【０００２】
【従来の技術】
従来、電子装置等に用いられる電源回路は、図４に示すように、直流電源１と、ボルテージレギュレータ２と、放電抵抗３と、コンデンサ４と、負荷回路５とから構成されている。直流電源１は、ボルテージレギュレータ２に直流の電源を供給するものであり、例えば、充電可能なバッテリーや充電不能な電池などがある。ボルテージレギュレータ２は、直流電源１から入力された電圧値を負荷回路５において、必要な電圧値に変換する素子である。
【０００３】
このような電源回路においては、電子装置全体の消費電力を低減するために、動作させない負荷回路５やこうした負荷回路５に電力を供給するボルテージレギュレータ２を電子装置の制御手段から出力されるコントロール信号によりＯＦＦさせていた。しかし、この場合、動作させない負荷回路５やこうした負荷回路５に電力を供給するボルテージレギュレータ２をＯＦＦさせると、ボルテージレギュレータ２がＯＮ状態の間にコンデンサ４に蓄えられた電荷が逃げ場を失い、コンデンサ４に蓄えられた電荷がボルテージレギュレータ２の出力端子に逆流して、制御手段から出力されたコントロール信号を入力してもボルテージレギュレータ２をＯＦＦすることができないという問題があった。このため、従来は、ボルテージレギュレータ２の出力端子とグランドあるいは電子装置の基準電位との間に放電抵抗３を挿入して、コンデンサ４に蓄えられた電荷をこの放電抵抗３を介して放電していた。
【０００４】
一方で、コンデンサ４に蓄えられた電荷をグランドや電子装置の基準電位に放電するために放電抵抗３を挿入すると、次に、ボルテージレギュレータ２をＯＮ状態としたときに、コンデンサ４のプラス電極の電位が０Ｖあるいは基準電位にまで下がっているために、負荷回路５に対して、ラッシュ電流が流れてしまうという問題があった。この問題に対する対応策として、直流電源と負荷回路に直列にＦＥＴスイッチを設け、このＦＥＴスイッチをゆっくりとＯＮすることでラッシュ電流を抑制する提案がなされている（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２００１−１２７６１３号公報（第２−第４頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかし、従来の電源回路や特許文献１に示されるような回路では、コンデンサに蓄えられた電荷をグランド等に放電する放電抵抗を有するため、負荷回路が動作しているときにも、放電抵抗を介してコンデンサに蓄えられた電荷が放電されてしまうという問題があった。また、放電抵抗を介してコンデンサに蓄えられた電荷を放電すると、図５に示す斜線部分の電力を捨ててしまうことになり、電源の利用効率を悪化させてしまうという問題があった。さらに、特許文献１に示された回路では、部品点数が増加してしまい、回路全体がコストアップしてしまうという問題もあった。
【０００７】
そこで、本発明は、上述した問題点に鑑みてなされたものであって、部品点数の増加を最小限に抑えつつ、消費電力の削減を図り、電源の利用効率を向上させる電源回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記課題を解決するため、本発明は、以下の手段を提案している。
請求項１に係る発明は、ボルテージレギュレータと、該ボルテージレギュレータに電源を供給する電源部と、該電源部と該ボルテージレギュレータの電源端子の間に直列に配置され、該電源ラインを接続または開放する切替手段と、該ボルテージレギュレータの出力端子に接続されたコンデンサと負荷回路とを備え、該負荷回路がＯＦＦの時に、前記ボルテージレギュレータ内の出力回路をＯＮ状態のまま、前記切替手段を開放することを特徴とする電源回路を提案している。
【０００９】
この発明によれば、コンデンサの電荷を放電する放電抵抗を備えていないことから、負荷回路がＯＦＦされたときに、コンデンサに蓄えられた電荷はボルテージレギュレータの出力端子に逆流して、ボルテージレギュレータ内の出力回路がＯＮ状態に保持される。また、このとき、電源部とボルテージレギュレータの電源端子の間に直列に配置された電源ラインを接続または開放する切替手段により、ボルテージレギュレータの電源端子は、電源部から開放されるため、コンデンサ側から見たインピーダンスは高くなり、ボルテージレギュレータの出力端子側に逆流する電荷はゆっくりとした速度で移動する。したがって、コンデンサのプラス電極の電位は、電荷の移動速度に比例してゆっくりと電位を下げていく。
【００１０】
請求項２に係る発明は、請求項１に記載された電源回路について、前記ボルテージレギュレータが半導体集積回路により構成されていることを特徴とする電源回路を提案している。
本発明によれば、ボルテージレギュレータが半導体集積回路で構成されているため、各電子部品を組み合わせて構成したボルテージレギュレータと比較して、消費電力を低減させることができる。
【００１１】
請求項３に係る発明は、請求項１または請求項２に記載された電源回路について、前記電源部が一次電池あるいは二次電池であることを特徴とする電源回路を提案している。
この発明によれば、請求項１または請求項２に記載された電源回路は、消費電力を低減した回路であるため、特に、一次電池あるいは二次電池等を電源とする電子機器に好適である。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態に係る電源回路について図１から図３を参照して詳細に説明する。
本発明の実施形態に係る電源回路は、図１に示すように、直流電源１と、ボルテージレギュレータ２と、コンデンサ４と、負荷回路５と、ＦＥＴスイッチ６ とを備えている。なお、従来例と同一の符号を付したものについては、詳細な説明は省略する。
【００１３】
ＦＥＴスイッチ６は、ボルテージレギュレータ２の電源端子と直流電源１とを接続あるいは開放するための素子であり、ボルテージレギュレータ２の電源端子と直流電源１との間に直列に配置されている。また、ＦＥＴスイッチ６のゲート端子は、図示しない電子装置の制御部と接続されており、電子装置の制御部からゲート端子に供給される電圧によって、ＦＥＴスイッチ６のドレイン−ソース間が短絡または開放される。したがって、ＦＥＴスイッチ６のゲート電圧を制御することによって、ボルテージレギュレータ２の電源端子と直流電源１とを接続あるいは開放することができる。
【００１４】
ボルテージレギュレータ２は図３に示すように、電源端子（ＶＤＤ）１１と、グランド端子（ＧＮＤ）１２と、チップイネーブル端子（ＣＥ）１３と、スタンバイ端子（ＥＣＯ）１４と、出力端子１５とを有している。電源端子１１は、ボルテージレギュレータ２の内部回路に電源を供給するための端子であり、グランド端子１２は、同様に内部回路にグランド電位を供給するための端子である。チップイネーブル端子１３は、ボルテージレギュレータ２の出力をＯＮ／ＯＦＦするための端子であり、電子装置の制御部から供給される信号によってコントロールされる。スタンバイ端子１４は、ボルテージレギュレータ２を低消費電流のスタンバイモードに移行させるための端子であり、この端子もチップイネーブル端子と同様に、電子装置の制御部から供給される信号によってコントロールされる。出力端子１５は、安定化された直流電圧の出力端子である。
【００１５】
ボルテージレギュレータ２は、図３に示すように、プルアップ抵抗２１と、バッファ２２と、定電流源２３と、基準電圧源（Ｖｒｅｆ）２４と、出力電流制限回路（Ｃｕｒｒｅｎｔ Ｌｉｍｉｔ）２５と、誤差増幅器（オペアンプ）２６と、出力電圧設定抵抗網２７と、出力用トランジスタ２８とから構成されている。プルアップ抵抗２１は、チップイネーブル信号がローアクティブであるため、チップイネーブルに入力信号がない場合に、チップイネーブル端子１３をＨレベルに維持するための抵抗である。
【００１６】
バッファ２２は、チップイネーブル端子１３と誤差増幅器２６のコントロール端子との間に配置され、チップイネーブル端子１３に入力された信号の波形整形を行う。定電流源２３は、電源ラインと誤差増幅器２６のマイナス入力端子の間に挿入され、マイナス端子とグランドの間には基準電圧源２４が配置されている。基準電圧源２４は、定電流源２３から電流の供給を受けて、誤差増幅器２６の基準電圧を生成する。なお、電源ラインと基準電圧源２４との間に、定電流源２３を配置したことから、電源の変動の影響を受けることなく、安定した基準電圧を生成することができる。
【００１７】
出力電流制限回路２５は、例えば、ボルテージレギュレータ２内部のショートあるいは外部での出力端子の短絡等の場合に流れる過剰な電流を抑制する回路である。誤差増幅器２６は、オペアンプからなり、マイナス入力端子に接続された基準電圧とプラス入力端子に入力されるボルテージレギュレータ２の出力から得られる電圧値とを比較して、その誤差を増幅して出力トランジスタ２８のベースに供給することにより、出力電圧を安定化する回路である。
【００１８】
出力電圧設定抵抗網２７は、出力電圧を設定するための抵抗であり、出力電圧をこれらの抵抗で分圧した電圧値が誤差増幅器２６のプラス入力端子に入力される。出力用トランジスタ２８は、誤差増幅器２６から出力をベースに入力し、これを増幅して出力するトランジスタである。
【００１９】
本実施形態に係る電源回路は、図１に示すように、負荷回路５に電力を供給するボルテージレギュレータの電源入力端子側にＦＥＴスイッチ６を設け、負荷回路５をＯＦＦさせる時には、負荷回路５とＦＥＴスイッチ６のみをＯＦＦとする構成になっている。ボルテージレギュレータ２は、コンデンサ４から放電した電流が出力トランジスタ２８に逆流することによって、常に、ＯＮ状態となっているが、負荷回路５をＯＦＦとしていることから消費する電力は極めて小さいものになっている。
【００２０】
また、コンデンサ４に蓄積された電荷は放電抵抗がないことから自然放電される。そのため、コンデンサ４内の電荷の減少は緩やかであり、コンデンサ４のプラス電極の電位は図２に示すように、ゆるやかに変化する。したがって、ＦＥＴスイッチ６を一旦ＯＦＦして、次にＯＮするまで、コンデンサ４のプラス電極の電位をある程度保持することができる。そのため、再度、ＦＥＴスイッチ６をＯＮして、ボルテージレギュレータ２に電源を供給しても、ボルテージレギュレータ２の出力電圧とコンデンサ４の電圧との電位差が小さいために、過剰なラッシュ電流が流れるということはない。また、ＦＥＴスイッチ６を一旦ＯＦＦして、次にＯＮするまで、コンデンサ４のプラス電極の電位をある程度保持することができるため、従来放電抵抗により放電されることにより捨てていた電力（例えば、図５の斜線部分の電力）を保持して利用することができる。
【００２１】
本実施形態によれば、コンデンサ４内に蓄積した電荷を放電するための放電抵抗３を備えていないことから、負荷回路５の動作時においても放電抵抗３を介して無駄な電流を消費することがない。また、本実施形態においては、ラッシュ電流を抑制することができるため、装置全体の電力消費の削減を図ることができる。さらに、本実施形態においては、ボルテージレギュレータ２に半導体集積回路により構成されたＩＣを用いたことから、デスクリートで構成された同様の回路に比べて、さらに消費電力を削減することができる。
【００２２】
また、本実施形態においては、放電抵抗３を備えていないことから、コンデンサ４に蓄積された電荷は、自然放電により徐々に減少する。そのため、次に、ＦＥＴスイッチ６をＯＮしたときに、コンデンサ４を再チャージするために要する電力を削減することができる。さらに、本実施形態に係る電源回路においては、ＦＥＴスイッチ６を追加するだけで、回路を構成できるため、コストアップを最小限に抑えて、十分な消費電力削減効果をもたらす電源回路を構築することができる。
【００２３】
なお、本回路を用いた実験では、ＦＥＴスイッチ６のＯＮ周期を３．６秒、ＯＮ時間を１５ｍｓｅｃ、負荷回路の消費電流を４０ｍＡ、コンデンサの容量値を１６μＦとした場合の消費電力は、従来比で約１０％の電力削減効果を示すことがわかった。
【００２４】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、本実施形態においては、スイッチとしてＦＥＴを用いた例について説明したが、用いられる負荷回路に要求される電流容量や耐圧値、あるいはスイッチングスピード等の条件を満足するものであれば、これに限らず他のスイッチング素子を用いてもよい。
【００２５】
また、本実施形態においては、ボルテージレギュレータを例示して説明をしたが、これに限られるものではなく、例えば、出力コントロール端子を有するものあるいは有しないものであってもよい。
【００２６】
【発明の効果】
以上のように、この発明によれば、部品点数の増加を抑えつつ、消費電力の削減を図り、電源の利用効率を向上させることができるという効果を有する。したがって、バッテリーや電池等を電源とする電子装置に好適な電源回路を供給することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電源回路の構成を示した図である。
【図２】本発明の実施形態に係る電源回路における各信号の関係を示した図である。
【図３】本発明の実施形態に係るボルテージレギュレータの内部回路を示した図である。
【図４】従来例の回路構成を示す図である。
【図５】従来例における各信号の関係を示した図である。
【符号の説明】
１・・・直流電源、２・・・ボルテージレギュレータ、３・・・放電抵抗、４・・・コンデンサ、５・・・負荷回路、６・・・ＦＥＴスイッチ、１１・・・電源端子（ＶＤＤ）、１２・・・グランド端子（ＧＮＤ）、１３・・・チップイネーブル端子（ＣＥ）、１４・・・スタンバイ端子（ＥＣＯ）、１５・・・出力端子、２１・・・プルアップ抵抗、２２・・・バッファ、２３・・・定電流源、２４・・・基準電圧源（Ｖｒｅｆ）、２５・・・出力電流制限回路（Ｃｕｒｒｅｎｔ Ｌｉｍｉｔ）、２６・・・誤差増幅器（オペアンプ）、２７・・・出力電圧設定抵抗網、２８・・・出力用トランジスタ
【発明の属する技術分野】
本発明は、電子装置等に用いられる電源回路に関する。
【０００２】
【従来の技術】
従来、電子装置等に用いられる電源回路は、図４に示すように、直流電源１と、ボルテージレギュレータ２と、放電抵抗３と、コンデンサ４と、負荷回路５とから構成されている。直流電源１は、ボルテージレギュレータ２に直流の電源を供給するものであり、例えば、充電可能なバッテリーや充電不能な電池などがある。ボルテージレギュレータ２は、直流電源１から入力された電圧値を負荷回路５において、必要な電圧値に変換する素子である。
【０００３】
このような電源回路においては、電子装置全体の消費電力を低減するために、動作させない負荷回路５やこうした負荷回路５に電力を供給するボルテージレギュレータ２を電子装置の制御手段から出力されるコントロール信号によりＯＦＦさせていた。しかし、この場合、動作させない負荷回路５やこうした負荷回路５に電力を供給するボルテージレギュレータ２をＯＦＦさせると、ボルテージレギュレータ２がＯＮ状態の間にコンデンサ４に蓄えられた電荷が逃げ場を失い、コンデンサ４に蓄えられた電荷がボルテージレギュレータ２の出力端子に逆流して、制御手段から出力されたコントロール信号を入力してもボルテージレギュレータ２をＯＦＦすることができないという問題があった。このため、従来は、ボルテージレギュレータ２の出力端子とグランドあるいは電子装置の基準電位との間に放電抵抗３を挿入して、コンデンサ４に蓄えられた電荷をこの放電抵抗３を介して放電していた。
【０００４】
一方で、コンデンサ４に蓄えられた電荷をグランドや電子装置の基準電位に放電するために放電抵抗３を挿入すると、次に、ボルテージレギュレータ２をＯＮ状態としたときに、コンデンサ４のプラス電極の電位が０Ｖあるいは基準電位にまで下がっているために、負荷回路５に対して、ラッシュ電流が流れてしまうという問題があった。この問題に対する対応策として、直流電源と負荷回路に直列にＦＥＴスイッチを設け、このＦＥＴスイッチをゆっくりとＯＮすることでラッシュ電流を抑制する提案がなされている（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２００１−１２７６１３号公報（第２−第４頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかし、従来の電源回路や特許文献１に示されるような回路では、コンデンサに蓄えられた電荷をグランド等に放電する放電抵抗を有するため、負荷回路が動作しているときにも、放電抵抗を介してコンデンサに蓄えられた電荷が放電されてしまうという問題があった。また、放電抵抗を介してコンデンサに蓄えられた電荷を放電すると、図５に示す斜線部分の電力を捨ててしまうことになり、電源の利用効率を悪化させてしまうという問題があった。さらに、特許文献１に示された回路では、部品点数が増加してしまい、回路全体がコストアップしてしまうという問題もあった。
【０００７】
そこで、本発明は、上述した問題点に鑑みてなされたものであって、部品点数の増加を最小限に抑えつつ、消費電力の削減を図り、電源の利用効率を向上させる電源回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記課題を解決するため、本発明は、以下の手段を提案している。
請求項１に係る発明は、ボルテージレギュレータと、該ボルテージレギュレータに電源を供給する電源部と、該電源部と該ボルテージレギュレータの電源端子の間に直列に配置され、該電源ラインを接続または開放する切替手段と、該ボルテージレギュレータの出力端子に接続されたコンデンサと負荷回路とを備え、該負荷回路がＯＦＦの時に、前記ボルテージレギュレータ内の出力回路をＯＮ状態のまま、前記切替手段を開放することを特徴とする電源回路を提案している。
【０００９】
この発明によれば、コンデンサの電荷を放電する放電抵抗を備えていないことから、負荷回路がＯＦＦされたときに、コンデンサに蓄えられた電荷はボルテージレギュレータの出力端子に逆流して、ボルテージレギュレータ内の出力回路がＯＮ状態に保持される。また、このとき、電源部とボルテージレギュレータの電源端子の間に直列に配置された電源ラインを接続または開放する切替手段により、ボルテージレギュレータの電源端子は、電源部から開放されるため、コンデンサ側から見たインピーダンスは高くなり、ボルテージレギュレータの出力端子側に逆流する電荷はゆっくりとした速度で移動する。したがって、コンデンサのプラス電極の電位は、電荷の移動速度に比例してゆっくりと電位を下げていく。
【００１０】
請求項２に係る発明は、請求項１に記載された電源回路について、前記ボルテージレギュレータが半導体集積回路により構成されていることを特徴とする電源回路を提案している。
本発明によれば、ボルテージレギュレータが半導体集積回路で構成されているため、各電子部品を組み合わせて構成したボルテージレギュレータと比較して、消費電力を低減させることができる。
【００１１】
請求項３に係る発明は、請求項１または請求項２に記載された電源回路について、前記電源部が一次電池あるいは二次電池であることを特徴とする電源回路を提案している。
この発明によれば、請求項１または請求項２に記載された電源回路は、消費電力を低減した回路であるため、特に、一次電池あるいは二次電池等を電源とする電子機器に好適である。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態に係る電源回路について図１から図３を参照して詳細に説明する。
本発明の実施形態に係る電源回路は、図１に示すように、直流電源１と、ボルテージレギュレータ２と、コンデンサ４と、負荷回路５と、ＦＥＴスイッチ６ とを備えている。なお、従来例と同一の符号を付したものについては、詳細な説明は省略する。
【００１３】
ＦＥＴスイッチ６は、ボルテージレギュレータ２の電源端子と直流電源１とを接続あるいは開放するための素子であり、ボルテージレギュレータ２の電源端子と直流電源１との間に直列に配置されている。また、ＦＥＴスイッチ６のゲート端子は、図示しない電子装置の制御部と接続されており、電子装置の制御部からゲート端子に供給される電圧によって、ＦＥＴスイッチ６のドレイン−ソース間が短絡または開放される。したがって、ＦＥＴスイッチ６のゲート電圧を制御することによって、ボルテージレギュレータ２の電源端子と直流電源１とを接続あるいは開放することができる。
【００１４】
ボルテージレギュレータ２は図３に示すように、電源端子（ＶＤＤ）１１と、グランド端子（ＧＮＤ）１２と、チップイネーブル端子（ＣＥ）１３と、スタンバイ端子（ＥＣＯ）１４と、出力端子１５とを有している。電源端子１１は、ボルテージレギュレータ２の内部回路に電源を供給するための端子であり、グランド端子１２は、同様に内部回路にグランド電位を供給するための端子である。チップイネーブル端子１３は、ボルテージレギュレータ２の出力をＯＮ／ＯＦＦするための端子であり、電子装置の制御部から供給される信号によってコントロールされる。スタンバイ端子１４は、ボルテージレギュレータ２を低消費電流のスタンバイモードに移行させるための端子であり、この端子もチップイネーブル端子と同様に、電子装置の制御部から供給される信号によってコントロールされる。出力端子１５は、安定化された直流電圧の出力端子である。
【００１５】
ボルテージレギュレータ２は、図３に示すように、プルアップ抵抗２１と、バッファ２２と、定電流源２３と、基準電圧源（Ｖｒｅｆ）２４と、出力電流制限回路（Ｃｕｒｒｅｎｔ Ｌｉｍｉｔ）２５と、誤差増幅器（オペアンプ）２６と、出力電圧設定抵抗網２７と、出力用トランジスタ２８とから構成されている。プルアップ抵抗２１は、チップイネーブル信号がローアクティブであるため、チップイネーブルに入力信号がない場合に、チップイネーブル端子１３をＨレベルに維持するための抵抗である。
【００１６】
バッファ２２は、チップイネーブル端子１３と誤差増幅器２６のコントロール端子との間に配置され、チップイネーブル端子１３に入力された信号の波形整形を行う。定電流源２３は、電源ラインと誤差増幅器２６のマイナス入力端子の間に挿入され、マイナス端子とグランドの間には基準電圧源２４が配置されている。基準電圧源２４は、定電流源２３から電流の供給を受けて、誤差増幅器２６の基準電圧を生成する。なお、電源ラインと基準電圧源２４との間に、定電流源２３を配置したことから、電源の変動の影響を受けることなく、安定した基準電圧を生成することができる。
【００１７】
出力電流制限回路２５は、例えば、ボルテージレギュレータ２内部のショートあるいは外部での出力端子の短絡等の場合に流れる過剰な電流を抑制する回路である。誤差増幅器２６は、オペアンプからなり、マイナス入力端子に接続された基準電圧とプラス入力端子に入力されるボルテージレギュレータ２の出力から得られる電圧値とを比較して、その誤差を増幅して出力トランジスタ２８のベースに供給することにより、出力電圧を安定化する回路である。
【００１８】
出力電圧設定抵抗網２７は、出力電圧を設定するための抵抗であり、出力電圧をこれらの抵抗で分圧した電圧値が誤差増幅器２６のプラス入力端子に入力される。出力用トランジスタ２８は、誤差増幅器２６から出力をベースに入力し、これを増幅して出力するトランジスタである。
【００１９】
本実施形態に係る電源回路は、図１に示すように、負荷回路５に電力を供給するボルテージレギュレータの電源入力端子側にＦＥＴスイッチ６を設け、負荷回路５をＯＦＦさせる時には、負荷回路５とＦＥＴスイッチ６のみをＯＦＦとする構成になっている。ボルテージレギュレータ２は、コンデンサ４から放電した電流が出力トランジスタ２８に逆流することによって、常に、ＯＮ状態となっているが、負荷回路５をＯＦＦとしていることから消費する電力は極めて小さいものになっている。
【００２０】
また、コンデンサ４に蓄積された電荷は放電抵抗がないことから自然放電される。そのため、コンデンサ４内の電荷の減少は緩やかであり、コンデンサ４のプラス電極の電位は図２に示すように、ゆるやかに変化する。したがって、ＦＥＴスイッチ６を一旦ＯＦＦして、次にＯＮするまで、コンデンサ４のプラス電極の電位をある程度保持することができる。そのため、再度、ＦＥＴスイッチ６をＯＮして、ボルテージレギュレータ２に電源を供給しても、ボルテージレギュレータ２の出力電圧とコンデンサ４の電圧との電位差が小さいために、過剰なラッシュ電流が流れるということはない。また、ＦＥＴスイッチ６を一旦ＯＦＦして、次にＯＮするまで、コンデンサ４のプラス電極の電位をある程度保持することができるため、従来放電抵抗により放電されることにより捨てていた電力（例えば、図５の斜線部分の電力）を保持して利用することができる。
【００２１】
本実施形態によれば、コンデンサ４内に蓄積した電荷を放電するための放電抵抗３を備えていないことから、負荷回路５の動作時においても放電抵抗３を介して無駄な電流を消費することがない。また、本実施形態においては、ラッシュ電流を抑制することができるため、装置全体の電力消費の削減を図ることができる。さらに、本実施形態においては、ボルテージレギュレータ２に半導体集積回路により構成されたＩＣを用いたことから、デスクリートで構成された同様の回路に比べて、さらに消費電力を削減することができる。
【００２２】
また、本実施形態においては、放電抵抗３を備えていないことから、コンデンサ４に蓄積された電荷は、自然放電により徐々に減少する。そのため、次に、ＦＥＴスイッチ６をＯＮしたときに、コンデンサ４を再チャージするために要する電力を削減することができる。さらに、本実施形態に係る電源回路においては、ＦＥＴスイッチ６を追加するだけで、回路を構成できるため、コストアップを最小限に抑えて、十分な消費電力削減効果をもたらす電源回路を構築することができる。
【００２３】
なお、本回路を用いた実験では、ＦＥＴスイッチ６のＯＮ周期を３．６秒、ＯＮ時間を１５ｍｓｅｃ、負荷回路の消費電流を４０ｍＡ、コンデンサの容量値を１６μＦとした場合の消費電力は、従来比で約１０％の電力削減効果を示すことがわかった。
【００２４】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、本実施形態においては、スイッチとしてＦＥＴを用いた例について説明したが、用いられる負荷回路に要求される電流容量や耐圧値、あるいはスイッチングスピード等の条件を満足するものであれば、これに限らず他のスイッチング素子を用いてもよい。
【００２５】
また、本実施形態においては、ボルテージレギュレータを例示して説明をしたが、これに限られるものではなく、例えば、出力コントロール端子を有するものあるいは有しないものであってもよい。
【００２６】
【発明の効果】
以上のように、この発明によれば、部品点数の増加を抑えつつ、消費電力の削減を図り、電源の利用効率を向上させることができるという効果を有する。したがって、バッテリーや電池等を電源とする電子装置に好適な電源回路を供給することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電源回路の構成を示した図である。
【図２】本発明の実施形態に係る電源回路における各信号の関係を示した図である。
【図３】本発明の実施形態に係るボルテージレギュレータの内部回路を示した図である。
【図４】従来例の回路構成を示す図である。
【図５】従来例における各信号の関係を示した図である。
【符号の説明】
１・・・直流電源、２・・・ボルテージレギュレータ、３・・・放電抵抗、４・・・コンデンサ、５・・・負荷回路、６・・・ＦＥＴスイッチ、１１・・・電源端子（ＶＤＤ）、１２・・・グランド端子（ＧＮＤ）、１３・・・チップイネーブル端子（ＣＥ）、１４・・・スタンバイ端子（ＥＣＯ）、１５・・・出力端子、２１・・・プルアップ抵抗、２２・・・バッファ、２３・・・定電流源、２４・・・基準電圧源（Ｖｒｅｆ）、２５・・・出力電流制限回路（Ｃｕｒｒｅｎｔ Ｌｉｍｉｔ）、２６・・・誤差増幅器（オペアンプ）、２７・・・出力電圧設定抵抗網、２８・・・出力用トランジスタ
Claims (3)
- ボルテージレギュレータと、
該ボルテージレギュレータに電源を供給する電源部と、
該電源部と該ボルテージレギュレータの電源端子の間に直列に配置され、該電源ラインを接続または開放する切替手段と、
該ボルテージレギュレータの出力端子に接続されたコンデンサと負荷回路と
を備え、
該負荷回路がＯＦＦの時に、前記ボルテージレギュレータ内の出力回路をＯＮ状態のまま、前記切替手段を開放することを特徴とする電源回路。 - 前記ボルテージレギュレータが半導体集積回路により構成されていることを特徴とする請求項１に記載された電源回路。
- 前記電源部が一次電池あるいは二次電池であることを特徴とする請求項１または請求項２に記載された電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003091222A JP4283021B2 (ja) | 2003-03-28 | 2003-03-28 | 消費電力削減電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003091222A JP4283021B2 (ja) | 2003-03-28 | 2003-03-28 | 消費電力削減電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004302504A true JP2004302504A (ja) | 2004-10-28 |
| JP4283021B2 JP4283021B2 (ja) | 2009-06-24 |
Family
ID=33404643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003091222A Expired - Fee Related JP4283021B2 (ja) | 2003-03-28 | 2003-03-28 | 消費電力削減電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4283021B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008529129A (ja) * | 2005-01-25 | 2008-07-31 | リニアー テクノロジー コーポレイション | 出力電流を決定および制御するためのオートゼロ回路を有する給電側機器 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60162995U (ja) * | 1984-04-07 | 1985-10-29 | 富士電気化学株式会社 | コンデンサ入力型整流平滑回路 |
| JPS6142611U (ja) * | 1984-08-16 | 1986-03-19 | カルソニックカンセイ株式会社 | 電源装置 |
| JPS61133817U (ja) * | 1985-02-05 | 1986-08-21 | ||
| JPH0683464A (ja) * | 1992-08-31 | 1994-03-25 | Sony Corp | 定電圧回路 |
| JPH0991046A (ja) * | 1995-09-28 | 1997-04-04 | Hitachi Shonan Denshi Co Ltd | 突入電流防止回路 |
| JPH09129095A (ja) * | 1995-10-30 | 1997-05-16 | Mitsubishi Electric Corp | 直流遮断器 |
| JPH10164709A (ja) * | 1996-11-27 | 1998-06-19 | Isuzu Motors Ltd | 電源装置および電気自動車用電源装置 |
-
2003
- 2003-03-28 JP JP2003091222A patent/JP4283021B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60162995U (ja) * | 1984-04-07 | 1985-10-29 | 富士電気化学株式会社 | コンデンサ入力型整流平滑回路 |
| JPS6142611U (ja) * | 1984-08-16 | 1986-03-19 | カルソニックカンセイ株式会社 | 電源装置 |
| JPS61133817U (ja) * | 1985-02-05 | 1986-08-21 | ||
| JPH0683464A (ja) * | 1992-08-31 | 1994-03-25 | Sony Corp | 定電圧回路 |
| JPH0991046A (ja) * | 1995-09-28 | 1997-04-04 | Hitachi Shonan Denshi Co Ltd | 突入電流防止回路 |
| JPH09129095A (ja) * | 1995-10-30 | 1997-05-16 | Mitsubishi Electric Corp | 直流遮断器 |
| JPH10164709A (ja) * | 1996-11-27 | 1998-06-19 | Isuzu Motors Ltd | 電源装置および電気自動車用電源装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008529129A (ja) * | 2005-01-25 | 2008-07-31 | リニアー テクノロジー コーポレイション | 出力電流を決定および制御するためのオートゼロ回路を有する給電側機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4283021B2 (ja) | 2009-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10320290B2 (en) | Voltage regulator with switching and low dropout modes | |
| JP4263394B2 (ja) | 限流回路を有する充電ポンプ | |
| US7560910B2 (en) | Voltage converter and semiconductor integrated circuit | |
| JP4723791B2 (ja) | 低雑音感度を維持しつつ高パルス幅変調を生成するスイッチ・モード電源のための方法および装置 | |
| EP2462684B1 (en) | Charge pump circuit with pulse-width modulation | |
| KR20090039638A (ko) | Ｄｃ/ｄｃ 변환기 | |
| US6741715B2 (en) | Digital hearing aid with a voltage converter for supplying a reduced operation voltage | |
| JP2007325430A (ja) | 昇圧電源回路及びその制御方法、ドライバｉｃ | |
| CN110875686B (zh) | 电子转换器和操作电子转换器的方法 | |
| US20140184154A1 (en) | Electronic component, power receiving device, and power feeding system | |
| US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| JP2018185617A (ja) | 電源装置 | |
| US9397571B2 (en) | Controlled delivery of a charging current to a boost capacitor of a voltage regulator | |
| JP4574713B2 (ja) | 多目的電池充電回路 | |
| CN112087131B (zh) | 电荷泵控制电路及电池控制电路 | |
| JP2004302504A (ja) | 電源回路 | |
| US7218538B2 (en) | Power source device | |
| US8416010B2 (en) | Adaptive charge pump | |
| CN102710247B (zh) | 具有减小的阈值电流的缓冲器系统 | |
| JP4422287B2 (ja) | 電位制御回路 | |
| TWI846878B (zh) | 電荷幫浦控制電路以及電池控制電路 | |
| JP2011062034A (ja) | 二次電池の充電回路 | |
| JP2001251779A (ja) | 充電電池および充電電池パック | |
| JP3547938B2 (ja) | バイアス制御回路 | |
| JP2003079137A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090318 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4283021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |