JP4257603B2 - ステッピングモータ駆動装置の断線検出装置 - Google Patents

Description

本発明は、簡素な回路により巻線の断線を検出でき集積回路化に適するドライバ回路を備えたステッピングモータ駆動装置の断線検出装置に関するものである。

例えば、下記の特許文献１に示されるように、従来は、ステッピングモータの巻線に供給される励磁電流のレベルを検出し、この検出レベルに基づいて巻線の断線を検出していた。特許文献１は、排気ガス還流弁制御装置であるが、ステッピングモータに使用する断線検出回路を示す。

特許第２６３９１４４号公報、第４図

図１２は、排気ガス還流弁制御装置に使用される従来の断線検出回路(100)の回路図を示す。断線検出回路(100)は、抵抗(137,138)を介して直流電源(130)に一端が接続されてステップモータ(120)に設けられた励磁コイル(121〜124)と、各励磁コイル(121〜124)の他端に接続されたコレクタ端子を有する４つのトランジスタ(101〜104)と、各トランジスタ(101〜104)のエミッタ端子に接続された電流検出用抵抗(105〜108)と、各トランジスタ(101〜104)のエミッタ端子と電流検出用抵抗(105〜108)との接続点に接続された非反転入力端子及び直流電源(130)に接続された２つの分圧抵抗(131,132)の間に接続された反転入力端子を有する４つの比較器(109〜112)と、各比較器(109〜112)の出力端子に接続されたＤ端子を有する４つのＤ型フリップフロップ(125〜128)と、各トランジスタ(101〜104)のベース端子及び遅延回路(133〜136)を介してＤ型フリップフロップ(125〜128)のトリガ入力端子(T)に同時に駆動パルスを付与するモータ駆動回路(140)と、全てのＤ型フリップフロップ(125〜128)の出力を受信するアンドゲート(141)と、モータ駆動回路(140)に駆動信号を付与する出力端子(P_O)及びアンドゲート(141)の出力を受信する入力端子(P_i)を有する制御回路(142)とを備えている。

動作の際に、制御回路(142)から駆動信号をモータ駆動回路(140)に付与し、モータ駆動回路(140)からトランジスタ(101〜104)のベース端子に位相が９０度づつ異なる４相の駆動信号を付与して、各トランジスタ(101,102,103,104)をオン・オフさせることにより、ステップモータ(120)を駆動する。トランジスタ(101)のオン時に、直流電源(130)から抵抗(137)、励磁コイル(121)、トランジスタ(101)のコレクタ−エミッタ間及び電流検出用抵抗(105)に電流が流れて、ステップモータ(120)が駆動される。同時に、モータ駆動回路(140)の駆動信号は、遅延回路(133)を介して一定時間τだけ遅延してＤ型フリップフロップ(125)のトリガ入力端子(T)に付与される。また、各比較器(109〜112)の各反転入力端子には、分圧抵抗(131,132)による基準電圧が印加される。

ステップモータ(120)を動作させる際に、制御回路(142)の出力端子(P_O)からの出力によりモータ駆動回路(140)からトランジスタ(101)のベースに駆動パルスが付与されると、トランジスタ(101)がオンに切り換えられ、直流電源(130)から励磁コイル(121)、トランジスタ(101)及び電流検出抵抗(105)を通じて電流が流れる。励磁コイル(121)及びトランジスタ(101)を流れる電流は、電流検出抵抗(105)に印加される対応する電圧として検出され、分圧抵抗(131,132)で分圧した基準電圧と電流検出抵抗(105)の電圧とを比較器(109)により比較する。電流検出抵抗(105)に所定レベルの電圧が印加されると、比較器(109)は出力を発生し、Ｄ型フリップフロップ(125)からハイレベルの出力がアンドゲート(141)に付与される。モータ駆動回路(140)から他のトランジスタ(102〜104)のベースに駆動パルスが付与される場合も同様の動作が行われ、電流検出抵抗(106〜108)に所定レベルの電圧が印加されると、比較器(110〜112)は出力を発生し、Ｄ型フリップフロップ(126〜128)からハイレベルの出力がアンドゲート(141)に付与される。

励磁コイル(123)に断線が発生したとき、モータ駆動回路(140)からトランジスタ(103)のベースに駆動パルスが付与されても、励磁コイル(123)に電流が流れないから、電流検出抵抗(107)に印加される電圧は発生しない。このため、Ｄ型フリップフロップ(127)の出力信号がローレベルとなり、アンドゲート(141)を通じて制御回路(142)の入力端子(P_i)に断線信号が送信される。

また、下記の特許文献２及び特許文献３は、ステッピングモータのバイファイラ巻きしたモータコイルが断線したときに、駆動素子に印加される電圧の上昇を検出してモータコイルの断線を判断するステッピングモータを示す。図１３は、このステッピングモータの断線検出回路を示す。

特開２０００−１７５４８６公報 特開平２−２６２９７号公報、第１図

図１３に示すように、断線検出回路は、バイファイラ巻きされた一対の第１の巻線(221,222)及び第２の巻線(223,224)と、直流電源(230)からモータコイル(221〜224)にそれぞれ直列に接続されたＦＥＴ(201〜204)と、ＦＥＴ(201,202)とグランドとの間に共通に接続された電流検出抵抗(205)と、電流検出抵抗(205)に並列に接続されたダイオード(206)と、ＦＥＴ(203,204)とグランドとの間に共通に接続された電流検出抵抗(207)と、電流検出抵抗(207)に並列に接続されたダイオード(208)と、各巻線(221〜224)と各ＦＥＴ(201〜204)との間に接続された断線検出回路(240)と、各ＦＥＴ(201〜204)のゲートに駆動信号を付与する第１の制御回路(210)及び第２の制御回路(211)と、第１の制御回路(210)及び第２の制御回路(211)とに励磁信号を付与する励磁信号発生回路(212)と、断線検出回路(240)が検出した断線信号を受信して第１の制御回路(210)及び第２の制御回路(211)に停止制御信号を付与する停止制御回路(250)とを備えている。断線検出回路(240)は、各巻線(221〜224)と各ＦＥＴ(201〜204)との間に接続されたダイオード(241〜244)と、全てのダイオード(241〜244)に接続されたツェナーダイオード(245)と、ツェナーダイオード(245)の出力を分圧する抵抗(246,247)と、抵抗(247)に並列に接続されたコンデンサ(248)とを備えている。停止制御回路(250)は、抵抗(246,247)の間に接続される。

各巻線(221〜224)に断線が発生しないとき、停止制御回路(250)は出力を発生しないが、例えば、巻線(221)に断線が発生すると、バイファイラ巻きされた巻線(222)に蓄積エネルギを巻線(221)を通じて放出できなくなり、巻線(222)の高い誘起電圧によってＦＥＴ(202)がブレークダウンし、巻線(222)、ＦＥＴ(202)、抵抗(205)及び直流電源(230)の閉回路でエネルギが放出されると共に、ツェナーダイオード(245)が導通するので、停止制御回路(250)に高レベルのトリガ信号が付与される。したがって、停止制御回路(250)は、第１の制御回路(210)と第２の制御回路(211)とに停止信号を送出して、ＦＥＴ(201〜204)の動作を停止させる。

前記のように、バイファイラ巻きにした複数の巻線を有する２相ステッピングモータの巻線の断線を検出するには、回路構成が複雑となり高耐圧の部品が必要となり、回路自体が高価になると共に、集積回路化に適さなかった。また、２相ステッピングモータをユニポーラ駆動させるとき、定電流チョッパ駆動によりスイッチング素子をオン・オフ動作させて、一方の巻線にエネルギを蓄積したときに、逆起電力を回生する他方の巻線が断線すると、フライバックエネルギが回生されず、一方の巻線を励磁するスイッチング素子に過大な電圧が印加される。この電圧により、スイッチング素子がブレークダウンして破損する可能性があった。このように、励磁電流を検出する従来の方法では、断線した巻線を励磁するタイミングになるまで断線を検出できなかった。

本発明は、簡素な回路で巻線の断線を検出できるステッピングモータの断線検出装置を提供することを目的とする。また、本発明は、集積回路化が容易なステッピングモータの断線検出装置を提供することを目的とする。

本発明の断線検出装置は、直流電源(20)に接続される各一端を有し且つバイファイラ巻きされた少なくとも一対の巻線(21,22)と、巻線(21,22)の各他端に接続された一対のスイッチング素子(1,2)と、一対のスイッチング素子(1,2)とグランドとの間に共通に接続された電流検出抵抗(4)と、スイッチング素子(1,2)の制御端子に駆動信号を付与する駆動回路(10)と、駆動回路(10)に作動信号を付与する制御回路(12)と、駆動回路(10)にパルス幅制御信号を付与するＰＷＭ回路(14)と、第１の基準電圧Ｖ_t1を発生する第１の基準電圧発生手段(34)と、電流検出抵抗(4)に印加される抵抗電圧が第１の基準電圧Ｖ_t1より高いときに、オン状態のスイッチング素子(1,2)をオフに切り換えるチョッパ信号(17)をＰＷＭ回路(14)に付与する比較器(8)とを備えたステッピングモータ駆動装置に使用される。この断線検出装置は、第１の基準電圧Ｖ_t1より低い第２の基準電圧Ｖ_t2を発生する第２の基準電圧発生手段(40)と、電流検出抵抗(4)に印加される抵抗電圧と第２の基準電圧Ｖ_t2とを比較して、抵抗電圧が第２の基準電圧Ｖ_t2より高いときに非常信号を発生する抵抗電圧比較手段(8,8b)と、比較器(8)がチョッパ信号(17)を出力した後に抵抗電圧比較手段(8,8b)から非常信号を受信し、オン状態のスイッチング素子(1,2)がオフ状態に切り換えられた後も非常信号が停止しないとき又はオン状態のスイッチング素子(1,2)がオフ状態に切り換えられた後に一定時間以上若しくは積算値が一定値を超えて非常信号が出力されるとき、断線検出信号を発生する断線検出手段(11)とを備えている。

ステッピングモータ駆動装置の正常動作時に、何れかのスイッチング素子(1,2)をオンにして対応する巻線(21,22)に励磁電流Ｉ₁を流すと、巻線(21,22)にエネルギが蓄積される。その後、オン状態のスイッチング素子(1,2)をオフ状態に切り換えると、グランドから電流検出抵抗(4)、相手方のスイッチング素子(1,2)の寄生ダイオード(1a,2a)、バイファイラ巻きされた相手方の巻線(21,22)を介して電源に回生電流Ｉ₂が流れて、エネルギが放出されるので、回生電流Ｉ₂によって電流検出抵抗(4)には負の抵抗電圧が発生する。バイファイラ巻きされた相手方の巻線(21,22)に断線が発生すると、スイッチング素子(1,2)がオフに切り換えられたときに、巻線(21,22)に蓄積されたエネルギにより、巻線(21,22)に高電圧のフライバック電圧が発生し、このフライバック電圧は、直流電源(20)の電圧に重畳してスイッチング素子(1,2)に印加される。バイファイラ巻きされた相手方の巻線(21,22)を通る回生電流Ｉ₂は流れない。フライバック電圧がスイッチング素子(1,2)のアバランシェ降伏電圧まで上昇すると、アバランシェ電圧でクランプされ、スイッチング素子(1,2)がオフにも関わらず、巻線(21,22)、スイッチング素子(1,2)、電流検出抵抗(4)、グランドの経路で回生電流(13)が流れ、回生電流(13)によって電流検出抵抗(4)には正の抵抗電圧が発生する。抵抗電圧比較手段(8,8b)は、電流検出抵抗(4)に印加される抵抗電圧と第２の基準電圧Ｖ_t2とを比較して、抵抗電圧が第２の基準電圧Ｖ_t2より高いときに非常信号を発生し、断線検出手段(11)は、オン状態のスイッチング素子(1,2)がオフ状態に切り換えられた後に抵抗電圧比較手段(8,8b)から非常信号を受信したとき、断線検出信号を発生する。

また、本発明の他のステッピングモータ駆動装置は、直流電源(20)に接続される各一端を有し且つバイファイラ巻きされた少なくとも一対の巻線(21,22)と、巻線(21,22)の各他端に接続された一対のスイッチング素子(1,2)と、スイッチング素子(1,2)の制御端子に駆動信号を付与する駆動回路(10)と、駆動回路(10)に作動信号を付与する制御回路(12)とを備えている。このステッピングモータ駆動装置の断線検出装置は、一対のスイッチング素子(1,2)とグランドとの間に共通に接続された電流検出抵抗(4)と、電流検出抵抗(4)に印加される抵抗電圧が一定レベル(V_t2)以下に低下したときに出力を発生する比較器(8,8b)と、スイッチング素子(1,2)に付与される駆動信号の立上がり時又は立下り時に非常信号の出力を開始する状態保持回路(45)と、状態保持回路(45)の非常信号が一定量を越えたとき又は一定時間以上継続するときに断線検出信号を発生する断線検出回路(46)とを備えている。ステッピングモータの高速回転時に、何れかの巻線(21,22)に断線が発生すると、スイッチング素子(1,2)に付与される駆動信号の立上がり時又は立下り時に非常信号の出力を開始する状態保持回路(45)の非常信号が一定量を越え又は一定時間以上継続すると、断線検出回路(46)は断線信号を発生する。更に、状態保持回路(45)は、比較器(8,8b)の出力によりリセットされて非常信号の出力を停止する。

本発明によれば、回生側の巻線が断線してフライバックエネルギによる高電圧が発生したときに、励磁側の巻線のスイッチング素子が１回のみアバランシェ領域に入れば、回生側の巻線の断線を検出して、その後ステッピングモータ駆動装置を停止できる。通常アバランシェ耐量は、繰り返しより単発の方が耐量が大きいので、電流検出抵抗に対して１回の高電圧印加でステッピングモータ駆動装置を停止できると、破損させないスイッチング素子の選択肢が広がり極めて有利になる。また、巻線を除くステッピングモータ駆動装置の主要部の集積回路化が可能となり、従来と同一のパッケージ内に収納でき、周辺を変更せずに保護機能が追加され、信頼性が向上する。

以下、２相ステッピングモータ駆動装置に適用した本発明による断線検出装置の実施の形態を図１〜図１１について説明する。
図１に示す第１の実施の形態から明らかなように、本発明の断線検出装置は、直流電源(20)に接続される各一端を有し且つバイファイラ巻きされた二対の巻線(21,22)と、巻線(21,22)の各他端に接続された集積回路化可能なドライバ回路(3)とを備えている。ユニポーラとなる巻線(21,22)のうち、一方の対の巻線(21,22)はステッピングモータのＡ相側を構成し、他方の対の巻線(21,22)はＢ相側を構成し、Ａ相とＢ相の巻線(21,22)は所定の順番で励磁されて図示しないステッピングモータを駆動する。

ドライバ回路(3)は、Ａ相側とＢ相側で一対のスイッチング素子となるＭＯＳＦＥＴ(1,2)と、一対のＭＯＳＦＥＴ(1,2)とグランドとの間に共通に接続された電流検出抵抗(4)と、ＭＯＳＦＥＴ(1,2)の制御端子であるゲートに駆動信号を付与する駆動回路(10)と、駆動回路(10)に作動信号を付与する一対の出力端子（分配／ディスエーブル端子）(O₁,O₂)を有する制御回路(12)と、定電流チョッパ駆動部として駆動回路(10)にパルス幅制御信号を付与するＰＷＭ（パルス幅変調）回路(14)と、第１の基準電圧Ｖ_t1を発生する第１の基準電圧発生手段としての第１の基準電源(34)と、電流検出抵抗(4)に印加される抵抗電圧が第１の基準電圧Ｖ_t1より高いときに、図２(Ｈ)に示すチョッパ信号(17)をＰＷＭ回路(14)に付与して、駆動回路(10)を停止させる出力を発生する比較器(8)とを備えている。各ＭＯＳＦＥＴ(1,2)には寄生ダイオード(1a,2a)が並列に接続される。駆動回路(10)は、例えば特許第３５２５４３６号公報に示されるゲート回路を含む駆動回路、又は特開２００３−１１１３９９号公報に示される集積回路型制御回路、又はゲート回路等種々の回路を使用できる。また、ＰＷＭ回路(14)は、例えば特許第２７８９０９６号公報に記載された公知の回路を使用することができる。

本発明の断線検出装置は、比較器(8)の出力端子とＰＷＭ回路(14)との間に接続されたインバータ(32)と、比較器(8)の出力端子と遅延回路(16)を介してＰＷＭ回路(14)の出力端子とに接続された断線検出手段(11)としてのＡ相とＢ相側のノアゲート(18)と、オアゲート(23)を介してノアゲート(18)の出力を受信するセット端子(S)を有するＲ-Ｓフリップフロップ（以下Ｆ／Ｆと略記する）(24)とを備えている。Ｆ／Ｆ(24)のリセット端子(R)には、ドライバ回路(3)の外部からポート(38)を通じてリセット信号が供給され、Ｆ／Ｆ(24)の出力端子は、制御回路(12)の入力端子(I)に接続される。

比較器(8)は、電流検出抵抗(4)に接続された一方の入力端子（反転入力端子）(-)と抵抗(26)及びポート(36)を介して第１の基準電源(34)に接続される他方の入力端子（非反転入力端子）(+)とを備えている。他方の入力端子(+)と出力端子との間に直列に接続される抵抗(28)とダイオード(30)は、第１の基準電圧Ｖ_t1より低い第２の基準電圧Ｖ_t2を発生する第２の基準電圧発生手段(40)を構成し、抵抗(26)と抵抗(28)は、それぞれ第１の基準電源(34)の分圧抵抗となる。また、比較器(8)は、第２の基準電圧発生手段(40)と共に、抵抗電圧比較手段をも構成し、抵抗電圧比較手段は、電流検出抵抗(4)に印加される抵抗電圧と第２の基準電圧Ｖ_t2とを比較して、抵抗電圧が第２の基準電圧Ｖ_t2より高いときに非常信号を発生する。ノアゲート(18)は、比較器(8)がチョッパ信号(17)を発生した後に抵抗電圧比較手段(8)からの非常信号を受信したとき、断線検出信号を発生する断線検出手段(11)を構成する。比較器(8)は、通常高レベルの出力を発生し、電流検出抵抗(4)に印加される抵抗電圧と第１の基準電源(34)の第１の基準電圧Ｖ_t1とを比較して抵抗電圧が第１の基準電圧Ｖ_t1を超えたときに低レベルの出力を発生する。これにより、インバータ(32)を介してＰＷＭ回路(14)にチョッパ信号(17)を付与し、駆動回路(10)を介してＭＯＳＦＥＴ(1,2)をオフに切り換える。また、比較器(8)が低レベルの出力を発生すると、第１の基準電源(34)から抵抗(26)、抵抗(28)及びダイオード(30)を通じて電流が流れるので、比較器(8)の他方の入力端子(+)には、抵抗(26)と抵抗(28)によりそれぞれ分圧される第２の基準電圧Ｖ_t2が印加される。このように、比較器(8)は他方の入力端子(+)に印加される基準電圧が変化するヒステリシス特性を有する。電流検出抵抗(4)に印加される抵抗電圧が第２の基準電圧Ｖ_t2より低くなると、比較器(8)は低レベルから高レベルの出力に切り換える。

２相のステッピングモータ駆動装置を駆動する際に、制御回路(12)より駆動回路(10)に作動信号を付与すると共に、ＰＷＭ回路(14)は駆動回路(10)を介してＭＯＳＦＥＴ(1,2)のゲートに駆動信号を送出し、ＭＯＳＦＥＴ(1,2)を交互にオン・オフ動作させる。このときのＰＷＭ回路(14)の出力波形とＭＯＳＦＥＴ(1)のゲート電圧波形を図２(Ａ)及び(Ｂ)に示す。即ち、ＭＯＳＦＥＴ(1)がオンのとき、ＭＯＳＦＥＴ(2)はオフとなり、逆にＭＯＳＦＥＴ(1)がオフのとき、ＭＯＳＦＥＴ(2)はオンとなる。例えば、ＭＯＳＦＥＴ(1)をオンにすると、対応する巻線(21)に励磁電流Ｉ₁が流れて、巻線(21)にエネルギが蓄積される。図２(Ｄ)に示すように、巻線(21)に流れる励磁電流Ｉ₁が時間と共に増加して、図２(Ｆ)に示すように、電流検出抵抗(4)に印加される抵抗電圧が第１の基準電源(34)の第１の基準電圧Ｖ_t1を超えると、比較器(8)は高レベルの出力から非常信号となる低レベルのチョッパ信号(17)に切り換える。これにより、インバータ(32)を介してチョッパ信号(17)がＰＷＭ回路(14)に付与されるから、図２(Ａ)に示すようにＰＷＭ回路(14)は駆動回路(10)への信号を低レベルに切り換えてＭＯＳＦＥＴ(1)への駆動信号を停止させ、ＭＯＳＦＥＴ(1)をオフに切り換えると同時に、比較器(8)のチョッパ信号(17)はノアゲート(18)に付与される。ＭＯＳＦＥＴ(1)がオフに切り換えられると、グランドから電流検出抵抗(4)、相手方のＭＯＳＦＥＴ(2)の寄生ダイオード(2a)、バイファイラ巻きされた相手方の巻線(22)を介して直流電源(20)に回生電流Ｉ₂が流れ、巻線(21)のエネルギが放出される。回生電流Ｉ₂によって電流検出抵抗(4)に発生する負の抵抗電圧は、比較器(8)の一方の入力端子(-)に印加される。

比較器(8)から低レベルのチョッパ信号(17)が発生すると、第１の基準電源(34)から抵抗(26)、抵抗(28)及びダイオード(30)を通り比較器(8)の出力端子に電流が流れるため、比較器(8)の他方の入力端子(+)に印加される電圧は、第１の基準電源(34)の電源電圧を抵抗(26)と抵抗(28)で分圧した分圧値で表される第２の基準電圧Ｖ_t2に変化する。比較器(8)の一方の入力端子(-)に印加される負の抵抗電圧は、抵抗(26,28)の分圧比により決定される他方の入力端子(+)の第２の基準電圧Ｖ_t2より低いので、比較器(8)は、低レベルのチョッパ信号(17)の出力を停止して、直ちに高レベルの出力を発生する。このとき、非常信号であるチョッパ信号(17)のパルス幅は極めて短い。したがって、図２(Ｇ)は、比較器(8)の他方の入力端子(+)に印加される電圧Ｖ_Aが第１の基準電圧Ｖ_t1から第２の基準電圧Ｖ_t2に変化した後に第２の基準電圧Ｖ_t2から第１の基準電圧Ｖ_t1に戻る瞬間的な低レベルパルスＶ_A1を示す。同様に、図２(Ｈ)は、比較器(8)の入力電圧Ｖ_Aの低レベルパルスＶ_A1に対応して比較器(8)が瞬間的に低レベルのチョッパ信号(17)を発生する動作波形を示す。ノアゲート(18)の一方の入力端子には、比較器(8)から瞬間的に低レベルのチョッパ信号(17)が付与されても、図２(Ｉ)に示すように、高レベルから低レベルの信号に切り換えられるＰＷＭ回路(14)の出力が遅延回路(16)を介して時間Ｔだけ遅延するので、比較器(8)から低レベルのチョッパ信号(17)がノアゲート(18)に付与される間に遅延回路(16)の出力は高レベルに保持され、図２(Ｊ)に示すように、ノアゲート(18)は出力を発生しない。このため、オアゲート(23)を通じてＦ／Ｆ(24)がセットされず、図２(Ｋ)に示すように、Ｆ／Ｆ(24)は出力を発生しない。巻線(22)に断線が発生しない場合は前記のように動作し、他の巻線(21)に断線がない場合も同様に動作するので、ＭＯＳＦＥＴ(1,2)のオフ時に電流検出抵抗(4)に印加される電圧が負となる回生電流Ｉ₂が電流検出抵抗(4)に流れ、図２(Ｈ)に示すように、比較器(8)は、ＭＯＳＦＥＴ(1,2)のオフ後に瞬間的に低レベルのチョッパ信号(17)を発生した後、直ちに高レベルの出力に戻る。

例えば、バイファイラ巻きされた相手方の巻線(22)に断線が発生すると、ＭＯＳＦＥＴ(1)がオフに切り換えられたときに、巻線(21)に蓄積されたエネルギにより、巻線(21)に高電圧のフライバック電圧が発生し、このフライバック電圧は直流電源(20)の電圧に重畳してＭＯＳＦＥＴ(1)に印加されるので、バイファイラ巻きされた相手方の巻線(22)を通る回生電流Ｉ₂は流れない。フライバック電圧がＭＯＳＦＥＴ(1)のアバランシェ降伏電圧まで上昇すると、その電圧でクランプされ、ＭＯＳＦＥＴ(1)がオフにも関わらず、巻線(21)、ＭＯＳＦＥＴ(1)、電流検出抵抗(4)、グランドの経路で回生電流(13)が流れるため、回生電流(13)によって電流検出抵抗(4)には正の抵抗電圧が発生する。このとき、図２(Ｄ)に斜線で示すように、ＭＯＳＦＥＴ(1)を流れる回生電流(13)は、徐々に低下する傾斜特性となる。同様に、電流検出抵抗(4)に印加される電圧(15)は、図２(Ｆ)の斜線で示すように、徐々に低下する傾斜特性となるので、正常時のように急激な立下り特性にならない。第２の基準電圧Ｖ_t2より高い電流検出抵抗(4)の正の抵抗電圧が比較器(8)の一方の入力端子(-)に印加されるので、比較器(8)は、一方の入力端子(-)に印加される電流検出抵抗(4)の抵抗電圧と他方の入力端子(+)に印加される第２の基準電圧Ｖ_t2とを比較するとき、電流検出抵抗(4)の正の抵抗電圧が比較的長時間持続する。このため、図２(Ｈ)に示すように、比較器(8)のチョッパ信号(17)、即ち非常信号は相当の時間Ｔ₁だけ低レベルに保持される。したがって、図２(Ｉ)に示す遅延回路(16)からの出力が遅延して低レベルになる時点で、比較器(8)はなお低レベルのチョッパ信号(17)を時間Ｔ₁だけ維持する。このため、比較器(8)と遅延回路(16)との両方から低レベルの出力を受信するノアゲート(18)は、図２(Ｊ)に示すようにオアゲート(23)を通じてＦ／Ｆ(24)のセット端子(S)に出力を発生し、Ｆ／Ｆ(24)をセットする。これにより、図２(Ｋ)に示すようにＦ／Ｆ(24)から出力信号が発生して、制御回路(12)の入力端子(I)に付与され、制御回路(12)は駆動回路(10)への作動信号の出力を停止する。Ｆ／Ｆ(24)は、ドライバ回路(3)のポート(38)からリセット信号をリセット端子(R)に別途付与すれば、初期の状態に復帰する。このように、比較器(8)は、電流検出抵抗(4)に印加される抵抗電圧と第２の基準電圧Ｖ_t2とを比較して、抵抗電圧が第２の基準電圧Ｖ_t2より高いときに出力を発生する抵抗電圧比較手段となり、ノアゲート(18)は、比較器(8)がチョッパ信号(17)を出力した後に抵抗電圧比較手段である比較器(8)からの出力を受信したとき断線検出信号を発生する断線検出手段(11)となる。

図３は、電流検出抵抗(4)に印加される電圧が第１の基準電圧Ｖ_t1を超えたときにＰＷＭ回路にチョッパ信号(17)を発生する第１の比較器(8a)と、電流検出抵抗(4)に印加される電圧が第２の基準電圧Ｖ_t2より低いときに出力を発生する第２の比較器(8b)とにより比較器(8)を構成した本発明の第２の実施の形態を示す。即ち、比較器(8)は、電流検出抵抗(4)に印加される抵抗電圧が第１の基準電圧Ｖ_t1より高いときに、ＰＷＭ回路(14)にチョッパ信号(17)を発生する第１の比較器(8a)と、電流検出抵抗(4)に印加される抵抗電圧が第２の基準電圧Ｖ_t2より高いときにノアゲート(18)に出力を発生する抵抗電圧比較手段となる第２の比較器(8b)と、第１の基準電圧Ｖ_t1より低い第２の基準電圧Ｖ_t2を付与する第２の基準電圧発生手段となる第２の基準電源(40)とを備えている。他の基本構成は、図１と同様である。

ステッピングモータ駆動装置の動作の際に、例えば、ＭＯＳＦＥＴ(1)をオンにすると対応する巻線(21)に励磁電流Ｉ₁が流れて、巻線(21)にエネルギが蓄積される。図４(Ｄ)に示すように、巻線(21)に流れる励磁電流Ｉ₁が時間と共に増加して、電流検出抵抗(4)に印加される電圧が第１の基準電源(34)の第１の基準電圧Ｖ_t1を超えると、高レベルの出力を発生する第１の比較器(8a)は図示しない高レベルのチョッパ信号に切り換える。このチョッパ信号は、ＰＷＭ回路(14)に付与されるから、図４(Ａ)に示すように、ＰＷＭ回路(14)は、駆動回路(10)への出力信号を低レベルに切り換えて、ＭＯＳＦＥＴ(1)への駆動信号を停止する。ＭＯＳＦＥＴ(1)がオフに切り換えられると、グランドから電流検出抵抗(4)、相手方のＭＯＳＦＥＴ(2)の寄生ダイオード(2a)、バイファイラ巻きされた相手方の巻線(22)を介して直流電源(20)に回生電流Ｉ₂が流れて、巻線(21)のエネルギが放出される。回生電流Ｉ₂によって負の抵抗電圧が電流検出抵抗(4)に印加され、第２の比較器(8b)の一方の入力端子(-)に印加される電流検出抵抗(4)の抵抗電圧は、他方の入力端子(+)に印加される第２の基準電源(40)の第２の基準電圧Ｖ_t2より低いので、図４(Ｇ)に示すように、第２の比較器(8b)の出力端子からノアゲート(18)の一方の入力端子に高レベルの出力が発生する。したがって、ＰＷＭ回路(14)から遅延回路(16)を介して高レベルの信号がノアゲート(18)の他方の入力端子に付与されるので、第２の比較器(8b)から高レベルの信号がノアゲート(18)の一方の入力端子に付与される以上、図４(Ｉ)に示すように、ノアゲート(18)は断線検出信号を出力しない。巻線(22)に断線が発生しない場合は前記のように動作し、他の巻線(21)に断線が発生しない場合も同様に動作するので、ＭＯＳＦＥＴ(1,2)のオフ時に電流検出抵抗(4)に回生電流Ｉ₂が流れて電流検出抵抗(4)の抵抗電圧が負となり、ＭＯＳＦＥＴ(1,2)のオフ後に第２の比較器(8b)は高レベルの出力を発生する。

バイファイラ巻きされた相手方の巻線(22)に断線が発生すると、ＭＯＳＦＥＴ(1)がオフに切り換えられたときに、巻線(21)に蓄積されたエネルギにより、巻線(21)に発生する高電圧のフライバック電圧が、直流電源(20)の電圧に重畳してＭＯＳＦＥＴ(1)に印加されるので、バイファイラ巻きされた相手方の巻線(22)を通る回生電流Ｉ₂は流れない。フライバック電圧がＭＯＳＦＥＴ(1)のアバランシェ降伏電圧まで上昇すると、その電圧でクランプされ、ＭＯＳＦＥＴ(1)がオフにも関わらず、巻線(21)、ＭＯＳＦＥＴ(1)、電流検出抵抗(4)、グランドの経路で回生電流(13)が流れるため、この回生電流(13)によって電流検出抵抗(4)には正の抵抗電圧が発生する。このとき、ＭＯＳＦＥＴ(1)を流れる回生電流(13)及び電流検出抵抗(4)に印加される電圧(15)は、図４(Ｄ)及び(Ｆ)の斜線で示すように、徐々に低下する傾斜特性となり、正常時のように急激な立下り特性にならない。第２の比較器(8b)は、一方の入力端子(-)に印加される電流検出抵抗(4)の抵抗電圧と他方の入力端子(+)に印加される第２の基準電圧Ｖ_t2とを比較するとき、第２の基準電圧Ｖ_t2より高い電流検出抵抗(4)の正の抵抗電圧が一方の入力端子(-)に印加されるので、非常信号となる第２の比較器(8b)の出力は、図４(Ｇ)に示すように、相当の時間Ｔ₁だけ低レベルに保持され、高レベルに反転しない。遅延回路(16)を介してノアゲート(18)の入力端子に印加されるＰＷＭ回路(14)からの信号が図４(Ｈ)に示すように高レベルから低レベルに変化するとき、非常信号である第２の比較器(8b)の出力は図４(Ｇ)に示すように低レベルのままであるから、図４(Ｉ)に示すように、ノアゲート(18)はオアゲート(23)を通じてＦ／Ｆ(24)のセット端子(S)に出力を発生して、Ｆ／Ｆ(24)をセットする。これにより、図４(Ｊ)に示すようにＦ／Ｆ(24)から出力信号が発生して、制御回路(12)の入力端子(I)に付与され、制御回路(12)は駆動回路(10)への作動信号の出力を停止する。Ｆ／Ｆ(24)は、ドライバ回路(3)のポート(38)からリセット信号をリセット端子(R)に別途付与することにより、初期の状態に復帰する。このため、第２の比較器(8b)は、電流検出抵抗(4)に印加される抵抗電圧と第２の基準電圧Ｖ_t2とを比較して、抵抗電圧が第２の基準電圧Ｖ_t2より高いときに出力を発生する抵抗電圧比較手段となり、ノアゲート(18)は、第１の比較器(8a)の出力が発生した後に第２の比較器(8b)からの出力を受信したとき断線検出信号を発生する断線検出手段(11)となる。

図５は、遅延回路を使用しない本発明による第３の実施の形態を示す回路図である。図５に示すように、第１の比較器(8a)の出力端子は、ＰＷＭ回路(14)とオアゲート(43)に接続され、オアゲート(43)の出力端子は、状態保持回路としてのＦ／Ｆ(45)のセット端子(S)に接続される。第２の比較器(8b)の出力は、オアゲート(44)に接続され、オアゲート(44)の出力端子は、Ｆ／Ｆ(45)のリセット端子(R)に接続される。非常信号を発生するＦ／Ｆ(45)の出力端子は、断線検出手段(11)となる低域濾波回路(46)を介して制御回路(12)の入力端子(I)に接続される。

図５に示すステッピングモータ駆動装置の動作の際に、例えば、ＭＯＳＦＥＴ(1)をオンにして対応する巻線(21)に励磁電流Ｉ₁が流れると、巻線(21)にエネルギが蓄積される。図６(Ｄ)に示すように、巻線(21)に流れる励磁電流Ｉ₁が時間と共に増加して、図７(Ｂ)に示すように、電流検出抵抗(4)に印加される電圧が第１の基準電源(34)の第１の基準電圧Ｖ_t1を超えると、第１の比較器(8a)は、図７(Ｃ)に示すチョッパ信号(17)を発生し、チョッパ信号(17)はＰＷＭ回路(14)とオアゲート(43)とに付与される。このため、ＰＷＭ回路(14)は、駆動回路(10)への出力信号を低レベルに切り換えて、ＭＯＳＦＥＴ(1)への駆動信号を停止する。これと同時に、オアゲート(43)の出力がＦ／Ｆ(45)のセット端子(S)に付与されるので、セット状態に切り換えられるＦ／Ｆ(45)は低域濾波回路(46)に非常信号を送出する。低域濾波回路(46)は、Ｆ／Ｆ(45)の非常信号を受信し、チョッパ信号(17)と同様に短いパルス幅を有する非常信号を濾波し、制御回路(12)に伝達しない。

ＭＯＳＦＥＴ(1)がオフに切り換えられると、グランドから電流検出抵抗(4)、相手方のＭＯＳＦＥＴ(2)の寄生ダイオード(2a)、バイファイラ巻きされた相手方の巻線(22)を介して直流電源(20)に回生電流Ｉ₂が流れて、巻線(21)のエネルギが放出される。この回生電流Ｉ₂によって、電流検出抵抗(4)に印加される抵抗電圧は、図６(Ｆ)及び図７(Ｂ)に示すように、急激に低下して負電圧となり、図６(Ｇ)及び図７(Ｃ)に示すように、第１の比較器(8a)のチョッパ信号(17)は、直ちに低レベルに切り換えられる。これと同時に、電流検出抵抗(4)に印加される抵抗電圧は、図６(Ｆ)及び図７(Ｂ)に示すように、第２の基準電圧Ｖ_t2より低い負側に低下するので、第２の比較器(8b)は、第２の基準電源(40)による負側の第２の基準電圧Ｖ_t2と抵抗電圧とを比較して、図６(Ｈ)及び図７(Ｄ)に示すように、高レベルの出力を発生する。第２の比較器(8b)の高レベルの出力は、オアゲート(44)を介してＦ／Ｆ(45)のリセット端子(R)に付与されるため、Ｆ／Ｆ(45)はリセットされ、低域濾波回路(46)への非常信号を停止する。低域濾波回路(46)は、図７(Ｃ)に示す第１の比較器(8a)のチョッパ信号(17)によりＦ／Ｆ(45)がセットされた後、第２の比較器(8b)の出力によりＦ／Ｆ(45)がリセットされるまでＦ／Ｆ(45)の非常信号を濾波する。巻線(22)に断線がないとき、Ｆ／Ｆ(45)は第２の比較器(8b)の出力により短時間でリセットされるため、図６(Ｉ)に示すようにＦ／Ｆ(45)から出力される非常信号は極めて短いパルス幅となり、更にこの非常信号は低域濾波回路(46)よりカットされるため、図６(Ｊ)に示すように低域濾波回路(46)からは断線検出信号を発生しない。

相手方の巻線(22)に断線が発生し、ＭＯＳＦＥＴ(1)がオフに切り換えられたときに、巻線(21)に蓄積されたエネルギにより、巻線(21)に高電圧のフライバック電圧が発生し、このフライバック電圧は、直流電源(20)の電圧に重畳してＭＯＳＦＥＴ(1)に印加されるので、バイファイラ巻きされた相手方の巻線(22)を通る回生電流Ｉ₂は流れない。フライバック電圧がＭＯＳＦＥＴ(1)のアバランシェ降伏電圧まで上昇すると、その電圧でクランプされ、ＭＯＳＦＥＴ(1)がオフにも関わらず、巻線(21)、ＭＯＳＦＥＴ(1)、電流検出抵抗(4)、グランドの経路で回生電流(13)が流れるため、図６(Ｄ)に示す回生電流(13)によって、電流検出抵抗(4)には図６(Ｆ)に示すように正の抵抗電圧(15)が発生する。即ち、図７(Ｂ)に示すように、電流検出抵抗(4)に発生する正の抵抗電圧(15)は、第１の基準電圧Ｖ_t1を超えた後に、徐々に減少する傾斜特性を示す。このため、電流検出抵抗(4)の抵抗電圧が第１の基準電圧Ｖ_t1を超えたときに、図７(Ｃ)に示すように第１の比較器(8a)はチョッパ信号(17)をＰＷＭ回路(14)に付与し、ＰＷＭ回路(14)は駆動回路(10)に信号を送出してＭＯＳＦＥＴ(1)への駆動信号を停止させると共にＦ／Ｆ(45)をセットさせるが、図７(Ｂ)に示すように電流検出抵抗(4)の抵抗電圧が第２の基準電圧Ｖ_t2を超えないため、図７(Ｄ)に示すように第２の比較器(8b)は出力を発生しない。よって、Ｆ／Ｆ(45)はリセットされず、図６(Ｉ)に示すように高レベルの非常信号を発生し続ける。このため、図６(Ｊ)に示すように、低域濾波回路(46)は時間Ｔ₂よりも長いパルス幅の入力を受信して制御回路(12)の入力端子(I)に断線検出信号を付与し、制御回路(12)はドライブ回路(3)の動作を停止させる。このため、第２の比較器(8b)は、電流検出抵抗(4)に印加される抵抗電圧と第２の基準電圧Ｖ_t2とを比較して、抵抗電圧が第２の基準電圧Ｖ_t2より高いときに出力を発生する抵抗電圧比較手段となり、低域濾波回路(46)は、第１の比較器(8a)がチョッパ信号(17)を発生した後に抵抗電圧比較手段からの出力を受信したとき断線検出信号を発生する断線検出手段(11)となる。

図８は、ヒステリシス特性を有する比較器(8)を使用する本発明の第４の実施の形態を示す。比較器(8)の出力端子は、インバータ(32)を介してＰＷＭ回路(14)に接続されると共に、インバータ(48)、断線検出手段(11)となる低域濾波回路(46)及びオアゲート(23)を介してＦ／Ｆ(24)のセット端子(S)に接続される点を除き、比較器(8)の構成は、図１に示す回路と同様である。ＭＯＳＦＥＴ(1)がオンすると、巻線(21)、ＭＯＳＦＥＴ(1)及び電流検出抵抗(4)に励磁電流Ｉ₁が流れ、図９(Ｄ)に示すように励磁電流Ｉ₁が増加して電流検出抵抗(4)に印加される電圧が図９(Ｆ)に示すように第１の基準電圧Ｖ_t1を超えると、比較器(8)は図９(Ｈ)に示すようにインバータ(32,48)に低レベルのチョッパ信号(17)を付与するので、ＰＷＭ回路(14)及び低域濾波回路(46)に高レベルの信号が付与され、ＰＷＭ回路(14)は駆動回路(10)への出力を低レベルに切り換えてＭＯＳＦＥＴ(1)への駆動信号を停止させる。正常動作時には、ＭＯＳＦＥＴ(1)のオフ後に電流検出抵抗(4)に回生電流Ｉ₂が流れて、図９(Ｆ)に示すように、電流検出抵抗(4)に印加される抵抗電圧が短時間で負側となる。比較器(8)は、低レベルのチョッパ信号(17)を発生すると、他方の入力端子(+)に印加される電圧が第１の基準電圧Ｖ_t1を抵抗(26)と抵抗(28)で分圧した第２の基準電圧Ｖ_t2に切り換えられるので、比較器(8)は、抵抗電圧を第２の基準電圧Ｖ_t2と比較する。図９(Ｇ)は、比較器(8)の他方の入力端子(+)の電圧Ｖ_Aが第１の基準電圧Ｖ_t1から第２の基準電圧Ｖ_t2に変化した後に第２の基準電圧Ｖ_t2から第１の基準電圧Ｖ_t1に戻る瞬間的な低レベルパルスＶ_A1を示す。同様に、図９(Ｈ)は、低レベルパルスＶ_A1に対応して比較器(8)が瞬間的に低レベルのチョッパ信号(17)を発生する動作波形を示し、このチョッパ信号(17)が非常信号となる。ＭＯＳＦＥＴ(1)のオフ後に、電流検出抵抗(4)の抵抗電圧が第２の基準電圧Ｖ_t2より低い負側に切り換えられると、比較器(8)は短時間で低レベルの出力から高レベルの出力に切り換えるので、インバータ(48)の出力を積分する低域濾波回路(46)は、短いパルス幅の入力をカットして、出力を発生しない。巻線(22)の断線時には、電流検出抵抗(4)に印加される抵抗電圧(15)が図９(Ｆ)に示すように傾斜特性となるので、比較器(8)の一方の入力端子(-)に印加される電流検出抵抗(4)の抵抗電圧が第２の基準電圧Ｖ_t2未満にならず、比較器(8)は相当の時間Ｔ₁だけ低レベルの非常信号(17)を発生し続ける。このため、低域濾波回路(46)は、図９(Ｉ)に示すように、比較器(8)からのパルス幅Ｔ₁の入力を時間Ｔ₃だけ遅れて出力し、オアゲート(23)を通じてＦ／Ｆ(24)をセットする。これにより、Ｆ／Ｆ(24)は、図９(Ｊ)に示すように、制御回路(12)の入力端子(I)に断線検出信号を付与する。

相切換え速度を早くして、ステッピングモータの回転数を増加させると、電流検出抵抗(4)に印加される電圧が所定のレベルに到達する前に、制御回路(12)から駆動回路(10)に作動信号を付与して、他方の巻線(21,22)を励磁するため、ＰＷＭ制御によるチョッパ駆動に対応して、巻線(21,22)の断線を検出することができない。そこで、ステッピングモータを高速回転する場合にも、巻線(21,22)の断線を確実に検出する必要がある。図１０は、ステッピングモータの高速回転時に断線を検出できる本発明の第５の実施の形態を示す。図１０に示す回路は、図５に示す第１の比較器(8a)の出力端子とオアゲート(43)の入力端子との間に起動回路(50)を付加したものである。起動回路(50)は、ＭＯＳＦＥＴ(1、2)に送出する駆動信号を発生させる駆動回路(10)と制御回路(12)との接続ラインに接続されたワンショットマルチバイブレータ（以下ＯＳＭＶと略記する）(52)と、ＯＳＭＶ(52)の出力信号と第１の比較器(8a)の出力信号との論理和信号をオアゲート(43)の入力端子へ出力するオアゲート(51)とを備えている。

通常の回転速度でステッピングモータを駆動して、巻線(21,22)の断線を検出する場合は、図１０の断線検出回路は、図５に示す断線検出回路と同様の動作が行われ、回路各部の動作は、図６に示す信号波形を発生する。高速回転でステッピングモータを駆動するとき、制御回路(12)から駆動回路(10)に送出される作動信号に基いて、ＭＯＳＦＥＴ(1、2)のゲートには、図１１(Ａ)及び(Ｂ)に示す高周波数の相切換え信号が付与され、ＭＯＳＦＥＴ(1、2)は、それぞれオン・オフを反復する。高速回転時には、ＭＯＳＦＥＴ(1)のオフ後に、寄生ダイオード(2a)を通る回生電流が完全に流れ切れない時点で、相手方のＭＯＳＦＥＴ(2)がオンに切り換えられるので、ＭＯＳＦＥＴ(2)に流れる電流が、図１１(Ｄ)に示すように、巻線(21,22)のインダクタンスで決まる傾きで負側から正側に変化する。同様に、ＭＯＳＦＥＴ(2)のオフ後に、寄生ダイオード(1a)を通る回生電流が完全に流れ切れない時点で、ＭＯＳＦＥＴ(1)がオンに切り換えられるので、図１１(Ｃ)に示すように、ＭＯＳＦＥＴ(1)に流れる電流も前記と同様に巻線(21,22)のインダクタンスで決まる傾きで負側から正側に変化する。このため、高速回転時に電流検出抵抗(4)に印加される抵抗電圧は、図１１(Ｅ)に示すように、傾斜上昇特性と傾斜上昇特性の端部に発生する急激な立下り特性との組み合わせによる鋸歯状波形となる。この場合に、起動回路(50)が作動され、図１１(Ａ)及び(Ｂ)に示すＭＯＳＦＥＴ(1,2)に付与されるゲート電圧信号の立下り時にＯＳＭＶ(52)から単発のパルスが出力され、図１１(Ｆ)に示すように、オアゲート(51)からパルス列信号が出力される。更に、このパルス列信号はオアゲート(43)に入力され、オアゲート(43)からパルスが出力される度にＦ／Ｆ(45)のセット端子にセット信号が付与されてＦ／Ｆ(45)がセットされ、Ｆ／Ｆ(45)の出力端子から低域濾波回路(46)に出力が送出される。巻線(21,22)に断線が発生しないときは、図１１(Ｅ)に示すように電流検出抵抗(4)の抵抗電圧は鋸歯状波形になるが、例えば巻線(22)が断線した場合は、ＭＯＳＦＥＴ(1)を流れる図１１(Ｃ)に示す回生電流(13)によって、電流検出抵抗(4)には図１１(Ｅ)に示す傾斜特性の抵抗電圧(15)が発生する。同時に、図１１(Ｇ)に示すように第２の比較器(8b)からリセットパルスが発生しないから、Ｆ／Ｆ(45)は図１１(Ｈ)に示すように長いパルス幅の出力を発生する。このため、低域濾波回路(46)は、第２の比較器(8b)が出力を発生する前にＦ／Ｆ(45)から時間Ｔ₄より長いパルス幅の出力を受信したときに、断線検出手段(11)として断線検出信号を発生する。図１１(Ｉ)に示すように、低域濾波回路(46)から発生する断線検出信号により、制御回路(12)は駆動回路(10)の動作を停止させる。

図１０では、図１１(Ａ)及び(Ｂ)に示すＭＯＳＦＥＴ(1,2)に付与されるゲート電圧信号の立下り時に同期してＯＳＭＶ(52)から出力を発生する例を示したが、ＭＯＳＦＥＴ(1,2)に付与されるゲート電圧信号の立上がり時に同期してＯＳＭＶ(52)から出力を発生させてもよい。また、ＯＳＭＶ(52)は、制御回路(12)の出力信号でなく、ＭＯＳＦＥＴ(1,2)に付与する駆動回路(10)の駆動信号を受信して駆動してもよい。

本発明で使用するドライバ回路(3)は、集積回路として形成することができる。この場合に、ドライバ回路(3)は、一対のＭＯＳＦＥＴ(1,2)と、一対のＭＯＳＦＥＴ(1,2)とグランドとの間に共通に接続された電流検出抵抗(4)と、ＭＯＳＦＥＴ(1,2)の制御端子に駆動信号を付与する駆動回路(10)と、駆動回路(10)に作動信号を付与する制御回路(12)と、駆動回路(10)にパルス幅制御信号を付与するＰＷＭ回路(14)と、電流検出抵抗(4)に印加される抵抗電圧が第１の基準電圧Ｖ_t1より高いときにＰＷＭ回路(14)にチョッパ信号(17)を付与して駆動回路(10)を停止させる比較器(8)とを樹脂封止体等の絶縁物により封止する半導体装置に形成することができる。一対の巻線(21,22)及び基準電圧を構成する素子は、集積回路の端子に外付けすることができる。

このように、本発明では、第１の基準電圧Ｖ_t1より低い第２の基準電圧Ｖ_t2を発生する第２の基準電圧発生手段(40)と、電流検出抵抗(4)に印加される抵抗電圧と第２の基準電圧Ｖ_t2とを比較して抵抗電圧が第２の基準電圧Ｖ_t2より高いときに出力を発生する抵抗電圧比較手段と、比較器(8)の出力が発生する時点後に抵抗電圧比較手段からの出力を受信したときに断線検出信号を発生する断線検出手段(11)とを設けることにより、簡単な回路構成で巻線(21,22)の断線を容易に検出できる。また、本発明では、高耐圧のスイッチング素子(1,2)を必要とせずに集積化が可能であり、断線検出装置を安価に製造することができる。

本発明の前記実施の形態は、変更が可能である。例えば、低域濾波回路(46)の代わりに、非常信号の出力を積分する積分回路又は非常信号の出力時間を積算する計数回路と、積分回路の積分量又は計数回路の積算量が基準電圧による一定のレベルを超えたときに断線検出信号を発生する比較器とを設けてもよい。

本発明は、特にバイファイラ巻きした複数の巻線を有するステッピングモータ駆動装置の断線検出装置に適する。

本発明によるステッピングモータ駆動装置の断線検出装置の第１の実施の形態を示す回路図 図１に示す回路各部の信号波形図 本発明によるステッピングモータ駆動装置の断線検出装置の第２の実施の形態を示す回路図 図３に示す回路各部の信号波形図 本発明によるステッピングモータ駆動装置の断線検出装置の第３の実施の形態を示す回路図 図５に示す回路各部の信号波形図 図５に示す回路各部の詳細な信号波形図 本発明によるステッピングモータ駆動装置の断線検出装置の第４の実施の形態を示す回路図 図８に示す回路各部の信号波形図 本発明によるステッピングモータ駆動装置の断線検出装置の第５の実施の形態を示す回路図 ステッピングモータの高速回転時の図１０に示す回路各部の信号波形図 従来のステッピングモータ駆動装置の回路図 従来の他のステッピングモータ駆動装置の回路図

符号の説明

(1,2)・・ＭＯＳＦＥＴ（スイッチング素子）、 (4)・・電流検出抵抗、 (8)・・比較器（抵抗電圧比較手段）、 (8a)・・第１の比較器、 (8b)・・第２の比較器（抵抗電圧比較手段）、 (10)・・駆動回路、 (11)・・断線検出手段、 (12)・・制御回路、 (14)・・ＰＷＭ回路、 (17)・・チョッパ信号、 (20)・・直流電源、 (21,22)・・巻線、 (34)・・第１の基準電源（第１の基準電圧発生手段）、 (40)・・第２の基準電源（第２の基準電圧発生手段）、 (45)・・状態保持回路（Ｒ-Ｓフリップフロップ（Ｆ／Ｆ））、 Ｖ_t1・・第１の基準電圧、 Ｖ_t2・・第２の基準電圧、

Claims (9)

1. 直流電源に接続される各一端を有し且つバイファイラ巻きされた少なくとも一対の巻線と、該巻線の各他端に接続された一対のスイッチング素子と、一対の該スイッチング素子とグランドとの間に共通に接続された電流検出抵抗と、前記スイッチング素子の制御端子に駆動信号を付与する駆動回路と、該駆動回路に作動信号を付与する制御回路と、前記駆動回路にパルス幅制御信号を付与するＰＷＭ回路と、第１の基準電圧を発生する第１の基準電圧発生手段と、前記電流検出抵抗に印加される抵抗電圧が前記第１の基準電圧より高いときに、オン状態の前記スイッチング素子をオフに切り換えるチョッパ信号を前記ＰＷＭ回路に付与する比較器とを備えたステッピングモータ駆動装置において、
   前記第１の基準電圧より低い第２の基準電圧を発生する第２の基準電圧発生手段と、
   前記電流検出抵抗に印加される抵抗電圧と前記第２の基準電圧とを比較して、前記抵抗電圧が前記第２の基準電圧より高いときに非常信号を発生する抵抗電圧比較手段と、
   前記比較器が前記チョッパ信号を出力した後に前記抵抗電圧比較手段から非常信号を受信し、オン状態の前記スイッチング素子がオフ状態に切り換えられた後も前記非常信号が停止しないとき又はオン状態の前記スイッチング素子がオフ状態に切り換えられた後に一定時間以上若しくは積算値が一定値を超えて前記非常信号が出力されるとき、断線検出信号を発生する断線検出手段とを備えたことを特徴とするステッピングモータ駆動装置の断線検出装置。
2. 前記比較器は、前記抵抗電圧が印加される一方の入力端子と、前記第１の基準電圧が印加される他方の入力端子とを有し、
   前記比較器は、前記電流検出抵抗の抵抗電圧が前記第１の基準電圧を超えたときに、前記ＰＷＭ回路及び前記断線検出手段にチョッパ信号を出力し、
   その後、前記比較器は、自己が出力した前記チョッパ信号により前記第１の基準電圧に代わる前記第２の基準電圧を前記他方の入力端子に印加させて、前記抵抗電圧比較手段を構成し、
   前記比較器は、前記電流検出抵抗の抵抗電圧が前記第２の基準電圧を超えるときに前記断線検出手段に非常信号を付与し、
   前記断線検出手段は、オン状態の前記スイッチング素子がオフ状態に切り換えられた後に前記非常信号を受信したとき、前記断線検出信号を発生する請求項１に記載の断線検出装置。
3. 前記比較器は、前記電流検出抵抗に印加される抵抗電圧が前記第１の基準電圧より高いときに、ＰＷＭ回路にチョッパ信号を出力する第１の比較器と、
   前記電流検出抵抗に印加される抵抗電圧が前記第２の基準電圧より高いときに前記断線検出回路に出力を発生する前記抵抗電圧比較手段となる第２の比較器とを備え、
   前記断線検出手段は、オン状態の前記スイッチング素子がオフ状態に切り換えられた後に前記第２の比較器から非常信号を受信したとき、前記断線検出信号を発生する請求項１に記載の断線検出装置。
4. 前記比較器は、前記電流検出抵抗に印加される抵抗電圧が前記第１の基準電圧より高いときに、前記ＰＷＭ回路にチョッパ信号を付与する第１の比較器と、
   前記第１の比較器のチョッパ信号を受信して非常信号を発生する状態保持回路と、
   前記第１の比較器がチョッパ信号を発生した後に前記電流検出抵抗に印加される抵抗電圧が前記第２の基準電圧より低いときに、前記状態保持回路に信号を送出して前記状態保持回路の出力を停止させる第２の比較器と、
   前記状態保持回路の非常信号が一定量を越えたとき又は一定時間以上継続したときに前記断線検出信号を発生する断線検出回路とを備えた請求項１に記載の断線検出装置。
5. 前記比較器は、前記抵抗電圧が印加される一方の入力端子と、前記第１の基準電圧が印加される他方の入力端子とを有し、
   前記比較器は、前記電流検出抵抗の抵抗電圧が前記第１の基準電圧を超えたときに、前記ＰＷＭ回路及び前記断線検出手段にチョッパ信号を出力し、
   その後、前記比較器は、自己が出力した前記チョッパ信号により前記第１の基準電圧に代わる前記第２の基準電圧を前記他方の入力端子に印加させて、前記抵抗電圧比較手段を構成し、
   前記比較器は、前記電流検出抵抗の抵抗電圧が前記第２の基準電圧を超えるときに前記断線検出手段に非常信号を付与し、
   前記断線検出手段は、前記比較器から受信する非常信号が一定量を越えたとき又は一定時間以上継続したときに前記断線検出信号を発生する請求項１に記載の断線検出装置。
6. 前記一対のスイッチング素子と、前記電流検出抵抗と、前記駆動回路と、前記制御回路と、前記ＰＷＭ回路と、前記比較器とをドライバ回路の集積回路として形成し、
   前記一対の巻線及び前記基準電圧を構成する素子を前記集積回路の端子に外付けした半導体装置を構成する請求項１〜５の何れか１項に記載の断線検出装置。
7. 直流電源に接続される各一端を有し且つバイファイラ巻きされた少なくとも一対の巻線と、該巻線の各他端に接続された一対のスイッチング素子と、前記スイッチング素子の制御端子に駆動信号を付与する駆動回路と、該駆動回路に作動信号を付与する制御回路とを備えたステッピングモータ駆動装置において、
   一対の前記スイッチング素子とグランドとの間に共通に接続された電流検出抵抗と、
   該電流検出抵抗に印加される抵抗電圧が一定レベル以下に低下したときに出力を発生する比較器と、
   前記スイッチング素子に付与される駆動信号の立上がり時又は立下り時に非常信号の出力を開始する状態保持回路と、
   該状態保持回路の非常信号が一定量を越えたとき又は一定時間以上継続するときに断線検出信号を発生する断線検出回路とを備え、
   前記状態保持回路は、前記比較器の出力によりリセットされて前記非常信号の出力を停止することを特徴とするステッピングモータ駆動装置の断線検出装置。
8. 前記駆動回路にパルス幅制御信号を付与するＰＷＭ回路と、第１の基準電圧を発生する第１の基準電圧発生手段とを備え、
   前記比較器は、前記電流検出抵抗に印加される抵抗電圧が前記第１の基準電圧より高いときに、オン状態の前記スイッチング素子をオフに切り換えるチョッパ信号を前記ＰＷＭ回路に付与する請求項７に記載の断線検出装置。
9. 前記一対のスイッチング素子と、前記電流検出抵抗と、前記駆動回路と、前記制御回路と、前記ＰＷＭ回路と、前記比較器とをドライバ回路の集積回路として形成し、
   前記一対の巻線及び前記基準電圧を構成する素子を前記集積回路の端子に外付けした半導体装置を構成する請求項８に記載の断線検出装置。

Images