JP2019213323A - モータの駆動装置、および画像形成装置 - Google Patents

Abstract

【課題】バイファイラ巻きされたモータコイルに関する断線発生の有無をより高速に判定することが可能な技術を提供する。【解決手段】バイファイラ巻きされた一対のコイルＬ１，Ｌ２を有するモータの駆動装置３０は、一対のコイルＬ１，Ｌ２のそれぞれに接続されるスイッチング素子４１，４２と、スイッチング素子４１とグランドとの間に配置される電流検出抵抗４５と、電流検出抵抗４５にて検出される電圧に基づいて断線の有無を検出する断線検出部７３とを備える。断線検知部７３は、スイッチング素子４２がオフされている状態にてスイッチング素子４１がオンからオフへと切り替えられた直後に、電流検出抵抗４５の両端子間の電圧が低下していく際の当該電圧Ｖｒの減少速度Ｄの大きさに基づいてコイルＬ２における断線の有無を検出する。【選択図】図５

Description

本発明は、ステッピングモータ等を駆動する駆動装置、および当該駆動装置を備えた画像形成装置に関する。

バイファイラ巻きされた一対のコイルを有するモータ（ステッピングモータ等）を駆動する駆動装置において、モータコイルの断線を検出する技術が存在する（特許文献１等参照）。

具体的には、バイファイラ巻きされた一対のコイルを２つのスイッチング素子を用いて駆動する駆動回路において、各スイッチング素子の一端側に電流検出抵抗が設けられる。そして、当該電流検出抵抗の電圧値に基づいてコイルの断線の有無が判定される。より具体的には、一対のコイルのうちの一方を駆動するスイッチング素子がオンからオフに切り替えられる時点における電流検出抵抗の電圧値の変化が、正常時と異常時とで互いに異なることに基づいて、コイルの断線の有無が判定される。詳細には、断線が発生していない状態（正常状態）では電流検出抵抗の電圧値が正の値から負の値へと急激に変化するのに対して、断線が発生している状態（異常状態）では電流検出抵抗の電圧値が正の値のまま徐々に低減する、との事情が考慮される。

特許文献１に記載の技術では、第２の基準電圧（スイッチング素子をオンからオフに切り替えた際の電圧（第１の基準電圧）よりも低い別の基準電圧）と電流検出抵抗の電圧値とを比較し、電流検出抵抗の電圧値が第２の基準電圧よりも高いときに非常信号を発生する比較器が設けられる。そして、当該非常信号の発生期間が所定の期間よりも長いことを、当該比較器の出力と遅延回路（あるいは低域濾波回路）の出力との組合せ等に基づいて判定すること等が記載されている。

特開２００６−２５５７５号公報

しかしながら、上述のような技術においては、非常信号の発生期間が比較的長い場合に断線の発生が検出されるので、断線発生の有無の判定に際して比較的長い期間を要し、当該技術には改良の余地が存在する。

そこで、この発明は、バイファイラ巻きされたモータコイルに関する断線発生の有無をより高速に判定することが可能な技術を提供することを課題とする。

上記課題を解決すべく、請求項１の発明は、バイファイラ巻きされた一対のコイルを有するモータの駆動装置であって、前記一対のコイルのうちの第１コイルに接続される第１スイッチング素子と、前記一対のコイルのうちの第２コイルに接続される第２スイッチング素子と、前記第１スイッチング素子とグランドとの間に配置される検出用抵抗と、前記検出用抵抗にて検出される電圧に基づいて断線の有無を検出する断線検出部と、を備え、前記断線検出部は、前記第２スイッチング素子がオフされている状態にて前記第１スイッチング素子がオン状態からオフ状態へと切り替えられた直後に、前記検出用抵抗の両端子間の前記電圧が低下していく際の当該電圧の減少速度を検出し、当該減少速度の大きさに基づいて前記第２コイルにおける断線の有無を検出することを特徴とする。

請求項２の発明は、請求項１の発明に係る駆動装置において、前記断線検出部は、前記検出用抵抗の両端子間の前記電圧が第１の値から前記第１の値よりも小さな第２の値へと変化するまでの時間を検出して、前記電圧の前記減少速度を求めることを特徴とする。

請求項３の発明は、請求項２の発明に係る駆動装置において、前記電圧と前記第１の値とを比較し、前記電圧が前記第１の値よりも大きな値から前記第１の値よりも小さな値に変化したことを検出する第１比較器と、前記電圧と前記第２の値とを比較し、前記電圧が前記第２の値よりも大きな値から前記第２の値よりも小さな値に変化したことを検出する第２比較器と、をさらに備え、前記断線検出部は、前記第１比較器にて前記電圧が前記第１の値よりも小さな値に変化したことが検出された時点から、前記第２比較器にて前記電圧が前記第２の値よりも小さな値に変化したことが検出された時点までの期間長を検出し、前記第１の値と前記第２の値との差分値を前記期間長で除することによって前記電圧の前記減少速度を求め、当該減少速度の大きさが所定の閾値よりも小さい場合、前記第２コイルにおける断線が発生している旨を判定することを特徴とする。

請求項４の発明は、請求項３の発明に係る駆動装置において、前記断線検出部は、前記第１スイッチング素子の前記オン状態から前記オフ状態への切替時点からの経過時間が所定の時間を超えても、前記第２比較器にて前記電圧が前記第２の値よりも小さな値に変化したことが未だ検出されない場合、前記減少速度の大きさが前記所定の閾値よりも小さいと判定し、前記第２コイルにおける断線が発生している旨を判定することを特徴とする。

請求項５の発明は、請求項１の発明に係る駆動装置において、前記検出用抵抗の両端子間の前記電圧をアナログ値からデジタル値へと変換するアナログデジタル変換部、をさらに備え、前記断線検出部は、前記第１スイッチング素子がオン状態からオフ状態へと切り替えられた直後に、前記アナログデジタル変換部での変換結果に基づいて前記電圧の前記減少速度を検出することを特徴とする。

請求項６の発明は、請求項５の発明に係る駆動装置において、前記断線検出部は、前記第１スイッチング素子がオン状態からオフ状態へと切り替えられた切替時点の直前に前記アナログデジタル変換部から出力された第１の値と、前記切替時点の直後にアナログデジタル変換におけるサンプリング処理を前記アナログデジタル変換部に開始させて、前記切替時点の一定期間後における前記サンプリング処理の処理結果をホールドして量子化したデジタル値である第２の値とに基づいて前記電圧の前記減少速度を検出することを特徴とする。

請求項７の発明は、請求項６の発明に係る駆動装置において、前記アナログデジタル変換部は、パイプライン型あるいは逐次比較型のアナログデジタル変換器を有することを特徴とする。

請求項８の発明は、請求項５の発明に係る駆動装置において、前記アナログデジタル変換部は、フラッシュ型のアナログデジタル変換器を有することを特徴とする。

請求項９の発明は、請求項１の発明に係る駆動装置において、前記検出用抵抗は、前記第１スイッチング素子と前記第２スイッチング素子とに対して共通して設けられる抵抗であり、前記第２スイッチング素子とグランドとの間にも配置され、前記断線検出部は、前記第１スイッチング素子がオフされている状態にて前記第２スイッチング素子がオンからオフへと切り替えられた直後に、前記検出用抵抗の両端子間の前記電圧が低下していく際の当該電圧の減少速度を検出し、当該減少速度の大きさに基づいて前記第１コイルにおける断線の有無を検出することを特徴とする。

請求項１０の発明は、請求項１の発明に係る駆動装置において、前記検出用抵抗である第１の検出用抵抗とは異なる第２の検出用抵抗であって、前記第２スイッチング素子とグランドとの間に配置される第２の検出用抵抗、をさらに備え、前記断線検出部は、前記第１スイッチング素子がオフされている状態にて前記第２スイッチング素子がオンからオフへと切り替えられた直後に、前記第２の検出用抵抗の両端子間の電圧が低下していく際の当該電圧の減少速度を検出し、当該減少速度の大きさに基づいて前記第１コイルにおける断線の有無を検出することを特徴とする。

請求項１１の発明は、請求項１から請求項１０のいずれかの発明に係る駆動装置において、前記第１スイッチング素子の制御端子と前記第２スイッチング素子の制御端子とに駆動信号を付与する駆動部と、前記駆動部に制御信号を付与する制御信号生成部と、をさらに備えることを特徴とする。

請求項１２の発明は、請求項５の発明に係る駆動装置において、前記第１スイッチング素子の制御端子と前記第２スイッチング素子の制御端子とに駆動信号を付与する駆動部と、前記駆動部に制御信号を付与する制御信号生成部と、をさらに備え、前記アナログデジタル変換部と前記断線検出部と前記制御信号生成部とは、同一の半導体デバイス内に構成されることを特徴とする。

請求項１３の発明は、画像形成装置であって、請求項１１または請求項１２の発明に係る駆動装置と、前記モータと、を備え、前記制御信号生成部は、前記モータに関する断線発生が検出されると、前記モータの駆動動作を停止することを特徴とする。

請求項１４の発明は、請求項１３の発明に係る画像形成装置において、用紙搬送用の複数のモータであって前記モータを含む複数のモータと、前記複数のモータを駆動する複数の駆動装置であって前記駆動装置を含む複数の駆動装置と、を備え、前記駆動装置は、前記モータに関する断線が検出されると、断線検出を前記制御信号生成部に通知し、前記モータに関する前記断線検出が前記駆動装置から通知されると、前記モータによって回転駆動される用紙搬送ローラよりも上流側の用紙搬送ローラを回転駆動する全てのモータに対して駆動停止指令を送出する制御手段と、を備えることを特徴とする。

請求項１から請求項１４に記載の発明によれば、電圧の減少速度が測定できる程度の微小な時間があれば、断線発生の有無を判定することが可能であるので、より高速に断線発生の有無を判定することが可能である。

ＭＦＰを示す外観図である。 ＭＦＰの機能ブロックを示す図である。 用紙搬送に関する構成を示す図である。 モータおよびモータドライバの詳細構成等を示す図である。 異常検出部の構成等を示す図である。 一のスイッチング素子のみがオンされている状態を示す図である。 一のスイッチング素子もがオフされた状態（正常状態）を示す図である。 正常時の電圧変化等を示す図である。 一のスイッチング素子もがオフされた状態（異常状態）を示す図である。 異常時における電圧変化等を示す図である。 異常発生状態での電圧Ｖｒの変化と正常状態での電圧Ｖｒの変化とを比較して示す図である。 第１比較器の出力結果と第２比較器の出力結果とを示す図である。 断線異常の高速検出による効果を説明する図である。 第１実施形態の断線検出動作を示すフローチャートである。 第２実施形態に係る異常検出部の構成等を示す図である。 電圧レベルシフト回路の構成等を示す図である。 第２実施形態に係る断線検出動作を示すフローチャートである。 第２実施形態に係る異常発生の原理を示す図である。 変形例に係るモータドライバの構成を示す図である。

以下、本発明の実施形態を図面に基づいて説明する。

＜１．第１実施形態＞
＜１−１．装置構成＞
図１は、本発明の第１実施形態に係る画像形成装置１０を示す外観図である。ここでは、画像形成装置としてＭＦＰ（マルチ・ファンクション・ペリフェラル（Multi-Functional Peripheral））を例示する。

図２は、ＭＦＰ１０の機能ブロックを示す図である。

ＭＦＰ１０は、スキャン機能、コピー機能、ファクシミリ機能およびボックス格納機能などを備える装置（複合機とも称する）である。具体的には、ＭＦＰ１０は、図２の機能ブロック図に示すように、画像読取部２、印刷出力部３、通信部４、格納部５、操作部６、用紙搬送部７およびコントローラ（制御部）９等を備えており、これらの各部を複合的に動作させることによって、各種の機能を実現する。なお、ＭＦＰ１０は、画像処理装置などとも称される。

画像読取部２は、ＭＦＰ１０の所定の位置に載置された原稿を光学的に読み取って（すなわちスキャンして）、当該原稿の画像データ（原稿画像あるいはスキャン画像とも称する）を生成する処理部である。

印刷出力部３は、印刷対象に関するデータ（印刷対象データ）に基づいて紙などの各種の媒体に画像を印刷出力する出力部である。

通信部４は、公衆回線等を介したファクシミリ通信を行うことが可能な処理部である。さらに、通信部４は、ネットワークを介したネットワーク通信を行うことも可能である。このネットワーク通信では、たとえば、ＴＣＰ／ＩＰ（Transmission Control Protocol / Internet Protocol）等の各種のプロトコルが利用される。当該ネットワーク通信を利用することによって、ＭＦＰ１０は、所望の相手先（コンピュータおよび各種サーバ等）との間で各種のデータを授受することが可能である。通信部４は、各種データを送信する送信部４ａと各種データを受信する受信部４ｂとを有する。

格納部５は、ハードディスクドライブ（ＨＤＤ）および半導体メモリ等の記憶装置で構成される。

操作部６は、ＭＦＰ１０に対する操作入力を受け付ける操作入力部６ａと、各種情報の表示出力を行う表示部６ｂとを備えている。

用紙搬送部７は、ＭＦＰ１０の用紙搬送経路において用紙を搬送する処理部である。用紙搬送部７は、用紙搬送ローラおよび当該用紙搬送ローラを駆動するモータおよびギア等を備えて構成される。

このＭＦＰ１０においては、略板状の操作パネル部６ｃ（図１参照）が設けられている。また、操作パネル部６ｃは、その正面側にタッチパネル２５（図１参照）を有している。タッチパネル２５は、操作入力部６ａの一部としても機能するとともに、表示部６ｂの一部としても機能する。タッチパネル２５は、液晶表示パネルに各種センサ等が埋め込まれて構成され、各種情報を表示するとともに操作ユーザからの各種の操作入力を受け付けることが可能である。

コントローラ９は、ＭＦＰ１０に内蔵され、ＭＦＰ１０を統括的に制御する制御装置である。コントローラ９は、ＣＰＵ（Central Processing Unit）（マイクロプロセッサあるいはコンピュータプロセッサなどとも称される）および各種の半導体メモリ（ＲＡＭおよびＲＯＭ）等を備えるコンピュータシステムとして構成される。コントローラ９は、ＣＰＵにおいて、ＲＯＭ（例えば、ＥＥＰＲＯＭ（登録商標））内に格納されている所定のソフトウエアプログラム（以下、単にプログラムとも称する）を実行することによって、各種の処理部を実現する。なお、当該プログラム（詳細にはプログラムモジュール群）は、ＵＳＢメモリなどの可搬性の記録媒体に記録され、当該記録媒体から読み出されてＭＦＰ１０にインストールされるようにしてもよい。あるいは、当該プログラムは、通信ネットワーク等を経由してダウンロードされてＭＦＰ１０にインストールされるようにしてもよい。

具体的には、図２に示すように、コントローラ９は、当該プログラムの実行により、通信制御部１１と入力制御部１２と表示制御部１３と動作制御部１４とを含む各種の処理部を実現する。

通信制御部１１は、他の装置（コンピュータ等）との間の通信動作を通信部４等と協働して制御する処理部である。通信制御部１１は、各種データの送信動作を制御する送信制御部と各種データの受信動作を制御する受信制御部とを有する。

入力制御部１２は、操作入力部６ａ（タッチパネル２５等）に対する操作入力動作を制御する制御部である。たとえば、入力制御部１２は、タッチパネル２５に表示された操作画面に対する操作入力を受け付ける動作を制御する。

表示制御部１３は、表示部６ｂ（タッチパネル２５等）における表示動作を制御する処理部である。

動作制御部１４は、画像読取部２、印刷出力部３、および用紙搬送部７等を制御して、スキャン動作および印刷出力動作等を実行する処理部である。

＜１−２．モータ制御に関する概略構成＞
ＭＦＰ１０においては、用紙搬送経路の上流側（用紙供給側）から下流側（用紙排出側）にかけて複数の用紙搬送ローラ（不図示）が設けられている。当該複数の用紙搬送ローラを駆動するため、複数のモータ９０（ここではステッピングモータ）が用いられる。図３においては、８個のモータ９０ａ〜９０ｈ（Ｍ１〜Ｍ８）を用いて当該複数の用紙搬送ローラが駆動される状況が示されている。ここでは、モータ９０ａ（Ｍ１）は、最も上流側の用紙搬送ローラを駆動するために設けられている。また、モータ９０ｂ（Ｍ２）は、モータ９０ａに対応する用紙搬送ローラ（最上流の用紙搬送ローラ）の１つ下流側の用紙搬送ローラを駆動するために設けられており、モータ９０ｃ〜９０ｈ（Ｍ３〜Ｍ８）は、それぞれ更に１つずつ下流側の用紙搬送ローラを駆動するために設けられている。

また、各モータ９０に対しては、それぞれ、当該各モータを駆動するモータドライバ（モータの駆動装置）３０が設けられている。具体的には、モータ９０ａに対してはモータドライバ３０ａが設けられ、モータ９０ｂに対してはモータドライバ３０ｂが設けられている。また、モータ９０ｃに対してはモータドライバ３０ｃが設けられ、モータ９０ｄに対してはモータドライバ３０ｄが設けられている。同様に、モータ９０ｅ〜９０ｈに対してモータドライバ３０ｅ〜３０ｈがそれぞれ設けられている。

また、モータドライバ３０（３０ａ〜３０ｈ）は、Ｉ／Ｏ拡張ＡＳＩＣ２１を介してコントローラ９（全体制御部）との間で情報（制御信号およびエラー情報等）を授受する。詳細には、モータドライバ３０ａ，３０ｂは、Ｉ／Ｏ拡張ＡＳＩＣ２１ａを介してコントローラ９との間で情報を授受する。同様に、モータドライバ３０ｃ，３０ｄは、Ｉ／Ｏ拡張ＡＳＩＣ２１ｂを介してコントローラ９との間で情報を授受する。また、モータドライバ３０ｅ，３０ｆは、Ｉ／Ｏ拡張ＡＳＩＣ２１ｃを介してコントローラ９との間で情報を授受し、モータドライバ３０ｇ，３０ｈは、Ｉ／Ｏ拡張ＡＳＩＣ２１ｄを介してコントローラ９との間で情報を授受する。

このように、コントローラ９は、Ｉ／Ｏ拡張ＡＳＩＣ２１（２１ａ〜２１ｄ）およびモータドライバ３０（３０ａ〜３０ｈ）を介して、各モータ９０（９０ａ〜９０ｈ）を制御する。

＜１−３．モータ制御に関する詳細構成＞
図４は、モータ９０およびモータドライバ３０の詳細構成等を示す図である。

モータ９０は、２相ステッピングモータである。バイファイラ巻きされた一対のコイルＬ１，Ｌ２によってステッピングモータの１相が構成されており、バイファイラ巻きされた他の一対のコイルＬ３，Ｌ４によってステッピングモータの他の１相が構成されている。モータ９０は、これら２相のコイル対（コイル群）への通電状態を制御することによって、回転駆動される。

モータドライバ３０は、１相あたり２つのスイッチング素子、合計４つのスイッチング素子４１〜４４を有している。各スイッチング素子としては、たとえば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が用いられる。

また、モータドライバ３０は、スイッチング素子のオン状態とオフ状態との切換の際に流れる電流等を検知する検出用抵抗（電流検出抵抗とも称する）４５，４７をさらに有している。詳細には、後述するように電流検出抵抗４５，４７の両端の電圧が検知される。

モータ９０の各コイルＬ１，Ｌ２の一端側は、所定電圧（たとえば２４Ｖ（ボルト））の直流電源９９に接続されている。

コイルＬ１の他端側は、スイッチング素子４１（たとえばＭＯＳＦＥＴ）の一端側に接続されている。当該スイッチング素子４１の他端側は、電流検出抵抗４５を介してグランドに接続（接地）されている。換言すれば、電流検出抵抗４５は、スイッチング素子４１の当該他端とグランドとの間に配置され、スイッチング素子４１の当該他端とグランドとの相互間を接続する。また、図４および図５においては明示していないものの、スイッチング素子４１の当該一端側と当該他端側との間には、ボディダイオード（寄生ダイオード）４１ｄ（図６等参照）が形成されている。

コイルＬ２の他端側は、スイッチング素子４２（たとえばＭＯＳＦＥＴ）の一端側に接続されている。当該スイッチング素子４２の他端側は、電流検出抵抗４５を介してグランドに接続（接地）されている。換言すれば、電流検出抵抗４５は、スイッチング素子４１の当該他端とグランドとの間に配置される抵抗であるとともに、スイッチング素子４２の当該他端とグランドとの間にも配置される抵抗でもある。すなわち、電流検出抵抗４５は、両スイッチング素子４１，４２に対して共通に設けられる検出用抵抗である。また、スイッチング素子４２の当該一端側と当該他端側との間には、ボディダイオード（寄生ダイオード）４２ｄ（図６等参照）が形成されている。

同様に、モータ９０のコイルＬ３，Ｌ４の一端側も、当該直流電源９９に接続されている。

また、コイルＬ３の他端側は、スイッチング素子４３（たとえばＭＯＳＦＥＴ）の一端側に接続されている。当該スイッチング素子４３の他端側は、電流検出抵抗４７を介してグランドに接続（接地）されている。コイルＬ４の他端側は、スイッチング素子４４（たとえばＭＯＳＦＥＴ）の一端側に接続されている。当該スイッチング素子４４の他端側は、電流検出抵抗４７を介してグランドに接続（接地）されている。電流検出抵抗４７は、両スイッチング素子４３，４４に対して共通に設けられる検出用抵抗である。

また、モータドライバ３０は、各スイッチング素子４１〜４４に駆動信号を付与するスイッチング素子駆動部５０をさらに有している。スイッチング素子駆動部５０は、スイッチング素子４１の制御端子に駆動信号を付与するスイッチング素子駆動部（オペアンプ等）５１と、スイッチング素子４２の制御端子に駆動信号を付与するスイッチング素子駆動部５２とを有している。スイッチング素子駆動部５０は、スイッチング素子４３の制御端子に駆動信号を付与するスイッチング素子駆動部５３と、スイッチング素子４４の制御端子に駆動信号を付与するスイッチング素子駆動部５４とをさらに有している。

また、モータドライバ３０は、モータ制御部６０を有している。モータ制御部６０は、一の半導体デバイスとして構成される。

モータ制御部６０は、スイッチング素子駆動部５０に制御信号を付与する制御信号生成部６１を有する。制御信号生成部６１は、各スイッチング素子駆動部５１〜５４に、それぞれ制御信号（ＰＷＭ信号等）を付与する。各制御信号に応じて、各スイッチング素子４１〜４４のオン状態とオフ状態とが切り替えられる。

ここで、モータ９０の或るポール（極）には２つのコイルＬ１，Ｌ２が巻かれており、当該２つのコイルＬ１，Ｌ２は、互いに逆方向に巻かれている。すなわち、２つのコイルＬ１，Ｌ２は、バイファイラ巻きされている。２つのスイッチング素子４１，４２のうちのいずれに通電するかに応じて、当該ポール（極）の励磁の向きを切り替えることができる。具体的には、２つのスイッチング素子４１，４２のうちスイッチング素子４１のみがオン状態にされることによって、コイルＬ１に励磁電流が流れてコイルＬ１に磁束が発生する。一方、２つのスイッチング素子４１，４２のうちスイッチング素子４２のみがオン状態にされることによって、コイルＬ２に励磁電流が流れてコイルＬ２に磁束が発生する。スイッチング素子４２のオン状態に応じてコイルＬ２に発生した磁束の向きは、スイッチング素子４１のオン状態に応じてコイルＬ１に発生した磁束の向きとは逆向きである。

同様に、２つのコイルＬ３，Ｌ４は、モータ９０の別のポール（極）にバイファイラ巻きされている。２つのスイッチング素子４３，４４のうちのいずれに通電するかに応じて、当該ポールの励磁の向きを切り替えることができる。

モータ９０（詳細には２相ステッピングモータ）においては、４つのコイルＬ１〜Ｌ４による４つの励磁状態を適宜に切り替えることによって、回転駆動力が発生する。

また、モータ制御部６０は、各モータ９０の異常を検出する異常検出部７０をも有する。具体的には、モータ制御部６０は、２つの異常検出部７０（７０ａ，７０ｂ）を有する。異常検出部７０ａは、一対のコイルＬ１，Ｌ２で構成される１相に関する異常を検出する処理部である。異常検出部７０ｂは、他の一対のコイルＬ３，Ｌ４で構成される他の１相に関する異常を検出する処理部である。

異常検出部７０ａは、スイッチング素子４２がオフされている状態にてスイッチング素子４１がオン状態からオフ状態へと切り替えられた直後に、電流検出抵抗４５の両端子間の電圧が低下していく際の電圧の減少速度（微小単位時間あたりの電圧変化量）を検出する。そして、異常検出部７０ａは、当該減少速度の大きさ（減少の度合い）に基づいてコイルＬ２における断線の有無を検出する。なお、電圧の減少速度は、電圧の時間的変化曲線の傾きであるとも表現される。

また、異常検出部７０ａは、スイッチング素子４１がオフされている状態にてスイッチング素子４２がオン状態からオフ状態へと切り替えられた直後に、電流検出抵抗４５の両端子間の電圧が低下していく際の電圧の減少速度を検出し、当該減少速度の大きさに基づいてコイルＬ１における断線の有無を検出する。

異常検出部７０ｂも異常検出部７０ａと同様の構成を有している。ただし、異常検出部７０ｂは、電流検出抵抗４７の両端子間の電圧に基づいてコイルＬ３，Ｌ４の断線（異常）を検出する。

具体的には、異常検出部７０ｂは、スイッチング素子４４がオフされている状態にてスイッチング素子４３がオン状態からオフ状態へと切り替えられた直後に、電流検出抵抗４７の両端子間の電圧が低下していく際の電圧の減少速度を検出し、当該減少速度の大きさに基づいてコイルＬ４における断線の有無を検出する。また、異常検出部７０ｂは、スイッチング素子４３がオフされている状態にてスイッチング素子４４がオン状態からオフ状態へと切り替えられた直後に、電流検出抵抗４７の両端子間の電圧が低下していく際の電圧の減少速度（時間変化率）を検出し、当該減少速度の大きさに基づいてコイルＬ３における断線の有無を検出する。

＜１−４．断線検出原理＞
以下では、一対のコイルＬ１，Ｌ２のうちのコイルＬ２に関する断線検出原理について主に説明する。一対のコイルＬ１，Ｌ２のうちの他のコイルＬ１に関する断線検出原理についても同様である。また、他の一対のコイルＬ３，Ｌ４に関する断線検出原理も同様である。上述のように、一対のコイルＬ１，Ｌ２に関する断線は異常検出部７０ａ等によって検出され、一対のコイルＬ３，Ｌ４に関する断線は異常検出部７０ｂ等によって検出される。

まず、通常状態（コイルの断線が発生していない状態）においては、次のような動作が行われる。

図６および図７は、図４の一部を拡大して示す図であり、通常時（正常時）に電流検出抵抗４５に流れる電流等を示す図である。図６は、スイッチング素子４１がオンされている状態を示し、図７は、スイッチング素子４１がオフされた状態を示している。

図６に示されるように、スイッチング素子４１がＯＮ（オン）且つスイッチング素子４２がＯＦＦ（オフ）の期間においては、電源９９からコイルＬ１とスイッチング素子４１と電流検出抵抗４５とを通って電流がグランドへと流れる（図６の太線参照）。

その後、スイッチング素子４２がＯＦＦ（オフ）のままスイッチング素子４１がＯＦＦ（オフ）にされる（時刻Ｔ０）と、図７に示されるように、スイッチング素子４１への通電中（図６参照）にコイルＬ２に蓄えられていたエネルギーを放出するために、他方のスイッチング素子４２のボディダイオード４２ｄを回生電流が流れる（図７の太線参照）。この際、電流検出抵抗４５の両端子間の電圧Ｖｒは、時刻Ｔ０の直前の値Ｖａから値Ｖｂへと変化する（図８参照）。当該回生電流は、図６の電流とは逆向きに流れるため、値Ｖｂは負の値である。なお、図８は、スイッチング素子（ＭＯＳＦＥＴ）４１のゲート電圧Ｖｇ（スイッチング素子４１の制御端子に印加される電圧）の時間変化と、正常時における電圧Ｖｒの時間変化とを示す図である。

次に、異常状態の動作（コイルＬ２側で断線が発生している場合の動作）について説明する。

コイルＬ２側で断線が発生している場合には、図６と同様の動作が行われた後、図９に示すような動作が行われる。この場合、スイッチング素子４１への通電中（図６参照）にコイルＬ２に蓄えられていたエネルギーが（コイルＬ２側での断線に起因して）スイッチング素子４２を介して放出され得ないので、スイッチング素子４１に高い逆起電力が加わる。スイッチング素子４１に加わる電圧が、スイッチング素子４１の耐圧性能を超えると、アバランシェ状態が発生しアバランシェ電流が流れる（図９の太線参照）。アバランシェ状態の発生は、早期に検出されることが好ましい。

図９に示すようにアバランシェ電流が流れる場合、電流検出抵抗４５の両端子間の電圧Ｖｒは、時刻Ｔ０の前後において、図１０に示すような変化を示す。具体的には、当該電圧Ｖｒは、負の値にはならず、正の値Ｖａから徐々に（緩やかに）減少してゼロに到達する。なお、図１０は、スイッチング素子（ＭＯＳＦＥＴ）４１のゲート電圧Ｖｇの時間変化と、異常時における電圧Ｖｒの時間変化とを示す図である。図１０においては、異常時における電圧Ｖｒの時間変化が太線で示されている。また、比較のため、正常時における電圧Ｖｒの時間変化（図８参照）が破線で示されている。

本願発明者は、図８における電圧変化と図１０における電圧変化との相違に着目した。正常時（図８参照）には、電圧Ｖｒは、値Ｖａから負の値Ｖｂへと急激に低下する（図１０および図１１の破線も参照）。一方、異常発生時（図１０参照）には、電圧Ｖｒは、値Ｖａから、（急激に負の値にはなるのではなく）緩やかに低下する（図１１の太線も参照）。なお、図１１は、異常発生状態での電圧Ｖｒの変化（太線参照）と正常状態での電圧Ｖｒの変化（破線参照）とを比較して示す図である。なお、図１１においては、図１０の一部が拡大して示されており、時刻Ｔ０付近での電圧Ｖｒの変化の様子が拡大して示されている。

そして、この実施形態では、時刻Ｔ０以後の電圧Ｖｒの減少速度（電圧Ｖｒの減少の度合い）を検出し、当該減少速度の大きさ（絶対値）に基づいて、コイルＬ２側における断線の有無を検出する。具体的には、電圧Ｖｒの減少速度の大きさが所定値ＴＨ１よりも大きいとき（急激に減少しているとき）には、正常状態であると判定する。一方、電圧Ｖｒの減少速度の大きさが所定値ＴＨ１よりも小さいとき（電圧Ｖｒが所定程度よりも緩やかに減少しているとき）には、異常状態であると判定する。

この第１実施形態においては、異常検出部７０ａは、図５に示すように、比較器（コンパレータ）７１，７２と断線検出部７３とを有している。図５は、一対のコイルＬ１，Ｌ２に関する異常検出に関する構成、特に異常検出部７０ａの詳細構成等を示す図である。なお、図５では、他の一対のコイルＬ３，Ｌ４に関する異常検出に関する構成（コイルＬ３，Ｌ４、スイッチング素子４３，４４、電流検出抵抗４７、スイッチング素子駆動部５３，５４および異常検出部７０ｂ等）の図示は省略されている。

比較器７１は、電圧Ｖｒと基準電圧Ｖ１とを比較する。基準電圧Ｖ１は、たとえば値Ｖａの９５％の値に設定される。

比較器７１は、電圧Ｖｒが基準電圧Ｖ１よりも高いときには「Ｌ」（低レベル（「ゼロ」））を出力し、電圧Ｖｒが基準電圧Ｖ１よりも低くなると「Ｈ」（高レベル（「１」））を出力する（図１２も参照）。比較器７１の出力が、「Ｌ」から「Ｈ」に変化したことが検出されると、電圧Ｖｒが基準電圧Ｖ１よりも大きな値から基準電圧Ｖ１よりも小さな値に変化したことが検出される。

比較器７２は、電圧Ｖｒと基準電圧Ｖ２とを比較する。基準電圧Ｖ２は、基準電圧Ｖ１よりも小さな値、たとえば値Ｖａの９０％の値に設定される。

比較器７２は、電圧Ｖｒが基準電圧Ｖ２よりも高いときには「Ｌ」を出力し、電圧Ｖｒが基準電圧Ｖ２よりも低くなると「Ｈ」を出力する（図１２も参照）。比較器７２の出力が、「Ｌ」から「Ｈ」に変化したことが検出されると、電圧Ｖｒが基準電圧Ｖ２よりも大きな値から基準電圧Ｖ２よりも小さな値に変化したことが検出される。

断線検出部７３は、比較器７１にて電圧Ｖｒ基準電圧Ｖ１よりも小さな値に変化したことが検出された時点Ｔ１から、比較器７２にて電圧Ｖｒが基準電圧Ｖ２よりも小さな値に変化したことが検出された時点Ｔ２までの期間長ΔＴ（図１２も参照）を検出する。断線検出部７３は、基準電圧Ｖ１と基準電圧Ｖ２との差分値（Ｖ１−Ｖ２）を期間長ΔＴで除した値（（Ｖ１−Ｖ２）／ΔＴ）を、電圧Ｖｒの減少速度Ｄとして求める。そして、断線検出部７３は、電圧Ｖｒの減少速度Ｄの大きさが所定の閾値ＴＨ１よりも小さい場合（電圧Ｖｒの減少が所定程度よりも緩やかな場合）、コイルＬ２にて断線が発生している旨を判定する。

ここにおいて、電圧Ｖ１，Ｖ２は、電圧Ｖｒの減少速度Ｄを検出するための値である。電圧Ｖ１，Ｖ２としては、いずれも元の電圧値Ｖａに一定程度よりも近い値（たとえば、値Ｖａの９９％〜７０％程度）が採用され得るとともに、両電圧Ｖ１，Ｖ２は、互いに一定程度よりも近い値（たとえば、数％〜１０％以内）の値が採用され得る。したがって、電圧Ｖ１，Ｖ２への低下は、時刻Ｔ０に非常に近い時刻Ｔ１，Ｔ２において検出され得る。すなわち、時刻Ｔ０から非常に短い期間において断線発生の有無を判定することが可能である。特に、電圧Ｖ２は、スイッチング素子４１がオン状態からオフ状態へと切り替えられた時点の直前における電圧（Ｖａ）の８０％以上の値に設定されることが好ましく、当該電圧Ｖａの９０％以上の値に設定されることがさらに好ましい。

＜１−５．動作＞
図１４は、上述のような動作を示すフローチャートである。以下では、図１４を参照しつつ、断線検知部７３の動作等について説明する。

断線検出部７３は、スイッチング素子４２がオフされている状態にてスイッチング素子４１がオンからオフに切り替わったことを判定すると、ステップＳ１１からステップＳ１２に進む。

ステップＳ１２では、比較器７１にて電圧Ｖｒの基準電圧Ｖ１への低下が検出されるまで待機状態が継続される。比較器７１にて電圧Ｖｒの基準電圧Ｖ１への低下が検出されると、断線検出部７３は、その検出時刻Ｔ１を記憶して（ステップＳ１３）、ステップＳ１４に進む。

ステップＳ１４では、比較器７２にて電圧Ｖｒの基準電圧Ｖ２への低下が検出されたか否かが判定される。比較器７２にて電圧Ｖｒの基準電圧Ｖ２への低下が検出されると、断線検出部７３は、その検出時刻Ｔ２を記憶して（ステップＳ１５）、ステップＳ１６に進む。なお、比較器７２にて電圧Ｖｒの基準電圧Ｖ２への低下が検出されるまでは、原則として待機状態が継続される（後述）。

ステップＳ１６では、電圧Ｖｒの減少速度Ｄの大きさ（減少速度Ｄの絶対値）が所定の閾値ＴＨ１と比較される。減少速度Ｄの大きさが閾値ＴＨ１よりも大きい場合には、断線検出部７３は、コイルＬ２は正常状態であると判定し、図１４の処理を終了する。

一方、減少速度Ｄの大きさが閾値ＴＨ１よりも小さい場合には、ステップＳ１６からステップＳ１７に進み、断線検出部７３は、コイルＬ２に断線が発生していると判定する。そして、断線検出部７３は、対応モータ９０の駆動を停止するとともに、Ｉ／Ｏ拡張ＡＳＩＣ２１を介してコントローラ９に異常発生（断線発生）を通知する。

また、ステップＳ１４において電圧Ｖｒの基準電圧Ｖ２への低下が検出されるまでは、原則として待機状態が継続される。ただし、オフ時点Ｔ０からの経過時間（あるいは基準電圧Ｖ１への低下時刻Ｔ１からの経過時間）が閾値ＴＨ２よりも大きい場合（すなわち、一定期間が経過しても電圧Ｖ２未満への電圧低下が確認できない場合）には、電圧Ｖｒの変化が緩やかであると判断して、ステップＳ１７に進む。そして、断線判定等が行われる。これによれば、電圧Ｖｒが想定以上に非常に緩やかに低下する場合（電圧Ｖｒの電圧Ｖ２への低下までに所定時間ＴＨ２よりも大きな時間を要する場合）には、断線が発生している旨が判定されるので、判定の遅延をより確実に抑止することが可能である。

このように、断線検知部７３は、スイッチング素子４２がオフされている状態にてスイッチング素子４１がオンからオフへと切り替えられた直後に、電流検出抵抗４５の両端子間の電圧Ｖｒが低下していく際の当該電圧Ｖｒの減少速度Ｄを検出し、当該減少速度Ｄの大きさに基づいてコイルＬ２における断線の有無を検出する。これにより、一対のコイルＬ１，Ｌ２のうちのコイルＬ２に関する異常が検出される。

一対のコイルＬ１，Ｌ２のうちの他のコイルＬ１に関する異常検出原理についても同様である。具体的には、スイッチング素子４１がオフされている状態にてスイッチング素子４２がオンからオフへと切り替えられた直後に、電流検出抵抗４５の両端子間の電圧Ｖｒが低下していく際の当該電圧Ｖｒの減少速度Ｄが検出され、当該減少速度Ｄの大きさに基づいてコイルＬ１における断線の有無が検出されればよい。

また、他の一対のコイルＬ３，Ｌ４に関しても、同様にして異常を検出することが可能である。

以上のような動作によれば、電圧Ｖｒの減少速度Ｄに基づいて断線発生の有無が判定されるので、バイファイラ巻きされたモータコイル（Ｌ２等）に関する断線発生の有無を非常に高速に判定することが可能である。

特に、上記特許文献１の技術においては、電圧Ｖｒが所定の値にまで下がっていない状態が一定期間（比較的長い期間）に亘って継続している場合にのみ、断線の発生が判定され得る。これに対して、上記実施形態においては、電圧Ｖｒの減少速度Ｄ（換言すれば、電圧Ｖｒの減少の程度）が測定できる程度の微小な時間があれば、断線発生の有無を判定することが可能である。したがって、上記特許文献１の技術に比べて高速に断線発生の有無を判定することが可能である。

このように、モータドライバ３０は、対応モータ９０に関する断線を非常に高速に検出することが可能である。

また、当該対応モータ９０に関する断線が検出されると、モータドライバ３０（異常検出部７０および制御信号生成部６１）は、当該対応モータ９０の駆動動作を直ちに停止する（ステップＳ１７）。具体的には、以後、モータ制御部６０は、スイッチング素子駆動部５１〜５４のいずれにもオン信号を出力せず、スイッチング素子４１〜４４のいずれもが常時オフである。

さらに、モータドライバ３０は、当該対応モータに関する断線検出通知（断線が発生している旨の通知）をＩ／Ｏ拡張ＡＳＩＣ２１（図３）を経由してコントローラ９に送信する（ステップＳ１７）。

コントローラ９は、当該断線検出通知（異常（断線）が発生しているモータ（異常発生モータ）の識別番号等を含む）を受信すると、当該異常発生モータと、当該異常発生モータによって回転駆動される用紙搬送ローラ（異常発生搬送ローラ）よりも上流側の用紙搬送ローラを回転駆動する全てのモータ（上流側の全モータ）とに対して駆動停止指令を送出する。この結果、異常発生モータとその上流の全モータとにそれぞれ対応する各モータドライバ３０は、その駆動対象モータの駆動用のスイッチング素子４１〜４４のいずれにもオン信号を出力しない。

一方、コントローラ９は、当該異常発生搬送ローラよりも下流側の用紙搬送ローラを回転駆動するモータ（下流側の全モータ）に対しては、駆動停止指令を送出せずに用紙搬送を継続させる。

たとえば、モータＭ４（９０ｄ）の異常が検出された場合、まず、モータドライバ３０ｄの制御信号生成部６１等がモータ９０ｄの駆動を停止する。また、コントローラ９は、モータＭ４と、当該モータＭ４よりも上流側のモータＭ１〜Ｍ３の全てとに対して駆動停止指令を送出する。一方、当該モータＭ４よりも下流側のモータＭ５〜Ｍ８に対しては駆動停止指令を送出せず、下流側のモータＭ５〜Ｍ８に用紙搬送を継続させる。

或るモータの異常発生時において、当該モータに対応する用紙発生ローラ（異常発生搬送ローラ）付近を用紙が通過中であった場合、下流側モータ（下流側の用紙搬送ローラ）で用紙の排出（下流側への送り出し）が継続される。一方、異常発生モータは直ちに駆動停止され、異常発生搬送ローラは、回転駆動力を有しない状態に直ちに遷移する。また、異常発生モータよりも上流側の全モータも直ちに駆動停止され、上流側の用紙搬送ローラも、回転駆動力を有しない状態に遷移する。

仮に、異常発生モータが駆動され続け且つ下流側の用紙搬送ローラの駆動が継続される場合には、異常発生モータが減速駆動あるいは停止駆動されるため、異常発生搬送ローラが実質的に制動力を発揮し、異常発生搬送ローラと下流側の用紙搬送ローラとの間での用紙の引っ張り合い（ひいては、用紙破れあるいは用紙ジャム等）が発生する可能性が存在する。これに対して上記実施形態によれば、異常発生搬送ローラは回転駆動力を有しない状態に直ちに遷移するので、このような事態の発生を抑止しつつ、ＭＦＰ１０内にて搬送中の用紙を適切に排出することが可能である。

また、上述の駆動停止指令に応じて、異常発生モータよりも上流側の全モータも直ちに駆動停止され、異常発生搬送ローラよりも上流側の用紙搬送ローラも、回転駆動力を有しない状態に遷移する。したがって、異常発生後に用紙が上流側の用紙搬送ローラから異常発生搬送ローラ側に向けて送り出されることに起因する用紙ジャムを回避することも可能である。

特に、上述のように非常に高速に断線異常が検出されるので、リアルタイムアプリケーション（リアルタイムＯＳ上で用紙搬送動作を制御するプログラム等）の１つのタスク周期（１周期）の終期の比較的直前に断線が発生した場合であっても、当該終期までに断線異常が検出される可能性を高めることが可能である。たとえば、図１３に示されるように、時刻Ｔ７から時刻Ｔ８までの１周期の期間の比較的直前の時刻Ｔ７１において断線が発生した場合において、従来の処理によれば、当該周期の終了時刻Ｔ８の後の時刻Ｔ８３（あるいは、時刻Ｔ８から１周期後の時刻Ｔ９よりも更に後の時刻Ｔ９４等）に断線が検出される。これに対して、上記実施形態の処理によれば、断線検出の高速化によって、当該周期の終了時刻Ｔ８よりも前の時刻Ｔ７２に断線を検出できる可能性を高めることが可能である。ひいては、用紙搬送ローラを迅速に停止させることが可能である。

したがって、上述のような問題（異常発生搬送ローラと下流側の用紙搬送ローラとの間での用紙の引っ張り合い等）の発生を抑止しつつ、ＭＦＰ１０内にて搬送中の用紙を適切に排出することが可能である。

＜２．第２実施形態＞
第２実施形態は、第１実施形態の変形例である。以下では、第１実施形態との相違点を中心に説明する。

上記第１実施形態においては、電圧Ｖｒの減少速度Ｄが２つの比較器７１，７２の出力結果（詳細には、各比較器７１，７２によって取得された時刻Ｔ１，Ｔ２）に基づいて算出されている。換言すれば、アナログ値の電圧Ｖｒを用いて、減少速度Ｄが算出されている。

この第２実施形態においては、電圧Ｖｒの減少速度ＤがＡ／Ｄ変換部による出力結果に基づいて算出される態様（換言すれば、Ａ／Ｄ変換後のデジタル値の電圧Ｖｒを用いて、減少速度Ｄが算出される態様）について説明する。

図１５および図１６は、第２実施形態に係る異常検出部７０の構成等を示す図である。なお、図１５および図１６においては、図５と同様に、主に異常検出部７０ａに関する構成が示されているが、異常検出部７０ｂ等に関しても同様である。

第２実施形態に係る異常検出部７０ａは、Ａ／Ｄ変換部８２と断線検出部８３とを備える。Ａ／Ｄ変換部８２は、非負の電圧を処理対象にするため、電流検出抵抗４５の両端子間の電圧Ｖｒは、電圧レベルシフト回路８１によって調整された後に異常検出部７０ａに入力される。具体的には、＋Ｖｍ（ボルト）〜−Ｖｍ（ボルト）の電圧Ｖｒは、＋Ｖｍ（ボルト）〜０（ボルト）の電圧へと変換されて、異常検出部７０ａに入力される。より詳細には、＋Ｖｍ（ボルト）〜０（ボルト）の電圧Ｖｒは、＋Ｖｍ（ボルト）〜＋Ｖｍ／２（ボルト）の電圧へと変換され、０（ボルト）〜−Ｖｍ（ボルト）の電圧Ｖｒは、＋Ｖｍ／２（ボルト）〜０（ボルト）の電圧へと変換される。たとえば、＋５ボルト〜０ボルトの電圧Ｖｒは、＋５ボルト〜＋２．５ボルトの電圧に変換され、０ボルト〜−５ボルトの電圧Ｖｒは、＋２．５ボルト〜０ボルトの電圧に変換される。

図１６は、電圧レベルシフト回路８１の詳細構成を示す図である。図１６に示されるように、電流検出抵抗４５に流れる電流により生じる電圧Ｖｒ（＋Ｖｍ〜−Ｖｍ）がオペアンプ８５に入力される。オペアンプ（電圧フォロワー）８５の出力は、直列接続された２つの抵抗８６，８７（抵抗分圧用の抵抗）の一端（詳細には抵抗８７の一端）に入力される。２つの抵抗８６，８７の他端（詳細には抵抗８６の一端）は＋Ｖｍの電位を有する。抵抗８６の抵抗値と抵抗８７の抵抗値とは同一である。また、２つの抵抗８６，８７の相互間の接続部が、Ａ／Ｄ変換部８２に接続され、両抵抗８６，８７の両端子間の中間電位がＡ／Ｄ変換部８２に入力される。なお、２つの抵抗８６，８７の相互間の接続部は、保護用のダイオード８８にも接続される。

このような構成により、＋Ｖｍ（ボルト）〜−Ｖｍ（ボルト）の電圧Ｖｒが、＋Ｖｍ（ボルト）〜０（ボルト）の電圧へと変換され、Ａ／Ｄ変換部８２に入力される。たとえば、オペアンプ８５の出力が−Ｖｍ（ボルト）のときには、両抵抗８６，８７の両端子間の中間電位（＝（＋Ｖｍ＋（−Ｖｍ））／２）である０（ボルト）がＡ／Ｄ変換部８２に入力される。オペアンプ８５の出力が０（ボルト）のときには、両抵抗８６，８７の両端子間の中間電位（＝（＋Ｖｍ＋０）／２）であるＶｍ／２（ボルト）がＡ／Ｄ変換部８２に入力される。オペアンプ８５の出力が＋Ｖｍ（ボルト）のときには、両抵抗８６，８７の両端子間の中間電位（＝（＋Ｖｍ＋Ｖｍ）／２）であるＶｍ（ボルト）がＡ／Ｄ変換部８２に入力される。

Ａ／Ｄ変換部８２（ここでは、逐次比較型Ａ／Ｄ変換器）は、このような入力電圧（アナログ値）を、サンプリングホールド回路および量子化回路等を用いてＡ／Ｄ（アナログ／デジタル）変換し、デジタル値として出力する。

図１７は、第２実施形態に係る動作を示すフローチャートである。また、図１８は、第２実施形態に係る異常検出原理を示す図である。

図１７に示すように、ステップＳ３１にて、スイッチング素子４１がオン状態からオフ状態へと遷移したことが判定されると、ステップＳ３２に進む。

ステップＳ３２では、スイッチング素子４１のオフ直前のＡ／Ｄ変換で得られていたデジタル値（電圧値）が電圧値Ｖ１１として取得される。当該電圧値Ｖ１１が取得された時点Ｑ（図１８参照）とスイッチング素子４１のオフ時点Ｔ０との間では電圧値の変化は、ほぼゼロである（オフ時点Ｔ０以後の変化に比べると非常に小さい）ので、この電圧値Ｖ１１が、スイッチング素子４１のオフ時点Ｔ０での電圧値であるとみなされる。

次のステップＳ３３では、Ａ／Ｄ変換におけるサンプリング開始指令がＡ／Ｄ変換部８２に対して付与される。これにより、Ａ／Ｄ変換の開始タイミングがリセットされて、Ａ／Ｄ変換部８２によるサンプリング処理等が開始される。具体的には、Ａ／Ｄ変換部８２は、所定のサンプリング期間においてサンプリング処理を実行し、当該所定のサンプリング期間の経過時点でのサンプリング結果をホールドし、当該ホールドされた値を量子化してデジタル値（値Ｖ１２）をＡ／Ｄ変換処理結果として出力する。ステップＳ３４では、このようにしてスイッチング素子４１のオフ時点から開始された１サンプリング期間に対応するデジタル値（Ｖ１２）が取得される。これによれば、時刻Ｔ０後に開始されたサンプリング処理（Ａ／Ｄ変換部８２の内部コンデンサへの充電処理）を経てホールドされ量子化されたデジタル値がＡ／Ｄ変換処理結果として取得されるので、時刻Ｔ０前の電圧Ｖｒの影響を受けていないＡ／Ｄ変換処理結果を得ることが可能である。

次のステップＳ３６では、電圧Ｖｒの減少速度Ｄに基づく判定処理が実行される。

具体的には、電圧値Ｖ１１と電圧値Ｖ１２との差分値（Ｖ１２−Ｖ１１）を単位微小時間Δｔで除した値（（Ｖ１２−Ｖ１１）／Δｔ）が、電圧Ｖｒの減少速度Ｄとして取得される。そして、電圧Ｖｒの減少速度Ｄの大きさに基づいてコイルＬ２の断線の有無が検出される。

たとえば、当該電圧Ｖｒの減少速度Ｄの大きさ（絶対値）が所定の閾値ＴＨ５と比較される。電圧Ｖｒの減少速度Ｄの大きさが閾値ＴＨ５よりも大きい場合には「正常」と判定され、電圧Ｖｒの減少速度Ｄの大きさが閾値ＴＨ５よりも小さい場合には「異常」と判定される。

なお、単位微小時間Δｔは、正常時と異常時とで共通の値であるので、値（（Ｖ１２−Ｖ１１）／Δｔ）の大きさと閾値ＴＨ５との比較は、差分値（Ｖ１２−Ｖ１１）の大きさと閾値ＴＨ６（＝Δｔ＊ＴＨ５）との比較と等価である。

通常動作時には、非常に高速に電圧Ｖｒが立ち下がる（減少する）ので、電圧Ｖｒの減少速度Ｄの大きさは閾値ＴＨ５よりも大きい。換言すれば、差分値（Ｖ１２−Ｖ１１）の絶対値は閾値ＴＨ６よりも大きい。

一方、異常動作時には、緩やかに電圧Ｖｒが減少していくので、電圧Ｖｒの減少速度Ｄの大きさは閾値ＴＨ５よりも小さい。換言すれば、差分値（Ｖ１２−Ｖ１１）の絶対値は閾値ＴＨ６よりも小さい。

なお、図１８においては、正常動作時における減少曲線（破線）Ｅ１、異常動作時における減少曲線（太い実線）Ｅ２、および閾値ＴＨ５（あるいはＴＨ６）に対応する減少曲線Ｅ３（点線）が示されている。異常動作時における減少曲線Ｅ２は減少曲線Ｅ３よりも緩やかに変化（減少）し、正常動作時における減少曲線Ｅ１は減少曲線Ｅ３よりも急峻に変化（減少）する。

このような性質を利用して、電流検出抵抗４５の両端子間の電圧が低下していく際の電圧Ｖｒの減少速度Ｄの大きさ（絶対値）に基づいて断線の有無が検出される。たとえば、電圧Ｖｒの減少速度Ｄの大きさと閾値ＴＨ５との大小関係（換言すれば、差分値（Ｖ１２−Ｖ１１）の大きさと閾値ＴＨ６との大小関係）に基づいて、電圧Ｖｒの減少速度Ｄの大きさを考慮し、断線異常の発生の有無（コイルＬ２等における断線の有無）が検出される。

たとえば、電圧Ｖｒの減少速度Ｄの大きさが閾値ＴＨ５よりも大きい場合（差分値（Ｖ１２−Ｖ１１）の絶対値が閾値ＴＨ６よりも大きい場合）には、正常である旨が判定され、図１７の処理が終了する。

逆に、電圧Ｖｒの減少速度Ｄの大きさは閾値ＴＨ５よりも小さい場合（差分値（Ｖ１２−Ｖ１１）の絶対値が閾値ＴＨ６よりも小さい場合）には、ステップＳ３７に進む。

ステップＳ３７では、ステップＳ１７（第１実施形態）と同様の動作が実行される。具体的には、断線検出部８３は、断線（異常）が発生している旨を判定し、対応モータ９０の駆動を停止するとともに、Ｉ／Ｏ拡張ＡＳＩＣ２１を介してコントローラ９に異常発生（断線発生）を通知する。また、コントローラ９も第１実施形態と同様の動作を実行する。

以上のような動作によっても、第１実施形態と同様の効果を得ることが可能である。

たとえば、上記第２実施形態においても、電圧Ｖｒの減少速度Ｄ（換言すれば、電圧Ｖｒの減少の程度）が測定できる程度の微小な時間（より詳細には、１サンプリング時間Δｔ）があれば、断線発生の有無を判定することが可能である。したがって、上記特許文献１の技術に比べて高速に断線発生の有無を判定することが可能である。

また特に、スイッチング素子４１のオフ直後に、改めて開始された直後のサンプリング期間にて得られたＡ／Ｄ変換処理結果（値Ｖ１２）に基づいて、電圧Ｖｒの減少速度Ｄの大きさが考慮されて断線の有無が判定される。したがって、時刻Ｔ０前の電圧Ｖｒの影響を受けていないＡ／Ｄ変換処理結果に基づき、高速且つ正確な判定処理を行うことが可能である。

また、上記第２実施形態においては、Ａ／Ｄ変換部８２と断線検出部８３と制御信号生成部６１とを備えるモータ制御部６０（図１６参照）は、一の半導体デバイスとして構成される。換言すれば、Ａ／Ｄ変換部８２と断線検出部８３と制御信号生成部６１とは、同一の半導体デバイス内に構成される。したがって、これらの処理部がそれぞれ独立した半導体デバイスとして構成される場合に比べて、信号の遅延等も少ないので処理の高速化が可能である。

なお、上記第２実施形態におけるＡ／Ｄ変換部８２は、逐次比較型Ａ／Ｄ変換器に限定されず、他の種類のＡ／Ｄ変換器（パイプライン型Ａ／Ｄ変換器、あるいはフラッシュ型Ａ／Ｄ変換器等）であってもよい。

たとえば、フラッシュ型Ａ／Ｄ変換器によれば、非常に高速にＡ／Ｄ変換処理結果を得ることが可能であり、非常に高速に立ち下がる電圧Ｖｒの減少速度Ｄをより適切に考慮することが可能である。なお、逐次比較型Ａ／Ｄ変換器あるいはパイプライン型Ａ／Ｄ変換器等によっても、（フラッシュ型Ａ／Ｄ変換器よりは低速であるものの）所定程度よりも高速にＡ／Ｄ変換結果を得ることができるので、高速に断線の有無を判定することが可能である。

また、ホールド回路（サンプルアンドホールド回路）を用いないＡ／Ｄ変換器（フラッシュ型Ａ／Ｄ変換器等）がＡ／Ｄ変換部８２にて利用される場合には、次のような動作が行われればよい。たとえば、スイッチング素子４１がオン状態からオフ状態へと切り替えられた時点（切換時点）の直前にＡ／Ｄ変換部８２から出力された第１の値と、Ａ／Ｄ変換部８２に対して当該切替時点の直後に改めて送出された変換指示に応じて当該Ａ／Ｄ変換部８２から得られた変換結果（デジタル値）である第２の値とに基づいて、電圧Ｖｒの減少速度Ｄが検出されればよい。

＜３．変形例等＞
以上、この発明の実施の形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。

たとえば、上記第２実施形態では、Ａ／Ｄ変換部８２が制御信号生成部６１および断線検出部８３と同一の半導体デバイス内に組み込まれているが、これに限定されない。Ａ／Ｄ変換部８２に加えて電圧レベルシフト回路８１もが断線検出部８３等と同一の半導体デバイス内に組み込まれてもよい。あるいは、Ａ／Ｄ変換部８２は、制御信号生成部６１および／または断線検出部８３が組み込まれた半導体デバイスとは別の半導体デバイス内にて構成されてもよい。

また、上記各実施形態においては、スイッチング素子４１，４２に対して共通の電流検出抵抗４５が設けられているが、これに限定されない。

たとえば、図１９に示すように、スイッチング素子４１，４２に対して個別の電流検出抵抗４５，４６がそれぞれ設けられてもよい。具体的には、スイッチング素子４１のグランド側に電流検出抵抗４５が設けられ、スイッチング素子４２のグランド側に電流検出抵抗４６が設けられてもよい。そして、電流検出抵抗４５の両端子間の電圧Ｖｒの減少速度Ｄに基づいてコイルＬ２の断線が異常検出部７０ａ等によって検出され、電流検出抵抗４６の両端子間の電圧Ｖｒの減少速度Ｄに基づいてコイルＬ１の断線が異常検出部７０ａ等によって検出されるようにしてもよい。より詳細には、たとえば、スイッチング素子４１がオフされている状態にてスイッチング素子４２がオンからオフへと切り替えられた直後に、電流検出抵抗４６の両端子間の電圧Ｖｒが低下していく際の当該電圧Ｖｒの減少速度Ｄが検出され、当該減少速度Ｄの大きさに基づいてコイルＬ１における断線の有無が検出されてもよい。

同様に、スイッチング素子４３，４４に対して個別の電流検出抵抗４７，４８がそれぞれ設けられてもよい。そして、電流検出抵抗４７の両端子間の電圧Ｖｒの減少速度Ｄに基づいてコイルＬ４の断線が異常検出部７０ｂ等によって検出され、電流検出抵抗４８の両端子間の電圧Ｖｒの減少速度Ｄに基づいてコイルＬ３の断線が異常検出部７０ｂ等によって検出されるようにしてもよい。

７ 用紙搬送部
１０ ＭＦＰ（画像形成装置）
３０，３０ａ〜３０ｈ モータドライバ
４１〜４４ 各スイッチング素子
４５〜４８ 電流検出抵抗（検出用抵抗）
５０，５１〜５４ スイッチング素子駆動部
６０ モータ制御部
６１ 制御信号生成部
７０，７０ａ，７０ｂ 異常検出部
７１，７２ 比較器
７３，８３ 断線検出部
８１ 電圧レベルシフト回路
８２ Ａ／Ｄ変換部
９０，９０ａ〜９０ｈ モータ
９９ 直流電源
Ｌ１〜Ｌ４ コイル

Claims (14)

1. バイファイラ巻きされた一対のコイルを有するモータの駆動装置であって、
   前記一対のコイルのうちの第１コイルに接続される第１スイッチング素子と、
   前記一対のコイルのうちの第２コイルに接続される第２スイッチング素子と、
   前記第１スイッチング素子とグランドとの間に配置される検出用抵抗と、
   前記検出用抵抗にて検出される電圧に基づいて断線の有無を検出する断線検出部と、
   を備え、
   前記断線検出部は、前記第２スイッチング素子がオフされている状態にて前記第１スイッチング素子がオン状態からオフ状態へと切り替えられた直後に、前記検出用抵抗の両端子間の前記電圧が低下していく際の当該電圧の減少速度を検出し、当該減少速度の大きさに基づいて前記第２コイルにおける断線の有無を検出することを特徴とする駆動装置。
2. 請求項１に記載の駆動装置において、
   前記断線検出部は、前記検出用抵抗の両端子間の前記電圧が第１の値から前記第１の値よりも小さな第２の値へと変化するまでの時間を検出して、前記電圧の前記減少速度を求めることを特徴とする駆動装置。
3. 請求項２に記載の駆動装置において、
   前記電圧と前記第１の値とを比較し、前記電圧が前記第１の値よりも大きな値から前記第１の値よりも小さな値に変化したことを検出する第１比較器と、
   前記電圧と前記第２の値とを比較し、前記電圧が前記第２の値よりも大きな値から前記第２の値よりも小さな値に変化したことを検出する第２比較器と、
   をさらに備え、
   前記断線検出部は、前記第１比較器にて前記電圧が前記第１の値よりも小さな値に変化したことが検出された時点から、前記第２比較器にて前記電圧が前記第２の値よりも小さな値に変化したことが検出された時点までの期間長を検出し、前記第１の値と前記第２の値との差分値を前記期間長で除することによって前記電圧の前記減少速度を求め、当該減少速度の大きさが所定の閾値よりも小さい場合、前記第２コイルにおける断線が発生している旨を判定することを特徴とする駆動装置。
4. 請求項３に記載の駆動装置において、
   前記断線検出部は、前記第１スイッチング素子の前記オン状態から前記オフ状態への切替時点からの経過時間が所定の時間を超えても、前記第２比較器にて前記電圧が前記第２の値よりも小さな値に変化したことが未だ検出されない場合、前記減少速度の大きさが前記所定の閾値よりも小さいと判定し、前記第２コイルにおける断線が発生している旨を判定することを特徴とする駆動装置。
5. 請求項１に記載の駆動装置において、
   前記検出用抵抗の両端子間の前記電圧をアナログ値からデジタル値へと変換するアナログデジタル変換部、
   をさらに備え、
   前記断線検出部は、前記第１スイッチング素子がオン状態からオフ状態へと切り替えられた直後に、前記アナログデジタル変換部での変換結果に基づいて前記電圧の前記減少速度を検出することを特徴とする駆動装置。
6. 請求項５に記載の駆動装置において、
   前記断線検出部は、前記第１スイッチング素子がオン状態からオフ状態へと切り替えられた切替時点の直前に前記アナログデジタル変換部から出力された第１の値と、前記切替時点の直後にアナログデジタル変換におけるサンプリング処理を前記アナログデジタル変換部に開始させて、前記切替時点の一定期間後における前記サンプリング処理の処理結果をホールドして量子化したデジタル値である第２の値とに基づいて前記電圧の前記減少速度を検出することを特徴とする駆動装置。
7. 請求項６に記載の駆動装置において、
   前記アナログデジタル変換部は、パイプライン型あるいは逐次比較型のアナログデジタル変換器を有することを特徴とする駆動装置。
8. 請求項５に記載の駆動装置において、
   前記アナログデジタル変換部は、フラッシュ型のアナログデジタル変換器を有することを特徴とする駆動装置。
9. 請求項１に記載の駆動装置において、
   前記検出用抵抗は、前記第１スイッチング素子と前記第２スイッチング素子とに対して共通して設けられる抵抗であり、前記第２スイッチング素子とグランドとの間にも配置され、
   前記断線検出部は、前記第１スイッチング素子がオフされている状態にて前記第２スイッチング素子がオンからオフへと切り替えられた直後に、前記検出用抵抗の両端子間の前記電圧が低下していく際の当該電圧の減少速度を検出し、当該減少速度の大きさに基づいて前記第１コイルにおける断線の有無を検出することを特徴とする駆動装置。
10. 請求項１に記載の駆動装置において、
    前記検出用抵抗である第１の検出用抵抗とは異なる第２の検出用抵抗であって、前記第２スイッチング素子とグランドとの間に配置される第２の検出用抵抗、
    をさらに備え、
    前記断線検出部は、前記第１スイッチング素子がオフされている状態にて前記第２スイッチング素子がオンからオフへと切り替えられた直後に、前記第２の検出用抵抗の両端子間の電圧が低下していく際の当該電圧の減少速度を検出し、当該減少速度の大きさに基づいて前記第１コイルにおける断線の有無を検出することを特徴とする駆動装置。
11. 請求項１から請求項１０のいずれかに記載の駆動装置において、
    前記第１スイッチング素子の制御端子と前記第２スイッチング素子の制御端子とに駆動信号を付与する駆動部と、
    前記駆動部に制御信号を付与する制御信号生成部と、
    をさらに備えることを特徴とする駆動装置。
12. 請求項５に記載の駆動装置において、
    前記第１スイッチング素子の制御端子と前記第２スイッチング素子の制御端子とに駆動信号を付与する駆動部と、
    前記駆動部に制御信号を付与する制御信号生成部と、
    をさらに備え、
    前記アナログデジタル変換部と前記断線検出部と前記制御信号生成部とは、同一の半導体デバイス内に構成されることを特徴とする駆動装置。
13. 請求項１１または請求項１２に記載の駆動装置と、
    前記モータと、
    を備え、
    前記制御信号生成部は、前記モータに関する断線発生が検出されると、前記モータの駆動動作を停止することを特徴とする画像形成装置。
14. 請求項１３に記載の画像形成装置において、
    用紙搬送用の複数のモータであって前記モータを含む複数のモータと、
    前記複数のモータを駆動する複数の駆動装置であって前記駆動装置を含む複数の駆動装置と、
    を備え、
    前記駆動装置は、前記モータに関する断線が検出されると、断線検出を前記制御信号生成部に通知し、
    前記モータに関する前記断線検出が前記駆動装置から通知されると、前記モータによって回転駆動される用紙搬送ローラよりも上流側の用紙搬送ローラを回転駆動する全てのモータに対して駆動停止指令を送出する制御手段と、
    を備えることを特徴とする画像形成装置。

Images