JP4250861B2 - Film carrier manufacturing method - Google Patents

Film carrier manufacturing method Download PDF

Info

Publication number
JP4250861B2
JP4250861B2 JP2000298802A JP2000298802A JP4250861B2 JP 4250861 B2 JP4250861 B2 JP 4250861B2 JP 2000298802 A JP2000298802 A JP 2000298802A JP 2000298802 A JP2000298802 A JP 2000298802A JP 4250861 B2 JP4250861 B2 JP 4250861B2
Authority
JP
Japan
Prior art keywords
hole
film
conduction
layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000298802A
Other languages
Japanese (ja)
Other versions
JP2002110747A (en
Inventor
利一 大久保
達広 岡野
郁夫 広田
隆之 深田
信美 竹村
克巧 直井
直之 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2000298802A priority Critical patent/JP4250861B2/en
Publication of JP2002110747A publication Critical patent/JP2002110747A/en
Application granted granted Critical
Publication of JP4250861B2 publication Critical patent/JP4250861B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁性フィルムの両面に配線層を有するフィルムキャリアの製造方法に関する。
【0002】
【従来の技術】
一般に、フィルムキャリアは、絶縁性フィルム上に配線を形成したものであり、携帯電話、ゲーム機、テレビ、ラジオ、 VTR、音響機器等の民生用機器や、電子計算機、OA機器、電子応用機器、電気計測器、通信機器の産業用機器に広く使用されている。
【0003】
また、これら電子機器は、より一層の高性能化とより一層の小型化とを達成するように要求が高まっている。高性能化とコンパクト化を満たすため、電子機器部品としてのフィルムキャリアにおいても、電子機器の小型化、多ピン化及び高性能化が急速に進められ、これに伴い、半導体パッケージにも配線の細線化、ビアホールの小径化、ランド、パッドの小径化、多層化及びファイン化が急速に進んでいる。
【0004】
また、フィルムキャリアに用いられる絶縁性フィルムとしては、エポキシ樹脂、フェノール樹脂、アクリル樹脂等が従来から使用されていたが、特に、機械的度及び耐熱性に優れたポリイミドフィルムやポリエステルフィルム等が使用されており、更に高性能化の観点からフッ素系樹脂及びポリフェニルエーテル樹脂の開発が進んでいる。また、環境対策の点からも検討された樹脂の開発が進んでいる。
【0005】
フィルムキャリアにおいても、以前は絶縁性フィルムの片面だけに配線を形成した片面フィルムキャリアが用いられていたが、さらなる高密度化、生産性向上のために、絶縁性フィルムの両面に回路パターンを形成する両面フィルムキャリアが求められていた。
一般的な両面フィルムキャリアの製造方法を挙げる。即ち、両面に金属箔を有する絶縁性フィルムが用いられ、一方の面からレーザ加工を行い、一方の面の銅箔と絶縁性フィルムに孔加工が行われる。あるいは、一方の面の銅箔を化学エッチングした後、開孔した箇所にレーザ照射あるいはポリイミドエッチングして絶縁性フィルムに孔加工が行われるが、孔径が小さい場合には、精度の高い化学エッチングが困難なため、孔径や形状が変化するという問題がある。また、化学エッチングを行うために、工程が増加し、高コスト生産となっていた。
続いて、導通孔内に無電解めっきあるいはスパッタリングで、導電化処理が施された後、電解めっきを行って、両面の導体層を電気的接続する金属層が形成される。そして、金属箔に配線パターン及び電極パッド等がパターニングされる。このパターニングの完了により、半導体チップを搭載可能なフィルムキャリアが完成する。
なお、フィルムキャリアの完成後、半導体チップが搭載されて樹脂封止されることにより、外部要素のマザーボード等に実装可能な半導体装置が製造される。
【0006】
ところで、従来からフィルムキャリアの製造方法として、リールツーリール法が知られていた。これは、そのフレキシブル性を利用して、製造工程の一部又はすべてをリール状で連続的に製造する方法である。
即ち、フィルム材料をリール状に巻いておき、製造ラインの一方から、フィルムを巻き出しながら、前述の加工工程を行い、最後に巻き取りを行うという方法でフィルムキャリアを製造するもので、高い効率でフィルムキャリアを製造することができる。なお、最後に巻き取ることは必ずしも必要ではなく、最終工程で、所望の形状に断裁するという工程もとりうる。
【0007】
【発明が解決しようとする課題】
しかし、導電化処理のために、無電解めっきあるいはスパッタリングを用いているために、その処理に時間がかかるという欠点があった。スパッタリングは、真空チャンバー内で行わなければならず、排気時間を考えるとかなり時間を要し、また設備も大きくなることは避けられなかった。無電解めっきは、前処理等の工程が長く、めっき自体にも時間を要し、また、設備も大きくなるため、処理時間は長くならざるを得なかった。特にリールツーリール法で製造を行う場合には、このように、特定の工程に時間を要すると、その工程にあわせてフィルムの送り出し速度を決めなければならず、製造効率が高まらない結果になる。
また、無電解めっきは、めっき液が不安定な状態になりがちで、大量生産を行うためには、より安定した製造方法が望まれていた。めっき液が不安定な状態になると、無電解めっきに不良が生じ、さらには電解めっきにも影響を及ぼし、接続信頼性が低下する。加えて、無電解めっきはめっき槽の壁面などの不必要部にめっき金属が析出し、その一部が液中に脱落してフィルムの表面に再付着し、ショート等の原因となるなどの不良を生み出す問題もあった。そして、フィルムキャリアに半導体チップ等の電子部品を接続する際あるいは使用する際等に、絶縁性フィルムが吸湿、熱等によって膨張し、導通用孔にクラックが生ずるという問題があった。
即ち、このように接続信頼性が低下したり、ショートの原因となる不良を生み出す、クラックが生ずる、というような電気的信頼性が低下するという問題点があった。
【0008】
本発明は上記問題点に鑑みてなされたものであり、課題とするところは、電気的信頼性を向上させることができ、高い製造効率でフィルムキャリアを製造可能な製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明は係る課題を解決するものであり、請求項1の発明は、
少なくとも以下の工程(a)〜(g)を含んでいることを特徴とするフィルムキャリアの製造方法としたものである。
(a)長尺状の絶縁性フィルムの両面に第一導体層及び第二導体層を有する基材を使用し、前記絶縁性フィルムの両端に長手方向に沿って複数のスプロケットホールを形成する工程。
(b)前記絶縁性フィルムの一方の面よりレーザ光を照射し、第一導体層と絶縁性フィルムを貫通し、第二導体層に達する直径120μm以下の導通用孔を形成する工程。
(c)前記第一導体層及び第二導体層の表面を、研磨して平坦化する工程。
(d)前記導通用孔の壁面に、パラジウム微粒子、カーボン、導電性ポリマーから選ばれる薄膜導体を付着させる工程。
(e)電解めっきにより、少なくとも導通用孔内に導電層を形成する工程。
(f)前記第一導体層及び第二導体層をエッチングし、配線層を形成する工程。
(g)第一導体層及び第二導体層上に、ソルダーレジスト層を形成する工程。
【0010】
本発明の請求項2の発明は、
前記(e)工程として、電解めっきにより導通用孔の内壁に導電層を形成する工程と、導通用孔内を樹脂埋めする工程とを行うことを特徴とする請求項1記載のフィルムキャリアの製造方法としたものである。
【0011】
本発明の請求項3の発明は、
前記(e)工程の電解めっきにより、導通用孔内を埋めることを特徴とする請求項1記載のフィルムキャリアの製造方法としたものである。
【0012】
本発明の請求項4の発明は、
前記(a)乃至(g)の工程をリールツーリール法で行うことを特徴とする請求項1乃至請求項3のいずれか一項記載のフィルムキャリアの製造方法としたものである。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
図1は本発明の一実施形態に係るフィルムキャリアの構成を示す模式図であり、図2図1の2−2線矢視断面図である。このフィルムキャリア10は、巻取り自在な絶縁性フィルム11の両面に接着層12を有し、銅箔17a、17bを接着させた構成となっており、この銅箔付フィルムの長手方向に沿ってスプロケットホール13が形成され、両端のスプロケットホール13間には、配線パターン18パッド電極16をフィルム11と接着剤12の構成上片面ごとに備え、配線パターン18パッド電極16は導通孔14に形成された導電層15bにより接続される構成となっている。
【0014】
ここでフィルムキャリア10には、配線板として要求される誘電率、熱膨張係数の点から主にポリイミド、高分子液晶、フェノール樹脂、アクリル樹脂、ポリエステル、フッ素系樹脂及びポリフェニルエーテル樹脂などが挙げられる。両面配線板はこれら絶縁性フィルムの両面に銅やアルミニウムなどの金属層を形成した複合材を用いる。これは、絶縁性フィルムの両面にポリイミド系、または、エポキシ系接着剤を用いて金属箔を貼り付けた銅箔付フィルム、或いは、スパッタリング等の処理後に電解金属めっきにより金属を形成した銅箔付フィルムである。また、銅箔に液状のポリイミド材料を塗布し、これを貼り合わせる製法による銅箔付フィルムなどがある。
【0015】
例えば、銅箔付ポリイミドフィルム50としては、エスパネックス(新日鉄化学社製)、ネオフレックス(三井化学社製)、ユピセルN(宇部興産社製)、パイララックス(デュポン社製)、メタロイヤル(東洋メタライジング社製)、エスパーフレックス(住友金属鉱山社製)などの商品名で販売されているものを使用することができる。これらは、ポリイミドフィルムの厚み、銅箔の厚み、フィルムの幅などの規格値を任意に選択することが可能である。本発明においても、最終製品の仕様として当事者間で取り決められた値となるような規格値の出発材料を用い、それを加工するものである。ポリイミドフィルムの厚さは25μmから75μm程度、銅箔の厚さは1μmから15μm程度が、加工性の面から好ましい。特に銅箔が厚くなりすぎると、ファインパターンを形成することが難しくなる。
【0016】
(第一の実施形態)
次に、以上のようなフィルムキャリアの製造方法の第一の実施形態について図3及び図4を用いて説明する。図3(a)に示すように、ポリイミドフィルムからなる長尺状の絶縁性のフィルム11の両面に接着テープからなる接着剤層12が貼着され、更に接着剤層12を介して厚さが12μmの銅箔17a、17bを貼り付けたフィルム11を所定幅に断裁し、銅箔付ポリイミドフィルム50が作製される。これが、リールに巻き取られた状態となっている。
【0017】
次に、リールから巻き出しながら、図3(b)に示すように、銅箔付ポリイミドフィルム50の両端の長手方向に沿ってスプロケットホール13が打ち抜き加工により形成される。形成されたスプロケットホール13は、フィルムキャリア10の製造工程において、テープ材をリールツーリール法で連続搬送する時に必要であり、また、この後の工程での各加工における位置精度を確保する目的で形成するものである。
【0018】
次に、図3(c)に、示すように上記スプロケットホール13を作製したフィルムキャリア10に導通孔14が形成される。導通孔14を形成するには、UV−YAGレーザー加工機を用い、レーザースポット径は10〜140μmとして各径に適する照射条件で銅箔17a側より孔加工する。また、導通孔の位置決めには、レーザー光の位置を制御する方式又はガラス版等のマスクを使用する方式などが使用可能となっている。例えば、40μm径の場合のレーザー加工条件は、0.3mJ/ショットを4ショットで銅箔を貫通し、さらに0.036mJ/ショットを30ショットでポリイミドを貫通することができる。
なお、レーザーとしては、YAG、YLF、YAP、YVO4等の固体レーザーや炭酸ガスレーザーがあげられる。
しかし、炭酸ガスレーザーは原理的には熱で加工を行うため、孔加工を施すとフィルム基材を貫通する孔を形成できるが、第一銅箔に厚い銅箔を用いると、選択的に第一銅箔層と絶縁材層だけに加工を施し、第二銅箔層の上面で加工を止めることが難しくなる。そのために炭酸ガスレーザーを用いる場合には、第一銅箔として13μm以下の銅箔を用いることが好ましい。さらに、炭酸ガスレーザーはマスクを使用しない場合、ビームを絞りにくくなる。そのため、前述の固体レーザーを用いることが好ましい。
また、導通用孔の直径は120μm以下が好ましい。これは、メッキ液の侵入が良く、更新しやすいためである。よって、孔内のメッキ厚がかせぎやすくなり、更にビア内の樹脂埋めも確実に出来る。120μmを越える大きさのビアであると樹脂埋めのソルダーレジストの供給が足りなくなるため、絶縁が不完全となる場合がある。
【0019】
上記フィルムキャリア10のレーザー加工後には、導通孔の銅箔表面にレーザー加工を施した際に銅が溶融するが、溶融した一部が導通孔の周辺部の銅箔17a上に付着し突起物30を形成する。
次に、図3(d)に示すように、これを除去するために研磨機を用いて研磨し、銅表面全体を整面する。
上記研磨工程は、後の電気めっき工程で上記突起物30を起点にしてめっきが異常析出し、孔上部を塞いで内部にボイドを形成したり、電気的信頼性に影響を与えるなどの可能性があるため、研磨して除去することにより、そのような不良の発生を防ぐことができる。
この研磨加工に用いる研磨機としては、バフ研磨、ペーパー研磨、サンドブラスト、ウェットブラストが挙げられる。
【0020】
例えば、バフ研磨であれば、先ず、#800の粗さのバフ研磨を行い、仕上げに#1000のバフ研磨を行うことで平滑な銅箔表面が得られる。工業的には、回転した円筒形のバフローラーを用いた研磨機に、テープを連続的に通すことで、テープの片面、或いは、両面を研磨する。
【0021】
上記レーザー加工により形成された導通孔14の内部には、加工時の熱,光反応によるスミアが残留、或いは、付着する。これは、後の工程により形成する銅めっき層と孔底の銅箔層との接合性を阻害する恐れがあるため、接合の信頼性を確保するために、スミアを除去するデスミア工程を行うことが好ましい。
次に、図4(a)に示すように、過マンガン酸塩を含有する薬液を作用させる公知の方法によりスミアの除去を行う。一般的なスミア除去工程は、(1)膨潤(2)デスミア(3)中和という三段階の工程からなり、本発明においてもこれらの工程により順次処理が行われる。使用される薬液は、多層プリント配線板の加工用のものを用いることが可能であり、例えば、エンプレートMLB−496、497、790(メルテックス社製)を使用できる。通常、UV−YAGレーザーを用いた場合には、炭酸ガスレーザーを用いた場合に比べ、スミアの発生を軽度にすることが可能であるため、本発明におけるデスミアの条件も、一般的な条件に比較して、処理時間の短縮等が可能である。
【0022】
次に、図4(b)に示すように、上記導通孔14の壁面に薄膜導体15を付着させる。薄膜導体15は、パラジウム微粒子、カーボン、導電性ポリマーから選ばれるものである。パラジウム微粒子を付着させる処理には、さらに、スズ−パラジウムコロイドを用いる処理、パラジウム有機コロイドを用いる処理、スズ−フリーパラジウムイオン等のパラジウムイオンを吸着させて還元する処理等がある。これらはダイレクトプレーティングシステムとして、公知のものである。
【0023】
中でも、ポリイミド銅めっきとの密着性、めっきプロセスの安定性、導通孔内のめっき厚均一性等で優れているために、パラジウム微粒子を付着させる工程が好ましく、特にスズ−パラジウムコロイドを用いる処理が好ましい。
【0024】
以下、スズ−パラジウムコロイドを用いる処理を例に説明する。
導電化処理は、フィルムキャリアを処理液中に浸漬し、銅箔と絶縁材料及び導通孔内の基材樹脂表面にスズ−パラジウムコロイドである導電化被膜を形成する。
この処理は、一連の調整された薬液の中に、材料を順次浸せき、洗浄することを繰り返していくことによりなされる。
【0025】
このダイレクトプレーティングシステムによる導電化処理のための工程は、次のようなプロセスから成っている。
(1)コンディショニング 基材の表面を湿潤化し、後工程でのスズ−パラジウムコロイドの吸着を促進するよう、コンディショニングする。液の主成分としては、非イオン界面活性剤,カチオン界面活性剤,(それぞれ0.1〜10g/L)および、トリエタノールアミンなどの銅(+2)イオンの錯化剤(1〜100g/L)である。
(2)ソフトエッチング 銅箔表面を粗化し、電気めっきされた銅層と密着させる。液の主成分としては、過硫酸ナトリウム10〜200g/L,硫酸1〜50mL/Lが適当である。
(3)酸洗 銅箔表面の酸化物を溶解除去する。液の主成分としては、硫酸1〜100g/Lが適当である。
(4)プレディップ キャタリストの液中のスズ−パラジウムコロイドは、塩化物イオン濃度の低い水と接触すると分解するため、その前工程として基材を塩化物イオン濃度の高い液に浸せきしてから、次工程のキャタリストに持ち込む。液の主成分としては、塩化ナトリウム50〜300g/L,塩酸(35%)10〜100mL/Lが適当である。
(5)キャタリスト 基材の表面を導電化するため、スズ−パラジウムコロイドを吸着させる。液の主成分としては、パラジウム20〜200mg/L,塩化スズ(+2) 5g/L以上、および、塩化ナトリウム50〜300g/L,塩酸(35%)10〜100mL/Lが適当である。パラジウムと塩化スズは、予め、塩酸溶液の入った反応容器中で加熱時に混合することにより反応させ、スズ−パラジウムコロイドを形成させてから、塩化ナトリウムと塩酸を溶解した液中に加えることにより、液を調整する。
(6)アクセラレータ スズ−パラジウムコロイドから余分なスズ分を除去する。液の主成分としては、硫酸10〜200g/Lまたは、水酸化ナトリウム5〜200g/Lが適当である。
また、このような一連の工程を含むプロセスが、各業者からもダイレクトプレーティングシステムとして市販されており、それらを使用することができる。例えば、コンダクトロンDP−H(メルテックス社製)、EE−1(上村工業社製)、ライザトロン(荏原ユージライト社製)、エコリュート(ジャパンエナジー社製)などが挙げられる。
【0026】
続いて、図4(c)に示すように、薄膜導体15銅箔17a、17bをカソード電極とし、硫酸銅めっき液を用いて、電解銅めっきを施して導通孔14内及び銅箔17a面上に導電層15bが形成される。銅箔17a及び銅箔17bは、導通孔14を介して電気的に接続される。但し、銅箔17bの表面には、銅めっきを施さない場合は、液体レジストの印刷、あるいは、ドライフィルムレジストまたは粘着テープのラミネートにより保護層を形成して、めっき液の接触から保護する必要がある。
【0027】
硫酸銅めっき液の主成分は、硫酸銅と硫酸であり、その濃度は例えば、次の通りである。
硫酸銅(硫酸銅5水和物) 40〜230 g/L
硫酸 (98%) 50〜200 g/L
めっき条件としては、液温 20〜30℃、電流密度 0.5〜2A/dm2が適当である。
【0028】
この銅めっきは導通用孔内を埋めるものであり、使用する添加剤は、孔埋めめっき用のものである。これは、従来のスルーホールめっき用の添加剤とは、銅の析出のモードが異なる。導通用孔の表面と導通用孔内の析出速度は、従来の添加剤の場合には、同等か、表面の方が大きいのに対し、孔埋めめっき用は、孔内の方が速度が大きくなる。この効果は、孔埋めめっき用の添加剤では、添加剤成分が、孔の内部よりも表面に選択的に吸着して、その部分の析出を抑制し、相対的に孔内の析出速度が高くなるものと考えられる。このような効果を生じる添加剤の成分として、次のようなものが挙げられる。
SPS(ビス(3-スルフォプロピル)ジスルフィド2ナトリウム塩) 0.1〜10ppm
ポリエチレングリコール 10〜1000ppm
ヤヌスグリーンB 1〜100ppm
塩素 30〜100ppm
なお、ポリエチレングリコールの平均分子量は 500〜20000が適当である。
導通用孔内の孔埋めを行う際に、孔径が120μm以下、特に60μm以下の径の小さい導通用孔に適用すると、孔の入り口への電流集中のため、めっき析出速度が早く、導通用孔内の銅めっき充填が完了する前に孔の上部が塞がり、内部に空間、いわゆるボイドが生じやすい。そこで、レベリング特性の高い添加剤の選択やめっき電源としてPR電源を用いた処理等を行うことにより、導通用孔内の銅めっき析出を優先的に促進させてめっきボイドの発生を完全に無くすことができる。PR電源とは、一時的に正負極を反転させるものである。
【0029】
孔埋めめっきを行うことにより、導通用孔の電気的接続がより強固になり、フィルムキャリアに半導体チップ等の電子部品を接続する際あるいは接続して電子部品として使用する際等に、高温、高湿の環境下におかれても、絶縁性フィルムが吸湿、熱等によって膨張し、導通用孔にクラックが生ずることがない。
【0030】
続いて、図4(d)に示すように、配線のエッチング工程は、従来と同様に液状感光性レジストあるいはフィルムタイプ感光性レジストを銅箔表面にコーティングし、レジスト層40を形成した後、所望のパターンをフォトリソグラフィ工程を用いて露光、現像する。
【0031】
続いて、図4(e)に示すように、これによって得られたフォトリソグラフィパターンをマスクとし、塩化第二鉄エッチング液によって銅箔をエッチング処理し、配線パターン18パッド電極16が形成される。この配線のエッチング工程は、一括レジスト印刷、一括露光、一括現像、及び一括エッチング(レジスト剥離を含む)で施したが、この方法に限定されるものではない。
【0032】
続いて、図4(f)に示すように、形成した回路の外部環境から保護の目的で、ソルダーレジストを回路パターン上にスクリーン印刷などにより印刷してソルダーレジスト層19を形成する。ソルダーレジスト材料としては、テーププリント基板用材料としてTAB等に使用されているものが使用できる。感光性を有するものでも、有しないものでもよい。感光性を有しないものを用いる場合で、電極を露出させる等の目的で、パターニングを行う場合には、レーザー加工等を行うことになる。
例えば、感光性を有するものではS−500(太陽インキ社製)等、感光性を有しないものではPSR−4000(太陽インキ社製)や、DSR−2200(タムラ製作所社製)等が適当である。
【0033】
続いて、図4(g)に示すように、形成した回路の外部環境から保護と半田ボールの接合位置合わせの目的で、回路パターン上にスクリーン印刷などにより感光性材料からなるフォトソルダーレジストを塗布する。続いて、図4(h)に示すように、形成した感光性材料からなるフォトソルダーレジスト層20をマスクを介してUV露光し、現像することにより半田ボール接合孔21がパッド電極16上に形成される。
【0034】
(第二の実施形態)
第一の実施形態と同様の方法で製造するが、第一の実施形態のめっき液に代えて、スルーホール用のめっき液を用いる。これによって、孔埋めされていない導通用孔が形成される。
【0035】
(第三の実施形態)
第二の実施形態と同様の方法で製造するが、孔埋めしない状態でめっきを施した後に、孔内に樹脂をスクリーン印刷で充填する。これによって、孔内が樹脂埋めされた導通用孔が形成される。
樹脂埋めに用いられる樹脂としては、S−500(太陽インキ社製)、PSR−4000(太陽インキ社製)、DSR−2200(タムラ製作所社製)等が挙げられる。また導電性を有するものでもよい。
樹脂埋めを行うことにより、導通用孔内の導電層が補強されたような状態になり、フィルムキャリアに半導体チップ等の電子部品を接続する際あるいは接続して電子部品として使用する際等に、高温、高湿の環境下におかれても、絶縁性フィルムが吸湿、熱等によって膨張し、導通用孔にクラックが生ずることがない。
【0036】
【実施例】
(実施例1)
次に、実施例1について図3及び図4を用いて説明する。図3(a)に示すように、厚さ50μmのポリイミドフィルムからなる絶縁性のフィルム11の両面に接着テープからなる接着剤層12が貼着され、更に接着剤層12を介して厚さが12μmの銅箔17a、17bを貼り付けたフィルム11を48mm幅に断裁し、銅箔付ポリイミドフィルム50が作製された。これが、リールに巻き取られた状態となっている。
【0037】
次に、リールから巻き出しながら、図3(b)に示すように、銅箔付ポリイミドフィルム50の両端の長手方向に沿ってスプロケットホール13が打ち抜き加工により形成された。次に、図3(c)に示すように上記スプロケットホール13を作製したフィルムキャリア10に、UV−YAGレーザー加工機を用い、銅箔17a側より孔加工することにより、孔径が100μmの導通孔用14が形成された。次に、図3(d)に示すように、#800の粗さのバフ研磨を行い、仕上げに#1000のバフ研磨を行うことで銅表面全体を整面した。
【0038】
次に、図4(a)に示すように、エンプレートMLB−496(メルテックス社製)を使用して、デスミア工程を行った。次に、図4(b)に示すように、上記導通孔14の壁面に導電物を付着させる。下記の工程で行った。
・コンディショニング コンダクトロンDP-H コンディショナ(メルテックス社製)
50℃、10秒
・ソフトエッチンク゛ 過硫酸ナトリウム 100g/L,硫酸 30g/L
25℃、30秒
・酸洗 硫酸 100g/L
25℃、10秒
・プレディップ コンダクトロンDP-H プレディップ液 (メルテックス社製)
25℃、10秒
・キャタリスト コンダクトロンDP-H アクチベータ (メルテックス社製)
45℃、30秒
・アクセラレータ コンダクトロンDP-H アクセラレータ(メルテックス社製)
50℃、30秒
【0039】
続いて、図4(c)に示すように、薄膜導体15銅箔17a、17bをカソード電極とし、電解銅めっきを施して導通孔14内及び銅箔17a面上に銅めっき層を形成した。導通孔内は孔埋めされた。銅箔17a及び銅箔17bは、導通孔14を介して電気的に接続された。ここで、銅箔17bの表面には、ドライフィルムレジストをラミネートして、銅めっきを施さなかった。
【0040】
銅めっき液は次の組成のものを使用した。
硫酸銅5水和物 180g/L
硫酸 55g/L
SPS(ビス(3-スルフォプロピル)ジスルフィド2ナトリウム塩) 1ppm
ポリエチレングリコール(分子量 7500) 400ppm
ヤヌスグリーンB 10ppm
塩素 60ppm
めっき条件は、電流密度 1A/dm2とし、析出膜厚が15μmとなるよう、めっき時間を調節した。
【0041】
続いて、図4(d)に示すように、レジスト層40を15μm厚で形成した後、所望のパターンをフォトリソグラフィ工程で露光、現像した。続いて、図4(e)に示すように、これによって得られたフォトリソグラフィパターンマスクとし、塩化第二鉄エッチング液によって銅箔をエッチング処理し、配線パターン18パッド電極16が形成された。
【0042】
続いて、図4(f)に示すように、形成した回路の外部環境から保護の目的で、ソルダーレジストを配線パターン18上に厚さ20μmで塗布し、ソルダーレジスト層19を形成した。
続いて、図4(g)に示すように、感光性材料からなるソルダーレジストをパッド電極16上に塗布した。そして、図4(h)に示すように、露光、現像して、パッド電極16上に半田ボール接合孔21が形成された、厚さ25μmのフォトソルダーレジスト層20を形成した。そして、同様に導通用孔の孔径が60μm、40μmのものも作成した。
【0043】
(実施例2)
実施例1と同様の方法で製造したが、実施例1のめっき液に代えて、スルーホール用のめっき液であるST−901(メルテックス社製)を用いた。これによって、孔埋めされていない導通用孔が形成された。
そして、同様に導通用孔の孔径が60μm、40μmのものも作成した。
【0044】
(比較例1)
実施例1と同様の方法で製造したが、相違点として、まず、導通用孔のレーザー加工時に、あらかじめ、レーザーを照射する側の銅箔を、エッチング加工した。
【0045】
(比較例2)
実施例1と同様の方法で製造したが、相違点として、レーザー加工後に、銅箔表面の研磨工程を行わなかった。
【0046】
(比較例3)
実施例1と同様の方法で製造したが、相違点として、レーザー加工後の銅箔表面の研磨工程後、導通用孔の壁面にパラジウム微粒子の導電物を付着させる工程に代えて、0.5μmの厚さの無電解銅めっきを行った。無電解めっきの前処理を除いた、無電解めっき液に浸漬している時間だけで、15分を要した。その後は、実施例1と同様に電解銅めっきを行った。
【0047】
銅めっき後の状態を断面観察で評価し、結果を下記表のA欄に示した。また、これらのサンプルを125℃、100%のプレッシャークッカー試験器に100時間入れた後、260℃の溶融はんだ(Sn/Pb=63/37%)に30秒浸漬した後の状態の断線評価行い、結果を下記表のB欄に示した。
なお、表1の中で、A欄については、丸印はビア孔の断面観察結果で問題がなかったことを示す。また、B欄については、丸印は孔内断線がなかったことを示す。
【0048】
【表1】

Figure 0004250861
【0049】
実施例1では、断面観察、孔内断線のいずれも生じず、優れた効果を奏することが確認された。
実施例2では、孔径が小さくなるにつれて、孔内のめっき膜厚が薄くなる現象が生じたが、問題がないと判断された。
【0050】
比較例1では、孔径が小さいとビア開口径の調整が難しく、ビアが大きくなった。具体的には40μmφの目標が50μmφとなった。ビアエッチング時に開口内にエッチング液が溜まりやすく、エッチングが進んでしまうものと想像された。また、工程が増えるため、製造効率が低下した。
【0051】
比較例2では、一括照射による銅の飛散によりビア付近にバンプを形成するが、研磨加工を施さなかった結果、何れのビア径のサンプルに於いても、ビア周囲にコブが形成した。また、60μmφと40μmφのサンプルでは、ビア内のめっき成長も不均一で、ビア内にボイドが形成され、プレッシャークッカー試験器に入れた後では断線が生じた。
【0052】
比較例3では、評価に於いては本発明の実施例と同等の結果を得た。しかし、無電解銅めっきに長時間を要し、ラインスピードを遅くしなければならず、製造効率が低かった。
【0053】
【発明の効果】
請求項1記載の発明によれば、少なくとも、(a)長尺状の絶縁性フィルムの両面に第一導体層及び第二導体層を有する基材を使用し、前記絶縁性フィルムの両端に長手方向に沿って複数のスプロケットホールを形成する工程、(b)前記絶縁性フィルムの一方の面よりレーザ光を照射し、第一導体層と絶縁性フィルムを貫通し、第二導体層に達する直径120μm以下の導通用孔を形成する工程、(c)前記第一導体層及び第二導体層の表面を、研磨して平坦化する工程、(d)前記導通用孔の壁面に、パラジウム微粒子、カーボン、導電性ポリマーから選ばれる薄膜導体を付着させる工程、(e)電解めっきにより、少なくとも導通用孔内に導電層を形成する工程、(f)前記第一導体層及び第二導体層をエッチングし、配線層を形成する工程、(g) 第一導体層及び第二導体層上に、ソルダーレジスト層を形成する工程、の各工程からなるため、レーザー加工前に銅箔のエッチング工程が不要で、無電解めっきやスパッタリングのような、長時間を要する処理を行う必要がなく、また設備も小さくでき、従って非常に高い効率で電気的信頼性も優れるフィルムキャリアを製造することが可能となる。
また、設備を小さくできるということは、設備コストの低減のみならず、設備を通過する時間の短縮もできるため、製造効率が高くなる。そして、リールツーリールでの製造を可能にする優れた製造方法である。
【0054】
また、請求項2記載の発明によれば、請求項1記載のフィルムキャリアの製造方法において、前記(e)工程として、電解めっきにより導通用孔の内壁に導電層を形成する工程と、導通用孔内を樹脂埋めする工程とを行うため、樹脂が導通用孔内壁の導電層を補強し、従って電気的信頼性の高いフィルムキャリアを製造することが可能となる。
【0055】
そして、請求項3記載の発明によれば、請求項1記載のフィルムキャリアの製造方法において、前記(e)工程の電解めっきにより、導通用孔内を埋めるため、導通用孔内の接続信頼性がより確実なものとなり、従って電気的信頼性の高いフィルムキャリアを製造することが可能となる。
【0056】
さらに、請求項4記載の発明によれば、請求項1乃至請求項3のいずれか一項記載のフィルムキャリアの製造方法において、前記(a)乃至(g)の工程をリールツーリールで行うため、極めて高い製造効率で、電気的信頼性の高いフィルムキャリアを製造することが可能となる。
【図面の簡単な説明】
【図1】 本発明の一実施形態にかかるフィルムキャリアの構成を示す図
【図2】 同実施形態における2−2線矢視断面図
【図3】同実施形態におけるフィルムキャリアの製造方法を説明するための工程断面図
【図4】同実施形態におけるフィルムキャリアの製造方法を説明するための工程断面図
【符号の説明】
10・・・フィルムキャリア
11・・・絶縁性フィルム
12・・・接着剤層
13・・・スプロケットホール
14・・・導通孔
15・・・薄膜導体
15b・・・導電層
16・・・パッド電極
17a、b・・・銅箔
18・・・配線パターン
19・・・ソルダーレジスト層
20・・・(感光性材料からなる)フォトソルダーレジスト層
21・・・半田ボール実装孔
30・・・銅突起物
40・・・レジスト層
50・・・銅箔付ポリイミドフィルム
D・・・デスミア液
L・・・レーザー光
UV・・・露光光[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a method for producing a film carrier having wiring layers on both sides of an insulating film.
[0002]
[Prior art]
  In general, a film carrier is a wiring carrier formed on an insulating film, such as a mobile phone, a game machine, a television, a radio, a VTR, an audio device, a consumer device, an electronic computer, an OA device, an electronic application device, Widely used in industrial equipment such as electrical measuring instruments and communication equipment.
[0003]
  In addition, there is an increasing demand for these electronic devices to achieve higher performance and further miniaturization. In order to meet the demands for higher performance and compactness, film carriers as electronic device parts are also rapidly becoming smaller, higher pin count, and higher performance in electronic devices. The diameter of via holes, the diameter of lands and pads, the number of layers, and the fineness are rapidly increasing.
[0004]
  Moreover, as an insulating film used for a film carrier, epoxy resin, phenol resin, acrylic resin and the like have been used conventionally, but in particular, a polyimide film, a polyester film, etc. excellent in mechanical degree and heat resistance are used. Furthermore, development of fluororesin and polyphenyl ether resin is progressing from the viewpoint of higher performance. In addition, the development of resins that have been studied from the viewpoint of environmental measures is also in progress.
[0005]
  Previously, single-sided film carriers with wiring formed on only one side of the insulating film were used for film carriers, but circuit patterns were formed on both sides of the insulating film to further increase density and improve productivity. There has been a need for a double-sided film carrier.
  The manufacturing method of a general double-sided film carrier is given. That is, an insulating film having metal foil on both sides is used, laser processing is performed from one side, and hole processing is performed on the copper foil and the insulating film on one side. Alternatively, after chemically etching the copper foil on one surface, laser drilling or polyimide etching is performed on the hole, and the insulating film is subjected to hole processing. However, when the hole diameter is small, highly accurate chemical etching is performed. Since it is difficult, there exists a problem that a hole diameter and a shape change. Moreover, since chemical etching is performed, the number of processes is increased, resulting in high cost production.
  Subsequently, after conducting the conductive treatment by electroless plating or sputtering in the conductive hole, electrolytic plating is performed to form a metal layer that electrically connects the conductor layers on both sides. And a wiring pattern, an electrode pad, etc. are patterned on metal foil. By completing this patterning, a film carrier on which a semiconductor chip can be mounted is completed.
  After the film carrier is completed, a semiconductor device that can be mounted on a mother board or the like of an external element is manufactured by mounting a semiconductor chip and sealing with resin.
[0006]
  Incidentally, a reel-to-reel method has been known as a method for manufacturing a film carrier. This is a method for continuously manufacturing part or all of the manufacturing process in a reel shape by utilizing the flexibility.
  That is, a film carrier is manufactured by a method in which the film material is wound in a reel shape, the film is unwound from one side of the production line, the above-described processing steps are performed, and finally the winding is performed. A film carrier can be manufactured. It is not always necessary to wind up at the end, and a step of cutting into a desired shape in the final step can be taken.
[0007]
[Problems to be solved by the invention]
  However, since electroless plating or sputtering is used for the conductive treatment, there is a drawback that the treatment takes time. Sputtering must be performed in a vacuum chamber. Considering the evacuation time, it takes much time, and it is inevitable that the equipment becomes large. In electroless plating, the pretreatment process is long, the plating itself takes time, and the equipment becomes large, so the processing time has to be long. In particular, when manufacturing by the reel-to-reel method, if time is required for a specific process as described above, it is necessary to determine the film feeding speed in accordance with the process, resulting in an increase in manufacturing efficiency. .
  In electroless plating, the plating solution tends to be unstable, and a more stable manufacturing method has been desired for mass production. When the plating solution is in an unstable state, a defect occurs in electroless plating, and also affects electrolytic plating, resulting in a decrease in connection reliability. In addition, in electroless plating, plating metal deposits on unnecessary parts such as the wall of the plating tank, and some of them fall into the liquid and reattach to the surface of the film, causing defects such as short circuits. There was also the problem of creating. Then, when an electronic component such as a semiconductor chip is connected to the film carrier or used, there is a problem that the insulating film expands due to moisture absorption, heat, etc., and a crack is generated in the conduction hole.
  That is, there is a problem in that the electrical reliability is lowered such that the connection reliability is lowered, a defect causing a short circuit is generated, or a crack is generated.
[0008]
  The present invention has been made in view of the above-mentioned problems, and a problem is to provide a manufacturing method capable of improving electrical reliability and manufacturing a film carrier with high manufacturing efficiency. .
[0009]
[Means for Solving the Problems]
  The present invention solves this problem, and the invention of claim 1
  The film carrier manufacturing method is characterized by including at least the following steps (a) to (g).
(A) The process which uses the base material which has a 1st conductor layer and a 2nd conductor layer on both surfaces of an elongate insulating film, and forms a some sprocket hole along a longitudinal direction at the both ends of the said insulating film .
(B) Laser from one side of the insulating film-A step of irradiating light to form a conduction hole having a diameter of 120 μm or less reaching the second conductor layer through the first conductor layer and the insulating film.
(C) A step of polishing and flattening the surfaces of the first conductor layer and the second conductor layer.
(D) The wall surface of the hole for conduction is selected from palladium fine particles, carbon, and a conductive polymer.Thin film conductorThe process of attaching.
(E) A step of forming a conductive layer at least in the hole for conduction by electrolytic plating.
(F) A step of etching the first conductor layer and the second conductor layer to form a wiring layer.
(G) A step of forming a solder resist layer on the first conductor layer and the second conductor layer.
[0010]
  The invention of claim 2 of the present invention
2. The film carrier according to claim 1, wherein the step (e) includes a step of forming a conductive layer on the inner wall of the hole for conduction by electrolytic plating and a step of filling the inside of the hole for conduction with a resin. It is a method.
[0011]
  The invention of claim 3 of the present invention
The method for manufacturing a film carrier according to claim 1, wherein the hole for conduction is filled by electrolytic plating in the step (e).
[0012]
  The invention of claim 4 of the present invention
The film carrier manufacturing method according to any one of claims 1 to 3, wherein the steps (a) to (g) are performed by a reel-to-reel method.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
  FIG.Is a schematic diagram showing the configuration of a film carrier according to an embodiment of the present invention,FIG.IsFIG.FIG. 2 is a sectional view taken along line 2-2. This film carrier 10 has adhesive layers 12 on both sides of an insulating film 11 that can be wound up,Copper foil 17a, 17bThe sprocket holes 13 are formed along the longitudinal direction of the film with copper foil, and between the sprocket holes 13 at both ends,Wiring pattern 18WhenPad electrode 16For each side of the structure of the film 11 and the adhesive 12,Wiring pattern 18WhenPad electrode 16Is a conduction hole14Formed inConductive layer 15bIt is the structure connected by.
[0014]
  Here, the film carrier 10 mainly includes polyimide, polymer liquid crystal, phenol resin, acrylic resin, polyester, fluorine resin, and polyphenyl ether resin in terms of dielectric constant and thermal expansion coefficient required as a wiring board. It is done. The double-sided wiring board uses a composite material in which metal layers such as copper and aluminum are formed on both surfaces of these insulating films. This is because the metal foil was pasted on both sides of the insulating film using a polyimide or epoxy adhesive.Film with copper foilOr metal by electrolytic metal plating after processing such as sputteringlayerFormedFilm with copper foilIt is. Also, by applying a liquid polyimide material to the copper foil and bonding it togetherFilm with copper foiland so on.
[0015]
  For example,Polyimide film with copper foil 50As: Espanex (manufactured by NS A product sold under a trade name such as (manufactured by Sumitomo Metal Mining Co., Ltd.) can be used. These can arbitrarily select standard values such as the thickness of the polyimide film, the thickness of the copper foil, and the width of the film. Also in the present invention, a starting material having a standard value that is a value decided between parties as a specification of the final product is used and processed. From the viewpoint of workability, the thickness of the polyimide film is preferably about 25 to 75 μm, and the thickness of the copper foil is preferably about 1 to 15 μm. In particular, if the copper foil becomes too thick, it becomes difficult to form a fine pattern.
[0016]
(First embodiment)
  Next, a first embodiment of the film carrier manufacturing method as described above will be described with reference to FIGS. As shown in FIG. 3 (a), an adhesive layer 12 made of an adhesive tape is stuck on both sides of a long insulating film 11 made of a polyimide film, and the thickness is further increased through the adhesive layer 12. The film 11 to which the 12 μm copper foils 17a and 17b are attached is cut into a predetermined width to produce a polyimide film 50 with copper foil. This is the state wound on the reel.
[0017]
  Next, while unwinding from the reel, as shown in FIG.50Sprocket holes 13 are formed by punching along the longitudinal direction of both ends of the.Been formedSprocket hole 13 is a film carrier10In this manufacturing process, it is necessary when the tape material is continuously conveyed by the reel-to-reel method, and is formed for the purpose of ensuring positional accuracy in each processing in the subsequent process.
[0018]
  Next, as shown in FIG. 3C, a conduction hole 14 is formed in the film carrier 10 in which the sprocket hole 13 is produced. In order to form the conductive hole 14, a UV-YAG laser processing machine is used, and the laser spot diameter is 10 to 140 μm, and the hole is processed from the copper foil 17a side under irradiation conditions suitable for each diameter. For positioning of the conduction hole, a method of controlling the position of the laser beam or a method of using a mask such as a glass plate can be used. For example, as for the laser processing conditions in the case of a 40 μm diameter, 0.3 mJ / shot can penetrate through the copper foil with 4 shots, and 0.036 mJ / shot with 30 shots can penetrate the polyimide.
Examples of the laser include solid lasers such as YAG, YLF, YAP, and YVO4, and a carbon dioxide gas laser.
  However, in principle, carbon dioxide lasers are processed by heat, so if holes are drilled, holes that penetrate the film substrate can be formed. It is difficult to process only the one copper foil layer and the insulating material layer and stop the processing on the upper surface of the second copper foil layer. Therefore, when using a carbon dioxide laser, it is preferable to use a copper foil of 13 μm or less as the first copper foil. Further, when the carbon dioxide laser does not use a mask, it is difficult to narrow the beam. Therefore, it is preferable to use the above-mentioned solid-state laser.
  The diameter of the conduction hole is preferably 120 μm or less. This is because the plating solution penetrates well and is easy to update. Therefore, the plating thickness in the hole can be easily increased, and the resin filling in the via can be reliably performed. In the case of a via having a size exceeding 120 μm, the supply of the solder resist filled with resin is insufficient, and insulation may be incomplete.
[0019]
  Above film carrier10After laser processing, copper is not removed when laser processing is applied to the copper foil surface of the conduction hole.MeltingButMeltingPart of the periphery of the conduction holeCopper foil 17aA protrusion 30 is formed on the surface.
  Next, as shown in FIG.3 (d), in order to remove this, it grind | polishes using a grinder and leveles the whole copper surface.
  In the polishing step, plating is abnormally deposited starting from the protrusion 30 in the subsequent electroplating step,Blocking the upper part of the hole to form a void inside, affecting the electrical reliabilitySuch asSince there is a possibility, the occurrence of such a defect can be prevented by polishing and removing.
  Examples of the polishing machine used for this polishing process include buffing, paper polishing, sand blasting, and wet blasting.
[0020]
  For example, in the case of buff polishing, first, a smooth copper foil surface is obtained by performing buff polishing with a roughness of # 800 and then performing buff polishing with # 1000 for finishing. Industrially, one side or both sides of the tape is polished by continuously passing the tape through a polishing machine using a rotating cylindrical buffaloer.
[0021]
  Inside the conduction hole 14 formed by the laser processing, smear due to heat and light reaction during processing remains or adheres. This may impair the bondability between the copper plating layer to be formed in the subsequent process and the copper foil layer at the bottom of the hole, so a desmear process for removing smear is performed to ensure the reliability of the bond. Is preferred.
  Next, as shown in FIG. 4A, smear is removed by a known method in which a chemical solution containing a permanganate is allowed to act. A general smear removing step is composed of three steps: (1) swelling (2) desmear (3) neutralization, and in the present invention, these steps are sequentially performed. As the chemical solution used, one for processing a multilayer printed wiring board can be used. For example, Enplate MLB-496, 497, 790 (manufactured by Meltex) can be used. Normally, when a UV-YAG laser is used, it is possible to reduce the occurrence of smear as compared with the case where a carbon dioxide laser is used. Therefore, the desmear condition in the present invention is also a general condition. In comparison, the processing time can be shortened.
[0022]
  Next, as shown in FIG. 4B, on the wall surface of the conduction hole 14.Thin film conductor 15To attach.Thin film conductor 15Is selected from palladium fine particles, carbon, and conductive polymer. The treatment for attaching the palladium fine particles further includes a treatment using a tin-palladium colloid, a treatment using a palladium organic colloid, a treatment for adsorbing and reducing palladium ions such as tin-free palladium ions, and the like. These are known as direct plating systems.
[0023]
  Among them, polyimideWhenSince it is excellent in adhesion to copper plating, stability of the plating process, uniformity of plating thickness in the conduction hole, etc., a step of attaching palladium fine particles is preferable, and a treatment using tin-palladium colloid is particularly preferable.
[0024]
  Hereinafter, the process using a tin-palladium colloid will be described as an example.
  In the conductive treatment, the film carrier is immersed in a treatment liquid to form a conductive film that is a tin-palladium colloid on the copper foil, the insulating material, and the surface of the base resin in the conductive hole.
  This treatment is performed by sequentially immersing the material in a series of adjusted chemicals and repeating the cleaning.
[0025]
  This direct platingsystemThe process for the conductive treatment by is composed of the following processes.
(1) Conditioning The surface of the substrate is wetted and conditioned so as to promote the adsorption of the tin-palladium colloid in the subsequent step. The main components of the liquid include nonionic surfactants, cationic surfactants (each 0.1 to 10 g / L) and copper (+2) ion complexing agents such as triethanolamine (1 to 100 g / L). ).
(2) Soft etching The surface of the copper foil is roughened and brought into close contact with the electroplated copper layer. The main component of the liquid is sodium persulfate(10-200g / L), Sulfuric acid(1-50mL / L)Is appropriate.
(3) Pickling The oxide on the surface of the copper foil is dissolved and removed. The main component of the liquid is sulfuric acid(1-100g / L)Is appropriate.
(4) Pre-dip Since the tin-palladium colloid in the catalyst liquid comes into contact with water with a low chloride ion concentration, the substrate is immersed in a liquid with a high chloride ion concentration as the previous step. Bring it to the next stage catalyst. The main component of the liquid is sodium chloride(50-300g / L), Hydrochloric acid (35%)(10-100mL / L)Is appropriate.
(5) Catalyst To adsorb the surface of the substrate, tin-palladium colloid is adsorbed. The main component of the liquid is palladium(20-200 mg / L), Tin chloride (+2)(5g / L or more)And sodium chloride(50-300g / L), Hydrochloric acid (35%)(10-100mL / L)Is appropriate. Palladium and tin chloride are reacted in advance by mixing in a reaction vessel containing a hydrochloric acid solution when heated to form a tin-palladium colloid, and then added to a solution in which sodium chloride and hydrochloric acid are dissolved. Adjust the liquid.
(6) Accelerator Remove excess tin from the tin-palladium colloid. The main component of the liquid is sulfuric acid(10-200g / L)Or sodium hydroxide(5 to 200 g / L)Is appropriate.
  In addition, a process including such a series of steps is also received from each supplier.As a direct plating systemThey are commercially available and can be used. For example, conductron DP-H (manufactured by Meltex), EE-1 (manufactured by Uemura Kogyo Co., Ltd.), risertron (manufactured by Sugawara Eugelite), Ecolut (manufactured by Japan Energy), and the like can be mentioned.
[0026]
  Subsequently, as shown in FIG.Thin film conductor 15,Copper foil 17a, 17bIs used as a cathode electrode, and an electrolytic copper plating is performed using a copper sulfate plating solution, and the inside of the conduction hole 14 andCopper foil 17aOn the surfaceConductive layer 15bIs formed.Copper foil 17aas well asCopper foil 17bAre electrically connected through the conduction hole 14. However,Copper foil 17bWhen copper plating is not applied to the surface, it is necessary to form a protective layer by printing a liquid resist or laminating a dry film resist or an adhesive tape to protect it from contact with the plating solution.
[0027]
  The main components of the copper sulfate plating solution are copper sulfate and sulfuric acid, and their concentrations are as follows, for example.
  Copper sulfate (copper sulfate pentahydrate) 40-230 g / L
  Sulfuric acid (98%) 50-200 g / L
  As plating conditions, the liquid temperature is 20 to 30 ° C., and the current density is 0.5 to 2 A / dm.2Is appropriate.
[0028]
  This copper plating fills the hole for conduction, and the additive used is for hole filling plating. This is different from the conventional additive for through-hole plating in the mode of copper deposition. The deposition rate in the surface of the hole for conduction and in the hole for conduction is the same or higher in the case of the conventional additive, whereas the rate of deposition in the hole is larger in the hole. Become. This effect is because, in the additive for hole-filling plating, the additive component is selectively adsorbed on the surface rather than the inside of the hole to suppress the precipitation of the portion, and the deposition rate in the hole is relatively high. It is considered to be. Examples of components of additives that produce such effects include the following.
  SPS (bis (3-sulfopropyl) disulfide disodium salt) 0.1-10ppm
  Polyethylene glycol 10-1000ppm
  Janus Green B 1-100ppm
  Chlorine 30-100ppm
  The average molecular weight of polyethylene glycol is suitably 500-20000.
  When filling the hole in the conduction hole, if applied to a conduction hole having a small diameter of 120 μm or less, particularly 60 μm or less, the plating deposition rate is high due to current concentration at the entrance of the hole. The upper part of the hole is closed before the copper plating filling is completed, and a space, so-called void is easily generated inside. Therefore, by selecting additives with high leveling characteristics and processing using a PR power source as a plating power source, the copper plating deposition in the conduction holes is preferentially promoted to completely eliminate the generation of plating voids. Can do. The PR power supply temporarily reverses the positive and negative electrodes.
[0029]
  By performing hole-filling plating, the electrical connection of the holes for conduction is strengthened, and when connecting electronic parts such as semiconductor chips to the film carrier or connecting and using them as electronic parts, Even in a humid environment, the insulating film does not expand due to moisture absorption, heat, etc., and cracks do not occur in the conduction holes.
[0030]
  Subsequently, as shown in FIG. 4D, in the wiring etching process, a liquid photosensitive resist or a film-type photosensitive resist is coated on the copper foil surface in the same manner as in the prior art, and the resist layer 40 is formed. The pattern is exposed and developed using a photolithography process.
[0031]
  Subsequently, as shown in FIG. 4 (e), using the photolithography pattern obtained as a mask, the copper foil is etched with a ferric chloride etchant,Wiring pattern 18WhenPad electrode 16Is formed. This wiring etching process includes batch resist printing, batch exposure, batch development, and batch etching.(Including resist stripping)However, it is not limited to this method.
[0032]
  Subsequently, as shown in FIG. 4F, a solder resist layer 19 is formed by printing a solder resist on the circuit pattern by screen printing or the like for the purpose of protection from the external environment of the formed circuit. As the solder resist material, those used in TAB or the like as tape printed circuit board materials can be used. It may or may not have photosensitivity. When a non-photosensitive material is used and patterning is performed for the purpose of exposing the electrode, laser processing or the like is performed.
  For example, S-500 (manufactured by Taiyo Ink) is suitable for those having photosensitivity, and PSR-4000 (manufactured by Taiyo Ink), DSR-2200 (manufactured by Tamura Seisakusho) are suitable for those not having photosensitivity. is there.
[0033]
  Subsequently, as shown in FIG. 4 (g), a photo solder resist made of a photosensitive material is applied on the circuit pattern by screen printing or the like for the purpose of protecting the external environment of the formed circuit and aligning the bonding position of the solder ball. To do. Subsequently, as shown in FIG. 4 (h), the solder ball bonding hole 21 is formed on the pad electrode 16 by exposing the developed photo solder resist layer 20 made of a photosensitive material to UV through a mask and developing it. Is done.
[0034]
(Second embodiment)
  Although it manufactures by the method similar to 1st embodiment, it replaces with the plating solution of 1st embodiment, and uses the plating solution for through holes. As a result, a conduction hole that is not filled is formed.
[0035]
(Third embodiment)
  Although it manufactures by the method similar to 2nd embodiment, after plating in the state which does not fill a hole, resin is filled into a hole by screen printing. Thereby, a hole for conduction in which the inside of the hole is filled with resin is formed.
  Examples of the resin used for resin filling include S-500 (manufactured by Taiyo Ink), PSR-4000 (manufactured by Taiyo Ink), DSR-2200 (manufactured by Tamura Seisakusho), and the like. Moreover, what has electroconductivity may be sufficient.
  By filling the resin,Conductive layerWhen the electronic component such as a semiconductor chip is connected to the film carrier.,Or,Even when connected and used as an electronic component, the insulating film does not expand due to moisture absorption, heat, etc. even if it is placed in a high-temperature and high-humidity environment, and cracks do not occur in the conductive holes.
[0036]
【Example】
  (Example 1)
  Next, Example 1 will be described with reference to FIGS. As shown in FIG. 3 (a), an adhesive layer 12 made of an adhesive tape is attached to both surfaces of an insulating film 11 made of a polyimide film having a thickness of 50 μm, and the thickness is further increased through the adhesive layer 12. 12 μmCopper foil 17a, 17bCut the film 11 with a 48 mm width,Polyimide film with copper foil 50Was made. This is the state wound on the reel.
[0037]
  Next, while unwinding from the reel, as shown in FIG.50Sprocket holes 13 were formed by punching along the longitudinal direction of both ends of the. Next, as shown in FIG. 3 (c), the film carrier on which the sprocket hole 13 was produced.10In addition, using a UV-YAG laser processing machine,Copper foil 17aBy drilling holes from the side, conductive hole 14 having a hole diameter of 100 μm was formed. Next, as shown in FIG. 3D, buff polishing with a roughness of # 800 was performed, and the entire copper surface was leveled by performing buff polishing with # 1000 for finishing.
[0038]
  Next, as shown in FIG. 4A, a desmear process was performed using Enplate MLB-496 (manufactured by Meltex). Next, as shown in FIG. 4B, a conductive material is attached to the wall surface of the conduction hole 14. The following steps were performed.
・ Conditioning Conductron DP-H Conditioner (Meltex)
                50 ° C, 10 seconds
・ Soft etching sodium persulfate 100g / L, sulfuric acid 30g / L
                25 ° C, 30 seconds
・ Pickling sulfuric acid 100g / L
                25 ° C, 10 seconds
・ Pre-dip Conductron DP-H Pre-dip liquid (Meltex)
                25 ° C, 10 seconds
・ Catalyst Conductron DP-H Activator (Meltex)
                45 ° C, 30 seconds
・ Accelerator Conductron DP-H Accelerator (Meltex)
                50 ° C, 30 seconds
[0039]
  Subsequently, as shown in FIG.Thin film conductor 15,Copper foil 17a, 17bAs a cathode electrode, and electrolytic copper plating is applied to the inside of the conduction hole 14 andCopper foil 17aA copper plating layer was formed on the surface. The inside of the conduction hole was filled.Copper foil 17aas well asCopper foil 17bWere electrically connected through the conduction hole 14. here,Copper foil 17bOn the surface, a dry film resist was laminated and copper plating was not performed.
[0040]
  A copper plating solution having the following composition was used.
    Copper sulfate pentahydrate 180g / L
    Sulfuric acid 55g / L
SPS (bis (3-sulfopropyl) disulfide disodium salt) 1ppm
Polyethylene glycol (molecular weight 7500) 400ppm
Janus Green B 10ppm
Chlorine 60ppm
Plating condition is current density 1A / dm2The plating time was adjusted so that the deposited film thickness was 15 μm.
[0041]
  Subsequently, as shown in FIG.40Was formed with a thickness of 15 μm, and a desired pattern was exposed and developed in a photolithography process. Subsequently, as shown in FIG. 4 (e), the resulting photolithography pattern mask was used, and the copper foil was etched with a ferric chloride etchant.Wiring pattern 18WhenPad electrode 16Formed.
[0042]
  Subsequently, as shown in FIG. 4 (f), a solder resist was applied on the wiring pattern 18 with a thickness of 20 μm to form a solder resist layer 19 for the purpose of protection from the external environment of the formed circuit.
  Subsequently, as shown in FIG. 4G, a solder resist made of a photosensitive material was applied on the pad electrode 16. Then, as shown in FIG. 4H, exposure and development were performed to form a 25 μm-thick photo solder resist layer 20 in which solder ball bonding holes 21 were formed on the pad electrodes 16. And the thing of the hole diameter of 60 micrometers and 40 micrometers similarly for the hole for conduction | electrical_connection was also produced.
[0043]
  (Example 2)
  Although manufactured by the same method as Example 1, ST-901 (made by Meltex), which is a plating solution for through holes, was used instead of the plating solution of Example 1. Thereby, the hole for conduction | electrical_connection which was not filled up was formed.
  And the thing of the hole diameter of 60 micrometers and 40 micrometers similarly for the hole for conduction | electrical_connection was also produced.
[0044]
  (Comparative Example 1)
  Although it manufactured by the method similar to Example 1, as a difference, the copper foil of the side irradiated with a laser was first etched beforehand at the time of the laser processing of the hole for conduction | electrical_connection.
[0045]
  (Comparative Example 2)
  Although it manufactured by the method similar to Example 1, as a difference, the grinding | polishing process of the copper foil surface was not performed after laser processing.
[0046]
  (Comparative Example 3)
  Although manufactured by the same method as in Example 1, the difference was that after the polishing process of the copper foil surface after laser processing, instead of the process of attaching a conductive material of palladium fine particles to the wall surface of the hole for conduction, 0.5 μm Of electroless copper plating. It took 15 minutes only for the time of immersion in the electroless plating solution, excluding the pretreatment of electroless plating. Thereafter, electrolytic copper plating was performed in the same manner as in Example 1.
[0047]
  The state after copper plating was evaluated by cross-sectional observation, and the results are shown in the A column of the following table. Moreover, after putting these samples in 125 degreeC and a 100% pressure cooker tester for 100 hours, the disconnection evaluation of the state after being immersed in 260 degreeC molten solder (Sn / Pb = 63/37%) for 30 seconds is performed. The results are shown in the B column of the following table.
  In Table 1, in column A, a circle indicates that there was no problem in the cross-sectional observation result of the via hole. For the column B, a circle indicates that there was no break in the hole.
[0048]
[Table 1]
Figure 0004250861
[0049]
  In Example 1, it was confirmed that neither cross-sectional observation nor in-hole breakage occurred, and an excellent effect was achieved.
  In Example 2, the phenomenon that the plating film thickness in the hole became thinner as the hole diameter became smaller occurred, but it was judged that there was no problem.
[0050]
  In Comparative Example 1, when the hole diameter is small, it is difficult to adjust the via opening diameter, and the via becomes large. Specifically, the target of 40 μmφ is 50 μmφ. It was imagined that the etching solution was likely to be accumulated in the opening during the via etching, and the etching progressed. In addition, since the number of processes is increased, the production efficiency is lowered.
[0051]
  In Comparative Example 2, bumps were formed in the vicinity of the vias due to the scattering of copper by batch irradiation, but as a result of not performing the polishing process, bumps were formed around the vias in any via diameter samples. Further, in the samples of 60 μmφ and 40 μmφ, the plating growth in the vias was not uniform, voids were formed in the vias, and disconnection occurred after being placed in the pressure cooker tester.
[0052]
  In Comparative Example 3, a result equivalent to that of the example of the present invention was obtained in the evaluation. However, the electroless copper plating requires a long time, the line speed has to be slowed, and the production efficiency is low.
[0053]
【The invention's effect】
  According to the invention of claim 1, at least (a) a base material having a first conductor layer and a second conductor layer on both sides of a long insulating film is used, and at both ends of the insulating film, A step of forming a plurality of sprocket holes along the direction, (b) a laser from one surface of the insulating film-Irradiating light, penetrating the first conductor layer and the insulating film, and forming a conduction hole having a diameter of 120 μm or less reaching the second conductor layer, (c) surfaces of the first conductor layer and the second conductor layer (D) The wall surface of the hole for conduction is selected from palladium fine particles, carbon, and a conductive polymer.Thin film conductor(E) a step of forming a conductive layer at least in the hole for conduction by electrolytic plating, (f) a step of etching the first conductor layer and the second conductor layer to form a wiring layer, g) Since it consists of each process of forming a solder resist layer on the first conductor layer and the second conductor layer, the copper foil etching process is unnecessary before laser processing, such as electroless plating and sputtering. Therefore, it is not necessary to perform a process that requires a long time, and the equipment can be made small. Therefore, it is possible to manufacture a film carrier that has very high efficiency and excellent electrical reliability.
  In addition, the fact that the equipment can be reduced not only reduces the equipment cost, but also shortens the time for passing the equipment, so that the production efficiency is increased. And it is the outstanding manufacturing method which enables manufacture by reel to reel.
[0054]
  According to the invention of claim 2, in the film carrier manufacturing method of claim 1, as the step (e), a step of forming a conductive layer on the inner wall of the hole for conduction by electrolytic plating, Since the process of filling the hole with resin is performed, the resin reinforces the conductive layer on the inner wall of the hole for conduction, and thus it is possible to manufacture a film carrier with high electrical reliability.
[0055]
  And according to invention of Claim 3, in the manufacturing method of the film carrier of Claim 1, in order to bury the inside of a hole for conduction | electrical_connection by the electroplating of the said (e) process, the connection reliability in the hole for conduction | electrical_connection is carried out. Therefore, it is possible to manufacture a film carrier having high electrical reliability.
[0056]
  According to a fourth aspect of the present invention, in the film carrier manufacturing method according to any one of the first to third aspects, the steps (a) to (g) are performed on a reel-to-reel basis. It is possible to manufacture a film carrier with extremely high manufacturing efficiency and high electrical reliability.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a film carrier according to an embodiment of the present invention.
FIG. 2 is a sectional view taken along line 2-2 in the same embodiment.
FIG. 3 is a process cross-sectional view for explaining a film carrier manufacturing method according to the embodiment;
FIG. 4 is a process sectional view for explaining a film carrier manufacturing method according to the embodiment;
[Explanation of symbols]
  10 ... Film carrier
  11 ... Insulating film
  12 ... Adhesive layer
  13 ... Sprocket hole
  14 ... conduction hole
  15...Thin film conductor
  15b...Conductive layer
  16...Pad electrode
  17a, b ... copper foil
  18 ... Wiring pattern
  19 ... Solder resist layer
  20 ...Photo (made of photosensitive material)Solder resist layer
  21 ... Solder ball mounting hole
  30 ... Copper protrusion
  40 ... resist layer
  50 ・ ・ ・ Polyimide with copper foilthe film
  D ... Desmear liquid
  L ... Laser light
  UV ... exposure light

Claims (4)

少なくとも以下の工程(a)〜(g)を含んでいることを特徴とするフィルムキャリアの製造方法。
(a)長尺状の絶縁性フィルムの両面に第一導体層及び第二導体層を有する基材を使用し、前記絶縁性フィルムの両端に長手方向に沿って複数のスプロケットホールを形成する工程。
(b)前記絶縁性フィルムの一方の面よりレーザ光を照射し、第一導体層と絶縁性フィルムを貫通し、第二導体層に達する直径120μm以下の導通用孔を形成する工程。
(c)前記第一導体層及び第二導体層の表面を、研磨して平坦化する工程。
(d)前記導通用孔の壁面に、パラジウム微粒子、カーボン、導電性ポリマーから選ばれる薄膜導体を付着させる工程。
(e)電解めっきにより、少なくとも導通用孔内に導電層を形成する工程。
(f)前記第一導体層及び第二導体層をエッチングし、配線層を形成する工程。
(g)第一導体層及び第二導体層上に、ソルダーレジスト層を形成する工程。
The manufacturing method of the film carrier characterized by including the following process (a)-(g) at least.
(A) The process which uses the base material which has a 1st conductor layer and a 2nd conductor layer on both surfaces of an elongate insulating film, and forms a some sprocket hole along a longitudinal direction at the both ends of the said insulating film .
(B) said insulating one of the laser over light from the surface to the irradiation of the film, through the insulating film and the first conductive layer, forming a second conductive layer to reach the diameter 120μm or less conducting holes.
(C) A step of polishing and flattening the surfaces of the first conductor layer and the second conductor layer.
(D) A step of attaching a thin film conductor selected from palladium fine particles, carbon, and a conductive polymer to the wall surface of the hole for conduction.
(E) A step of forming a conductive layer at least in the hole for conduction by electrolytic plating.
(F) A step of etching the first conductor layer and the second conductor layer to form a wiring layer.
(G) A step of forming a solder resist layer on the first conductor layer and the second conductor layer.
前記(e)工程として、電解めっきにより導通用孔の内壁に導電層を形成する工程と、導通用孔内を樹脂埋めする工程とを行うことを特徴とする請求項1記載のフィルムキャリアの製造方法。  2. The film carrier according to claim 1, wherein the step (e) includes a step of forming a conductive layer on the inner wall of the hole for conduction by electrolytic plating and a step of filling the inside of the hole for conduction with a resin. Method. 前記(e)工程の電解めっきにより、導通用孔内を埋めることを特徴とする請求項1記載のフィルムキャリアの製造方法。  The film carrier manufacturing method according to claim 1, wherein the hole for conduction is filled by electrolytic plating in the step (e). 前記(a)乃至(g)の工程をリールツーリール法で行うことを特徴とする請求項1乃至請求項3のいずれか一項記載のフィルムキャリアの製造方法。  The method of manufacturing a film carrier according to any one of claims 1 to 3, wherein the steps (a) to (g) are performed by a reel-to-reel method.
JP2000298802A 2000-09-29 2000-09-29 Film carrier manufacturing method Expired - Fee Related JP4250861B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000298802A JP4250861B2 (en) 2000-09-29 2000-09-29 Film carrier manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000298802A JP4250861B2 (en) 2000-09-29 2000-09-29 Film carrier manufacturing method

Publications (2)

Publication Number Publication Date
JP2002110747A JP2002110747A (en) 2002-04-12
JP4250861B2 true JP4250861B2 (en) 2009-04-08

Family

ID=18780710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000298802A Expired - Fee Related JP4250861B2 (en) 2000-09-29 2000-09-29 Film carrier manufacturing method

Country Status (1)

Country Link
JP (1) JP4250861B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3941573B2 (en) 2002-04-24 2007-07-04 宇部興産株式会社 Method for manufacturing flexible double-sided substrate
KR100604819B1 (en) 2003-06-12 2006-07-28 삼성전자주식회사 Flexible substrate for LDI package, manufacturing method thereof and semiconductor package using the same
JP4150930B2 (en) * 2004-10-21 2008-09-17 日立電線株式会社 Method for manufacturing double-sided wiring tape carrier for semiconductor device
JP2007242790A (en) * 2006-03-07 2007-09-20 Hitachi Cable Ltd Double-sided wiring tape carrier for semiconductor device, and its manufacturing method

Also Published As

Publication number Publication date
JP2002110747A (en) 2002-04-12

Similar Documents

Publication Publication Date Title
US8101868B2 (en) Multilayered printed circuit board and method for manufacturing the same
EP1667506B1 (en) Electroless plating process and printed circuit board
US8276270B2 (en) Method for manufacturing printed circuit board
US8436252B2 (en) Printed wiring board and method for manufacturing the same
JP4973231B2 (en) Copper etching method and wiring board and semiconductor package using this method
JP5216079B2 (en) Manufacturing method of multilayer printed wiring board
JPH06318783A (en) Manufacturing method of multilayered circuit substrate
JP2009094191A (en) Manufacturing method of multilayer wiring board
WO2000003570A1 (en) Printed-circuit board and method of manufacture thereof
JP4250861B2 (en) Film carrier manufacturing method
JP2004259774A (en) Method for manufacturing circuit substrate for ic package
JP2003096593A (en) Roughening treatment method and copper electroplating device
JP2000261149A (en) Mutilayer printed wiring board and manufacture thereof
JP5623030B2 (en) Method for manufacturing printed wiring board
JP5482017B2 (en) Circuit board and manufacturing method thereof
JP3359550B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP4094143B2 (en) Manufacturing method of multilayer printed wiring board
JP3626022B2 (en) Manufacturing method of multilayer printed wiring board
JP2000294929A (en) Manufacture of multilayer printed wiring board and the multilayer printed wiring board
JP2009147387A (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2002204075A (en) Method of manufacturing multilayer printed wiring board
JPH0521951A (en) Copper foil for copper-clad laminate
JP4037534B2 (en) Printed wiring board and manufacturing method thereof
JP2000294937A (en) Wiring board and printed wiring board
JP2000196224A (en) Etching method of conductor layer and manufacture of printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees