JP4243228B2

JP4243228B2 - 薄膜トランジスタの製造方法

Info

Publication number: JP4243228B2
Application number: JP2004223924A
Authority: JP
Inventors: 美智子竹井; 明人原
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-07-30
Filing date: 2004-07-30
Publication date: 2009-03-25
Anticipated expiration: 2024-07-30
Also published as: JP2006049346A

Description

本発明は、薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）の製造方法に関連する。

薄膜トランジスタは、絶縁性の基板上に形成された半導体薄膜内にＭＯＳＦＥＴ型のトランジスタを形成した構造を有する。薄膜トランジスタには様々な用途が存在するが、中でも、液晶ディスプレイを駆動するためのアクティブマトリクス回路に有望視されている。近年の液晶ディスプレイのサイズは大型化しつつあり、薄膜トランジスタを含むディスプレイを安価に製造することが望まれる。また、薄膜トランジスタのデバイス特性も均質であることが当然に望まれる。この種の従来の薄膜トランジスタについては、例えば、特許文献１に記載されている。
特開２００３−２０９２５３号公報

デバイス特性を向上させる観点からは、薄膜トランジスタの半導体層（例えば、ポリシリコン層）とゲート電極との間に介在するゲート絶縁膜の膜質や界面特性は優れていることが望ましい。従って、熱酸化膜のような均質な膜をゲート絶縁膜に採用することが考えられる。一方、低コスト化の観点からは、高価な石英基板ではなく、安価なガラス基板を絶縁性の基板に採用することが考えられる。

しかしながら、石英基板よりも耐熱性の劣るガラス基板上に（基板上の半導体層上に）熱酸化膜を形成すると、基板に変形や歪が生じ、基板上に多数の均質な薄膜トランジスタを形成することが困難になることが懸念される。均質な熱酸化膜を形成するには、１０００℃近くの温度で熱処理を長時間行なうことを要するが、ガラス基板の耐熱温度はそれより低いからである。

従って、高温且つ長時間の熱処理工程を必要とせずに、ゲート絶縁膜を形成することが望まれる。このような観点から、半導体層上にプラズマＣＶＤ法でゲート絶縁膜（例えば、ＳｉＯ_２膜）を低温で成膜することが考えられる。

しかしながら、プラズマＣＶＤ法を用いると、半導体層及びゲート絶縁膜の界面にプラズマダメージを与えてしまう。プラズマに起因して、半導体層又はゲート絶縁膜中のシリコン原子に未結合手（ダングリングボンド）が生じ、界面準位にばらつきが生じ、薄膜トランジスタのデバイス特性に悪影響を与えることが懸念される。

特許文献１では、絶縁性の基板に石英基板を採用し、ゲート絶縁膜を熱酸化膜で形成しているので、低コスト化の観点からは不利であろう。

本発明は、上記の問題点に鑑みてなされたものであり、その課題は、半導体層上にゲート絶縁膜を介して設けられたゲート電極を有する薄膜トランジスタの製造方法において、半導体層及びゲート絶縁膜間の界面特性を従来よりも改善する安価な薄膜トランジスタの製造方法を提供することである。

本発明によれば、
半導体層上に絶縁層を介して設けられた導電層を有する薄膜トランジスタの製造方法であって、
絶縁性の基板上に前記半導体層を成膜する工程と、
重水素を含む雰囲気で熱処理を行ない、前記半導体層に第１の酸化膜を形成する工程と、
プラズマＣＶＤ法を利用して、前記第１の酸化膜上に第２の酸化膜を形成する工程と、
前記第２の酸化膜上に前記導電層を形成する工程と
を有し、前記熱処理の温度は、前記薄膜トランジスタのソース及びドレイン領域を活性化する際の熱処理の温度に実質的に等しい
ことを特徴とする薄膜トランジスタの製造方法
が、提供される。

本発明によれば、半導体層及びゲート絶縁膜間の界面特性を従来よりも改善することができる。

本発明の一態様では、重水素（Ｄ）を含む雰囲気で熱処理が行われ、半導体層に第１の酸化膜が形成され、プラズマＣＶＤ法により、第１の酸化膜上に第２の酸化膜が形成される。熱処理により半導体層が僅かに酸化されるので、以後プラズマＣＶＤ法で第２の酸化膜が成膜される際に、半導体層に与えるプラズマダメージを効果的に抑制することができる。熱処理の温度は、薄膜トランジスタのソース及びドレイン領域を活性化する際の熱処理の温度に実質的に等しい程度に低い（約６００乃至約８００℃）。従って、ゲート絶縁膜に（約１０００℃の処理工程を要する）熱酸化膜を採用した際に懸念されたようなレイアウトパターンの歪が導入されることが、効果的に軽減される。更に、重水素は、半導体層中のシリコン原子の未結合手（ダングリングボンド）を良好に終端させるので、半導体層及びゲート絶縁膜間の界面特性を更に向上させることができる。

本発明の一態様に示されるように、熱処理に要する処理時間を短縮する観点からは、熱処理を行なう雰囲気に水素を含ませることが望ましい。シリコン原子の未結合手を強固に終端させるには、水素で終端するよりも重水素で終端することが望ましいが、重水素は水素よりも反応性に乏しいためである。

本発明の一態様に示されるように、大がかりな真空装置等を必要とせずに、簡易且つ低コストに熱処理を行なう観点からは、熱処理は窒素を含む大気圧下で行なわれることが望ましい。

図１及び２は、本発明の一実施例による薄膜トランジスタの製造方法を示す。本実施例により作成される薄膜トランジスタは、画素周辺一体型ＴＦＴアクティブマトリクス液晶パネルに使用されるが、本発明はこれに限定されない。

図１（Ａ）に示される工程では、ガラス基板１０上に下地層１２が成膜される。ガラス基板１０は、絶縁性の透明な基板の一例である。本実施例で使用するガラス基板は、耐熱性の点で石英基板より劣るが、低価格であり、大型化に適している。下地層１２は、ガラス基板１０上に半導体層を形成するための下地となる層である。下地層１２は、例えば、５０ｎｍの膜厚のシリコン窒化膜（ＳｉＮ）上に積層された４００ｎｍの膜厚の二酸化シリコン膜（ＳｉＯ２）より成る。下地層１２上には、７０ｎｍの膜厚のアモルファスシリコンより成る非晶質半導体層１４が成膜される。５５０℃の温度で２時間の熱処理（アニール）を行なうことで、非晶質半導体層１４から余分な水素が除去される。そして、Ｃｗレーザを照射することで、非晶質半導体層１４のアモルファスシリコンが結晶化し、ポリシリコンより成る半導体層１５が形成される。

図１（Ｂ）に示される工程では、半導体層１５が適切な形状にパターニングされる。パターニングは、例えばフォトリソグラフィ法のような任意の手法を利用することができる。パターニングの後に、所定の条件の下に第１の熱処理が行なわれる。所定の条件は、薄膜トランジスタのパターンに与える歪が許容範囲に収まる程度の熱処理であって、半導体層１５の表面を僅かに酸化させるような条件である。従って、従来技術における熱酸化膜を形成するような条件（例えば、１０００℃で数時間）は、この所定の条件を満たさない。また、上記の許容範囲については、製品の用途や仕様を考慮して及び／又はステッパのような製造装置等を考慮して定めることができる。本実施例における所定の条件は、（１）雰囲気が６００乃至８００℃の温度に維持されること（好ましくは、６５０乃至７００℃）、（２）雰囲気中に３％以下の重水素が含まれること、（３）雰囲気中に３％以下の水素が含まれること、（４）熱処理が窒素を含む大気圧下で行なわれること、（４）熱処理の時間が３分間であることである。このような熱処理を行なうことで、例えば２ｎｍ未満の薄い膜厚の酸化膜１６が全面に形成される。

図１（Ｃ）に示される工程では、酸化膜１６上に、例えば二酸化シリコン（ＳｉＯ_２）より成る絶縁膜１８が３０ｎｍの膜厚で全面に成膜される。この成膜工程は、本実施例ではプラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により行なわれ、例えば３００℃のような比較的低温の工程で絶縁膜１８が成膜される。この膜には重水素は含まれない。また、その水素濃度は、下層の薄膜酸化膜の濃度より低い。その後、４５０℃の温度で２時間の間第２の熱処理が行なわれる。この熱処理を行なうことで、プラズマＣＶＤ法で成膜された絶縁膜１８の膜質が改善され、緻密で均質な絶縁膜１８が形成される。

図２（Ｄ）に示される工程では、例えばモリブデン（Ｍｏ）より成る導電層２０が１００ｎｍの膜厚で全面に成膜される。この成膜工程は、例えばスパッタリングで行なわれる。モリブデン（Ｍｏ）の代わりに、アルミニウム（Ａｌ）その他の材料より成る任意の導電層が使用されてもよい。

図２（Ｅ）に示される工程では、導電層２０及びゲート絶縁膜１８（並びに酸化膜１６）が、適切にパターニングされる。パターニング後の導電層２０はゲート電極になり、絶縁膜１８（及び酸化膜１６）は、ゲート絶縁膜になる。ソース及びドレインになる半導体層１５中の領域には不純物が注入され、急速熱アニール（ＲＴＡ）による活性化が行なわれる。ＲＴＡは、６５０℃の温度で３分間行なわれる。

図２（Ｆ）に示される工程では、層間絶縁膜２２が全面に成膜され、ソース及びドレインに対するコンタクトホールが形成される。コンタクトホールには導電層２４が充填され、ソース電極及びドレイン電極が形成され、最終的に薄膜トランジスタが形成される。

図３は、本実施例及び従来例に関する評価結果のグラフを示す。本実施例に従って３０個の薄膜トランジスタが作成され、ソース及びドレイン間を流れる電流の電子移動度μを、個々のトランジスタについて測定した結果が示されている。比較のため、半導体層１５上に酸化膜１６を形成せずにプラズマＣＶＤ法による二酸化シリコン膜を直接成膜した場合の薄膜トランジスタも３０個作成され、それらについても電子移動度μが測定された。図示されているように、本実施例による薄膜トランジスタは、従来例によるものよりも、全体的に高い移動度を有することが分かる。これは、本実施例により、半導体層及びゲート絶縁膜間の界面特性が改善されたことに起因するものと考えられる。

図１（Ｂ）に示される工程で、第１の熱処理を行なう所定の条件に、（５）雰囲気中に酸素が含まれること、を加えてもよい。雰囲気中に酸素が導入されることで、第１の酸化膜の成膜速度が向上し、例えば実施例１の場合よりも短時間に第１の熱処理を終了させることができる。そのような酸素は、酸素ガスとして雰囲気中に混合してもよいし、高温水蒸気として混合してもよい。

熱酸化膜の成膜温度（１０００℃程度）よりも充分に低いがプラズマＣＶＤの成膜温度よりも高温の温度（例えば、６５０℃）に基板をさらす時間を更に短縮できるので、本実施例は、薄膜トランジスタのパターン歪を更に抑制する等の観点から好都合である。

図２（Ｅ）に示される工程における急速熱アニール（ＲＴＡ）の際に、その雰囲気中に重水素が混合されてもよい。即ち、図１（Ｂ）の第１の熱処理と同様な第３の熱処理と、ソース及びドレイン領域の活性化とが同時に行なわれる。第３の熱処理の条件は、第１の熱処理の所定の条件と全く同じでもよいし、そうでなくてもよい。本実施例では、雰囲気中に重水素が含まれているので、半導体層１５中の未結合手が更に終端される点で有利である。

以下、本発明により教示される手段を例示的に列挙する。

（付記１）
半導体層上に絶縁層を介して設けられた導電層を有する薄膜トランジスタの製造方法であって、
絶縁性の基板上に前記半導体層を成膜する工程と、
重水素を含む雰囲気で熱処理を行ない、前記半導体層に第１の酸化膜を形成する工程と、
プラズマＣＶＤ法を利用して、前記第１の酸化膜上に第２の酸化膜を形成する工程と、
前記第２の酸化膜上に前記導電層を形成する工程と
を有し、前記熱処理の温度は、前記薄膜トランジスタのソース及びドレイン領域を活性化する際の熱処理の温度に実質的に等しい
ことを特徴とする薄膜トランジスタの製造方法。

（付記２）
前記熱処理を行なう雰囲気が、水素を含む
ことを特徴とする付記１記載の薄膜トランジスタの製造方法。

（付記３）
前記熱処理を行なう雰囲気が、酸素ガスを含む
ことを特徴とする付記１記載の薄膜トランジスタの製造方法。

（付記４）
前記熱処理を行なう雰囲気が、水蒸気を含む
ことを特徴とする付記１記載の薄膜トランジスタの製造方法。

（付記５）
前記熱処理が、窒素を含む大気圧下で行なわれる
ことを特徴とする付記１記載の薄膜トランジスタの製造方法。

（付記６）
前記導電層を形成する工程の後に、
重水素を含む雰囲気で熱処理を行なう工程
を更に有することを特徴とする付記１記載の薄膜トランジスタの製造方法。

（付記７）
前記第２の熱処理は、前記第１の熱処理よりも長時間行なわれる
ことを特徴とする付記１記載の薄膜トランジスタの製造方法。

（付記８）
前記絶縁性の基板が、ガラス基板である
ことを特徴とする付記１記載の薄膜トランジスタの製造方法。

（付記９）
半導体層上に絶縁層を介して設けられた導電層を有する薄膜トランジスタの製造方法であって、
絶縁性の基板上に前記半導体層を成膜する工程と、
重水素を含む第１の温度に維持された雰囲気で第１の熱処理を行ない、前記半導体層に第１の酸化膜を形成する工程と、
プラズマＣＶＤ法を利用して、前記第１の酸化膜上に第２の酸化膜を形成する工程と、
前記第１の温度より低い第２の温度で第２の熱処理を行なう工程と、
前記第２の酸化膜上に前記導電層を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。

（付記１０）
多層のゲート酸化膜構造を有し、下層の酸化膜の重水素又は水素濃度が、上層の酸化膜におけるものより高いことを特徴とする薄膜トランジスタ。

本発明の一実施例による薄膜トランジスタの製造方法を示す図（その１）である。本発明の一実施例による薄膜トランジスタの製造方法を示す図（その２）である。本実施例及び従来例に関する評価結果のグラフを示す。

符号の説明

１０絶縁性基板；１２下地層；１４非晶質半導体層；１５半導体層；１６酸化膜；１８酸化膜；２０導電層；２２層間絶縁膜；２４導電層

Claims

半導体層上に絶縁層を介して設けられたゲート電極を有する薄膜トランジスタの製造方法であって、
絶縁性の基板上に前記半導体層を成膜する工程と、
重水素を含む雰囲気で熱処理を行ない、前記半導体層に第１の酸化膜を形成する工程と、
プラズマＣＶＤ法を利用して、前記第１の酸化膜上に第２の酸化膜を形成する工程と、
前記第２の酸化膜上に前記ゲート電極を形成する工程と
を有し、前記熱処理の温度は、前記薄膜トランジスタのソース及びドレイン領域を活性化する熱処理の温度に等しい
ことを特徴とする薄膜トランジスタの製造方法。
前記重水素を含む雰囲気が、水素を含む
ことを特徴とする請求項１記載の薄膜トランジスタの製造方法。
前記ゲート電極を形成する工程の後に、
重水素を含む雰囲気で前記ソース及びドレイン領域を活性化する熱処理を行なう工程
を更に有することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
半導体層上に絶縁層を介して設けられたゲート電極を有する薄膜トランジスタの製造方法であって、
絶縁性の基板上に前記半導体層を成膜する工程と、
重水素を含む第１の温度に維持された雰囲気で第１の熱処理を行ない、前記半導体層に第１の酸化膜を形成する工程と、
プラズマＣＶＤ法を利用して、前記第１の酸化膜上に第２の酸化膜を形成する工程と、
前記第２の酸化膜を形成する工程の後に、前記第１の温度より低い第２の温度で第２の熱処理を行なうことにより、前記第２の酸化膜の膜質の改善を行う工程と、
前記第２の熱処理の後に、前記第２の酸化膜上に前記ゲート電極を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。