JP4206223B2

JP4206223B2 - ビデオ装置及びビデオ装置向け方法ならびにビデオレコーダ

Info

Publication number: JP4206223B2
Application number: JP2002124298A
Authority: JP
Inventors: ドゥモントフランク; ガブリエリフランソワ
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 2001-04-25
Filing date: 2002-04-25
Publication date: 2009-01-07
Anticipated expiration: 2022-04-25
Also published as: JP2003018615A; US7110660B2; US20020181596A1; TW566049B; EP1253788A1; CN1383332A; MY133271A; KR20020082748A; KR100873098B1; CN1224277C

Description

【０００１】
【発明の属する技術分野】
本発明は、ビデオ装置及びビデオ装置向け方法ならびにビデオレコーダに関する。
【０００２】
【従来の技術】
ビデオ装置によりディスプレイすべきビデオシーケンスは、種々の可能な規格に従った信号で符号化される。それらの規格のうちの１つが、テープ上にビデオ信号を記録するため広く使用されているＶＨＳ規格である。
【０００３】
ＶＨＳ規格によれば、ディスプレイ上の所定数のラインから成る１つのフレームに相応する輝度信号及びクロミナンス信号が、テープの磁気トラック上に記録され、輝度信号は、３．８ＭＨｚと４．８ＭＨｚとの間で周波数変調され、クロミナンス信号は６２７ＫＨｚで変調される。順次する２つのフレーム（１つの画像スクリーンを表す２つの交錯するフレーム）に対する信号は、２つの順次トラック上に記録される。２つの順次トラック間でクロストークを低減するため、２つの順次トラック上で記録され、記録（及び再生）の方位が１つのトラックから次のトラックへ２つの異なる方向間で交代する。
【０００４】
これでは、不都合にも、２つの順次トラック上のクロミナンス信号の低周波部分間のクロストロークを除去するのに十分でない。従って、（プレイバックに対する）２Ｈコムフィルタを含む複雑な位相シフト方式が、クロストロークを除去するためＶＨＳ規格により導入された。従って、クロミナンス信号は、対応する輝度信号より２ライン分の時間遅れる。つまり、従来のＶＨＳビデオプロセッサは、元々同時に出力される輝度信号より２ライン上方に位置していた１つのラインに関するクロミナンス信号を出力する。同じ問題がＳ−ＶＨＳ規格についても生じる。
【０００５】
ＶＨＳ規格のこのような固有の欠陥を補正するため、特許出願第ＷＯ９２／２２１７３号によれば、ＣＣＤ遅延線を用いて輝度信号を有利には２Ｈの持続時間だけ遅延させるために、再生されたＶＨＳ信号を使用するビデオ装置を提供することが提案されている。こうして、ＣＣＤ遅延線からの輝度信号出力が、当初記録されたビデオシーケンス中で、コムフィルタからのクロミナンス信号出力と同じラインに対応するようになる。
【０００６】
【発明が解決しようとする課題】
不都合なことに、２ＨのＣＣＤ遅延線は高価であるため、その目的のためにはほとんど使用されていない。本発明の課題は、今日使用されている回路に一層適した、したがって新たな環境において容易に実現できる、上述した欠点を克服する他の解決手段を提案することである。
【０００７】
【課題を解決するための手段】
上記課題は、クロミナンス情報及び輝度情報を含む第１のデジタルストリームを受け取り、その輝度情報に基づいて第１の輝度ストリームを生成するデマルチプレクサと、第１の輝度ストリームを受け取り、遅延させた前記第１の輝度ストリームに基づいて、第２の輝度ストリームを生成するラインバッファと、そして第２の輝度ストリームを受け取り、特に第２の輝度ストリームに基づいて第２のデジタルストリームを生成できるマルチプレクサを有する、本発明により提案されるビデオ装置によって解決される。
【０００８】
【発明の実施の形態】
望ましい実施形態は、次のような特徴事項を有する。
【０００９】
デマルチプレクサはクロミナンス情報に基づいてクロミナンスストリームを生成し、マルチプレクサはクロミナンスストリームを受け取り、クロミナンスストリーム及び第２の輝度ストリームに基づいて第２のデジタルストリームを生成するよう構成されており、
第１のデジタルストリームは、ビデオデコーダによりアナログ信号から生成されるように構成されており、
記録回路は、第２のデジタルストリームに相応するビデオ信号を媒体上に記録できるように構成されており、
前記遅延は２Ｈの長さであり、
前記遅延は選択的に２Ｈ又は４Ｈの長さにすることができる。
【００１０】
本発明はビデオ装置向けの方法をも提案するものであり、この方法は下記ステップを有する。
【００１１】
輝度情報及びクロミナンス情報を含む第１のデジタルストリームから第１の輝度ストリームを抽出するステップを有し、
第１の輝度ストリームを遅延させて第２の輝度ストリームを形成するステップを有し、
クロミナンス情報及び第２の輝度ストリームを収集し、第２のデジタルストリームを形成するステップを有する。
【００１２】
有利には、前記方法はさらに、第２のデジタルストリームに相応するビデオ信号を媒体上に記録するステップを有し、またことによると、アナログ信号を前記第１のデジタルストリームに変換するステップを有する。
【００１３】
更に、本発明はビデオレコーダをも提案し、このビデオレコーダは輝度情報及びクロミナンス情報を含む受け取った信号から、遅延された輝度情報を有する補正された信号を生成する補正回路を有し、補正された信号を媒体上に記録するための記録回路を有する。
【００１４】
本発明及びそれの他の特徴は、添付の図面を参照し、以降の記載を検討することにより、よりよく理解できるものである。
【００１５】
【実施例】
本発明の第１の実施例を、ビデオレコーダの主要な構成要素を表す図１を参照して説明する。
【００１６】
ビデオレコーダは、記録すべきＣＶＢＳビデオ信号を受け取るための入力コネクタ２を有する。入力コネクタ２は、一方ではフィリップス社のＳＡＡ７１１４ビデオデコーダ４に接続され、他方ではスイッチ２２に接続されている。
【００１７】
ビデオデコーダ４の入力側はＣＶＢＳ信号を受け取り、このＣＶＢＳ信号をＩＴＵ−６５６規格によりデジタルストリーム（一般に４：２：２ストリームと称される）に変換し、４：２：２ストリームを８ビットバス上に出力する。図解を簡潔にするため８ビットバスが単一の線で表されている。
【００１８】
ＩＴＵ−６５６規格によれば、ビデオ信号は、２７ＭＨｚの周波数でストリーム化された８ビットのバイトで表される。８バイトのうち、各クロミナンスコンポーネントＵ及びＶが２バイトで表され、残りの４バイトが輝度信号Ｙのサンプルである。（名称４：２：２ストリームはこれに由来する。）これは、各ビデオラインにつき１４４０サンプル（１４４０バイト）を表し、それらのサンプルのうち７２０は輝度サンプルであり、３６０は各クロミナンス成分のためのサンプルである。
【００１９】
次いでビデオデコーダ４からの４：２：２ストリームがデマルチプレクサ６に渡され、このデマルチプレクサは、デジタルストリームをマルチプレクサ１０へ（直接内部バイパスを介して）伝送し、またデマルチプレクサ６は、輝度信号を表すバイト（輝度情報）を第１の輝度ストリームとしてラインバッファ８に接続された専用バス上で抽出する。
【００２０】
ラインバッファ８は、ＮＥＣのｕＰＤ４８５５０５のようなＦＩＦＯメモリであり、このＦＩＦＯメモリは、第２の輝度ストリームとして、２ライン遅れで、即ち、１０７μｓの遅れで第１の輝度ストリームを出力する（４：２：２においては各ラインが５３．３μｓ持続する）。
【００２１】
ラインバッファ８の第２の輝度ストリーム出力は、同様にマルチプレクサ１０へ渡される。マイクロプロセッサ２０の制御下で、マルチプレクサ１０は、デマルチプレクサ６から受け取ったデジタルストリームを出力するか、又は、修正されたデジタルストリームを出力することができる。この修正されたデジタルストリームは、デマルチプレクサ６からのデジタルストリームにおける輝度バイトを、第２の輝度ストリームで置換することにより生成される。
【００２２】
このようにして、デマルチプレクサ６、バッファ８及びマルチプレクサ１０が補正回路２８を実現しており、この補正回路２８は、マイクロプロセッサ２０の制御下で、ビデオデコーダ４から受け取ったデジタルストリームにおける輝度情報を２ライン持続時間だけ遅延（２Ｈ遅延）させることができる。
【００２３】
補正回路２８からのデジタルストリーム（即ち、より詳しく述べればマルチプレクサ１０からの出力）は、ＭＰＥＧエンコーダ１２（ＮＥＣのｕＰＤ６１０５０）によって受信される。このＭＰＥＧエンコーダは、ディジタルストリームをビットストリームプロセッサ１４（フィリップスＳＡＡ６７００Ｈ）に伝送する前に、入力デジタルストリームを圧縮するものである。上記ビットストリームプロセッサ１４は、圧縮されたデジタルストリームに相応するビットストリームを記録・再生ユニット１６に供給し、この圧縮されたデジタルストリームは媒体上に記録される。
【００２４】
図１に示す記録・再生ユニット１６はカセットとして示されており、媒体がテープである実施例を表すものである。この実施例では記録・再生ユニットは、ドラムによって支持された磁気ヘッドを有しており、この磁気ヘッドは、例えば、Ｄ−ＶＨＳ規格に従い、テープ上の斜めのトラック上で磁気信号を記録・再生する。
【００２５】
可能なバリエーションによれば、記録・再生ユニット１６は、光学ディスク上で読取り及び書込みする光学ピックアップ、又は、ハードディスクドライブ（ＨＤＤ）、又は（例えばスチルピクチュアを記録するための）フラッシュメモリであってもよい。
【００２６】
ビットストリームプロセッサ１４及び記録・再生ユニット１６は、媒体インターフェース３０を規定するものであり、この媒体インターフェース３０は、圧縮されたデジタルストリームを媒体から読み出し、圧縮されたデジタルストリームを媒体上に書き込むことができる。前述のように、書き込むべき（即ち記録すべき）デジタルストリームは、ＭＰＥＧエンコーダ１２により生成される。媒体から読み出された（即ち、再生された）圧縮デジタルストリームは、ＳＧＳ−ＴｈｏｍｓｏｎＳＴ１５５００のような複合ＭＰＥＧデコーダ・ビデオエンコーダ１８に伝送され、この複合ＭＰＥＧデコーダ・ビデオエンコーダ１８は、スイッチ２２にアナログビデオ信号（ＣＶＢＳ）を出力する。
【００２７】
スイッチ２２はマイクロプロセッサ２０により制御され、スイッチ２２からビデオレコーダの出力コネクタ２４へどのビデオ信号を出力すべきか（一般に観測のためディスプレイに伝送される）が選択される。入力コネクタ２に入力されたビデオ信号が記録される間、スイッチ２２はビデオ信号を出力するので、記録の間はビデオ信号を観測できる。媒体からビデオ信号を再生する場合は、スイッチ２２は複合ＭＰＥＧデコーダ・ビデオエンコーダ１８により生成されたビデオ信号を出力する。
【００２８】
マイクロプロセッサ２０は、また、ビデオレコーダの出力線２６上に、イメージ（一般的には文字）を表すＯＳＤ信号を出力し、それらの信号は、出力コネクタ２４上のビデオ信号により表されるバックグラウンドビデオシーケンスに重畳されるべきものである（ＯＳＤはＯｎ−ＳｃｒｅｅｎＤｉｓｐｌａｙを表す）。これらの出力線２６は、簡潔さのため図１では単一の線として示されているが、３つのカラー信号（Ｒ，Ｇ，Ｂ：赤、緑、青）、及びカラー信号をいつバックグラウンドビデオ信号上に重畳すべきかを指示する高速ブランキング信号からなる。
【００２９】
マイクロプロセッサ２０は、遠隔制御受信機２９を介してリモートコントローラ３０からの信号を受け取ることができる。これにより、ビデオレコーダのユーザは、命令をマイクロプロセッサ２０へ、例えばＯＳＤ信号としてディスプレイに伝送されるメニューを介して、伝送できる。
【００３０】
もちろん、マイクロプロセッサ２０は、ビデオレコーダのいずれの部分にも多数の接続部を有し、特に、図１に示す部分へ多数の接続部を有する。しかし、図１においては、本発明をより分かり易く明瞭にするため、すべての接続部が表示されているわけではない。
【００３１】
補正回路２８が動作する仕方（即ち２Ｈ遅延を発生するか否か）は、ＯＳＤとしてディスプレイされるメニューを介してマイクロプロセッサ２０により制御される。これを目標として、マイクロプロセッサ２０は、ＯＳＤとして（出力線２６上に）“ＲＥＣＯＲＤＩＮＧＯＰＴＩＯＮＳ：ＶＨＳＣＯＲＲＥＣＴＩＯＮ”メッセージを表示できるようにプログラミングされている。ここで、前記メッセージには、ＶＨＳ補正モードが選択されたときには“ＯＮ”という語が続き、ＶＨＳ補正モードが選択されないときには“ＯＦＦ”という語が続く。
【００３２】
２つのモード間の切り換えは、ユーザがリモートコントローラ３０上のキーを押圧することによりトリガされる。その際マイクロプロセッサ１０は、選択に従って補正回路２８のマルチプレクサ１０を制御する。ＶＨＳ補正モードにある場合、マルチプレクサ１０は、デマルチプレクサ６からのデジタルストリームにおける輝度バイトをラインバッファ８からの第２の輝度ストリームと置換することにより生成されたデジタルストリームを出力する。ＶＨＳ補正モードが選択されない場合は、マルチプレクサ１０はデマルチプレクサ６から受け取ったデジタルストリームをなんらの変更を加えずに出力する。
【００３３】
入力コネクタ２で受信されるＣＶＢＳ信号がＶＨＳＶＣＲから生成される場合、又は、Ｓ−ビデオ信号がＳ−ＶＨＳマシンから受信される場合、ＶＨＳ補正モードを使用すべきである。この場合、クロミナンス信号の２Ｈ遅延（本願明細書の導入説明部分において説明した理由により行われる）が補正回路２８により補正され、したがってビデオシーケンスは元のシーケンスと同じものになる。
【００３４】
ＣＶＢＳ信号のソースがＶＨＳ（又はＳ−ＶＨＳ）マシンでない場合、輝度信号に遅延が導入されないようにするため、ＶＨＳ補正を選択すべきでない。
【００３５】
本発明の第２の実施例が図２に示されている。図２には、ＶＨＳ規格に従ってテープを記録再生できるビデオカセットレコーダ（ＶＣＲ）の主要な構成要素が示されている。
【００３６】
ＶＣＲは、ＣＶＢＳを受け取るための入力コネクタ１０２を有する。入力コネクタ１０２は、第１のスイッチ１０３を介してビデオデコーダ１０４に接続できる。
【００３７】
第１の実施例に関して述べたように、ＣＶＢＳ信号を受け取るビデオデコーダ１０４は、ＩＴＵ−６５６規格により相応の４：２：２デジタルストリームを出力する。
【００３８】
そして、ビデオデコーダ１０４からの４：２：２デジタルストリームは補正回路１２８を通過し、補正回路１２８は、マイクロプロセッサからのコマンドに依存して輝度情報（輝度を表す、４：２：２デジタルストリームのバイト）に２ライン遅延（２Ｈ遅延）、４ライン遅延（４Ｈ遅延）を生じさせるか、又は遅延を生じさせない。本実施例の補正回路１２８及び第１の実施例の補正回路２８は、４Ｈ遅延モードの第１のラインバッファに直列的に接続された第２のＦＩＦＯラインバッファを備えていることを除外すれば同一である。
【００３９】
つぎに、補正回路１２８からの４：２：２デジタルストリーム出力は、ビデオエンコーダ１１８により再びＣＶＢＳ信号に符号化され、第２のスイッチ１１９を介してＶＨＳ処理ユニット１１４に伝送される。このようにして、ＣＶＢＳ信号は、ＶＨＳ処理ユニット１１４からの信号を受け取るドラムユニット１１６によりＶＨＳ規格に従ってテープ上に記録できる。
【００４０】
このような構成を有するＶＣＲは３つの可能なモードに従って動作可することができる。
【００４１】
クロミナンス遅延補正のない通常動作モード；このモードでは、補正回路１２８は、入力された４：２：２デジタルストリームに遅延を生じない。
【００４２】
２Ｈ遅延モード；このモードでは、補正回路１２８は、輝度情報に対して２ラインの持続時間の遅延を生じさせ、この２Ｈ遅延モードは、ＶＨＳテープを再生する他のＶＣＲから来るＣＶＢＳ信号（この最後の信号は、輝度に比べてクロミナンスの２ライン遅延を有する）を記録するため、又は、例えばチューナからの元のＣＶＢＳ信号（なんらのクロミナンス遅延のない）を「事前補正された」ＶＨＳテープとして記録するため使用できるものである。
【００４３】
４Ｈ遅延モード；このモードでは、補正回路１２８は、輝度情報に対して４ラインの持続時間の遅延を生じさせ、この４Ｈ遅延モードは、「事前補正された」ＶＨＳテープとして他のＶＣＲにおけるＶＨＳテープから再生されたＣＶＢＳ信号を記録するために使用することができる。
【００４４】
「事前補正された」ＶＨＳテープは、本発明により導入された新規なコンセプトであり、この新規なコンセプトは、輝度情報が元のビデオシーケンスに比べて２ライン遅延でテープ上に記録されることを意味する。この輝度遅延は、ＶＨＳ信号が再生される際に生成される従来のクロミナンス遅延により補償される。このようにして、従来のＶＣＲにより再生される「事前補正された」ＶＨＳテープは、元のビデオシーケンスとは対照的に、輝度とクロミナンスとの間の遅延を呈しないものとなる。
【００４５】
所定のテープが「事前補正された」ものであるとの情報は、テレビ多重文字放送のフォーマットにより垂直帰線消去期間（ＶＢＩ）内にテープ上に記録することができる。
【００４６】
もちろん、ＶＣＲはＶＨＳテープを再生することもできる。ドラムユニット１１６及びＶＨＳ処理ユニット１１４はＣＶＢＳ信号を第１のスイッチ１０３に出力する。本願明細書の導入部分において説明したように、ＶＨＳ処理ユニット１１４は、テープ上に記録されるビデオシーケンスとは対照的に、スイッチ１０３へ出力されるＣＶＢＳ信号にライン遅延を生成する。
【００４７】
つぎに、第１のスイッチ１０３がＶＨＳ処理ユニット１１４の出力側をビデオデコーダ１０４の入力側に接続し、テープから再生されたＣＶＢＳ信号は４：２：２デジタルストリームに変換される。それから、４：２：２デジタルストリームは、補正回路１２８（これは理論的には上記３つのモードのうちのいずれに従っても動作可能）を通ってビデオエンコーダ１１８に渡され、ビデオエンコーダ１１８がこの４：２：２デジタルストリームを再びＣＶＢＳ信号に変換し、このＣＶＢＳ信号は、第２のスイッチ１１９を介して出力コネクタ１２４に伝送される。
【００４８】
一般に、テープ再生の際には、２つのモードしか使用されない。通常モードは、例えば「事前補正された」ＶＨＳテープを再生する際に使用することができる。というのも、（前述のように）ＶＨＳ処理ユニットの出力側では、輝度情報とクロミナンス情報との間に遅延が存在しないからである。２Ｈ遅延モードは、第１の実施例に関して説明したように、２Ｈクロミナンス遅延を除去するために事前に従来の手法で記録されたＶＨＳテープを再生する際に使用することができる。
【００４９】
上述のことから明らかなように、第１のコネクタ１０３は、マイクロプロセッサによる制御によって、記録の間は入力コネクタ１０２をビデオデコーダ１０４に接続し、再生（プレイバックとも称される）の間はＶＨＳ処理ユニット１１４の出力側をビデオデコーダ１０４に接続する。
【００５０】
第２のコネクタ１１９は、マイクロプロセッサによる制御によって、記録の間はビデオエンコーダ１１８の出力側をＶＨＳ処理ユニット１１４の入力側に接続し、プレイバックの間はビデオエンコーダ１１８の出力側を出力コネクタ１２４に接続する。
【００５１】
本発明の第３実施例を図３に示す。本発明は、ＶＨＳ及びＤ−ＶＨＳの双方の規格に従って記録再生できるＶＣＲにおいて実施される。
【００５２】
ＶＣＲは、ＣＶＢＳ信号を受け取るための入力コネクタ２０２とフロントエンド回路２０１（チューナ及び復調回路を含む）とを有する。このようなフロントエンド回路は、上記の実施例においては言及されていないが、もちろん本発明のビデオ装置は、ＣＶＢＳ信号の別のソースとしてフロントエンド回路を有することができる。
【００５３】
ＶＣＲはＶＨＳ処理ユニット２１５を有しており、このＶＨＳ処理ユニット２１５は、ドラムユニット２１６により読み出されるＶＨＳテープから再生されたＣＶＢＳ信号を出力することができる。
【００５４】
第１のアナログスイッチ２０３は、それぞれフロントエンド回路２０１、入力コネクタ２０２又はＶＨＳ処理ユニット２１５からＣＶＢＳ信号を受け取るための３つの入力側を有する。第１のアナログスイッチ２０３において選択された入力は、ビデオデコーダ２０４に出力され、このビデオデコーダ２０４は、選択されたＣＶＢＳ信号を４：２：２デジタルストリームに変換し、これを補正回路２２８に伝送する。
【００５５】
補正回路２２８は、第２の実施例の補正回路１２８と同じものである。したがって、補正回路１２８からの４：２：２デジタルストリームは、受け取ったストリームと同じであるか、又は受け取ったストリームに比べて２又は４ライン持続時間だけ遅延された輝度バイトを有することができる。
【００５６】
つぎに、補正回路２２８の８ビット出力バスがＭＰＥＧエンコーダ２１２に接続され、このＭＰＥＧエンコーダ２１２は、第１のデジタルスイッチ２２５を介してビットストリームプロセッサ２１４が受け取るべきＭＰＥＧストリームを生成する。ビットストリームプロセッサ２１４は、ドラムユニット２１６と共働して、Ｄ−ＶＨＳ規格に従ってテープ上にＭＰＥＧストリームを記録する。
【００５７】
また、ビットストリームプロセッサ２１４は、第２のデジタルスイッチ２２７を介して複合ＭＰＥＧデコーダ・ビデオエンコーダ２１８のＭＰＥＧデコーダ部分２２１に接続された出力バスも有している。複合ＭＰＥＧデコーダ・ビデオエンコーダ２１８のビデオエンコーダ部分２２３は、第２のアナログスイッチ２１９に接続されており、この第２のアナログスイッチ２１９により、ビデオエンコーダ２２３からのＣＶＢＳ信号を出力コネクタ２２４又はＶＨＳ処理ユニットの入力側に伝送することができる。
【００５８】
最後に、第１のデジタルスイッチ２２５は、第２のデジタルスイッチ２２７の別の入力側に接続された別の出力側を有する。
【００５９】
第１のデジタルススイッチ２２５がＭＰＥＧデコーダ２１２をビットストリームプロセッサ２１４に接続し、第２のデジタルスイッチ２２７がビットストリームプロセッサ２１４を複合ＭＰＥＧデコーダ・ビデオエンコーダ２１８に接続した場合、ビデオプロセッサは、まさに第１の実施例に関して説明したとおりに動作する。そのとき、第１のアナログスイッチ２０３は、ＣＶＢＳ信号をフロントエンド回路２０から、又は入力コネクタ２０２から選択できる（ドラムユニット２１６が既にＤ−ＶＨＳ記録又はプレイバックに使用されているので、ＶＨＳ処理回路ユニット２１５からは選択されない）。第２のアナログスイッチ２１９は、複合ＭＰＥＧデコーダ・ビデオエンコーダ２１８の出力側を出力コネクタ２２４に接続する。
【００６０】
第１のデジタルスイッチ２２５がＭＰＥＧデコーダ２１２を第２のデジタルスイッチ２２７に接続し、第２のデジタルスイッチ２２７が第１のデジタルスイッチ２２５を複合ＭＰＥＧデコーダ・ビデオエンコーダ２１８に接続した場合（したがって、ＭＰＥＧデコーダ２１２はＭＰＥＧエンコーダ部分２２１に接続される）、ビデオレコーダはまさに第２の実施例の記載において説明したとおりに動作する。
【００６１】
可能なバリエーションとしては、ＭＰＥＧエンコーダ２１２が、第１のデジタルスイッチ２２５とビットストリームプロセッサ２１４との間を動くことができ、ＭＰＥＧデコーダ部分２２１が、ビットストリームプロセッサ２１４、第２のデジタルスイッチ２２５との間を動くことができるようにしてもよい。このバリエーションでは、第１及び第２のデジタルスイッチ２２５、２２７は、４：２：２デジタルストリーム（ＭＰＥＧストリームの代わりに）を伝えるが、動作原理は同じままである。
【００６２】
留意すべきことには、第２、第３の実施例においては本発明に関連しない幾つかの部分を分かり易さのため省いてある。例えば、記録の間観測を可能にするスイッチ２２（図１）は、図２及び３では図示されていない。もちろん、同じ特徴は第２、第３実施例においても実現される。
【００６３】
以上ＶＨＳ及びＣＶＢＳ規格を参照して説明してきたが、以上のことは、Ｓ-ＶＨＳ及びＳ-ビデオ規格についても成立つ。というのも、上述の種々のビデオエンコーダ及びビデオデコーダもまたこのような規格に対応できるからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例のブロック接続図。
【図２】本発明の第２の実施例のブロック接続図。
【図３】本発明の第３実施例のブロック接続図。

Claims

ビデオ装置において、
クロミナンス情報及び輝度情報を含む第１のデジタルストリームを受け取り、前記輝度情報に基づいて第１の輝度ストリームを生成するためのデマルチプレクサ（６）を有し、
前記第１の輝度ストリームを受け取り、遅延させた前記第１の輝度ストリームに基づいて第２の輝度ストリームを生成するラインバッファ（８）を有し、
前記第２の輝度ストリームを受け取り、前記第２の輝度ストリームと前記第１のデジタルストリームの、変化されていないクロミナンス情報とに基づいて第２のデジタルストリームを生成するマルチプレクサ（１０）を有することを特徴とするビデオ装置。
前記デマルチプレクサ（６）は、クロミナンス情報に基づいてクロミナンスストリームを生成し、前記マルチプレクサ（１０）は、前記クロミナンスストリームを受け取り、前記クロミナンスストリーム及び第２の輝度ストリームに基づいて第２のデジタルストリームを生成するように構成されている請求項１記載のビデオ装置。
前記第１のデジタルストリームは、ビデオデコーダ（４，１０４，２０４）によりアナログ信号から生成されるように構成されている請求項１又は２記載のビデオ装置。
記録回路（１６，１１６，２１６）が、前記第２のデジタルストリームに相応するビデオ信号を媒体上に記録できるように構成されている請求項１から３までのうちいずれか１項記載のビデオ装置。
前記遅延は２Ｈの長さである請求項１から４までのうちいずれか１項記載のビデオ装置。
前記遅延は選択的に２Ｈ又は４Ｈの長さにすることができる請求項１から４までのうちいずれか１項記載のビデオ装置。
ビデオ装置向けの方法において、
輝度情報及びクロミナンス情報を含む第１のデジタルストリームをデマルチプレクスし、該第１のデジタルストリームから第１の輝度ストリームを抽出するステップを有し、
前記第１の輝度ストリームを遅延させて第２の輝度ストリームを形成するステップを有し、
前記第１のデジタルストリームの、変化されていないクロミナンス情報及び前記第２の輝度ストリームを結合して、第２のデジタルストリームを形成するステップを有することを特徴とするビデオ装置向けの方法。
さらに、前記第２のデジタルストリームに相応するビデオ信号を媒体上に記録するステップを有する請求項７記載の方法。
アナログ信号を前記第１のデジタルストリームに変換するステップを有する請求項７又は８記載の方法。
ビデオレコーダにおいて、
輝度情報及びクロミナンス情報を有する受け取ったビデオ信号から、遅延された輝度情報を有する補正された信号を生成する補正回路（２８，１２８，２２８）を有し、
該補正された信号を媒体上に記録するための記録回路（６，１１６，２１６）を有し、
前記補正回路は、前記ビデオ信号を受け取り、前記輝度情報に基づいて輝度ストリームを生成する少なくとも１つのデマルチプレクサ（６）と、
前記輝度ストリームを受け取り、遅延された第２の輝度ストリームを前記遅延された輝度情報に基づいて生成するラインバッファとを有し、
当該生成は、前記第２の輝度ストリームと変化されていない前記クロミナンス情報とが結合され、第２のビデオ信号が発生するように行われる、
ことを特徴とするビデオレコーダ。