KR100873098B1 - 비디오 장치, 비디오 장치에 관한 처리 방법 및 비디오 레코더 - Google Patents

비디오 장치, 비디오 장치에 관한 처리 방법 및 비디오 레코더 Download PDF

Info

Publication number
KR100873098B1
KR100873098B1 KR1020020017291A KR20020017291A KR100873098B1 KR 100873098 B1 KR100873098 B1 KR 100873098B1 KR 1020020017291 A KR1020020017291 A KR 1020020017291A KR 20020017291 A KR20020017291 A KR 20020017291A KR 100873098 B1 KR100873098 B1 KR 100873098B1
Authority
KR
South Korea
Prior art keywords
stream
luminance
video
digital
vhs
Prior art date
Application number
KR1020020017291A
Other languages
English (en)
Other versions
KR20020082748A (ko
Inventor
프랑크 듀몬트
프랑스와즈 가브리엘
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20020082748A publication Critical patent/KR20020082748A/ko
Application granted granted Critical
Publication of KR100873098B1 publication Critical patent/KR100873098B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/781—Television signal recording using magnetic recording on disks or drums
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/84—Television signal recording using optical recording
    • H04N5/85—Television signal recording using optical recording on discs or drums
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

비디오 장치는 디지털 스트림의 휘도 스트림을 지연시키기 위해 정정 회로(28)를 포함한다. 이러한 것을 성취하기 위해, 정정 회로는 디멀티플렉서(6), 라인 버퍼(8) 및 멀티플렉서(10)를 구비한다. 이러한 구조는 종래의 VHS 및 S-VHS 신호의 휘도가 2H-지연되는 것을 보상할 수 있다.
종래 VHS 및 S-VHS 신호의 화질을 개선하기 위한 방법이 제안된다.
정정된 또는 품질이 개선된 신호를 기록하기 위한 비디오 레코더가 또한 제안된다.

Description

비디오 장치, 비디오 장치에 관한 처리 방법 및 비디오 레코더{VIDEO APPARATUS, PROCESS FOR A VIDEO APPARATUS AND VIDEO RECORDER}
도 1은 본 발명의 제 1 실시예를 나타내는 도면.
도 2는 본 발명의 제 2 실시예를 나타내는 도면.
도 3은 본 발명의 제 3 실시예를 나타내는 도면.
<도면 주요 부분에 대한 부호의 설명>
12 : MPEG 인코더 18 : 결합 MPEG 디코더 및 비디오 인코더
20 : 마이크로프로세서 28, 128, 228 : 정정 회로
본 발명은 비디오 장치, 비디오 장치에 관한 처리 방법 및 비디오 레코더에 관한 것이다.
비디오 장치에 의해 디스플레이 되는 비디오 시퀀스는 여러 가지 가능한 표준을 따르는 신호로 코딩된다. 이러한 표준 중의 하나는 테이프에 비디오 신호를 기록하는데 광범위하게 사용되는 VHS 표준이다.
VHS 표준에 따르면, 디스플레이 상에 주어진 라인 번호의 한 프레임에 해당 하는 휘도 신호 및 색차 신호가 테이프의 하나의 자기 트랙에 기록되며, 상기 휘도 신호는 3.8MHz와 4.8MHz 사이에서 주파수 변조되고 상기 색차 신호는 627kHz로 변조된다. 2 개의 연속적인 프레임(하나의 화상 스크린을 나타내는 2 개의 인터레이스된 프레임)에 대한 신호는 2 개의 연속적인 트랙에 기록된다. 2 개의 연속적인 트랙 사이의 누화(cross-talk)를 감소시키기 위하여, 기록(따라서, 재생) 방위각(azimuth)이 하나의 트랙으로부터 이를 후속하는 트랙에서 2 개의 서로 다른 방향으로 교대한다.
그러나 불행히도 이것으로는 2 개의 연속적인 트랙의 색차 신호의 저-주파수 부분 사이에서의 누화를 제거하는 데는 불충분하다. 그러므로, 이러한 누화를 제거하기 위하여 (재생을 위한) 2H 콤-필터(comb-filter)를 포함하는 복잡한 위상-변이(phase-shift) 과정이 VHS 표준에 의해 도입되었다. 그 결과 색차 신호는 해당 휘도 신호 뒤로 2-라인 시간 동안 지체된다(lag). 이것은 종래의 VHS 비디오 프로세서가 동시에 출력되는 휘도 신호보다 본래 2 라인 앞에 위치하는 라인에 관한 색차 신호를 출력하는 것을 의미한다. 같은 문제가 S-VHS 표준에도 발생한다.
VHS 표준의 이러한 근원적인 결함을 정정하기 위하여, 특허 출원(WO 92 / 22 173)은 휘도 신호를 바람직하게는 2H 기간 동안 지연시키기 위하여 CCD-지연-라인(CCD-delay-line)을 갖는 재생된 VHS 신호를 사용하는 비디오 장치를 제공할 것을 제안했다. 따라서, CCD-지연-라인으로부터 출력된 휘도 신호는 콤 필터로부터 출력된 색차 신호로서 원래 기록된 비디오 시퀀스에서의 같은 라인에 해당한다.
불행히도 2H CCD-지연-라인은 고가여서 이러한 목적에는 거의 사용되지 않았다. 본 발명은 요즈음 사용되는 회로와 더 잘 적응되고 따라서 새로운 환경에서 저가인, 위에서 설명한 결함을 정정할 수 있는 다른 해결책을 제안한다.
본 발명의 목적은 요즈음 사용되는 회로와 더 잘 적응되고 따라서 새로운 환경에서 저가인, 위에서 설명한 결함을 정정할 수 있는 다른 해결책을 제안하는 것이다.
본 발명은 색차 정보와 휘도 정보를 포함하는 제 1 디지털 스트림을 수신하고 상기 휘도 정보에 기초하여 제 1 휘도 스트림을 생성하는 디멀티플렉서, 상기 제 1 휘도 스트림을 수신하고 지연을 갖는 제 2 휘도 스트림에 기초하여 제 2 휘도 스트림을 생성하는 라인 버퍼와, 상기 제 2 휘도 스트림을 수신하고 특히 상기 제 2 휘도 스트림에 기초하여 제 2 디지털 스트림을 생성할 수 있는 멀티플렉서를 구비한 비디오 장치를 제안한다.
바람직한 실시예는 다음의 특징을 갖는다.
- 디멀티플렉서는 색차 정보에 기초하여 색차 스트림을 생성하고 멀티플렉서는 색차 스트림을 수신하고 색차 스트림 및 제 2 휘도 스트림에 기초하여 제 2 디지털 스트림을 생성한다;
- 제 1 디지털 스트림은 비디오 디코더에 의해 아날로그 신호로부터 생성된다;
- 리코딩 회로는 제 2 디지털 스트림에 해당하는 비디오 신호를 매체에 기록할 수 있다;
상기 지연은 2H-길이 이다;
상기 지연은 선택적으로 2H-길이이거나 또는 4H-길이일 수 있다.
본 발명은 또한
- 휘도 정보와 색차 정보를 포함하는 제 1 디지털 스트림으로부터 제 1 휘도 스트림을 추출하는 단계;
- 상기 제 1 휘도 스트림을 제 2 휘도 스트림으로 지연하는 단계;
- 색차 정보와 상기 제 2 휘도 스트림을 제 2 디지털 스트림으로 모으는 단계를 포함하는 비디오 장치에 관한 방법을 제안한다.
바람직하게, 상기 방법은 제 2 디지털 스트림에 해당하는 비디오 신호를 매체에 기록하는 단계를 더 포함하고, 가능하면 아날로그 신호를 상기 제 1 디지털 스트림으로 변환하는 단계를 더 포함할 수 있다.
마지막으로, 본 발명은 휘도 정보와 색차 정보를 갖는 수신된 비디오 신호로부터 지연된 휘도 정보를 갖는 정정 신호를 모으는 정정 회로 및 상기 정정된 신호를 매체에 기록하는 기록 회로를 갖는 비디오 레코더를 제안한다.
본 발명과 본 발명의 다른 특징은 첨부 도면을 참조하여 이후에 기술되는 설명에 의해 더 잘 이해될 것이다.
이제 본 발명의 제 1 실시예가, 비디오 레코더의 메인 요소를 나타내는 도 1을 참조하여 기술될 것이다.
비디오 레코더는 기록될 CVBS 비디오 신호를 수신하기 위한 입력 컨넥터(2)를 구비한다. 입력 컨넥터는 한편으로는 필립스 SAA7114 비디오 디코더(4)에 연결되고, 다른 한편으로는 스위치(22)에 연결된다.
비디오 디코더(4)는 입력단에서 CVBS 신호를 수신하고, (일반적으로 4:2:2 스트림으로 언급되는) ITU-656 표준에 따라 CVBS 신호를 디지털 스트림으로 변환하여, 8-비트 버스에 4:2:2 스트림을 출력한다. 도면을 간단하게 하기 위하여 8-비트 버스는 단순한 라인으로 표시되었다.
ITU-656 표준은 비디오 신호가 27MHz의 주파수에서 스트림화된(streamed) 8-비트 바이트에 의해 표시되도록 제공한다. 8 바이트 중에서 각 색차 성분(U 및 V)은 2 바이트로 표현되고, 나머지 4 바이트는 휘도 신호(Y)의 샘플이다. (따라서, 4:2:2 스트림의 명칭을 갖는다.) 각 비디오 라인에 대해 이것은 1440개의 샘플(1440 바이트)을 나타내는데, 1440개의 샘플 중에서 720개의 샘플은 휘도 샘플이고 360개의 샘플은 각 색차 성분의 샘플이다.
이후에 비디오 디코더(4)로부터의 4:2:2 스트림은 디지털 스트림을 멀티플렉서(10)로 {내부 바이-패스(by-pass)에 의해 직접적으로} 전송하고, 또한 라인 버퍼(8)에 연결된 전용 버스 상에서 제 1 휘도 스트림으로서 휘도 신호(휘도 정보)를 나타내는 바이트를 추출하는 디멀티플렉서(6)에 전달된다.
라인 버퍼(8)는 제 2 휘도 스트림으로서 2 라인, 즉 107 μs(4:2:2에서의 각 라인은 53.3 μs 동안 지속)가 지체되는 제 1 휘도 스트림을 출력하는 NEC uPD 485505 같은 FIFO 메모리이다.
라인 버퍼(8)의 제 2 휘도 스트림 출력은 또한 멀티플렉서(10)에 전달된다. 마이크로 프로세서(20)의 제어하에서, 멀티플렉서(10)는 디멀티플렉서(6)로부터 수신된 디지털 스트림을 출력하거나, 또는 디멀티플렉서(6)로부터의 디지털 스트림 내의 휘도 바이트를 제 2 휘도 스트림으로 교체함으로서 생성되는 변경된 디지털 스트림을 출력할 수 있다.
이리하여 디멀티플렉서(6), 라인 버퍼(8) 및 멀티플렉서(10)는, 마이크로프로세서(20)의 제어하에서, 비디오 디코더(4)로부터 수신된 디지털 스트림 내의 휘도 정보를 2-라인 지속기간 만큼 지연시키는(2H 지연) 능력을 갖는 정정 회로(28)를 실현한다.
정정 회로(28)로부터의 디지털 스트림{즉, 더 정확히는 멀티플렉서(10)로부터의 출력}은 인입 디지털 스트림을 압축하는 MPEG 인코더(12)에 의해 수신되고, 그 후 압축된 디지털 스트림은 비트-스트림 프로세서(14)(필립스 SAA6700H)에 전송되며, 이어서 상기 비트-스트림 프로세서(14)는 매체에 기록될 수 있는 압축된 디지털 스트림에 해당하는 비트 스트림을 기록 및 재생 유닛(16)에 제공한다.
도 1에 나타낸 기록 및 재생 유닛(16)은 상기 매체가 테이프인 실시예를 나타낼 의도로 카세트로 도시되어 있다. 이 실시예에서 기록 및 재생 유닛(16)은 예를 들면 D-VHS 표준에 따라 테이프의 슬랜트된(slanted) 트랙 상의 자기 신호를 재생하고 기록하는 자기 헤드를 갖는 드럼을 포함할 수 있다.
가능한 변형에 따르면, 기록 및 재생 유닛(16)은 광디스크 상의 광 픽업 판독 및 기록 요소이거나, 또는 하드디스크 드라이브(HDD) 또는 (예를 들면 정지 화 상을 기록하기 위한) 플래시 메모리일 수 있다.
비트-스트림 프로세서(14) 및 기록 및 재생 유닛(16)은 매체로부터 또는 매체에 압축된 디지털 스트림을 판독 및 기록할 수 있는 매체 인터페이스(30)를 한정한다. 앞서 기술한 것처럼, 매체에 기록될(즉, fp코드되는) 압축된 디지털 스트림은 MPEG 인코더(12)에 의해 생성된다. 매체로부터 판독되는(즉, 재생되는) 압축된 디지털 스트림은 스위치(22)로 아날로그 비디오 신호(CVBS)를 출력하는, SGS-톰슨사의 STI5500인 결합형 MPEG 디코더 및 비디오 인코더(18)로 전송된다.
스위치(22)로부터 비디오 레코더의 출력 컨넥터(24)로 어느 비디오 신호를 출력할 것인지를 선택하기 위하여(일반적으로 시청을 위해 디스플레이에 전송하기 위하여), 마이크로프로세서(20)는 스위치(22)를 제어한다. 입력 컨넥터(2)로 인입되는 비디오 신호가 기록되는 동안 스위치(22)는 이러한 비디오 신호를 출력하므로 기록이 되는 동안 시청할 수 있다. 매체로부터 비디오 신호를 재생할 때, 스위치(22)는 결합형 MPEG 디코더 및 비디오 인코더(18)에 의해 생성된 비디오 신호를 출력한다.
마이크로프로세서(20)는 또한 출력 라인(26)으로, 이미지(일반적으로 문자)를 나타내는 비디오 레코더 OSD 신호를 생성하는데{OSD는 온-스크린 디스플레이(On-Screen Display)를 나타낸다.}, 상기 이미지는 출력 컨넥터(24)의 비디오 신호에 의해 나타나는 배경 비디오 시퀀스 상에 중첩된다. 상기 출력 라인(26)은 간명하게 하기 위하여 도 1에 단일 라인으로 나타나 있지만, 3 개의 컬러 신호(R, G, B : 적, 녹, 청)와 언제 컬러 신호가 배경 비디오 시퀀스에 중첩되어야 하는가를 나타내는 고속-블랭킹 신호로 구성된다.
마이크로프로세서(20)는 원격-제어 수신기(29)를 통해서 원격-제어기(30')로부터 신호를 수신할 수 있다. 이에 의해 비디오 레코더의 사용자는, 예를 들면, OSD 신호로서 디스플레이에 전송되는 메뉴를 통하여 마이크로프로세서(20)로 명령을 송신할 수 있다.
물론, 마이크로프로세서(20)는 비디오 레코더의 모든 부분, 특히 도 1에 나타나 있는 부분에 많은 연결부를 갖는다. 그러나, 도 1을 통해 본 발명을 더 잘 이해하게 하기 위하여 각각의 그리고 모든 연결부가 도시되지는 않았다.
정정 회로(28)가 작동하는(즉, 2H 지연을 생성하거나 생성하지 않음) 방식은 OSD로서 디스플레이 되는 메뉴를 통해 마이크로프로세서(20)에 의해 제어된다. 이러한 목적을 위해 마이크로프로세서(20)는 OSD로서 {출력 라인(26) 상에}, VHS-정정 모드가 선택되었을 때는 단어 "온(ON)"이 후속하고, VHS-정정 모드가 선택되지 않았을 때는 "오프(OFF)"가 후속하는 "기록 옵션:VHS 정정(RECORDING:VHS CORRECTION)" 메시지를 디스플레이 할 수 있도록 프로그램 된다.
이 두 모드 사이의 변경은 원격-제어기(30')의 키를 누름으로서 사용자에 의해 트리거 된다. 이후에 마이크로프로세서(20)는 상기 선택에 따라서 정정 회로(28)의 멀티플렉서(10)를 제어한다. 즉, VHS-정정 모드에서, 멀티플렉서(10)는 디멀티플렉서(6)로부터의 디지털 스트림 내의 휘도 바이트를 라인 버퍼(8)로부터의 제 2 휘도 스트림으로 대체함으로써 생성된 디지털 스트림을 출력하고, VHS-정정 모드가 선택되지 않았을 때는, 멀티플렉서(10)는 어떠한 변경도 없이 디멀티플렉서(6)로부터 수신된 디지털 스트림을 출력한다.
VHS- 정정 모드는, 입력 컨넥터(2) 상에 수신된 CVBS 신호가 VHS VCR으로부터 생성되거나, 또는 S-비디오 신호가 S-VHS 머신으로부터 수신될 때, 사용되어야 한다. 이러한 경우에 색차 신호의 2H 지연은 정정 회로(28)에 의해 보상되고(이 설명의 도입부에 설명된 이유에서 제공한 것처럼), 따라서 비디오 시퀸스는 원래의 것과 동일하게 된다.
CVBS의 소스가 VHS(또는 S-VHS) 머신이 아닌 경우에는, 휘도 신호를 지연시키지 않기 위하여 VHS-정정은 해제되어야 한다.
본 발명의 제 2 실시예는 도 2에 나타나 있는데, 도 2는 VHS 표준에 따라서 테이프에 기록하고 재생할 수 있는 비디오 카세트 레코더(VCR)의 주요 요소를 도시한다.
VCR은 CVBS 신호를 수신하기 위한 입력 컨넥터(102)를 구비한다. 입력 컨넥터(102)는 제 1 스위치(103)에 의하여 비디오 디코더(104)에 연결될 수 있다.
제 1 실시예에 기술된 것과 비교할 때, CVBS 신호를 수신하는 비디오 디코더(104)는 ITU-656 표준에 따라 해당 4:2:2 디지털 스트림을 출력한다.
비디오 디코더(104)로부터의 4:2:2 디지털 스트림은 이후에 정정 회로(128)를 통과하는데, 상기 정정 회로(128)는 마이크로프로세서의 명령에 따라, 휘도 정보(위도를 나타내는 4:2:2 디지털 스트립의 바이트)에 2-라인 지연(2H 지연), 4-라인 지연(4H 지연) 무-지연(no delay)을 생성할 수 있다. 본 실시예의 정정 회로(128)와 제 1 실시예의 정정 회로(28)는, 정정 회로(128)가 4H 지연 모드 내의 제 1 라인 버퍼에 직렬로 연결된 제 2 FIFO 라인 버퍼를 포함한다는 점을 제외하고는 동일하다.
그리고, 정정 회로(128)로부터 출력된 4:2:2 디지털 스트립은 비디오 인코더(118)에 의해 CABS 신호로 다시 코딩되어 제 2 스위치(119)를 통해 VHS 처리 유닛(114)으로 전송된다. 그리고, CABS 신호는, VHS 처리 유닛(114)으로부터 신호를 수신하는 드럼 유닛(116)에 의해 VHS 표준에 따라 테이프에 기록된다.
이러한 구조를 갖는 VCR은 세 가지 가능한 모드에 따라서 동작할 수 있다.
- (색차 지연 정정이 없는)정상 모드 : 정정 회로(128)는 인입 4:2:2 디지털 스트림에 어떤 지연도 생성하지 않는다.
- 2H-지연 모드 : 정정 회로(128)는 휘도 정보에 대해 2 라인 지속기간의 지연을 생성하며, 이 모드는 예를 들어 VHS 테이프를 재생하는 다른 VCR로부터 오는 CVBS 신호를 기록하거나(이 최종 신호는 휘도에 비교할 때 색차가 2 라인 지연된다), 또는 "사전-정정된(pre-corrected)" VHS 테이프로서, 예컨대 튜너로부터의 원래의 CVBS 신호(어떤 색차 지연도 없는)를 기록하는데 사용될 수 있다.
- 4H-지연 모드 : 정정 회로(128)는 휘도 정보에 대해 4 라인 지속기간의 지연을 생성하며, "사전-정정된" VHS 테이프로서, 다른 VCR 내의 VHS 테이프로부터 재생된 CVBS 신호를 기록하는데 사용될 수 있다.
"사전-정정된" VHS 테이프는, 휘도 정보가 원래의 비디오 시퀀스와 비교할 때 2-라인 지연을 갖고 테이프에 기록된다는 것을 의미하는, 본 발명에 의해 도입된 새로운 개념이다. 이러한 휘도 지연은 VHS 신호가 재생될 때 생성되는 종래의 색차 지연에 의해 보상된다. 따라서, 종래 VCR에 의해 재생된 "사전-정정된" VHS 테이프는, 원래의 비디오 시퀀스와 비교할 때, 휘도와 색차 사이에 어떤 지연도 나타내지 않는다.
주어진 테이프가 "사전-정정되었다는" 정보는 폐쇄-캡션(closed-caption) 포맷에 따라 수직 귀선 소거 기간(VBI) 내에 테이프 상에 기록될 수 있다.
또한 VCR은 당연히 VHS 테이프를 재생할 수 있다. 즉, 드럼 유닛(116)과 VHS 처리 유닛(114)은 CVBS 신호를 제 1 스위치(103)에 출력한다. 본 개시의 도입부에 설명된 것처럼 VHS 처리 유닛(114)은 제 1 스위치(103)로 출력되는 CVBS 신호 내에, 테이프에 기록되는 비디오 시퀀스와 비교할 때, 2-라인 지연을 생성한다.
그리고, 테이프로부터 재생된 CVBS 신호를 4:2:2 디지털 스트림으로 변환하기 위하여, 제 1 스위치(103)는VHS 처리 유닛(114)의 출력을 비디오 디코더(104)의 입력에 연결한다. 그 후 4:2:2 디지털 스트림은 (이론적으로 위에서 기술한 세 개의 모드 중에 어느 한 모드로 작동하는) 정정 회로(128)를 통해 비디오 인코더(118)에 인가되는데, 상기 비디오 인코더(118)는 상기 4:2:2 디지털 스트림을 제 2 스위치(119)를 통해 출력 컨넥터(124)로 전송되는 CVBS 신호로 다시 변환한다.
일반적으로 단지 두 개의 모드만이 테이프의 재생 동안 사용된다. 정상 모드는, 예를 들면, 휘도 정보와 색차 정보가 (위에서 설명한 것처럼) VHS 처리 유닛의 출력에서 서로 어떤 지연도 없기 때문에, "사전-정정된" VHS 테이프가 재생될 때 사용될 수 있고, 2H-지연 모드는, 제 1 실시예와 비교하여 설명한 것처럼 2H 색차 지연을 제거하기 위하여, 이전에 통상적으로 기록된 VHS 테이프를 재생할 때 사용할 수 있다.
위에서 기술한 것으로부터 주목할 수 있는 바와 같이, 제 1 스위치(103)는 기록하는 동안 입력 컨넥터(102)를 비디오 디코더(104)에 연결되고, 재생(소위 플레이-백)하는 동안 VHS 처리 유닛(114)의 출력을 비디오 디코더(104)에 연결되도록, 마이크로프로세서에 의해 제어될 수 있다.
제 2 스위치(119)는 기록하는 동안 비디오 인코더(118)의 출력이 VHS 처리 유닛(114)의 입력에 연결되고, 플레이-백 하는 동안 비디오 인코더(118)의 출력을 출력 컨넥터(124)로 연결되도록, 마이크로프로세서에 의해 제어될 수 있다.
본 발명의 제 3 실시예는 도 3에 나타나 있다. 본 발명은 VHS 및 D-VHS 표준에 따라 기록하고 재생할 수 있는 VCR 내에서 구현될 수 있다.
VCR은 CVBS 신호를 수신하는 입력 컨넥터(202)와 (튜너와 복조 회로를 포함하는) 프런트-엔드 회로(front-end circuit)(201)를 구비한다. 상기 프런트-엔드 회로는 이전의 실시예에서 언급되지는 않았지만, 본 발명의 비디오 장치는 추가적인 CVBS 신호의 소스로서 프런트-엔드 회로를 당연히 포함할 수 있다는 것을 주목하기 바란다.
VCR은, 드럼 유닛(216)에 의해 판독되는 VHS 테이프로부터 재생된 CVBS 신호를 출력할 수 있는 VHS 처리 유닛(215)을 포함한다.
제 1 아날로그 스위치(203)는, 각각 프런트-엔드 회로(201), 입력 컨넥터(202), 또는 VHS 처리 유닛(215)으로부터의 CVBS 신호를 수신하기 위한 세 개의 입력단을 구비한다. 제 1 아날로그 스위치(203)에서 선택된 입력은 선택된 CVBS 신호를 4:2:2 디지털 스트림으로 변환하여 정정 회로(228)로 전송하는 비디오 디코더(204)로 출력된다.
정정 회로(228)는 제 2 실시예의 정정 회로(128)와 동일하다. 그러므로, 정정 회로(128)로부터 출력된 4:2:2 디지털 스트림은 수신된 스트림과 동일하거나, 수신된 스트림과 비교할 때, 2-라인 또는 4-라인 지속기간 지연된 휘도 바이트일 수 있다.
다시 정정 회로(228)의 8-비트 출력 버스는 MPEG 인코더(212)에 연결되는데, 상기 MPEG 인코더(212)는 제 1 디지털 스위치(225)를 통해 비트-스트림 프로세서(214)에 의해 수신되는 MPEG 스트림을 생성한다. 비트-스트림 프로세서(214)는 드럼 유닛(216)과 합동하여 MPEG 스트림을 D-VHS 표준에 따라 테이프에 기록한다.
비트-스트림 프로세서(214)는 또한 제 2 디지털 스위치(227)를 통해 결합형 MPEG 디코더-비디오 인코더(218)의 MPEG 디코더 부분(221)에 연결되는 출력 버스를 갖는다. 결합형 MPEG 디코더-비디오 인코더(218)의 비디오 인코더 부분(223)은, 비디오 인코더(223)로부터의 CVBS 신호가 출력 컨넥터(224) 또는 VHS 처리 유닛의 입력으로 전송되는 것을 가능하게 하는, 제 2 아날로그 스위치(219)에 연결된다.
마지막으로 제 1 디지털 스위치(225)는 제 2 디지털 스위치(227)의 다른 입력단에 연결되는 추가적인 출력단을 갖는다.
제 1 디지털 스위치(225)가 MPEG 인코더(212)를 비트-스트림 프로세서(214) 에 연결하고, 제 2 디지털 스위치(227)가 비트-스트림 프로세서(214)를 결합형 MPEG 디코더-비디오 인코더(218)에 연결할 때, 비디오 레코더는 상대적으로 제 1 실시예에 기술된 것과 같게 동작한다. 그리고, 제 1 아날로그 스위치(203)는 프런트-엔드 회로(201) 또는 입력 컨넥터(202)로부터 CVBS 신호를 선택할 수 있다{그러나, 드럼 유닛(215)은 이미 D-VHS 기록 또는 플레이-백을 위해 사용되므로 VHS 처리 유닛(215)으로부터는 선택할 수 없다}. 제 2 아날로그 스위치(219)는 결합형 MPEG 디코더-비디오 인코더(218)의 출력단을 출력 컨넥터(224)에 연결한다.
제 1 디지털 스위치(225)가 MPEG 인코더(212)를 제 2 디지털 스위치(227)에 연결하고, 제 2 디지털 스위치(227)가 제 1 디지털 스위치(225)를 결합형 MPEG 디코더-비디오 인코더(218)에 연결할 때{따라서, MPEG 인코더(212)가 MPEG 인코더 부분(221)에 연결될 때}는, 비디오 레코더는 제 2 실시예의 설명에서 기술된 것과 같게 동작한다.
가능한 변경으로서, MPEG 인코더(212)는 제 1 디지털 스위치(225)와 비트-스트림 프로세서(214)의 사이로 이동할 수 있고, MPEG 디코더 부분(221)은 비트-스트림 프로세서(214)와 제 2 디지털 스위치(227) 사이로 이동할 수 있다. 이러한 변경에서 제1 및 제 2 디지털 스위치(225, 227)는 (MPEG 디지털 스트림 대신) 4:2:2 디지털 스트림을 이송하지만, 동작 원리는 동일하다.
본 발명과 관련이 없는 제 2 및 제 3 실시예의 일부 부분은 분명하게 하기 위하여 생략되었다는 것을 주목하여야 한다. 예를 들면, 기록하는 동안 비디오 시퀀스를 시청하는 것을 가능하게 하는 (도 1의) 스위치(22)는 도 2 및 도 3에 나타 나 있지 않다. 물론 동일한 특징부가 또한 제 2 및 제 3 실시예에 구현될 수 있다.
위의 기술이 VHS 및 CVBS 표준을 참조하여 이루어졌지만, 본 발명은, 위에 언급한 다양한 비디오 인코더 및 비디오 디코더가 S-VHS 및 S-비디오 표준에 맞추어질 수 있도록, S-VHS 및 S-비디오 표준에도 적용될 수 있다.
상술한 바와 같이 본 발명은 요즈음 사용되는 회로와 더 잘 적응되고 따라서 새로운 환경에서 저가이며, 종래 기술의 결함을 극복할 수 있는 등의 효과가 있다.

Claims (10)

  1. 색차 정보와 휘도 정보를 포함하는 제 1 디지털 스트림을 수신하고, 상기 휘도 정보에 기초하여 제 1 휘도 스트림을 생성하는 디멀티플렉서(6)와,
    상기 제 1 휘도 스트림을 수신하고, 지연을 갖는 제 1 휘도 스트림에 기초하여 제 2 휘도 스트림을 생성하는 라인 버퍼(8)와,
    상기 제 2 휘도 스트림을 수신하고, 상기 제 2 휘도 스트림에 기초하여 제 2 디지털 스트림을 생성할 수 있는 멀티플렉서(10)를
    구비하는, 비디오 장치.
  2. 제 1항에 있어서, 상기 디멀티플렉서(6)는 상기 색차 정보에 기초하여 색차 스트림을 생성하고, 상기 멀티플렉서(10)는 상기 색차 스트림을 수신하고 상기 색차 스트림 및 상기 제 2 휘도 스트림에 기초하여 상기 제 2 디지털 스트림을 생성하는, 비디오 장치.
  3. 제 1항 또는 제 2항에 있어서, 상기 제 1 디지털 스트림은 아날로그 신호로부터 비디오 디코더(4, 104, 204)에 의해 생성되는, 비디오 장치.
  4. 제 1항 또는 제 2항에 있어서, 기록 회로(16, 116, 216)는 상기 제 2 디지털 스트림에 해당하는 비디오 신호를 매체에 기록할 수 있는, 비디오 장치.
  5. 제 1항 또는 제 2항에 있어서, 상기 지연은 2H-길이인(2H-long), 비디오 장치.
  6. 제 1항 또는 제 2항에 있어서, 상기 지연은 선택적으로 2H-길이이거나, 또는 4H-길이일 수 있는, 비디오 장치.
  7. 비디오 장치에 관한 처리 방법으로서,
    휘도 정보와 색차 정보를 포함하는 제 1 디지털 스트림으로부터 제 1 휘도 스트림을 추출하는 단계와,
    상기 제 1 휘도 스트림을 제 2 휘도 스트림으로 지연하는 단계와,
    색차 정보와 상기 제 2 휘도 스트림을 제 2 디지털 스트림으로 모으는(gathering) 단계를
    포함하는, 비디오 장치에 관한 처리 방법.
  8. 제 7항에 있어서, 상기 제 2 디지털 스트림에 해당하는 비디오 신호를 매체(medium)에 기록하는 단계를 더 포함하는, 비디오 장치에 관한 처리 방법.
  9. 제 7항 또는 제 8항에 있어서, 아날로그 신호를 상기 제 1 디지털 스트림으 로 변환하는 단계를 포함하는, 비디오 장치에 관한 처리 방법.
  10. 비디오 레코더(video recorder)로서,
    휘도 정보와 색차 정보를 갖는 수신된 비디오 신호로부터 지연된 휘도 정보를 갖는 정정된 신호를 모으는 정정 회로(28, 128, 228)와,
    상기 정정된 신호를 매체에 기록하는 기록 회로(16, 116, 216)를
    구비하되,
    상기 정정 회로(28, 128, 228)는 색차 정보와 휘도 정보를 포함하는 제 1 디지털 스트림을 수신하고, 상기 휘도 정보에 기초하여 제 1 휘도 스트림을 생성하는 디멀티플렉서(6)와, 상기 제 1 휘도 스트림을 수신하고, 지연을 갖는 제 1 휘도 스트림에 기초하여 제 2 휘도 스트림을 생성하는 라인 버퍼(8)와, 상기 제 2 휘도 스트림을 수신하고, 상기 제 2 휘도 스트림에 기초하여 제 2 디지털 스트림을 생성할 수 있는 멀티플렉서(10)를 포함하는, 비디오 레코더.
KR1020020017291A 2001-04-25 2002-03-29 비디오 장치, 비디오 장치에 관한 처리 방법 및 비디오 레코더 KR100873098B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01401059A EP1253788A1 (en) 2001-04-25 2001-04-25 Method and circuit for video signal correction
EP01401059.9 2001-04-25

Publications (2)

Publication Number Publication Date
KR20020082748A KR20020082748A (ko) 2002-10-31
KR100873098B1 true KR100873098B1 (ko) 2008-12-09

Family

ID=8182700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020017291A KR100873098B1 (ko) 2001-04-25 2002-03-29 비디오 장치, 비디오 장치에 관한 처리 방법 및 비디오 레코더

Country Status (7)

Country Link
US (1) US7110660B2 (ko)
EP (1) EP1253788A1 (ko)
JP (1) JP4206223B2 (ko)
KR (1) KR100873098B1 (ko)
CN (1) CN1224277C (ko)
MY (1) MY133271A (ko)
TW (1) TW566049B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391959B (zh) * 2014-09-09 2019-04-02 鸿富锦精密工业（深圳）有限公司 信号合成电路
CN113542810A (zh) * 2021-07-14 2021-10-22 上海眼控科技股份有限公司 一种视频处理方法、装置、电子设备和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190490A (en) * 1981-05-18 1982-11-24 Hitachi Ltd Signal processing circuit of magnetic recording and reproducing device
JPH01185092A (ja) * 1988-01-20 1989-07-24 Hitachi Ltd ビデオ信号処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4118673A1 (de) * 1991-06-07 1992-12-10 Thomson Brandt Gmbh Videorecorder
KR970010397B1 (ko) * 1994-10-24 1997-06-25 엘지전자 주식회사 티브이의 색신호 처리 장치
JP2907109B2 (ja) * 1996-04-18 1999-06-21 日本電気株式会社 撮像装置の色ノイズスライス回路及びその方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190490A (en) * 1981-05-18 1982-11-24 Hitachi Ltd Signal processing circuit of magnetic recording and reproducing device
JPH01185092A (ja) * 1988-01-20 1989-07-24 Hitachi Ltd ビデオ信号処理装置

Also Published As

Publication number Publication date
JP2003018615A (ja) 2003-01-17
JP4206223B2 (ja) 2009-01-07
US7110660B2 (en) 2006-09-19
US20020181596A1 (en) 2002-12-05
TW566049B (en) 2003-12-11
EP1253788A1 (en) 2002-10-30
CN1383332A (zh) 2002-12-04
MY133271A (en) 2007-10-31
KR20020082748A (ko) 2002-10-31
CN1224277C (zh) 2005-10-19

Similar Documents

Publication Publication Date Title
JP4601010B2 (ja) 受信装置
JP3617115B2 (ja) ビデオ信号処理装置および処理方法
US6177961B1 (en) Television system with display of VCR mode
KR100873098B1 (ko) 비디오 장치, 비디오 장치에 관한 처리 방법 및 비디오 레코더
KR100843172B1 (ko) 픽쳐-인-픽쳐 능력을 갖는 비디오 장치 및 비디오 플레이어
JPH0334686A (ja) デジタル静止画信号記録再生装置
US8364014B2 (en) Upgradable on screen display system
EP1261214A2 (en) Method and circuit for video signal correction
KR100750985B1 (ko) 비디오 장치, 비디오 레코더, 및 이러한 비디오 장치에서 사용하기 위한 방법
US7558471B2 (en) Video recording apparatus and method, and video output apparatus and method
JPH09200684A (ja) 映像／音声信号記録装置
JP3598566B2 (ja) データエンコード装置、それを具備する記録再生装置、テレビジョン受像機及びｍｕｓｅ−ｎｔｓｃ変換装置
EP1278375B1 (en) Video apparatus with picture-in-picture ability
JP3240755B2 (ja) ディジタルテレビとディジタルｖｔｒ
JPH1074071A (ja) デジタル映像再生装置
EP1261216A1 (en) Simplified input selector
JPH06268967A (ja) 映像信号記録及び／又は再生装置
JPH08223600A (ja) テレビジョン信号の記録装置、再生装置、及び記録再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee