JP4200049B2 - 窒化物系半導体エピタキシャル基板、その製造方法、及びhemt用基板 - Google Patents
窒化物系半導体エピタキシャル基板、その製造方法、及びhemt用基板 Download PDFInfo
- Publication number
- JP4200049B2 JP4200049B2 JP2003158143A JP2003158143A JP4200049B2 JP 4200049 B2 JP4200049 B2 JP 4200049B2 JP 2003158143 A JP2003158143 A JP 2003158143A JP 2003158143 A JP2003158143 A JP 2003158143A JP 4200049 B2 JP4200049 B2 JP 4200049B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- substrate
- single crystal
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、窒化物系半導体エピタキシャル基板、その製造方法、及びHEMT用基板に関するものである。
【0002】
【従来の技術】
窒化ガリウム系半導体を用いた発光ダイオードやレーザダイオード等の発光デバイスは、紫外光から青緑色の領域といった短波長の発光が得られるため、照明や表示装置、または次世代光記録用光源として近年注目されている。このような半導体デバイスに用いられるエピタキシャル基板としては、エピタキシャル成長させるGaN層と格子定数の一致するGaN単結晶基板を用いることが好ましい。しかしながら、従来、GaN単結晶基板の製造は困難であると考えられていたため、GaNに格子定数が近似し、化学的にも安定なサファイア基板が用いられていた。
【0003】
ところが、近年、窒化ガリウム系半導体層の形成に適したGaN単結晶基板が開発された。例えば、下記特許文献1には、開口を有するマスクを利用したいわゆるラテラル成長によって、欠陥が極めて少ないGaNエピタキシャル成長層を形成する技術が述べられている。そして、GaN単結晶基板上にGaNをエピタキシャル成長させれば、サファイア基板を利用した場合と比較して、欠陥の数が格段に低減されたエピタキシャル成長層を得ることができる。
【0004】
そして、GaN単結晶基板は、高電界下での飽和電子速度が高く、耐圧特性も良好なため、FET(電界効果型トランジスタ)、HBT(ヘテロ接合バイポーラトランジスタ)及びHEMT(高電子移動度トランジスタ)といったハイパワーの高速半導体デバイスへの適用が期待されている。
【0005】
また、GaN層は、故意に不純物をドープしなくても、強いn型伝導性を示すことが知られている。そのため、従前、GaNは青色発光素子として期待されていたものの、p型伝導性或いは高抵抗を実現することができず、発光効率や動作電圧等の諸特性の向上に限界が囁かれた時代があった。ところが、GaNの更なる研究により、ビスシクロペンタンジエニルマグネシウム(Cp2Mg)をドーパントとしてMgを添加し、低エネルギ電子ビーム照射或いは水素フリー雰囲気中での熱処理を行うことで、p型伝導性のGaN層、或いは、高抵抗のGaN層を実現する技術が開発された(例えば、非特許文献1参照)。このような伝導性制御に関する技術が見出されたことによって、GaNを用いた実デバイスの実現性が著しく向上した。
【0006】
【特許文献1】
国際公開第99/23693号パンフレット
【非特許文献1】
中村修二、 "Japanese Journal of Applied Physics" 1991年、第30号、L1705
【0007】
【発明が解決しようとする課題】
ところで、上述の半導体デバイスにおいては、GaN単結晶基板上に形成したデバイス層側の電流がGaN単結晶基板へリークすることに起因した素子特性の劣化を防止するために、GaN単結晶基板が導電性である場合は、該基板とその上に形成されるデバイス層との絶縁を図る必要がある。このような絶縁状態を確保するために、GaN本来のn型の伝導性を補償する程度にMgをドーピングすることで、比抵抗の高い窒化ガリウム系半導体層を得るという手法が考えられる。
【0008】
しかしながら、本発明者らは、Mgドープ技術を用いて比抵抗値の高いGaN層を含んだ単結晶基板を作製すると、該基板上に形成するデバイス層側にMgが拡散し、HEMT等のデバイスの性能が劣化してしまうことを見出した。
【0009】
本発明は、上記問題を解決するためになされたものであり、デバイス層側とGaN単結晶基板との電気絶縁性を確保でき、且つ、伝導性制御用のMgがデバイス層側に拡散することを抑制できる窒化物系半導体エピタキシャル基板、その製造方法、及びHEMT用基板を提供することを課題とする。
【0010】
【課題を解決するための手段】
(1)上記課題を達成するために、本発明の窒化物系半導体エピタキシャル基板は、GaN単結晶基板と、前記GaN単結晶基板の一側にエピタキシャル成長させられた、Mgがドープされた第1層と、前記第1層の一側にエピタキシャル成長させられた、アンドープの絶縁性の第2層と、を備え、前記第1層及び前記第2層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、前記第2層は、厚みが2.5μm以上であり、前記第2層上にGaNからなるチャネル層が形成されることを特徴としている。
本発明の窒化物系半導体エピタキシャル基板は、GaN単結晶基板と、前記GaN単結晶基板の一側にエピタキシャル成長させられた、Mgがドープされた第1層と、前記第1層の一側にエピタキシャル成長させられた、アンドープの絶縁性の第2層と、前記GaN単結晶基板と前記第1層との間に、アンドープの下地層と、を備え、前記第1層、前記第2層及び前記下地層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、前記下地層の厚さは、0.1μm〜1.0μmであり、前記第2層上にGaNからなるチャネル層が形成されることを特徴としている。
【0011】
このような窒化物系半導体エピタキシャル基板の上にデバイス層を形成することで、HEMT等の半導体デバイスが得られる。本発明では、Mgがドープされた第1層は比抵抗が高くなるか或いはp型伝導性になるため、窒化物系半導体エピタキシャル基板上に形成するデバイス層側からの電流がGaN単結晶基板にリークすることを抑制できる。また、第1層とデバイス層との間にアンドープの第2層が設けられているため、第1層のMgがデバイス層側に拡散する事態を抑制できる。しかも、この第2層は絶縁性であるため、デバイス層からGaN単結晶基板への電流リークを更に抑制することができる。
【0012】
また、本発明において、上記第2層は、比抵抗が900Ωcm以上であることを特徴としてもよい。第2層の比抵抗がこの程度あれば、デバイス層からGaN単結晶基板への電流リークを充分に抑制することができる。また、本発明者らは、Gaを含むIII族原料ガスのモル濃度に対するアンモニアガスのモル濃度の比(以下、「V/III比」ともいう)の値を1875以上に保ちながらエピタキシャル成長させることで、伝導性を補償するドーパントを導入しなくても、比抵抗の高い窒化ガリウム系半導体層が得られることを見出した。このようにV/III比を高い値にする技術を利用することで、アンドープで絶縁性の上記第2層を形成することができる。そして、実験により、V/III比を1875として第2層を形成した場合に、該層の比抵抗が900Ωcmとなることが判明した。
【0013】
また、本発明において、上記第2層は、厚みが2.5μm以上あることが好ましい。本発明者らは、第1層にドーピングされたMgは、基板の厚さ方向に約2.5μm拡散することを見出した。従って、第2層の厚さを2.5μm以上にすることで、デバイス層側へMgが拡散する事態をより効果的に抑制することができる。
【0014】
本発明において、前記第1層は、p型の伝導性を有してもよい。Mgドープされた第1層がp型伝導性の場合は、デバイス層側の電子にとっては障壁となるため、GaN単結晶基板側への電流リークを抑制することができる。
【0015】
本発明において、前記GaN単結晶基板と前記第1層との間に、アンドープの下地層を更に備え、前記下地層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなることが好適である。
【0016】
このような下地層を設けることで、第1層以降のモフォロジーを平坦にすることができる。その結果、本発明の窒化物系半導体エピタキシャル基板を用いた半導体デバイスの特性を良好にすることができる。
【0017】
(2)本発明のHEMT用基板は、上記本発明の窒化物系半導体エピタキシャル基板と、前記窒化物系半導体エピタキシャル基板上に形成されたチャネル層と、前記チャネル層上に形成された電子供給層と、を備え、前記チャネル層はGaNからなり、前記電子供給層はAlGaNからなることを特徴としている。
本発明のHEMT用基板は、GaN単結晶基板と、前記GaN単結晶基板の一側にエピタキシャル成長させられた、Mgがドープされた第1層と、前記第1層の一側にエピタキシャル成長させられた、アンドープの絶縁性の第2層と、を備える窒化物系半導体エピタキシャル基板と、前記窒化物系半導体エピタキシャル基板上に形成されたチャネル層と、前記チャネル層上に形成された電子供給層と、を備え、前記第1層及び前記第2層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、前記チャネル層はGaNからなり、前記電子供給層はAlGaNからなることを特徴としている。
【0018】
本発明のHEMT用基板によれば、上記の如く窒化物系半導体エピタキシャル基板のMgがチャネル層に拡散することを抑制できるため、HEMTの電子移動速度を向上させることができる。尚、本発明のHEMT用基板に、ソース電極、ゲート電極、及びドレイン電極を形成すれば、HEMTが得られる。
【0019】
(3)本発明の窒化物系半導体エピタキシャル基板の製造方法は、成長炉内で、GaN単結晶基板の一側に、Mgがドープされた第1層をエピタキシャル成長させるステップと、前記第1層の一側に、アンドープの絶縁性の第2層をエピタキシャル成長させるステップと、を含み、前記第1層及び前記第2層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、前記第1層を成長させた後に、前記成長炉から成長途中の基板を取り出した状態で前記成長炉をベーキングし、その後、前記第2層をエピタキシャル成長させることを特徴としている。
本発明の窒化物系半導体エピタキシャル基板の製造方法は、成長炉内で、GaN単結晶基板の一側に、Mgがドープされた第1層をエピタキシャル成長させるステップと、前記第1層の一側に、アンドープの絶縁性の第2層をエピタキシャル成長させるステップと、前記第2層を成長させた後に、前記成長炉から基板を取り出した状態で前記成長炉をベーキングするステップと、前記第2層上に、アンドープの絶縁性の第3層をエピタキシャル成長させるステップと、を含み、前記第1層及び前記第2層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、前記第3層はGaNからなることを特徴としている。
本発明の窒化物系半導体エピタキシャル基板の製造方法は、成長炉内で、GaN単結晶基板の一側に、Mgがドープされた第1層をエピタキシャル成長させるステップと、前記第1層の一側に、アンドープの絶縁性の第2層をエピタキシャル成長させるステップと、を含み、前記第1層をエピタキシャル成長させる前に、前記GaN単結晶基板上に、アンドープの下地層をエピタキシャル成長させ、当該下地層上に前記第1層を形成し、前記第1層、前記第2層及び前記下地層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、前記下地層の厚さは、0.1μm〜1.0μmであり、前記第2層上にGaNからなるチャネル層が形成されることを特徴としている。
【0020】
このようにして得られた窒化物系半導体エピタキシャル基板は、上記のように、Mgがドープされた第1層は比抵抗が高くなるか或いはp型伝導性になるため、窒化物系半導体エピタキシャル基板上に形成するデバイス層側からの電流がGaN単結晶基板にリークすることを抑制できる。また、第1層とデバイス層との間にアンドープの第2層が設けられているため、第1層のMgがデバイス層側に拡散する事態を抑制できる。しかも、この第2層は絶縁性であるため、デバイス層からGaN単結晶基板への電流リークを更に抑制することができる。
【0021】
また、この製造方法において、Gaを含むIII族原料ガスのモル濃度に対する、アンモニアガスのモル濃度の比の値を1875以上に保ちながら、前記III族原料ガス及び前記アンモニアガスを前記成長炉内に供給することで、絶縁性の前記第2層をエピタキシャル成長させることが好適である。上記のように、V/III比を1875として第2層を形成した場合に該層の比抵抗が900Ωcmとなり、デバイス層からGaN単結晶基板への電流リークを効果的に抑制することができる。
【0022】
本発明の製造方法において、前記第1層を成長させた後に、前記成長炉から成長途中の基板を取り出した状態で前記成長炉をベーキングし、その後、前記第2層をエピタキシャル成長させることが好ましい。
【0023】
第1層を形成するにあたり、CP2Mgをドーパント源として使用することができるが、CP2Mgは成長炉内の壁面や基板トレイ等の各種部材に堆積しやすい傾向がある。また、成長炉壁面や各種部材に堆積したCP2MgとGaN成長時に供給されるNH3との中間生成物が高温に加熱されると、Mgが放出しやすい。本発明のように、アンドープの第2層を形成する前に成長炉をベーキングするという過程を経ることで、Mgの放出源が除去されて、その後にエピタキシャル成長する層の純度を高くすることができる。
【0024】
また、本発明の製造方法において、前記第2層を成長させた後に、前記成長炉から基板を取り出した状態で前記成長炉をベーキングするステップと、前記第2層上に、アンドープの絶縁性の第3層をエピタキシャル成長させるステップと、を更に含み、前記第3層はGaNからなることが好ましい。
【0025】
第2層には、第1層からMgが不純物として拡散するが、第2層の表面では、Mg濃度は第1層と第2層の境界領域よりも確実に低くなっている。そして、成長炉をベーキングしてMgの放出源を除去した後に第3層を形成すると、第2層から第3層へ拡散するMgの濃度は、第1層から第2層に拡散したMgの濃度よりも低くなる。従って、このようにして得られた窒化物系半導体エピタキシャル基板は、その表面におけるMg濃度が極めて低くなっている。
【0026】
このように第3層を形成する製造方法において、上記第2層の厚みを0.5μm以上にすることを特徴としてもよい。また、上記第3層の厚みを0.5μm以上にすることを特徴としてもよい。第2層及び第3層それぞれの形成前にベーキングによる残留Mgの除去処理を行うと共に、第2層及び第3層の2段階でMgの拡散防止を図るため、各層の厚みがこの程度あれば、デバイス層側へのMg拡散を充分に抑えることができる。つまり、窒化物系半導体エピタキシャル基板及びこの上に半導体層をエピタキシャル成長させたデバイスを薄厚化することができる。
【0027】
また、本発明の製造方法において、前記第1層をエピタキシャル成長させる前に、前記GaN単結晶基板上に、アンドープの下地層をエピタキシャル成長させ、当該下地層上に前記第1層を形成し、前記下地層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなることが好適である。このような下地層を設けることで、第1層目以降のモフォロジーを平坦にすることができる。その結果、本発明の窒化物系半導体エピタキシャル基板を用いた半導体デバイスの特性を良好にすることができる。
【0028】
【発明の実施の形態】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。尚、同一要素には同一符号を用いるものとし、重複する説明は省略する。
【0029】
図1は、本実施形態の窒化物系半導体エピタキシャル基板10を模式的に示す側面図である。このエピタキシャル基板10は、GaN単結晶基板11と、この基板11上にエピタキシャル成長されたアンドープのu−GaN層(下地層)12と、このu−GaN層12上(つまり、GaN単結晶基板11の一側)にエピタキシャル成長されたMgドープの高抵抗GaN層(第1層)13と、高抵抗GaN層13の一側にエピタキシャル成長されたアンドープの高抵抗u−GaN層(第2層)14と、を備えている。このエピタキシャル基板10の上に、複数の半導体層からなるデバイス層を形成することで、FET(電界効果型トランジスタ)、HBT(ヘテロ接合バイポーラトランジスタ)及びHEMT(高電子移動度トランジスタ)等といった各種半導体デバイスが得られる。
【0030】
GaN単結晶基板11として、本実施形態ではその伝導性がn型のものを使用している。n型のGaN単結晶基板11は、例えば、該基板11をハイドライド気相成長法(HVPE法)で形成することで得られる。その際、いわゆるラテラル成長技術を利用することで、結晶性の良好なGaN単結晶基板を作製できる。GaN単結晶基板11は必要に応じて適切な方法で研磨され、その厚さは、例えば400μm〜500μm程度にされる。
【0031】
u−GaN層(下地層)12は、厚さ0.1μm〜1.0μm程度に形成される。u−GaN層12を設けることで、その後に成長させる層のモフォロジーを平坦にすることができる。尚、u−GaN層12は必ずしも設ける必要は無いが、高抵抗GaN層13以降の各層及びデバイス層の結晶性や平坦性を良好にするという観点から言えば、設けることが好ましい。
【0032】
高抵抗GaN層(第1層)13は、GaN本来のn型という伝導性を補償するMgがドーピングされており、高抵抗すなわち絶縁性になっている。高抵抗GaN層13の厚さは、0.1μm〜1.0μm程度である。
【0033】
高抵抗GaN層(第2層)14は、高抵抗GaN層13上に厚さ0.5μm〜5μm程度にエピタキシャル成長させられており、伝導性を補償する不純物が故意にドーピングされていないにもかかわらず、その比抵抗が高くなっている。具体的には、高抵抗GaN層14の比抵抗値は例えば900Ωcm以上とされ、この程度の絶縁性を有すれば、デバイス層側のGaN単結晶基板11への電流リークを充分抑制できる。このような層を形成する方法は、後述する。
【0034】
以上のような構成の窒化物系半導体エピタキシャル基板10によれば、次のような効果が得られる。すなわち、本実施形態では、Mgがドープされた高抵抗GaN層13が設けられているため、エピタキシャル基板10上に形成するデバイス層側からの電流がGaN単結晶基板11にリークすることを抑制できる。また、高抵抗GaN層13の上に形成されたアンドープの高抵抗GaN層14が障壁となって、高抵抗GaN層13のMgがデバイス層側に拡散する事態を抑制できる。しかも、この高抵抗GaN層14は絶縁性(上記のように比抵抗値は例えば900Ωcm以上)であるため、デバイス層からGaN単結晶基板11への電流リークを更に抑制することができる。
【0035】
また、本実施形態において、高抵抗GaN層14は、厚みが2.5μm以上あることが好ましい。本発明者らの実験により、高抵抗GaN層13にドーピングされたMgは、基板の厚さ方向(図中上方)に約2.5μm拡散することが判明した(実験結果は後述の実施例を参照)。従って、高抵抗GaN層14の厚さを2.5μm以上にすることで、デバイス層側へMgが拡散する事態をより効果的に抑制することができる。
【0036】
尚、u−GaN層(下地層)12、高抵抗GaN層(第1層)13、及び高抵抗GaN層(第2層)14は、GaNに限らず、AlxGayIn1-x-yN(y>0)で特定されるAlGaN、InGaN、AlInGaN等にすることができる。
【0037】
図2は、図1に示したエピタキシャル基板10を用いたHEMT(High Electron Mobility Transistor)30を模式的に示す側面図である。
【0038】
HEMT30は、エピタキシャル基板10及びデバイス層50で構成された本実施形態のHEMT用基板60に、ゲート電極55、ソース電極56、及びドレイン電極57を設けることで構成されている。デバイス層50は、エピタキシャル基板10上に形成されたu−GaNからなるチャネル層51と、このチャネル層51上に形成された電子供給層52と、から構成されている。ゲート電極55は例えばAuで形成され、ソース電極56及びドレイン電極57は例えばTi/Alで形成することができる。HEMT70を作動させると、高純度のチャネル層51の上層部に2次元電子ガス層が形成され、電子の高速移動が実現する。
【0039】
このようなHEMT用基板60及びHEMT70では、上記の如きエピタキシャル基板10を利用しているため、該基板10のMgがチャネル層51に拡散する事態を抑制することができる。これにより、チャネル層51の純度を高い値に保持でき、HEMT30において高い電子移動速度を実現することができる。
【0040】
次に、図3のフローチャートを参照して、図1に示した窒化物系半導体エピタキシャル基板10の製造方法を説明する。
【0041】
本実施形態の製造方法は、概略、以下の工程(A)〜(F)を経る。
(A)まず、GaN単結晶基板11を準備する(S101)。
(B)GaN単結晶基板11をOMVPE装置内に設置する。そして、GaN単結晶基板11に熱処理を施し、基板表面を平坦化する(S102)。
(C)GaN単結晶基板11上にu−GaN層12をエピタキシャル層させる(S103)。
(D)u−GaN層12上に、Mgドープされた高抵抗GaN層13を形成する(S104)。
(E)成長途中の基板を成長炉から一旦取り出し、成長炉をベーキングする(S105)。
(F)高抵抗GaN層13上に、アンドープで絶縁性の高抵抗GaN層14を形成する(S106)。
【0042】
以下、各工程を説明する。
【0043】
まず、(A)のGaN単結晶基板11を準備する工程(S101)を説明する。GaN単結晶基板11は、公知の様々な手法で形成することができる。例えば、国際公開第99/23693号パンフレット等に示すように、開口が形成されたSiO2マスクを利用したいわゆるラテラル成長によってGaN単結晶基板11を形成すれば、該基板11は、欠陥が極めて少ないものとなる。そして、成長させたGaN単結晶基板11を研磨剤によって表面研磨し、純水などを用いて液体洗浄する。
【0044】
次に、(B)の熱処理工程(S102)を説明する。まず、上記のようにして準備したGaN単結晶基板11を、図4に模式的に示すOMVPE装置20にセットする。OMVPE装置20は、OMVPE法によって窒化ガリウム系半導体をエピタキシャル成長させるものであるが、該エピタキシャル成長に先立って、この装置内において基板11に熱処理を施す。
【0045】
OMVPE装置20は、基板11の表面に対して垂直方向から原料ガスを噴射するように構成された縦型の成長炉22を備えている。この成長炉22は、原料ガスやキャリアガスが供給される原料供給管21a〜21eと、成長後の残余ガスを排気する排気管23oと、複数個の基板11が設置される試料台32と、下方から試料台32を加熱するヒータ33とから主として構成されている。また、成長炉22の内部上方には水冷ジャケット34が設けられており、このジャケットにより、原料ガスが加熱されて基板11に到達する前に反応してしまうのを防ぐことができる。
【0046】
成長炉22の下方には、試料台32を回転させる駆動機構40が設けられており、駆動機構40は、モータ41と、モータ41の回転がベルト42を通じて伝達される回転軸43と、を備える。回転軸43は、磁性流体シール44を通して成長炉22内に導入されており、その上端は試料台32の底面に接続されている。回転軸43の周囲に磁性流体シール44を設けることで、回転軸43が挿通された成長炉22の貫通孔が密閉されている。試料台32は、カーボンにSiCコートしたものを使用することができ、駆動機構40によって例えば約1000rpmで高速回転させられる。
【0047】
そして、このようなOMVPE装置20内でGaN単結晶基板11に熱処理を施すにあたっては、例えばNH3を11slm、H2あるいはN2を5slm供給しながら、基板温度を約1020℃とし、成長炉内の圧力を約26.7kPaとして15分間程度保持する。このような熱処理工程を経ることで、基板11の表面に残存している研磨傷等が除去され、表面が平坦化される。
【0048】
次に、上記(C)のGaN単結晶基板11上にu−GaN層12をエピタキシャル成長させる過程(S103)を説明する。(B)の熱処理工程を終えた後、基板11表面の汚染を防ぐために、基板11を成長炉22から取り出さずにそのままエピタキシャル成長を開始することが好ましい。
【0049】
u−GaN層12をエピタキシャル成長させるにあたっては、上記の熱処理後に基板温度を約1000℃まで低下させ、成長炉内の圧力を約26.7kPa(200Torr)とし、Gaを含むIII族原料ガスとしてのトリメチルガリウム(TMG)、このトリメチルガリウムを基板11に向けて輸送する水素ガス(H2)、及びアンモニアガス(NH3)を成長炉22内に供給する。
【0050】
次に、上記(D)のMgドープされた高抵抗GaN層13を形成する過程(S104)を説明する。基板温度を約1020℃、成長炉内の圧力を約26.7kPa(200Torr)とし、アンモニアガスを11slm、トリメチルガリウムを175μmol/min、伝導性補償ドーピングとしてのビスシクロペンタンジエニルマグネシウム(Cp2Mg)を4.5μmol/min、成長炉22内に供給する。尚、伝導性補償用のドーピングガスとしては、CP2Mgの代わりに、メチルシクロペンタジエニルマグネシウムや、エチルシクロペンタジエニルマグネシウム等のアルキル化シクロペンタジエニルマグネシウムを用いてもよい。
【0051】
尚、u−GaN層12上に形成する第1層としての高抵抗GaN層13は、p型の伝導性を有するようにしてもよい。この場合は、成長後にN2雰囲気中や空気中等の水素フリー雰囲気中で、600〜800℃での熱処理を行えばよい。Mgドープされた第1層がp型伝導性の場合は、デバイス層50側の電子にとっては障壁となるため、GaN単結晶基板11側への電流リークを抑制することができる。
【0052】
次に、上記(E)の成長炉をベーキングする過程(S105)を説明する。高抵抗GaN層13を形成するにあたり、CP2Mg等をドーパント源として使用するが、CP2Mgは成長炉22内の壁面や試料台32等の各種部材に吸着もしくは堆積しやすい傾向がある。また、成長炉壁面や各種部材に吸着もしくは堆積したCP2MgとGaN成長時に供給されるNH3との中間生成物が高温に加熱されると、Mgが放出しやすい。そこで、高抵抗GaN層13を形成した後、製造途中の基板を成長炉22から取り出した状態で成長炉22をベーキングすることで、Mgの放出源が除去されて、その後にエピタキシャル成長する層の純度を高くすることができる。
【0053】
次に、上記(F)の高抵抗GaN層14を形成する過程(S106)を説明する。高抵抗GaN層14をエピタキシャル成長させるにあたっては、例えば基板温度を約1020℃、成長炉内の圧力を約26.7kPa(200Torr)とし、Gaを含むIII族原料ガスとしてのトリメチルガリウム(TMG)、このトリメチルガリウムを基板11に向けて輸送する水素ガス(H2)、及びアンモニアガス(NH3)を成長炉22内に供給する。
【0054】
この際、本実施形態では、トリメチルガリウムのモル濃度に対するアンモニアガスのモル濃度の比(すなわち、「V/III比」)の値が1875以上になるように、ガス流量を調節する。例えば、アンモニアガスの流量を11slmとし、トリメチルガリウムの流量を262μmol/minとすれば、V/III比は1875となる。V/III比を1875以上にすることで、伝導性を補償する故意のドーピングをすることなく、比抵抗値が900Ωcm以上という絶縁性のGaN層を得ることができる。
【0055】
また、第2層としての高抵抗GaN層をInGaN層とする場合は、例えば、III族原料ガスとしてトリメチルガリウム(TMG)及びトリメチルインジウム(TMI)を成長炉22に供給し、トリメチルガリウム及びトリメチルインジウムのモル濃度の総量に対するアンモニアガスのモル濃度の比の値を1875以上にすれば、伝導性補償ドーピングをすることなく、絶縁性のInGaN層を得られる。
【0056】
一方、III族原料ガスとしてトリメチルガリウム及びトリメチルアルミニウム(TMA)を成長炉22に供給し、トリメチルガリウム及びトリメチルアルミニウムのモル濃度の総量に対するアンモニアガスのモル濃度の比の値を1875以上にすれば、伝導性補償ドーピングをすることなく、比抵抗の高いAlGaN層を得られる。
【0057】
以上の過程を経ることにより、デバイス層50側とGaN単結晶基板11との電気絶縁性を確保でき、且つ、伝導性制御用のMgがデバイス層50側に拡散することを抑制できるエピタキシャル基板10が得られる。
【0058】
次に、図5を参照して、本発明の他の実施形態を説明する。本実施形態では、高抵抗GaN層14を形成した後に、基板を取り出した状態で成長炉22を再びベーキングする。これにより、成長炉22内における残留Mgを再度除去する。その後、高抵抗GaN層14と同様の方法により、高抵抗GaN層(第3層)15をエピタキシャル成長する。このような手法を採った場合、高抵抗GaN層14から高抵抗GaN層15へ拡散するMgの濃度は、高抵抗GaN層13から高抵抗GaN層14に拡散したMgの濃度よりも低くなる。従って、このようにして得られた窒化物系半導体エピタキシャル基板10は、その表面におけるMg濃度が極めて低くなっている。
【0059】
また、このような製造過程を経る場合は、高抵抗GaN層14及び高抵抗GaN層15を薄厚にすることができる。すなわち、高抵抗GaN層14及び高抵抗GaN層15それぞれの形成前にベーキングによる残留Mgの除去処理を行うと共に、これら2層が障壁となってMgの拡散防止を図るため、各層の薄厚化を実現することができる。具体的には、高抵抗GaN層14及び高抵抗GaN層15がそれぞれ0.5μm以上あれば、デバイス層へのMgの拡散を充分に抑制することができる。また、高抵抗GaN層14及び高抵抗GaN層15を薄くすることで、HEMT70等のデバイス全体を薄厚化することができる。
【0060】
【実施例】
次に、実施例に基づいて本発明の効果を具体的に説明する。
【0061】
[アンドープの高抵抗GaN層]
ドーピングをすることなく絶縁性の高抵抗GaN層が得られる実験を行った。これについて、比較例と対比しつつ説明する。
【0062】
実施例では、V/III比と基板11上にエピタキシャル成長させたGaN層の比抵抗値との関係を求める実験を行った。また、高抵抗GaN層の比抵抗を求めるにあたっては、図6に示す試験ウエハ80を作製した。この試験ウエハ80は、n型伝導性のGaN単結晶基板11の上に、まず、Mgドーピングによって抵抗値が高められた第1エピタキシャル成長層72を形成し、その後、第2エピタキシャル成長層(図1でいう高抵抗GaN層14)をエピタキシャル成長させたものである。第1エピタキシャル成長層72は、GaN単結晶基板11と第2エピタキシャル成長層74(高抵抗GaN層)との絶縁性を確保し、第2エピタキシャル成長層74の比抵抗を測定可能にするために設けたものである。以下、詳説する。
【0063】
まず、n型伝導性のGaN単結晶基板11を図4に示したOMVPE装置20にセットし、表1に示す条件で、前処理として熱処理を行った。
【表1】
【0064】
次に、基板温度を1000℃、成長炉内の圧力を約26.7kPa(200Torr)とし、アンモニアガスを11slm、トリメチルガリウムを175μmol/min、伝導性補償ドーピングとしてのビスシクロペンタンジエニルマグネシウム(Cp2Mg)を4.5μmol/min、成長炉22内に供給した。これにより、GaN単結晶基板11上に厚さ0.4μmの第1エピタキシャル成長層72を形成した。この第1エピタキシャル成長層72の形成までは、後述の各実施例及び比較例において同様である。
【0065】
次いで、成長炉内に付着したドーパントとしてのMgが第2エピタキシャル成長層74に混入するのを防止するために、一旦、ウエハを成長炉22から取り出し、炉内を高温にして残留Mgを除去した。
【0066】
次に、基板温度を1000℃、成長炉内の圧力を約26.7kPa(200Torr)とし、伝導性補償ドーピングを供給せずに、第2エピタキシャル成長層(高抵抗GaN層)74を形成した。表1に示すように、第2エピタキシャル成長層は、アンモニアガスの供給量を11slmとして一定にする一方、トリメチルガリウムの流量を175〜491μmol/minの範囲で変えて、合計5パターンのV/III比で実験を行った。
【0067】
そして、形成した第2エピタキシャル成長層74の比抵抗は、いわゆる4端針法で測定した。測定した比抵抗値を、表2及び図7に示す。
【0068】
比較例1では、トリメチルガリウムの流量を491μmol/minとし、V/III比を1000とした。尚、比較例1のV/III比は、アンモニアガスの流量の単位を「slm」としていることを考慮し、11/22.4/(491×10-6)という演算により求まる。また、比較例2では、トリメチルガリウムの流量を393μmol/minとし、V/III比を1250としている。これらの比較例1,2においては、表2及び図7に示すように、比抵抗はそれぞれ1.1,1.3Ωcmと小さいことが判明した。このような比抵抗値では、デバイス層とGaN単結晶基板との絶縁性を確保することはできない。
【0069】
実施例1では、トリメチルガリウムの流量を262μmol/minとし、V/III比を1875とした。実施例2では、トリメチルガリウムの流量を210μmol/minとし、V/III比を2337とした。実施例3では、トリメチルガリウムの流量を175μmol/minとし、V/III比を2800とした。表2及び図7に示すように、これらの実施例1〜3において比抵抗はそれぞれ900,1300,2300Ωcmとなっており、第2エピタキシャル成長層74は、デバイス層とGaN単結晶基板11との絶縁性を確保するのに充分な比抵抗を有することが判明した。
【表2】
以上のように、本実施例より、V/III比を1875以上にすることで、伝導性補償ドーピングをしなくても、比抵抗が900Ωcm以上の高抵抗GaN層を得られることが検証された。
【0070】
[Mgの拡散抑制]
次に、Mgドープの高抵抗GaN層(第1層)上にアンドープで絶縁性の高抵抗GaN層(第2層)を設けることが、デバイス層側へのMg拡散防止に有効である点を検証した。
【0071】
まず、実施例4として、基板上に、アンドープの下地層としてのGaN層、Mgをドープした高抵抗GaN層、及びアンドープの高抵抗GaN層をこの順で積層して、エピタキシャル基板を得た。次いで、このエピタキシャル基板上に、HEMTのチャネル層に相当するアンドープのGaN層を形成した。
【0072】
より詳しく説明すると、まず、基板としては、GaN単結晶基板ではなく、サファイア基板を用いた。サファイア基板を用いた場合、GaN単結晶基板を用いた場合と比較して成長層の結晶性は劣るものの、Mgのデバイス層側への拡散の程度には影響を及ぼさない。この基板を水素雰囲気中1000℃でベーキングした後、基板温度を500℃まで下げてGaNバッファ層を成長させた。その後、基板温度を1000℃まで昇温させ、厚さ約1.0μmのアンドープのGaN層を形成した。
【0073】
更に、Mgドープの高抵抗GaN層を厚さ約0.3μm成長させた後、基板を成長炉から一旦取り出し、成長炉を水素雰囲気中において1050℃で1時間ベーキングした。その後、V/III比を2800としてアンドープの高抵抗GaN層を厚さ約3.0μmで形成し、エピタキシャル基板を得た。続いて、このエピタキシャル基板に、HEMTのチャネル層に相当するアンドープGaN層を厚さ約3.2μmで形成した。
【0074】
一方、比較例3として、GaN単結晶基板に、アンドープの下地層としてのGaN層及びMgドープの高抵抗GaN層を形成してエピタキシャル基板を作製し、該エピタキシャル基板にチャネル層に相当するアンドープGaN層を形成した。つまり、MgドープGaN層からのMg拡散を防止するためのアンドープの高抵抗GaN層を設けることなく、デバイス層を積層した。
【0075】
より詳しくは、GaN単結晶基板を、水素とNH3の混合雰囲気中において1020℃でアニールした後、アンドープGaN層を約0.45μm成長させた。更に、Mgドープの高抵抗GaN層を約0.45μm成長させ、エピタキシャル基板を得た。その後、基板を一旦取り出して、成長炉を水素雰囲気中1050℃で1時間ベーキングした。更に、エピタキシャル基板に、チャネル層に相当するアンドープのGaN層を約2.75μm成長させた。
【0076】
そして、実施例4及び比較例3について、それぞれSIMS(二次イオン質量分析法)によってMgの濃度分布を求めた。図8に、実施例4のプロファイルを示し、図9に、比較例3のプロファイルを示す。
【0077】
図8から判るように、実施例4では、アンドープの高抵抗GaN層が障壁となり、Mgドープされた高抵抗GaN層からチャネル層へのMgの拡散が充分に抑えられている。また、Mgドープの高抵抗GaN層からMgは基板の厚さ方向に2.5μm程度拡散し、MgドープGaN層からそれ以上遠い領域においては、検出限界(1×1014cm-3)以下の濃度まで減少した。尚、Mgが2.5μm程度拡散することを考慮すれば、上述したように、アンドープの高抵抗GaN層の厚さを2.5μm以上にすればチャネル層へのMg拡散をより効果的に抑制し得ることが判る。
【0078】
一方、図9から判るように、アンドープの高抵抗GaN層を設けない場合は、チャネル層におけるMg濃度は高い値になっている。チャネル層の表面付近においても、Mg濃度は、7×1015cm-3程度に達していた。
【0079】
本実験により、Mgドープの高抵抗GaN層(第1層)上にアンドープで絶縁性の高抵抗GaN層(第2層)を設けることが、デバイス層側へのMg拡散防止に有効なことが立証された。
【0080】
【発明の効果】
以上説明したように、本発明の窒化物系半導体エピタキシャル基板及びHEMT用基板によれば、デバイス層側とGaN単結晶基板との電気絶縁性を確保できるとともに、伝導性制御用のMgがデバイス層側に拡散することを抑制できる。
【図面の簡単な説明】
【図1】本発明に係る窒化物系半導体エピタキシャル基板を模式的に示す側面図である。
【図2】図1に示すエピタキシャル基板を用いたHEMTを示す図である。
【図3】本発明に係る窒化物系半導体エピタキシャル基板の製造方法を示すフローチャートである。
【図4】窒化物系半導体エピタキシャル基板を作製するOMVPE装置を示す図である。
【図5】本発明に係る窒化物系半導体エピタキシャル基板の他の形態を示す図である。
【図6】 V/III比とGaN層の比抵抗との関係を求める実施例で用いた試験ウエハを示す図である。
【図7】実施例におけるV/III比と比抵抗との関係を示すグラフである。
【図8】本発明の一実施例によるMg濃度分布を示すプロファイルである。
【図9】比較例によるMg濃度分布を示すプロファイルである。
【符号の説明】
10…窒化物系半導体エピタキシャル基板、11…GaN単結晶基板、12…u−GaN層(下地層)、13…高抵抗GaN層(第1層;Mgドープ)、14…高抵抗GaN層(第2層;アンドープ)、15…高抵抗GaN層(第3層;アンドープ)、20…OMVPE装置、22…成長炉、32…試料台、50…デバイス層、51…チャネル層、52…電子供給層、60…HEMT用基板、80…試験ウエハ。
Claims (15)
- GaN単結晶基板と、
前記GaN単結晶基板の一側にエピタキシャル成長させられた、Mgがドープされた第1層と、
前記第1層の一側にエピタキシャル成長させられた、アンドープの絶縁性の第2層と、
を備え、
前記第1層及び前記第2層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、
前記第2層は、厚みが2.5μm以上であり、
前記第2層上にGaNからなるチャネル層が形成されることを特徴とする窒化物系半導体エピタキシャル基板。 - 前記GaN単結晶基板と前記第1層との間に、アンドープの下地層を更に備え、
前記下地層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなることを特徴とする請求項1記載の窒化物系半導体エピタキシャル基板。 - GaN単結晶基板と、
前記GaN単結晶基板の一側にエピタキシャル成長させられた、Mgがドープされた第1層と、
前記第1層の一側にエピタキシャル成長させられた、アンドープの絶縁性の第2層と、
前記GaN単結晶基板と前記第1層との間に、アンドープの下地層と、
を備え、
前記第1層、前記第2層及び前記下地層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、
前記下地層の厚さは、0.1μm〜1.0μmであり、
前記第2層上にGaNからなるチャネル層が形成されることを特徴とする窒化物系半導体エピタキシャル基板。 - 前記第2層は、比抵抗が900Ωcm以上であることを特徴とする請求項1〜請求項3のうち何れか一項記載の窒化物系半導体エピタキシャル基板。
- 前記第1層は、p型の伝導性を有することを特徴とする請求項1〜請求項4のうち何れか一項記載の窒化物系半導体エピタキシャル基板。
- 請求項1〜請求項5のうち何れか一項記載の窒化物系半導体エピタキシャル基板と、
前記窒化物系半導体エピタキシャル基板上に形成されたチャネル層と、
前記チャネル層上に形成された電子供給層と、
を備え、
前記チャネル層はGaNからなり、
前記電子供給層はAlGaNからなることを特徴とするHEMT用基板。 - GaN単結晶基板と、前記GaN単結晶基板の一側にエピタキシャル成長させられた、Mgがドープされた第1層と、前記第1層の一側にエピタキシャル成長させられた、アンドープの絶縁性の第2層と、を備える窒化物系半導体エピタキシャル基板と、
前記窒化物系半導体エピタキシャル基板上に形成されたチャネル層と、
前記チャネル層上に形成された電子供給層と、
を備え、
前記第1層及び前記第2層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、
前記チャネル層はGaNからなり、
前記電子供給層はAlGaNからなることを特徴とするHEMT用基板。 - 成長炉内で、GaN単結晶基板の一側に、Mgがドープされた第1層をエピタキシャル成長させるステップと、
前記第1層の一側に、アンドープの絶縁性の第2層をエピタキシャル成長させるステップと、
を含み、
前記第1層及び前記第2層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、
前記第1層を成長させた後に、前記成長炉から成長途中の基板を取り出した状態で前記成長炉をベーキングし、その後、前記第2層をエピタキシャル成長させることを特徴とする窒化物系半導体エピタキシャル基板の製造方法。 - 前記第2層を成長させた後に、前記成長炉から基板を取り出した状態で前記成長炉をベーキングするステップと、
前記第2層上に、アンドープの絶縁性の第3層をエピタキシャル成長させるステップと、
を更に含み、
前記第3層はGaNからなることを特徴とする請求項8記載の窒化物系半導体エピタキシャル基板の製造方法。 - 成長炉内で、GaN単結晶基板の一側に、Mgがドープされた第1層をエピタキシャル成長させるステップと、
前記第1層の一側に、アンドープの絶縁性の第2層をエピタキシャル成長させるステップと、
前記第2層を成長させた後に、前記成長炉から基板を取り出した状態で前記成長炉をベーキングするステップと、
前記第2層上に、アンドープの絶縁性の第3層をエピタキシャル成長させるステップと、
を含み、
前記第1層及び前記第2層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、
前記第3層はGaNからなることを特徴とする窒化物系半導体エピタキシャル基板の製造方法。 - 前記第2層の厚みを0.5μm以上にすることを特徴とする請求項9又は請求項10記載の窒化物系半導体エピタキシャル基板の製造方法。
- 前記第3層の厚みを0.5μm以上にすることを特徴とする請求項9〜請求項11のうち何れか一項記載の窒化物系半導体エピタキシャル基板の製造方法。
- 前記第1層をエピタキシャル成長させる前に、前記GaN単結晶基板上に、アンドープの下地層をエピタキシャル成長させ、当該下地層上に前記第1層を形成し、
前記下地層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなることを特徴とする請求項8〜請求項12のうち何れか一項記載の窒化物系半導体エピタキシャル基板の製造方法。 - 成長炉内で、GaN単結晶基板の一側に、Mgがドープされた第1層をエピタキシャル成長させるステップと、
前記第1層の一側に、アンドープの絶縁性の第2層をエピタキシャル成長させるステップと、
を含み、
前記第1層をエピタキシャル成長させる前に、前記GaN単結晶基板上に、アンドープの下地層をエピタキシャル成長させ、当該下地層上に前記第1層を形成し、
前記第1層、前記第2層及び前記下地層は、GaN、AlGaN、InGaN、AlInGaNのいずれかからなり、
前記下地層の厚さは、0.1μm〜1.0μmであり、
前記第2層上にGaNからなるチャネル層が形成されることを特徴とする窒化物系半導体エピタキシャル基板の製造方法。 - Gaを含むIII族原料ガスのモル濃度に対する、アンモニアガスのモル濃度の比の値を1875以上に保ちながら、前記III族原料ガス及び前記アンモニアガスを前記成長炉内に供給することで、絶縁性の前記第2層をエピタキシャル成長させることを特徴とする請求項8〜請求項14のうち何れか一項記載の窒化物系半導体エピタキシャル基板の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SG200302200-1A SG135924A1 (en) | 2003-04-02 | 2003-04-02 | Nitride-based semiconductor epitaxial substrate, method of manufacturing the same, and hemt substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004311913A JP2004311913A (ja) | 2004-11-04 |
JP4200049B2 true JP4200049B2 (ja) | 2008-12-24 |
Family
ID=33476165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003158143A Expired - Fee Related JP4200049B2 (ja) | 2003-04-02 | 2003-06-03 | 窒化物系半導体エピタキシャル基板、その製造方法、及びhemt用基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4200049B2 (ja) |
SG (1) | SG135924A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303475A (ja) * | 2005-03-23 | 2006-11-02 | Nichia Chem Ind Ltd | 電界効果トランジスタ |
JP2007005764A (ja) * | 2005-05-27 | 2007-01-11 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP5064824B2 (ja) * | 2006-02-20 | 2012-10-31 | 古河電気工業株式会社 | 半導体素子 |
JP2007335484A (ja) * | 2006-06-13 | 2007-12-27 | Mitsubishi Cable Ind Ltd | 窒化物半導体ウェハ |
JP2008021756A (ja) * | 2006-07-12 | 2008-01-31 | Toyota Motor Corp | Iii族窒化物半導体装置 |
JP2008091488A (ja) * | 2006-09-29 | 2008-04-17 | Rohm Co Ltd | 窒化物半導体製造方法 |
JP2008153285A (ja) * | 2006-12-14 | 2008-07-03 | Rohm Co Ltd | 窒化物半導体装置および窒化物半導体製造方法 |
CN101611471B (zh) * | 2007-02-16 | 2012-10-31 | 住友化学株式会社 | 场效应晶体管用外延基板 |
JP4920519B2 (ja) * | 2007-07-26 | 2012-04-18 | 株式会社豊田中央研究所 | 窒化物半導体装置とその製造方法 |
JP2010182993A (ja) * | 2009-02-09 | 2010-08-19 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
WO2010118101A1 (en) * | 2009-04-08 | 2010-10-14 | Efficient Power Conversion Corporation | Dopant diffusion modulation in gan buffer layers |
JP5562579B2 (ja) | 2009-05-12 | 2014-07-30 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板の作製方法 |
JP2011228442A (ja) * | 2010-04-19 | 2011-11-10 | Hitachi Cable Ltd | 窒化物系半導体ウエハ及び窒化物系半導体デバイス |
CN103003931B (zh) * | 2010-07-29 | 2016-01-13 | 日本碍子株式会社 | 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法 |
JP6024075B2 (ja) * | 2010-07-30 | 2016-11-09 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
JP6223075B2 (ja) * | 2012-10-09 | 2017-11-01 | キヤノン株式会社 | 発光素子の製造方法及び発光素子 |
JP6263498B2 (ja) * | 2015-05-21 | 2018-01-17 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
JP6217719B2 (ja) * | 2015-09-07 | 2017-10-25 | 富士電機株式会社 | 窒化ガリウム半導体装置の製造方法 |
JP6786307B2 (ja) * | 2016-08-29 | 2020-11-18 | 株式会社ニューフレアテクノロジー | 気相成長方法 |
JP6950185B2 (ja) | 2017-01-12 | 2021-10-13 | 三菱電機株式会社 | 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ |
JP7398968B2 (ja) | 2020-01-20 | 2023-12-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP7261196B2 (ja) * | 2020-04-06 | 2023-04-19 | 株式会社東芝 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5656832A (en) * | 1994-03-09 | 1997-08-12 | Kabushiki Kaisha Toshiba | Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness |
US5831277A (en) * | 1997-03-19 | 1998-11-03 | Northwestern University | III-nitride superlattice structures |
-
2003
- 2003-04-02 SG SG200302200-1A patent/SG135924A1/en unknown
- 2003-06-03 JP JP2003158143A patent/JP4200049B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
SG135924A1 (en) | 2007-10-29 |
JP2004311913A (ja) | 2004-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4200049B2 (ja) | 窒化物系半導体エピタキシャル基板、その製造方法、及びhemt用基板 | |
US5432808A (en) | Compound semicondutor light-emitting device | |
JP3866540B2 (ja) | 窒化物半導体素子およびその製造方法 | |
JP5099008B2 (ja) | SiC基板を用いた化合物半導体装置とその製造方法 | |
TW201145584A (en) | Process for production of nitride semiconductor element, nitride semiconductor light-emitting element, and light-emitting device | |
US20100084742A1 (en) | Method for manufacturing semiconductor epitaxial crystal substrate | |
US8125001B2 (en) | Method for manufacturing gallium oxide based substrate, light emitting device, and method for manufacturing the light emitting device | |
WO2000057460A1 (fr) | PROCEDE DE CROISSANCE DE CRISTAUX SEMICONDUCTEURS COMPOSES DE GaN, ET SUBSTRAT DE SEMICONDUCTEUR | |
JP3612985B2 (ja) | 窒化ガリウム系化合物半導体素子及びその製造方法 | |
JP2016058693A (ja) | 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法 | |
JPH09134878A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
JPH06326416A (ja) | 化合物半導体素子 | |
WO2010100699A1 (ja) | 窒化物半導体の結晶成長方法および半導体装置の製造方法 | |
TWI699462B (zh) | Iii族氮化物半導體基板的製造方法 | |
JP2006004970A (ja) | 窒化物半導体薄膜の作製方法 | |
CN114250510A (zh) | 一种用于氮化镓基射频器件的外延结构及其制备方法 | |
JP2003178976A (ja) | 半導体装置およびその製造方法 | |
WO2012029216A1 (ja) | 化合物半導体の製造方法 | |
WO2011070760A1 (ja) | 半導体素子の製造方法 | |
JP2007103955A (ja) | 窒化物半導体素子および窒化物半導体結晶層の成長方法 | |
KR102513206B1 (ko) | Ⅲ족 질화물 반도체 기판의 제조 방법 | |
JP2005210091A (ja) | Iii族窒化物半導体素子およびそれを用いた発光素子 | |
JP3785059B2 (ja) | 窒化物半導体の製造方法 | |
JPH1075018A (ja) | 半導体の製造方法及び半導体発光素子 | |
JP4137223B2 (ja) | 化合物半導体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081006 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |