JP4195154B2 - 位置検出装置及び演算処理装置 - Google Patents
位置検出装置及び演算処理装置 Download PDFInfo
- Publication number
- JP4195154B2 JP4195154B2 JP24650899A JP24650899A JP4195154B2 JP 4195154 B2 JP4195154 B2 JP 4195154B2 JP 24650899 A JP24650899 A JP 24650899A JP 24650899 A JP24650899 A JP 24650899A JP 4195154 B2 JP4195154 B2 JP 4195154B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- phase error
- data
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
- G01D5/24471—Error correction
- G01D5/24476—Signal processing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
- G01D5/24409—Interpolation using memories
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
- G01D5/245—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains using a variable number of pulses in a train
- G01D5/2454—Encoders incorporating incremental and absolute signals
- G01D5/2455—Encoders incorporating incremental and absolute signals with incremental and absolute tracks on the same encoder
- G01D5/2457—Incremental encoders having reference marks
Description
【０００１】
【発明の属する技術分野】
本発明は、相対移動をする２部材の移動位置を検出する位置検出装置及び位置検出に用いられる演算処理装置に関するものである。
【０００２】
【従来の技術】
従来より、相対移動をする２部材の移動位置を検出する位置検出装置が知られている。この位置検出装置は、一定の波長で信号レベルが変動する周期信号が一定方向に沿って記録されたスケールと、このスケールに記録された周期信号を検出するヘッド部と、ヘッド部から検出された周期信号の信号処理をして位置情報を出力する演算処理部とを備えて構成される。スケール及びヘッド部は、相対移動する２部材の可動部と基準部とに取り付けられる。位置検出装置では、ヘッド部が、２部材の相対移動に応じて、信号レベルが変動する周期信号をスケール検出して、この検出した周期信号を演算処理部に供給する。演算処理部は、ヘッド部が検出した周期信号に基づき、２部材の相対移動位置を示す位置情報を出力する。このような位置検出装置では、スケールに記録された周期信号の記録波長をさらに内挿して高い分解能で位置検出を行うため、検出した周期信号を極座標変換して角度信号を生成し、この角度信号を用いて位置情報を生成していた。
【０００３】
極座標変換して得られる角度信号は、図３１に示すように、０°〜３６０°の角度範囲の信号を何周にも亘って繰り返すモジュロ位相の信号となる。従来の位置検出装置では、この角度信号を用いることにより、演算処理や内挿処理等が簡易に行うことができ、効率的に処理を行うことができた。
【０００４】
【発明が解決しようとする課題】
ところで、従来の位置検出装置では、ヘッド部による検出ノイズ、Ａ／Ｄ変換時の量子化ノイズ、極座標変換時の量子化ノイズ等の内部ノイズを除去するため、ローパスフィルタを設ける必要があった。しかしながら、角度信号に対して直接ローパスフィルタをかけた場合、正確にフィルタリングを行うことができなかった。例えば、３６０°から０°にジャンプしている部分を平滑化すると、ローパスフィルタが３６０°から０°への角度変動とみなしてしまうため、その出力が、図３２に示すように、反対の１８０°近傍の値となってしまっていた。
【０００５】
従って、従来の位置検出装置では、角度信号を０°から３６０°まで繰り返す信号とせず、３６０°より大きい角度も出力するような信号に変換してフィルタリングを行うか、或いは、極座標変換前の周期信号に対してフィルタリングを行っていた。しかしながら、角度信号を３６０°より大きい角度も表現できるような信号に変換する場合には、非常に大きな演算テーブルが必要となり、演算効率が悪くまたコストも高くなってしまっていた。また、極座標変換前の周期信号に対してフィルタリングを行った場合には、極座標変換後に発生するノイズを除去することができず、高い精度の位置情報を得ることができなかった。
【０００６】
本発明は、このような実情を鑑みてなされたものであり、位置信号を極座標変換をして得られた角度信号に対してノイズ成分を除去することができる位置検出装置、及び、角度信号に対してノイズ成分を除去することができる演算処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明にかかる位置検出装置は、周期信号からなる位置信号が記録された記録媒体と、上記位置信号の記録方向に沿って上記記録媒体に対して相対移動し、上記位置信号を検出する第１の検出ヘッドと、上記位置信号の記録方向に上記第１の検出ヘッドから所定距離離間して設けられ、上記第１の検出ヘッドと連動して上記記録媒体に対して相対移動し、上記位置信号を検出する第２の検出ヘッドとからなる検出部と、上記第１の検出ヘッド及び上記第２の検出ヘッドが検出した位置信号を、１周期内における上記記録媒体と上記検出部との相対位置を角度で示す角度信号に変換する極座標変換部と、上記極座標変換部から出力された上記角度信号の高域成分を除去するローパスフィルタと、上記ローパスフィルタにより高域成分が除去された上記角度信号に基づき、上記記録媒体と上記検出部との相対位置情報を出力する出力部とを備える。
【０００８】
この位置検出装置では、極座標変換を行って得られた角度信号に対して、ローパスフィルタリングを行う。
【０００９】
また、本発明にかかる位置検出装置は、上記ローパスフィルタが、周波数制御信号に基づき周波数が制御された周期信号を出力する周波数制御発振器と、上記極座標変換部から出力された角度信号と上記周波数制御発振器から出力された周期信号との位相を比較して位相誤差を出力する位相比較器と、上記位相比較器から出力された位相誤差を積分して速度偏差を出力する積分器と、上記積分器から出力された速度偏差と上記位相比較器から出力された位相誤差とを加算して上記周波数制御信号を生成する加算器とを有し、さらに、上記周波数制御発振器が、上記周波数制御信号に基づき、上記位相誤差が０となるように上記周期信号の周波数を制御し、この周期信号を高域成分が除去された上記角度信号として出力することを特徴とする。
【００１０】
この位置検出装置では、ローパスフィルタが、入力された角度信号と出力する角度信号との位相誤差を求め、この位相誤差が０となるような周波数の角度信号を出力する。
【００１１】
本発明にかかる演算処理装置は、第１の周期信号及び上記第１の周期信号と位相が異なる第２の周期信号を、上記第１の周期信号及び第２の周期信号の１周期内の角度を示す角度信号に変換する極座標変換部と、上記極座標変換部から出力された上記角度信号の高域成分を除去するローパスフィルタと、上記ローパスフィルタにより高域成分が除去された上記角度信号に基づき、上記第１の周期信号及び第２の周期信号が示す位置情報を出力する出力部とを備える。
【００１２】
この演算処理装置では、極座標変換を行って得られた角度信号に対して、ローパスフィルタリングを行う。
【００１３】
また、本発明にかかる演算処理装置は、上記ローパスフィルタが、周波数制御信号に基づき周波数が制御された周期信号を出力する周波数制御発振器と、上記極座標変換部から出力された角度信号と上記周波数制御発振器から出力された周期信号との位相を比較して位相誤差を出力する位相比較器と、上記位相比較器から出力された位相誤差を積分して速度偏差を出力する積分器と、上記積分器から出力された速度偏差と上記位相比較器から出力された位相誤差とを加算して上記周波数制御信号を生成する加算器とを有し、上記周波数制御発振器が、上記周波数制御信号に基づき、上記位相誤差が０となるように上記周期信号の周波数を制御し、この周期信号を高域成分が除去された上記角度信号として出力することを特徴とする。
【００１４】
この演算処理装置では、ローパスフィルタが、入力された角度信号と出力する角度信号との位相誤差を求め、この位相誤差が０となるような周波数の角度信号を出力する。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態として、直線移動をする工作機械（例えば、固定部と可動部とからなる２部材を有する工作機械）等の直線移動位置を検出する位置検出装置について、図面を参照しながら説明する。
【００１６】
図１に、本発明を適用した位置検出装置のブロック構成図を示す。
【００１７】
位置検出装置１は、図１に示すように、スケール２と、ヘッド部３と、第１のアナログ／デジタル変換部４と、第２のアナログ／デジタル変換部５と、極座標変換部６と、ＰＬＬローパスフィルタ７と、ノイズ検出部８と、フィルタ制御部９と、応答制限部１０と、出力パルス発生部１１とを備えている。
【００１８】
位置検出装置１では、スケール２とヘッド部３とが直線移動する２部材にそれぞれ取り付けられ、この２部材の相対移動位置を検出する。例えば、スケール２が２部材のうちの可動部に取り付けられ、ヘッド部３が２部材のうちの固定部に取り付けられる。この位置検出装置１は、スケール２には位置信号と原点信号とが記録されており、ヘッド部３が工作機械等の直線移動に応じてこのスケール２に記録されている位置信号及び原点信号を検出して、この工作機械等の移動位置情報を出力する。この位置検出装置１からは、この工作機械等の移動位置情報として、位置信号によって生成される２相増減パルスと、原点信号によって生成される基準原点パルスとが出力される。この移動位置情報は、制御装置等に伝送され、工作機械の動作制御に用いられる。
【００１９】
この位置検出装置１の移動位置情報として出力される２相増減パルスは、いわゆるＡ／Ｂ相信号と呼ばれる信号である。この２相増減パルスは、図２（Ａ）に示すように、互いに同一周期であって位相が１／４周期ずれたＡ相信号とＢ相信号の２つの信号から構成される。この２相増減パルスは、例えば、Ａ相信号を下位ビット、Ｂ相信号を上位ビットとした、２ビットのグレイコード化されたカウント値を示す信号である。すなわち、２相増減パルスは、図２（Ｂ）に示すように、０〜３までの４カウントを１周期とし、位相がプラス方向に進むとその値が１つずつインクリメントされていき、位相がマイナス方向に進むとその値が１つずつデクリメントされていくといったカウント値を示す信号である。この位置検出装置１から出力される２相増減パルスの１カウントは、検出する移動量の分解能を示している。従って、２相増減パルスは、工作機械がこの分解能分だけ相対移動したとき、１カウント増減する。例えば、この位置検出装置１の分解能が１μｍであれば、工作機械が１μｍプラス方向に移動すると、２相増減パルスは１カウント増加する。一方、１μｍマイナス方向に移動すると、２相増減パルスは１カウント減少する。このような２相増減パルスは、伝送する情報量が非常に少なくてよく、グレイコードを用いて移動量を示すので、移動方向も明確に伝送することができる。そして、この位置検出装置１から移動位置情報として２相増減パルスを取得した制御装置等は、このような２相増減パルスのカウント数を累積加算（マイナス方向に移動したときには減算）することによって、工作機械の相対移動量を検出することができる。
【００２０】
また、基準原点パルスは、工作機械の移動位置の基準点を示す情報であり、相対移動する工作機械の移動位置が基準位置にあるときに発生される。例えば、基準原点パルスは、直線移動する２部材からなる工作機械であれば、移動範囲の中心位置或いは端部位置で発生される。この位置検出装置１から移動位置情報として基準原点パルスを取得した制御装置等は、この基準原点パルスが発生されたときに、上記２相増減パルスの累積加算値を０にクリアし、この基準位置から２相増減パルスのカウント値の累積加算を行い、工作機械の移動位置を特定することができる。
【００２１】
このように位置検出装置１では、工作機械の動作を制御する制御装置に、工作機械の移動位置情報を提供することができる。
【００２２】
このような位置検出装置１の各構成要素の内容についてさらに詳細に説明する。
【００２３】
（スケール）
スケール２は、図３に示すように長尺状の形状をしている。このスケール２は、直線移動をする２部材の一方の部材、例えば、可動部に、その長手方向が２部材の移動方向に対して並行となるように取り付けられる。スケール２には、長手方向に沿って、所定の波長λで繰り返される磁気信号が、位置信号として記録されている。また、スケール２には、その長手方向の一カ所に例えば１波長λ分の磁気信号が、原点信号として記録されている。
【００２４】
なお、スケール２は、移動位置を検出する工作機械の相対移動の内容に応じて、その形状が定まる。例えば、直線移動をする工作機械の移動位置を検出する場合には、スケール２は図３に示すような長尺状の形状をしていることが好ましいが、回転移動する部材の回転位置を検出する場合には、円板状の形状をしていることが好ましい。また、位置信号は、一定の波長で繰り返される周期信号であって、その相対移動方向に沿って記録されていれば、磁気信号に限らずどのような信号であってもよい。例えば、位置信号は、光学的に検出される信号であってもよい。また、例えば円板状のスケールを用いて回転移動位置を検出する場合であれば、位置信号の記録位置はスケールの円弧部分に記録されるのが一般的である。また、原点信号は、工作機械の移動位置の基準点を示す信号であり、工作機械の移動方向の１カ所に記録されていればよい。この原点信号も、磁気信号に限らず、例えば、光学的に検出される信号であってもよい。また、この原点信号は、図３に示す例では、位置信号に対して、丸棒状のスケール２の円周上の異なる位置に記録しているが、記録波長を位置信号と異なるものとして、位置信号に重畳して記録してもよい。
【００２５】
（ヘッド部）
ヘッド部３は、図４に示すように、位置信号を検出する第１の位置検出ヘッド１５及び第２の位置検出ヘッド１６と、原点信号を検出する原点検出ヘッド１７とを有している。このような各ヘッド１５，１６，１７を有しているヘッド部３は、直線移動をする２部材のうちスケール２が取り付けられていない部材、例えば、固定部に、取り付けられている。従って、２部材の直線移動に伴って、スケール２とヘッド部３とが相対移動することとなる。各ヘッド１５，１６，１７は、例えばＭＲヘッドやコイルセンサ等の磁気信号を電気信号に変換する磁気ヘッドからなる。各ヘッド１５，１６，１７は、それぞれ位置信号又は原点信号が検出できるような位置に固定されている。すなわち、スケール２が長手方向に直線移動したときに、このスケール２の長手方向に記録された位置信号が常に検出できるように、例えば、位置信号及び原点信号に対向する位置に、配置されている。
【００２６】
また、第１の位置検出ヘッド１５と第２の位置検出ヘッド１６とは、スケール２の長手方向すなわち工作機械の相対移動方向に、（ｍ＋１／４）λだけ離間して配置されている。λは、位置信号の波長であり、ｍは、整数である。位置信号が波長λの周期信号であるので、第２の位置検出ヘッド１６からは、第１の位置検出ヘッド１５から検出される信号に対して、１／４波長位相がずれた信号が検出される。
【００２７】
従って、第１の位置検出ヘッド１５からは、図５（Ａ）に示すように、工作機械の相対移動に伴い周期λで繰り返される正弦波信号が検出され、また、第２の位置検出ヘッド１６からは、図５（Ｂ）に示すように、工作機械の相対移動に伴い周期λで繰り返され且つ第１の位置検出ヘッド１５が検出する信号と１／４波長位相がずれた正弦波信号が検出される。なお、以下、第１の位置検出ヘッド１５が検出した信号を、ＳＩＮ信号といい、第２の位置検出ヘッド１６が検出した信号をＣＯＳ信号という。
【００２８】
また、原点検出ヘッド１７は、スケール２の長手方向の１箇所に記録された原点信号を検出することができれば、第１の位置検出ヘッド１５及び第２の位置検出ヘッド１６に対して配置位置の位相ずれがあってもよい。
【００２９】
このようなヘッド部３は、ＳＩＮ信号を第１のアナログ／デジタル変換部４に供給し、ＣＯＳ信号を第２のアナログ／デジタル変換部５に供給する。また、ヘッド部３は、原点検出ヘッド１７が検出した原点信号をパルス化して、出力パルス発生部１１に供給する。
【００３０】
なお、スケール２に光学的に位置信号及び原点信号が記録されている場合には、ヘッド３は、光学ヘッドを用いてこれらを検出することにより、図５（Ａ）及び図５（Ｂ）に示すようなＳＩＮ信号及びＣＯＳ信号を出力し、また、原点信号を出力することができる。
【００３１】
また、第１の位置検出ヘッド１５と第２の位置検出ヘッド１６とは、検出する信号に１／４波長の位相ずれが生じるように配置をしているが、この位置検出装置１では、後述する極座標変換部５により検出した２つの信号から位置信号の１周期における位置を角度で特定できればよいので、１／４波長のみならず他の位相値で位相ずれを生じるように配置してもよい。
【００３２】
また、第１の位置検出ヘッド１５及び第２の位置検出ヘッド１６として、ＭＲヘッドを用いた場合、このＭＲヘッドが検出する位置信号の波長は、スケール２に記録された位置信号の波長の１／２とすることもできる。このとき、ＭＲヘッドを用いた場合には、スケール２に記録された位置信号の１／２の波長の周期信号が、第１の位置検出ヘッド１５及び第２の位置検出ヘッド１６から出力される。なお、本装置においては、以下の処理で、この第１の位置検出ヘッド１５及び第２の位置検出ヘッド１６から出力される信号が、位置信号として用いられる。
【００３３】
（アナログ／デジタル変換部）
第１のアナログ／デジタル変換部４は、ヘッド部３から供給されたＳＩＮ信号をデジタルデータに変換する。また、第２のアナログ／デジタル変換部５は、ヘッド部３から供給されたＣＯＳ信号をデジタルデータに変換する。これら第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５のサンプリングクロックは、例えば、図示しないクロック発生装置から供給される。この第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５に用いられるサンプリングクロックは、後述する極座標変換部６、ＰＬＬローパスフィルタ７、ノイズ検出部８、フィルタ制御部９、応答制限部１０、出力パルス発生部１１にも供給され、基準クロックとして参照される。なお、このサンプリングクロックは、第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５の分解能分、すなわち、Ａ／Ｄの量子化単位分、位置検出対象となる工作機械が直線移動するのに必要な時間よりも、充分に高い周波数のクロックであるものとする。例えば、位置検出対象となる工作機械がＡ／Ｄの量子化単位分移動するのに、最低１μ秒必要という仕様が定められていれば、それより充分高い周波数のサンプリングクロックであるものとする。
【００３４】
このような第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５は、ＳＩＮ信号及びＣＯＳ信号をそれぞれ例えば１０ビットのデジタルデータに変換して、極座標変換部６に供給する。なお、ＳＩＮ信号をデジタルデータに変換した信号を、以下、ＳＩＮデータといい、ＣＯＳ信号をデジタルデータに変換した信号を、以下、ＣＯＳデータという。
【００３５】
（極座標変換部）
極座標変換部６は、ＳＩＮデータ及びＣＯＳデータを極座標変換し、スケール２に記録された位置信号の１波長λ内におけるスケール２とヘッド部３との相対移動位置を示す振幅データ及び角度データとを生成する。
【００３６】
すなわち、ＣＯＳデータを横軸、ＳＩＮデータを縦軸に取って、ベクトルを描くと、図６に示すような、スケール２とヘッド部３との相対移動方向に応じて左右方向に回転するリサージュ波形となる。このリサージュ波形は、１回転が位置信号の１波長λに対応しており、角度が位置信号の１波長内の絶対位置を示している。このことから、ＳＩＮデータ及びＣＯＳデータが極座標変換を行うことによって、１波長λ内におけるスケール２とヘッド３との絶対位置を表すことができる。つまり、スケール２に記録された位置信号が周期信号であるので、その周期信号のレベルを極座標に変換することにより、１周期内の位置情報を示す角度データを生成することができる。
【００３７】
極座標変換部６のブロック構成図を図７に示し、この極座標変換部６について更に詳細に説明する。
【００３８】
極座標変換部６は、象限分割部２１と、第１のグレイコード化部２２と、第２のグレイコード化部２３と、極座標ＲＯＭ２４と、第１のグレイコード戻し部２５と、第２のグレイコード戻し部２６と、象限合成部２７とを有している。
【００３９】
象限分割部２１には、ＳＩＮデータ（１０ビット）とＣＯＳデータ（１０ビット）とが供給される。象限分割部２１は、ＳＩＮデータ及びＣＯＳデータに付けられている正負の符号（例えば最上位ビットの符号）に基づき生成される２ビットの象限指示データＱＩと、各象限のＳＩＮデータを第１象限相当のデータに変換した９ビットの第１象限ＳＩＮデータＲＹと、各象限のＣＯＳデータを第１象限相当のデータに変換した９ビットの第１象限ＣＯＳデータＲＸとに分割する。象限分割部２１は、象限指示データＱＩを象限合成部２７に供給し、第１象限ＳＩＮデータＲＹを第１のグレイコード化部２２に供給し、第１象限ＣＯＳデータＲＸを第２のグレイコード化部２３に供給する。
【００４０】
第１のグレイコード化部２２は、第１象限ＳＩＮデータＲＹをグレイコード化して、極座標ＲＯＭ２４に供給する。第２のグレイコード化部２３は、第１象限ＣＯＳデータＲＸをグレイコード化して、極座標ＲＯＭ２４に供給する。
【００４１】
極座標ＲＯＭ２４には、グレイコード化された第１象限ＳＩＮデータＲＹ及びグレイコード化された第１象限ＣＯＳデータＲＸがアドレスとして記述された極座標変換テーブルが格納されている。この極座標変換テーブルには、グレイコード化された第１象限ＳＩＮデータＲＹ及びグレイコード化された第１象限ＣＯＳデータＲＸに対応した、振幅データＬＩ及び第１象限（０°〜９０°）の角度データＰＩが記述されている。振幅データＬＩ及び第１象限の角度データＰＩは、それぞれグレイコード化されて極座標ＲＯＭに格納されている。
【００４２】
極座標変換テーブルには、第１象限内の角度データが１０ビット、振幅データが６ビットの全１６ビットのデータが格納されている。角度データは、図８に示すように、０°〜９０°を、９０°／１０２４単位で分割して表したデータである。また、振幅データは、図９に示すように、ＳＩＮ軸上或いはＣＯＳ軸上の最大振幅時（ＳＩＮデータ＝５１１且つＣＯＳデータ＝０のとき、或いは、ＳＩＮデータ＝０且つＣＯＳデータ＝５１１のとき）の振幅を５６で分割して表したデータである。振幅データは、６ビットであるので、０〜６３まで表現が可能であるが、ノイズや歪みにより検出した測定値が理論値よりも大きくなることがあるので、その理論値より大きくなる場合を考慮して表現範囲にマージンを設けている。なお、測定した振幅値が６３以上になる場合には、全て６３にクリップしている。
【００４３】
極座標ＲＯＭ２４は、極座標変換テーブルを参照して極座標変換し、入力された第１象限ＳＩＮデータＲＹ及び第１象限ＣＯＳデータＲＸに対応したグレイコード化した角度データ及び振幅データを出力する。極座標ＲＯＭ２４は、振幅データを第１のグレイコード戻し部２５に供給し、角度データを第２のグレイコード戻し部２６に供給する。
【００４４】
第１のグレイコード戻し部２５は、極座標ＲＯＭ２４から供給された振幅データＬＩのグレイコードを戻し、通常のコードの振幅データＬＩに変換する。第２のグレイコード戻し部２５は、極座標ＲＯＭ２４から供給された第１象限の角度データＰＩのグレイコードを戻し、通常のコードの第１象限の角度データＰＩに変換する。
【００４５】
ここで、第１象限ＳＩＮデータＲＹ及び第１象限ＣＯＳデータＲＸから、振幅データＬＩ及び第１象限の角度データＰＩへの変換関数は、即ち、極座標ＲＯＭ２４とその前後のグレイコード変換を含めた関数は、以下のようになる。
【００４６】
PI=tan-1{RY/RX}*1024/90
LI=56[(√{(RY/511)2+(RX/511)2}] 但し６３以上の値は６３にクリップ。
【００４７】
象限合成部２７は、１０ビットの第１象限角度データＰＩの更に上位ビットとして、象限分割部２１で生成した象限指示データＱＩを付加して、合計１２ビットの全周の角度データとする。
【００４８】
このように極座標変換部６は、ＳＩＮデータ及びＣＯＳデータを極座標変換して、１２ビットの全周（０°〜３６０°）の角度データＰＩ及び６ビットの振幅データＬＩを生成する。この極座標変換部６により生成された全周の角度データＰＩは、ＰＬＬローパスフィルタ７に供給され、振幅データＬＩは、ノイズ検出部８に供給される。
【００４９】
以上のように極座標変換部６では、極座標ＲＯＭ２４が第１象限に対応する極座標変換テーブルしか格納していないため、４象限分のデータを全て格納することなく、容量を減らしている。
【００５０】
また、極座標ＲＯＭ２４には、アドレスとして入力される第１象限ＳＩＮデータ及び第１象限ＣＯＳデータと、出力する角度データ及び振幅データとを、グレイコード化して格納している。ここで、スケール２から取得した位置情報であるＳＩＮデータ及びＣＯＳデータ、及び、このＳＩＮデータ及びＣＯＳデータを極座標変換した角度データ及び振幅データは、Ａ／Ｄのサンプリング周波数が充分高いため、ノイズが発生した場合を除き、スケール２とヘッド部３との相対移動に伴い必ず連続的に変換する。そのため、隣接するコード間で必ずビット変化が１つしかないグレイコードを採用することによって、メモリアクセス時においてバスライン上のビット変化が少なくなり大幅にスパイクノイズを抑えることができ、ノイズに起因する精度劣化を防止することができる。例えば、グレイコード化しない場合に比べて、スパイクノイズを平均１／２にすることができ、また、最大のビット変化が生じる位置ではビット数分の１に少なくすることができる。
【００５１】
（ＰＬＬローパスフィルタ）
ＰＬＬローパスフィルタ７は、極座標変換部６により変換された角度データＰＩに対して、高域周波数成分を除去するローパスフィルタリング処理を行う。このＰＬＬローパスフィルタ７は、入出力の位相誤差を求め、この位相誤差が０となるようにフィードバック制御してフィルタリングを行う。すなわち、ＰＬＬローパスフィルタ７は、ＰＬＬ（Phase Locked Loop）回路構成と類似した回路構成となる。
【００５２】
このようなＰＬＬローパスフィルタ７の構成を図１０に示し、この動作原理について説明する。
【００５３】
ＰＬＬローパスフィルタ７は、この図１０に示すように、位相比較器３１と、第１の増幅器３２と、第２の増幅器３３と、位相誤差積分器３４と、加算器３５と、ＶＣＯ（Voltage Controlled Oscillator）３６とを有している。
【００５４】
このＰＬＬローパスフィルタ７では、極座標変換部６により生成された全周（０°〜３６０°）範囲の角度データＰＩが入力され、この角度データＰＩを平滑化した平滑角度データＰＦが出力される。
【００５５】
位相比較器３１には、全周の角度データＰＩが入力されるとともに、出力する平滑角度データＰＦがフィードバックされて入力される。位相比較器３１は、角度データＰＩと平滑角度データＰＦとの位相誤差を求め、位相誤差信号ＰＥを生成する。位相比較器３１は、生成した位相誤差信号ＰＥを第１の増幅器３２に供給する。
【００５６】
第１の増幅器３２は、位相誤差信号ＰＥを所定のゲイン（Ｇ1）で増幅し、増幅した位相誤差信号ＰＥを、第２の増幅器３３及び加算器３５に供給する。
【００５７】
第２の増幅器３２は、第１の増幅器３２で増幅された位相誤差信号ＰＥをさらに所定のゲイン（Ｇ2）で増幅して、増幅した位相誤差信号ＰＥを位相誤差積分器３４に供給する。
【００５８】
なお、このＰＬＬローパスフィルタ７をデジタル回路で構成した場合には、上記第１の増幅器３２及び第２の増幅器３３は、乗算器で構成される。
【００５９】
位相誤差積分器３４は、位相誤差信号ＰＥに対して積分を行って平滑化し、速度偏差信号ＶＥＬを生成する。位相誤差積分器３４は、生成した速度偏差信号ＶＥＬを加算器３５に供給する。
【００６０】
加算器３５は、第１の増幅器３２から供給された位相誤差信号ＰＥと、位相誤差積分器３４から供給された速度偏差信号ＶＥＬを加算して、周波数制御電圧信号ＦＳを生成する。加算器３５は、生成した周波数制御電圧信号ＦＳをＶＣＯ３６に供給する。
【００６１】
ＶＣＯ３６は、周波数制御電圧信号ＦＳが０となるように周波数が制御された周波数データを、平滑角度データＰＦとして出力する。すなわち、ＶＣＯ３６は、位相誤差信号ＰＥ及びこの位相誤差信号ＰＥを積分した速度偏差信号ＶＥＬが０となるような周波数の信号を出力する。このＶＣＯ３６は、入力信号に対して周波数及び位相が一致するような周期信号を発生する電圧制御発振器である。このＶＣＯ３６は、出力信号の周波数０を中心周波数として動作する電圧制御発振器である。
【００６２】
このような構成のＰＬＬローパスフィルタ７では、第１の増幅器３２から加算器３５を介して位相誤差信号ＰＥをＶＣＯ３６に供給する１次ループと、位相誤差信号ＰＥを積分した速度偏差信号ＶＥＬを加算器３５を介してＶＣＯ３６に供給する２次ループとによりループフィルタを形成して入力信号と出力信号の周波数と位相のロックをしている。
【００６３】
１次ループでは、位相誤差が０を目指すように、負帰還制御がされる。しかしながら、定常速度で角度データＰＩが変化している場合、すなわち、工作機械が定常速度で移動している場合、この１次ループのみでは、図１１に示すように、その速度に比例した位相誤差が発生する。そのため、このＰＬＬローパスフィルタ７では、２次ループを設けて、位相誤差ＰＥをさらに積分して速度偏差信号ＶＥＬを生成し、この速度偏差信号ＶＥＬも０を目指すように、負帰還制御がされる。ＰＬＬローパスフィルタ７では、この１次ループ及び２次ループにより、図１２に示すように、出力信号である平滑角度データＰＦが、入力信号である角度データＰＩを平均的にトレースするようになりこの角度データＰＩのローパスフィルタ出力となる。
【００６４】
また、第１の増幅器３２のゲインを変えると、１次ループのフィードバックゲインを制御することができ、第２の増幅器３３のゲインを変えると、２次ループのフィードバックゲインを制御することができる。このフィードバックゲインを変えることにより、ローパスフィルタのカットオフ周波数を変えることができる。
【００６５】
一般に、フィイードバック系の閉ループ応答特性Ｇｃは、図１３に示すような、回路構成となり、Ａをフォワードゲイン、Ｂをフィードバックゲインとすると、
Ｇｃ＝Ａ／（１＋ＡＢ）
で表される。このときの応答特性は、例えば、Ａ＝１／（１＋Ｓ），Ｂ＝定数であるとすると、図１４に示すようになる。なお、Ｓはラプラス演算子である。
【００６６】
ここで、ＰＬＬローパスフィルタ７のノイズ抑圧特性を、上記フィードバック系の閉ループ応答特性Ｇｃに当てはめて考えると、
Ａ＝Ｇ1（１＋Ｇ2／Ｓ）／Ｓ
Ｂ＝１
となる。なお、Ｇ1は、第１の増幅器３２のゲインであり、Ｇ2は、第２の増幅器３３のゲインである。従って、このＰＬＬローパスフィルタ７のノイズ抑圧特性は、カットオフ周波数がｆｃ1＝Ｇ1ｆｓ／２πとされた図１５に示すような特性となる。従って、ＰＬＬローパスフィルタ７は、カットオフ周波数ｆｃ1以下の低周波領域では角度データＰＩに追従し、カットオフ周波数ｆｃ1以上の高周波領域のノイズには追従しないローパスフィルタ特性が得られる。
【００６７】
また、ＰＬＬローパスフィルタ７の角度変動に対する残留位相誤差特性を上記フィードバック系の閉ループ応答特性Ｇｃに当てはめて考えると、
Ａ＝１
Ｂ＝Ｇ1（１＋Ｇ2／Ｓ）／Ｓ
となる。従って、ＰＬＬローパスフィルタ７の角度変動に対する残留位相誤差特性は、図１６に示すような特性となる。従って、ＰＬＬローパスフィルタ７は、カットオフ周波数ｆｃ1以上の高域波領域では角度データＰＩの角度変動がそのまま出力されるが、カットオフ周波数ｆｃ1以下の低周波領域ではその角度変動が減衰し、入力される角度データＰＩの変動に精度良く追従する特性が得られる。
【００６８】
さらに、ＰＬＬローパスフィルタ７の速度変動に対する残留位相誤差特性を考える。この場合、角度変動は速度変動の積分であるから、ＰＬＬローパスフィルタ７の速度変動に対する残留位相誤差特性は、図１６に示したグラフを積分した図１７に示すような特性となる。この図１７に示すように、速度変動に対する残留位相誤差特性は、高周波領域ではもともと速度変動による角度変化は少なく、低周波領域ではフィードバックにより残留誤差が少なくなり、特にＤＣ領域では残留誤差が０となる。このことから、このＰＬＬローパスフィルタ７では、静止状態を含めて定常速度で移動中は残留誤差が０となる。
【００６９】
ところで、このようなＰＬＬローパスフィルタ７は、全ての処理がデジタルデータで行われる。そのため、本装置では、図１８に示すようなデジタル回路で構成したものが用いられる。
【００７０】
以下、デジタル回路で構成したＰＬＬローパスフィルタ７について説明する。なお、デジタル回路で構成されたＰＬＬローパスフィルタ７では、上記位相誤差信号ＰＥがデジタルデータである位相誤差データＰＥとされ、速度偏差信号ＶＥＬが速度偏差データＶＥＬとなるものとする。
【００７１】
ＰＬＬローパスフィルタ７をデジタル回路で構成した場合、位相比較器３１は、減算回路で構成される。また、位相誤差積分器３４は、フリップフロップ回路３４ａと加算器３４ｂとからなるアキュムレータ（累積加算器）で構成される。ＶＣＯ３６も、フリップフロップ回路３６ａと加算器３６ｂとからなるアキュムレータで構成され、周波数制御電圧信号ＦＳの代わりに周波数制御コードＦＣを累積加算することにより、平滑角度データＰＦを出力する。
【００７２】
第１の増幅器３２の１次ゲインＧ1及び第２の増幅器３３の２次ゲインＧ2は、その値が後述するフィルタ制御部９により制御される。
【００７３】
位相誤差積分器３４のフリップフロップ回路３４ａ及びＶＣＯ３６のフリップフロップ回路３６ａは、ともに第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５のサンプリングクロック（Ｚ-1）により動作する。そのため、位相誤差積分３４及びＶＣＯ３６は、第１のアナログ／デジタル変換部４等の１サンプル毎にデータを累積加算していく。
【００７４】
また、デジタル回路で構成したＰＬＬローパスフィルタ７は、位相比較器３１と第１の増幅器３２との間に設けられたガード回路３７を有している。このガード回路３７は、後述するフィルタ制御部９で、第１の増幅器３２及び第２の増幅器３３のゲインを制御するため、位相誤差データＰＥが、±４５°以上となると、位相誤差を±４５°にクリップするとともに、位相誤差オーバー信号ＣＬＰを出力する。
【００７５】
また、デジタル回路で構成したＰＬＬローパスフィルタ７は、平滑角度データＰＦの出力端子とＶＣＯ３６との間に設けられた加算器３８と、速度偏差データＶＥＬを増幅する第３の増幅器３９とを有している。第３の増幅器３９は、所定のゲインで速度偏差データＶＥＬを増幅し、増幅した速度偏差データＶＥＬを加算器３８に供給する。加算器３８は、ＶＣＯ３６から出力された出力データＶＣＯと、第３の増幅器３９から供給された所定のゲインで増幅された速度偏差データＶＥＬとを加算する。このように、速度偏差成分を出力データに加算することによって、ＶＣＯ３６の出力から最終出力（本装置においては出力パルス発生部１１からの出力）までに発生する遅延分を補正した出力データを得ることができる。なお、位相比較器３１には、速度偏差データを加算する前のＶＣＯ３６の出力データＶＣＯがフィードバックされる。なお、この第３の増幅器３９は、デジタル回路で構成されるので、第１の増幅器３２及び第２の増幅器３３と同様に、乗算器で構成される。
【００７６】
以上のようなＰＬＬローパスフィルタ７は、入力された角度データＰＩをフィルタリングした平滑角度データＰＦを応答制限部１０に供給する。また、ＰＬＬローパスフィルタ７は、フィルタリング処理中に生成される位相誤差データＰＥをノイズ検出部８に供給し、クリップ信号ＣＬＰをフィルタ制御部９に供給する。
【００７７】
また、ＰＬＬローパスフィルタ７は、第１の増幅器３２のゲイン（１次ゲインＧ1）、第２の増幅器３３のゲイン（２次ゲインＧ2）、第３の増幅器３９のゲイン（フィードバックゲインＧF）が、フィルタ制御部９により制御される。また、位相誤差積分器３４のフリップフロップ３４ａには、速度クリア信号ＶＣＬＲが、フィルタ制御部９から供給される。この速度クリア信号ＶＣＬＲが供給されると、フリップフロップ３４ａは、内部に格納しているデータをクリアする。
【００７８】
以上のようなＰＬＬローパスフィルタ７では、入出力の位相誤差を求めて、この位相誤差を０とするように入出力間をロックするＰＬＬタイプのＩＩＲ（Infinite Impulse Response）構成となっているので、０°〜３６０°の角度範囲を何周期にも亘って繰り返すモジュロ位相の角度データに対して、ローパスフィルタリングを行うことができる。すなわち、何周期に亘って繰り返されても位相誤差が±１８０°以内でしか変化せず、その位相誤差に対してフィルタリングを行うので、角度データを平滑化することができる。例えば、図１９（Ａ）に示すような、０°〜３６０°の角度範囲で繰り返される角度データＰＩに対して発生する、図１９（Ｂ）に示すような±１８０°範囲以内の位相誤差データＰＥを０にするので、鋸波状の波形をなまらせることなく平滑化した平滑角度データＰＦを出力することができる。さらに、ＰＬＬローパスフィルタ７を用いることにより、位置検出装置１では、極座標変換をした後にフィルタリングをすることができるので、フィルタ回路を１系統とすることができ、回路規模を小さくすることができる。
【００７９】
また、通常、フィルタリングの精度を向上させるには、ローパスフィルタのカットオフ周波数を１／ｎ2に下げなければならない。例えば、ＦＩＲ（Finite Impules Response）フィルタで構成したローパスフィルタでカットオフ周波数を１／ｎ2に下げるには、そのタップ数をｎ2倍に増やす必要があり、回路規模が非常に大きくなってしまう。しかしながら、ＰＬＬローパスフィルタ７は、ＩＩＲ構成であるので、フィードバック係数を１／ｎ2とし、ビット数を１次ゲインで２ｎビット、２次ゲインで４ｎビット増加するのみでカットオフ周波数を１／ｎ2に下げることができるので、わずかな回路規模の増加で精度を向上させることができる。
【００８０】
また、ＰＬＬローパスフィルタ７は、フィードバックゲインを変えるだけで、精度やカットオフ周波数を変えることができ、さらに、フィードバックゲインを不連続に変えても、出力が不連続にならない。そのため、入出力の状況や位相誤差の状況、外部からの情報等に基づき、容易に適応制御をすることができる。
【００８１】
また、ＰＬＬローパスフィルタ７を用いることにより、極座標変換をした後に、フィルタリングを行うので、ヘッド部３の出力ノイズ、Ａ／Ｄ変換の量子化ノイズのみならず、極座標変換部６の極座標変換テーブルでの量子化ノイズも除去することができるので、精度が高く、また、極座標変換テーブルを小規模にすることができる。さらに、量子化誤差によるジッタが減少するので、許容最高速度が向上する。
【００８２】
また、極座標変換テーブルでの量子化ノイズの影響が除去されるのでデータの脱落が生じず、さらに、大きな外来ノイズが生じても、ＰＬＬのロックが外れない限りは、その誤差が一時的なものでとどまり、誤差が累積していくことがない。
【００８３】
（ノイズ検出部）
ノイズ検出部８は、極座標変換部６から供給された振幅データＬＩ及びＰＬＬローパスフィルタ７から供給された位相誤差データＰＥに基づき、ＰＬＬローパスフィルタ７に入力される角度データＰＩにノイズが含まれているかどうかを検出する処理を行う。
【００８４】
このノイズ検出部８は、図２０に示すように、第１から第４のコンパレータ４０，４１，４２，４３と、変化量検出回路４４と、絶対値変換回路４５と、ＯＲ回路４６とを備えている。
【００８５】
第１のコンパレータ４０には、振幅データＬＩと、振幅上限値ＬＵとが入力される。第１のコンパレータ４０は、振幅データＬＩが振幅上限値ＬＵより大きくなったときに（ＬＩ＞ＬＵ）、オン信号をＯＲ回路４６に供給する。
【００８６】
第２のコンパレータ４１には、振幅データＬＩと、振幅下限値ＬＬとが入力される。第２のコンパレータ４１は、振幅データＬＩが、振幅下限値ＬＬより小さくなったときに（ＬＩ＜ＬＬ）、オン信号をＯＲ回路４６に供給する。
【００８７】
第３のコンパレータ４２には、変化量検出回路４４からの出力される変化量データの絶対値と、振幅変化上限値ＤＵとが入力される。変化量検出回路４４は、振幅データＬＩを１サンプル分ラッチするラッチ回路４７と、振幅データＬＩからラッチ回路４７がラッチしているデータを減算する減算器４８と、減算器４８からの出力データを絶対値に変換する絶対値変換回路４９とからなる。ラッチ回路４７は、第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５のサンプリングクロックで動作をする。このような変化量検出回路４４は、入力された振幅データＬＩの１クロック前のデータからの変化量を検出して、振幅データＬＩの変化量データＤＩを求め、この変化量データＤＩの絶対値を出力する。第３のコンパレータ４２は、この変化量データＤＩの絶対値が、振幅変化上限値ＤＵよりも大きくなったときに（｜ＤＩ｜＞ＤＵ）、オン信号をＯＲ回路４６に供給する。
【００８８】
第４のコンパレータ４３には、絶対値変換回路４５により絶対値に変換された位相誤差データＰＥと、位相誤差上限値ＰＵとが入力される。第４のコンパレータ４３は、位相誤差データＰＥの絶対値が、位相誤差上限値ＰＵよりも大きくなったときに（｜ＰＥ｜＞ＰＵ）、オン信号をＯＲ回路４６に供給する。
【００８９】
ＯＲ回路４６は、第１から第４のコンパレータ４０〜４３のいずれかからオン信号が供給されると、内部ノイズ検出信号ＮＤＩを出力する。
【００９０】
ノイズ検出部８は、ＯＲ回路４６から出力される内部ノイズ検出信号ＮＤＩを、フィルタ制御部９に供給する。
【００９１】
このようなノイズ検出部８では、極座標変換をする際に角度データＰＩとともに生成された振幅データＬＩが、ある所定値よりも過大入力であるか、ある所定値よりも過小入力であるか、或いは、その変化量がある所定値よりも過大であるかを判断し、その角度データＰＩがノイズであるかどうかを検出する。また、その角度データＰＩの位相誤差ＰＥが、ある一定範囲以上となっているかどうかを判断し、範囲外である場合にはノイズとして検出する。
【００９２】
（フィルタ制御部９）
フィルタ制御部９は、ＰＬＬローパスフィルタ７に対して、初期化、外来ノイズの抑圧、過負荷時のカットオフアップ、定常時のカットオフダウン、ゲインの連動処理の制御を行う。
【００９３】
フィルタ制御部９は、図２１に示すように、ＰＬＬローパスフィルタ７のループゲインを決定する標準カットオフ信号ＣＯ、電源投入時又は再測定動作開始時等の供給される強制スルー信号ＴＨ、ＰＬＬローパスフィルタ７から供給される位相誤差オーバー信号ＣＬＰ、後述する応答制限部１０からフィードバックされるヒステリシス範囲内信号ＩＨ、ノイズ検出部８により生成された内部ノイズ検出信号ＮＤＩ、本装置外部から供給される外部ノイズ信号ＮＤＯに影響時間分のリトリガブルモノマルチバイブレータを通した信号が入力される。
【００９４】
フィルタ制御部９は、ゲイン加算器５０と、ゲイン減算器５１と、１次ゲイン変換部５２と、２次ゲイン変換部５３と、飽和検出部５４と、セトリング検出部５５と、１次ゲインマスク部５６と、２次ゲインマスク部５７と、ＯＲ回路５９と、ＴＮ時限マスク部６０と、リトリガブルモノマルチバイブレータ６１とを有している。
【００９５】
標準カットオフ信号ＣＯは、ＰＬＬローパスフィルタ７の１次ループ及び２次ループの標準カットオフ周波数の設定値であり、図示しないコントローラ等から供給される。この標準カットオフ信号ＣＯは、ゲイン加算器５０及びゲイン減算器５１を介して、１次ゲイン変換部５２及び２次ゲイン変換部５３に供給される。
【００９６】
飽和検出部５４には、ＰＬＬローパスフィルタ７から供給された位相誤差オーバー信号ＣＬＰが供給される。位相誤差オーバー信号ＣＬＰは、ＰＬＬローパスフィルタ７のガード回路３７から供給される信号で、位相誤差データＰＥが±４５°を越えると供給される。飽和検出部５４は、この位相誤差オーバー信号ＣＬＰが所定時間（ＴＵ時間）連続して検出されると、その後位相誤差オーバ信号ＣＬＰが検出されなくなるまでゲインアップ信号ＧＵを出力する。このゲインアップ信号ＧＵは、ゲイン加算器５０に供給される。ゲイン加算器５０は、このゲインアップ信号ＧＵを標準カットオフ信号ＣＯに加算する。
【００９７】
セトリング検出部５５には、後述する応答制限部１０からフィードバックされるヒステリシス範囲内信号ＩＨが供給される。このヒステリシス範囲内信号ＩＨは、ＰＬＬローパスフィルタ７から出力される平滑角度データＰＦの変化量が微小であるため応答制限がされ、出力データに変動が生じていないことを示す信号である。つまり、スケール２とヘッド部３とが相対移動をしていないとみなしている状態を示す信号である。セトリング検出部５５は、このヒステリシス範囲内信号ＩＨが所定時間（ＴＤ時間）連続して検出されると、その後ヒステリシス範囲内信号ＩＨが検出されなくなるまでゲインダウン信号ＧＤを出力する。このゲインダウン信号ＧＤは、ゲイン減算器５１に供給される。ゲイン減算器５１は、このゲインダウン信号ＧＤを標準カットオフ信号ＣＯから減算する。
【００９８】
１次ゲイン変換部５２は、ＰＬＬローパスフィルタ７の第１の増幅器３２に供給する１次ゲインＧ1を、ゲイン減算器５１から供給された信号に基づき演算して求める。この１次ゲイン変換部５２は、以下の式を演算することにより１次ゲインＧ1を求める。
【００９９】
Ｇ1＝ｆ1（ＣＯ＋ＧＵ−ＧＤ）
ここで、ｆ1（ｘ）は、指数関数で、ｘが１増加する毎に２倍となるような関数である。
【０１００】
２次ゲイン変換部５３は、ＰＬＬローパスフィルタ７の第２の増幅器３３に供給する２次ゲインＧ2を、ゲイン減算器５１から供給された信号に基づき演算して求める。この２次ゲイン変換部５３は、以下の式を演算することにより２次ゲインＧ1を求める。
【０１０１】
Ｇ2＝ｆ2（ＣＯ＋ＧＵ−ＧＤ）
ここで、ｆ2（ｘ）は、指数関数で、ｘが１増加する毎に２倍となるような関数である。
【０１０２】
このように、ＰＬＬローパスフィルタ７の１次ループのフィードバックゲイン及び２次ループのフィードバックゲインは、標準カットオフ信号等に基づき連動して設定がされる。
【０１０３】
１次ゲイン変換部５２から出力された１次ゲインＧ1は、１次ゲインマスク部５６を介して、ＰＬＬローパスフィルタ７の第１の増幅器３２に供給される。また、２次ゲイン変換部５３から出力された２次ゲインＧ2は、２次ゲインマスク部５７を介して、ＰＬＬローパスフィルタ７の第２の増幅器３３に供給される。
【０１０４】
ＯＲ回路５９には、内部ノイズ検出信号ＮＤＩ及びリトリガブルモノマルチバイブレータ６１を通った外部ノイズ信号ＮＤＯが供給される。内部ノイズ検出信号ＮＤＩは、上述したノイズ検出部８から供給される信号である。また、外部ノイズ信号ＮＤＯは、本装置の外部によりノイズが検出されたときに供給される信号である。ＯＲ回路５９は、いずれかの信号が入力されると、ノイズ検出信号ＮＤを、ＴＮ時限マスク部６０に供給する。
【０１０５】
ＴＮ時限マスク部６０は、ＯＲ回路５９からノイズ検出信号が供給されると、ノイズマスク信号ＮＤを発生し、このノイズ検出信号を所定時間（ＴＮ時間）連続して検出すると、ノイズマスク信号ＮＤをオフする。すなわち、ＴＮ時間以上連続してノイズマスク信号ＮＤを出力しない。
【０１０６】
１次ゲインマスク部５６には、強制スルー信号ＴＨ及びノイズマスク信号ＮＭが入力される。１次ゲインマスク部５６は、これら２つの信号が供給されないときには、１次ゲイン変換部５２から供給された１次ゲインＧ1をそのまま出力する。１次ゲインマスク部５６は、強制スルー信号ＴＨが供給されたときには、１次ゲインＧ1を強制的に１サイクル分だけ１として出力する。また、１次ゲインマスク部５６は、ノイズマスク信号ＮＤが供給されたときには、１次ゲインＧ２を強制的に０として出力する。
【０１０７】
２次ゲインマスク部５７には、強制スルー信号ＴＨ及びノイズマスク信号ＮＭが入力される。２次ゲインマスク部５７は、これら２つの信号が供給されないときには、２次ゲイン変換部５３から供給された２次ゲインＧ2をそのまま出力する。２次ゲインマスク部５７は、強制スルー信号ＴＨが供給されたときには、２次ゲインＧ2を強制的に１サイクル分だけ０として出力する。また、２次ゲインマスク部５７は、ノイズマスク信号ＮＤが供給されたときには、１次ゲインＧ２を強制的に０として出力する。
【０１０８】
つぎに、フィルタ制御部９の処理タイミングについて、図２２に示すタイミングチャートを用いて説明する。
【０１０９】
まず、図２２（Ａ）に示すようなタイミングでフィルタ制御部９に強制スルー信号ＴＨが入力されると、図２２（Ｇ）に示すように１次ゲインマスク回路５６が１次ゲインＧ1を強制的に１とし、図２２（Ｈ）に示すように２次ゲインマスク回路５７が２次ゲインＧ2を強制的に０とする。また、フィルタ制御部９は、この強制スルー信号ＴＨが入力されると、速度クリア信号ＶＣＬＲを出力する。このため、ＰＬＬローパスフィルタ７では、１次ループのフィードバックゲインを決定する第１の増幅器３２のゲインが１とされる。また、２次ループのフィードバックゲインを決定する第２の増幅器３３のゲインが０とされ、且つ、速度クリア信号ＶＣＬＲにより速度偏差データＶＥＬが０とされる。従って、ＰＬＬローパスフィルタ７では、入力された角度データＰＩを直接ＶＣＯ３６にロードすることができ、入力された角度データＰＩをそのまま出力する状態、すなわち、位相誤差が全くない状態とすることができる。
【０１１０】
例えば、電源投入直後や再測定動作開始時等におけるＰＬＬの初期引き込み動作時においては、入出力の位相誤差が大きく、最悪１８０°となってしまう場合がある。このように位相誤差が大きい場合、ＰＬＬローパスフィルタ７が安定動作をするまで長時間の時間経過を要する。そのため、電源投入直後や再測定動作開始時において、強制スルー信号ＴＨをフィルタ制御部９に入力し、ＰＬＬローパスフィルタ７の入出力角度データの位相誤差を強制的に０とすることによって、ＰＬＬローパスフィルタ７のＶＣＯ３６がノイズ成分及び量子化誤差成分による位相誤差しか無い状態から、ＰＬＬの引き込みを開始することが可能となり、安定動作をするまでの時間を大幅に短縮することができる。
【０１１１】
また、図２２（Ｂ）に示すようなタイミングでノイズ検出信号ＮＤが入力されると、図２２（Ｇ）及び図２２（Ｈ）に示すように１次ゲインマスク回路５６及び２次ゲインマスク回路５７が、１次ゲインＧ1及び２次ゲインＧ2を強制的に０とする。そのため、ノイズによるＰＬＬローパスフィルタ７の暴れを防ぐことができる。但し、ループフィルタのフィードバックゲインが０の状態は、制御系をオープンループの状態とするので、長時間連続すると、入力される角度データＰＩの変化に追従できなくなる。従って、ノイズが検出された場合であっても、そのノイズが所定時間（ＴＮ時間）以上連続する場合には、フィードバックゲインを元に戻すようにする。
【０１１２】
また、図２２（Ｃ）に示すようなタイミングでヒステリシス範囲内信号ＩＨが入力され、このヒステリシス範囲内信号ＩＨが所定時間（ＴＤ時間）以上連続すると、図２２（Ｆ）に示すように、ゲインダウン信号ＧＤを出力する。このゲインダウン信号ＧＤが出力されると、図２２（Ｇ）及び図２２（Ｈ）に示すように、そのときのカットオフ周波数（１次ゲインＧ1及び２次ゲインＧ2）が通常の１／２となり、ＰＬＬローパスフィルタ７の出力ノイズが１／√２に減少する。従って、ＰＬＬローパスフィルタ７から出力される平滑角度データＰＦの変動がさらに抑えられ、安定してヒステリシス範囲内にとどまることができる。なお、角度データに変動が生じ、その変動がヒステリシス範囲内を逸脱した場合には、元のカットオフ周波数に戻り、応答性を確保するようにする。
【０１１３】
また、図２２（Ｄ）に示すようなタイミングで位相誤差オーバー信号ＣＬＰが入力され、ＰＬＬローパスフィルタ７の位相誤差が±４５°以上となり、その位相誤差が４５°以上の状態が所定時間（ＴＵ時間）以上続く場合、位相誤差が飽和状態であると判断し、図２２（Ｅ）に示すように、ゲインアップ信号ＧＵを出力する。このゲインアップ信号ＧＵが出力されると、図２２（Ｇ）及び図２２（Ｈ）に示すように、そのときのカットオフ周波数（１次ゲインＧ1及び２次ゲインＧ2）が通常の２倍となり、ＰＬＬローパスフィルタ７の応答速度が２倍に上がる。このため、位相誤差が大きい場合には、高速追従をさせることができる。
【０１１４】
（応答制限部）
応答制限部１０には、平滑化された角度データである平滑角度データＰＦが、ＰＬＬローパスフィルタ７から供給される。応答制限部１０は、この平滑角度データＰＦの瞬間的な応答速度（スルーレート及びヒステリシス）の制限を行い、応答制限を行った応答制限角度データＰＨを出力する。
【０１１５】
平滑角度データＰＦは、ノイズや量子化誤差、衝撃、振動等が発生したとき、瞬間的に変化量が大きくなる場合がある。このような場合、本装置から最終的に出力される２相増減パルスは本来１カウント毎にカウントされなければならないが、例えば、パルスが１カウント分以上飛び越され、カウント値の順序が破綻してしまう可能性がある。そのため、この応答制限部１０では、平滑角度データＰＦの変化量が一定以上となったときにその変化量をクリップする制限（スルーレート制限）を行う。
【０１１６】
また、平滑角度データＰＦは、同様にノイズや量子化誤差、微小な振動等が発生したとき、本来は本装置の測定対象である工作機械が静止しているのにも関わらず、即ち、本来平滑角度データＰＦの変化が無いのにも関わらず、平滑角度データＰＦが変化してしまう場合がある。そのため、この応答制限部１０では、平滑角度データＰＦのが微小変化しかしていない場合には、その変化量を０に制限する不感帯（ヒステリシス）を設けるとともに、それ以外の部分ではこのヒステリシス分だけ変化を遅らせる制限を行う。
【０１１７】
図２３に、応答制限部１０の回路構成例を示す。
【０１１８】
応答制限部１０には、ＰＬＬローパスフィルタ７から出力された平滑角度データＰＦと、ヒステリシス量Ｈｙｓと、出力分割数Ｄｉｖと、許容最小出力パルス時間差ＰＷと、最大スルーレート量ＳＲｍａｘとが入力される。
【０１１９】
ヒステリシス量Ｈｙｓは、平滑角度データＰＦの変化量の不感帯幅を示した量である。ヒステリシスは、変化量０を中心として、プラス方向及びマイナス方向に設けられる。そのため、このヒステリシス量Ｈｙｓは、変化量の絶対値で示された値が入力される。
【０１２０】
出力分割数Ｄｉｖは、スケール２に記録された位置信号の１周期λ分工作機械が移動したときに発生される２相増減パルスのカウント数である。すなわち、本装置の分解能を決定する数値である。例えば、４０分割、１００分割、３６０分割、１０００分割、といった分割数となる。
【０１２１】
許容最小出力パルス時間差ＰＷは、２相増減パルスがカウントアップ或いはカウントダウンされるときに許容される最小の時間幅である。
【０１２２】
最大スルーレート量ＳＲｍａｘは、スルーレートの最大値を規定する値である。
【０１２３】
この応答制限部１０は、第１の減算器７０と、絶対値変換回路７１と、第２の減算器７２と、マルチプレクサ７３と、スルーレート生成回路７４と、比較器７５と、絶対値逆変換回路７６と、加算器７７と、ラッチ７８とを有している。
【０１２４】
第１の減算器７０には、平滑角度データＰＦが入力されるとともに、ラッチ７８から出力される応答制限角度データＰＨがフィードバックされて入力される。第１の減算器７０は、平滑角度データＰＦから応答制限角度データＰＨを減算し、入力データと出力データの変化量を示す変化量データΔＰＦを求める。
【０１２５】
絶対値変換回路７１は、第１の減算器７０により求められた変化量データΔＰＦを絶対値に変換するとともに、その極性情報を絶対値逆変換回路７６に供給する。
【０１２６】
第２の減算器７２には、絶対値変換回路７１により求められた変化量データの絶対値｜ΔＰＦ｜と、ヒステリシス量Ｈｙｓが入力される。第２の減算器７２は、変化量データの絶対値｜ΔＰＦ｜からヒステリシス量Ｈｙｓを減算して、減算値ＡＨを求める。第２の減算器７２は、求めた減算値ＡＨをマルチプレクサ７３及び比較器７５に供給する。
【０１２７】
スルーレート生成回路７４には、出力分割数Ｄｉｖと、許容最小出力パルス時間差ＰＷと、最大スルーレート値ＳＲｍａｘとが入力される。スルーレート生成回路７４は、以下の演算を行い、制限スルーレート値ＳＲを生成する。
【０１２８】
ＳＲ＝ｋ／（ＰＷ*Ｄｉｖ） ｋは定数
だだし、ｋ／（ＰＷ*Ｄｉｖ）がＳＲｍａｘ以上のときには、以下のような制限スルーレート値ＳＲとする。
【０１２９】
ＳＲ＝ＳＲｍａｘ
スルーレート生成回路７４は、生成した制限スルーレート値ＳＲを、マルチプレクサ７３及び比較器７５に供給する。
【０１３０】
マルチプレクサ７３は、０、減算値ＡＨ、制限スルーレート値ＳＲの３つの信号が入力される。マルチプレクサ７３は、比較器７５の制御に従い、これら３つの信号のいずれかを選択して出力する。マルチプレクサ７３からの出力は、応答制限値ＡＭとして絶対値逆変換回路７６に供給される。
【０１３１】
比較器７５には、０、減算値ＡＨ、制限スルーレート値ＳＲが入力される。比較器７５は、減算値ＡＨと、０及び制限スルーレートＳＲとを比較し、マルチプレクサ７３に制御信号を供給する。マルチプレクサ７３は、比較器７３の制御に従い以下のような動作を行う。
【０１３２】
ＡＨ＜０のとき、 ＡＭ＝０
ＡＨ＞ＳＲのとき、 ＡＭ＝ＳＲ
０≦ＡＨ≦ＳＲのとき、ＡＭ＝ＡＨ
このマルチプレクサ７３により生成された応答制限値ＡＭは、絶対値逆変換回路７６に供給される。
【０１３３】
絶対値逆変換回路７６は、供給された応答制限値ＡＭに、絶対値変換回路７１から送られた極性情報を付加し、応答制限角度データの変化量データΔＰＨを生成する。
【０１３４】
このように生成された応答性制限角度データの変化量データΔＰＨは、入力された平滑角度データの変化量データΔＰＦに対して、図２４に示すような、ヒステリシス特性及びスルーレート特性を得ることができる。すなわち、−Ｈｙｓ＜ΔＰＦ＜＋Ｈｙｓの範囲が、出力が０となるヒステリシス範囲となる。また、ΔＰＦ＜−（Ｈｙｓ＋ＳＲ）或いはΔＰＦ＞（Ｈｙｓ＋ＳＲ）の範囲で、スルーレート制限がされ、出力がＳＲでクリップされる。それ以外の領域では、出力がヒステリシス量だけ遅延した状態で入力にリニア追従する。
【０１３５】
ラッチ回路７８は、出力する応答制限角度データＰＨを、１クロック分ラッチする。このラッチ回路７８には、第１のアナログ／デジタル変換部４のサンプリングクロックが入力される。
【０１３６】
加算器７７には、絶対値逆変換回路７６により生成された応答制限角度データの変化量データΔＰＨと、ラッチ回路７８からフィードバックされた１クロック前の応答角度データＰＨとが入力される。加算器７７は、この変化量データΔＰＨと、１クロック前の応答角度データＰＨとを加算して、応答角度データＰＨとしてラッチ回路７８に格納する。
【０１３７】
なお、平滑角度データＰＦの変化量が少なくヒステリシス範囲内にある場合、ヒステリシス範囲内信号ＩＨを、フィルタ制御部９にフィードバックする。フィルタ制御部９は、上述したように、平滑角度データＰＦの変化量が少なくヒステリシス範囲内にあるときには、ＰＬＬローパスフィルタ７のフィードバックゲインを下げて、出力ノイズを減少される。
【０１３８】
以上のように応答制限部１０では、入力された平滑角度データＰＦに対してスルーレート制限を行うことにより、ノイズや量子化誤差、衝撃、振動等による一時的な許容速度の増加を制限し、本装置から出力する２相増減パルスのカウント値の脱落や順序の破綻、許容範囲よりも狭い時間幅のパルスの発生等を防ぐことができる。また、この応答制限部１０では、入力された平滑角度データＰＦに対してヒステリシスを設けることにより、静止や静止に近い状態のときに、即ち、本来入力角度データＰＦに変化が生じないときに、ノイズ等による２相増減パルスの変動やプラスマイナスの揺れを防ぐことができる。また、この応答制限部１０では、許容最小出力パルス時間差ＰＷ及び出力分割数Ｄｉｖの設定を行うことにより、自動的に最適なスルーレート制限値を設定することができ、人為的なミスを防止し常に必要充分な許容速度を得ることができる。
【０１３９】
また、この位置検出装置１では、ＰＬＬローパスフィルタ７を設けているので、ＳＩＮ信号及びＣＯＳ信号に独立にヒステリシスを設けるよりも、効率的にヒステリシスを設けることができる。
【０１４０】
例えば、図２５に示すように、ＳＩＮ信号及びＣＯＳ信号に独立にヒステリシスを設ける場合、最悪の角度（４５°）位置では、ヒステリシス領域が正方形状となる。ＳＩＮ信号及びＣＯＳ信号にガウスノイズが含まれているとすると、そのノイズの分布は、対象の角度位置を中心とした円形状となる。ＳＩＮ信号及びＣＯＳ信号に独立にヒステリシスを設けて、このガウスノイズを除去するとすると、このガウスノイズの円形状の分布をカバーする正方形状のヒステリシス領域を設ける必要があるが、この場合、図２５に示すように、最悪の角度（４５°）位置では、入力リサージュ波形上におけるヒステリシス幅が、発生するノイズ幅の約√２倍となってしまい、効率的にノイズ除去をすることができず、精度悪化を招いてしまう。しかしながら、この位置検出装置１では、ＰＬＬローパスフィルタ７の後の角度データに対して直接ヒステリシスを設けているので、そのヒステリシス幅は、発生するノイズの領域を必要最小限にカバーすることができ、効率的にノイズを除去することができ、精度が向上する。
【０１４１】
（出力パルス発生部）
出力パルス発生部１１は、ヘッド部３から供給される原点信号及び応答制限部１０から供給される応答制限角度データＰＨとに基づき、測定対象となる工作機械の移動位置を示す２相増減パルスと、測定対象となる工作機械の移動位置の原点を示す基準原点パルスとを生成する。
【０１４２】
２相増減パルスは、上述したように互いに１／４波長ずれたＡ相信号及びＢ相信号とからなる信号であり、１周期でグレーコード化された４カウントの情報を出力する。この出力パルス発生部１１は、スケール２に記録された位置信号の１周期λを任意の出力分割数Ｄｉｖで分割したときの距離だけ、スケール２とヘッド部３とが相対移動したとき、１カウント増減される２相増減パルスを生成する。すなわち、出力パルス発生部１１は、測定対象となる工作機械が、λ／Ｄｉｖ移動したときに、１カウント分インクリメントされ、或いは、デクリメントされる２相増減パルスを生成する。
【０１４３】
この出力分割数Ｄｉｖは、４０分割、１００分割、３６０分割、１０００分割といったように、任意に設定することができる。
【０１４４】
また、出力パルス発生部１１は、上記２相増減パルスに同期した基準原点パルスを生成する。通常、スケール２に記録された位置信号と原点信号とは、その波長が異なり位相があっていないので、この出力パルス発生部１１で、２相増減パルスの所定のカウント位置で必ず発生する基準原点パルスを生成する。
【０１４５】
具体的に、出力パルス発生部１１の回路構成を図２６に示す。なお、図２６に示す各データ線の右横或いは上部分に付けられている各数字は、各回路に入出力されるデータのビット数を示している。また、図２６の各データ線に付けられている数字の左側に付けられている“上”“下”の文字は、そのデータのうち最上位或いは最下位ビットからのビット数を示している。
【０１４６】
出力パルス発生部１１には、ヘッド部３から供給された原点信号と、応答制限部１０から供給された応答制限角度データＰＨと、象限内分割数データＤｉｖＬと、基準象限指定情報とが入力される。
【０１４７】
原点信号は、ヘッド部３の原点検出ヘッド１７がスケール２に記録された原点信号を再生した再生信号で、パルス化されて供給される。
【０１４８】
応答制限角度データＰＨは、１波長λ（３６０°）で１となる小数点以下の１６ビットの２進数データに加工されて入力される。
【０１４９】
象限内分割数データは、スケール２とヘッド部３とが位置信号の１象限（１／４波長）分移動したときに出力される２相増減パルスのカウント数を、１０ビットの２進数で示したデータである。すなわち、象限内分割数は、出力分割数Ｄｉｖの１／４の値を示すデータである。
【０１５０】
基準象限指定情報は、基準原点パルスを発生する象限を指定する２ビットの情報である。
【０１５１】
出力パルス発生部１１は、第１の乗算器８１と、第２の乗算器８２と、補正加算器８３と、増減パルス生成回路８４と、オール０デコード回路８５と、第１のＡＮＤ回路８６と、一致検出回路８７と、第２のＡＮＤ回路８８とを有している。
【０１５２】
１６ビットの応答制限角度データＰＨは、上位２ビットと下位１４ビットとに分割され、その上位２ビットが象限を指定する象限データとして一致検出回路８７，第２の乗算器８２に供給され、その下位１４ビットが象限内の角度を示す象限内角度データとして第１の乗算器８１に供給される。
【０１５３】
１０ビットの象限内分割数データＤｉｖＬは、１０ビット全てが第１の乗算器８１に供給され、その下位２ビットのみが第２の乗算器８２に供給される。
【０１５４】
第１の乗算器８１は、応答制限角度データＰＨの下位１４ビットと、象限内分割数データＤｉｖＬの１０ビットとを乗算して、２４ビットの象限内分割単位アドレスＰＤＬを得る。
【０１５５】
２４ビットの象限内分割単位アドレスＰＤＬは、全ビットのうちの上位１０ビットが、象限内アドレスＡＤＬとして抜き出される。この象限内アドレスＡＤＬは、図２７（Ａ）に示すように、象限内におけるスケール２とヘッド３との相対位置を示す信号となる。象限内アドレスＡＤＬは、例えば、象限内分割数ＤｉｖＬが２５であれば、スケール２とヘッド３との相対移動にともない、０〜２４までの値を、象限毎に繰り返し出力されていく。
【０１５６】
この象限内アドレスＡＤＬは、さらに、上位８ビットと下位２ビットに分割され、そのうちの上位８ビットはオール０デコード回路８５に供給され、そのうちの下位２ビットは補正加算器８３に供給される。
【０１５７】
第２の乗算器８２は、応答制限角度データＰＨの上位２ビットと、象限内分割数データＤｉｖＬの下位２ビットを乗算して、４ビットの補正アドレスＰＣを得る。
【０１５８】
４ビットの補正アドレスＰＣは、その下位２ビットが、補正加算器８３に供給される。
【０１５９】
補正加算器８３は、象限内アドレスＰＤＬのうちの下位２ビット、即ち、象限内分割単位アドレスＰＤＬの下位から１５桁目と１６桁目のビットと、補正アドレスＰＣの下位２ビットとを加算して、その下位２ビットを１波長内アドレスＡＤの下位２ビットとして出力する。ここで、１波長内アドレスＡＤは、図２７（Ｂ）に示すように、１波長λ内におけるスケールとヘッド３との相対位置を示す信号となる。１波長内アドレスＡＤは、例えば、１波長λ内の出力分割数Ｄｉｖが１００であれば、スケール２とヘッド３との相対移動にともない、０〜９９までの値を、１波長λ毎に繰り返し出力されていく。
【０１６０】
補正加算器８３は、図２７（Ｃ）に示すように、この１波長内アドレスＡＤの下位２ビット（AD0,AD1）分のみを演算して出力する。この１波長内アドレスＡＤの下位２ビット（AD0,AD1）は、増減パルス生成回路８４に供給される。
【０１６１】
増減パルス生成回路８４は、１波長内アドレスＡＤの下位２ビット（AD0,AD1）をグレーコード化して、図２７（Ｄ）に示すような、Ａ相信号とＢ相信号とからなる２相増減パルスを生成する。この２相増減パルスは、本装置の出力信号として外部に出力される。またこれとともに、この２相増減パルスは、第１のＡＮＤ回路８６に供給される。
【０１６２】
オール０デコード回路８５は、象限内アドレスＡＤＬのうち上位８ビットが供給され、このデータが全て０となったときに、１ビットの象限内基準アドレス信号を発生する。象限内アドレスＡＤＬの上位８ビットは、図２７（Ｅ）に示すように、象限内アドレスＡＤＬの４クロック分毎に更新されるデータとなる。すなわち、２相増減パルスの１周期分毎に更新されるデータである。オール０デコード回路８５から出力される象限内基準アドレス信号は、図２７（Ｆ）に示すように、スケール２に記録された位置信号の各象限内において、各象限の開始位置を示す信号である。ここでは、象限内分割単位アドレスＰＤＬの上位８ビットが全て０となったときに発生されるようにしているが、全て０に限らず、任意の値となったときに発生するようにしてもよい。このオール０デコード回路８５から出力された象限内基準アドレス信号は、第１のＡＮＤ回路８６に供給される。
【０１６３】
第１のアンド回路８６は、図２７（Ｇ）に示すように、２相増減パルスが所定のカウントとなったとき（０〜３カウントのうちいずれかのカウントとなったとき）であって、且つ、象限内分割単位アドレスＰＤＬが供給されたタイミングで、内部基準パルスを発生する。この内部基準パルスは、第２のＡＮＤ回路８８に供給される。
【０１６４】
ここで、第１の乗算器８１、第２の乗算器８２及び補正加算器８３に対して入出力されるデータの桁どり関係を図２８及び図２９に示す。なお、図２８及び図２９には、実際には演算されない桁もカッコを付けて示している。
【０１６５】
図２８（Ａ）に示すように、第１の乗算器８１には、１０ビットの象限内分割数データＤｉｖＬ（DivL0〜DivL9）が入力され、第２の乗算器８２には１０ビットの象限内分割数データＤｉｖＬのうち下位２ビット（DivL0〜DivL1）が入力される。
【０１６６】
また、図２８（Ｂ）に示すように、１６ビットの応答制御角度データＰＨ（PH0〜PH15）が入力される。１６ビットの応答制御角度データＰＨでは、１波長λ単位の小数点位置が最上位ビット（PH15）の上位に付けられ、象限単位の小数点位置が、上位から２ビット目（PH14）と３ビット目（PH13）との間に付けられる。この１６ビットの応答制御角度データＰＨは、上位２ビットと下位１４ビットとに分割され、上位２ビット（PH14〜PH15）は第２の乗算器８２に入力され、下位１４ビット（PH0〜PH13）は第１の乗算器８１に入力される。
【０１６７】
図２９に示すように、第１の乗算器８１からは、２４ビットの象限内分割単位アドレスＰＤＬ（PDL0〜PDL23）が出力される。また、第３の乗算器８２からは、４ビットの補正アドレスＰＣ（(PH14,PH15)*(DivL0,DivL1)=PC14,PC15,PC16,PC16）が出力される。そして、補正加算器８３は、この補正アドレスＰＣの下位２ビットと、２４ビットの象限内分割単位アドレスＰＤＬの上位１０ビット目及び１１ビット（PDL14,PDL15）とを加算し、１波長分割単位アドレスＡＤ（AD0,AD1）を出力する。
【０１６８】
一致検出回路８７には、応答制限角度データＰＨの上位２ビットからなる象限データと、基準象限指定情報とが入力される。象限データは、図３０（Ａ）に示すように、スケール２に記録された位置信号の１波長λ内の４つの象限を示すデータである。一致検出回路８７は、基準象限指定情報と、象限データとが一致したときに、基準象限パルスを発生する。例えば、基準象限指定情報により第２象限が指定されている場合には、図３０（Ｂ）に示すように、象限データが第２の象限（１）となったときに基準象限パルスを発生する。この基準象限パルスは、第２のＡＮＤ回路８８に供給される。
【０１６９】
第２のＡＮＤ回路８８には、図３０（Ｂ）に示すような基準象限パルスと、図３０（Ｃ）に示すような内部基準パルスと、図３０（Ｄ）に示すようなパルス化された原点信号とが入力される。
【０１７０】
第２のＡＮＤ回路８８は、図３０（Ｅ）に示すように、これらの信号が全て１となったタイミングで、基準原点パルスを発生する。
【０１７１】
以上のように出力パルス発生部１１では、スケール２に記録された位置信号の１波長内を任意の分割数で分割した単位で増減される２相増減パルスを、少ない演算量で演算して、出力することができる。さらに、この出力パルス発生部１１では、スケール２の所定の１カ所に記録された原点信号を、２相増減パルスに同期させた基準原点パルスを出力することができる。
【０１７２】
【発明の効果】
本発明にかかる位置検出装置及び演算処理装置では、極座標変換を行って得られた角度信号に対して、ローパスフィルタリングを行う。このことにより、この位置検出装置では、上記角度信号に含まれるノイズ成分を除去することができるので、検出部までにおいて生じるノイズのみならず、極座標変換時における量子化ノイズ等も除去することができる。
【０１７３】
また、本発明にかかる位置検出装置演算処理装置は、ローパスフィルタが、入力された角度信号と出力する角度信号との位相誤差を求め、この位相誤差が０となるような周波数の角度信号を出力する。このことにより、この位置検出装置では、３６０°から０°への変化する角度信号に対して追従が可能なローパスフィルタリングを行い、ノイズを、除去することができる。
【図面の簡単な説明】
【図１】本発明を適用した位置検出装置のブロック構成図である。
【図２】（Ａ）は、上記位置検出装置から出力される２相増減信号の信号波形を示す図である。（Ｂ）は、上記２相増減信号のカウント値を説明するための図である。
【図３】位置検出装置に備えられるスケールと、このスケールに記録された位置信号及び原点信号を説明するための図である。
【図４】上記位置検出装置に備えられるスケールとヘッド部との位置関係を説明するための図である。
【図５】（Ａ）は、上記ヘッド部の第１の位置検出ヘッドから再生される信号の波形図であり、（Ｂ）は、上記ヘッド部の第２の位置検出ヘッドから再生される信号の波形図である。
【図６】上記ヘッド部から出力されるＳＩＮ信号とＣＯＳ信号のリサージュ波形を説明するための図である。
【図７】位置検出装置に備えられる極座標変換部のブロック構成図である。
【図８】上記極座標変換部の極座標ＲＯＭ内に格納されている極座標変換テーブルの角度データについて説明するための図である。
【図９】上記極座標変換部の極座標ＲＯＭ内に格納されている極座標変換テーブルの振幅データについて説明するための図である。
【図１０】位置検出装置に備えられるＰＬＬローパスフィルタのブロック構成図である。
【図１１】上記ＰＬＬローパスフィルタの１次ループのみでフィルタリングを行った場合に発生する定常位相誤差について説明するための図である。
【図１２】上記ＰＬＬローパスフィルタに２次ループを追加したときの応答特性を説明するための図である。
【図１３】一般的なフィイードバック系の閉ループ応答特性を説明するためのブロック構成図である。
【図１４】上記一般的なフィイードバック系の閉ループ応答特性を説明するためのボード線図である。
【図１５】上記ＰＬＬローパスフィルタのノイズ抑圧特性を説明するためのボード線図である。
【図１６】上記ＰＬＬローパスフィルタの角度変動に対する残留位相誤差特性を説明するためのボード線図である。
【図１７】上記ＰＬＬローパスフィルタの速度変動に対する残留位相誤差特性を説明するためのボード線図である。
【図１８】デジタル回路で構成した上記ＰＬＬローパスフィルタの回路図である。
【図１９】（Ａ）は、上記ＰＬＬローパスフィルタの入出力特性を説明するための図である。（Ｂ）は、上記ＰＬＬローパスフィルタで生じる位相誤差を説明するための図である。
【図２０】上記位置検出装置に備えられるノイズ検出部のブロック構成図である。
【図２１】上記位置検出装置に備えられるフィルタ制御部のブロック構成図である。
【図２２】上記フィルタ制御部の動作を説明するためのタイミングチャートである。
【図２３】上記位置検出装置に備えられる応答制限部のブロック構成図である。
【図２４】上記応答制限部の入出力特性を説明するための図である。
【図２５】ＳＩＮ信号及びＣＯＳ信号に直接ヒステリシスを設けた場合と、角度信号にヒステリシスを設けた場合の精度の違いについて説明する図である。
【図２６】上記位置検出装置に備えられる出力パルス発生部のブロック構成図である。
【図２７】上記出力パルス発生部による２相増減信号及び内部基準パルスの生成動作を説明するためのタイミングチャートである。
【図２８】（Ａ）は、上記出力パルス発生部が有する第１の乗算器及び第２の乗算器に入力される象限内分割数データを説明するための図である。（Ｂ）は、上記第１の乗算器及び第２の乗算器に入力される応答制限角度データＰＨを説明するための図である。
【図２９】上記出力パルス発生部が発生する２相増減パルスを生成するための演算について説明するための図である。
【図３０】上記出力パルス発生部による基準原点パルスの生成動作を説明するためのタイミングチャートである。
【図３１】極座標変換をして得られる角度信号について説明する図である。
【図３２】上記極座標変換をして得られる角度信号に対して直接ローパスフィルタを設けた場合のフィルタ出力を説明する図である。
【符号の説明】
１ 位置検出装置、２ スケール、３ ヘッド部、４ 第１のアナログ／デジタル変換部、５ 第２のアナログ／デジタル変換部、６ 極座標変換部、７ ＰＬＬローパスフィルタ、８ ノイズ検出部、９ フィルタ制御部、１０ 応答制限部、１１ 出力パルス発生部
【発明の属する技術分野】
本発明は、相対移動をする２部材の移動位置を検出する位置検出装置及び位置検出に用いられる演算処理装置に関するものである。
【０００２】
【従来の技術】
従来より、相対移動をする２部材の移動位置を検出する位置検出装置が知られている。この位置検出装置は、一定の波長で信号レベルが変動する周期信号が一定方向に沿って記録されたスケールと、このスケールに記録された周期信号を検出するヘッド部と、ヘッド部から検出された周期信号の信号処理をして位置情報を出力する演算処理部とを備えて構成される。スケール及びヘッド部は、相対移動する２部材の可動部と基準部とに取り付けられる。位置検出装置では、ヘッド部が、２部材の相対移動に応じて、信号レベルが変動する周期信号をスケール検出して、この検出した周期信号を演算処理部に供給する。演算処理部は、ヘッド部が検出した周期信号に基づき、２部材の相対移動位置を示す位置情報を出力する。このような位置検出装置では、スケールに記録された周期信号の記録波長をさらに内挿して高い分解能で位置検出を行うため、検出した周期信号を極座標変換して角度信号を生成し、この角度信号を用いて位置情報を生成していた。
【０００３】
極座標変換して得られる角度信号は、図３１に示すように、０°〜３６０°の角度範囲の信号を何周にも亘って繰り返すモジュロ位相の信号となる。従来の位置検出装置では、この角度信号を用いることにより、演算処理や内挿処理等が簡易に行うことができ、効率的に処理を行うことができた。
【０００４】
【発明が解決しようとする課題】
ところで、従来の位置検出装置では、ヘッド部による検出ノイズ、Ａ／Ｄ変換時の量子化ノイズ、極座標変換時の量子化ノイズ等の内部ノイズを除去するため、ローパスフィルタを設ける必要があった。しかしながら、角度信号に対して直接ローパスフィルタをかけた場合、正確にフィルタリングを行うことができなかった。例えば、３６０°から０°にジャンプしている部分を平滑化すると、ローパスフィルタが３６０°から０°への角度変動とみなしてしまうため、その出力が、図３２に示すように、反対の１８０°近傍の値となってしまっていた。
【０００５】
従って、従来の位置検出装置では、角度信号を０°から３６０°まで繰り返す信号とせず、３６０°より大きい角度も出力するような信号に変換してフィルタリングを行うか、或いは、極座標変換前の周期信号に対してフィルタリングを行っていた。しかしながら、角度信号を３６０°より大きい角度も表現できるような信号に変換する場合には、非常に大きな演算テーブルが必要となり、演算効率が悪くまたコストも高くなってしまっていた。また、極座標変換前の周期信号に対してフィルタリングを行った場合には、極座標変換後に発生するノイズを除去することができず、高い精度の位置情報を得ることができなかった。
【０００６】
本発明は、このような実情を鑑みてなされたものであり、位置信号を極座標変換をして得られた角度信号に対してノイズ成分を除去することができる位置検出装置、及び、角度信号に対してノイズ成分を除去することができる演算処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明にかかる位置検出装置は、周期信号からなる位置信号が記録された記録媒体と、上記位置信号の記録方向に沿って上記記録媒体に対して相対移動し、上記位置信号を検出する第１の検出ヘッドと、上記位置信号の記録方向に上記第１の検出ヘッドから所定距離離間して設けられ、上記第１の検出ヘッドと連動して上記記録媒体に対して相対移動し、上記位置信号を検出する第２の検出ヘッドとからなる検出部と、上記第１の検出ヘッド及び上記第２の検出ヘッドが検出した位置信号を、１周期内における上記記録媒体と上記検出部との相対位置を角度で示す角度信号に変換する極座標変換部と、上記極座標変換部から出力された上記角度信号の高域成分を除去するローパスフィルタと、上記ローパスフィルタにより高域成分が除去された上記角度信号に基づき、上記記録媒体と上記検出部との相対位置情報を出力する出力部とを備える。
【０００８】
この位置検出装置では、極座標変換を行って得られた角度信号に対して、ローパスフィルタリングを行う。
【０００９】
また、本発明にかかる位置検出装置は、上記ローパスフィルタが、周波数制御信号に基づき周波数が制御された周期信号を出力する周波数制御発振器と、上記極座標変換部から出力された角度信号と上記周波数制御発振器から出力された周期信号との位相を比較して位相誤差を出力する位相比較器と、上記位相比較器から出力された位相誤差を積分して速度偏差を出力する積分器と、上記積分器から出力された速度偏差と上記位相比較器から出力された位相誤差とを加算して上記周波数制御信号を生成する加算器とを有し、さらに、上記周波数制御発振器が、上記周波数制御信号に基づき、上記位相誤差が０となるように上記周期信号の周波数を制御し、この周期信号を高域成分が除去された上記角度信号として出力することを特徴とする。
【００１０】
この位置検出装置では、ローパスフィルタが、入力された角度信号と出力する角度信号との位相誤差を求め、この位相誤差が０となるような周波数の角度信号を出力する。
【００１１】
本発明にかかる演算処理装置は、第１の周期信号及び上記第１の周期信号と位相が異なる第２の周期信号を、上記第１の周期信号及び第２の周期信号の１周期内の角度を示す角度信号に変換する極座標変換部と、上記極座標変換部から出力された上記角度信号の高域成分を除去するローパスフィルタと、上記ローパスフィルタにより高域成分が除去された上記角度信号に基づき、上記第１の周期信号及び第２の周期信号が示す位置情報を出力する出力部とを備える。
【００１２】
この演算処理装置では、極座標変換を行って得られた角度信号に対して、ローパスフィルタリングを行う。
【００１３】
また、本発明にかかる演算処理装置は、上記ローパスフィルタが、周波数制御信号に基づき周波数が制御された周期信号を出力する周波数制御発振器と、上記極座標変換部から出力された角度信号と上記周波数制御発振器から出力された周期信号との位相を比較して位相誤差を出力する位相比較器と、上記位相比較器から出力された位相誤差を積分して速度偏差を出力する積分器と、上記積分器から出力された速度偏差と上記位相比較器から出力された位相誤差とを加算して上記周波数制御信号を生成する加算器とを有し、上記周波数制御発振器が、上記周波数制御信号に基づき、上記位相誤差が０となるように上記周期信号の周波数を制御し、この周期信号を高域成分が除去された上記角度信号として出力することを特徴とする。
【００１４】
この演算処理装置では、ローパスフィルタが、入力された角度信号と出力する角度信号との位相誤差を求め、この位相誤差が０となるような周波数の角度信号を出力する。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態として、直線移動をする工作機械（例えば、固定部と可動部とからなる２部材を有する工作機械）等の直線移動位置を検出する位置検出装置について、図面を参照しながら説明する。
【００１６】
図１に、本発明を適用した位置検出装置のブロック構成図を示す。
【００１７】
位置検出装置１は、図１に示すように、スケール２と、ヘッド部３と、第１のアナログ／デジタル変換部４と、第２のアナログ／デジタル変換部５と、極座標変換部６と、ＰＬＬローパスフィルタ７と、ノイズ検出部８と、フィルタ制御部９と、応答制限部１０と、出力パルス発生部１１とを備えている。
【００１８】
位置検出装置１では、スケール２とヘッド部３とが直線移動する２部材にそれぞれ取り付けられ、この２部材の相対移動位置を検出する。例えば、スケール２が２部材のうちの可動部に取り付けられ、ヘッド部３が２部材のうちの固定部に取り付けられる。この位置検出装置１は、スケール２には位置信号と原点信号とが記録されており、ヘッド部３が工作機械等の直線移動に応じてこのスケール２に記録されている位置信号及び原点信号を検出して、この工作機械等の移動位置情報を出力する。この位置検出装置１からは、この工作機械等の移動位置情報として、位置信号によって生成される２相増減パルスと、原点信号によって生成される基準原点パルスとが出力される。この移動位置情報は、制御装置等に伝送され、工作機械の動作制御に用いられる。
【００１９】
この位置検出装置１の移動位置情報として出力される２相増減パルスは、いわゆるＡ／Ｂ相信号と呼ばれる信号である。この２相増減パルスは、図２（Ａ）に示すように、互いに同一周期であって位相が１／４周期ずれたＡ相信号とＢ相信号の２つの信号から構成される。この２相増減パルスは、例えば、Ａ相信号を下位ビット、Ｂ相信号を上位ビットとした、２ビットのグレイコード化されたカウント値を示す信号である。すなわち、２相増減パルスは、図２（Ｂ）に示すように、０〜３までの４カウントを１周期とし、位相がプラス方向に進むとその値が１つずつインクリメントされていき、位相がマイナス方向に進むとその値が１つずつデクリメントされていくといったカウント値を示す信号である。この位置検出装置１から出力される２相増減パルスの１カウントは、検出する移動量の分解能を示している。従って、２相増減パルスは、工作機械がこの分解能分だけ相対移動したとき、１カウント増減する。例えば、この位置検出装置１の分解能が１μｍであれば、工作機械が１μｍプラス方向に移動すると、２相増減パルスは１カウント増加する。一方、１μｍマイナス方向に移動すると、２相増減パルスは１カウント減少する。このような２相増減パルスは、伝送する情報量が非常に少なくてよく、グレイコードを用いて移動量を示すので、移動方向も明確に伝送することができる。そして、この位置検出装置１から移動位置情報として２相増減パルスを取得した制御装置等は、このような２相増減パルスのカウント数を累積加算（マイナス方向に移動したときには減算）することによって、工作機械の相対移動量を検出することができる。
【００２０】
また、基準原点パルスは、工作機械の移動位置の基準点を示す情報であり、相対移動する工作機械の移動位置が基準位置にあるときに発生される。例えば、基準原点パルスは、直線移動する２部材からなる工作機械であれば、移動範囲の中心位置或いは端部位置で発生される。この位置検出装置１から移動位置情報として基準原点パルスを取得した制御装置等は、この基準原点パルスが発生されたときに、上記２相増減パルスの累積加算値を０にクリアし、この基準位置から２相増減パルスのカウント値の累積加算を行い、工作機械の移動位置を特定することができる。
【００２１】
このように位置検出装置１では、工作機械の動作を制御する制御装置に、工作機械の移動位置情報を提供することができる。
【００２２】
このような位置検出装置１の各構成要素の内容についてさらに詳細に説明する。
【００２３】
（スケール）
スケール２は、図３に示すように長尺状の形状をしている。このスケール２は、直線移動をする２部材の一方の部材、例えば、可動部に、その長手方向が２部材の移動方向に対して並行となるように取り付けられる。スケール２には、長手方向に沿って、所定の波長λで繰り返される磁気信号が、位置信号として記録されている。また、スケール２には、その長手方向の一カ所に例えば１波長λ分の磁気信号が、原点信号として記録されている。
【００２４】
なお、スケール２は、移動位置を検出する工作機械の相対移動の内容に応じて、その形状が定まる。例えば、直線移動をする工作機械の移動位置を検出する場合には、スケール２は図３に示すような長尺状の形状をしていることが好ましいが、回転移動する部材の回転位置を検出する場合には、円板状の形状をしていることが好ましい。また、位置信号は、一定の波長で繰り返される周期信号であって、その相対移動方向に沿って記録されていれば、磁気信号に限らずどのような信号であってもよい。例えば、位置信号は、光学的に検出される信号であってもよい。また、例えば円板状のスケールを用いて回転移動位置を検出する場合であれば、位置信号の記録位置はスケールの円弧部分に記録されるのが一般的である。また、原点信号は、工作機械の移動位置の基準点を示す信号であり、工作機械の移動方向の１カ所に記録されていればよい。この原点信号も、磁気信号に限らず、例えば、光学的に検出される信号であってもよい。また、この原点信号は、図３に示す例では、位置信号に対して、丸棒状のスケール２の円周上の異なる位置に記録しているが、記録波長を位置信号と異なるものとして、位置信号に重畳して記録してもよい。
【００２５】
（ヘッド部）
ヘッド部３は、図４に示すように、位置信号を検出する第１の位置検出ヘッド１５及び第２の位置検出ヘッド１６と、原点信号を検出する原点検出ヘッド１７とを有している。このような各ヘッド１５，１６，１７を有しているヘッド部３は、直線移動をする２部材のうちスケール２が取り付けられていない部材、例えば、固定部に、取り付けられている。従って、２部材の直線移動に伴って、スケール２とヘッド部３とが相対移動することとなる。各ヘッド１５，１６，１７は、例えばＭＲヘッドやコイルセンサ等の磁気信号を電気信号に変換する磁気ヘッドからなる。各ヘッド１５，１６，１７は、それぞれ位置信号又は原点信号が検出できるような位置に固定されている。すなわち、スケール２が長手方向に直線移動したときに、このスケール２の長手方向に記録された位置信号が常に検出できるように、例えば、位置信号及び原点信号に対向する位置に、配置されている。
【００２６】
また、第１の位置検出ヘッド１５と第２の位置検出ヘッド１６とは、スケール２の長手方向すなわち工作機械の相対移動方向に、（ｍ＋１／４）λだけ離間して配置されている。λは、位置信号の波長であり、ｍは、整数である。位置信号が波長λの周期信号であるので、第２の位置検出ヘッド１６からは、第１の位置検出ヘッド１５から検出される信号に対して、１／４波長位相がずれた信号が検出される。
【００２７】
従って、第１の位置検出ヘッド１５からは、図５（Ａ）に示すように、工作機械の相対移動に伴い周期λで繰り返される正弦波信号が検出され、また、第２の位置検出ヘッド１６からは、図５（Ｂ）に示すように、工作機械の相対移動に伴い周期λで繰り返され且つ第１の位置検出ヘッド１５が検出する信号と１／４波長位相がずれた正弦波信号が検出される。なお、以下、第１の位置検出ヘッド１５が検出した信号を、ＳＩＮ信号といい、第２の位置検出ヘッド１６が検出した信号をＣＯＳ信号という。
【００２８】
また、原点検出ヘッド１７は、スケール２の長手方向の１箇所に記録された原点信号を検出することができれば、第１の位置検出ヘッド１５及び第２の位置検出ヘッド１６に対して配置位置の位相ずれがあってもよい。
【００２９】
このようなヘッド部３は、ＳＩＮ信号を第１のアナログ／デジタル変換部４に供給し、ＣＯＳ信号を第２のアナログ／デジタル変換部５に供給する。また、ヘッド部３は、原点検出ヘッド１７が検出した原点信号をパルス化して、出力パルス発生部１１に供給する。
【００３０】
なお、スケール２に光学的に位置信号及び原点信号が記録されている場合には、ヘッド３は、光学ヘッドを用いてこれらを検出することにより、図５（Ａ）及び図５（Ｂ）に示すようなＳＩＮ信号及びＣＯＳ信号を出力し、また、原点信号を出力することができる。
【００３１】
また、第１の位置検出ヘッド１５と第２の位置検出ヘッド１６とは、検出する信号に１／４波長の位相ずれが生じるように配置をしているが、この位置検出装置１では、後述する極座標変換部５により検出した２つの信号から位置信号の１周期における位置を角度で特定できればよいので、１／４波長のみならず他の位相値で位相ずれを生じるように配置してもよい。
【００３２】
また、第１の位置検出ヘッド１５及び第２の位置検出ヘッド１６として、ＭＲヘッドを用いた場合、このＭＲヘッドが検出する位置信号の波長は、スケール２に記録された位置信号の波長の１／２とすることもできる。このとき、ＭＲヘッドを用いた場合には、スケール２に記録された位置信号の１／２の波長の周期信号が、第１の位置検出ヘッド１５及び第２の位置検出ヘッド１６から出力される。なお、本装置においては、以下の処理で、この第１の位置検出ヘッド１５及び第２の位置検出ヘッド１６から出力される信号が、位置信号として用いられる。
【００３３】
（アナログ／デジタル変換部）
第１のアナログ／デジタル変換部４は、ヘッド部３から供給されたＳＩＮ信号をデジタルデータに変換する。また、第２のアナログ／デジタル変換部５は、ヘッド部３から供給されたＣＯＳ信号をデジタルデータに変換する。これら第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５のサンプリングクロックは、例えば、図示しないクロック発生装置から供給される。この第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５に用いられるサンプリングクロックは、後述する極座標変換部６、ＰＬＬローパスフィルタ７、ノイズ検出部８、フィルタ制御部９、応答制限部１０、出力パルス発生部１１にも供給され、基準クロックとして参照される。なお、このサンプリングクロックは、第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５の分解能分、すなわち、Ａ／Ｄの量子化単位分、位置検出対象となる工作機械が直線移動するのに必要な時間よりも、充分に高い周波数のクロックであるものとする。例えば、位置検出対象となる工作機械がＡ／Ｄの量子化単位分移動するのに、最低１μ秒必要という仕様が定められていれば、それより充分高い周波数のサンプリングクロックであるものとする。
【００３４】
このような第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５は、ＳＩＮ信号及びＣＯＳ信号をそれぞれ例えば１０ビットのデジタルデータに変換して、極座標変換部６に供給する。なお、ＳＩＮ信号をデジタルデータに変換した信号を、以下、ＳＩＮデータといい、ＣＯＳ信号をデジタルデータに変換した信号を、以下、ＣＯＳデータという。
【００３５】
（極座標変換部）
極座標変換部６は、ＳＩＮデータ及びＣＯＳデータを極座標変換し、スケール２に記録された位置信号の１波長λ内におけるスケール２とヘッド部３との相対移動位置を示す振幅データ及び角度データとを生成する。
【００３６】
すなわち、ＣＯＳデータを横軸、ＳＩＮデータを縦軸に取って、ベクトルを描くと、図６に示すような、スケール２とヘッド部３との相対移動方向に応じて左右方向に回転するリサージュ波形となる。このリサージュ波形は、１回転が位置信号の１波長λに対応しており、角度が位置信号の１波長内の絶対位置を示している。このことから、ＳＩＮデータ及びＣＯＳデータが極座標変換を行うことによって、１波長λ内におけるスケール２とヘッド３との絶対位置を表すことができる。つまり、スケール２に記録された位置信号が周期信号であるので、その周期信号のレベルを極座標に変換することにより、１周期内の位置情報を示す角度データを生成することができる。
【００３７】
極座標変換部６のブロック構成図を図７に示し、この極座標変換部６について更に詳細に説明する。
【００３８】
極座標変換部６は、象限分割部２１と、第１のグレイコード化部２２と、第２のグレイコード化部２３と、極座標ＲＯＭ２４と、第１のグレイコード戻し部２５と、第２のグレイコード戻し部２６と、象限合成部２７とを有している。
【００３９】
象限分割部２１には、ＳＩＮデータ（１０ビット）とＣＯＳデータ（１０ビット）とが供給される。象限分割部２１は、ＳＩＮデータ及びＣＯＳデータに付けられている正負の符号（例えば最上位ビットの符号）に基づき生成される２ビットの象限指示データＱＩと、各象限のＳＩＮデータを第１象限相当のデータに変換した９ビットの第１象限ＳＩＮデータＲＹと、各象限のＣＯＳデータを第１象限相当のデータに変換した９ビットの第１象限ＣＯＳデータＲＸとに分割する。象限分割部２１は、象限指示データＱＩを象限合成部２７に供給し、第１象限ＳＩＮデータＲＹを第１のグレイコード化部２２に供給し、第１象限ＣＯＳデータＲＸを第２のグレイコード化部２３に供給する。
【００４０】
第１のグレイコード化部２２は、第１象限ＳＩＮデータＲＹをグレイコード化して、極座標ＲＯＭ２４に供給する。第２のグレイコード化部２３は、第１象限ＣＯＳデータＲＸをグレイコード化して、極座標ＲＯＭ２４に供給する。
【００４１】
極座標ＲＯＭ２４には、グレイコード化された第１象限ＳＩＮデータＲＹ及びグレイコード化された第１象限ＣＯＳデータＲＸがアドレスとして記述された極座標変換テーブルが格納されている。この極座標変換テーブルには、グレイコード化された第１象限ＳＩＮデータＲＹ及びグレイコード化された第１象限ＣＯＳデータＲＸに対応した、振幅データＬＩ及び第１象限（０°〜９０°）の角度データＰＩが記述されている。振幅データＬＩ及び第１象限の角度データＰＩは、それぞれグレイコード化されて極座標ＲＯＭに格納されている。
【００４２】
極座標変換テーブルには、第１象限内の角度データが１０ビット、振幅データが６ビットの全１６ビットのデータが格納されている。角度データは、図８に示すように、０°〜９０°を、９０°／１０２４単位で分割して表したデータである。また、振幅データは、図９に示すように、ＳＩＮ軸上或いはＣＯＳ軸上の最大振幅時（ＳＩＮデータ＝５１１且つＣＯＳデータ＝０のとき、或いは、ＳＩＮデータ＝０且つＣＯＳデータ＝５１１のとき）の振幅を５６で分割して表したデータである。振幅データは、６ビットであるので、０〜６３まで表現が可能であるが、ノイズや歪みにより検出した測定値が理論値よりも大きくなることがあるので、その理論値より大きくなる場合を考慮して表現範囲にマージンを設けている。なお、測定した振幅値が６３以上になる場合には、全て６３にクリップしている。
【００４３】
極座標ＲＯＭ２４は、極座標変換テーブルを参照して極座標変換し、入力された第１象限ＳＩＮデータＲＹ及び第１象限ＣＯＳデータＲＸに対応したグレイコード化した角度データ及び振幅データを出力する。極座標ＲＯＭ２４は、振幅データを第１のグレイコード戻し部２５に供給し、角度データを第２のグレイコード戻し部２６に供給する。
【００４４】
第１のグレイコード戻し部２５は、極座標ＲＯＭ２４から供給された振幅データＬＩのグレイコードを戻し、通常のコードの振幅データＬＩに変換する。第２のグレイコード戻し部２５は、極座標ＲＯＭ２４から供給された第１象限の角度データＰＩのグレイコードを戻し、通常のコードの第１象限の角度データＰＩに変換する。
【００４５】
ここで、第１象限ＳＩＮデータＲＹ及び第１象限ＣＯＳデータＲＸから、振幅データＬＩ及び第１象限の角度データＰＩへの変換関数は、即ち、極座標ＲＯＭ２４とその前後のグレイコード変換を含めた関数は、以下のようになる。
【００４６】
PI=tan-1{RY/RX}*1024/90
LI=56[(√{(RY/511)2+(RX/511)2}] 但し６３以上の値は６３にクリップ。
【００４７】
象限合成部２７は、１０ビットの第１象限角度データＰＩの更に上位ビットとして、象限分割部２１で生成した象限指示データＱＩを付加して、合計１２ビットの全周の角度データとする。
【００４８】
このように極座標変換部６は、ＳＩＮデータ及びＣＯＳデータを極座標変換して、１２ビットの全周（０°〜３６０°）の角度データＰＩ及び６ビットの振幅データＬＩを生成する。この極座標変換部６により生成された全周の角度データＰＩは、ＰＬＬローパスフィルタ７に供給され、振幅データＬＩは、ノイズ検出部８に供給される。
【００４９】
以上のように極座標変換部６では、極座標ＲＯＭ２４が第１象限に対応する極座標変換テーブルしか格納していないため、４象限分のデータを全て格納することなく、容量を減らしている。
【００５０】
また、極座標ＲＯＭ２４には、アドレスとして入力される第１象限ＳＩＮデータ及び第１象限ＣＯＳデータと、出力する角度データ及び振幅データとを、グレイコード化して格納している。ここで、スケール２から取得した位置情報であるＳＩＮデータ及びＣＯＳデータ、及び、このＳＩＮデータ及びＣＯＳデータを極座標変換した角度データ及び振幅データは、Ａ／Ｄのサンプリング周波数が充分高いため、ノイズが発生した場合を除き、スケール２とヘッド部３との相対移動に伴い必ず連続的に変換する。そのため、隣接するコード間で必ずビット変化が１つしかないグレイコードを採用することによって、メモリアクセス時においてバスライン上のビット変化が少なくなり大幅にスパイクノイズを抑えることができ、ノイズに起因する精度劣化を防止することができる。例えば、グレイコード化しない場合に比べて、スパイクノイズを平均１／２にすることができ、また、最大のビット変化が生じる位置ではビット数分の１に少なくすることができる。
【００５１】
（ＰＬＬローパスフィルタ）
ＰＬＬローパスフィルタ７は、極座標変換部６により変換された角度データＰＩに対して、高域周波数成分を除去するローパスフィルタリング処理を行う。このＰＬＬローパスフィルタ７は、入出力の位相誤差を求め、この位相誤差が０となるようにフィードバック制御してフィルタリングを行う。すなわち、ＰＬＬローパスフィルタ７は、ＰＬＬ（Phase Locked Loop）回路構成と類似した回路構成となる。
【００５２】
このようなＰＬＬローパスフィルタ７の構成を図１０に示し、この動作原理について説明する。
【００５３】
ＰＬＬローパスフィルタ７は、この図１０に示すように、位相比較器３１と、第１の増幅器３２と、第２の増幅器３３と、位相誤差積分器３４と、加算器３５と、ＶＣＯ（Voltage Controlled Oscillator）３６とを有している。
【００５４】
このＰＬＬローパスフィルタ７では、極座標変換部６により生成された全周（０°〜３６０°）範囲の角度データＰＩが入力され、この角度データＰＩを平滑化した平滑角度データＰＦが出力される。
【００５５】
位相比較器３１には、全周の角度データＰＩが入力されるとともに、出力する平滑角度データＰＦがフィードバックされて入力される。位相比較器３１は、角度データＰＩと平滑角度データＰＦとの位相誤差を求め、位相誤差信号ＰＥを生成する。位相比較器３１は、生成した位相誤差信号ＰＥを第１の増幅器３２に供給する。
【００５６】
第１の増幅器３２は、位相誤差信号ＰＥを所定のゲイン（Ｇ1）で増幅し、増幅した位相誤差信号ＰＥを、第２の増幅器３３及び加算器３５に供給する。
【００５７】
第２の増幅器３２は、第１の増幅器３２で増幅された位相誤差信号ＰＥをさらに所定のゲイン（Ｇ2）で増幅して、増幅した位相誤差信号ＰＥを位相誤差積分器３４に供給する。
【００５８】
なお、このＰＬＬローパスフィルタ７をデジタル回路で構成した場合には、上記第１の増幅器３２及び第２の増幅器３３は、乗算器で構成される。
【００５９】
位相誤差積分器３４は、位相誤差信号ＰＥに対して積分を行って平滑化し、速度偏差信号ＶＥＬを生成する。位相誤差積分器３４は、生成した速度偏差信号ＶＥＬを加算器３５に供給する。
【００６０】
加算器３５は、第１の増幅器３２から供給された位相誤差信号ＰＥと、位相誤差積分器３４から供給された速度偏差信号ＶＥＬを加算して、周波数制御電圧信号ＦＳを生成する。加算器３５は、生成した周波数制御電圧信号ＦＳをＶＣＯ３６に供給する。
【００６１】
ＶＣＯ３６は、周波数制御電圧信号ＦＳが０となるように周波数が制御された周波数データを、平滑角度データＰＦとして出力する。すなわち、ＶＣＯ３６は、位相誤差信号ＰＥ及びこの位相誤差信号ＰＥを積分した速度偏差信号ＶＥＬが０となるような周波数の信号を出力する。このＶＣＯ３６は、入力信号に対して周波数及び位相が一致するような周期信号を発生する電圧制御発振器である。このＶＣＯ３６は、出力信号の周波数０を中心周波数として動作する電圧制御発振器である。
【００６２】
このような構成のＰＬＬローパスフィルタ７では、第１の増幅器３２から加算器３５を介して位相誤差信号ＰＥをＶＣＯ３６に供給する１次ループと、位相誤差信号ＰＥを積分した速度偏差信号ＶＥＬを加算器３５を介してＶＣＯ３６に供給する２次ループとによりループフィルタを形成して入力信号と出力信号の周波数と位相のロックをしている。
【００６３】
１次ループでは、位相誤差が０を目指すように、負帰還制御がされる。しかしながら、定常速度で角度データＰＩが変化している場合、すなわち、工作機械が定常速度で移動している場合、この１次ループのみでは、図１１に示すように、その速度に比例した位相誤差が発生する。そのため、このＰＬＬローパスフィルタ７では、２次ループを設けて、位相誤差ＰＥをさらに積分して速度偏差信号ＶＥＬを生成し、この速度偏差信号ＶＥＬも０を目指すように、負帰還制御がされる。ＰＬＬローパスフィルタ７では、この１次ループ及び２次ループにより、図１２に示すように、出力信号である平滑角度データＰＦが、入力信号である角度データＰＩを平均的にトレースするようになりこの角度データＰＩのローパスフィルタ出力となる。
【００６４】
また、第１の増幅器３２のゲインを変えると、１次ループのフィードバックゲインを制御することができ、第２の増幅器３３のゲインを変えると、２次ループのフィードバックゲインを制御することができる。このフィードバックゲインを変えることにより、ローパスフィルタのカットオフ周波数を変えることができる。
【００６５】
一般に、フィイードバック系の閉ループ応答特性Ｇｃは、図１３に示すような、回路構成となり、Ａをフォワードゲイン、Ｂをフィードバックゲインとすると、
Ｇｃ＝Ａ／（１＋ＡＢ）
で表される。このときの応答特性は、例えば、Ａ＝１／（１＋Ｓ），Ｂ＝定数であるとすると、図１４に示すようになる。なお、Ｓはラプラス演算子である。
【００６６】
ここで、ＰＬＬローパスフィルタ７のノイズ抑圧特性を、上記フィードバック系の閉ループ応答特性Ｇｃに当てはめて考えると、
Ａ＝Ｇ1（１＋Ｇ2／Ｓ）／Ｓ
Ｂ＝１
となる。なお、Ｇ1は、第１の増幅器３２のゲインであり、Ｇ2は、第２の増幅器３３のゲインである。従って、このＰＬＬローパスフィルタ７のノイズ抑圧特性は、カットオフ周波数がｆｃ1＝Ｇ1ｆｓ／２πとされた図１５に示すような特性となる。従って、ＰＬＬローパスフィルタ７は、カットオフ周波数ｆｃ1以下の低周波領域では角度データＰＩに追従し、カットオフ周波数ｆｃ1以上の高周波領域のノイズには追従しないローパスフィルタ特性が得られる。
【００６７】
また、ＰＬＬローパスフィルタ７の角度変動に対する残留位相誤差特性を上記フィードバック系の閉ループ応答特性Ｇｃに当てはめて考えると、
Ａ＝１
Ｂ＝Ｇ1（１＋Ｇ2／Ｓ）／Ｓ
となる。従って、ＰＬＬローパスフィルタ７の角度変動に対する残留位相誤差特性は、図１６に示すような特性となる。従って、ＰＬＬローパスフィルタ７は、カットオフ周波数ｆｃ1以上の高域波領域では角度データＰＩの角度変動がそのまま出力されるが、カットオフ周波数ｆｃ1以下の低周波領域ではその角度変動が減衰し、入力される角度データＰＩの変動に精度良く追従する特性が得られる。
【００６８】
さらに、ＰＬＬローパスフィルタ７の速度変動に対する残留位相誤差特性を考える。この場合、角度変動は速度変動の積分であるから、ＰＬＬローパスフィルタ７の速度変動に対する残留位相誤差特性は、図１６に示したグラフを積分した図１７に示すような特性となる。この図１７に示すように、速度変動に対する残留位相誤差特性は、高周波領域ではもともと速度変動による角度変化は少なく、低周波領域ではフィードバックにより残留誤差が少なくなり、特にＤＣ領域では残留誤差が０となる。このことから、このＰＬＬローパスフィルタ７では、静止状態を含めて定常速度で移動中は残留誤差が０となる。
【００６９】
ところで、このようなＰＬＬローパスフィルタ７は、全ての処理がデジタルデータで行われる。そのため、本装置では、図１８に示すようなデジタル回路で構成したものが用いられる。
【００７０】
以下、デジタル回路で構成したＰＬＬローパスフィルタ７について説明する。なお、デジタル回路で構成されたＰＬＬローパスフィルタ７では、上記位相誤差信号ＰＥがデジタルデータである位相誤差データＰＥとされ、速度偏差信号ＶＥＬが速度偏差データＶＥＬとなるものとする。
【００７１】
ＰＬＬローパスフィルタ７をデジタル回路で構成した場合、位相比較器３１は、減算回路で構成される。また、位相誤差積分器３４は、フリップフロップ回路３４ａと加算器３４ｂとからなるアキュムレータ（累積加算器）で構成される。ＶＣＯ３６も、フリップフロップ回路３６ａと加算器３６ｂとからなるアキュムレータで構成され、周波数制御電圧信号ＦＳの代わりに周波数制御コードＦＣを累積加算することにより、平滑角度データＰＦを出力する。
【００７２】
第１の増幅器３２の１次ゲインＧ1及び第２の増幅器３３の２次ゲインＧ2は、その値が後述するフィルタ制御部９により制御される。
【００７３】
位相誤差積分器３４のフリップフロップ回路３４ａ及びＶＣＯ３６のフリップフロップ回路３６ａは、ともに第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５のサンプリングクロック（Ｚ-1）により動作する。そのため、位相誤差積分３４及びＶＣＯ３６は、第１のアナログ／デジタル変換部４等の１サンプル毎にデータを累積加算していく。
【００７４】
また、デジタル回路で構成したＰＬＬローパスフィルタ７は、位相比較器３１と第１の増幅器３２との間に設けられたガード回路３７を有している。このガード回路３７は、後述するフィルタ制御部９で、第１の増幅器３２及び第２の増幅器３３のゲインを制御するため、位相誤差データＰＥが、±４５°以上となると、位相誤差を±４５°にクリップするとともに、位相誤差オーバー信号ＣＬＰを出力する。
【００７５】
また、デジタル回路で構成したＰＬＬローパスフィルタ７は、平滑角度データＰＦの出力端子とＶＣＯ３６との間に設けられた加算器３８と、速度偏差データＶＥＬを増幅する第３の増幅器３９とを有している。第３の増幅器３９は、所定のゲインで速度偏差データＶＥＬを増幅し、増幅した速度偏差データＶＥＬを加算器３８に供給する。加算器３８は、ＶＣＯ３６から出力された出力データＶＣＯと、第３の増幅器３９から供給された所定のゲインで増幅された速度偏差データＶＥＬとを加算する。このように、速度偏差成分を出力データに加算することによって、ＶＣＯ３６の出力から最終出力（本装置においては出力パルス発生部１１からの出力）までに発生する遅延分を補正した出力データを得ることができる。なお、位相比較器３１には、速度偏差データを加算する前のＶＣＯ３６の出力データＶＣＯがフィードバックされる。なお、この第３の増幅器３９は、デジタル回路で構成されるので、第１の増幅器３２及び第２の増幅器３３と同様に、乗算器で構成される。
【００７６】
以上のようなＰＬＬローパスフィルタ７は、入力された角度データＰＩをフィルタリングした平滑角度データＰＦを応答制限部１０に供給する。また、ＰＬＬローパスフィルタ７は、フィルタリング処理中に生成される位相誤差データＰＥをノイズ検出部８に供給し、クリップ信号ＣＬＰをフィルタ制御部９に供給する。
【００７７】
また、ＰＬＬローパスフィルタ７は、第１の増幅器３２のゲイン（１次ゲインＧ1）、第２の増幅器３３のゲイン（２次ゲインＧ2）、第３の増幅器３９のゲイン（フィードバックゲインＧF）が、フィルタ制御部９により制御される。また、位相誤差積分器３４のフリップフロップ３４ａには、速度クリア信号ＶＣＬＲが、フィルタ制御部９から供給される。この速度クリア信号ＶＣＬＲが供給されると、フリップフロップ３４ａは、内部に格納しているデータをクリアする。
【００７８】
以上のようなＰＬＬローパスフィルタ７では、入出力の位相誤差を求めて、この位相誤差を０とするように入出力間をロックするＰＬＬタイプのＩＩＲ（Infinite Impulse Response）構成となっているので、０°〜３６０°の角度範囲を何周期にも亘って繰り返すモジュロ位相の角度データに対して、ローパスフィルタリングを行うことができる。すなわち、何周期に亘って繰り返されても位相誤差が±１８０°以内でしか変化せず、その位相誤差に対してフィルタリングを行うので、角度データを平滑化することができる。例えば、図１９（Ａ）に示すような、０°〜３６０°の角度範囲で繰り返される角度データＰＩに対して発生する、図１９（Ｂ）に示すような±１８０°範囲以内の位相誤差データＰＥを０にするので、鋸波状の波形をなまらせることなく平滑化した平滑角度データＰＦを出力することができる。さらに、ＰＬＬローパスフィルタ７を用いることにより、位置検出装置１では、極座標変換をした後にフィルタリングをすることができるので、フィルタ回路を１系統とすることができ、回路規模を小さくすることができる。
【００７９】
また、通常、フィルタリングの精度を向上させるには、ローパスフィルタのカットオフ周波数を１／ｎ2に下げなければならない。例えば、ＦＩＲ（Finite Impules Response）フィルタで構成したローパスフィルタでカットオフ周波数を１／ｎ2に下げるには、そのタップ数をｎ2倍に増やす必要があり、回路規模が非常に大きくなってしまう。しかしながら、ＰＬＬローパスフィルタ７は、ＩＩＲ構成であるので、フィードバック係数を１／ｎ2とし、ビット数を１次ゲインで２ｎビット、２次ゲインで４ｎビット増加するのみでカットオフ周波数を１／ｎ2に下げることができるので、わずかな回路規模の増加で精度を向上させることができる。
【００８０】
また、ＰＬＬローパスフィルタ７は、フィードバックゲインを変えるだけで、精度やカットオフ周波数を変えることができ、さらに、フィードバックゲインを不連続に変えても、出力が不連続にならない。そのため、入出力の状況や位相誤差の状況、外部からの情報等に基づき、容易に適応制御をすることができる。
【００８１】
また、ＰＬＬローパスフィルタ７を用いることにより、極座標変換をした後に、フィルタリングを行うので、ヘッド部３の出力ノイズ、Ａ／Ｄ変換の量子化ノイズのみならず、極座標変換部６の極座標変換テーブルでの量子化ノイズも除去することができるので、精度が高く、また、極座標変換テーブルを小規模にすることができる。さらに、量子化誤差によるジッタが減少するので、許容最高速度が向上する。
【００８２】
また、極座標変換テーブルでの量子化ノイズの影響が除去されるのでデータの脱落が生じず、さらに、大きな外来ノイズが生じても、ＰＬＬのロックが外れない限りは、その誤差が一時的なものでとどまり、誤差が累積していくことがない。
【００８３】
（ノイズ検出部）
ノイズ検出部８は、極座標変換部６から供給された振幅データＬＩ及びＰＬＬローパスフィルタ７から供給された位相誤差データＰＥに基づき、ＰＬＬローパスフィルタ７に入力される角度データＰＩにノイズが含まれているかどうかを検出する処理を行う。
【００８４】
このノイズ検出部８は、図２０に示すように、第１から第４のコンパレータ４０，４１，４２，４３と、変化量検出回路４４と、絶対値変換回路４５と、ＯＲ回路４６とを備えている。
【００８５】
第１のコンパレータ４０には、振幅データＬＩと、振幅上限値ＬＵとが入力される。第１のコンパレータ４０は、振幅データＬＩが振幅上限値ＬＵより大きくなったときに（ＬＩ＞ＬＵ）、オン信号をＯＲ回路４６に供給する。
【００８６】
第２のコンパレータ４１には、振幅データＬＩと、振幅下限値ＬＬとが入力される。第２のコンパレータ４１は、振幅データＬＩが、振幅下限値ＬＬより小さくなったときに（ＬＩ＜ＬＬ）、オン信号をＯＲ回路４６に供給する。
【００８７】
第３のコンパレータ４２には、変化量検出回路４４からの出力される変化量データの絶対値と、振幅変化上限値ＤＵとが入力される。変化量検出回路４４は、振幅データＬＩを１サンプル分ラッチするラッチ回路４７と、振幅データＬＩからラッチ回路４７がラッチしているデータを減算する減算器４８と、減算器４８からの出力データを絶対値に変換する絶対値変換回路４９とからなる。ラッチ回路４７は、第１のアナログ／デジタル変換部４及び第２のアナログ／デジタル変換部５のサンプリングクロックで動作をする。このような変化量検出回路４４は、入力された振幅データＬＩの１クロック前のデータからの変化量を検出して、振幅データＬＩの変化量データＤＩを求め、この変化量データＤＩの絶対値を出力する。第３のコンパレータ４２は、この変化量データＤＩの絶対値が、振幅変化上限値ＤＵよりも大きくなったときに（｜ＤＩ｜＞ＤＵ）、オン信号をＯＲ回路４６に供給する。
【００８８】
第４のコンパレータ４３には、絶対値変換回路４５により絶対値に変換された位相誤差データＰＥと、位相誤差上限値ＰＵとが入力される。第４のコンパレータ４３は、位相誤差データＰＥの絶対値が、位相誤差上限値ＰＵよりも大きくなったときに（｜ＰＥ｜＞ＰＵ）、オン信号をＯＲ回路４６に供給する。
【００８９】
ＯＲ回路４６は、第１から第４のコンパレータ４０〜４３のいずれかからオン信号が供給されると、内部ノイズ検出信号ＮＤＩを出力する。
【００９０】
ノイズ検出部８は、ＯＲ回路４６から出力される内部ノイズ検出信号ＮＤＩを、フィルタ制御部９に供給する。
【００９１】
このようなノイズ検出部８では、極座標変換をする際に角度データＰＩとともに生成された振幅データＬＩが、ある所定値よりも過大入力であるか、ある所定値よりも過小入力であるか、或いは、その変化量がある所定値よりも過大であるかを判断し、その角度データＰＩがノイズであるかどうかを検出する。また、その角度データＰＩの位相誤差ＰＥが、ある一定範囲以上となっているかどうかを判断し、範囲外である場合にはノイズとして検出する。
【００９２】
（フィルタ制御部９）
フィルタ制御部９は、ＰＬＬローパスフィルタ７に対して、初期化、外来ノイズの抑圧、過負荷時のカットオフアップ、定常時のカットオフダウン、ゲインの連動処理の制御を行う。
【００９３】
フィルタ制御部９は、図２１に示すように、ＰＬＬローパスフィルタ７のループゲインを決定する標準カットオフ信号ＣＯ、電源投入時又は再測定動作開始時等の供給される強制スルー信号ＴＨ、ＰＬＬローパスフィルタ７から供給される位相誤差オーバー信号ＣＬＰ、後述する応答制限部１０からフィードバックされるヒステリシス範囲内信号ＩＨ、ノイズ検出部８により生成された内部ノイズ検出信号ＮＤＩ、本装置外部から供給される外部ノイズ信号ＮＤＯに影響時間分のリトリガブルモノマルチバイブレータを通した信号が入力される。
【００９４】
フィルタ制御部９は、ゲイン加算器５０と、ゲイン減算器５１と、１次ゲイン変換部５２と、２次ゲイン変換部５３と、飽和検出部５４と、セトリング検出部５５と、１次ゲインマスク部５６と、２次ゲインマスク部５７と、ＯＲ回路５９と、ＴＮ時限マスク部６０と、リトリガブルモノマルチバイブレータ６１とを有している。
【００９５】
標準カットオフ信号ＣＯは、ＰＬＬローパスフィルタ７の１次ループ及び２次ループの標準カットオフ周波数の設定値であり、図示しないコントローラ等から供給される。この標準カットオフ信号ＣＯは、ゲイン加算器５０及びゲイン減算器５１を介して、１次ゲイン変換部５２及び２次ゲイン変換部５３に供給される。
【００９６】
飽和検出部５４には、ＰＬＬローパスフィルタ７から供給された位相誤差オーバー信号ＣＬＰが供給される。位相誤差オーバー信号ＣＬＰは、ＰＬＬローパスフィルタ７のガード回路３７から供給される信号で、位相誤差データＰＥが±４５°を越えると供給される。飽和検出部５４は、この位相誤差オーバー信号ＣＬＰが所定時間（ＴＵ時間）連続して検出されると、その後位相誤差オーバ信号ＣＬＰが検出されなくなるまでゲインアップ信号ＧＵを出力する。このゲインアップ信号ＧＵは、ゲイン加算器５０に供給される。ゲイン加算器５０は、このゲインアップ信号ＧＵを標準カットオフ信号ＣＯに加算する。
【００９７】
セトリング検出部５５には、後述する応答制限部１０からフィードバックされるヒステリシス範囲内信号ＩＨが供給される。このヒステリシス範囲内信号ＩＨは、ＰＬＬローパスフィルタ７から出力される平滑角度データＰＦの変化量が微小であるため応答制限がされ、出力データに変動が生じていないことを示す信号である。つまり、スケール２とヘッド部３とが相対移動をしていないとみなしている状態を示す信号である。セトリング検出部５５は、このヒステリシス範囲内信号ＩＨが所定時間（ＴＤ時間）連続して検出されると、その後ヒステリシス範囲内信号ＩＨが検出されなくなるまでゲインダウン信号ＧＤを出力する。このゲインダウン信号ＧＤは、ゲイン減算器５１に供給される。ゲイン減算器５１は、このゲインダウン信号ＧＤを標準カットオフ信号ＣＯから減算する。
【００９８】
１次ゲイン変換部５２は、ＰＬＬローパスフィルタ７の第１の増幅器３２に供給する１次ゲインＧ1を、ゲイン減算器５１から供給された信号に基づき演算して求める。この１次ゲイン変換部５２は、以下の式を演算することにより１次ゲインＧ1を求める。
【００９９】
Ｇ1＝ｆ1（ＣＯ＋ＧＵ−ＧＤ）
ここで、ｆ1（ｘ）は、指数関数で、ｘが１増加する毎に２倍となるような関数である。
【０１００】
２次ゲイン変換部５３は、ＰＬＬローパスフィルタ７の第２の増幅器３３に供給する２次ゲインＧ2を、ゲイン減算器５１から供給された信号に基づき演算して求める。この２次ゲイン変換部５３は、以下の式を演算することにより２次ゲインＧ1を求める。
【０１０１】
Ｇ2＝ｆ2（ＣＯ＋ＧＵ−ＧＤ）
ここで、ｆ2（ｘ）は、指数関数で、ｘが１増加する毎に２倍となるような関数である。
【０１０２】
このように、ＰＬＬローパスフィルタ７の１次ループのフィードバックゲイン及び２次ループのフィードバックゲインは、標準カットオフ信号等に基づき連動して設定がされる。
【０１０３】
１次ゲイン変換部５２から出力された１次ゲインＧ1は、１次ゲインマスク部５６を介して、ＰＬＬローパスフィルタ７の第１の増幅器３２に供給される。また、２次ゲイン変換部５３から出力された２次ゲインＧ2は、２次ゲインマスク部５７を介して、ＰＬＬローパスフィルタ７の第２の増幅器３３に供給される。
【０１０４】
ＯＲ回路５９には、内部ノイズ検出信号ＮＤＩ及びリトリガブルモノマルチバイブレータ６１を通った外部ノイズ信号ＮＤＯが供給される。内部ノイズ検出信号ＮＤＩは、上述したノイズ検出部８から供給される信号である。また、外部ノイズ信号ＮＤＯは、本装置の外部によりノイズが検出されたときに供給される信号である。ＯＲ回路５９は、いずれかの信号が入力されると、ノイズ検出信号ＮＤを、ＴＮ時限マスク部６０に供給する。
【０１０５】
ＴＮ時限マスク部６０は、ＯＲ回路５９からノイズ検出信号が供給されると、ノイズマスク信号ＮＤを発生し、このノイズ検出信号を所定時間（ＴＮ時間）連続して検出すると、ノイズマスク信号ＮＤをオフする。すなわち、ＴＮ時間以上連続してノイズマスク信号ＮＤを出力しない。
【０１０６】
１次ゲインマスク部５６には、強制スルー信号ＴＨ及びノイズマスク信号ＮＭが入力される。１次ゲインマスク部５６は、これら２つの信号が供給されないときには、１次ゲイン変換部５２から供給された１次ゲインＧ1をそのまま出力する。１次ゲインマスク部５６は、強制スルー信号ＴＨが供給されたときには、１次ゲインＧ1を強制的に１サイクル分だけ１として出力する。また、１次ゲインマスク部５６は、ノイズマスク信号ＮＤが供給されたときには、１次ゲインＧ２を強制的に０として出力する。
【０１０７】
２次ゲインマスク部５７には、強制スルー信号ＴＨ及びノイズマスク信号ＮＭが入力される。２次ゲインマスク部５７は、これら２つの信号が供給されないときには、２次ゲイン変換部５３から供給された２次ゲインＧ2をそのまま出力する。２次ゲインマスク部５７は、強制スルー信号ＴＨが供給されたときには、２次ゲインＧ2を強制的に１サイクル分だけ０として出力する。また、２次ゲインマスク部５７は、ノイズマスク信号ＮＤが供給されたときには、１次ゲインＧ２を強制的に０として出力する。
【０１０８】
つぎに、フィルタ制御部９の処理タイミングについて、図２２に示すタイミングチャートを用いて説明する。
【０１０９】
まず、図２２（Ａ）に示すようなタイミングでフィルタ制御部９に強制スルー信号ＴＨが入力されると、図２２（Ｇ）に示すように１次ゲインマスク回路５６が１次ゲインＧ1を強制的に１とし、図２２（Ｈ）に示すように２次ゲインマスク回路５７が２次ゲインＧ2を強制的に０とする。また、フィルタ制御部９は、この強制スルー信号ＴＨが入力されると、速度クリア信号ＶＣＬＲを出力する。このため、ＰＬＬローパスフィルタ７では、１次ループのフィードバックゲインを決定する第１の増幅器３２のゲインが１とされる。また、２次ループのフィードバックゲインを決定する第２の増幅器３３のゲインが０とされ、且つ、速度クリア信号ＶＣＬＲにより速度偏差データＶＥＬが０とされる。従って、ＰＬＬローパスフィルタ７では、入力された角度データＰＩを直接ＶＣＯ３６にロードすることができ、入力された角度データＰＩをそのまま出力する状態、すなわち、位相誤差が全くない状態とすることができる。
【０１１０】
例えば、電源投入直後や再測定動作開始時等におけるＰＬＬの初期引き込み動作時においては、入出力の位相誤差が大きく、最悪１８０°となってしまう場合がある。このように位相誤差が大きい場合、ＰＬＬローパスフィルタ７が安定動作をするまで長時間の時間経過を要する。そのため、電源投入直後や再測定動作開始時において、強制スルー信号ＴＨをフィルタ制御部９に入力し、ＰＬＬローパスフィルタ７の入出力角度データの位相誤差を強制的に０とすることによって、ＰＬＬローパスフィルタ７のＶＣＯ３６がノイズ成分及び量子化誤差成分による位相誤差しか無い状態から、ＰＬＬの引き込みを開始することが可能となり、安定動作をするまでの時間を大幅に短縮することができる。
【０１１１】
また、図２２（Ｂ）に示すようなタイミングでノイズ検出信号ＮＤが入力されると、図２２（Ｇ）及び図２２（Ｈ）に示すように１次ゲインマスク回路５６及び２次ゲインマスク回路５７が、１次ゲインＧ1及び２次ゲインＧ2を強制的に０とする。そのため、ノイズによるＰＬＬローパスフィルタ７の暴れを防ぐことができる。但し、ループフィルタのフィードバックゲインが０の状態は、制御系をオープンループの状態とするので、長時間連続すると、入力される角度データＰＩの変化に追従できなくなる。従って、ノイズが検出された場合であっても、そのノイズが所定時間（ＴＮ時間）以上連続する場合には、フィードバックゲインを元に戻すようにする。
【０１１２】
また、図２２（Ｃ）に示すようなタイミングでヒステリシス範囲内信号ＩＨが入力され、このヒステリシス範囲内信号ＩＨが所定時間（ＴＤ時間）以上連続すると、図２２（Ｆ）に示すように、ゲインダウン信号ＧＤを出力する。このゲインダウン信号ＧＤが出力されると、図２２（Ｇ）及び図２２（Ｈ）に示すように、そのときのカットオフ周波数（１次ゲインＧ1及び２次ゲインＧ2）が通常の１／２となり、ＰＬＬローパスフィルタ７の出力ノイズが１／√２に減少する。従って、ＰＬＬローパスフィルタ７から出力される平滑角度データＰＦの変動がさらに抑えられ、安定してヒステリシス範囲内にとどまることができる。なお、角度データに変動が生じ、その変動がヒステリシス範囲内を逸脱した場合には、元のカットオフ周波数に戻り、応答性を確保するようにする。
【０１１３】
また、図２２（Ｄ）に示すようなタイミングで位相誤差オーバー信号ＣＬＰが入力され、ＰＬＬローパスフィルタ７の位相誤差が±４５°以上となり、その位相誤差が４５°以上の状態が所定時間（ＴＵ時間）以上続く場合、位相誤差が飽和状態であると判断し、図２２（Ｅ）に示すように、ゲインアップ信号ＧＵを出力する。このゲインアップ信号ＧＵが出力されると、図２２（Ｇ）及び図２２（Ｈ）に示すように、そのときのカットオフ周波数（１次ゲインＧ1及び２次ゲインＧ2）が通常の２倍となり、ＰＬＬローパスフィルタ７の応答速度が２倍に上がる。このため、位相誤差が大きい場合には、高速追従をさせることができる。
【０１１４】
（応答制限部）
応答制限部１０には、平滑化された角度データである平滑角度データＰＦが、ＰＬＬローパスフィルタ７から供給される。応答制限部１０は、この平滑角度データＰＦの瞬間的な応答速度（スルーレート及びヒステリシス）の制限を行い、応答制限を行った応答制限角度データＰＨを出力する。
【０１１５】
平滑角度データＰＦは、ノイズや量子化誤差、衝撃、振動等が発生したとき、瞬間的に変化量が大きくなる場合がある。このような場合、本装置から最終的に出力される２相増減パルスは本来１カウント毎にカウントされなければならないが、例えば、パルスが１カウント分以上飛び越され、カウント値の順序が破綻してしまう可能性がある。そのため、この応答制限部１０では、平滑角度データＰＦの変化量が一定以上となったときにその変化量をクリップする制限（スルーレート制限）を行う。
【０１１６】
また、平滑角度データＰＦは、同様にノイズや量子化誤差、微小な振動等が発生したとき、本来は本装置の測定対象である工作機械が静止しているのにも関わらず、即ち、本来平滑角度データＰＦの変化が無いのにも関わらず、平滑角度データＰＦが変化してしまう場合がある。そのため、この応答制限部１０では、平滑角度データＰＦのが微小変化しかしていない場合には、その変化量を０に制限する不感帯（ヒステリシス）を設けるとともに、それ以外の部分ではこのヒステリシス分だけ変化を遅らせる制限を行う。
【０１１７】
図２３に、応答制限部１０の回路構成例を示す。
【０１１８】
応答制限部１０には、ＰＬＬローパスフィルタ７から出力された平滑角度データＰＦと、ヒステリシス量Ｈｙｓと、出力分割数Ｄｉｖと、許容最小出力パルス時間差ＰＷと、最大スルーレート量ＳＲｍａｘとが入力される。
【０１１９】
ヒステリシス量Ｈｙｓは、平滑角度データＰＦの変化量の不感帯幅を示した量である。ヒステリシスは、変化量０を中心として、プラス方向及びマイナス方向に設けられる。そのため、このヒステリシス量Ｈｙｓは、変化量の絶対値で示された値が入力される。
【０１２０】
出力分割数Ｄｉｖは、スケール２に記録された位置信号の１周期λ分工作機械が移動したときに発生される２相増減パルスのカウント数である。すなわち、本装置の分解能を決定する数値である。例えば、４０分割、１００分割、３６０分割、１０００分割、といった分割数となる。
【０１２１】
許容最小出力パルス時間差ＰＷは、２相増減パルスがカウントアップ或いはカウントダウンされるときに許容される最小の時間幅である。
【０１２２】
最大スルーレート量ＳＲｍａｘは、スルーレートの最大値を規定する値である。
【０１２３】
この応答制限部１０は、第１の減算器７０と、絶対値変換回路７１と、第２の減算器７２と、マルチプレクサ７３と、スルーレート生成回路７４と、比較器７５と、絶対値逆変換回路７６と、加算器７７と、ラッチ７８とを有している。
【０１２４】
第１の減算器７０には、平滑角度データＰＦが入力されるとともに、ラッチ７８から出力される応答制限角度データＰＨがフィードバックされて入力される。第１の減算器７０は、平滑角度データＰＦから応答制限角度データＰＨを減算し、入力データと出力データの変化量を示す変化量データΔＰＦを求める。
【０１２５】
絶対値変換回路７１は、第１の減算器７０により求められた変化量データΔＰＦを絶対値に変換するとともに、その極性情報を絶対値逆変換回路７６に供給する。
【０１２６】
第２の減算器７２には、絶対値変換回路７１により求められた変化量データの絶対値｜ΔＰＦ｜と、ヒステリシス量Ｈｙｓが入力される。第２の減算器７２は、変化量データの絶対値｜ΔＰＦ｜からヒステリシス量Ｈｙｓを減算して、減算値ＡＨを求める。第２の減算器７２は、求めた減算値ＡＨをマルチプレクサ７３及び比較器７５に供給する。
【０１２７】
スルーレート生成回路７４には、出力分割数Ｄｉｖと、許容最小出力パルス時間差ＰＷと、最大スルーレート値ＳＲｍａｘとが入力される。スルーレート生成回路７４は、以下の演算を行い、制限スルーレート値ＳＲを生成する。
【０１２８】
ＳＲ＝ｋ／（ＰＷ*Ｄｉｖ） ｋは定数
だだし、ｋ／（ＰＷ*Ｄｉｖ）がＳＲｍａｘ以上のときには、以下のような制限スルーレート値ＳＲとする。
【０１２９】
ＳＲ＝ＳＲｍａｘ
スルーレート生成回路７４は、生成した制限スルーレート値ＳＲを、マルチプレクサ７３及び比較器７５に供給する。
【０１３０】
マルチプレクサ７３は、０、減算値ＡＨ、制限スルーレート値ＳＲの３つの信号が入力される。マルチプレクサ７３は、比較器７５の制御に従い、これら３つの信号のいずれかを選択して出力する。マルチプレクサ７３からの出力は、応答制限値ＡＭとして絶対値逆変換回路７６に供給される。
【０１３１】
比較器７５には、０、減算値ＡＨ、制限スルーレート値ＳＲが入力される。比較器７５は、減算値ＡＨと、０及び制限スルーレートＳＲとを比較し、マルチプレクサ７３に制御信号を供給する。マルチプレクサ７３は、比較器７３の制御に従い以下のような動作を行う。
【０１３２】
ＡＨ＜０のとき、 ＡＭ＝０
ＡＨ＞ＳＲのとき、 ＡＭ＝ＳＲ
０≦ＡＨ≦ＳＲのとき、ＡＭ＝ＡＨ
このマルチプレクサ７３により生成された応答制限値ＡＭは、絶対値逆変換回路７６に供給される。
【０１３３】
絶対値逆変換回路７６は、供給された応答制限値ＡＭに、絶対値変換回路７１から送られた極性情報を付加し、応答制限角度データの変化量データΔＰＨを生成する。
【０１３４】
このように生成された応答性制限角度データの変化量データΔＰＨは、入力された平滑角度データの変化量データΔＰＦに対して、図２４に示すような、ヒステリシス特性及びスルーレート特性を得ることができる。すなわち、−Ｈｙｓ＜ΔＰＦ＜＋Ｈｙｓの範囲が、出力が０となるヒステリシス範囲となる。また、ΔＰＦ＜−（Ｈｙｓ＋ＳＲ）或いはΔＰＦ＞（Ｈｙｓ＋ＳＲ）の範囲で、スルーレート制限がされ、出力がＳＲでクリップされる。それ以外の領域では、出力がヒステリシス量だけ遅延した状態で入力にリニア追従する。
【０１３５】
ラッチ回路７８は、出力する応答制限角度データＰＨを、１クロック分ラッチする。このラッチ回路７８には、第１のアナログ／デジタル変換部４のサンプリングクロックが入力される。
【０１３６】
加算器７７には、絶対値逆変換回路７６により生成された応答制限角度データの変化量データΔＰＨと、ラッチ回路７８からフィードバックされた１クロック前の応答角度データＰＨとが入力される。加算器７７は、この変化量データΔＰＨと、１クロック前の応答角度データＰＨとを加算して、応答角度データＰＨとしてラッチ回路７８に格納する。
【０１３７】
なお、平滑角度データＰＦの変化量が少なくヒステリシス範囲内にある場合、ヒステリシス範囲内信号ＩＨを、フィルタ制御部９にフィードバックする。フィルタ制御部９は、上述したように、平滑角度データＰＦの変化量が少なくヒステリシス範囲内にあるときには、ＰＬＬローパスフィルタ７のフィードバックゲインを下げて、出力ノイズを減少される。
【０１３８】
以上のように応答制限部１０では、入力された平滑角度データＰＦに対してスルーレート制限を行うことにより、ノイズや量子化誤差、衝撃、振動等による一時的な許容速度の増加を制限し、本装置から出力する２相増減パルスのカウント値の脱落や順序の破綻、許容範囲よりも狭い時間幅のパルスの発生等を防ぐことができる。また、この応答制限部１０では、入力された平滑角度データＰＦに対してヒステリシスを設けることにより、静止や静止に近い状態のときに、即ち、本来入力角度データＰＦに変化が生じないときに、ノイズ等による２相増減パルスの変動やプラスマイナスの揺れを防ぐことができる。また、この応答制限部１０では、許容最小出力パルス時間差ＰＷ及び出力分割数Ｄｉｖの設定を行うことにより、自動的に最適なスルーレート制限値を設定することができ、人為的なミスを防止し常に必要充分な許容速度を得ることができる。
【０１３９】
また、この位置検出装置１では、ＰＬＬローパスフィルタ７を設けているので、ＳＩＮ信号及びＣＯＳ信号に独立にヒステリシスを設けるよりも、効率的にヒステリシスを設けることができる。
【０１４０】
例えば、図２５に示すように、ＳＩＮ信号及びＣＯＳ信号に独立にヒステリシスを設ける場合、最悪の角度（４５°）位置では、ヒステリシス領域が正方形状となる。ＳＩＮ信号及びＣＯＳ信号にガウスノイズが含まれているとすると、そのノイズの分布は、対象の角度位置を中心とした円形状となる。ＳＩＮ信号及びＣＯＳ信号に独立にヒステリシスを設けて、このガウスノイズを除去するとすると、このガウスノイズの円形状の分布をカバーする正方形状のヒステリシス領域を設ける必要があるが、この場合、図２５に示すように、最悪の角度（４５°）位置では、入力リサージュ波形上におけるヒステリシス幅が、発生するノイズ幅の約√２倍となってしまい、効率的にノイズ除去をすることができず、精度悪化を招いてしまう。しかしながら、この位置検出装置１では、ＰＬＬローパスフィルタ７の後の角度データに対して直接ヒステリシスを設けているので、そのヒステリシス幅は、発生するノイズの領域を必要最小限にカバーすることができ、効率的にノイズを除去することができ、精度が向上する。
【０１４１】
（出力パルス発生部）
出力パルス発生部１１は、ヘッド部３から供給される原点信号及び応答制限部１０から供給される応答制限角度データＰＨとに基づき、測定対象となる工作機械の移動位置を示す２相増減パルスと、測定対象となる工作機械の移動位置の原点を示す基準原点パルスとを生成する。
【０１４２】
２相増減パルスは、上述したように互いに１／４波長ずれたＡ相信号及びＢ相信号とからなる信号であり、１周期でグレーコード化された４カウントの情報を出力する。この出力パルス発生部１１は、スケール２に記録された位置信号の１周期λを任意の出力分割数Ｄｉｖで分割したときの距離だけ、スケール２とヘッド部３とが相対移動したとき、１カウント増減される２相増減パルスを生成する。すなわち、出力パルス発生部１１は、測定対象となる工作機械が、λ／Ｄｉｖ移動したときに、１カウント分インクリメントされ、或いは、デクリメントされる２相増減パルスを生成する。
【０１４３】
この出力分割数Ｄｉｖは、４０分割、１００分割、３６０分割、１０００分割といったように、任意に設定することができる。
【０１４４】
また、出力パルス発生部１１は、上記２相増減パルスに同期した基準原点パルスを生成する。通常、スケール２に記録された位置信号と原点信号とは、その波長が異なり位相があっていないので、この出力パルス発生部１１で、２相増減パルスの所定のカウント位置で必ず発生する基準原点パルスを生成する。
【０１４５】
具体的に、出力パルス発生部１１の回路構成を図２６に示す。なお、図２６に示す各データ線の右横或いは上部分に付けられている各数字は、各回路に入出力されるデータのビット数を示している。また、図２６の各データ線に付けられている数字の左側に付けられている“上”“下”の文字は、そのデータのうち最上位或いは最下位ビットからのビット数を示している。
【０１４６】
出力パルス発生部１１には、ヘッド部３から供給された原点信号と、応答制限部１０から供給された応答制限角度データＰＨと、象限内分割数データＤｉｖＬと、基準象限指定情報とが入力される。
【０１４７】
原点信号は、ヘッド部３の原点検出ヘッド１７がスケール２に記録された原点信号を再生した再生信号で、パルス化されて供給される。
【０１４８】
応答制限角度データＰＨは、１波長λ（３６０°）で１となる小数点以下の１６ビットの２進数データに加工されて入力される。
【０１４９】
象限内分割数データは、スケール２とヘッド部３とが位置信号の１象限（１／４波長）分移動したときに出力される２相増減パルスのカウント数を、１０ビットの２進数で示したデータである。すなわち、象限内分割数は、出力分割数Ｄｉｖの１／４の値を示すデータである。
【０１５０】
基準象限指定情報は、基準原点パルスを発生する象限を指定する２ビットの情報である。
【０１５１】
出力パルス発生部１１は、第１の乗算器８１と、第２の乗算器８２と、補正加算器８３と、増減パルス生成回路８４と、オール０デコード回路８５と、第１のＡＮＤ回路８６と、一致検出回路８７と、第２のＡＮＤ回路８８とを有している。
【０１５２】
１６ビットの応答制限角度データＰＨは、上位２ビットと下位１４ビットとに分割され、その上位２ビットが象限を指定する象限データとして一致検出回路８７，第２の乗算器８２に供給され、その下位１４ビットが象限内の角度を示す象限内角度データとして第１の乗算器８１に供給される。
【０１５３】
１０ビットの象限内分割数データＤｉｖＬは、１０ビット全てが第１の乗算器８１に供給され、その下位２ビットのみが第２の乗算器８２に供給される。
【０１５４】
第１の乗算器８１は、応答制限角度データＰＨの下位１４ビットと、象限内分割数データＤｉｖＬの１０ビットとを乗算して、２４ビットの象限内分割単位アドレスＰＤＬを得る。
【０１５５】
２４ビットの象限内分割単位アドレスＰＤＬは、全ビットのうちの上位１０ビットが、象限内アドレスＡＤＬとして抜き出される。この象限内アドレスＡＤＬは、図２７（Ａ）に示すように、象限内におけるスケール２とヘッド３との相対位置を示す信号となる。象限内アドレスＡＤＬは、例えば、象限内分割数ＤｉｖＬが２５であれば、スケール２とヘッド３との相対移動にともない、０〜２４までの値を、象限毎に繰り返し出力されていく。
【０１５６】
この象限内アドレスＡＤＬは、さらに、上位８ビットと下位２ビットに分割され、そのうちの上位８ビットはオール０デコード回路８５に供給され、そのうちの下位２ビットは補正加算器８３に供給される。
【０１５７】
第２の乗算器８２は、応答制限角度データＰＨの上位２ビットと、象限内分割数データＤｉｖＬの下位２ビットを乗算して、４ビットの補正アドレスＰＣを得る。
【０１５８】
４ビットの補正アドレスＰＣは、その下位２ビットが、補正加算器８３に供給される。
【０１５９】
補正加算器８３は、象限内アドレスＰＤＬのうちの下位２ビット、即ち、象限内分割単位アドレスＰＤＬの下位から１５桁目と１６桁目のビットと、補正アドレスＰＣの下位２ビットとを加算して、その下位２ビットを１波長内アドレスＡＤの下位２ビットとして出力する。ここで、１波長内アドレスＡＤは、図２７（Ｂ）に示すように、１波長λ内におけるスケールとヘッド３との相対位置を示す信号となる。１波長内アドレスＡＤは、例えば、１波長λ内の出力分割数Ｄｉｖが１００であれば、スケール２とヘッド３との相対移動にともない、０〜９９までの値を、１波長λ毎に繰り返し出力されていく。
【０１６０】
補正加算器８３は、図２７（Ｃ）に示すように、この１波長内アドレスＡＤの下位２ビット（AD0,AD1）分のみを演算して出力する。この１波長内アドレスＡＤの下位２ビット（AD0,AD1）は、増減パルス生成回路８４に供給される。
【０１６１】
増減パルス生成回路８４は、１波長内アドレスＡＤの下位２ビット（AD0,AD1）をグレーコード化して、図２７（Ｄ）に示すような、Ａ相信号とＢ相信号とからなる２相増減パルスを生成する。この２相増減パルスは、本装置の出力信号として外部に出力される。またこれとともに、この２相増減パルスは、第１のＡＮＤ回路８６に供給される。
【０１６２】
オール０デコード回路８５は、象限内アドレスＡＤＬのうち上位８ビットが供給され、このデータが全て０となったときに、１ビットの象限内基準アドレス信号を発生する。象限内アドレスＡＤＬの上位８ビットは、図２７（Ｅ）に示すように、象限内アドレスＡＤＬの４クロック分毎に更新されるデータとなる。すなわち、２相増減パルスの１周期分毎に更新されるデータである。オール０デコード回路８５から出力される象限内基準アドレス信号は、図２７（Ｆ）に示すように、スケール２に記録された位置信号の各象限内において、各象限の開始位置を示す信号である。ここでは、象限内分割単位アドレスＰＤＬの上位８ビットが全て０となったときに発生されるようにしているが、全て０に限らず、任意の値となったときに発生するようにしてもよい。このオール０デコード回路８５から出力された象限内基準アドレス信号は、第１のＡＮＤ回路８６に供給される。
【０１６３】
第１のアンド回路８６は、図２７（Ｇ）に示すように、２相増減パルスが所定のカウントとなったとき（０〜３カウントのうちいずれかのカウントとなったとき）であって、且つ、象限内分割単位アドレスＰＤＬが供給されたタイミングで、内部基準パルスを発生する。この内部基準パルスは、第２のＡＮＤ回路８８に供給される。
【０１６４】
ここで、第１の乗算器８１、第２の乗算器８２及び補正加算器８３に対して入出力されるデータの桁どり関係を図２８及び図２９に示す。なお、図２８及び図２９には、実際には演算されない桁もカッコを付けて示している。
【０１６５】
図２８（Ａ）に示すように、第１の乗算器８１には、１０ビットの象限内分割数データＤｉｖＬ（DivL0〜DivL9）が入力され、第２の乗算器８２には１０ビットの象限内分割数データＤｉｖＬのうち下位２ビット（DivL0〜DivL1）が入力される。
【０１６６】
また、図２８（Ｂ）に示すように、１６ビットの応答制御角度データＰＨ（PH0〜PH15）が入力される。１６ビットの応答制御角度データＰＨでは、１波長λ単位の小数点位置が最上位ビット（PH15）の上位に付けられ、象限単位の小数点位置が、上位から２ビット目（PH14）と３ビット目（PH13）との間に付けられる。この１６ビットの応答制御角度データＰＨは、上位２ビットと下位１４ビットとに分割され、上位２ビット（PH14〜PH15）は第２の乗算器８２に入力され、下位１４ビット（PH0〜PH13）は第１の乗算器８１に入力される。
【０１６７】
図２９に示すように、第１の乗算器８１からは、２４ビットの象限内分割単位アドレスＰＤＬ（PDL0〜PDL23）が出力される。また、第３の乗算器８２からは、４ビットの補正アドレスＰＣ（(PH14,PH15)*(DivL0,DivL1)=PC14,PC15,PC16,PC16）が出力される。そして、補正加算器８３は、この補正アドレスＰＣの下位２ビットと、２４ビットの象限内分割単位アドレスＰＤＬの上位１０ビット目及び１１ビット（PDL14,PDL15）とを加算し、１波長分割単位アドレスＡＤ（AD0,AD1）を出力する。
【０１６８】
一致検出回路８７には、応答制限角度データＰＨの上位２ビットからなる象限データと、基準象限指定情報とが入力される。象限データは、図３０（Ａ）に示すように、スケール２に記録された位置信号の１波長λ内の４つの象限を示すデータである。一致検出回路８７は、基準象限指定情報と、象限データとが一致したときに、基準象限パルスを発生する。例えば、基準象限指定情報により第２象限が指定されている場合には、図３０（Ｂ）に示すように、象限データが第２の象限（１）となったときに基準象限パルスを発生する。この基準象限パルスは、第２のＡＮＤ回路８８に供給される。
【０１６９】
第２のＡＮＤ回路８８には、図３０（Ｂ）に示すような基準象限パルスと、図３０（Ｃ）に示すような内部基準パルスと、図３０（Ｄ）に示すようなパルス化された原点信号とが入力される。
【０１７０】
第２のＡＮＤ回路８８は、図３０（Ｅ）に示すように、これらの信号が全て１となったタイミングで、基準原点パルスを発生する。
【０１７１】
以上のように出力パルス発生部１１では、スケール２に記録された位置信号の１波長内を任意の分割数で分割した単位で増減される２相増減パルスを、少ない演算量で演算して、出力することができる。さらに、この出力パルス発生部１１では、スケール２の所定の１カ所に記録された原点信号を、２相増減パルスに同期させた基準原点パルスを出力することができる。
【０１７２】
【発明の効果】
本発明にかかる位置検出装置及び演算処理装置では、極座標変換を行って得られた角度信号に対して、ローパスフィルタリングを行う。このことにより、この位置検出装置では、上記角度信号に含まれるノイズ成分を除去することができるので、検出部までにおいて生じるノイズのみならず、極座標変換時における量子化ノイズ等も除去することができる。
【０１７３】
また、本発明にかかる位置検出装置演算処理装置は、ローパスフィルタが、入力された角度信号と出力する角度信号との位相誤差を求め、この位相誤差が０となるような周波数の角度信号を出力する。このことにより、この位置検出装置では、３６０°から０°への変化する角度信号に対して追従が可能なローパスフィルタリングを行い、ノイズを、除去することができる。
【図面の簡単な説明】
【図１】本発明を適用した位置検出装置のブロック構成図である。
【図２】（Ａ）は、上記位置検出装置から出力される２相増減信号の信号波形を示す図である。（Ｂ）は、上記２相増減信号のカウント値を説明するための図である。
【図３】位置検出装置に備えられるスケールと、このスケールに記録された位置信号及び原点信号を説明するための図である。
【図４】上記位置検出装置に備えられるスケールとヘッド部との位置関係を説明するための図である。
【図５】（Ａ）は、上記ヘッド部の第１の位置検出ヘッドから再生される信号の波形図であり、（Ｂ）は、上記ヘッド部の第２の位置検出ヘッドから再生される信号の波形図である。
【図６】上記ヘッド部から出力されるＳＩＮ信号とＣＯＳ信号のリサージュ波形を説明するための図である。
【図７】位置検出装置に備えられる極座標変換部のブロック構成図である。
【図８】上記極座標変換部の極座標ＲＯＭ内に格納されている極座標変換テーブルの角度データについて説明するための図である。
【図９】上記極座標変換部の極座標ＲＯＭ内に格納されている極座標変換テーブルの振幅データについて説明するための図である。
【図１０】位置検出装置に備えられるＰＬＬローパスフィルタのブロック構成図である。
【図１１】上記ＰＬＬローパスフィルタの１次ループのみでフィルタリングを行った場合に発生する定常位相誤差について説明するための図である。
【図１２】上記ＰＬＬローパスフィルタに２次ループを追加したときの応答特性を説明するための図である。
【図１３】一般的なフィイードバック系の閉ループ応答特性を説明するためのブロック構成図である。
【図１４】上記一般的なフィイードバック系の閉ループ応答特性を説明するためのボード線図である。
【図１５】上記ＰＬＬローパスフィルタのノイズ抑圧特性を説明するためのボード線図である。
【図１６】上記ＰＬＬローパスフィルタの角度変動に対する残留位相誤差特性を説明するためのボード線図である。
【図１７】上記ＰＬＬローパスフィルタの速度変動に対する残留位相誤差特性を説明するためのボード線図である。
【図１８】デジタル回路で構成した上記ＰＬＬローパスフィルタの回路図である。
【図１９】（Ａ）は、上記ＰＬＬローパスフィルタの入出力特性を説明するための図である。（Ｂ）は、上記ＰＬＬローパスフィルタで生じる位相誤差を説明するための図である。
【図２０】上記位置検出装置に備えられるノイズ検出部のブロック構成図である。
【図２１】上記位置検出装置に備えられるフィルタ制御部のブロック構成図である。
【図２２】上記フィルタ制御部の動作を説明するためのタイミングチャートである。
【図２３】上記位置検出装置に備えられる応答制限部のブロック構成図である。
【図２４】上記応答制限部の入出力特性を説明するための図である。
【図２５】ＳＩＮ信号及びＣＯＳ信号に直接ヒステリシスを設けた場合と、角度信号にヒステリシスを設けた場合の精度の違いについて説明する図である。
【図２６】上記位置検出装置に備えられる出力パルス発生部のブロック構成図である。
【図２７】上記出力パルス発生部による２相増減信号及び内部基準パルスの生成動作を説明するためのタイミングチャートである。
【図２８】（Ａ）は、上記出力パルス発生部が有する第１の乗算器及び第２の乗算器に入力される象限内分割数データを説明するための図である。（Ｂ）は、上記第１の乗算器及び第２の乗算器に入力される応答制限角度データＰＨを説明するための図である。
【図２９】上記出力パルス発生部が発生する２相増減パルスを生成するための演算について説明するための図である。
【図３０】上記出力パルス発生部による基準原点パルスの生成動作を説明するためのタイミングチャートである。
【図３１】極座標変換をして得られる角度信号について説明する図である。
【図３２】上記極座標変換をして得られる角度信号に対して直接ローパスフィルタを設けた場合のフィルタ出力を説明する図である。
【符号の説明】
１ 位置検出装置、２ スケール、３ ヘッド部、４ 第１のアナログ／デジタル変換部、５ 第２のアナログ／デジタル変換部、６ 極座標変換部、７ ＰＬＬローパスフィルタ、８ ノイズ検出部、９ フィルタ制御部、１０ 応答制限部、１１ 出力パルス発生部
Claims (13)
- 周期信号からなる位置信号が記録された記録媒体と、
上記位置信号の記録方向に沿って上記記録媒体に対して相対移動し、上記位置信号を検出する第１の検出ヘッドと、上記位置信号の記録方向に上記第１の検出ヘッドから所定距離離間して設けられ、上記第１の検出ヘッドと連動して上記記録媒体に対して相対移動し、上記位置信号を検出する第２の検出ヘッドとからなる検出部と、
上記第１の検出ヘッド及び上記第２の検出ヘッドが検出した位置信号を、１周期内における上記記録媒体と上記検出部との相対位置を角度で示す角度信号に変換する極座標変換部と、
上記極座標変換部から出力された上記角度信号の高域成分を除去するローパスフィルタと、
上記ローパスフィルタにより高域成分が除去された上記角度信号に基づき、上記記録媒体と上記検出部との相対位置情報を出力する出力部とを備え、
上記ローパスフィルタは、
周波数制御信号に基づき周波数が制御された周期信号を出力する周波数制御発振器と、
上記極座標変換部から出力された角度信号と上記周波数制御発振器から出力された周期信号との位相を比較して位相誤差を出力する位相比較器と、
上記位相比較器から出力された位相誤差を積分して速度偏差を出力する積分器と、
上記積分器から出力された速度偏差と上記位相比較器から出力された位相誤差とを加算して上記周波数制御信号を生成する加算器とを有し、
上記周波数制御発振器が、上記周波数制御信号に基づき、上記位相誤差が０となるように上記周期信号の周波数を制御し、この周期信号を高域成分が除去された上記角度信号として出力する位置検出装置。 - 上記ローパスフィルタは、
上記位相比較器から出力された位相誤差を増減する第１の増減手段と、
上記第１の増減手段から出力された位相誤差を増減する第２の増減手段とを有し、
上記積分器が、第２の増減手段により増減された位相誤差を積分し、
上記加算器が、上記積分器から出力された速度偏差と、上記第１の増減手段から出力された位相誤差とを加算する請求項１記載の位置検出装置。 - 上記ローパスフィルタの積分器から出力される速度偏差と上記周波数制御発振器から出力される上記角度信号とを加算する加算器を有する予測部を備え、
上記出力部は、上記予測部から出力された信号に基づき、上記記録媒体と上記検出部との相対位置情報を出力する請求項１記載の位置検出装置。 - 上記予測部は、
上記ローパスフィルタの積分器から出力される速度偏差を増減する第３の増減手段を有し、
上記加算器が、上記周波数制御発振器から出力される上記角度信号と上記第３の増減手段から出力される速度偏差とを加算する請求項３記載の位置検出装置。 - 上記ローパスフィルタの上記周波数制御発振器は、初期出力値を、上記極座標変換部から上記位相比較器に入力される角度信号とする請求項１記載の位置検出装置。
- 上記極座標変換部は、角度信号とともに振幅信号を生成し、
上記振幅信号及び／又は上記位相誤差に基づき内部ノイズの検出を行うノイズ検出部を備える請求項１記載の位置検出装置。 - 上記位相比較器から出力された位相誤差のゲインを制御するゲイン制御部を備える請求項１記載の位置検出装置。
- 上記ゲイン制御部は、位相誤差の大きさ及び／又は位相誤差の頻度に応じて、上記位相比較器から出力された位相誤差のゲインを制御する請求項７記載の位置検出装置。
- 上記極座標変換部は、角度信号とともに振幅信号を生成し、
上記振幅信号及び／又は上記位相誤差に基づき内部ノイズの検出を行うノイズ検出部を備え、
上記ゲイン制御部は、外部ノイズが発生したとき、又は、上記ノイズ検出部が検出したときに、上記位相比較器から出力された位相誤差のゲインを下げる請求項７記載の位置検出装置。 - 上記ゲイン制御部は、上記ゲインを一時的に下げる請求項９記載の位置検出装置。
- 上記ゲイン制御部は、上記位相比較器から出力された位相誤差の絶対値が一定以上大きくなると、上記位相誤差のゲインを下げる請求項７記載の位置検出装置。
- 上記ゲイン制御部は、上記位相比較器から出力された位相誤差の絶対値が一定以上大きくなった状態が所定時間連続すると、上記位相誤差のゲインを上げる請求項１１記載の位置検出装置。
- 第１の周期信号及び上記第１の周期信号と位相が異なる第２の周期信号を、上記第１の周期信号及び第２の周期信号の１周期内の角度を示す角度信号に変換する極座標変換部と、
上記極座標変換部から出力された上記角度信号の高域成分を除去するローパスフィルタと、
上記ローパスフィルタにより高域成分が除去された上記角度信号に基づき、上記第１の周期信号及び第２の周期信号が示す位置情報を出力する出力部とを備え、
上記ローパスフィルタは、
周波数制御信号に基づき周波数が制御された周期信号を出力する周波数制御発振器と、
上記極座標変換部から出力された角度信号と上記周波数制御発振器から出力された周期信号との位相を比較して位相誤差を出力する位相比較器と、
上記位相比較器から出力された位相誤差を積分して速度偏差を出力する積分器と、
上記積分器から出力された速度偏差と上記位相比較器から出力された位相誤差とを加算して上記周波数制御信号を生成する加算器とを有し、
上記周波数制御発振器が、上記周波数制御信号に基づき、上記位相誤差が０となるように上記周期信号の周波数を制御し、この周期信号を高域成分が除去された上記角度信号として出力する演算処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24650899A JP4195154B2 (ja) | 1999-08-31 | 1999-08-31 | 位置検出装置及び演算処理装置 |
| US09/649,539 US6772101B1 (en) | 1999-08-31 | 2000-08-28 | Position detection apparatus and arithmetic processing unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24650899A JP4195154B2 (ja) | 1999-08-31 | 1999-08-31 | 位置検出装置及び演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001074501A JP2001074501A (ja) | 2001-03-23 |
| JP4195154B2 true JP4195154B2 (ja) | 2008-12-10 |
Family
ID=17149444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24650899A Expired - Lifetime JP4195154B2 (ja) | 1999-08-31 | 1999-08-31 | 位置検出装置及び演算処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6772101B1 (ja) |
| JP (1) | JP4195154B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100580651B1 (ko) | 2004-06-03 | 2006-05-16 | 삼성전자주식회사 | 프로브를 이용한 정보저장시스템의 위치오차 검출 장치 및방법, 이를 이용한 정보저장시스템의 정보 추종 장치 및방법 |
| DE102004042486A1 (de) * | 2004-08-31 | 2006-03-16 | Siemens Ag | Vorrichtung und Verfahren zur Messung des Drehwinkels eines Rotors gegenüber einem Stator |
| DE102005006581A1 (de) * | 2005-02-11 | 2006-08-24 | Volkswagen Ag | Stellungsmesssensor |
| US8466646B2 (en) | 2008-04-02 | 2013-06-18 | Continental Automotive Systems, Inc. | Apparatus and method for determining angular position |
| US8121811B2 (en) | 2008-04-02 | 2012-02-21 | Continental Automotive Systems, Inc. | Systems and methods for detecting angular position |
| US7915888B2 (en) * | 2008-04-02 | 2011-03-29 | Continental Automotive Systems, Inc. | Systems and methods for detecting angular position |
| JP5191296B2 (ja) * | 2008-07-18 | 2013-05-08 | アイシン精機株式会社 | 回転検出センサ |
| US9568338B2 (en) | 2012-05-30 | 2017-02-14 | Nikon Corporation | Encoder and drive device |
| US9733317B2 (en) * | 2014-03-10 | 2017-08-15 | Dmg Mori Seiki Co., Ltd. | Position detecting device |
| FR3036888B1 (fr) * | 2015-05-29 | 2019-04-19 | Francecol Technology | Procede de reduction du bruit pour codeur numerique d'arbre tournant |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4373804A (en) * | 1979-04-30 | 1983-02-15 | Diffracto Ltd. | Method and apparatus for electro-optically determining the dimension, location and attitude of objects |
| JPH0770994B2 (ja) * | 1989-01-12 | 1995-07-31 | 松下電器産業株式会社 | 位相同期回路 |
| JP2996748B2 (ja) * | 1990-02-09 | 2000-01-11 | キヤノン株式会社 | 位置ずれ検出装置および方法 |
| US5140245A (en) * | 1990-09-24 | 1992-08-18 | Westinghouse Electric Corp. | Pmg-based position sensor and synchronous drive incorporating same |
| US5432443A (en) * | 1992-06-23 | 1995-07-11 | Sony Magnescale Inc. | Linear position detector including a phase shifter and a sample-and-hold circuit for synchronizing a sample pulse period with the reference period of the equilibrium modulated signal |
| KR100292038B1 (ko) * | 1992-12-04 | 2001-06-01 | 이데이 노부유끼 | 디스크장치 |
| US5526332A (en) * | 1993-06-22 | 1996-06-11 | Matsushita Electric Industrial Co., Ltd. | Reference clock generator for sampled servo type disk unit and disk unit |
| JPH0969230A (ja) * | 1995-08-31 | 1997-03-11 | Sony Corp | 光ディスク、光ディスク記録再生装置および方法 |
| DE19530386A1 (de) * | 1995-08-18 | 1997-02-20 | Philips Patentverwaltung | Positionssensor |
| KR100264312B1 (ko) * | 1995-10-13 | 2000-08-16 | 디지래드 | 개선된 전하 수집능력을 갖는 반도체 방사선 검출기 |
| JP3698836B2 (ja) * | 1996-10-11 | 2005-09-21 | パイオニア株式会社 | ディジタル信号再生装置 |
-
1999
- 1999-08-31 JP JP24650899A patent/JP4195154B2/ja not_active Expired - Lifetime
-
2000
- 2000-08-28 US US09/649,539 patent/US6772101B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6772101B1 (en) | 2004-08-03 |
| JP2001074501A (ja) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4195154B2 (ja) | 位置検出装置及び演算処理装置 | |
| JP4154091B2 (ja) | 位置検出装置 | |
| US20060132338A1 (en) | Angle detection signal processing apparatus | |
| JP4195155B2 (ja) | 位置検出装置 | |
| WO2007092402A2 (en) | Encoder signal analysis system for high-resolution position measurement | |
| KR910007909B1 (ko) | 디스크장치의 위치결정장치 | |
| CN110174910B (zh) | 用于跟踪回路的偏移补偿电路 | |
| US4556885A (en) | System for detecting position or speed | |
| US5142226A (en) | Position detection device having absolute position detection apparatus and interpolation apparatus | |
| KR20180019920A (ko) | 전동기의 회전자 각도 추정 장치 및 방법 | |
| JPH10311741A (ja) | エンコーダの出力信号処理装置 | |
| JP2008165855A (ja) | 情報再生装置 | |
| US4266176A (en) | Induction motor slip frequency controller | |
| JP2010078461A (ja) | 位置検出装置 | |
| JP2017026602A (ja) | エンコーダ及びこのエンコーダを稼働させるための方法 | |
| Karabeyli et al. | Enhancing the accuracy for the open-loop resolver to digital converters | |
| JP3411490B2 (ja) | モータ速度制御装置 | |
| JP4708070B2 (ja) | 角度検出信号処理装置 | |
| JP6432037B2 (ja) | レゾルバの角度位置検出装置 | |
| JP4447938B2 (ja) | 位置検出装置 | |
| JP2005098735A (ja) | 位置検出手段及びこれを用いた位置制御手段 | |
| JP2010164341A (ja) | レゾルバ・デジタル変換器 | |
| JP2004104954A (ja) | モータの回転制御方式、回転制御装置および回転制御方法 | |
| JP2003130686A (ja) | 位置検出装置 | |
| Chin | All Digital Design and Implementaion of Proportional-Integral-Derivative (PID) Controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080925 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4195154 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |