JP4179920B2 - 緩衝バッファ回路 - Google Patents
緩衝バッファ回路 Download PDFInfo
- Publication number
- JP4179920B2 JP4179920B2 JP2003125066A JP2003125066A JP4179920B2 JP 4179920 B2 JP4179920 B2 JP 4179920B2 JP 2003125066 A JP2003125066 A JP 2003125066A JP 2003125066 A JP2003125066 A JP 2003125066A JP 4179920 B2 JP4179920 B2 JP 4179920B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- read
- write
- enable signal
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Description
【０００１】
【発明の属する技術分野】
本発明は、データ通信システムのＩ／Ｏインターフェース等に用いられる緩衝バッファ回路に関する。
【０００２】
【従来の技術】
データ通信処理装置のインターフェースにおいて、外部からのデータの受取り速度と、装置内部へのデータ読み取り速度との差を吸収する緩衝バッファ回路（エラスティックストア回路とも呼ばれる）が知られている。
【０００３】
図１０は、従来の緩衝バッファ回路２００の構成を示す図である。読み出しアドレス発生回路２０２は、書き込み用のクロック信号ＷＣＬＫに同期して動作し、書き込みデータＷＤＡＴＡを書き込むアドレスＷＡＤＤを生成し、２ポートメモリ２０１に出力す。読み出しアドレス発生回路２０３は、読み出し用のクロック信号ＲＣＬＫに同期して動作し、読み出しデータＲＤＡＴＡの読み出しアドレスＲＡＤＤを生成し、２ポートメモリ２０１に出力する。
【０００４】
上述するように、書き込みアドレス発生回路２０２と読み出しアドレス発生回路２０３は、互いに異なるクロック信号に同期して動作する。通常、データの読み出しは、２ポートメモリ２０１に一定量のデータの書き込みが行われるのを待ってから開始する。この場合において、読み出し用のクロック信号ＲＣＬＫの周波数が書き込み用のクロック信号ＷＣＬＫの周波数よりも高い場合には、データの書き込みよりもデータの読み出しの方が速く行われ、時間の経過と共に読み出しアドレスＲＡＤＤが書き込みアドレスＷＡＤＤに近づくことになる。他方、読み出し用のクロック信号ＲＣＬＫの周波数が書き込み用のクロック信号ＷＣＬＫの周波数よりも低い場合には、データの読み出しよりもデータの書き込みの方が速く行われ、２ポートメモリ２０１がオバーフローすることになる。
【０００５】
減算器２０４は、書き込みアドレスＷＡＤＤと読み出しアドレスＲＡＤＤを内蔵するデコーダ２０４ａを用いて比較可能な数値にデコードした後、これらの値より２つのアドレスの距離（２ポートメモリ２０１内のアドレス空間上でのアドレスの差）を算出し、次段の距離検出回路２０５に出力する。距離検出回路２０５は、上記距離を規定値と比較し、上記距離が規定値になった場合に上記書き込みアドレス発生回路２０２及び読み出しアドレス発生回路２０３にリセット信号を出力し、各アドレスの出力タイミングの初期化を行う。
【０００６】
近年のデータ通信速度の高速化に伴い、上記減算器２０４における距離の計算、距離検出回路２０５における比較処理に要する時間が問題となってきた。最近の緩衝バッファ回路としては、例えば、以下の特許文献１が挙げられる。特許文献１では、２ポートメモリの一部のアドレス領域に注目し、当該領域内での書き込みアドレスと読み出しアドレスの位置関係から上記２つのアドレスの衝突の発生を予測し、書き込みアドレス発生回路及び読み出しアドレス発生回路にリセット信号を出力するエラスティック回路を提案している。
【０００７】
【特許文献１】
特開平７−２５０１０１号公報
【０００８】
【発明が解決しようとする課題】
上記特許文献１に開示されるエラスティックストア回路では、２ポートメモリの一部のアドレス領域に注目することで、処理対象とするアドレスの量を減らすことができるが、書き込みアドレスＷＡＤＤと読み出しアドレスＲＡＤＤの衝突が生じる直前にリセット動作を行う従来技術の緩衝バッファ回路２００に比べて、リセット信号を出力する回数が増え、結果として、処理速度の遅延を招来してしまう可能性がある。
【０００９】
本発明は、より高速なデータ通信に対応した緩衝バッファ回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の緩衝バッファ回路は、データの書き込み速度と、データの読み出し速度との差を吸収する緩衝バッファ回路であって、メモリ（１１０）と、書き込みレジスタ指定回路（１２０）と、読み出しレジスタ指定回路（１３０）と、読み出しスタート回路（１７０）と、距離接近検出回路（１６０）と、を含んでおり、上記メモリが、複数のレジスタ（ＲＥＧ(０)〜ＲＥＧ(１５)）で構成されており、上記書き込みレジスタ指定回路が、書き込み用のクロック信号（ＷＣＬＫ)に同期して動作し、レジスタの数分のビットデータで成る書き込みイネーブル信号（ＷＥＮ ) を出力するものであって、上記複数のレジスタの内の１つのレジスタのビットデータを順に High レベルにしてデータ書き込み可能にするものであり、上記読み出しレジスタ指定回路が、読み出し用のクロック信号（ＲＣＬＫ)に同期して動作し、レジスタの数分のビットデータで成る読み出しイネーブル信号（ＲＥＮ)を出力するものであって、上記複数のレジスタの内の１つのレジスタのビットデータを上記順で High レベルにして読み出し可能にするものであり、上記読み出しスタート回路が、上記書き込みイネーブル信号に基づいて予め定めた数のレジスタへのデータの書き込み完了を検知し、読み出しレジスタ指定回路を始動させるものであり、上記距離接近検出回路が、書き込みイネーブル信号の各ビットの値と、読み出しイネーブル信号の最上位ビットデータを最下位ビットの位置に移動させたビット列の各ビットの値との個々の論理積と、書き込みイネーブル信号の最上位ビットデータを最下位ビットの位置に移動させたビット列の各ビットの値と、読み出しイネーブル信号の各ビットの値との個々の論理積とを求め、上記全ての論理積の値の論理和を、読み出しスタート回路の動作をリセットするリセット信号として出力する論理回路で構成されているものである、ことを特徴とする。
請求項２に記載の緩衝バッファ回路は、請求項１に記載の緩衝バッファ回路であって、更に、デューティ比調整回路（１４０）を含んでおり、上記デューティ比調整回路が、書き込みレジスタ指定回路より出力される書き込みイネーブル信号が１周期の間でアクティブ状態にある期間の占める割合を示すＯＮデューティ比を大きくするものであり、上記スタート回路が、デューティ比調整回路によってＯＮデューティ比を高めた書き込みイネーブル信号（ＤＷＥＮ ) を用いるものであることを特徴とする。
請求項３に記載の緩衝バッファ回路は、請求項２に記載の緩衝バッファ回路であって、更に、クロック同期化回路（１５０）を含んでおり、上記クロック同期化回路が、上記デューティ比調整回路によってＯＮデューティ比を高めた書き込みイネーブル信号を読み出しレジスタ指定回路の駆動クロックに同期化させるものであり、上記距離接近検出回路が、クロック同期化回路によって読み出し用のクロック信号に同期化された後の書き込みイネーブル信号を用いるものであることを特徴とする。
【００１１】
請求項４に記載の緩衝バッファ回路は、データの書き込み速度と、データの読み出し速度との差を吸収する緩衝バッファ回路であって、メモリ（１１０）と、書き込みレジスタ指定回路（１２０）と、読み出しレジスタ指定回路（１３０）と、デューティ比調整回路（１４０）と、読み出しスタート回路（１７０）と、距離接近検出回路（１６０）と、を含んでおり、上記メモリが、複数のレジスタで構成されており、上記書き込みレジスタ指定回路が、書き込み用のクロック信号（ＷＣＬＫ ) に同期して動作し、上記メモリを構成する１のレジスタをデータの書き込み可能にする書き込みイネーブル信号（ＷＥＮ ) を所定順序で出力するものであり、上記読み出しレジスタ指定回路が、読み出し用のクロック信号（ＲＣＬＫ ) に同期して動作し、上記所定順序で、レジスタの１つに格納されているデータを読み出し可能にする読み出しイネーブル信号（ＲＥＮ ) を出力するものであり、上記デューティ比調整回路が、書き込みレジスタ指定回路より出力される書き込みイネーブル信号が１周期の間でアクティブ状態にある期間の占める割合を示すＯＮデューティ比を大きくするものであり、上記読み出しスタート回路が、上記デューティ比調整回路によりＯＮデューティ比を高めた書き込みイネーブル信号（ＤＷＥＮ ) に基づいて所定数のレジスタへのデータの書き込み完了を検知し、読み出しレジスタ指定回路を始動させるものであり、上記距離接近検出回路が、ＯＮデューティ比を高めた書き込みイネーブル信号と読み出しイネーブル信号とから、書き込み可能にされるレジスタと読み出し可能にされるレジスタの上記所定順序における差が所定値になったことを検出し、スタート回路の動作をリセットするリセット信号を出力するものである、ことを特徴とする。
【００１２】
請求項５に記載の緩衝バッファ回路は、請求項４に記載の緩衝バッファ回路であって、更に、クロック同期化回路（１５０）を含んでおり、上記クロック同期化回路が、上記デューティ比調整回路によりＯＮデューティ比を高めた書き込みイネーブル信号を読み出しレジスタ指定回路の駆動クロックに同期化させるものであり、上記距離接近検出回路が、クロック同期化回路によって読み出し用のクロック信号に同期化された後の書き込みイネーブル信号を用いるものである、ことを特徴とする。
【００１３】
【発明の実施の形態】
（１）発明の概要
本発明の緩衝バッファ回路は、メモリとして、複数のレジスタを使用する。そして、書き込み用のクロック信号に同期して動作し、上記メモリを構成するレジスタの１つを書き込み可能にする書き込みイネーブル信号を所定順序で出力する書き込みレジスタ指定回路と、読み出し用のクロック信号に同期して動作し、上記所定順序で、レジスタの１つに格納されているデータを読み出し可能にする読み出しイネーブル信号を出力する読み出しレジスタ指定回路と、書き込みイネーブル信号と読み出しイネーブル信号から、書き込み可能にされるレジスタと読み出し可能にされるレジスタの上記所定順序における差が所定値になったことを検出し、検出信号を出力する距離接近検出回路を少なくとも備えることを特徴とする。
【００１４】
上記構成の緩衝バッファ回路では、書き込み及び読み出しを行うメモリ内のレジスタ同士の距離（書き込み順序における間に存在するレジスタの数のことをいう）を書き込みイネーブル信号及び読み出しイネーブル信号を直接比較することにより確認することができる。これにより、アドレスデータを比較演算するためのデータにデコードする必要のある従来の緩衝バッファ回路（例えば、図１０に示した従来の緩衝バッファ回路２００）に比べて、回路の簡単化及び処理の高速化を図ることができる。
【００１５】
本発明の緩衝バッファ回路では、更に、近年のデータ通信で要求されるデータ処理量が、例えば、USB 2.0規格で４８０Ｍｂｐｓ、シリアルATA規格で１．５Ｇｂｐｓ、ＰＣＩ EX規格で２．５Ｇｂｐｓであり、このように超高速なデータ通信を行う場合、駆動クロックの周期が極端に短くなる点に注目する。特に書き込みレジスタ指定回路を駆動するクロックの周期が極端に短くなる場合、読み出し用のクロック信号で動作する，書き込み及び読み出しを行うメモリ内のレジスタ同士の距離を求める距離接近検出回路が書き込みイネーブル信号を誤認識することが考えられる。
【００１６】
本発明の緩衝バッファ回路では、更に書き込みイネーブル信号と読み出しイネーブル信号の距離を求める際、デューティ比調整回路により書き込みイネーブル信号が１周期の間でアクティブな状態（正論理回路ではＨｉｇｈレベル、負論理回路ではＬｏｗレベル）にある期間の占める割合を示すＯＮデューティ比を５０％より大きくした後に、クロック同期化回路により読み出しクロック信号に同期化させる。これにより、書き込みイネーブル信号を正確に読み出しクロック信号に同期化させる。そして、上記距離接近検出回路に対し、読み出しクロック信号に同期化した書き込みレジスタ指定信号と、読み出しレジスタ指定信号を入力する。これにより、超高速なデータ通信処理時における緩衝バッファ回路の正確かつ高速な動作を補償する。
【００１７】
（２）実施の形態
以下、添付の図面を参照しつつ実施の形態に係る緩衝バッファ回路１００の構成および動作について説明する。
【００１８】
図１は、実施の形態１に係る緩衝バッファ回路１００の構成を示す図である。メモリ１１０は、各々が２４ビットデータを格納する１６個のレジスタＲＥＧ（０）〜ＲＥＧ（１５）で構成される。各レジスタＲＥＧ（０）〜ＲＥＧ（１５）は、Ｈｉｇｈレベルの書き込みイネーブル信号ＷＥＮの入力に対して２４ビットの書き込みデータＷＤＡＴＡを格納し、Ｈｉｇｈレベルの読み出しイネーブル信号ＲＥＮの入力に対して格納している２４ビットのデータを読み出しデータＲＤＡＴＡとして出力する。
【００１９】
書き込みレジスタ指定回路１２０は、書き込み用クロック信号ＷＣＬＫで動作し、メモリ１１０の備える１６個のレジスタの個々の書き込みイネーブル端子に各位のビットデータを書き込みイネーブル信号ＷＥＮとして出力するリングカウンタ（複数段のフリップフロップで成るシフトレジスタであって、最後のフリップフロップの出力が、先頭のフリップフロップに入力されているものをいう）であって、１個のレジスタにのみＨｉｇｈレベルの書き込みイネーブル信号ＷＥＮを出力するもので成る。
【００２０】
読み出しレジスタ指定回路１３０は、読み出し用クロック信号ＷＣＬＫで動作し、メモリ１１０の備える１６個のレジスタの個々の読み出しイネーブル端子に各位のビットデータを読み出しイネーブル信号ＲＥＮとして出力するリングカウンタであって、１個のレジスタにのみＨｉｇｈレベルの読み出しイネーブル信号ＲＥＮを出力するもので成る。
【００２１】
上記構成のメモリ１１０、書き込みレジスタ指定回路１２０、及び、読み出しレジスタ指定回路１３０を用意することで、アドレスデータを比較演算するためのデータにデコードする必要のある従来の緩衝バッファ回路（例えば図１０に示した従来の緩衝バッファ回路２００）に比べて、回路の簡単化及び処理の高速化を図ることができる。
【００２２】
緩衝バッファ回路１００では、データの書き込み速度が速くなり、これに伴い駆動クロック信号の周波数が高くなることで周期が極端に短くなった場合に、当該書き込み用のクロック信号で動作する書き込みレジスタ指定回路１２０より出力される書き込みイネーブル信号の緩衝バッファ回路１００内での認識率を向上させるため、１周期の間で信号がアクティブな状態にある期間の割合を示すＯＮデューティ比を高めるデューティ比調整回路１４０を用意する。具体的には、デューティ比調整回路１４０は、書き込みレジスタ指定回路１２０より出力される書き込みイネーブル信号ＷＥＮのＯＮデューティ比を５０％から７０％に変更し、変更後のイネーブル信号ＤＷＥＮをクロック同期化回路１５０に出力する。
【００２３】
クロック同期化回路１５０は、ＯＮデューティ比を調整した後の書き込みイネーブル信号ＤＷＥＮを用いて、読み出し用クロック信号ＲＣＬＫに正確に同期させ、同期化後の書き込みイネーブル信号ＳＷＥＮを距離接近検出回路１６０に出力する。
【００２４】
距離接近検出回路１６０は、読み出し用のクロック信号ＲＣＬＫに同期させた書き込みイネーブル信号ＳＷＥＮ及び読み出しイネーブル信号ＲＥＮの比較を行い、データの読み書きを行うレジスタが１個しか違わない（前後に位置する）場合にＨｉｇｈレベルのリセット信号ＲＳＴを出力する。上述した書き込みレジスタ指定回路１２０及び読み出しレジスタ指定回路１３０は、Ｈｉｇｈレベルのリセット信号ＲＳＴの入力に応じてリセット動作を行う。
【００２５】
上述するように、距離接近検出回路１６０の前段に、デューティ比調整回路１４０、クロック同期化回路１５０を設けたことにより、書き込みイネーブル信号ＷＥＮ（０）〜（１５）を、読み出しクロック信号に正確に同期化させることができる。これにより、例えば、USB 2.0規格で４８０Ｍｂｐｓ、シリアルATA規格で１．５Ｇｂｐｓ、及び、ＰＣＩ EX規格で２．５Ｇｂｐｓ等の超高速なデータ通信処理時における緩衝バッファ回路１００の正確かつ高速な動作を補償することができる。
【００２６】
読み出しスタート回路１７０は、メモリ１１０の１６個のレジスタの内、データの書き込み順序に従い、最初にデータの書き込みを行ったレジスタから数えて８個目のレジスタに書き込みデータＷＤＡＴＡの書き込みが完了するのを待ってから始動し、Ｈｉｇｈレベルのシフトイネーブル信号ＲＳを読み出しレジスタ指定回路１３０に入力する。なお、上記距離接近検出回路１６０からＨｉｇｈレベルのリセット信号ＲＳＴが入力された場合には上記シフトイネーブル信号ＲＳを一旦Ｌｏｗレベルに戻し、再び、メモリ１１０の上記８個目のレジスタＲＥＧ（７）に対して書き込みデータＷＤＡＴＡの書き込みが完了するのを待つ。
【００２７】
図２は、上記構成の緩衝バッファ回路１００のメモリ１１０の構成及び当該メモリに対して書き込みレジスタ指定回路１２０及び読み出しレジスタ指定回路１３０から出力される書き込みイネーブル信号ＷＥＮ及び読み出しイネーブル信号ＲＥＮについて説明するための図である。メモリ１１０は、１６個の２４ビットデータ用のレジスタＲＥＧ（０）〜ＲＥＧ（１５）で成る。このため、いわゆるメモリアドレスというものは存在しない。緩衝バッファ回路１００では、書き込みレジスタ指定回路１２０及び読み出しレジスタ指定回路１３０が、メモリ１１０を構成する各レジスタの書き込み及び読み出しイネーブル信号用の端子に１対１に接続された書き込み及び読み出しイネーブル信号線を備え、所定の順序、例えば、図２に示す左側のレジスタから順に右側のレジスタへと１のＨｉｇｈレベルのイネーブル信号をクロック信号に同期してシフトしながら出力することで、データの書き込みを行うレジスタとデータの読み出しを行うレジスタの指定を行う。
【００２８】
各レジスタＲＥＧ（０）〜ＲＥＧ（１５）は、書き込みイネーブル信号用の端子ｗｅｎ及び読み出しイネーブル用の端子ｒｅｎを備え、Ｈｉｇｈレベルの書き込みイネーブル信号ＷＥＮの入力に応じて書き込みデータＷＤＡＴＡの書き込みを許可し、Ｈｉｇｈレベルの読み出しイネーブル信号ＲＥＮの入力に応じて格納しているデータを読み出しデータＲＤＡＴＡとして出力する。
【００２９】
書き込みレジスタ指定回路１２０及び読み出しレジスタ指定回路１３０は、入力されるクロック信号に同期して動作する１６ビットのシフトレジスタで成るリングカウンタであり、１ビットだけＨｉｇｈレベルに設定された１６ビット信号を出力する。
【００３０】
図示するように、外部からの書き込みデータＷＤＡＴＡの入力に応じて、書き込みレジスタ指定回路１２０が始動し、書き込み用のクロック信号ＷＣＬＫに同期して“１０００・・・０００”、“０１００・・・０００”、“００１０・・・０００”・・・と１６ビットの書き込みイネーブル信号ＷＥＮを出力する。メモリ１１０の１６個のレジスタの内、データの書き込み順序に従い、最初にデータの書き込みを行ったレジスタから数えて８番目のレジスタに対応する８ビット目のレジスタＲＥＧ（７）に対してデータの書き込みが完了した後、上述した読み出しスタート回路１７０からシフトイネーブル信号ＲＳが出力されて読み出しレジスタ指定回路１３０が始動し、読み出し用のクロック信号ＲＣＬＫに同期して、上記書き込みイネーブル信号ＷＥＮの値を追いかけるように“１０００・・・０００”、“０１００・・・０００”、“００１０・・・０００”・・・と出力する。
【００３１】
図３は、書き込みレジスタ指定回路１２０の回路図である。書き込みレジスタ指定回路１２０は、Ｄフリップフロップ１２１ａ〜１２１ｐ及びマルチプレクサ１２２ａ〜１２２ｐで構成される１６ビットのシフトレジスタで成るリングカウンタである。Ｄフリップフロップ１２１ａ〜１２１ｐのクロック信号入力端子には、書き込み用クロック信号ＷＣＬＫが入力される。距離接近検出回路１６０から出力されるリセット信号は、Ｄフリップフロップ１２１ａのセット端子Ｓ、Ｄフリップフロップ１２１ｂ〜１２１ｐのリセット端子Ｒに入力される。
【００３２】
書き込みデータＷＤＡＴＡを出力する外部の装置から入力されるシフトイネーブル信号ＷＳは、各Ｄフリップフロップのデータ入力端子の前段に設けられた２入力１出力のマルチプレクサ１２２ａ〜１２２ｐの選択信号入力端子Ｓに入力される。マルチプレクサ１２２ａ〜１２２ｐは、図面上で上下２つの入力端子１２３ａ〜１２３ｐ及び１２４ａ〜１２４ｐを備える。マルチプレクサ１２２ａ〜１２２ｐは、シフトイネーブル信号ＷＳがＬｏｗレベルの時、図面上で上側の入力端子１２３ａ〜１２３ｐに入力される信号を出力し、シフトイネーブル信号ＷＳがＨｉｇｈレベルの時、図面上で下側の入力端子１２４ａ〜１２４ｐに入力される信号を出力する。
【００３３】
１６個のＤフリップフロップ１２１ａ〜１２１ｐのデータ入力端子Ｄは、書き込みイネーブル信号ＷＥＮ（０）〜ＷＥＮ（１５）の各出力端子１２５ａ〜１２５ｐに接続されると共に、マルチプレクサ１２２ａ〜１２２ｐの出力端子に接続される。Ｄフリップフロップ１２１ａ〜１２１ｏのデータ出力端子Ｑは、マルチプレクサ１２２ｂ〜１２２ｐの入力端子１２４ｂ〜１２４ｐに接続されると共に、マルチプレクサ１２２ａ〜１２２ｏの入力端子１２３ａ〜１２３ｏに入力される。Ｄフリップフロップ１２１ｐのデータ出力端子Ｑは、マルチプレクサ１２２ａの入力端子１２４ａに接続されると共に、マルチプレクサ１２２ｐの入力端子１２３ｐに接続される。
【００３４】
上記構成の書き込みレジスタ指定回路１２０では、Ｈｉｇｈレベルのシフトイネーブル信号ＷＳの入力に応じて始動し、１６個の内、１つだけをＨｉｇｈレベルに設定した書き込みイネーブル信号ＷＥＮ（０）〜ＷＥＮ（１５）をメモリ１１０の対応するレジスタＲＥＧ（０）〜ＲＥＧ（１５）のイネーブル信号入力端子ｗｅｎ（図２を参照）に出力する。また、Ｈｉｇｈレベルのリセット信号ＲＳＴの入力に対応して、初期値であるＨｉｇｈレベルの書き込みイネーブル信号ＷＥＮ（０）、及び、Ｌｏｗレベルの書き込みイネーブル信号ＷＥＮ（１）〜ＷＥＮ（１５）を出力する。
【００３５】
図４は、読み出しレジスタ指定回路１３０の回路図である。読み出しレジスタ指定回路１３０は、読み出しクロック信号ＲＣＬＫに同期して動作する１６ビットのシフトレジスタで成るリングカウンタであり、上述した書き込みレジスタ指定回路１２０と同じ構成の回路である。図中、１３０番台の引用番号を付した各構成物の下一桁の番号及び添字（アルファベット）は、図３に１２０番台の引用番号を付して表される書き込みレジスタ指定回路１２０の各構成物に一対一に対応する。１６個のＤフリップフロップ１３１ａ〜１３１ｐのデータ入力端子Ｄは、読み出しイネーブル信号ＲＥＮ（０）〜ＷＥＮ（１５）の各出力端子１３５ａ〜１３５ｐに接続される。
【００３６】
読み出しレジスタ指定回路１３０では、Ｈｉｇｈレベルのシフトイネーブル信号ＷＳの入力に応じて始動し、１６個の内、１つだけをＨｉｇｈレベルに設定したイネーブル信号ＷＥＮ（０）〜ＷＥＮ（１５）をメモリ１１０の対応するレジスタＲＥＧ（０）〜ＲＥＧ（１５）のイネーブル信号入力端子ｒｅｎ（図２を参照）に出力する。また、Ｈｉｇｈレベルのリセット信号ＲＳＴの入力に対応して、初期値であるＨｉｇｈレベルの読み出しイネーブル信号ＷＥＮ（０）、及び、Ｌｏｗレベルの読み出しイネーブル信号ＷＥＮ（１）〜ＷＥＮ（１５）を出力する。
【００３７】
図５は、デューティ調整回路１４０の回路図である。デューティ調整回路１４０は、１６個の調整回路１４１ａ〜１４１ｐで構成され、各調整回路の信号入力端子１４４ａ〜１４４ｐには、書き込みクロック信号ＷＣＬＫで駆動される書き込みレジスタ指定回路１２０より出力された書き込みイネーブル信号ＷＥＮ（０）〜ＷＥＮ（１５）が入力される。各調整回路１４１ａ〜１４１ｐの出力は、出力端子１４５ａ〜１４５ｐからＯＮデューティ比を調整した書き込みイネーブル信号ＤＷＥＮ（０）〜ＤＷＥＮ（１５）として出力される。
【００３８】
調整回路１４０ａ〜１４０ｐは、同じ構成であり、ここでは、代表して調整回路１４０ａの構成及び動作について説明する。調整回路１４０ａは、２入力ＯＲゲート１４２ａ及び当該ＯＲゲート１４２ａの一方の信号入力端に接続されたバッファ１４３ａで構成される。
【００３９】
図６は、イネーブル信号ＷＥＮ（０）の入力波形と、ＯＲゲート１４２ａの２つの信号入力端子Ａ及びＢ、並びに、信号出力端子Ｃにおける信号の波形を示す図である。図示するように、信号出力端子Ｃより出力される信号はバッファ１４３ａによる遅延時間の分だけ、Ｈｉｇｈレベルにある時間が延長され、ＯＮデューティ比が５０％から７０％に調整された信号に成る。なお、変換後のＯＮデューティ比は、５０％よりも大きければ良く、後段のクロック同期化回路１５０が正確に動作するのであれば異なる値であっても良い。
【００４０】
図７は、クロック同期化回路１５０の構成を示す図である。クロック同期化回路１５０は、データ入力端子Ｄにそれぞれ上記デューティ比調整回路１４０より出力されるＯＮデューティ比７０％のイネーブル信号ＤＷＥＮ（０）〜ＤＷＥＮ（１５）の入力される１６個のＤフリップフロップ１５１ａ〜１５１ｐで成る。各Ｄフリップフロップ１５１ａ〜１５１ｐのクロック信号入力端子ＣＫには、読み出し用のクロック信号ＲＣＬＫが入力される。Ｄフリップフロップの働きにより、データ入力端子Ｄに入力される各イネーブル信号ＤＷＥＮ（０）〜ＤＷＥＮ（１５）は、読み出し用のクロック信号ＲＣＬＫに同期した信号に変換される。クロック同期化回路１５０は、同期化後のイネーブル信号ＳＷＥＮ（０）〜ＳＷＥＮ（１５）を出力する。
【００４１】
なお、上記デューティ比調整回路１４０の働きによりデューティ比を７０％に変更しているため、Ｄフリップフロップにおいて書き込みイネーブル信号ＤＷＥＮのＬｏｗレベルからＨｉｇｈレベルへの切り換りを見落とすことなく、正確にクロック同期化処理を行うことができる。
【００４２】
上記デュー比調整回路１４０及びクロック同期化回路１５０の働きにより、異なる周波数のクロック信号を基準として生成されていた書き込みイネーブル信号と読み出しイネーブル信号の周期を一致させることができる。これにより、以下の距離接近検出回路１６０において実行する距離接近検出処理の精度を高めることができる。
【００４３】
距離接近検出回路１６０では、同期化後の書き込みイネーブル信号ＳＷＥＮ（０）〜ＳＷＥＮ（１５）と、読み出しイネーブル信号ＲＥＮ（０）〜ＲＥＮ（１５）の値を直接比較し、Ｈｉｇｈレベルに成っている信号の位置が隣、具体的には、データの書き込みを行うレジスタと読み出しを行うレジスタの位置が、書き込み順序において直前又は直後に位置する場合を検出し、Ｈｉｇｈレベルのリセット信号を書き込みレジスタ指定回路１２０及び読み出しレジスタ指定回路１３０に出力する。
【００４４】
図８は、距離接近検出回路１６０の回路図である。距離接近検出回路１６０は、大きく分けてオーバーフロー検出部Ａ、アンダーフロー検出部Ｂ、及び、前記２つの検出部の結果の論理和を求めてリセット信号（オバーフロ−及びアンダーフロー検出信号）として出力するＯＲゲート１６３で構成される。オーバーフロ−検出部Ａは、書き込み用クロック信号ＷＣＬＫの方が読み出し用クロック信号ＲＣＬＫよりも早いため、メモリ１１０の各レジスタにデータが蓄積されてゆき、書き込みイネーブル信号が指定するレジスタが読み出しイネーブル信号が指定するレジスタの直前に達した場合を検出する。一方、アンダーフロー検出部Ｂは、読み出し用クロック信号ＲＣＬＫの方が書き込み用クロック信号ＲＣＬＫよりも早いため、読み出しイネーブル信号が指定するレジスタが、書き込みイネーブル信号が指定するレジスタの直前に達する場合を検出する。
【００４５】
上述するように、オーバーフロー検出部Ａは、読み出しイネーブル信号が指定するレジスタの直前に位置するレジスタが書き込みイネーブル信号により指定されたことを検出する。即ち、２入力ＡＮＤゲート１６１ａには、読み出しイネーブル信号ＲＥＮ（１）と当該イネーブル信号が指定するレジスタの直前に位置するレジスタを指定する書き込みイネーブル信号ＳＷＥＮ（０）が入力され、これらが共にＨｉｇｈレベルに切り換るのを検出する。同様に、２入力ＡＮＤゲート１６１ｂ〜１６１ｐには、読み出しイネーブル信号ＲＥＮ（２）〜ＲＥＮ（１５）及びＲＥＮ（０）と当該イネーブル信号が指定するレジスタの直前に位置するレジスタを指定する書き込みイネーブル信号ＳＷＥＮ（１）〜ＳＷＥＮ（１５）が入力され、これらが共にＨｉｇｈレベルに切り換るのを検出する。
【００４６】
４入力ＯＲゲート１６１ｑは、ＡＮＤゲート１６１ａ〜１６１ｄの何れか１つがＨｉｇｈレベルに切り換った場合にＨｉｇｈレベルの信号を出力する。同様に、４入力ＯＲゲート１６１ｒ、１６１ｓ及び１６１ｔは、それぞれＡＮＤゲート１６１ｅ〜１６１ｈ、１６１ｉ〜１６１ｌ及び１６１ｍ〜１６１ｐの何れか１つがＨｉｇｈレベルに切り換った場合にＨｉｇｈレベルの信号を出力する。最後に、４入力ＯＲゲート１６１ｕは、上記各ＯＲゲート１６１ｑ〜１６１ｔの何れか１つにおいてＨｉｇｈレベルの信号が出力され場合にＨｉｇｈレベルの信号を出力する。
【００４７】
アンダーフロー検出部Ｂの構成は、以下の通りである。上述するように、アンダーフロー検出部Ｂは、書き込みイネーブル信号が指定するレジスタの直前に位置するレジスタが読み出しイネーブル信号により指定されたことを検出する。即ち、２入力ＡＮＤゲート１６２ａには、読み出しイネーブル信号ＲＥＮ（０）と当該イネーブル信号が指定するレジスタの直前に位置するレジスタを指定する書き込みイネーブル信号ＳＷＥＮ（１）が入力され、これらが共にＨｉｇｈレベルに切り換るのを検出する。同様に、２入力ＡＮＤゲート１６２ｂ〜１６２ｐには、読み出しイネーブル信号ＲＥＮ（１）〜ＲＥＮ（１５）と当該イネーブル信号が指定するレジスタの直前に位置するレジスタを指定する書き込みイネーブル信号ＳＷＥＮ（２）〜ＳＷＥＮ（１５）及びＳＷＥＮ（０）が入力され、これらが共にＨｉｇｈレベルに切り換るのを検出する。
【００４８】
４入力ＯＲゲート１６２ｑは、ＡＮＤゲート１６２ａ〜１６２ｄの何れか１つがＨｉｇｈレベルに切り換った場合にＨｉｇｈレベルの信号を出力する。同様に、４入力ＯＲゲート１６２ｒ、１６２ｓ及び１６２ｔは、それぞれＡＮＤゲート１６２ｅ〜１６２ｈ、１６２ｉ〜１６２ｌ及び１６２ｍ〜１６２ｐの何れか１つがＨｉｇｈレベルに切り換った場合にＨｉｇｈレベルの信号を出力する。最後に、４入力ＯＲゲート１６２ｕは、上記各ＯＲゲート１６２ｑ〜１６２ｔの何れか１つにおいてＨｉｇｈレベルの信号が出力され場合にＨｉｇｈレベルの信号を出力する。
【００４９】
ＯＲゲート１６３は、上述したオーバーフロー検出部Ａ及びアンダーフロー検出部Ｂの何れかよりＨｉｇｈレベルの信号が出力された場合に、Ｈｉｇｈレベルのリセット信号を出力する。
【００５０】
図９は、読み出しスタート回路１７０の回路図である。読み出しスタート回路１７０は、Ｄフリップフロップ１７１及びマルチプレクサ１７２で構成される。Ｄフリップフロップ１７１のデータ入力端子Ｄには、マルチプレクサ１７２の出力端子が接続されている。マルチプレクサ１７２はの選択信号入力端子Ｓには、上述したデューティ比調整回路１４０より出力される調整後の書き込みイネーブル信号ＤＷＥＮ（０）〜ＤＷＥＮ（１５）の内、メモリ１１０の８個目のレジスタに対応するイネーブル信号ＤＷＥＮ（７）のデータが入力される。リセット端子Ｒには、距離接近調整回路１６０から出力されるリセット信号ＲＳＴが入力される。クロック信号入力端子ＣＫには、読み出しクロック信号ＲＣＬＫが入力される。
【００５１】
マルチプレクサ１７１は、Ｈｉｇｈレベルの書き込みイネーブル信号ＤＷＥＮ（７）の入力に応じて入力端子１７２ｂに入力されている電源電圧Ｖｃｃ（＝Ｈｉｇｈレベルを意味する）を出力し、Ｌｏｗレベルの書き込みイネーブル信号ＤＷＥＮ（７）の入力に応じて入力端子１７２ａに入力されているＤフリップフロップ１７１のデータ出力端子Ｑより出力される信号を再び、信号入力端子Ｄに出力する。
【００５２】
上記構成の読み出しスタート回路１７０では、メモリ１１０の１６個のレジスタのうち、データの書き込み順序に従い、最初にデータの書き込みを行ったレジスタから数えて８個目までデータの書き込みが完了するのを待ってから読み出しレジスタ指定回路１３０を始動させるＨｉｇｈレベルのシフトイネーブル信号ＲＳを出力する。これにより、図２に示すようにレジスタ８個分だけ遅延した状態で、読み出しイネーブル信号が書き込みイネーブル信号の内容を追いかけるように出力されることになる。
【００５３】
【発明の効果】
本発明の緩衝バッファ回路では、複数のレジスタで成るメモリを採用し、各レジスタの内の１つのレジスタを所定順序で書き込み及び読み出し可能な状態に切り換える書き込みレジスタ指定回路及び読み出しレジスタ指定回路を備える。これにより、アドレスデコーダを不要にし、処理速度を向上することができる。また、書き込みレジスタ特定回路より出力される信号のＯＮデューティ比を大きくした後に、読み出しクロック信号に正確に同期化させることで、書き込みイネーブル信号と読み出しイネーブル信号を比較する際の誤検出をなくし、データ通信速度の高速化に対処することができる。
【図面の簡単な説明】
【図１】 実施の形態に係る緩衝バッファ回路の回路図である。
【図２】 緩衝バッファ回路のメモリの構成及び当該メモリに対して出力される書き込みイネーブル信号及び読み出しイネーブル信号を示す図である。
【図３】 書き込みレジスタ指定回路の構成を示す図である。
【図４】 読み出しレジスタ指定回路の構成を示す図である。
【図５】 デューティ比調整回路の構成を示す図である。
【図６】 デューティ比調整回路の入出力信号の波形を示す図である。
【図７】 クロック同期化回路の構成を示す図である。
【図８】 距離接近検出回路の構成を示す図である。
【図９】 読み出しスタート回路の構成を示す図である。
【図１０】 従来の緩衝バッファ回路の回路図である。
【符号の説明】
１００ 緩衝バッファ回路、１１０ メモリ、１２０ 書き込みレジスタ指定回路、１３０ 読み出しレジスタ指定回路、１４０ デューティ比調整回路、１５０ クロック同期化回路、１６０ 距離接近検出回路、１７０ 読み出しスタート回路。
【発明の属する技術分野】
本発明は、データ通信システムのＩ／Ｏインターフェース等に用いられる緩衝バッファ回路に関する。
【０００２】
【従来の技術】
データ通信処理装置のインターフェースにおいて、外部からのデータの受取り速度と、装置内部へのデータ読み取り速度との差を吸収する緩衝バッファ回路（エラスティックストア回路とも呼ばれる）が知られている。
【０００３】
図１０は、従来の緩衝バッファ回路２００の構成を示す図である。読み出しアドレス発生回路２０２は、書き込み用のクロック信号ＷＣＬＫに同期して動作し、書き込みデータＷＤＡＴＡを書き込むアドレスＷＡＤＤを生成し、２ポートメモリ２０１に出力す。読み出しアドレス発生回路２０３は、読み出し用のクロック信号ＲＣＬＫに同期して動作し、読み出しデータＲＤＡＴＡの読み出しアドレスＲＡＤＤを生成し、２ポートメモリ２０１に出力する。
【０００４】
上述するように、書き込みアドレス発生回路２０２と読み出しアドレス発生回路２０３は、互いに異なるクロック信号に同期して動作する。通常、データの読み出しは、２ポートメモリ２０１に一定量のデータの書き込みが行われるのを待ってから開始する。この場合において、読み出し用のクロック信号ＲＣＬＫの周波数が書き込み用のクロック信号ＷＣＬＫの周波数よりも高い場合には、データの書き込みよりもデータの読み出しの方が速く行われ、時間の経過と共に読み出しアドレスＲＡＤＤが書き込みアドレスＷＡＤＤに近づくことになる。他方、読み出し用のクロック信号ＲＣＬＫの周波数が書き込み用のクロック信号ＷＣＬＫの周波数よりも低い場合には、データの読み出しよりもデータの書き込みの方が速く行われ、２ポートメモリ２０１がオバーフローすることになる。
【０００５】
減算器２０４は、書き込みアドレスＷＡＤＤと読み出しアドレスＲＡＤＤを内蔵するデコーダ２０４ａを用いて比較可能な数値にデコードした後、これらの値より２つのアドレスの距離（２ポートメモリ２０１内のアドレス空間上でのアドレスの差）を算出し、次段の距離検出回路２０５に出力する。距離検出回路２０５は、上記距離を規定値と比較し、上記距離が規定値になった場合に上記書き込みアドレス発生回路２０２及び読み出しアドレス発生回路２０３にリセット信号を出力し、各アドレスの出力タイミングの初期化を行う。
【０００６】
近年のデータ通信速度の高速化に伴い、上記減算器２０４における距離の計算、距離検出回路２０５における比較処理に要する時間が問題となってきた。最近の緩衝バッファ回路としては、例えば、以下の特許文献１が挙げられる。特許文献１では、２ポートメモリの一部のアドレス領域に注目し、当該領域内での書き込みアドレスと読み出しアドレスの位置関係から上記２つのアドレスの衝突の発生を予測し、書き込みアドレス発生回路及び読み出しアドレス発生回路にリセット信号を出力するエラスティック回路を提案している。
【０００７】
【特許文献１】
特開平７−２５０１０１号公報
【０００８】
【発明が解決しようとする課題】
上記特許文献１に開示されるエラスティックストア回路では、２ポートメモリの一部のアドレス領域に注目することで、処理対象とするアドレスの量を減らすことができるが、書き込みアドレスＷＡＤＤと読み出しアドレスＲＡＤＤの衝突が生じる直前にリセット動作を行う従来技術の緩衝バッファ回路２００に比べて、リセット信号を出力する回数が増え、結果として、処理速度の遅延を招来してしまう可能性がある。
【０００９】
本発明は、より高速なデータ通信に対応した緩衝バッファ回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の緩衝バッファ回路は、データの書き込み速度と、データの読み出し速度との差を吸収する緩衝バッファ回路であって、メモリ（１１０）と、書き込みレジスタ指定回路（１２０）と、読み出しレジスタ指定回路（１３０）と、読み出しスタート回路（１７０）と、距離接近検出回路（１６０）と、を含んでおり、上記メモリが、複数のレジスタ（ＲＥＧ(０)〜ＲＥＧ(１５)）で構成されており、上記書き込みレジスタ指定回路が、書き込み用のクロック信号（ＷＣＬＫ)に同期して動作し、レジスタの数分のビットデータで成る書き込みイネーブル信号（ＷＥＮ ) を出力するものであって、上記複数のレジスタの内の１つのレジスタのビットデータを順に High レベルにしてデータ書き込み可能にするものであり、上記読み出しレジスタ指定回路が、読み出し用のクロック信号（ＲＣＬＫ)に同期して動作し、レジスタの数分のビットデータで成る読み出しイネーブル信号（ＲＥＮ)を出力するものであって、上記複数のレジスタの内の１つのレジスタのビットデータを上記順で High レベルにして読み出し可能にするものであり、上記読み出しスタート回路が、上記書き込みイネーブル信号に基づいて予め定めた数のレジスタへのデータの書き込み完了を検知し、読み出しレジスタ指定回路を始動させるものであり、上記距離接近検出回路が、書き込みイネーブル信号の各ビットの値と、読み出しイネーブル信号の最上位ビットデータを最下位ビットの位置に移動させたビット列の各ビットの値との個々の論理積と、書き込みイネーブル信号の最上位ビットデータを最下位ビットの位置に移動させたビット列の各ビットの値と、読み出しイネーブル信号の各ビットの値との個々の論理積とを求め、上記全ての論理積の値の論理和を、読み出しスタート回路の動作をリセットするリセット信号として出力する論理回路で構成されているものである、ことを特徴とする。
請求項２に記載の緩衝バッファ回路は、請求項１に記載の緩衝バッファ回路であって、更に、デューティ比調整回路（１４０）を含んでおり、上記デューティ比調整回路が、書き込みレジスタ指定回路より出力される書き込みイネーブル信号が１周期の間でアクティブ状態にある期間の占める割合を示すＯＮデューティ比を大きくするものであり、上記スタート回路が、デューティ比調整回路によってＯＮデューティ比を高めた書き込みイネーブル信号（ＤＷＥＮ ) を用いるものであることを特徴とする。
請求項３に記載の緩衝バッファ回路は、請求項２に記載の緩衝バッファ回路であって、更に、クロック同期化回路（１５０）を含んでおり、上記クロック同期化回路が、上記デューティ比調整回路によってＯＮデューティ比を高めた書き込みイネーブル信号を読み出しレジスタ指定回路の駆動クロックに同期化させるものであり、上記距離接近検出回路が、クロック同期化回路によって読み出し用のクロック信号に同期化された後の書き込みイネーブル信号を用いるものであることを特徴とする。
【００１１】
請求項４に記載の緩衝バッファ回路は、データの書き込み速度と、データの読み出し速度との差を吸収する緩衝バッファ回路であって、メモリ（１１０）と、書き込みレジスタ指定回路（１２０）と、読み出しレジスタ指定回路（１３０）と、デューティ比調整回路（１４０）と、読み出しスタート回路（１７０）と、距離接近検出回路（１６０）と、を含んでおり、上記メモリが、複数のレジスタで構成されており、上記書き込みレジスタ指定回路が、書き込み用のクロック信号（ＷＣＬＫ ) に同期して動作し、上記メモリを構成する１のレジスタをデータの書き込み可能にする書き込みイネーブル信号（ＷＥＮ ) を所定順序で出力するものであり、上記読み出しレジスタ指定回路が、読み出し用のクロック信号（ＲＣＬＫ ) に同期して動作し、上記所定順序で、レジスタの１つに格納されているデータを読み出し可能にする読み出しイネーブル信号（ＲＥＮ ) を出力するものであり、上記デューティ比調整回路が、書き込みレジスタ指定回路より出力される書き込みイネーブル信号が１周期の間でアクティブ状態にある期間の占める割合を示すＯＮデューティ比を大きくするものであり、上記読み出しスタート回路が、上記デューティ比調整回路によりＯＮデューティ比を高めた書き込みイネーブル信号（ＤＷＥＮ ) に基づいて所定数のレジスタへのデータの書き込み完了を検知し、読み出しレジスタ指定回路を始動させるものであり、上記距離接近検出回路が、ＯＮデューティ比を高めた書き込みイネーブル信号と読み出しイネーブル信号とから、書き込み可能にされるレジスタと読み出し可能にされるレジスタの上記所定順序における差が所定値になったことを検出し、スタート回路の動作をリセットするリセット信号を出力するものである、ことを特徴とする。
【００１２】
請求項５に記載の緩衝バッファ回路は、請求項４に記載の緩衝バッファ回路であって、更に、クロック同期化回路（１５０）を含んでおり、上記クロック同期化回路が、上記デューティ比調整回路によりＯＮデューティ比を高めた書き込みイネーブル信号を読み出しレジスタ指定回路の駆動クロックに同期化させるものであり、上記距離接近検出回路が、クロック同期化回路によって読み出し用のクロック信号に同期化された後の書き込みイネーブル信号を用いるものである、ことを特徴とする。
【００１３】
【発明の実施の形態】
（１）発明の概要
本発明の緩衝バッファ回路は、メモリとして、複数のレジスタを使用する。そして、書き込み用のクロック信号に同期して動作し、上記メモリを構成するレジスタの１つを書き込み可能にする書き込みイネーブル信号を所定順序で出力する書き込みレジスタ指定回路と、読み出し用のクロック信号に同期して動作し、上記所定順序で、レジスタの１つに格納されているデータを読み出し可能にする読み出しイネーブル信号を出力する読み出しレジスタ指定回路と、書き込みイネーブル信号と読み出しイネーブル信号から、書き込み可能にされるレジスタと読み出し可能にされるレジスタの上記所定順序における差が所定値になったことを検出し、検出信号を出力する距離接近検出回路を少なくとも備えることを特徴とする。
【００１４】
上記構成の緩衝バッファ回路では、書き込み及び読み出しを行うメモリ内のレジスタ同士の距離（書き込み順序における間に存在するレジスタの数のことをいう）を書き込みイネーブル信号及び読み出しイネーブル信号を直接比較することにより確認することができる。これにより、アドレスデータを比較演算するためのデータにデコードする必要のある従来の緩衝バッファ回路（例えば、図１０に示した従来の緩衝バッファ回路２００）に比べて、回路の簡単化及び処理の高速化を図ることができる。
【００１５】
本発明の緩衝バッファ回路では、更に、近年のデータ通信で要求されるデータ処理量が、例えば、USB 2.0規格で４８０Ｍｂｐｓ、シリアルATA規格で１．５Ｇｂｐｓ、ＰＣＩ EX規格で２．５Ｇｂｐｓであり、このように超高速なデータ通信を行う場合、駆動クロックの周期が極端に短くなる点に注目する。特に書き込みレジスタ指定回路を駆動するクロックの周期が極端に短くなる場合、読み出し用のクロック信号で動作する，書き込み及び読み出しを行うメモリ内のレジスタ同士の距離を求める距離接近検出回路が書き込みイネーブル信号を誤認識することが考えられる。
【００１６】
本発明の緩衝バッファ回路では、更に書き込みイネーブル信号と読み出しイネーブル信号の距離を求める際、デューティ比調整回路により書き込みイネーブル信号が１周期の間でアクティブな状態（正論理回路ではＨｉｇｈレベル、負論理回路ではＬｏｗレベル）にある期間の占める割合を示すＯＮデューティ比を５０％より大きくした後に、クロック同期化回路により読み出しクロック信号に同期化させる。これにより、書き込みイネーブル信号を正確に読み出しクロック信号に同期化させる。そして、上記距離接近検出回路に対し、読み出しクロック信号に同期化した書き込みレジスタ指定信号と、読み出しレジスタ指定信号を入力する。これにより、超高速なデータ通信処理時における緩衝バッファ回路の正確かつ高速な動作を補償する。
【００１７】
（２）実施の形態
以下、添付の図面を参照しつつ実施の形態に係る緩衝バッファ回路１００の構成および動作について説明する。
【００１８】
図１は、実施の形態１に係る緩衝バッファ回路１００の構成を示す図である。メモリ１１０は、各々が２４ビットデータを格納する１６個のレジスタＲＥＧ（０）〜ＲＥＧ（１５）で構成される。各レジスタＲＥＧ（０）〜ＲＥＧ（１５）は、Ｈｉｇｈレベルの書き込みイネーブル信号ＷＥＮの入力に対して２４ビットの書き込みデータＷＤＡＴＡを格納し、Ｈｉｇｈレベルの読み出しイネーブル信号ＲＥＮの入力に対して格納している２４ビットのデータを読み出しデータＲＤＡＴＡとして出力する。
【００１９】
書き込みレジスタ指定回路１２０は、書き込み用クロック信号ＷＣＬＫで動作し、メモリ１１０の備える１６個のレジスタの個々の書き込みイネーブル端子に各位のビットデータを書き込みイネーブル信号ＷＥＮとして出力するリングカウンタ（複数段のフリップフロップで成るシフトレジスタであって、最後のフリップフロップの出力が、先頭のフリップフロップに入力されているものをいう）であって、１個のレジスタにのみＨｉｇｈレベルの書き込みイネーブル信号ＷＥＮを出力するもので成る。
【００２０】
読み出しレジスタ指定回路１３０は、読み出し用クロック信号ＷＣＬＫで動作し、メモリ１１０の備える１６個のレジスタの個々の読み出しイネーブル端子に各位のビットデータを読み出しイネーブル信号ＲＥＮとして出力するリングカウンタであって、１個のレジスタにのみＨｉｇｈレベルの読み出しイネーブル信号ＲＥＮを出力するもので成る。
【００２１】
上記構成のメモリ１１０、書き込みレジスタ指定回路１２０、及び、読み出しレジスタ指定回路１３０を用意することで、アドレスデータを比較演算するためのデータにデコードする必要のある従来の緩衝バッファ回路（例えば図１０に示した従来の緩衝バッファ回路２００）に比べて、回路の簡単化及び処理の高速化を図ることができる。
【００２２】
緩衝バッファ回路１００では、データの書き込み速度が速くなり、これに伴い駆動クロック信号の周波数が高くなることで周期が極端に短くなった場合に、当該書き込み用のクロック信号で動作する書き込みレジスタ指定回路１２０より出力される書き込みイネーブル信号の緩衝バッファ回路１００内での認識率を向上させるため、１周期の間で信号がアクティブな状態にある期間の割合を示すＯＮデューティ比を高めるデューティ比調整回路１４０を用意する。具体的には、デューティ比調整回路１４０は、書き込みレジスタ指定回路１２０より出力される書き込みイネーブル信号ＷＥＮのＯＮデューティ比を５０％から７０％に変更し、変更後のイネーブル信号ＤＷＥＮをクロック同期化回路１５０に出力する。
【００２３】
クロック同期化回路１５０は、ＯＮデューティ比を調整した後の書き込みイネーブル信号ＤＷＥＮを用いて、読み出し用クロック信号ＲＣＬＫに正確に同期させ、同期化後の書き込みイネーブル信号ＳＷＥＮを距離接近検出回路１６０に出力する。
【００２４】
距離接近検出回路１６０は、読み出し用のクロック信号ＲＣＬＫに同期させた書き込みイネーブル信号ＳＷＥＮ及び読み出しイネーブル信号ＲＥＮの比較を行い、データの読み書きを行うレジスタが１個しか違わない（前後に位置する）場合にＨｉｇｈレベルのリセット信号ＲＳＴを出力する。上述した書き込みレジスタ指定回路１２０及び読み出しレジスタ指定回路１３０は、Ｈｉｇｈレベルのリセット信号ＲＳＴの入力に応じてリセット動作を行う。
【００２５】
上述するように、距離接近検出回路１６０の前段に、デューティ比調整回路１４０、クロック同期化回路１５０を設けたことにより、書き込みイネーブル信号ＷＥＮ（０）〜（１５）を、読み出しクロック信号に正確に同期化させることができる。これにより、例えば、USB 2.0規格で４８０Ｍｂｐｓ、シリアルATA規格で１．５Ｇｂｐｓ、及び、ＰＣＩ EX規格で２．５Ｇｂｐｓ等の超高速なデータ通信処理時における緩衝バッファ回路１００の正確かつ高速な動作を補償することができる。
【００２６】
読み出しスタート回路１７０は、メモリ１１０の１６個のレジスタの内、データの書き込み順序に従い、最初にデータの書き込みを行ったレジスタから数えて８個目のレジスタに書き込みデータＷＤＡＴＡの書き込みが完了するのを待ってから始動し、Ｈｉｇｈレベルのシフトイネーブル信号ＲＳを読み出しレジスタ指定回路１３０に入力する。なお、上記距離接近検出回路１６０からＨｉｇｈレベルのリセット信号ＲＳＴが入力された場合には上記シフトイネーブル信号ＲＳを一旦Ｌｏｗレベルに戻し、再び、メモリ１１０の上記８個目のレジスタＲＥＧ（７）に対して書き込みデータＷＤＡＴＡの書き込みが完了するのを待つ。
【００２７】
図２は、上記構成の緩衝バッファ回路１００のメモリ１１０の構成及び当該メモリに対して書き込みレジスタ指定回路１２０及び読み出しレジスタ指定回路１３０から出力される書き込みイネーブル信号ＷＥＮ及び読み出しイネーブル信号ＲＥＮについて説明するための図である。メモリ１１０は、１６個の２４ビットデータ用のレジスタＲＥＧ（０）〜ＲＥＧ（１５）で成る。このため、いわゆるメモリアドレスというものは存在しない。緩衝バッファ回路１００では、書き込みレジスタ指定回路１２０及び読み出しレジスタ指定回路１３０が、メモリ１１０を構成する各レジスタの書き込み及び読み出しイネーブル信号用の端子に１対１に接続された書き込み及び読み出しイネーブル信号線を備え、所定の順序、例えば、図２に示す左側のレジスタから順に右側のレジスタへと１のＨｉｇｈレベルのイネーブル信号をクロック信号に同期してシフトしながら出力することで、データの書き込みを行うレジスタとデータの読み出しを行うレジスタの指定を行う。
【００２８】
各レジスタＲＥＧ（０）〜ＲＥＧ（１５）は、書き込みイネーブル信号用の端子ｗｅｎ及び読み出しイネーブル用の端子ｒｅｎを備え、Ｈｉｇｈレベルの書き込みイネーブル信号ＷＥＮの入力に応じて書き込みデータＷＤＡＴＡの書き込みを許可し、Ｈｉｇｈレベルの読み出しイネーブル信号ＲＥＮの入力に応じて格納しているデータを読み出しデータＲＤＡＴＡとして出力する。
【００２９】
書き込みレジスタ指定回路１２０及び読み出しレジスタ指定回路１３０は、入力されるクロック信号に同期して動作する１６ビットのシフトレジスタで成るリングカウンタであり、１ビットだけＨｉｇｈレベルに設定された１６ビット信号を出力する。
【００３０】
図示するように、外部からの書き込みデータＷＤＡＴＡの入力に応じて、書き込みレジスタ指定回路１２０が始動し、書き込み用のクロック信号ＷＣＬＫに同期して“１０００・・・０００”、“０１００・・・０００”、“００１０・・・０００”・・・と１６ビットの書き込みイネーブル信号ＷＥＮを出力する。メモリ１１０の１６個のレジスタの内、データの書き込み順序に従い、最初にデータの書き込みを行ったレジスタから数えて８番目のレジスタに対応する８ビット目のレジスタＲＥＧ（７）に対してデータの書き込みが完了した後、上述した読み出しスタート回路１７０からシフトイネーブル信号ＲＳが出力されて読み出しレジスタ指定回路１３０が始動し、読み出し用のクロック信号ＲＣＬＫに同期して、上記書き込みイネーブル信号ＷＥＮの値を追いかけるように“１０００・・・０００”、“０１００・・・０００”、“００１０・・・０００”・・・と出力する。
【００３１】
図３は、書き込みレジスタ指定回路１２０の回路図である。書き込みレジスタ指定回路１２０は、Ｄフリップフロップ１２１ａ〜１２１ｐ及びマルチプレクサ１２２ａ〜１２２ｐで構成される１６ビットのシフトレジスタで成るリングカウンタである。Ｄフリップフロップ１２１ａ〜１２１ｐのクロック信号入力端子には、書き込み用クロック信号ＷＣＬＫが入力される。距離接近検出回路１６０から出力されるリセット信号は、Ｄフリップフロップ１２１ａのセット端子Ｓ、Ｄフリップフロップ１２１ｂ〜１２１ｐのリセット端子Ｒに入力される。
【００３２】
書き込みデータＷＤＡＴＡを出力する外部の装置から入力されるシフトイネーブル信号ＷＳは、各Ｄフリップフロップのデータ入力端子の前段に設けられた２入力１出力のマルチプレクサ１２２ａ〜１２２ｐの選択信号入力端子Ｓに入力される。マルチプレクサ１２２ａ〜１２２ｐは、図面上で上下２つの入力端子１２３ａ〜１２３ｐ及び１２４ａ〜１２４ｐを備える。マルチプレクサ１２２ａ〜１２２ｐは、シフトイネーブル信号ＷＳがＬｏｗレベルの時、図面上で上側の入力端子１２３ａ〜１２３ｐに入力される信号を出力し、シフトイネーブル信号ＷＳがＨｉｇｈレベルの時、図面上で下側の入力端子１２４ａ〜１２４ｐに入力される信号を出力する。
【００３３】
１６個のＤフリップフロップ１２１ａ〜１２１ｐのデータ入力端子Ｄは、書き込みイネーブル信号ＷＥＮ（０）〜ＷＥＮ（１５）の各出力端子１２５ａ〜１２５ｐに接続されると共に、マルチプレクサ１２２ａ〜１２２ｐの出力端子に接続される。Ｄフリップフロップ１２１ａ〜１２１ｏのデータ出力端子Ｑは、マルチプレクサ１２２ｂ〜１２２ｐの入力端子１２４ｂ〜１２４ｐに接続されると共に、マルチプレクサ１２２ａ〜１２２ｏの入力端子１２３ａ〜１２３ｏに入力される。Ｄフリップフロップ１２１ｐのデータ出力端子Ｑは、マルチプレクサ１２２ａの入力端子１２４ａに接続されると共に、マルチプレクサ１２２ｐの入力端子１２３ｐに接続される。
【００３４】
上記構成の書き込みレジスタ指定回路１２０では、Ｈｉｇｈレベルのシフトイネーブル信号ＷＳの入力に応じて始動し、１６個の内、１つだけをＨｉｇｈレベルに設定した書き込みイネーブル信号ＷＥＮ（０）〜ＷＥＮ（１５）をメモリ１１０の対応するレジスタＲＥＧ（０）〜ＲＥＧ（１５）のイネーブル信号入力端子ｗｅｎ（図２を参照）に出力する。また、Ｈｉｇｈレベルのリセット信号ＲＳＴの入力に対応して、初期値であるＨｉｇｈレベルの書き込みイネーブル信号ＷＥＮ（０）、及び、Ｌｏｗレベルの書き込みイネーブル信号ＷＥＮ（１）〜ＷＥＮ（１５）を出力する。
【００３５】
図４は、読み出しレジスタ指定回路１３０の回路図である。読み出しレジスタ指定回路１３０は、読み出しクロック信号ＲＣＬＫに同期して動作する１６ビットのシフトレジスタで成るリングカウンタであり、上述した書き込みレジスタ指定回路１２０と同じ構成の回路である。図中、１３０番台の引用番号を付した各構成物の下一桁の番号及び添字（アルファベット）は、図３に１２０番台の引用番号を付して表される書き込みレジスタ指定回路１２０の各構成物に一対一に対応する。１６個のＤフリップフロップ１３１ａ〜１３１ｐのデータ入力端子Ｄは、読み出しイネーブル信号ＲＥＮ（０）〜ＷＥＮ（１５）の各出力端子１３５ａ〜１３５ｐに接続される。
【００３６】
読み出しレジスタ指定回路１３０では、Ｈｉｇｈレベルのシフトイネーブル信号ＷＳの入力に応じて始動し、１６個の内、１つだけをＨｉｇｈレベルに設定したイネーブル信号ＷＥＮ（０）〜ＷＥＮ（１５）をメモリ１１０の対応するレジスタＲＥＧ（０）〜ＲＥＧ（１５）のイネーブル信号入力端子ｒｅｎ（図２を参照）に出力する。また、Ｈｉｇｈレベルのリセット信号ＲＳＴの入力に対応して、初期値であるＨｉｇｈレベルの読み出しイネーブル信号ＷＥＮ（０）、及び、Ｌｏｗレベルの読み出しイネーブル信号ＷＥＮ（１）〜ＷＥＮ（１５）を出力する。
【００３７】
図５は、デューティ調整回路１４０の回路図である。デューティ調整回路１４０は、１６個の調整回路１４１ａ〜１４１ｐで構成され、各調整回路の信号入力端子１４４ａ〜１４４ｐには、書き込みクロック信号ＷＣＬＫで駆動される書き込みレジスタ指定回路１２０より出力された書き込みイネーブル信号ＷＥＮ（０）〜ＷＥＮ（１５）が入力される。各調整回路１４１ａ〜１４１ｐの出力は、出力端子１４５ａ〜１４５ｐからＯＮデューティ比を調整した書き込みイネーブル信号ＤＷＥＮ（０）〜ＤＷＥＮ（１５）として出力される。
【００３８】
調整回路１４０ａ〜１４０ｐは、同じ構成であり、ここでは、代表して調整回路１４０ａの構成及び動作について説明する。調整回路１４０ａは、２入力ＯＲゲート１４２ａ及び当該ＯＲゲート１４２ａの一方の信号入力端に接続されたバッファ１４３ａで構成される。
【００３９】
図６は、イネーブル信号ＷＥＮ（０）の入力波形と、ＯＲゲート１４２ａの２つの信号入力端子Ａ及びＢ、並びに、信号出力端子Ｃにおける信号の波形を示す図である。図示するように、信号出力端子Ｃより出力される信号はバッファ１４３ａによる遅延時間の分だけ、Ｈｉｇｈレベルにある時間が延長され、ＯＮデューティ比が５０％から７０％に調整された信号に成る。なお、変換後のＯＮデューティ比は、５０％よりも大きければ良く、後段のクロック同期化回路１５０が正確に動作するのであれば異なる値であっても良い。
【００４０】
図７は、クロック同期化回路１５０の構成を示す図である。クロック同期化回路１５０は、データ入力端子Ｄにそれぞれ上記デューティ比調整回路１４０より出力されるＯＮデューティ比７０％のイネーブル信号ＤＷＥＮ（０）〜ＤＷＥＮ（１５）の入力される１６個のＤフリップフロップ１５１ａ〜１５１ｐで成る。各Ｄフリップフロップ１５１ａ〜１５１ｐのクロック信号入力端子ＣＫには、読み出し用のクロック信号ＲＣＬＫが入力される。Ｄフリップフロップの働きにより、データ入力端子Ｄに入力される各イネーブル信号ＤＷＥＮ（０）〜ＤＷＥＮ（１５）は、読み出し用のクロック信号ＲＣＬＫに同期した信号に変換される。クロック同期化回路１５０は、同期化後のイネーブル信号ＳＷＥＮ（０）〜ＳＷＥＮ（１５）を出力する。
【００４１】
なお、上記デューティ比調整回路１４０の働きによりデューティ比を７０％に変更しているため、Ｄフリップフロップにおいて書き込みイネーブル信号ＤＷＥＮのＬｏｗレベルからＨｉｇｈレベルへの切り換りを見落とすことなく、正確にクロック同期化処理を行うことができる。
【００４２】
上記デュー比調整回路１４０及びクロック同期化回路１５０の働きにより、異なる周波数のクロック信号を基準として生成されていた書き込みイネーブル信号と読み出しイネーブル信号の周期を一致させることができる。これにより、以下の距離接近検出回路１６０において実行する距離接近検出処理の精度を高めることができる。
【００４３】
距離接近検出回路１６０では、同期化後の書き込みイネーブル信号ＳＷＥＮ（０）〜ＳＷＥＮ（１５）と、読み出しイネーブル信号ＲＥＮ（０）〜ＲＥＮ（１５）の値を直接比較し、Ｈｉｇｈレベルに成っている信号の位置が隣、具体的には、データの書き込みを行うレジスタと読み出しを行うレジスタの位置が、書き込み順序において直前又は直後に位置する場合を検出し、Ｈｉｇｈレベルのリセット信号を書き込みレジスタ指定回路１２０及び読み出しレジスタ指定回路１３０に出力する。
【００４４】
図８は、距離接近検出回路１６０の回路図である。距離接近検出回路１６０は、大きく分けてオーバーフロー検出部Ａ、アンダーフロー検出部Ｂ、及び、前記２つの検出部の結果の論理和を求めてリセット信号（オバーフロ−及びアンダーフロー検出信号）として出力するＯＲゲート１６３で構成される。オーバーフロ−検出部Ａは、書き込み用クロック信号ＷＣＬＫの方が読み出し用クロック信号ＲＣＬＫよりも早いため、メモリ１１０の各レジスタにデータが蓄積されてゆき、書き込みイネーブル信号が指定するレジスタが読み出しイネーブル信号が指定するレジスタの直前に達した場合を検出する。一方、アンダーフロー検出部Ｂは、読み出し用クロック信号ＲＣＬＫの方が書き込み用クロック信号ＲＣＬＫよりも早いため、読み出しイネーブル信号が指定するレジスタが、書き込みイネーブル信号が指定するレジスタの直前に達する場合を検出する。
【００４５】
上述するように、オーバーフロー検出部Ａは、読み出しイネーブル信号が指定するレジスタの直前に位置するレジスタが書き込みイネーブル信号により指定されたことを検出する。即ち、２入力ＡＮＤゲート１６１ａには、読み出しイネーブル信号ＲＥＮ（１）と当該イネーブル信号が指定するレジスタの直前に位置するレジスタを指定する書き込みイネーブル信号ＳＷＥＮ（０）が入力され、これらが共にＨｉｇｈレベルに切り換るのを検出する。同様に、２入力ＡＮＤゲート１６１ｂ〜１６１ｐには、読み出しイネーブル信号ＲＥＮ（２）〜ＲＥＮ（１５）及びＲＥＮ（０）と当該イネーブル信号が指定するレジスタの直前に位置するレジスタを指定する書き込みイネーブル信号ＳＷＥＮ（１）〜ＳＷＥＮ（１５）が入力され、これらが共にＨｉｇｈレベルに切り換るのを検出する。
【００４６】
４入力ＯＲゲート１６１ｑは、ＡＮＤゲート１６１ａ〜１６１ｄの何れか１つがＨｉｇｈレベルに切り換った場合にＨｉｇｈレベルの信号を出力する。同様に、４入力ＯＲゲート１６１ｒ、１６１ｓ及び１６１ｔは、それぞれＡＮＤゲート１６１ｅ〜１６１ｈ、１６１ｉ〜１６１ｌ及び１６１ｍ〜１６１ｐの何れか１つがＨｉｇｈレベルに切り換った場合にＨｉｇｈレベルの信号を出力する。最後に、４入力ＯＲゲート１６１ｕは、上記各ＯＲゲート１６１ｑ〜１６１ｔの何れか１つにおいてＨｉｇｈレベルの信号が出力され場合にＨｉｇｈレベルの信号を出力する。
【００４７】
アンダーフロー検出部Ｂの構成は、以下の通りである。上述するように、アンダーフロー検出部Ｂは、書き込みイネーブル信号が指定するレジスタの直前に位置するレジスタが読み出しイネーブル信号により指定されたことを検出する。即ち、２入力ＡＮＤゲート１６２ａには、読み出しイネーブル信号ＲＥＮ（０）と当該イネーブル信号が指定するレジスタの直前に位置するレジスタを指定する書き込みイネーブル信号ＳＷＥＮ（１）が入力され、これらが共にＨｉｇｈレベルに切り換るのを検出する。同様に、２入力ＡＮＤゲート１６２ｂ〜１６２ｐには、読み出しイネーブル信号ＲＥＮ（１）〜ＲＥＮ（１５）と当該イネーブル信号が指定するレジスタの直前に位置するレジスタを指定する書き込みイネーブル信号ＳＷＥＮ（２）〜ＳＷＥＮ（１５）及びＳＷＥＮ（０）が入力され、これらが共にＨｉｇｈレベルに切り換るのを検出する。
【００４８】
４入力ＯＲゲート１６２ｑは、ＡＮＤゲート１６２ａ〜１６２ｄの何れか１つがＨｉｇｈレベルに切り換った場合にＨｉｇｈレベルの信号を出力する。同様に、４入力ＯＲゲート１６２ｒ、１６２ｓ及び１６２ｔは、それぞれＡＮＤゲート１６２ｅ〜１６２ｈ、１６２ｉ〜１６２ｌ及び１６２ｍ〜１６２ｐの何れか１つがＨｉｇｈレベルに切り換った場合にＨｉｇｈレベルの信号を出力する。最後に、４入力ＯＲゲート１６２ｕは、上記各ＯＲゲート１６２ｑ〜１６２ｔの何れか１つにおいてＨｉｇｈレベルの信号が出力され場合にＨｉｇｈレベルの信号を出力する。
【００４９】
ＯＲゲート１６３は、上述したオーバーフロー検出部Ａ及びアンダーフロー検出部Ｂの何れかよりＨｉｇｈレベルの信号が出力された場合に、Ｈｉｇｈレベルのリセット信号を出力する。
【００５０】
図９は、読み出しスタート回路１７０の回路図である。読み出しスタート回路１７０は、Ｄフリップフロップ１７１及びマルチプレクサ１７２で構成される。Ｄフリップフロップ１７１のデータ入力端子Ｄには、マルチプレクサ１７２の出力端子が接続されている。マルチプレクサ１７２はの選択信号入力端子Ｓには、上述したデューティ比調整回路１４０より出力される調整後の書き込みイネーブル信号ＤＷＥＮ（０）〜ＤＷＥＮ（１５）の内、メモリ１１０の８個目のレジスタに対応するイネーブル信号ＤＷＥＮ（７）のデータが入力される。リセット端子Ｒには、距離接近調整回路１６０から出力されるリセット信号ＲＳＴが入力される。クロック信号入力端子ＣＫには、読み出しクロック信号ＲＣＬＫが入力される。
【００５１】
マルチプレクサ１７１は、Ｈｉｇｈレベルの書き込みイネーブル信号ＤＷＥＮ（７）の入力に応じて入力端子１７２ｂに入力されている電源電圧Ｖｃｃ（＝Ｈｉｇｈレベルを意味する）を出力し、Ｌｏｗレベルの書き込みイネーブル信号ＤＷＥＮ（７）の入力に応じて入力端子１７２ａに入力されているＤフリップフロップ１７１のデータ出力端子Ｑより出力される信号を再び、信号入力端子Ｄに出力する。
【００５２】
上記構成の読み出しスタート回路１７０では、メモリ１１０の１６個のレジスタのうち、データの書き込み順序に従い、最初にデータの書き込みを行ったレジスタから数えて８個目までデータの書き込みが完了するのを待ってから読み出しレジスタ指定回路１３０を始動させるＨｉｇｈレベルのシフトイネーブル信号ＲＳを出力する。これにより、図２に示すようにレジスタ８個分だけ遅延した状態で、読み出しイネーブル信号が書き込みイネーブル信号の内容を追いかけるように出力されることになる。
【００５３】
【発明の効果】
本発明の緩衝バッファ回路では、複数のレジスタで成るメモリを採用し、各レジスタの内の１つのレジスタを所定順序で書き込み及び読み出し可能な状態に切り換える書き込みレジスタ指定回路及び読み出しレジスタ指定回路を備える。これにより、アドレスデコーダを不要にし、処理速度を向上することができる。また、書き込みレジスタ特定回路より出力される信号のＯＮデューティ比を大きくした後に、読み出しクロック信号に正確に同期化させることで、書き込みイネーブル信号と読み出しイネーブル信号を比較する際の誤検出をなくし、データ通信速度の高速化に対処することができる。
【図面の簡単な説明】
【図１】 実施の形態に係る緩衝バッファ回路の回路図である。
【図２】 緩衝バッファ回路のメモリの構成及び当該メモリに対して出力される書き込みイネーブル信号及び読み出しイネーブル信号を示す図である。
【図３】 書き込みレジスタ指定回路の構成を示す図である。
【図４】 読み出しレジスタ指定回路の構成を示す図である。
【図５】 デューティ比調整回路の構成を示す図である。
【図６】 デューティ比調整回路の入出力信号の波形を示す図である。
【図７】 クロック同期化回路の構成を示す図である。
【図８】 距離接近検出回路の構成を示す図である。
【図９】 読み出しスタート回路の構成を示す図である。
【図１０】 従来の緩衝バッファ回路の回路図である。
【符号の説明】
１００ 緩衝バッファ回路、１１０ メモリ、１２０ 書き込みレジスタ指定回路、１３０ 読み出しレジスタ指定回路、１４０ デューティ比調整回路、１５０ クロック同期化回路、１６０ 距離接近検出回路、１７０ 読み出しスタート回路。
Claims (5)
- データの書き込み速度と、データの読み出し速度との差を吸収する緩衝バッファ回路であって、
メモリ（１１０）と、書き込みレジスタ指定回路（１２０）と、読み出しレジスタ指定回路（１３０）と、読み出しスタート回路（１７０）と、距離接近検出回路（１６０）と、を含んでおり、
上記メモリが、複数のレジスタ（ＲＥＧ(０)〜ＲＥＧ(１５)）で構成されており、
上記書き込みレジスタ指定回路が、書き込み用のクロック信号（ＷＣＬＫ)に同期して動作し、レジスタの数分のビットデータで成る書き込みイネーブル信号（ＷＥＮ ) を出力するものであって、上記複数のレジスタの内の１つのレジスタのビットデータを順に High レベルにしてデータ書き込み可能にするものであり、
上記読み出しレジスタ指定回路が、読み出し用のクロック信号（ＲＣＬＫ)に同期して動作し、レジスタの数分のビットデータで成る読み出しイネーブル信号（ＲＥＮ)を出力するものであって、上記複数のレジスタの内の１つのレジスタのビットデータを上記順で High レベルにして読み出し可能にするものであり、
上記読み出しスタート回路が、上記書き込みイネーブル信号に基づいて予め定めた数のレジスタへのデータの書き込み完了を検知し、読み出しレジスタ指定回路を始動させるものであり、
上記距離接近検出回路が、書き込みイネーブル信号の各ビットの値と読み出しイネーブル信号の最上位ビットデータを最下位ビットの位置に移動させたビット列の各ビットの値との個々の論理積と、書き込みイネーブル信号の最上位ビットデータを最下位ビットの位置に移動させたビット列の各ビットの値と読み出しイネーブル信号の各ビットの値との個々の論理積とを求め、上記全ての論理積の値の論理和を、読み出しスタート回路の動作をリセットするリセット信号として出力する論理回路で構成されているものである、
ことを特徴とする緩衝バッファ回路。 - 更に、デューティ比調整回路（１４０）を含んでおり、
上記デューティ比調整回路が、書き込みレジスタ指定回路より出力される書き込みイネーブル信号が１周期の間でアクティブ状態にある期間の占める割合を示すＯＮデューティ比を大きくするものであり、
上記スタート回路が、デューティ比調整回路によってＯＮデューティ比を高めた書き込みイネーブル信号（ＤＷＥＮ ) を用いるものである、
請求項１に記載の緩衝バッファ回路。 - 更に、クロック同期化回路（１５０）を含んでおり、
上記クロック同期化回路が、上記デューティ比調整回路によってＯＮデューティ比を高めた書き込みイネーブル信号を読み出しレジスタ指定回路の駆動クロックに同期化させるものであり、
上記距離接近検出回路が、クロック同期化回路によって読み出し用のクロック信号に同期化された後の書き込みイネーブル信号を用いるものである、
請求項２に記載の緩衝バッファ回路。 - データの書き込み速度と、データの読み出し速度との差を吸収する緩衝バッファ回路であって、
メモリ（１１０）と、書き込みレジスタ指定回路（１２０）と、読み出しレジスタ指定回路（１３０）と、デューティ比調整回路（１４０）と、読み出しスタート回路（１７０）と、距離接近検出回路（１６０）と、を含んでおり、
上記メモリが、複数のレジスタで構成されており、
上記書き込みレジスタ指定回路が、書き込み用のクロック信号（ＷＣＬＫ ) に同期して動作し、上記メモリを構成する１のレジスタをデータの書き込み可能にする書き込みイネーブル信号（ＷＥＮ ) を所定順序で出力するものであり、
上記読み出しレジスタ指定回路が、読み出し用のクロック信号（ＲＣＬＫ ) に同期して動作し、上記所定順序で、レジスタの１つに格納されているデータを読み出し可能にする 読み出しイネーブル信号（ＲＥＮ ) を出力するものであり、
上記デューティ比調整回路が、書き込みレジスタ指定回路より出力される書き込みイネーブル信号が１周期の間でアクティブ状態にある期間の占める割合を示すＯＮデューティ比を大きくするものであり、
上記読み出しスタート回路が、上記デューティ比調整回路によりＯＮデューティ比を高めた書き込みイネーブル信号（ＤＷＥＮ ) に基づいて所定数のレジスタへのデータの書き込み完了を検知し、読み出しレジスタ指定回路を始動させるものであり、
上記距離接近検出回路が、ＯＮデューティ比を高めた書き込みイネーブル信号と読み出しイネーブル信号とから、書き込み可能にされるレジスタと読み出し可能にされるレジスタの上記所定順序における差が所定値になったことを検出し、スタート回路の動作をリセットするリセット信号を出力するものである、
ことを特徴とする緩衝バッファ回路。 - 更に、クロック同期化回路（１５０）を含んでおり、
上記クロック同期化回路が、上記デューティ比調整回路によりＯＮデューティ比を高めた書き込みイネーブル信号を読み出しレジスタ指定回路の駆動クロックに同期化させるものであり、
上記距離接近検出回路が、クロック同期化回路によって読み出し用のクロック信号に同期化された後の書き込みイネーブル信号を用いるものである、
請求項４に記載の緩衝バッファ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003125066A JP4179920B2 (ja) | 2003-04-30 | 2003-04-30 | 緩衝バッファ回路 |
| US10/837,513 US6885594B2 (en) | 2003-04-30 | 2004-04-30 | Method and circuit for elastic storing capable of adapting to high-speed data communications |
| US11/074,467 US7277332B2 (en) | 2003-04-30 | 2005-03-08 | Method and circuit for elastic storing capable of adapting to high-speed data communications |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003125066A JP4179920B2 (ja) | 2003-04-30 | 2003-04-30 | 緩衝バッファ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004336110A JP2004336110A (ja) | 2004-11-25 |
| JP4179920B2 true JP4179920B2 (ja) | 2008-11-12 |
Family
ID=33308159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003125066A Expired - Fee Related JP4179920B2 (ja) | 2003-04-30 | 2003-04-30 | 緩衝バッファ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6885594B2 (ja) |
| JP (1) | JP4179920B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269697B1 (en) * | 2003-05-07 | 2007-09-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Apparatus and methodology for an input port scheduler |
| US7124241B1 (en) * | 2003-05-07 | 2006-10-17 | Avago Technologies General Ip (Singapore) Pte.Ltd. | Apparatus and methodology for a write hub that supports high speed and low speed data rates |
| JP2007114840A (ja) * | 2005-10-18 | 2007-05-10 | Nec Electronics Corp | データ同期装置及びそのデータ同期方法 |
| KR100845527B1 (ko) * | 2006-12-06 | 2008-07-10 | 삼성전자주식회사 | 메모리 장치 및 메모리 컨트롤러의 클럭 싸이클 제어방법 |
| US8611178B2 (en) * | 2011-11-11 | 2013-12-17 | Qualcomm Incorporated | Device and method to perform memory operations at a clock domain crossing |
| CN109412740B (zh) * | 2017-08-16 | 2020-09-29 | 深圳市中兴微电子技术有限公司 | 一种处理延时抖动的方法及装置 |
| US10923175B2 (en) | 2018-01-31 | 2021-02-16 | Samsung Electronics Co., Ltd. | Memory device adjusting duty cycle and memory system having the same |
| EP3803872A4 (en) * | 2018-05-29 | 2022-03-09 | Micron Technology, Inc. | APPARATUS AND METHODS FOR ADJUSTING A DUTY CYCLE ADJUSTER TO IMPROVE CLOCK DUTY CYCLE |
| US10715127B2 (en) | 2018-11-21 | 2020-07-14 | Micron Technology, Inc. | Apparatuses and methods for using look-ahead duty cycle correction to determine duty cycle adjustment values while a semiconductor device remains in operation |
| CN110364202B (zh) * | 2019-07-22 | 2021-08-24 | 上海兆芯集成电路有限公司 | 存储器装置 |
| CN112114875B (zh) * | 2020-08-27 | 2023-06-02 | 中国科学院计算技术研究所 | 一种超导并行寄存器堆装置 |
| CN114261307B (zh) * | 2021-12-31 | 2024-02-02 | 浙江吉利控股集团有限公司 | 电池箱的识别方法、装置、设备及存储介质 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4922441A (en) | 1987-01-19 | 1990-05-01 | Ricoh Company, Ltd. | Gate array device having a memory cell/interconnection region |
| USRE36716E (en) * | 1987-07-15 | 2000-05-30 | Hitachi, Ltd. | Switching system for switching cells having error detection apparatus |
| US5161228A (en) | 1988-03-02 | 1992-11-03 | Ricoh Company, Ltd. | System with selectively exclusionary enablement for plural indirect address type interrupt control circuit |
| US5341468A (en) | 1991-01-28 | 1994-08-23 | Ricoh Company, Ltd. | Image processor |
| JP2983728B2 (ja) | 1991-01-30 | 1999-11-29 | 株式会社リコー | クリッピング処理装置 |
| JP3332165B2 (ja) | 1992-08-08 | 2002-10-07 | 株式会社リコー | 画像処理装置 |
| JPH06110655A (ja) | 1992-09-29 | 1994-04-22 | Ricoh Co Ltd | ソート処理装置 |
| JP3448816B2 (ja) | 1992-12-25 | 2003-09-22 | 株式会社リコー | ソーティング装置 |
| JP3240447B2 (ja) | 1993-02-19 | 2001-12-17 | 株式会社リコー | 画像処理装置 |
| US5732204A (en) | 1994-02-01 | 1998-03-24 | Ricoh Company, Ltd. | Method and device for 3D image processing |
| JPH07250101A (ja) | 1994-03-14 | 1995-09-26 | Nec Corp | エラスティックストア回路 |
| JPH07295787A (ja) | 1994-04-21 | 1995-11-10 | Ricoh Co Ltd | 演算処理装置 |
| JPH08339298A (ja) | 1995-02-02 | 1996-12-24 | Ricoh Co Ltd | マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ |
| JP3123473B2 (ja) * | 1997-07-24 | 2001-01-09 | 日本電気株式会社 | 半導体記憶装置 |
| US6381190B1 (en) * | 1999-05-13 | 2002-04-30 | Nec Corporation | Semiconductor memory device in which use of cache can be selected |
| JP3776295B2 (ja) * | 2000-06-26 | 2006-05-17 | 沖電気工業株式会社 | シリアルアクセスメモリおよびデータライト／リード方法 |
| AU2002314343A1 (en) * | 2001-06-27 | 2003-03-03 | Incorporated Technologies (Holdings) Limited | Interface for removable storage devices |
-
2003
- 2003-04-30 JP JP2003125066A patent/JP4179920B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-30 US US10/837,513 patent/US6885594B2/en not_active Expired - Lifetime
-
2005
- 2005-03-08 US US11/074,467 patent/US7277332B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050146950A1 (en) | 2005-07-07 |
| JP2004336110A (ja) | 2004-11-25 |
| US6885594B2 (en) | 2005-04-26 |
| US7277332B2 (en) | 2007-10-02 |
| US20040218425A1 (en) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4179920B2 (ja) | 緩衝バッファ回路 | |
| US6420907B1 (en) | Method and apparatus for asynchronously controlling state information within a circuit | |
| CN103730149B (zh) | 一种双端口存储器的读写控制电路 | |
| US4991170A (en) | Circuit for interfacing a digital signal processor to a serial interface controller | |
| US7269754B2 (en) | Method and apparatus for flexible and programmable clock crossing control with dynamic compensation | |
| EP0540665A4 (en) | Routing independent circuit components | |
| US6356117B1 (en) | Asynchronously controlling data transfers within a circuit | |
| CN101226767B (zh) | 双端口ram的读写控制电路、方法及装置 | |
| US20050125590A1 (en) | PCI express switch | |
| US20060075162A1 (en) | Elastic buffer | |
| EP1510930A2 (en) | Memory interface system and method | |
| JP4917901B2 (ja) | 受信装置 | |
| CN108667628B (zh) | 一种接口转换装置和接口转换方法 | |
| US20030005344A1 (en) | Synchronizing data with a capture pulse and synchronizer | |
| KR100826496B1 (ko) | 반도체 집적 회로 장치 및 그 동작 방법 | |
| US6377071B1 (en) | Composite flag generation for DDR FIFOs | |
| US9191002B2 (en) | Data processing apparatus and method in PLC system | |
| CN111741235B (zh) | 基于fpga的多路视频切换方法 | |
| CN110059036B (zh) | 一种存储体内部多异步接口访问控制装置及方法 | |
| JPS6184764A (ja) | 半導体集積回路装置 | |
| KR19990023621A (ko) | 반도체 메모리 장치 | |
| CN217213701U (zh) | 用于多时钟切换的电路、fpga和电子设备 | |
| JPH06202775A (ja) | バスインタフェース回路 | |
| RU2049363C1 (ru) | Устройство для регенерации информации динамической памяти | |
| SU989555A1 (ru) | Устройство дл ввода информации |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080826 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |