JP4178279B2

JP4178279B2 - 信号検出方法、消費電力制御方法、信号検出装置及び消費電力制御装置

Info

Publication number: JP4178279B2
Application number: JP2005004532A
Authority: JP
Inventors: 勝哉清水; 浩子木下
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2005-01-11
Filing date: 2005-01-11
Publication date: 2008-11-12
Anticipated expiration: 2025-01-11
Also published as: TWI311008B; US7373531B2; EP1679575A2; TW200625814A; JP2006197038A; US20060156044A1; EP1679575A3

Description

本発明は、信号が入力端子に入力されていることを検出する信号検出方法、消費電力制御方法、信号検出装置及び消費電力制御装置、ならびに、入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態とハイレベル又はローレベルに維持されている第２状態との何れであるかを検出する信号検出方法、消費電力制御方法、信号検出装置及び消費電力制御装置に関する。

外部から入力された信号を処理する装置においては、処理する信号が入力されていない場合は動作していないが、バイアス電流などが流れ続けるため、無駄な電力を消費していることが多い。例えば、ＰＬＬ（Phase-Locked Loop）などに使用されているプリスケーラは、信号が入力されていない場合は動作していないが、バイアス電流が流れ続けている。

このような無駄な電力消費を低減するために、前記信号の状態を監視し、前記信号が停止している場合は消費電力低減信号を出力し、バイアス電流などを遮断することが行われている（特許文献１参照）。例えば、オシレータからプリスケーラへ信号が出力されていないことを検出し、パワーセーブ信号（消費電力低減信号）を出力する消費電力制御装置を用いて、非動作時はプリスケーラのバイアス電流を遮断して、消費電流の低減を図っている。

図６は消費電力制御装置を備える電子装置の要部構成を示す回路図である。動作監視対象であるオシレータ４の出力端子ＣＬには、消費電力制御装置６が接続されている。出力端子ＣＬからは、図示しないプリスケーラに供給される信号と同様のクロック信号が出力される。消費電力制御装置６においては、オシレータ４の出力端子ＣＬに、抵抗Ｒ８の一方の端子が入力端子Ｖｉｎを介して接続され、抵抗Ｒ８の他方の端子とグランド端子ＶＧＤとの間にコンデンサＣ８が接続されている。抵抗Ｒ８及びコンデンサＣ８の接続点はコンパレータ２の非反転入力端子に接続されている。また、コンパレータの反転入力端子には基準電圧端子Ｖｒｆが接続され、コンパレータ２の出力端子は、２つのインバータＩＮＶ１，ＩＮＶ２を介して、パワーセーブ信号出力端子ＰＳに接続されている。パワーセーブ信号出力端子ＰＳは、例えば図示しない給電装置に接続され、給電装置からプリスケーラへの給電を停止又は供給電圧を低下させたり、例えば図示しないプリスケーラに接続され、プリスケーラへ動作停止信号又は待機信号を与えることが可能である。

図６の例ではオシレータ４のＣＬ端子から出力されるクロック信号を抵抗Ｒ８及びコンデンサＣ８で積分してコンパレータ２に出力しており、クロック信号が入力されてハイ状態及びロー状態を繰返している場合は、パワーセーブ信号がハイになる。そして、クロック信号がロー状態で停止した場合はパワーセーブ信号がローになる。しかし、クロック信号がハイ状態で停止した場合は、クロック信号入力時と同様にパワーセーブ信号がハイになり、パワーセーブが行えないという問題が生じる。
特開２０００−２２４０１５号公報

この問題を解決する方法として、オシレータ４から出力されるクロック信号の直流成分をカットする方法がある。図７は他の消費電力制御装置を備える電子装置の要部構成を示す回路図であり、消費電力制御装置８の上述した入力端子Ｖｉｎと抵抗Ｒ８との間にコンデンサＣ９が接続されている。なお、図７の回路は、コンデンサＣ９を除いて、図６の回路と同様の構成である。図７の例では、消費電力制御装置８の入力端子Ｖｉｎに入力されたクロック信号の直流成分がカットされるため、クロック信号がハイ状態で停止した場合であっても、パワーセーブ信号はローになる。しかし、コンデンサＣ８に溜まった電荷をアクティブに放電するパスがないため、クロック信号がハイ状態で停止してからパワーセーブ信号がローになるまで時間がかかり、パワーセーブを迅速に行えないという問題が生じる。

また、特許文献１においては、クロック信号がハイ状態で停止した場合とオフ状態で停止した場合とを夫々別の回路で検出しているため、クロック信号の停止状態に関わらず、問題なくパワーセーブ信号を出力できる。しかし、回路規模が大きくなるという問題を有する。

本発明は斯かる事情に鑑みてなされたものであり、入力端子に入力された信号を、例えば直列接続されたｐ型トランジスタ及びｎ型トランジスタのゲートへ印加して、貫通電流を検出するようにしたことにより、簡易な構成で信号の入力の有無を検出できる信号検出方法及び信号検出装置を提供することを目的とする。

また、本発明は、入力端子に入力された信号を、例えば直列接続されたｐ型トランジスタ及びｎ型トランジスタのゲートへ印加して、貫通電流の検出を行い、貫通電流を検出した場合は前記信号がハイレベル及びローレベルを交互に繰返す第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は前記信号がハイレベル又はローレベルに維持されている第２状態と判定するようにしたことにより、簡易な構成で前記信号が第１状態か第２状態かを検出できる信号検出方法及び信号検出装置を提供することを他の目的とする。

また、本発明は、入力端子に入力された信号を、例えば直列接続されたｐ型トランジスタ及びｎ型トランジスタのゲートへ印加し、前記ｐ型トランジスタ及びｎ型トランジスタに流れる貫通電流を検出し、所定時間の間に貫通電流が検出されない場合は消費電力低減信号を出力するようにしたことにより、簡易な構成で動作監視対象の動作／停止を検出し、消費電力低減信号を出力できる消費電力制御方法及び消費電力制御装置を提供することを他の目的とする。

また、本発明は、入力端子に入力された信号を、例えば直列接続されたｐ型トランジスタ及びｎ型トランジスタのゲートへ印加し、前記ｐ型トランジスタ及びｎ型トランジスタに流れる貫通電流の検出を行い、貫通電流を検出した場合は前記信号がハイレベル及びローレベルを交互に繰返す第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は前記信号がハイレベル又はローレベルに維持されている第２状態と判定するようにしたことにより、簡易な構成で動作監視対象の動作状態を検出し、動作状態に応じて消費電力低減信号を出力できる消費電力制御方法及び消費電力制御装置を提供することを他の目的とする。

第１発明に係る信号検出方法は、信号が入力端子に入力されていることを検出する信号検出方法において、前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行い、前記回路に貫通電流が流れたか否かに基づいて前記信号の入力を検出することを要件とする。

第２発明に係る信号検出方法は、入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを検出する信号検出方法において、前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行い、貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定することを要件とする。

第３発明に係る消費電力制御方法は、動作監視対象から出力される信号が入力端子に入力されていることを検出し、所定時間の間に前記信号が検出されない場合は消費電力低減信号を出力する消費電力制御方法において、前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行い、所定時間の間に貫通電流が検出されない場合は消費電力低減信号を出力することを要件とする。

第４発明に係る消費電力制御方法は、動作監視対象から出力され、入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを判定し、第２状態と判定した場合は消費電力低減信号を出力する消費電力制御方法において、前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行い、貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定することを要件とする。

第５発明に係る信号検出装置は、信号が入力端子に入力されていることを検出する信号検出装置において、前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行う検出手段を備え、前記回路に貫通電流が流れたか否かに基づいて前記信号の入力を検出するように構成してあることを要件とする。

第６発明に係る信号検出装置は、入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを検出する信号検出装置において、前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行う検出手段を備え、該検出手段が貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定するように構成してあることを要件とする。

第７発明に係る消費電力制御装置は、動作監視対象から出力される信号が入力端子に入力されていることを検出し、所定時間の間に前記信号が検出されない場合は消費電力低減信号を出力する消費電力制御装置において、前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行う検出手段を備え、所定時間の間に貫通電流が検出されない場合は消費電力低減信号を出力するように構成してあることを要件とする。

第８発明に係る消費電力制御装置は、動作監視対象から出力され、入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを判定し、第２状態と判定した場合は消費電力低減信号を出力する消費電力制御装置において、前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行う検出手段を備え、該検出手段が貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定するように構成してあることを要件とする。

第１、第５発明においては、入力端子に入力された信号を、例えばＣＭＯＳなどの直列接続されたｐ型トランジスタ及びｎ型トランジスタのゲートへ印加し、前記ｐ型トランジスタ及びｎ型トランジスタに流れる貫通電流を検出する。貫通電流は、前記ｐ型トランジスタ及びｎ型トランジスタのオン／オフが切換わる中間電位で発生するため、前記信号がハイレベルからローレベル又はローレベルからハイレベルに切換わる際に発生する。よって、貫通電流の有無に基づいて、信号の入力の有無を検出できる。また、貫通電流は、入力信号のオン／オフの切換回数にほぼ比例するため、貫通電流に基づいて入力信号の周波数を検出することができる。

第２、第６発明においては、入力端子に入力された信号を、例えばＣＭＯＳなどの直列接続されたｐ型トランジスタ及びｎ型トランジスタのゲートへ印加し、前記ｐ型トランジスタ及びｎ型トランジスタに流れる貫通電流の検出を行い、貫通電流を検出した場合は前記信号がハイレベル及びローレベルを交互に繰返す第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は前記信号がハイレベル又はローレベルに維持されている第２状態と判定する。貫通電流は、前記ｐ型トランジスタ及びｎ型トランジスタのオン／オフが切換わる中間電位で発生するため、前記信号がハイレベルからローレベル又はローレベルからハイレベルに切換わる際に発生する。よって、貫通電流の有無に基づいて、前記信号のハイレベルとローレベルが切換わっている（第１状態）か否か（第２状態）を検出できる。また、前記信号がハイレベルに維持されていても、ローレベルに維持されていても、問題なく第２状態を検出することができる。

第３、第７発明においては、入力端子に入力された信号を、例えばＣＭＯＳなどの直列接続されたｐ型トランジスタ及びｎ型トランジスタのゲートへ印加し、前記ｐ型トランジスタ及びｎ型トランジスタに流れる貫通電流を検出し、所定時間の間に貫通電流が検出されない場合は消費電力低減信号を出力する。貫通電流は、前記ｐ型トランジスタ及びｎ型トランジスタのオン／オフが切換わる中間電位で発生するため、前記信号がハイレベルからローレベル又はローレベルからハイレベルに切換わる際に発生する。よって、貫通電流の有無に基づいて、動作監視対象から入力される信号の有無を検出し、動作監視対象の動作／停止を検出できる。また、貫通電流は、入力信号のオン／オフの切換回数にほぼ比例するため、貫通電流に基づいて入力信号の周波数を検出することができる。

第４、第８発明においては、入力端子に入力された信号を、例えばＣＭＯＳなどの直列接続されたｐ型トランジスタ及びｎ型トランジスタのゲートへ印加し、前記ｐ型トランジスタ及びｎ型トランジスタに流れる貫通電流の検出を行い、貫通電流を検出した場合は前記信号がハイレベル及びローレベルを交互に繰返す第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は前記信号がハイレベル又はローレベルに維持されている第２状態と判定する。貫通電流は、前記ｐ型トランジスタ及びｎ型トランジスタのオン／オフが切換わる中間電位で発生するため、前記信号がハイレベルからローレベル又はローレベルからハイレベルに切換わる際に発生する。よって、貫通電流の有無に基づいて、前記信号のハイレベルとローレベルが切換わっている（第１状態）か否か（第２状態）を検出し、動作監視対象の動作状態（例えば第１状態が動作中、第２状態が停止中）を検出できる。また、前記信号がハイレベルに維持されていても、ローレベルに維持されていても、問題なく第２状態を検出することができる。

第１、第５発明によれば、貫通電流の有無に基づいて、簡易な構成で信号の入力の有無を検出できる。また、貫通電流に基づいて、簡易な構成で入力信号の周波数を検出することができる。

第２、第６発明によれば、貫通電流の有無に基づいて、簡易な構成で入力信号のハイレベルとローレベルが切換わっている（第１状態）か否か（第２状態）を検出できる。

第３、第７発明によれば、貫通電流の有無に基づいて、簡易な構成で動作監視対象の動作／停止を検出し、消費電力低減信号を出力することができる。

第４、第８発明によれば、貫通電流の有無に基づいて、簡易な構成で動作監視対象の動作状態を検出し、動作状態に応じて消費電力低減信号を出力することができる。

以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
図１は、本発明に係る消費電力制御装置を備えた電子装置の要部構成を示す回路図である。電子装置は、動作監視対象のオシレータ４と消費電力制御装置１２とを備え、消費電力制御装置１２は、本発明に係る信号検出部１０（信号検出装置又は信号状態判定装置）と、コンパレータ２と、インバータＩＮＶ１，ＩＮＶ２とを備える。オシレータ４は、図示しないプリスケーラに与える信号と同様のクロック信号（パルス信号）を出力する出力端子ＣＬを備える。また、オシレータ４は、電圧端子ＶＤＤと接続されている。

消費電力制御装置１２の信号検出部１０は、電圧端子ＶＤＤとグランド端子ＶＧＤとの間に、高電位側からｐ型のトランジスタＭ１、ｐ型のトランジスタＭ２、ｎ型のトランジスタＭ３が直列に接続されている。より詳しくは、トランジスタＭ１のソースが電圧端子ＶＤＤに接続され、トランジスタＭ２のソースがトランジスタＭ１のドレインと接続され、トランジスタＭ２のドレインがトランジスタＭ３のドレインと接続され、トランジスタＭ３のソースがグランド端子ＶＧＤに接続されている。また、これらと並列に、高電位側からｐ型のトランジスタＭ０、抵抗Ｒ１が直列に接続され、抵抗Ｒ１にはコンデンサＣ１が並列に接続されている。より詳しくは、トランジスタＭ０のソースが電圧端子ＶＤＤに接続され、トランジスタＭ０のドレインが抵抗Ｒ１及びコンデンサＣ１と接続されている。また、トランジスタＭ０、Ｍ１の両ゲートはトランジスタＭ１とトランジスタＭ２との間に接続されている。また、トランジスタＭ２，Ｍ３の両ゲートは入力端子Ｖｉｎを介してオシレータ４の出力端子ＣＬに接続されている。トランジスタＭ０，Ｍ１、抵抗Ｒ１、及びコンデンサＣ１は、直列に接続されたｐ型のトランジスタＭ２及びｎ型のトランジスタＭ３に流れる貫通電流を検出する検出手段として動作する。

消費電力制御装置１２のコンパレータ２の非反転入力端子には、信号検出部１０のトランジスタＭ０と抵抗Ｒ１との間の出力端子Ｖｏｕｔが接続されている。また、コンパレータ２の反転入力端子には基準電圧端子Ｖｒｆが接続され、コンパレータの出力端子は、２つのインバータＩＮＶ１，ＩＮＶ２を介して、パワーセーブ信号出力端子ＰＳと接続されている。パワーセーブ信号出力端子ＰＳは、例えば図示しない給電制御装置に接続され、給電制御装置にパワーセーブ信号（消費電力低減信号）を与えて、プリスケーラへの給電を停止（給電停止処理）又は供給電圧を低下（給電低下処理）させたり、例えばプリスケーラ内の給電制御装置に接続され、前記給電制御装置にパワーセーブ信号を与えて、動作停止（給電停止処理）又は待機（給電低下処理）させることが可能である。

図２、図３は、オン／オフ切換時にトランジスタＭ２、Ｍ３に流れる貫通電流を説明する図であり、図２（ａ）はトランジスタＭ２、Ｍ３の接続図、図２（ｂ）はクロック信号の電圧とトランジスタＭ２、Ｍ３に流れる貫通電流との特性図であり、図３はクロック信号と貫通電流とのタイミングチャートである。トランジスタＭ２，Ｍ３のゲートに入力されるクロック信号の電圧（入力端子Ｖｉｎの電圧）Ｖｉｎがハイ又はローの状態では、トランジスタＭ２，Ｍ３の一方がオン、他方がオフとなるため、トランジスタＭ２，Ｍ３に電流Ｉは流れない。しかし、オン／オフが切換わる中間電位においては、トランジスタＭ２，Ｍ３の両方がオンになり、電流Ｉ（貫通電流）が流れる。よって、図３に示すように、クロック信号の立上り及び立下りにおいて、貫通電流が流れる。

クロック信号がゲートに入力されてトランジスタＭ２，Ｍ３及びトランジスタＭ１に貫通電流が流れた場合、トランジスタＭ１とカレントミラーを構成しているトランジスタＭ０にも電流が流れ、抵抗Ｒ１によって電圧に変換され、さらにコンデンサＣ１で電位が保持され、出力端子Ｖｏｕｔはハイ状態となる。

一方、クロック信号が停止した場合、ハイ状態又はロー状態の何れで停止していても、トランジスタＭ２，Ｍ３に貫通電流は流れず、また、抵抗Ｒ１によってコンデンサＣ１の電荷はすぐに放電されるため、出力端子Ｖｏｕｔは即座にロー状態となる。よって、信号検出部１０は、停止状態によらずクロック信号（パルス信号）の入力の有無を検出できる。また、信号検出部１０は、入力信号が、ハイ及びローを交互に繰返す第１状態とハイ又はローで停止している第２状態との何れであるか判定できる。

信号検出部（信号検出装置又は信号状態判定装置）１０は、トランジスタＭ２，Ｍ３のゲートに入力される信号のハイ／ローの切換時に発生する貫通電流を用いて、入力信号の有無又は状態を検出できればよく、発生した貫通電流の検出方法は任意である。図４は信号検出部の他の構成例を示す回路図である。例えば図４（ａ）に示すように、図１のトランジスタＭ１を抵抗Ｒ２に代えて、コンデンサＣ１を外して抵抗Ｒ２と並列にコンデンサＣ２を接続したり、図４（ｂ）に示すように、正負の極性を図１とは逆にすることも可能である。また、信号検出部１０の出力端子Ｖｏｕｔを任意のトランジスタのベース又はゲートに接続することも可能である。

また、信号検出部（信号検出装置又は信号状態判定装置）１０は、消費電力制御装置に限定はされず、入力信号の有無を検出、又は、入力信号の状態を判定する任意の装置に用いることが可能である。また、図３に示したように、クロック信号の立上り及び立下りで貫通電流が生じているため、貫通電流に基づいてクロック信号の周波数を検出することも可能である。周波数の検出は、図３に示す貫通信号Ｉの平均電圧に基づいて行うことが可能であり、例えば図１に示す信号検出部１０の出力端子Ｖｏｕｔは、抵抗Ｒ１及びコンデンサＣ１によって、クロック信号の周波数にほぼ比例した電圧になっており、コンパレータ２でクロック信号の周波数（出力端子Ｖｏｕｔの電圧）が基準周波数（基準電圧端子Ｖｒｆの電圧）よりも高いか低いかを検出することが可能である。また、出力端子Ｖｏｕｔの前段に周波数フィルタを追加することも可能である。図５は信号検出部の更に他の構成例を示す回路図である。図５においては、図１の回路の出力端子Ｖｏｕｔの前段にローパスフィルタが追加されている。また、検出した周波数が高い場合は通常電力モードで動作させ、検出した周波数が低い場合は省電力モードで動作させるなど、検出した周波数を消費電力制御に用いることも可能である。

（付記１）信号が入力端子に入力されていることを検出する信号検出方法において、
前記信号が入力される回路に流れる貫通電流の検出を行い、
前記回路に貫通電流が流れたか否かに基づいて前記信号の入力を検出することを特徴とする信号検出方法。
（付記２）入力端子に入力された信号の周波数を検出する周波数検出方法において、
前記信号が入力される回路に流れる貫通電流の検出を行い、
検出した貫通電流に基づいて周波数を検出することを特徴とする周波数検出方法。
（付記３）入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを検出する信号検出方法において、
前記信号が入力される回路に流れる貫通電流の検出を行い、
貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定することを特徴とする信号検出方法。
（付記４）前記回路は、前記信号がそのゲートに入力されるｐ型トランジスタ及びｎ型トランジスタを含むことを特徴とする付記１もしくは３記載の信号検出方法、又は、付記２記載の周波数検出方法。
（付記５）動作監視対象から出力される信号が入力端子に入力されていることを検出し、所定時間の間に前記信号が検出されない場合は消費電力低減信号を出力する消費電力制御方法において、
前記信号が入力される回路に流れる貫通電流の検出を行い、
所定時間の間に貫通電流が検出されない場合は消費電力低減信号を出力することを特徴とする消費電力制御方法。
（付記６）動作監視対象から出力され、入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを判定し、第２状態と判定した場合は消費電力低減信号を出力する消費電力制御方法において、
前記信号が入力される回路に流れる貫通電流の検出を行い、
貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定することを特徴とする消費電力制御方法。
（付記７）信号が入力端子に入力されていることを検出する信号検出装置において、
前記信号が入力される回路に流れる貫通電流の検出を行う検出手段を備え、
前記回路に貫通電流が流れたか否かに基づいて前記信号の入力を検出するように構成してあることを特徴とする信号検出装置。
（付記８）
入力端子に入力された信号の周波数を検出する周波数検出装置において、
前記信号が入力される回路に流れる貫通電流の検出を行う検出手段を備え、
該検出手段が検出した貫通電流に基づいて周波数を検出するように構成してあることを特徴とする周波数検出装置。
（付記９）入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを検出する信号検出装置において、
前記信号が入力される回路に流れる貫通電流の検出を行う検出手段を備え、
該検出手段が貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定するように構成してあることを特徴とする信号検出装置。
（付記１０）前記回路は、前記信号がそのゲートに入力されるｐ型トランジスタ及びｎ型トランジスタを含むことを特徴とする付記７もしくは９記載の信号検出装置、又は、付記８記載の周波数検出装置。
（付記１１）動作監視対象から出力される信号が入力端子に入力されていることを検出し、所定時間の間に前記信号が検出されない場合は消費電力低減信号を出力する消費電力制御装置において、
前記信号が入力される回路に流れる貫通電流の検出を行う検出手段を備え、
所定時間の間に貫通電流が検出されない場合は消費電力低減信号を出力するように構成してあることを特徴とする消費電力制御装置。
（付記１２）動作監視対象から出力され、入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを判定し、第２状態と判定した場合は消費電力低減信号を出力する消費電力制御装置において、
前記信号が入力される回路に流れる貫通電流の検出を行う検出手段を備え、
該検出手段が貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定するように構成してあることを特徴とする消費電力制御装置。
（付記１３）付記１１の消費電力制御装置と、
動作時は、前記消費電力制御装置へ、信号を出力する動作監視対象の装置と、
前記消費電力制御装置から出力された消費電力低減信号に応じて、前記動作監視対象に係る給電停止処理又は給電低下処理を行う給電制御装置と
を備えることを特徴とする電子装置。
（付記１４）
付記１２の消費電力制御装置と、
該消費電力制御装置へ信号を出力し、動作時は前記信号をハイレベル及びローレベルを交互に繰返す第１状態にし、非動作時は前記信号をハイレベル又はローレベルに維持する動作監視対象の装置と、
前記消費電力制御装置から出力された消費電力低減信号に応じて、前記動作監視対象に係る給電停止処理又は給電低下処理を行う給電制御装置と
を備えることを特徴とする電子装置。

本発明に係る消費電力制御装置を備えた電子装置の要部構成を示す回路図である。（ａ）はトランジスタＭ２、Ｍ３の接続図、図２（ｂ）はクロック信号の電圧とトランジスタＭ２、Ｍ３に流れる貫通電流との特性図である。クロック信号の電圧と貫通電流とのタイミングチャートである。信号検出部の他の構成例を示す回路図である。信号検出部の更に他の構成例を示す回路図である。従来の他の消費電力制御装置を備えた電子装置の要部構成を示す回路図である。従来の他の消費電力制御装置を備えた電子装置の要部構成を示す回路図である。

符号の説明

２コンパレータ
４オシレータ
１０信号検出部
１２消費電力制御装置
Ｍ２トランジスタ（ｐ型）
Ｍ３トランジスタ（ｎ型）
Ｒ１抵抗
Ｃ１コンデンサ
Ｍ０、Ｍ１トランジスタ

Claims

信号が入力端子に入力されていることを検出する信号検出方法において、
前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、
前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行い、
前記回路に貫通電流が流れたか否かに基づいて前記信号の入力を検出することを特徴とする信号検出方法。
入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを検出する信号検出方法において、
前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、
前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行い、
貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定することを特徴とする信号検出方法。
動作監視対象から出力される信号が入力端子に入力されていることを検出し、所定時間の間に前記信号が検出されない場合は消費電力低減信号を出力する消費電力制御方法において、
前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、
前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行い、
所定時間の間に貫通電流が検出されない場合は消費電力低減信号を出力することを特徴とする消費電力制御方法。
動作監視対象から出力され、入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを判定し、第２状態と判定した場合は消費電力低減信号を出力する消費電力制御方法において、
前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、
前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行い、
貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定することを特徴とする消費電力制御方法。
信号が入力端子に入力されていることを検出する信号検出装置において、
前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、
前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行う検出手段を備え、
前記回路に貫通電流が流れたか否かに基づいて前記信号の入力を検出するように構成してあることを特徴とする信号検出装置。
入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを検出する信号検出装置において、
前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、
前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行う検出手段を備え、
該検出手段が貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定するように構成してあることを特徴とする信号検出装置。
動作監視対象から出力される信号が入力端子に入力されていることを検出し、所定時間の間に前記信号が検出されない場合は消費電力低減信号を出力する消費電力制御装置において、
前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、
前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行う検出手段を備え、
所定時間の間に貫通電流が検出されない場合は消費電力低減信号を出力するように構成してあることを特徴とする消費電力制御装置。
動作監視対象から出力され、入力端子に入力された信号がハイレベル及びローレベルを交互に繰返す第１状態と、ハイレベル又はローレベルに維持されている第２状態との何れであるかを判定し、第２状態と判定した場合は消費電力低減信号を出力する消費電力制御装置において、
前記信号が入力される回路は、該信号がそのゲートに入力される状態に応じてオン／オフするｐ型の第１トランジスタ及びｎ型の第２トランジスタと、これらのトランジスタと直列に接続された第３トランジスタ及び該第３トランジスタとカレントミラーを成すように接続された第４トランジスタとを含み、
前記第１及び第２トランジスタがオンすることにより前記回路に流れる貫通電流の検出を行う検出手段を備え、
該検出手段が貫通電流を検出した場合は第１状態と判定し、所定時間の間に貫通電流を検出しなかった場合は第２状態と判定するように構成してあることを特徴とする消費電力制御装置。