JP4176606B2 - エミッタ接地回路を用いた高周波受信機 - Google Patents

エミッタ接地回路を用いた高周波受信機 Download PDF

Info

Publication number
JP4176606B2
JP4176606B2 JP2003337662A JP2003337662A JP4176606B2 JP 4176606 B2 JP4176606 B2 JP 4176606B2 JP 2003337662 A JP2003337662 A JP 2003337662A JP 2003337662 A JP2003337662 A JP 2003337662A JP 4176606 B2 JP4176606 B2 JP 4176606B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
signal
grounded
grounded emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003337662A
Other languages
English (en)
Other versions
JP2005109668A (ja
Inventor
祥嗣 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003337662A priority Critical patent/JP4176606B2/ja
Priority to US10/921,230 priority patent/US7346324B2/en
Priority to CNB2004100685946A priority patent/CN100521522C/zh
Publication of JP2005109668A publication Critical patent/JP2005109668A/ja
Application granted granted Critical
Publication of JP4176606B2 publication Critical patent/JP4176606B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers
    • H04B1/28Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Description

本発明は、エミッタ接地回路及び、無線通信システム等の高周波帯域で使用する送受信機に関する。
無線通信システムの受信機アーキテクチャとして、ヘテロダイン方式が広く知られている。この方式は、RF受信信号をいったん低周波信号(IF信号)に変換する方式であり、周波数の変換には周波数変換器(ミキサー)を用いる。このヘテロダイン受信機の構成および動作の一例を図12を用いて説明する。RF受信信号はLNA回路8で増幅された後、イメージ除去フィルタ9でイメージ周波数成分が除去された後、周波数変換器10で局部発振器15の発振周波数成分とかけ合わされ、IF信号に変換される。このIF信号はバンドパスフィルタ11で不要な周波数成分が除去された後、増幅器12で適当なレベルに増幅され、復調器13で復調されて、ローパスフィルタ14で不要周波数成分が除去されて出力される。
このヘテロダイン方式において大きな問題になるのがイメージ信号である。ヘテロダイン方式では、周波数軸上で局部周波数を中心として、高周波側、低周波側の対称な位置に存在する帯域は、同じ周波数帯に変換される。このため、周波数軸上で所望受信信号から局部周波数を中心として反対側にあるイメージ信号は除去する必要がある。これらの信号スペクトラムの様子を図13に示す。イメージ信号を除去する最も一般的な方法は、先に説明したように、周波数変換器の前段にイメージ除去用のフィルタを置くことである。しかし、このようなイメージ除去フィルタは半導体ICへの集積化が困難であるため、高周波受信機の小型化、低コスト化に問題がある。
そこで、イメージ除去フィルタを不要とするイメージ除去型周波数変換器の発明が例えば特許文献1や特許文献2に述べられている。イメージ除去型周波数変換器の基本的な考え方は、所望波とイメージ信号とに別々の位相シフト操作を施して、イメージ信号に対しては符号反転したイメージ信号と加算することでそれをキャンセルしてしまうものである。位相シフト操作には、90度移相器を用いる。ところで、90度移相器は半導体ICに内蔵すると、プロセスバラツキや寄生成分等により、出力のレベル誤差、位相誤差を生じる。これらの誤差があると、イメージ信号が充分にキャンセルされないため、ICの歩留まりが悪化するという問題がある。
次に、高周波送信機の一例を図14を用いて説明する。送信ベースバンド信号はローパスフィルタ16で不要周波数成分が除去された後、変調器17にて変調され、増幅器18で適当なレベルに増幅され、バンドパスフィルタ19で不要周波数成分が除去された後、周波数変換器20に入力される。周波数変換器20は入力信号と局部発振器23の周波数成分とをかけ合わせ、高周波信号に変換する。変換された高周波信号はバンドパスフィルタ21で不要側波帯成分などの不要周波数成分が除去された後、パワーアンプ22で増幅され、出力される。
このような高周波送信機において、周波数変換器20は所望出力信号の他に、周波数軸上で局部周波数を中心として、所望出力信号周波数と対称な位置に不要側波帯信号を出力する。これらの信号スペクトラムの様子を図15に示す。従って、この不要側波帯信号成分を除去するために、バンドパスフィルタ、もしくはイメージ除去型周波数変換器が必要となる。これらは、既に説明した通り、小型化、低コスト化に問題があったり、ICの歩留まりが悪化したりする。
特開平6−343088号公報(公開日:1994年12月13日) 特開平9−64649号公報(公開日:1997年03月07日)
以上に述べたように、周波数変換器を用いた送受信機では不要周波数成分の除去のために、イメージ除去フィルタやイメージ除去型周波数変換器が必要である。ところが、イメージ除去フィルタはICへの内蔵化が困難で、受信機の小型化、低コスト化に問題がある。また、イメージ除去型周波数変換器は90度移相器が必要であるため、回路の複雑化、消費電力の増大化の他に、プロセスバラツキによる、レベル誤差、位相誤差が生じ、ICの歩留まり低下などの問題がある。
本発明は上記に鑑みてなされたもので、ICに内蔵可能で、かつ単純な回路構成でイメージ除去が可能なエミッタ接地回路、ならびにそれを用いた高周波受信機および高周波送信機を提供することを目的とする。
本発明に係るエミッタ接地回路は、上記課題を解決するために、トランジスタと、前記トランジスタのコレクタと基準電圧源との間に接続された第1のインピーダンス回路と、前記トランジスタのエミッタとGNDとの間に接続された第2のインピーダンス回路とを備えたエミッタ接地回路であって、前記第2のインピーダンス回路がインダクタと容量との並列共振回路で構成されたことを特徴としている。
本発明に係るエミッタ接地回路は、上記課題を解決するために、前記第2のインピーダンス回路の前記インダクタが半導体基板上に設けられたスパイラルインダクタであることを特徴としている。
本発明に係るエミッタ接地回路は、上記課題を解決するために、前記第2のインピーダンス回路の前記容量が可変容量であることを特徴としている。
本発明に係るエミッタ接地回路は、上記課題を解決するために、前記第1のインピーダンス回路がインダクタと容量との並列共振回路であり、その共振周波数が前記第2のインピーダンス回路の共振周波数と異なることを特徴としている。
本発明に係るエミッタ接地回路は、上記課題を解決するために、前記第1のインピーダンス回路の前記インダクタが半導体基板上に設けられたスパイラルインダクタであることを特徴としている。
本発明に係るエミッタ接地回路は、上記課題を解決するために、前記第1のインピーダンス回路の前記容量が可変容量であることを特徴としている。
本発明に係る高周波受信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の前段に設けられ、前記第2のインピーダンス回路の前記並列共振回路の共振周波数が前記周波数変換器のイメージ周波数近傍に設定されたことを特徴としている。
本発明に係る高周波受信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の前段に設けられ、前記第2のインピーダンス回路の前記並列共振回路の共振周波数が前記周波数変換器のイメージ周波数近傍に設定され、前記第1のインピーダンス回路の前記並列共振回路の共振周波数が受信機の所望信号周波数近傍に設定されたことを特徴としている。
本発明に係る高周波受信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の前段に設けられ、前記第2のインピーダンス回路の前記可変容量を制御する制御手段を備えたことを特徴としている。
本発明に係る高周波受信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の前段に設けられ、前記第1のインピーダンス回路の前記可変容量を制御する制御手段を備えたことを特徴としている。
本発明に係る高周波受信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の前段に設けられ、前記周波数変換器のイメージ周波数と等しい周波数の信号を発生する信号発生手段と、前記エミッタ接地回路の出力レベルを検波する電界強度検出手段と、前記出力レベルの検出レベルに応じて前記第2のインピーダンス回路の前記可変容量の容量値を制御する制御手段とを備えたことを特徴としている。
本発明に係る高周波受信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の前段に設けられ、受信機の所望信号周波数と等しい周波数の信号を発生する信号発生手段と、前記エミッタ接地回路の出力レベルを検波する電界強度検出手段と、前記出力レベルの検出レベルに応じて前記第1のインピーダンス回路の前記可変容量の容量値を制御する制御手段とを備えたことを特徴としている。
本発明に係る高周波送信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の後段に設けられ、前記第2のインピーダンス回路の前記並列共振回路の共振周波数が前記周波数変換器の不要側波帯周波数近傍に設定されたことを特徴としている。
本発明に係る高周波送信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の後段に設けられ、前記第2のインピーダンス回路の前記並列共振回路の共振周波数が前記周波数変換器の不要側波帯周波数近傍に設定され、前記第1のインピーダンス回路の前記並列共振回路の共振周波数が送信機の所望出力信号周波数近傍に設定されたことを特徴としている。
本発明に係る高周波送信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の後段に設けられ、前記第2のインピーダンス回路の前記可変容量を制御する制御手段を備えたことを特徴としている。
本発明に係る高周波送信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の後段に設けられ、前記第1のインピーダンス回路の前記可変容量を制御する制御手段を備えたことを特徴としている。
本発明に係る高周波送信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の後段に設けられ、周波数変換器の不要側波帯周波数と等しい周波数の信号を発生する信号発生手段と、前記エミッタ接地回路の出力レベルを検波する電界強度検出手段と、前記出力レベルの検出レベルに応じて前記第2のインピーダンス回路の前記可変容量の容量値を制御する制御手段とを備えたことを特徴としている。
本発明に係る高周波送信機は、上記課題を解決するために、前記エミッタ接地回路が周波数変換器の後段に設けられ、前記周波数変換器の所望出力信号周波数と等しい周波数の信号を発生する信号発生手段と、前記エミッタ接地回路の出力レベルを検波する電界強度検出手段と、前記出力レベルの検出レベルに応じて前記第1のインピーダンス回路の前記可変容量の容量値を制御する制御手段とを備えたことを特徴としている。
本発明に係るエミッタ接地回路は、以上のように、トランジスタと、第1のインピーダンス回路と、第2のインピーダンス回路とを備えたエミッタ接地回路であって、前記第2のインピーダンス回路がインダクタと容量との並列共振回路で構成されている。
また、本発明に係るエミッタ接地回路は、以上のように、前記第2のインピーダンス回路の前記インダクタが半導体基板上に設けられたスパイラルインダクタである。
また、本発明に係るエミッタ接地回路は、以上のように、前記第2のインピーダンス回路の前記容量が可変容量である。
これらの各発明によれば、第2のインピーダンス回路のインピーダンスをインダクタと容量との並列共振回路で構成している。LC並列共振回路のインピーダンスは、共振周波数近傍では非常に大きな値となるため、このエミッタ接地回路の伝達コンダクタンスは共振周波数近傍で非常に小さくなる。このため、共振周波数近傍の信号が入力されると、出力は大きく減衰する。これによって、不要な周波数成分を減衰させることが可能となる。
以上により、ICに内蔵可能で、かつ単純な回路構成でイメージ除去が可能なエミッタ接地回路を提供することができるという効果を奏する。
また、本発明に係るエミッタ接地回路は、以上のように、前記第1のインピーダンス回路がインダクタと容量との並列共振回路であり、その共振周波数が前記第2のインピーダンス回路の共振周波数と異なる。
また、本発明に係るエミッタ接地回路は、以上のように、前記第1のインピーダンス回路の前記インダクタが半導体基板上に設けられたスパイラルインダクタである。
また、本発明に係るエミッタ接地回路は、以上のように、前記第1のインピーダンス回路の前記容量が可変容量である。
これらの各発明によれば、第2のインピーダンス回路のインピーダンスがインダクタと容量との並列共振回路であるのに加えて、基準電圧とトランジスタのコレクタとの間に設けられる負荷インピーダンス回路をインダクタと容量との並列共振回路で構成したものである。前記のとおり、LC並列共振回路のインピーダンスは、共振周波数近傍では非常に大きな値となるため、ある特定の周波数でエミッタ接地回路の負荷インピーダンスを大きくし、伝達コンダクタンスを大きくすることが可能となる。第1のインピーダンス回路の共振周波数と第2のインピーダンス回路の共振周波数とは異なる値になるよう設定されているため、ある周波数成分を減衰させると同時に、それと異なる周波数成分を増幅することが可能になるという効果を奏する。
また、本発明に係る高周波受信機は、以上のように、前記エミッタ接地回路が周波数変換器の前段に設けられ、前記第2のインピーダンス回路の前記並列共振回路の共振周波数が前記周波数変換器のイメージ周波数近傍に設定されている。
また、本発明に係る高周波受信機は、以上のように、前記エミッタ接地回路が周波数変換器の前段に設けられ、前記第2のインピーダンス回路の前記並列共振回路の共振周波数が前記周波数変換器のイメージ周波数近傍に設定され、前記第1のインピーダンス回路の前記並列共振回路の共振周波数が受信機の所望信号周波数近傍に設定されている。
これらの各発明によれば、周波数変換器の前段に特定の周波数成分を減衰可能なエミッタ接地回路を設けているので、周波数変換器で問題となるイメージ周波数成分を除去することができる。従って、イメージ除去フィルタ、及びイメージ除去型周波数変換器が不要となるという効果を奏する。さらに、第1のインピーダンス回路の前記並列共振回路の共振周波数が受信機の所望信号周波数近傍に設定されていることにより、所望周波数成分とイメージ信号成分とのレベル差を大きくすることができるという効果を奏する。
また、本発明に係る高周波受信機は、以上のように、前記エミッタ接地回路が周波数変換器の前段に設けられ、前記第2のインピーダンス回路の前記可変容量を制御する制御手段を備えている。
また、本発明に係る高周波受信機は、以上のように、前記エミッタ接地回路が周波数変換器の前段に設けられ、前記第1のインピーダンス回路の前記可変容量を制御する制御手段を備えている。
IC内に集積されたインダクタや容量は、プロセスバラツキや寄生成分等により、値が変動する。このため、LC並列共振回路の共振周波数がずれてしまい、所望の特性が得られないことがある。これらの各発明によれば、LC並列共振回路の可変容量を制御可能とすることで、最適な特性が得られるよう、共振周波数を調整することができるという効果を奏する。
また、本発明に係る高周波受信機は、以上のように、前記エミッタ接地回路が周波数変換器の前段に設けられ、前記周波数変換器のイメージ周波数と等しい周波数の信号を発生する信号発生手段と、前記エミッタ接地回路の出力レベルを検波する電界強度検出手段と、前記出力レベルの検出レベルに応じて前記第2のインピーダンス回路の前記可変容量の容量値を制御する制御手段とを備えている。
また、本発明に係る高周波受信機は、以上のように、前記エミッタ接地回路が周波数変換器の前段に設けられ、受信機の所望信号周波数と等しい周波数の信号を発生する信号発生手段と、前記エミッタ接地回路の出力レベルを検波する電界強度検出手段と、前記出力レベルの検出レベルに応じて前記第1のインピーダンス回路の前記可変容量の容量値を制御する制御手段とを備えている。
これらの各発明によれば、高周波受信機の信号発生手段が、周波数変換器のイメージ周波数と等しい周波数の信号を出力するものである場合には、エミッタ接地回路はこの信号を減衰する。エミッタ接地回路の出力信号にイメージ周波数の電流成分が多く含まれているほどこの電流による輻射電界が大きい。そこでこの出力信号による輻射電界を電界強度検出手段で検出する。この出力レベルが所望のレベルよりも大きいようであれば、制御手段は可変容量の容量値を変化させ、出力レベルを減衰させる。これによって、LC並列共振回路の共振周波数がプロセスバラツキや寄生成分等によりずれたとしても、所望の特性を得られるよう、調整可能となるという効果を奏する。
一方、高周波受信機の信号発生手段が、所望周波数と等しい周波数信号を出力するものである場合には、逆に、出力レベルが大きくなるよう可変容量を調整すれば同様の効果が得られる。
また、本発明に係る高周波送信機は、以上のように、前記エミッタ接地回路が周波数変換器の後段に設けられ、前記第2のインピーダンス回路の前記並列共振回路の共振周波数が前記周波数変換器の不要側波帯周波数近傍に設定されている。
また、本発明に係る高周波送信機は、以上のように、前記エミッタ接地回路が周波数変換器の後段に設けられ、前記第2のインピーダンス回路の前記並列共振回路の共振周波数が前記周波数変換器の不要側波帯周波数近傍に設定され、前記第1のインピーダンス回路の前記並列共振回路の共振周波数が送信機の所望出力信号周波数近傍に設定されている。
これらの各発明によれば、周波数変換器の後段に特定の周波数成分を減衰可能なエミッタ接地回路が設けられているので、周波数変換器で問題となる不要側波帯周波数成分を除去することができる。従って、バンドパスフィルタ、及びイメージ除去型周波数変換器が不要となるという効果を奏する。さらに、第1のインピーダンス回路の並列共振回路の共振周波数が送信機の所望出力信号周波数近傍に設定されている場合には、所望周波数成分と不要側波帯成分とのレベル差を大きくとることができるという効果を奏する。
また、本発明に係る高周波送信機は、以上のように、前記エミッタ接地回路が周波数変換器の後段に設けられ、前記第2のインピーダンス回路の前記可変容量を制御する制御手段を備えている。
また、本発明に係る高周波送信機は、以上のように、前記エミッタ接地回路が周波数変換器の後段に設けられ、前記第1のインピーダンス回路の前記可変容量を制御する制御手段を備えている。
これらの各発明によれば、IC内に集積されたインダクタや容量が、プロセスバラツキや寄生成分等により値が変動して、LC並列共振回路の共振周波数がずれても、LC並列共振回路の可変容量を制御することにより共振周波数を調整して、最適な特性を得ることができるという効果を奏する。
また、本発明に係る高周波送信機は、以上のように、前記エミッタ接地回路が周波数変換器の後段に設けられ、周波数変換器の不要側波帯周波数と等しい周波数の信号を発生する信号発生手段と、前記エミッタ接地回路の出力レベルを検波する電界強度検出手段と、前記出力レベルの検出レベルに応じて前記第2のインピーダンス回路の前記可変容量の容量値を制御する制御手段とを備えている。
また、本発明に係る高周波送信機は、以上のように、前記エミッタ接地回路が周波数変換器の後段に設けられ、前記周波数変換器の所望出力信号周波数と等しい周波数の信号を発生する信号発生手段と、前記エミッタ接地回路の出力レベルを検波する電界強度検出手段と、前記出力レベルの検出レベルに応じて前記第1のインピーダンス回路の前記可変容量の容量値を制御する制御手段とを備えている。
これらの各発明によれば、高周波送信機の信号発生手段が、周波数変換器の不要側波帯周波数と等しい周波数の信号を出力するものである場合、エミッタ接地回路はこの信号を減衰する。そして、エミッタ接地回路の出力レベルを電界強度検出手段で検出し、この出力レベルが所望のレベルよりも大きいようであれば、制御手段は可変容量の容量値を変化させ、出力レベルを減衰させる。これによって、LC並列共振回路の共振周波数がプロセスバラツキや寄生成分等によりずれたとしても、所望の特性を得られるよう、調整可能となるという効果を奏する。一方、高周波送信機の信号発生手段が、所望周波数と等しい周波数信号を出力するものである場合、逆に、出力レベルが大きくなるよう可変容量を調整すれば同様の効果が得られる。
本発明の実施形態について図1ないし図11に基づいて説明すると以下の通りである。
まず、図11に、本実施の形態に係るエミッタ接地回路の基本形となるエミッタ接地回路51を示す。このエミッタ接地回路51は、トランジスタのエミッタがインピーダンスを介してGNDに接地されているエミッタ接地増幅回路である。エミッタ接地回路51は、トランジスタ3、第1のインピーダンス回路2、第2のインピーダンス回路1を備えている。トランジスタ3はNPN型で、ベースがエミッタ接地回路51の入力端子6となっている。エミッタは第2のインピーダンス回路1を介してGND5に接地されている。コレクタは第1のインピーダンス回路2を介して基準電圧源4に接続されており、エミッタ接地回路51の出力端子7となっている。
このようなエミッタ接地回路51において、第2のインピーダンス回路1のインピーダンスをZeとすると、このエミッタ接地回路51の伝達コンダクタンスは1/(1+gm・Ze)倍になる。gmはトランジスタ3の相互コンダクタンスである。これはエミッタデジェネレーションと呼ばれるものである。これにより、Zeが大きくなるとエミッタ接地回路51の伝達コンダクタンスは減少し、入力信号は減衰して出力されることになる。すなわち、入力端子6に入力される入力信号に含まれる交流信号成分の電圧は、各周波数に応じたコレクタ電流による第2のインピーダンス1での電圧降下分と、トランジスタ3のベース・エミッタ間電圧の変動分とに分圧されるが、各周波数の交流信号電圧に占めるベース・エミッタ間電圧の変動分が小さくなって、増幅に寄与する分が減少する。
第1のインピーダンス回路2が接続されている経路には、第1のインピーダンス回路2の他、適宜、出力端子7からの出力信号のバイアスを設定するための負荷や、この経路を流れる交流電流の大きさを減衰させる負荷が接続される。そして、第1のインピーダンス回路2を流れる電流に含まれる、ある周波数の交流電流が小さければ、第2のインピーダンス回路1を流れるコレクタ電流(エミッタ電流にほぼ等しい)の当該周波数の交流電流を差し引いて流れる出力端子7からの出力電流は大きくなる。第1のインピ−ダンス回路2に流れる電流に当該周波数の交流電流成分が含まれていなければ、出力電流のこの周波数成分は上記コレクタ電流と大きさが等しく、位相が反転した電流となる。従って、ある周波数の交流信号に対する伝達コンダクタンスが小さい場合、この交流信号に対するエミッタ接地回路51の出力電流は小さくなる。
次に、図1に、本実施の形態に係るエミッタ接地回路61の構成を示す。尚、図11と同等部分は同一符号を付している。エミッタ接地回路61は、本実施の形態では特定周波数信号減衰回路として機能する。エミッタ接地回路61は、図11のエミッタ接地回路51の第2のインピーダンス回路1が、インダクタL1と容量C1との並列共振回路で構成されたものである。このように、エミッタ接地回路61は、ICに内蔵可能な構成である。尚、第2のインピーダンス回路1のインダクタL1は、IC内蔵に適する、半導体基板上に設けられたスパイラルインダクタでもよく、また容量C1は可変容量でもよい。
図2に、上記エミッタ接地回路61の第1のインピーダンス回路2の構成を具体的に示したエミッタ接地回路71の構成を示す。エミッタ接地回路71は、本実施の形態では特定周波数信号減衰回路として機能する。このエミッタ接地回路71は、第1のインピーダンス回路が、インダクタL2と容量C2との並列共振回路で構成されたものである。このように、エミッタ接地回路71は、ICに内蔵可能な構成である。尚、第1のインピーダンス回路2のインダクタL2は、IC内蔵に適する、半導体基板上に設けられたスパイラルインダクタでもよく、また容量C2は可変容量でもよい。
次に、図3に本実施の形態に係る高周波受信機81の構成を示す。尚、図12と同等部分は同一符号にて示している。また、同12と同等部分は動作も同じなので、説明は省略する。RF受信信号はLNA回路8で増幅された後、エミッタ接地回路24aに入力される。エミッタ接地回路24aは、図1のエミッタ接地回路61の容量C1を可変容量としたものである。そして、この容量C1の容量値を制御する制御部(制御手段)25aが備えられている。エミッタ接地回路24aの出力信号は周波数変換器10に入力される。エミッタ接地回路24aのLC並列共振回路の共振周波数は、周波数変換器10のイメージ周波数近傍に設定されている。従って、実施の形態の冒頭部分で説明したように、イメージ周波数近傍に対するZeが大きくなって伝達コンダクタンスが小さくなる。これにより、エミッタ接地回路24aは、イメージ除去フィルタと同様に、イメージ周波数成分を大幅に減衰させる。よって、高周波受信機81にイメージ除去フィルタ、もしくはイメージ除去型周波数変換器の必要はない。さらに、プロセスバラツキ等の影響で共振周波数の値がずれたときにも、制御部25aによってLC並列共振回路内の容量C1の容量値を調整することで、所望の共振周波数を得ることが可能となる。
次に、図4に本実施の形態に係る他の高周波受信機91の構成を示す。尚、図12と同等部分は同一符号にて示している。また、同12と同等部分は動作も同じなので、説明は省略する。RF受信信号はLNA回路8で増幅された後、エミッタ接地回路24bに入力される。エミッタ接地回路24bは、図2のエミッタ接地回路71の容量C2を可変容量としたものである。そして、この容量C2の容量値を制御する制御部(制御手段)25bが備えられている。エミッタ接地回路24bの出力信号は周波数変換器10に入力される。エミッタ接地回路24bのインダクタL1と容量C1とで構成されるLC並列共振回路の共振周波数は周波数変換器10のイメージ周波数近傍に設定されている。従って、このエミッタ接地回路24bは、イメージ除去フィルタと同様に、イメージ周波数成分を大幅に減衰させる。
さらに、エミッタ接地回路24bのインダクタL2と容量C2とで構成されるLC並列共振回路の共振周波数は、高周波受信機91の所望入力信号周波数近傍に設定されている。従って、所望入力信号周波数での負荷インピーダンスZcが大きくなり、Zcを流れる所望入力信号周波数の電流成分が小さくなる。すなわち、出力端子7からの出力電流に含まれる所望入力信号周波数の電流成分が大きくなり、伝達コンダクタンスは大きくなる。よって、高周波受信機91に所望入力信号成分とイメージ周波数成分とが同時に入力されたとき、これらのレベル差を大きくすることが可能となる。さらに、プロセスバラツキ等の影響で共振周波数の値がずれたときにも、制御部25bによってLC並列共振回路内の容量C2の容量値を調整することで、所望の共振周波数を得ることが可能となる。
次に、図5に本実施の形態に係るさらに他の高周波受信機101の構成を示す。尚、図12と同等部分は同一符号にて示している。また、同12と同等部分は動作も同じなので、説明は省略する。RF受信信号はLNA回路8で増幅された後、信号発生部(信号発生手段)26aからの信号が重畳されて、エミッタ接地回路24cに入力される。信号発生部26aは周波数変換器10のイメージ周波数と等しい周波数の信号を発生する。この信号はエミッタ接地回路24cに入力されると、減衰されて出力される。エミッタ接地回路24cは、図1のエミッタ接地回路61の容量C1を可変容量としたものである。そして、この容量C1の容量値を制御する制御部(制御手段)25cが備えられている。エミッタ接地回路24aの出力信号は周波数変換器10に入力される。エミッタ接地回路24cのLC並列共振回路の共振周波数は、周波数変換器10のイメージ周波数に設定されている。
出力端子7からの出力信号は電界強度検出部(電界強度検出手段)27aで、出力レベルとしてその輻射電界強度が検波により検出される。エミッタ接地回路24cが正常に動作していれば、出力信号に含まれるイメージ周波数の電流成分が小さいので、電界強度は充分に小さいはずである。しかし、プロセスバラツキ等により、LC並列共振回路の共振周波数が所望の値からずれているとき、エミッタ接地回路24cはイメージ周波数信号成分を充分に減衰できない為、電界強度は大きくなる。よって、制御部25cは、電界強度検出部27aにより検出された電界強度に応じてエミッタ接地回路24cに備えられるLC並列共振回路の容量C1の値を調整し、最適な容量値にする。以上の一連の動作により、LC並列共振回路の共振周波数が所望の値からずれているときでも、エミッタ接地回路24cが正常動作を行なうよう、自動的に共振周波数を制御可能となる。尚、この一連の動作は、例えば電源が入った直後のような、受信動作に影響を与えないときに行なわれるものである。
次に、図6に本実施の形態に係るさらに他の高周波受信機111の構成を示す。尚、図12と同等部分は同一符号にて示している。また、同12と同等部分は動作も同じなので、説明は省略する。RF受信信号はLNA回路8で増幅された後、信号発生部(信号発生手段)26bからの信号が重畳されて、エミッタ接地回路24dに入力される。エミッタ接地回路24dは、図2のエミッタ接地回路71の容量C2を可変容量としたものである。そして、この容量C2の容量値を制御する制御部(制御手段)25dが備えられている。信号発生部26bは高周波受信機111の所望信号周波数と等しい周波数の信号を発生する。この信号はエミッタ接地回路24dに入力されて増幅される。エミッタ接地回路24dのインダクタL1と容量C1とで構成されるLC並列共振回路の共振周波数は、周波数変換器10のイメージ周波数近傍に設定されている。エミッタ接地回路24dの出力信号は周波数変換器10に入力される。
出力端子7からの出力信号は、電界強度検出部(電界強度検出手段)27bで、出力レベルとしてその輻射電界強度が検波により検出される。エミッタ接地回路24dが正常に動作していれば、出力信号に含まれる所望信号周波数の電流成分が適度な大きさとなるので、電界強度は適当な値を示すはずである。しかし、プロセスバラツキ等により、LC並列共振回路の共振周波数が所望の値からずれているとき、エミッタ接地回路24dは所望受信信号を減衰させてしまう可能性がある。よって、電界強度検出部27bにより検出された電界強度に応じて、制御部25dは、エミッタ接地回路24dに備えられるLC並列共振回路の容量C2の値を調整し、所望受信信号が正常に出力されるように容量値を決定する。尚、この一連の動作は、例えば電源が入った直後のような、受信動作に影響を与えないときに行なわれるものである。
次に、図7に本実施の形態に係る高周波送信機121の構成を示す。尚、図14と同等部分は同一符号にて示している。また、図14と同等部分は動作も同じなので、説明は省略する。周波数変換器20は、所望周波数信号の他に不要側波帯信号を出力する。この信号はエミッタ接地回路24eに入力される。エミッタ接地回路24eは、図1のエミッタ接地回路61の容量C1を可変容量としたものである。そして、この容量C1の容量値を制御する制御部(制御手段)25eが備えられている。エミッタ接地回路24eの出力信号は、パワーアンプ22に入力される。エミッタ接地回路24eのLC並列共振回路の共振周波数は、不要側波帯周波数近傍に設定されている。従って、不要側波帯周波数成分の伝達コンダクタンスは充分に小さくなる。よって、周波数変換器20の出力信号がエミッタ接地回路24eに入力されると、不要側波帯周波数成分は大幅に減衰して出力される。このため、不要周波数成分を除去するためのバンドパスフィルタ、もしくはイメージ除去型周波数変換器の必要はない。さらに、プロセスバラツキ等の影響で共振周波数の値がずれたときにも、制御部25eによってLC並列共振回路内の容量C1の値を調整することで、所望の共振周波数を得ることが可能となる。
次に、図8に本実施の形態に係る他の高周波送信機131の構成を示す。尚、図14と同等部分は同一符号にて示している。また、図14と同等部分は動作も同じなので、説明は省略する。周波数変換器20は、所望周波数信号の他に不要側波帯信号を出力する。この信号はエミッタ接地回路24fに入力される。エミッタ接地回路24fは、図2のエミッタ接地回路71の容量C2を可変容量としたものである。そして、この容量C2の容量値を制御する制御部(制御手段)25fが備えられている。エミッタ接地回路24fの出力信号は、パワーアンプ22に入力される。
エミッタ接地回路24fのインダクタL1と容量C1とで構成されるLC並列共振回路の共振周波数は、不要側波帯周波数近傍に設定されている。従って、不要側波帯周波数成分の伝達コンダクタンスは充分に小さくなる。また、エミッタ接地回路24fのインダクタL2と容量C2とで構成されるLC並列共振回路の共振周波数は、高周波送信機131の所望出力周波数近傍に設定されている。従って、所望出力周波数成分の伝達コンダクタンスは大きくなる。よって、周波数変換器20の出力信号がエミッタ接地回路24fに入力されると、不要側波帯成分は大幅に減衰する一方、所望出力周波数成分は減衰しない。さらに、プロセスバラツキ等の影響で共振周波数の値がずれたときにも、制御部25fによってLC並列共振回路内の容量C2の値を調整することで、所望の共振周波数を得ることが可能となる。
次に、図9に本実施の形態に係るさらに他の高周波送信機141の構成を示す。周波数変換器20は、所望周波数信号の他に不要側波帯信号を出力し、これらに信号発生部(信号発生手段)26cからの信号が重畳されて、エミッタ接地回路24gに入力される。エミッタ接地回路24gは、図1のエミッタ接地回路61の容量C1を可変容量としたものである。そして、この容量C1の容量値を制御する制御部(制御手段)25gが備えられている。エミッタ接地回路24gのLC並列共振回路の共振周波数は、不要側波帯周波数近傍に設定されている。信号発生部26cは周波数変換器20の不要側波帯周波数と等しい周波数の信号を発生する。この信号はエミッタ接地回路24gに入力され、減衰される。エミッタ接地回路24gの出力信号は、パワーアンプ22に入力される。
出力端子7からの出力信号は電界強度検出部(電界強度検出手段)27cで、出力レベルとしてその輻射電界強度が検波により検出される。エミッタ接地回路24gが正常に動作していれば、不要側波帯周波数近傍の電流成分は充分に小さく、従って電界強度も充分小さいはずである。しかし、プロセスバラツキ等によりLC並列共振回路の共振周波数が所望の値からずれているとき、エミッタ接地回路24gは不要側波帯周波数成分を充分に減衰できない為、出力レベルは大きくなる。よって、制御部25gは電界強度検出部27cによって検出された電界強度に応じてエミッタ接地回路24gに備えられるLC並列共振回路の容量C1の値を調整し、最適な容量値にする。以上の一連の動作により、LC並列共振回路の共振周波数が所望の値からずれているときでも、エミッタ接地回路24gが正常動作を行なうよう、自動的に共振周波数を制御可能となる。尚、これら一連の動作は、例えば電源が入った直後のような、送信動作に影響を与えないときに行なわれるものである。
次に、図10に本実施の形態に係るさらに他の高周波送信機151の構成を示す。周波数変換器20は、所望周波数信号の他に不要側波帯信号を出力し、これらに信号発生部(信号発生手段)26dからの信号が重畳されて、エミッタ接地回路24hに入力される。エミッタ接地回路24hは、図2のエミッタ接地回路71の容量C2を可変容量としたものである。そして、この容量C2の容量値を制御する制御部(制御手段)25hが備えられている。信号発生部26dは高周波送信機151の所望出力周波数と等しい周波数の信号を発生する。この信号はエミッタ接地回路24hに入力され、増幅される。エミッタ接地回路24hのインダクタL1と容量C1とで構成されるLC並列共振回路の共振周波数は、周波数変換器20の不要側波帯周波数近傍に設定されている。エミッタ接地回路24hの出力信号は、パワーアンプ22に入力される。
出力端子7からの出力信号は電界強度検出部(電界強度検出手段)27dで、出力レベルとしてその輻射電界強度が検波により検出される。エミッタ接地回路24hが正常に動作していれば、電界強度は適当な値を示すはずだが、プロセスバラツキ等により、インダクタL2と容量C2とで構成されるLC並列共振回路の共振周波数が所望の値からずれているとき、エミッタ接地回路24hは所望出力周波数信号を減衰させてしまう可能性がある。よって、電界強度検出部27dによって検出された電界強度に応じて、制御部25hはエミッタ接地回路24hに備えられるLC並列共振回路の容量C2の値を調整し、所望出力周波数信号成分が正常に出力されるように、容量値を決定する。尚、この一連の動作は、例えば電源が入った直後のような、受信動作に影響を与えないときに行なわれるものである。
以上説明したように、本発明のエミッタ接地回路は、簡単な回路構成で、特定の周波数成分を減衰させることが可能である。さらに本発明のエミッタ接地回路を高周波受信機に設けることにより、周波数変換器で問題となるイメージ周波数成分を減衰させることが可能である。また、本発明のエミッタ接地回路を高周波送信機に設けることにより、不要側波帯成分を減衰させることが可能となる。
本発明は、ヘテロダイン方式の送受信機に好適に使用することができる。
本発明の実施形態を示すものであり、エミッタ接地回路の構成を示す回路ブロック図である。 本発明の実施形態を示すものであり、エミッタ接地回路の他の構成を示す回路ブロック図である。 本発明の実施形態を示すものであり、高周波受信機の構成を示すブロック図である。 本発明の実施形態を示すものであり、高周波受信機の他の構成を示すブロック図である。 本発明の実施形態を示すものであり、高周波受信機のさらに構成を示すブロック図である。 本発明の実施形態を示すものであり、高周波受信機のさらに構成を示すブロック図である。 本発明の実施形態を示すものであり、高周波送信機の構成を示すブロック図である。 本発明の実施形態を示すものであり、高周波送信機の他の構成を示すブロック図である。 本発明の実施形態を示すものであり、高周波送信機のさらに他の構成を示すブロック図である。 本発明の実施形態を示すものであり、高周波送信機のさらに他の構成を示すブロック図である。 本発明の実施形態の基本形となるエミッタ接地回路の構成を示す回路ブロック図である。 従来の高周波受信機の構成を示すブロック図である。 図12の高周波受信機の信号スペクトラムである。 従来の高周波送信機の構成を示すブロック図である。 図14の高周波送信機の信号スペクトラムである。
符号の説明
1 第2のインピーダンス回路
2 第1のインピーダンス回路
3 トランジスタ
4 基準電圧源
5 GND
10 周波数変換器
20 周波数変換器
24a〜24h
エミッタ接地回路
25a〜25h
制御部(制御手段)
26a〜26d
信号発生部(信号発生手段9
27a〜27d
電界強度検出部(電界強度検出手段)
61、71 エミッタ接地回路
81、91、101、111
高周波受信機
121、131、141、151
高周波送信機
C1、C2 容量
L1、L2 インダクタ

Claims (8)

  1. トランジスタと、前記トランジスタのコレクタと基準電圧源との間に接続された第1のインピーダンス回路と、前記トランジスタのエミッタとGNDとの間に接続された第2のインピーダンス回路とを備えたエミッタ接地回路であって、前記第2のインピーダンス回路がインダクタと容量との並列共振回路で構成されたエミッタ接地回路が周波数変換器の前段に設けられ、
    前記第2のインピーダンス回路の前記並列共振回路の共振周波数が前記周波数変換器のイメージ周波数に設定されたことを特徴とする高周波受信機。
  2. 前記第2のインピーダンス回路の前記容量が可変容量であることを特徴とする請求項1に記載の高周波受信機。
  3. 請求項2に記載のエミッタ接地回路が周波数変換器の前段に設けられ、前記第2のインピーダンス回路の前記可変容量を制御する制御手段を備えたことを特徴とする請求項2に記載の高周波受信機。
  4. 請求項2に記載のエミッタ接地回路が周波数変換器の前段に設けられ、前記周波数変換器のイメージ周波数と等しい周波数の信号を発生する信号発生手段と、前記エミッタ接地回路の出力レベルを検波する電界強度検出手段と、前記出力レベルの検出レベルに応じて前記第2のインピーダンス回路の前記可変容量の容量値を制御する制御手段とを備えたことを特徴とする請求項2に記載の高周波受信機。
  5. トランジスタと、前記トランジスタのコレクタと基準電圧源との間に接続された第1のインピーダンス回路と、前記トランジスタのエミッタとGNDとの間に接続された第2のインピーダンス回路とを備えたエミッタ接地回路であって、前記第2のインピーダンス回路がインダクタと容量との並列共振回路で構成され、
    前記第1のインピーダンス回路がインダクタと容量との並列共振回路であり、その共振周波数が前記第2のインピーダンス回路の共振周波数と異なるエミッタ接地回路が周波数変換器の前段に設けられ、前記第2のインピーダンス回路の前記並列共振回路の共振周波数が前記周波数変換器のイメージ周波数に設定され、前記第1のインピーダンス回路の前記並列共振回路の共振周波数が受信機の所望信号周波数に設定されたことを特徴とする高周波受信機。
  6. 前記第1のインピーダンス回路の前記容量が可変容量であることを特徴とする請求項5に記載の高周波受信機。
  7. 請求項6に記載のエミッタ接地回路が周波数変換器の前段に設けられ、前記第1のインピーダンス回路の前記可変容量を制御する制御手段を備えたことを特徴とする請求項6に記載の高周波受信機。
  8. 請求項6に記載のエミッタ接地回路が周波数変換器の前段に設けられ、受信機の所望信号周波数と等しい周波数の信号を発生する信号発生手段と、前記エミッタ接地回路の出力レベルを検波する電界強度検出手段と、前記出力レベルの検出レベルに応じて前記第1のインピーダンス回路の前記可変容量の容量値を制御する制御手段とを備えたことを特徴とする請求項6に記載の高周波受信機。
JP2003337662A 2003-09-29 2003-09-29 エミッタ接地回路を用いた高周波受信機 Expired - Fee Related JP4176606B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003337662A JP4176606B2 (ja) 2003-09-29 2003-09-29 エミッタ接地回路を用いた高周波受信機
US10/921,230 US7346324B2 (en) 2003-09-29 2004-08-19 Grounded-emitter circuit, and high-frequency receiver and high-frequency transmitter using the same
CNB2004100685946A CN100521522C (zh) 2003-09-29 2004-08-27 高频接收设备和高频发送设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003337662A JP4176606B2 (ja) 2003-09-29 2003-09-29 エミッタ接地回路を用いた高周波受信機

Publications (2)

Publication Number Publication Date
JP2005109668A JP2005109668A (ja) 2005-04-21
JP4176606B2 true JP4176606B2 (ja) 2008-11-05

Family

ID=34373281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003337662A Expired - Fee Related JP4176606B2 (ja) 2003-09-29 2003-09-29 エミッタ接地回路を用いた高周波受信機

Country Status (3)

Country Link
US (1) US7346324B2 (ja)
JP (1) JP4176606B2 (ja)
CN (1) CN100521522C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8340616B2 (en) * 2004-12-16 2012-12-25 Entropic Communications, Inc. Tracking filter for tuner
US7684778B1 (en) * 2005-02-23 2010-03-23 Marvell International Ltd. Image cancellation in receivers
JP2009510866A (ja) * 2005-09-26 2009-03-12 グロナヴ リミテッド 多段共振増幅器システムおよび方法
JP2009253898A (ja) * 2008-04-10 2009-10-29 Nec Electronics Corp 通信装置
US8787860B2 (en) 2011-07-21 2014-07-22 Marvell World Trade Ltd. Image cancellation in receivers using dual adaptive filters
US10855235B2 (en) * 2017-12-27 2020-12-01 Murata Manufacturing Co., Ltd. Power amplifier circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702897A (en) * 1969-07-04 1972-11-14 Victor Company Of Japan Hue control circuit for color video signal
DE3524112C1 (en) * 1985-07-05 1987-01-02 Rohde & Schwarz Passive frequency multiplier
JPS6392106A (ja) 1986-10-06 1988-04-22 Nippon Telegr & Teleph Corp <Ntt> 高周波増幅器
JPS6416005U (ja) 1987-07-17 1989-01-26
JPH05327358A (ja) 1992-05-20 1993-12-10 Sharp Corp 送信用アンプ回路
GB2268348B (en) * 1992-06-30 1996-01-03 Texas Instruments Ltd Noise reduction circuit
JPH06343088A (ja) 1993-06-02 1994-12-13 Japan Radio Co Ltd Bpsk復調回路
JPH0964649A (ja) 1995-08-21 1997-03-07 Toshiba Corp 周波数変換器
GB2317517B (en) 1996-09-20 2001-03-14 Nokia Mobile Phones Ltd Amplifier system
US5959515A (en) * 1997-08-11 1999-09-28 Motorola, Inc. High Q integrated resonator structure
JP3612268B2 (ja) 2000-07-27 2005-01-19 株式会社東芝 高周波集積回路及び半導体装置
KR100396880B1 (ko) * 2000-08-28 2003-09-02 삼성전자주식회사 가변 반송 주파수를 가지는 저잡음 주파수 변조기
US6424222B1 (en) * 2001-03-29 2002-07-23 Gct Semiconductor, Inc. Variable gain low noise amplifier for a wireless terminal
GB0220800D0 (en) * 2002-09-06 2002-10-16 Nokia Corp Power amplifier system
US6859103B2 (en) * 2003-06-11 2005-02-22 Delta Electronics, Inc. Bias circuit for improving linearity of a radio frequency power amplifier

Also Published As

Publication number Publication date
US7346324B2 (en) 2008-03-18
CN1604465A (zh) 2005-04-06
CN100521522C (zh) 2009-07-29
US20050070244A1 (en) 2005-03-31
JP2005109668A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
US7095454B2 (en) Broadband single conversion tuner integrated circuits
US7116945B2 (en) Adaptive radio transceiver with an antenna matching circuit
US20090251210A1 (en) Method And System For Gain Control And Power Saving In Broadband Feedback Low-Noise Amplifiers
US9621117B2 (en) Method and system for a configurable low-noise amplifier with programmable band-selection filters
US9960795B1 (en) Semiconductor device and operating method thereof
US8159619B2 (en) Multi-standard integrated television receiver
US20210013857A1 (en) On-Chip Harmonic Filtering For Radio Frequency (RF) Communications
JP2007503167A (ja) ブロードバンド集積デジタル同調可能フィルタ
US6184747B1 (en) Differential filter with gyrator
JP4176606B2 (ja) エミッタ接地回路を用いた高周波受信機
JP4705041B2 (ja) フィードバックを有するミキサ
JP3877825B2 (ja) 多モード無線電話
US6327464B1 (en) Frequency conversion circuit having a variable trap circuit tuned to the local oscillator frequency
US20070207754A1 (en) Variable inductance LC resonant circuit and radio receiver using the same
JP2000261250A (ja) 周波数変換回路
JP3746209B2 (ja) 無線送受信機
WO2004040755A1 (ja) フィルタ回路及び無線装置
JP2000324186A (ja) 受信装置および方法
JP3788303B2 (ja) チューナ
JP2010021826A (ja) 半導体集積回路
US20090186592A1 (en) Radio receiver and receiving semiconductor integrated circuit
JP3840024B2 (ja) 増幅回路およびそれを用いた受信装置
US8427587B2 (en) Tracking filter and associated calibration device
JP2010004304A (ja) 電力増幅回路及び送信機並びに送受信機
JP2014123901A (ja) 通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071211

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees