JP2007503167A

JP2007503167A - ブロードバンド集積デジタル同調可能フィルタ

Info

Publication number: JP2007503167A
Application number: JP2006523896A
Authority: JP
Inventors: ワイト，マシュー・グレン; バークランド，ジョエル・デイビッド
Original assignee: マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド
Priority date: 2003-08-20
Filing date: 2004-08-06
Publication date: 2007-02-15
Also published as: US20050040909A1; KR20060120593A; TW200518454A; WO2005020433A3; WO2005020433A2; EP1661243A2; CN1871767A

Abstract

同調可能受信器が開示され、初期帯域選択を実施するための複数の選択フィルタと、出力電力レベルが所定の電力閾値を超えることを防止するように利得が制御される可変利得低雑音増幅器（ＬＮＡ）と、選択チャネル内の信号を通過させ、対応する影像帯域の信号を阻止するための複数のデジタル同調可能追跡フィルタと、受信ＲＦ信号をさらに増幅し、差動信号出力を生成するための第２ＬＮＡと、受信ＲＦ信号をＩＦ信号に変換し、一方、影像帯域の信号を阻止するダウン・コンバーティング段と、ダウン・コンバーティング段の出力に存在する望ましくない信号をさらに阻止するためのＩＦトラップと、損失を補償するようにＩＦ信号を増幅するＩＦ増幅器と、チャネル選択を提供し、かつ望ましくない信号を阻止するＩＦフィルタと、ＩＦ信号を増幅して、その電力レベルを仕様内に維持するための可変利得ＩＦ増幅器とを含む。

Description

本発明は、一般的に、同調可能フィルタに関する。

ケーブル・テレビジョン・セット・トップ・ボックスやその他の応用例において使用される同調可能受信器は、多くのチャネルを有するブロードバンド信号を受信する。所望のチャネルにおいて信号を生成し、残りのチャネルの信号を阻止することが、そのような同調可能受信器の機能である。望ましくないチャネルの信号を阻止する際に、同調可能受信器は、望ましくないチャネルに関連付けられるすべての信号を実質的に除去し、所望チャネルの信号を出力すべきである。これらの望ましくない信号には、影像、高調波、スプリアス、その他の望ましくない信号がある。

単一変換受信器と２重変換受信器の両方が、当技術分野において既知である。単一変換受信器では、ＲＦ信号は、所望の周波数範囲、すなわち中間周波数（ＩＦ）、または時にはベースバンドに直接ダウン・コンバーティングされる。２重変換受信器では、２つの周波数変換が使用される。一般に、選択チャネルは、周波数が固定周波数に上方シフトされ、次いで、その周波数から固定ＩＦ周波数に下方シフトされる。どちらの場合でも、この目的のためには、集積度が異なる様々な回路が既知である。しかし、そのような回路は、他のＲＦや多くの他の回路と同様に、とりわけ、チャネル選択のために少なくとも１つのフィルタ回路の周波数選択度を変更する方式を必要とする。

本発明の同調可能フィルタは、ビデオ・チューナなどのチューナにおいて使用されるのに理想的であり、したがって、好ましい実施形態が、そのようなチューナに関して開示される。しかし、同調可能フィルタと、その同調可能回路において使用可能な集積キャパシタ・バンクは、多くの他の応用分野において使用されることが可能であることを理解されたい。

Ｉ．同調可能受信器の設計
図２は、本発明の一実施形態による、例示的な同調可能受信器２００のブロック図である。同調可能受信器２００は、事前選択フィルタ２０２と、制御可能な利得を有しかつ関連出力電力モニタ・デバイスを有する第１低雑音増幅器（ＬＮＡ）２０４と、選択可能でデジタル同調可能な追跡フィルタバンク２０８と、第２ＬＮＡ２１０と、高調波と影像阻止ダウン・コンバーティング段２１２と、中間周波数（ＩＦ）トラップ２１４と、第１ＩＦ増幅器２１６と、ＩＦ帯域通過フィルタ（ＢＰＦ）２１８と、制御可能利得を有する第２ＩＦ増幅器２２０とを備える。さらに、同調可能受信器２２０は、シンセサイザ局部発振器（Ｌ．Ｏ．）と、コントローラ２２４と、メモリ２２６と、制御及びデータ・バス２２８とを備える。

より具体的には、事前選択フィルタ２０２の一実施形態の詳細が、図１１に示されている。その回路は、２つのオンチップ螺旋インダクタＬ０、Ｌ１、２つの固定キャパシタＣ０、Ｃ１、２つのＭＯＳＦＥＴスイッチＳＷ１、ＳＷ２、２状態（１ビット）デジタル同調可能キャパシタを含む。接地される外部インダクタが、「ｓｈｕｎｔ＿ｌ＿ｅｘｔ」と名称付けされたピンに接続される。制御ビット「ｄ」がハイのとき、回路は、高域通過フィルタとして作用し、ローのとき、ＵＨＦ帯停止フィルタ、または本質的に低域通過フィルタとして作用する

事前選択フィルタ２０２を使用する理由は、同調可能受信器２００の直線性を改善し、望ましくない信号阻止の特性を改善することである。具体的には、この段において特定の帯域を阻止することにより、第１ＬＮＡ２０４の入力において受信ＲＦ信号の電力レベルが大きく低下し、それにより、ＬＮＡ２０４と同調可能受信器２００の他の下流要素の直線性が改善される。同調可能受信器２００の望ましくない信号の阻止特性は、受信器の直線性に依存する。したがって、事前選択フィルタ２０２を使用することにより受信器の直線性を改善することによって、同調可能受信器２００望ましくない信号阻止特性も改善される。

事前選択フィルタ２０２の下流に、同調可能受信器２００の信号増幅器の第１段をとなる第１ＬＮＡ２０４がある。第１ＬＮＡ２０４とそれに付属する回路すなわち指向性カプラ２０５、電力監視デバイス２０６、制御及びデータ・バス２２８、コントローラ２２４、メモリ２２６は、第１ＬＮＡ２０４を、特定の直線仕様内で動作するように、維持するように構成される。具体的には、任意選択であり、かつ常には含まれなくてもよい電力監視デバイス２０６が、第１ＬＮＡ２０４の出力において受信ＲＦ信号の電力レベルに関係付けられる特性（たとえば、振幅）を有するパラメータ（たとえば、電圧）を生成することが可能である。第１ＬＡＮ２０４の出力のＲＦ信号の電力が所定の閾値以上であると電力監視信号が示すと、コントローラ２２４が判定する場合、コントローラ２２４は、電力レベルが所定の閾値より小さくなるように、第１ＬＮＡ２０４の利得を減少させる。再び、この特徴は、同調可能受信器２００の直線性を改善し、その結果、同調可能受信器２００の望ましくない信号阻止特性を改善する。

第１ＬＮＡ２０４の下流に、追跡フィルタのバンク２０８があり、これは、影像、高調波、スプリアス、その他の望ましくない信号の阻止（すなわち、抑制）を実現するために使用される。より具体的には、追跡フィルタのバンク２０８は、第１制御可能スイッチ２３８、複数の追跡フィルタ２４０、２４２、２４４、２４６、第２制御可能スイッチ２５０を備える。第１制御可能スイッチ２３８は、第１ＬＮＡ２０４の出力に結合された入力、複数の追跡フィルタ２４０、２４２、２４４、２４６にそれぞれ結合された複数の出力、制御可能入力を備える。この制御可能入力は、スイッチ入力とスイッチ出力のいずれかとの間の結合を制御する制御信号を制御及びデータ・バス２２８から受信する。第２制御可能スイッチ２５０は、追跡フィルタ２４０、２４２、２４４、２４６のそれぞれの出力に結合された複数の入力と第２ＬＮＡ２１０の入力に結合された出力とを有するとともに、スイッチ出力とスイッチ入力のいずれかとの間の結合を制御する制御信号を制御及びデータ・バス２２８から受信する制御可能入力を有している。

追跡フィルタ２４０、２４２、２４４、２４６は、それぞれ、チャネルの異なるサブバンドを通過させ、チャネルの残りの望ましくないサブバンドをほぼ阻止するように構成される。たとえば、追跡フィルタ２４０は、５０から１５０ＭＨｚに及ぶ周波数サブバンド内のチャネルを通過させるように構成され、追跡フィルタ２４２は、１５０から３５０ＭＨｚに及ぶ周波数サブバンド内のチャネルを通過させるように構成され、追跡フィルタ２４４は、３５０から６５０ＭＨｚに及ぶ周波数サブバンド内のチャネルを通過させるように構成され、追跡フィルタ２４６は、６５０から８７８ＭＨｚに及ぶ周波数サブバンド内のチャネルを通過させるように構成される。さらに、追跡フィルタ２４０、２２４、２４４、２４６のそれぞれは、対応する周波数サブバンド内にある特定のチャネルを最適に通過させ、一方、対応する影像信号、高調波、スプリアス信号、その他の望ましくない信号を阻止するように、デジタル式に同調可能とすることが可能である。たとえば、追跡フィルタ２４６は、７００ＭＨｚを中心とする６ＭＨｚ幅チャネルを最適に通過させる一方、６０７から６１３ＭＨｚの周波数内にある影像信号、６９７から７０３ＭＨｚの意図したチャネルの外部にある他の望ましくない信号をほぼ阻止するように、デジタル式に同調させることが可能である。さらに、望ましくない信号阻止を実施することによって、追跡フィルタは、受信器２００の直線性を改善するために、下流要素のＲＦ信号電力を低減するように作用する。いくつかの応用分野では、より多くまたはより少ない追跡フィルタを使用することが可能である。

メモリ２２６に記憶されている１つまたは複数のソフトウエア・モジュールの制御下にあるコントローラ２２４は、受信ＲＦ信号の経路において所望の追跡フィルタを選択的に結合させるように、制御及びデータ・バス２２８を介して第１制御可能スイッチ２３８と第２制御可能スイッチ２５０を制御する。さらに、メモリ２２６に記憶されている１つまたは複数のソフトウエア・モジュールの制御下にあるコントローラ２２４は、所望のチャネルの信号を最適に通過させる一方、影像信号、高調波、スプリアス、所望チャネルの外部にある他の望ましくない信号を阻止するように、制御及びデータ・バス２２８を介して選択追跡フィルタ２２４をデジタル式に同調させる。これは、本発明による特定の追跡フィルタ実施態様に関して、以下においてより詳細に議論される。

追跡フィルタ２０８のバンクの下流には、第２ＬＮＡ２１０によって提供される信号増幅の他の段がある。第２ＬＮＡは、前の追跡フィルタ段において生じる損失を補償するために、受信信号の電力レベルを増大させる。さらに、第２ＬＮＡ２１０は、後続のダウン・コンバーティング段において有用である差動ＲＦ信号にＲＦ信号をさらに変換する。

第２ＬＮＡ２１０の下流には、ダウン・コンバーティング段２１２があり、これは、受信ＲＦ信号を中間周波数（ＩＦ）信号に変換し、一方、影像、高調波、スプリアス、所望チャネルの外部にある他の望ましくない信号をさらに阻止する。ダウン・コンバーティング段２１２は、それぞれが第２ＬＮＡ２１０の差動出力に結合された一対の入力を有する６つのミキサを備える。６つのミキサは、Ｌ．Ｏ．の異なる位相をそれぞれ受信する入力をも有する。たとえば、ミキサ２５２は、ゼロ（０）度の相対位相で循環するＬ．Ｏ．信号を受信する入力を有し、ミキサ２５４は、−４５度の相対位相で循環するＬ．Ｏ．信号を受信する入力を有し、ミキサ２５６と２５８は、−９０度の相対位相で循環するＬ．Ｏ．信号を受信する入力を有し、ミキサ２６０は、−１３５度の相対位相で循環するＬ．Ｏ．信号を受信する入力を有し、ミキサ２６２は、−１８０度の相対位相で循環するＬ．Ｏ．信号を受信する入力を有する。ミキサ２５２、２５４、２５６の差動出力は、共に結合され、９０度位相シフタ２６４に加えられる。このシフタの差動出力は、加算デバイス２６６の第１入力に結合される。ミキサ２５８、２６０、２６２の差動出力は、共に結合されて、加算デバイス２６６の第２入力に加えられる。代替として、９０度位相シフタ２６４と加算デバイス２６６は、多相フィルタで置き換えることが可能である。

通常の従来の影像阻止ミキサでは、２つのミキサが使用され、両方とも、局部発振器周波数によって駆動されるが、互いに関して位相が９０度シフトしている。ミキサは、両方とも、互いに関して位相が９０度ずれている和周波数成分と差周波数成分の出力を生成する。次いで、ミキサ出力の一方は、９０度シフトされ、次いで、２つの出力は組み合わされる（共に加算される）。この段階において、９０度位相シフトの位置と方向の選択に依存するので、２つのミキサ出力（等しく、かつ互いに同相である）の和周波数成分は加算され、差周波数成分（等しく、かつ互いに１８０度位相がずれている）は減算され、または、２つのミキサ出力の差周波数成分は加算され、和周波数成分は減算され、それにより、それぞれ、和周波数または差周波数は所望通りに通過させられ、差周波数または和周波数は排除される（著しく減衰される）。

通常のミキサでは、信号は、正弦波によって乗算されるのではなく、方形波によって乗算される。これにより、所望の周波数バンドの高調波が生成され、その後の回路の直線性と範囲に対して負の影響を及ぼす。図２の影像阻止ミキサには、４つの追加のミキサが含まれ、それぞれ、図示されるように追加の位相シフトで動作する。追加のミキサは、影像阻止ミキサの出力からある高調波を排除して、そのような高調波によって生じる問題を回避する効果を有する。

ダウン・コンバーティング段２１２の下流に、ＩＦトラップ２１４があり、これは、ダウン・コンバーティング段２１２によって生成される望ましくない信号を除去し、ＩＦ信号のチャネルの数を低減し、かつ下流段の直線性を改善するようにＩＦ信号の電力レベルを下げるために設けられる。ＩＦトラップ２１４は、加算デバイス２６６の出力において差動信号の両端に結合される。ＩＦトラップ２１４は、加算デバイス２６６の出力において差動信号線の両端に結合された直列共振回路を備える。

ＩＦトラップ２１４の下流に、ダウン・コンバーティング段２１２において生じる信号損失と、後続ＩＦフィルタ段において生じる損失を補償するために、ＩＦ増幅器２１６によって提供されるＩＦ信号増幅器の第１段がある。ＩＦ増幅器２１６は、加算デバイス２６６の差動信号出力にそれぞれ結合される一対の差動信号入力を備える。ＩＦ増幅器２１６は、差動信号出力をも備える。

第１ＩＦ増幅器２１６の下流に、同調可能受信器２００についてチャネル選択ろ過を実施するＩＦ帯域通過フィルタ（ＢＰＦ）２１８がある。ＩＦＢＰＦ２１８は、選択チャネルの外部にある望ましくない信号を高度に阻止するように構成される。

ＩＦＢＰＦ２１８の下流に、ＩＦＢＰＦ２１８による信号ろ過において生じるＩＦ信号の損失を補償するために、第２ＩＦ増幅器２２０によって提供されるＩＦ信号増幅の第２段がある。ＩＦ増幅器２２０は、ＩＦＢＰＦ２１８の差動信号出力に結合された差動信号入力を含む。選択チャネルの出力ＩＦ信号は、ＩＦ増幅器２２０の差動信号出力において生成される。ＩＦ増幅器２２０は、ＩＦ増幅器２２０の利得を制御するために、制御及びデータ・バス２２８に結合された利得制御入力を備える。これにより、ＩＦ増幅器２２０の利得は、出力ＩＦ信号の電力レベルが調節されるように、制御されることが可能になる。

シンセサイザＬ．Ｏ．２２２は、ダウン・コンバーティング段２１２によって使用される適切な位相、ゼロ（０）、−４５、−９０、−１３５、−１８０度を有するＬ．Ｏ．を生成する。コントローラ２２４は、メモリ２２６に記憶されている１つまたは複数のソフトウエア・モジュールと外部コントローラの制御下にあり、選択チャネルに基づいて適切な周波数を生成するように、制御及びデータ・バス２２８によってシンセサイザＬ．Ｏ．を制御することができる。コントローラ２２４は、外部コントローラから命令を受信して、メモリ２２６に記憶されている１つまたは複数のソフトウエア・モジュールの制御下において、意図した動作を実施する。

動作時、コントローラ２２４は、同調可能受信器２００を、特定のチャネルを受信するように同調させる命令を外部コントローラから受信する。応答して、メモリ２２６に記憶されている１つまたは複数のソフトウエア・モジュールの制御下にあるコントローラ２２４は、チャネルの所望の帯域を選択するように、受信ＲＦ信号の経路において事前選択フィルタ２０２のスイッチを設定する命令を出す。やはり応答して、メモリ２２６に記憶されている１つまたは複数のソフトウエア・モジュールの制御下にあるコントローラ２２４は、受信ＲＦ信号の経路において適切な追跡フィルタ２４０、２４２、２４４、または２４６を結合する命令をスイッチ２３８、２５０に出す。さらに、メモリ２２６に記憶されている１つまたは複数のソフトウエア・モジュールの制御下にあるコントローラ２２４は、選択チャネルの通過を最適化する一方、影像と他の望ましくない信号をほぼ阻止するように、選択追跡フィルタをデジタル式に同調させる。外部コントローラから受信されたチャネル選択コマンドにやはり応答して、メモリ２２６に記憶されている１つまたは複数のソフトウエア・モジュールの制御下にあるコントローラ２２４は、選択チャネルについて適切な周波数と位相を有するＬ．Ｏ．信号を生成する命令をシンセサイザＬ．Ｏ．２２２に出す。

さらに、コントローラ２２４は、第１ＬＮＡ２０４と第２ＩＦ増幅器２２０の利得を調整するコマンドを外部コントローラから受信することも可能である。たとえば、電力監視デバイス２０６の出力は、直接、またはコントローラ２２４と制御及びデータ・バス２２８を介して、外部コントローラに提供される。電力監視デバイス２０６の出力が、第１ＬＮＡ２０４の出力におけるＲＦ信号の電力レベルが所定の閾値以上にあることを示す場合、外部コントローラは、第１ＬＮＡ２０４の利得を下げるコマンドをコントローラ２２４に送信する。応答して、メモリ２２６に記憶されている１つまたは複数のソフトウエア・モジュールの制御下にあるコントローラ２２４は、第１ＬＮＡ２０４の出力におけるＲＦ信号の電力レベルが、所定の閾値より小さくなるように、利得を下げる命令を制御及びデータ・バス２２８を介して第１ＬＮＡ２０４に出す。

同様に、ＩＦ出力信号の電力レベルが仕様内にないと外部コントローラが見ると、外部コントローラは、第２ＩＦ増幅器２２０の利得を調整するコマンドをコントローラ２２４に出す。応答して、メモリ２２６に記憶されている１つまたは複数のソフトウエア・モジュールの制御下にあるコントローラ２２４は、出力ＩＦ信号の電力レベルが仕様内にあるように、利得を調整する命令を制御及びデータ・バス２２８を介して第２ＩＦ増幅器２０４に出す。

II．追跡フィルタの設計
図３は、本発明の他の実施形態による、例示的な追跡フィルタ３００の概略図を示す。追跡フィルタ３００は、同調可能受信器２００の追跡フィルタ２４０、２４２、２４４、２４６のいずれか１つとして使用することができる追跡フィルタの一例である。例示的な追跡フィルタ３００は、フィルタの１共振器バージョンである。これは、フィルタ３００の入力端子と出力端子との間にインダクタＬseriesと直列に接続されたキャパシタＣseriesを備える。追跡フィルタ３００は、直列キャパシタＣseriesとインダクタＬseriesの両方と並列に接続されたキャパシタＣparallelをさらに備える。さらに、追跡フィルタ３００は、入力と接地端子との間に接続された第１シャント・キャパシタＣshunt1、および出力と接地端子との間に接続された第２シャント・キャパシタＣshunt2を備える。

直列キャパシタＣseriesと並列キャパシタＣparallelの両方とも可変である。すなわち、それらのキャパシタンスは選択することができる。以下においてより詳細に議論されるように、直列キャパシタと並列キャパシタは、それぞれ、キャパシタの所望のキャパシタンスを設定するために、切替えキャパシタ・アレイを使用する。直列キャパシタＣseriesは、通過帯域、すなわち選択されたチャネルの周波数応答を設定するために使用される。慣例的には、通過帯域について、挿入損失を最小限に抑え、かつ追跡フィルタの戻り損失を最大にすることが望ましい。並列キャパシタＣparallelは、影像帯域の周波数応答を設定する。慣例的には、影像帯域について追跡フィルタの挿入損失を最大にすることが望ましい。

図４は、本発明の他の実施形態による例示的な追跡フィルタ４００の概略図を示す。追跡フィルタ４００は、追跡フィルタ３００と同様であるが、フィルタ４００は、第１の共振器の鏡像であり、かつＣshunt2を共有する追加の共振器を含む点が異なる。より具体的には、追跡フィルタ４００は、入力と中間ノードとの間において第１直列インダクタＬseriesと直列に接続された第１直列キャパシタＣseriesを備える。追跡フィルタ４００は、入力と中間ノードとの間に接続された、すなわち第１直列キャパシタＣseriesと第１直列インダクタＬseriesに並列である第１並列キャパシタＣparallelをさらに備える。

さらに、追跡フィルタ４００は、中間ノードと出力との間において第２直列キャパシタＣseriesと直列に接続された第２直列インダクタＬseriesをさらに備える。また、追跡フィルタ４００は、中間ノードと出力との間に接続された、すなわち第２直列キャパシタＣseriesと第２直列インダクタＬseriesに並列である第２並列キャパシタＣparallelを備える。さらに、追跡フィルタ４００は、入力と接地端子との間に接続された入力シャント・キャパシタＣshunt1、中間ノードと接地端子との間に接続された中間シャント・キャパシタＣshunt2、出力と接地端子との間に接続された出力シャント・キャパシタＣshunt1を備える。

追跡フィルタ３００と同様に、第１、第２直列キャパシタＣseriesと第１、第２並列キャパシタＣparallelは可変である。すなわち、それらのキャパシタンスは選択することができる。以下においてより詳細に議論されるように、直列キャパシタと並列キャパシタは、それぞれ、キャパシタの所望のキャパシタンスを設定するために、切替えキャパシタ・アレイを使用する。第１、第２直列キャパシタＣseriesは、通過帯域、すなわち選択チャネルの周波数応答を設定するために使用される。慣例的には、通過帯域について、追跡フィルタの挿入損失を最小限に抑え、かつ戻り損失を最大にすることが望ましい。並列キャパシタＣparallelは、影像帯域の周波数応答を設定する。慣例的には、影像帯域について、追跡フィルタの挿入損失を最大にすることが望ましい。

図５は、本発明の他の実施形態による例示的な切替えキャパシタ・アレイ（ＣＳＡ）５００の概略図を示す。上記で議論されたように、ＣＳＡ５００は、追跡フィルタ３００、４００の直列キャパシタと並列キャパシタとして使用することができる。例示的な切替えキャパシタ・アレイ５００は、６ビット２進加重ＣＳＡである。したがって、ＣＳＡ５００は、互いに平列で、かつ共通ノードＡとＢにわたって結合された６つの選択可能キャパシタ・バンク５０２−０から５０２−５を備える。選択可能キャパシタ・バンク５０２−０から５０２−５は、それぞれ、選択線Ｄ０−５によって選択可能である。

キャパシタ・バンクのそれぞれはノードＡからノードＢまで延びる直列経路を備える。その経路には、第１キャパシタ、電界効果トランジスタ（ＦＥＴ）Ｑなどの切替え装置、第２キャパシタを含む。たとえば、キャパシタ・バンク５０２−０の直列経路は、第１キャパシタＣ、ＦＥＴＱのチャネル、第２キャパシタＣを備える。キャパシタ・バンク５０２−１の直列経路は、第１キャパシタ２Ｃ、ＦＥＴＱのチャネル、第２キャパシタ２Ｃを備える。キャパシタ・バンク５０２−２の直列経路は、第１キャパシタ４Ｃ、ＦＥＴＱのチャネル、第２キャパシタ４Ｃを備える。キャパシタ・バンク５０２−３の直列経路は、第１キャパシタ８Ｃ、ＦＥＴＱのチャネル、第２キャパシタ８Ｃを備える。キャパシタ・バンク５０２−４の直列経路は、第１キャパシタ１６Ｃ、ＦＥＴＱのチャネル、第２キャパシタ１６Ｃを備える。キャパシタ・バンク５０２−５の直列経路は、第１キャパシタ３２Ｃ、ＦＥＴＱのチャネル、第２キャパシタ３２Ｃを備える。５０２−０から５０２−５のキャパシタ・バンクのＦＥＴのゲートは、それぞれ、抵抗Ｒを介して選択線Ｄ０−５に結合される。キャパシタ・バンク５０２−０、５０２−５のＦＥＴのソースとドレインは、それぞれ、抵抗ＲとインバータＩを介して選択線Ｄ０−５に結合される。

動作時、所望のキャパシタ・バンクが選択されるとき、対応する選択線上の信号は、論理ハイ状態（たとえば、＋３ボルト）に駆動される。したがって、ＦＥＴのゲートの電圧も、ほぼ論理ハイレベルにある。対応するインバータＩは、論理ハイ状態に駆動された対応する選択線に応答して、論理ロー状態（たとえば、０ボルト）を生成する。この結果、論理ロー電圧（たとえば、０ボルト）が、対応するＦＥＴのドレインとソースに存在する。ＦＥＴのドレインとソースの低論理電圧（たとえば、０ボルト）およびＦＥＴのゲートの高論理電圧（たとえば、＋３ボルト）により、ＦＥＴは低インピーダンス・モードになり、それにより、ノードＡとＢとの間において第１キャパシタと第２キャパシタが直列に電気接続され、その結果、対応するキャパシタ・バンクが利用可能になる。

望ましいキャパシタ・バンクが選択解除されるとき、対応する選択線上の信号は、論理ロー状態（たとえば、＋０ボルト）に駆動される。したがって、ＦＥＴのゲートの電圧も、ほぼ論理ローレベルにある。対応するインバータＩは、論理ロー状態に駆動された対応する選択線に応答して、論理ハイ状態（たとえば、＋３ボルト）を生成する。この結果、論理ハイ電圧（たとえば、＋３ボルト）が、対応するＦＥＴのドレインとソースに存在する。ＦＥＴのドレインとソースの高論理電圧（たとえば、＋３ボルト）およびＦＥＴのゲートの低論理電圧（たとえば、０ボルト）により、ＦＥＴは高インピーダンスと低キャパシタンスになり、それにより、ノードＡとＢとの間において直列の第１キャパシタと第２キャパシタが電気絶縁され、その結果、対応するキャパシタ・バンクが不能になる。

例示的なＣＳＡ５００のキャパシタ・バンク５０２−０から５０２−５は、選択可能２進加重キャパシタンスを提供する。たとえば、キャパシタ・バンク５０２−０は、選択されると、ノードＡとＢとの間において約１／２Ｃの実効キャパシタンスを提供し、キャパシタ・バンク５０２−１は、選択されると、ノードＡとＢとの間において約Ｃの実効キャパシタンスを提供し、キャパシタ・バンク５０２−２は、選択されると、ノードＡとＢとの間において約２Ｃの実効キャパシタンスを提供し、キャパシタ・バンク５０２−３は、選択されると、ノードＡとＢとの間において約４Ｃの実効キャパシタンスを提供し、キャパシタ・バンク５０２−４は、選択されると、ノードＡとＢとの間において約８Ｃの実効キャパシタンスを提供し、キャパシタ・バンク５０２−５は、選択されると、ノードＡとＢとの間において約１６Ｃの実効キャパシタンスを提供する。したがって、ＣＤＡ５００によって提供される全キャパシタンスは、選択されるキャパシタ・バンク５０２−０から５０２−５の固有の組合わせに依存する。

III．追跡フィルタを較正し、同調する方法
同調可能受信器２００の設計に関してセクションＩにおいて議論されたように、追跡フィルタは、最小挿入損失で所望のチャネルの信号を通過させ、かつ最大挿入損失で影像帯域の信号を阻止するために、使用される。さらに、追跡フィルタが、複数のチャネルで作成されたサブバンドをカバーするので、追跡フィルタは、所望のチャネルについて、挿入損失を最小限に抑え、かつ戻り損失を最大にし、また影像帯域について、挿入損失を最大にするように、電気的に同調可能である。追跡フィルタの設計に関してセクションIIにおいて議論されたように、ＣＳＡは、選択チャネル帯域と影像帯域について所望の周波数応答を達成するように、直列キャパシタンスと並列キャパシタンスのキャパシタンスを電気的に調整するために、追跡フィルタ内において使用される。以下は、これらの目的を達成するために、追跡フィルタを較正し、同調する固有の方法を記述する。

図６は、本発明の他の実施形態による、追跡フィルタを較正する例示的な方法６００の流れ図を示す。方法６００によれば、対応するサブバンドの最低周波数チャネルにおいて、追跡フィルタの通過帯域と影像帯域の周波数応答が測定される（ブロック６０２）。次いで、追跡フィルタの並列キャパシタと直列キャパシタに対応する選択線上のコードは、追跡フィルタの通過帯域と影像帯域について所望の仕様を提供するために、フィルタを最適化するように調整される（ブロック６０４）。たとえば、そのようなコードは、それぞれ、５７０ＭＨｚを中心とする最低周波数チャネルに対して、２進２７と２進６３にする（図１０参照）。好ましい実施形態では、公称コードまたは最も可能性のあるコードが決定され、そのＩＣの最適コードと公称コードとの差は、追跡フィルタの同調時にコントローラ２２４によって使用されるために、同調可能受信器２００のメモリ２２６に書き込まれる（ブロック６０６）。

最低周波数チャネルに対応するコードが決定された後、対応するサブバンドの最高周波数チャネルに対して、追跡フィルタの通過帯域と影像帯域の周波数応答が測定される（ブロック６０８）。次いで、追跡フィルタの並列キャパシタと直列キャパシタに対応する選択線上のコードは、追跡フィルタの通過帯域と影像帯域について所望の仕様を与えるために、フィルタを最適化するように調整される（ブロック６１０）。たとえば、そのようなコードは、８２０ＭＨｚを中心とする最高周波数チャンネルについて、それぞれ、２進４と２進１とする（図１０参照）。そのようなコードが決定された後、好ましい実施形態では、そのＩＣの最適コードと公称コードとの差は、追跡フィルタの同調時にコントローラ２２４によって使用されるために、同調可能受信器２００のメモリ２２６に書き込まれる（ブロック６１２）。

図７は、本発明の他の実施形態による追跡フィルタを同調する例示的な方法７００の流れ図を示す。方法７００によれば、コントローラ２２４は、受信器を選択チャネルに同調するコマンドを外部コントローラから受信する（ブロック７０２）。次いで、コントローラ２２４は、どの追跡フィルタ２４０、２４２、２４４、または２４６が選択されたチャネルをカバーするかを決定し、受信ＲＦ信号の経路において選択追跡フィルタを結合するように、スイッチ２３８と２５０に命令する（ブロック７０４）。次いで、コントローラ２２４は、対応する追跡フィルタの並列キャパシタに対してコードを決定するために、適切な（可能であれば非線形の）補間を実施する。

次いで、コントローラ２２４は、対応する追跡フィルタの直列キャパシタのコードを決定するために、他の所定の（可能であれば非線形）補間を実施する（ブロック７０８）。コントローラ２２４が並列キャパシタと直列キャパシタについてコードを決定した後、コントローラ２２４は、制御及びデータ・バス２２８を介して、対応する追跡フィルタにコードを送信する（ブロック７１０）。

図８は、本発明の他の実施形態による追跡フィルタを較正する例示的な方法８００の流れ図を示す。方法８００によれば、追跡フィルタの通過帯域と影像帯域の周波数応答の測定が、選択チャネルにおいて行われる（ブロック８０２）。次いで、直列キャパシタと並列キャパシタの選択線上のコードは、選択チャネルの追跡フィルタの通過帯域と影像帯域について所望の周波数応答を達成するように調整される（ブロック８０４）。次いで、コードは、対応する追跡フィルタの同調においてコントローラ２２４によって使用されるために、ルックアップ表構造などにおいてメモリ２２６に書き込まれる（ブロック８０６）。この時点において、対応する追跡フィルタによって網羅されるすべてのチャネルのコードが決定されたかが判定される（ブロック８０８）。決定されていない場合、選択チャネルは、コードがすでに決定されているチャネルに変更され（ブロック８１０）、方法８００は、ブロック８０２に戻る。そうでない場合、追跡フィルタを較正する方法８００は、終了する。

図９は、本発明の他の実施形態による、追跡フィルタを同調する例示的な方法の流れ図を示す。方法９００によれば、コントローラ２２４は、受信器を選択チャネルに同調するコマンドを外部コントローラから受信する（ブロック９０２）。次いで、コントローラ２２４は、どの追跡フィルタ２４０、２４２、２４４、または２４６が選択チャネルを網羅するかを決定し、受信ＲＦ信号の経路においてその追跡フィルタを結合するようにスイッチ２３８、２５０に命令する（ブロック９０４）。次いで、コントローラ２２４は、メモリ２２６に記憶されている表型データ構造（図１０参照）においてルックアップを実行し、並列キャパシタと直列キャパシタについて対応するコードを読み取る（ブロック９０６）。図１０を参照すると、たとえば、選択チャネルが７６０ＭＨｚを中心とする場合、コントローラ２２４は、並列キャパシタについて２進コード１０、直列キャパシタについて２進コード６など、そのチャネルに関連付けられた２進コードを単に読み取る。コードが読み取られた後、コントローラ２２４は、制御及びデータ・バス２２８を介して、コードを追跡フィルタに送信する（ブロック９０８）。

ここで図１２を参照すると、本発明の代替実施形態を見ることが可能である。この実施形態は、図２の実施形態とほぼ同一であるが、低雑音増幅器２１０の出力が、ベースバンドに直接変換される点が異なる。ベースバンドへの変換のために、懸念される影像周波数は存在せず、したがって、簡単なＩ−Ｑ復調器または変換器を使用することができる。ミキサ２７２、２７４に対する基準が、バス２２８を経て制御されるシンセサイザ２７０によって駆動される局部発振器２７６によって提供され、２つのミキサ２７２、２７４は、同相と直角位相の出力を提供するように、互いに位相が９０度ずれている局部発振器によって駆動される。これらの出力は、増幅器２７８、２８０によって増幅され、可変利得増幅器２８６、２８８を経てＩとＱの出力を提供するように、低域通過フィルタ２８２、２８４によってろ過される。代替として、ミキサ２７２、２７４は、図２の実施形態に関して示された一般的なタイプの高調波阻止ミキサとすることが可能である。

他の実施形態が、図１３に示されている。この実施形態は、図１２の実施形態と非常に類似しているが、ベースバンド信号がデジタル出力として提供される。したがって、この実施形態では、可変利得増幅器２８６、２８８の出力は、１ビット・シグマ・デルタ・コンバータまたは変調器２９０、２９２に提供され、それぞれ、ＬＶＤＳインタフェース２９４、２９６によって低電圧差動信号に変換される。この実施形態では、シグマ−デルタ変調器は、自動利得制御信号を可変利得増幅器２８６、２８８に提供する。局部発振器２９６は、低電圧デジタル信号出力の時間基準をも提供する。代替として、シグマ−デルタ変換器２９０、２９２の代わりに、例としてパイプライン・アナログ・デジタル変換器など、他のアナログ・デジタル変換技法を使用することが可能である。

同調可能フィルタは、一般に、たとえば表面実装された、および／またはプリント回路板の上にプリントされた、すべての個別のインダクタを使用することが可能である。したがって、そのようなフィルタの同調は、デジタル制御下において切替え可能な集積キャパシタ・バンクを使用することによって実施できる。図１４は、そのような集積回路のブロック図である。ｍ＋１のキャパシタ・バンクＣＳＡ０からＣＳＡｍは、それぞれ、図５によるものとすることができ、各バンクは、２進数列のｎ＋１のキャパシタンスを有し、ｍ＋１のキャパシタ・バンク出力Ａ０、Ｂ０からＡｍ、Ｂｍのそれぞれの１つに個々に切替え可能である。制御は、制御ワードがシリアルにロードされる、単にシフト・レジスタとすることが可能であり、各ビットが、それぞれのキャパシタ・スイッチを制御する。制御は、例として、コントローラとメモリが含まれる図２、１２、１３の制御など、他の形態を取ることも可能である。ピン・カウントを低減するために、コントローラへの直列インタフェースが、依然として並列インタフェースより好ましいが、コントローラとメモリにより、較正データや制御ワードの記憶が可能になり、それにより、コントローラは、複数の所定の制御ワードのいずれかを受信し、各制御ワードとそれぞれの較正データに応答してキャパシタのスイッチを制御することが可能である。

キャパシタ・バンクＣＳＡ０からＣＳＡｍは、他の形態を取ることも可能である。例として、図５と１４の両方を参照すると、各キャパシタ・バンクは、２進数列のｎ＋１のキャパシタンス値からなることが可能であり、各キャパシタンス値は、ＭＯＳスイッチと直列の単一キャパシタを備え、各バンクの各直列組合わせは、それぞれのＡ線とＢ線に結合される。さらに、この一般的な種類のデジタル・プログラム可能集積キャパシタ・バンクを使用することができるいくつかの回路では、キャパシタの少なくともいくつかは、通常は接地回路である共通リードを有する。その結果、少なくともいくつか、おそらくは半数のキャパシタ・バンクは、共通リードＡまたはＢを有することになる。

本発明のデジタル同調可能フィルタの集積レベルは、所望通りに変更することが可能である。例として、インダクタの１つまたは複数は、表面実装インダクタとすることが可能であり、デジタル同調可能フィルタ回路の残りは、単一集積回路において、またはその一部として組み込まれる。同様に、図５の切替えキャパシタ・アレイのキャパシタは、個々に、または並列で回路において切替え可能であり、直列のキャパシタを切り替える切替えキャパシタ・アレイも使用できる。デジタル同調フィルタのインダクタの１つまたは複数を、ＬＧＡ（ランド格子アレイ）パッケージ上の印刷インダクタとして実装することが可能であり、他の１つまたは複数のインダクタはチップ上に実装され、それにより、デジタル同調可能フィルタ全体は、単独で、またはより大きな集積回路の一部として、単一プラスチック・パッケージとして提供される。同様に、インダクタの１つまたは複数を、プリント回路板上の印刷インダクタとすることが可能であり、インダクタの１つまたは複数を、プリント回路板に装着された表面実装インダクタとすることが可能であり、デジタル同調可能フィルタ回路の残りは、単一集積回路に組み込まれる。

以上の明細書において、本発明は、特定の実施形態に関して記述された。しかし、本発明のより広範な精神と範囲から逸脱せずに、様々な修正や変更が可能であることが明らかになるであろう。したがって、明細書と図面は、限定としてではなく、例示として見なされるべきである。

例示的な従来の技術の同調可能受信器のブロック図である。本発明の一実施形態による、例示的な同調可能受信器のブロック図である。本発明の他の実施形態による、例示的な追跡フィルタの概略図である。本発明の他の実施形態による、例示的な追跡フィルタの概略図である。本発明の他の実施形態による、例示的な切替えキャパシタ・アレイ（ＣＳＡ）の概略図である。本発明の他の実施形態による、追跡フィルタを較正する例示的な方法の流れ図である。本発明の他の実施形態による、追跡フィルタを同調する例示的な方法の流れ図である。本発明の他の実施形態による、追跡フィルタを較正する例示的な方法の流れ図である。本発明の他の実施形態による、追跡フィルタを同調する例示的な方法の流れ図である。追跡フィルタによって網羅される選択チャネルに対応する追跡フィルタの並列キャパシタと直列キャパシタについて、例示的な２進コードを示す表である。事前選択フィルタ２０２の一実施形態の回路図である。ベースバンド出力を有する本発明の一実施形態による例示的な同調可能受信器のブロック図である。ベースバンド・デジタル出力を有する本発明の一実施形態による例示的な同調可能受信器のブロック図である。複数のデジタル・プログラム可能キャパシタ・バンク、およびしたがって制御を備える集積回路のブロック図である。

符号の説明

２００同調可能受信器、２０２事前選択フィルタ、２０４第１低雑音増幅器（ＬＮＡ）、２０５指向性カプラ、２０６出力電力監視デバイス、２０８選択可能およびデジタル同調可能追跡フィルタのバンク、２１０第２ＬＮＡ、２１２高調波と影像阻止ダウン・コンバーティング段、２１４中間周波数（ＩＦ）トラップ、２１６第１ＩＦ増幅器、２１８ＩＦ帯域通過フィルタ（ＢＰＦ）、２２０第２ＩＦ増幅器、２２２シンセサイザＬ．Ｏ．（局部発振器）、２２４コントローラ、２２６メモリ、２２８制御及びデータ・バス、２３８第１制御可能スイッチ、２４０、２４２、２４４、２４６追跡フィルタ、２５０第２制御可能スイッチ、２５２、２５４、２５６、２５８、２６０、２６２ミキサ、２６４９０度位相シフタ、２６６加算デバイス、２７０シンセサイザ、２７２、２７４ミキサ、２７６局部発振器、２７８、２８０増幅器、２８２、２８４低域通過フィルタ、２８６、２８８可変利得増幅器、２９０、２９２１ビットシグマ−デルタ変換器または復調器、２９４、２９６ＬＶＤＳインタフェース

Claims

フィルタ回路における所定のタイプの少なくとも１つの受動回路要素の値によって決定される周波数応答を有するフィルタ回路と、
前記所定のタイプの複数の回路要素と、
前記フィルタ回路の前記周波数応答を変化させるために、それぞれの回路要素を前記フィルタ回路に切り替えるようにそれぞれの回路要素にそれぞれが関連付けられる複数のスイッチと、
前記複数のスイッチを制御するために、デジタル入力信号に応答するデジタル・インタフェースとを備え、
前記所定のタイプの前記複数の回路要素、前記複数のスイッチ、前記デジタル・インタフェースが、単一集積回路に組み込まれるよう改善した同調可能受信器。
前記デジタル・インタフェースが、前記複数の回路要素のいずれかを個々に、互いに並列に、または直列に前記フィルタ回路に結合することが可能である請求項１に記載のデジタル同調可能フィルタ。
前記複数の回路要素の前記値が、２進数列にある請求項２に記載のデジタル同調可能フィルタ。
前記回路要素が、キャパシタンスである請求項３に記載のデジタル同調可能フィルタ。
前記デジタル・インタフェースが、前記デジタル入力信号をスイッチ制御信号に変換するために、前記デジタル入力信号に応答する変換回路を含む請求項１に記載のデジタル同調可能フィルタ。
前記デジタル・インタフェースが、デジタル同調可能フィルタの所定の較正に従って、前記デジタル入力信号をスイッチ制御信号に変換するために、前記デジタル入力信号に応答する変換回路を含む請求項１に記載のデジタル同調可能フィルタ。
前記フィルタ回路が、少なくとも１つの共振器からなる請求項１に記載のデジタル同調可能フィルタ。
前記共振器が、インダクタ−キャパシタンス・ネットワークからなる請求項７に記載のデジタル同調可能フィルタ。
前記回路要素が、キャパシタンスである請求項８に記載のデジタル同調可能フィルタ。
前記複数の回路要素の前記値が、２進数列にある請求項９に記載のデジタル同調可能フィルタ。
デジタル同調可能フィルタ回路が、１つまたは複数のインダクタを含めて、前記単一集積回路に組み込まれる請求項８に記載のデジタル同調可能フィルタ。
前記インダクタの１つまたは複数が、プリント回路板にプリントされたインダクタである請求項８に記載のデジタル同調可能フィルタ。
前記プリント回路板が、ランド格子アレイ（ＬＧＡ）である請求項１２に記載のデジタル同調可能フィルタ。
前記インダクタの１つまたは複数が、表面実装インダクタであり、デジタル同調可能フィルタ回路の残りが、前記単一集積回路に組み込まれる請求項８に記載のデジタル同調可能フィルタ。
前記インダクタの１つまたは複数が、プリント回路板上の印刷インダクタであり、前記インダクタの１つまたは複数が、前記プリント回路板に装着された表面実装インダクタであり、デジタル同調可能フィルタ回路の残りが、前記単一集積回路に組み込まれる請求項８に記載のデジタル同調可能フィルタ。
前記プリント回路板が、ランド格子アレイ（ＬＧＡ）である請求項１５に記載のデジタル同調可能フィルタ。
フィルタ回路の少なくとも１つのキャパシタンス要素の値によって周波数応答が決定されるインダクタ−キャパシタンス・ネットワークを有するフィルタ回路と、
複数の容量要素と、
前記フィルタ回路の前記周波数応答を変化させるために、それぞれの容量要素を前記フィルタ回路に切り替えるようにそれぞれの容量要素にそれぞれが関連付けられる複数のスイッチと、
前記複数のスイッチを制御するために、デジタル入力信号に応答するデジタル・インタフェースとを備え、
前記フィルタ回路、所定のタイプの前記複数の容量要素、前記複数のスイッチ、前記デジタル・インタフェースが、単一集積回路に組み込まれる、デジタル同調可能フィルタ。
前記デジタル・インタフェースが、前記複数の容量要素のいずれかを個々に、互いに並列に、または互いに直列に、前記フィルタ回路に結合された請求項１７に記載のデジタル同調可能フィルタ。
前記複数の容量要素の前記値が、２進数列にある請求項１８に記載のデジタル同調可能フィルタ。
前記デジタル・インタフェースが、前記デジタル入力信号をスイッチ制御信号に変換するために、前記デジタル入力信号に応答する変換回路を含む請求項１７に記載のデジタル同調可能フィルタ。
前記デジタル・インタフェースが、デジタル同調可能フィルタの所定の較正に従って、前記デジタル入力信号をスイッチ制御信号に変換するために、前記デジタル入力信号に応答する変換回路を含む請求項１７に記載のデジタル同調可能フィルタ。
インダクタンスが、プリント回路板上に１つまたは複数の印刷インダクタを備える請求項１７に記載のデジタル同調可能フィルタ。
インダクタンスが、プリント回路板上の１つまたは複数のプリントされたインダクタ、前記プリント回路板に装着された１つまたは複数の表面実装インダクタを備える請求項１７に記載のデジタル同調可能フィルタ。
前記プリント回路板が、ランド格子アレイ（ＬＧＡ）である請求項２３に記載のデジタル同調可能フィルタ。
受信器において使用されるデジタル同調可能フィルタを較正する方法であって、
前記デジタル同調可能フィルタに関連付けられる複数のデジタル制御コードを調整すること、
様々なデジタル制御コードについて前記デジタル同調可能フィルタの周波数応答を測定すること、
第２セットのデジタル・コードによって前記デジタル同調可能フィルタの前記周波数応答を特徴付けること、
前記第２セットのコードをメモリに記憶することを含む方法。
前記周波数応答が、所望の信号に関連付けられる周波数を通過させる通過帯域、望ましくない信号に関連付けられる周波数を減衰させる阻止帯域からなる請求項２５に記載のデジタル同調可能フィルタを較正する方法。
前記阻止帯域が、前記所望の信号の影像信号に関連付けられる周波数を減衰させる請求項２６に記載のデジタル同調可能フィルタを較正する方法。
前記デジタル同調可能フィルタが、１つまたは複数のデジタル同調可能フィルタ共振器を備える請求項２６に記載のデジタル同調可能フィルタを較正する方法。
前記デジタル同調可能フィルタが、１つまたは複数のデジタル同調可能フィルタＬＣネットワークを備える請求項２８に記載のデジタル同調可能フィルタを較正する方法。
前記デジタル同調可能フィルタＬＣネットワークが、モノリシック集積回路上に実装される請求項２９に記載のデジタル同調可能フィルタを較正する方法。
前記デジタル同調可能フィルタＬＣネットワークが、固定値インダクタとディジタル的に制御されたキャパシタのネットワークを備える請求項２９に記載のデジタル同調可能フィルタを較正する方法。
固定値インダクタとディジタル的に制御されたキャパシタの前記ネットワークが、モノリシック集積回路上に実装される請求項３１に記載のデジタル同調可能フィルタを較正する方法。
固定値インダクタとデジタル的に制御されたキャパシタの前記ネットワークが、モノリシック集積回路上に実装されるディジタル的に制御されたキャパシタと、前記モノリシック集積回路の外にあるインダクタを備える請求項３１に記載のデジタル同調可能フィルタを較正する方法。
前記第２セットのコードが、前記デジタル同調可能フィルタが配置される集積回路のメモリに記憶される請求項２５に記載のデジタル同調可能フィルタを較正する方法。
前記第２セットのコードのそれぞれが、様々なデジタル制御コードのそれぞれの１つによってアクセスされる請求項３４に記載のデジタル同調可能フィルタを較正する方法。
各キャパシタ・バンクが、２進数列のキャパシタンスを有する複数のキャパシタを有する複数のキャパシタ・バンクと、
各キャパシタ・バンクに結合され、それぞれが、並列のそれぞれのキャパシタ・バンクのキャパシタの１つまたは２つ以上を他の回路に切り替えるように制御可能である複数のスイッチと、
制御情報を受信し、それに応答して前記複数のスイッチを制御するために結合された制御回路と
を有する、デジタル同調可能回路における使用のたに改良された集積回路。
前記スイッチが、ＦＥＴスイッチである請求項３６に記載の集積回路。
制御が、スイッチ制御ワードを順次受信して記憶し、前記制御ワードのそれぞれのビットによって各スイッチを制御するために結合されたシフト・レジスタを備える請求項３６に記載の集積回路。
制御が、コントローラおよびメモリを備える請求項３６に記載の集積回路。
前記コントローラが、スイッチ制御ワードを受信して、前記スイッチ制御ワードに応答して各スイッチを制御するように結合され、前記メモリが、前記コントローラによって受信されたスイッチ制御ワードを記憶するために、前記コントローラに結合される請求項３９に記載の集積回路。
制御が、スイッチ制御ワードを順次受信するように結合される請求項４０に記載の集積回路。
前記コントローラが、較正情報を受信して、前記較正情報を前記メモリに記憶するために結合され、前記コントローラが、また、それぞれが、他の回路に切り替えられるキャパシタンス値のそれぞれのセットに関連付けられる複数の所定の制御ワードのいずれかを受信して、受信された各所定の制御ワードに関連付けられた前記キャパシタンス値を得るように前記スイッチを制御するために、メモリに記憶されている前記較正情報を使用するように結合される請求項３９に記載の集積回路。
制御が、スイッチ制御ワードをシリアルで受信するように結合される請求項４２に記載の集積回路。