JP4175659B2 - ドライバモノリシック型液晶パネルの駆動回路およびそれを備えた液晶表示装置 - Google Patents

Description

本発明は、データ信号線の駆動回路等が表示部と一体的に同一基板上に形成された液晶パネルすなわちドライバモノリシック型の液晶パネルの駆動回路およびそのような駆動回路を備えた液晶表示装置に関するものであり、特に、異なるサイズの複数のドライバモノリシック型液晶パネルを有する液晶表示装置およびその駆動回路に関する。

近年、折りたたみ式の携帯電話機のように複数の液晶パネルを備える液晶表示装置が提供されている。図１５は、２個の液晶パネルを備える従来の液晶表示装置の概略構成図である。図１５に示すように、この液晶表示装置は、第１の液晶パネル駆動回路７１０と、第２の液晶パネル駆動回路７２０とを備えている。第１の液晶パネル駆動回路７１０には、第１の画像メモリ７１と第１の相展開部７３とが含まれ、第２の液晶パネル駆動回路７２０には、第２の画像メモリ７２と第２の相展開部７４とが含まれている。第１の画像メモリ７１および第２の画像メモリ７２には、表示すべき画像を表す画像データが外部のＣＰＵ８００から書き込まれる。すなわち、当該ＣＰＵ８００は、表示すべき画像を表す画像データを、当該画像が表示されるべき液晶パネルに応じて、第１の画像メモリ７１もしくは第２の画像メモリ７２に格納する。第１の相展開部７３は、第１の画像メモリ７１に格納されている画像データをデジタル画像信号として読み出し、そのデジタル画像信号に後述する相展開処理を施す。さらに、その相展開処理によって生成されたデジタル画像信号にＤ／Ａ変換処理等が施されることによりアナログ画像信号が生成され、そのアナログ画像信号が第１の液晶パネル６１０に供給される。第２の相展開部７４は、第２の画像メモリ７２に格納されている画像データをデジタル画像信号として読み出し、そのデジタル画像信号に相展開処理を施す。さらに、その相展開処理によって生成されたデジタル画像信号にＤ／Ａ変換処理等が施されることによりアナログ画像信号が生成され、そのアナログ画像信号が第２の液晶パネル６２０に供給される。

ここで、相展開処理とは、周波数の高い画像信号の表す画像を適切に表示するために、画像を示す信号の１ドット当たりまたは１画素当たり持続期間（以下「１ドット当たりの信号持続期間」または「１画素当たりの信号持続期間」という）を長くして、液晶パネルに供給する画像信号の周波数を低くする処理をいう。なお、１ドット当たりの信号持続期間がドットクロックの（パルス繰り返し）周期のｎ倍となるように相展開処理が施されたとき、その処理を「ｎ相展開」という。ｎ＝１の場合の相展開処理すなわち１相展開処理は、実際には相展開を行わないことになるが（画像信号の周波数を低くするものではないが）、本明細書では、ｎ＝１の場合も含めて「相展開」という表現を使用するものとする。

図１６は、２相展開が行われる液晶表示装置におけるデータ信号線駆動回路としてのソースドライバ３００の部分構成図である。このソースドライバ３００には、液晶パネル駆動回路にてＲ（赤）、Ｇ（緑）、Ｂ（青）の各色につき２相展開が施されて生成されたアナログビデオ信号ＡＶが６本の信号線によって供給される。シフトレジスタ３１は、入力端から出力端の順に、各フリップフロップ回路ＦＦ１、ＦＦ２、・・・からサンプリングパルスを順次に出力する。これにより、液晶パネル駆動回路から送られるアナログビデオ信号ＡＶが２画素分ずつ液晶パネルに供給され、画像表示が行われる（ここで、１つの画素は、隣接するＲ、Ｇ、Ｂの３つの副画素からなるものとする）。なお、以下の説明においては、ｎ相展開が施されて生成された画像信号のことを「ｎ相展開信号」という。

液晶パネルに画像を適切に表示するために施すべき相展開処理の相数は液晶パネルのサイズに応じて決定される。このため、第１の液晶パネル６１０のサイズと第２の液晶パネル６２０のサイズとが異なる場合に、第１の液晶パネル６１０と第２の液晶パネル６２０とで施すべき相展開処理の相数が異なることがある。例えば、第１の液晶パネル６１０に画像を表示するためには２相展開を施す必要があり、第２の液晶パネル６２０に画像を表示するためには１相展開を施す必要があるということがある（「１相展開を施す」とは、相展開を施さないことを意味するが、本明細書では、説明の便宜上、相展開を施さない場合について「１相展開を施す」という表現を使用するものとする）。このような場合に、図１５に示したように液晶パネル駆動回路を２個備え、一方の液晶パネル駆動回路では２相展開処理が施され他方の液晶パネル駆動回路では１相展開処理が施されるという構成にすることで、異なるサイズの２個の液晶パネルを有する液晶表示装置が実現されている。このような相展開処理に関し、表示むらを軽減するための技術やコストダウンを図るために回路規模を低減する技術が開示されている。このような技術を含む本願発明に関連する技術が記載された文献を以下に列記する。
日本特開平９−２６９７５４号公報 日本特開２０００−３３０４９９号公報 日本特開２００３−２２９９５３号公報

ところが、上述のような従来構成によると、異なる相数の複数の相展開処理を施すためには、液晶パネルを駆動するための液晶パネル駆動回路を複数個備える必要がある。このため、回路規模が大きくなり、製造コストも高くなっている。

そこで本発明の目的は、相展開された画像信号に基づき画像を表示するサイズの異なる複数の液晶パネルを備えつつも、回路規模の低減された液晶表示装置を提供することである。また、本発明の他の目的は、回路規模の増大を抑えつつそのようなサイズの異なる液晶パネルを駆動できる駆動回路を提供することである。

本発明の第１の局面は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を表す信号を前記複数の画素形成部に伝達するための複数のデータ信号線と、前記表示すべき画像を表す信号として入力される画像信号を前記複数のデータ信号線に順次に印加することにより前記複数のデータ信号線を点順次方式で駆動するデータ信号線駆動回路とを含むドライバモノリシック型液晶パネルを駆動するための駆動回路であって、
前記表示すべき画像を表すデータとして入力される画像データから、第１の相数に相展開されたデジタル画像信号である第１の相展開信号を生成する第１の相展開部と、
前記画像データから、前記第１の相数よりも少ない第２の相数に相展開されたデジタル画像信号である第２の相展開信号を生成する第２の相展開部と、
前記第１または第２の相展開信号に相当する画像信号を前記データ信号線駆動回路に入力すべき画像信号として出力する出力部と、
前記出力部から出力される画像信号を少なくとも前記第１の相展開信号に相当する画像信号と前記第２の相展開信号に相当する画像信号との間で切り替えるための切替部と、
前記画像データを格納するメモリとを備え、
前記第１の相展開部は、前記第１の相数に応じた速度で前記メモリから前記画像データを読み出して相展開することにより前記第１の相展開信号を生成し、
前記第２の相展開部は、前記第２の相数に応じた速度で前記メモリから前記画像データを読み出して相展開することにより前記第２の相展開信号を生成することを特徴とする。

本発明の第２の局面は、本発明の第１の局面において、
前記第１の相展開信号をアナログ信号に変換することにより第１のアナログ画像信号を生成し、前記第２の相展開信号をアナログ信号に変換することにより第２のアナログ画像信号を生成する変換部を更に備え、
前記出力部は、
前記第１のアナログ画像信号を前記データ信号線駆動回路に入力すべき画像信号として出力する第１の出力バッファ部と、
前記第２のアナログ画像信号を前記データ信号線駆動回路に入力すべき画像信号として出力する第２の出力バッファ部とを含むことを特徴とする。

本発明の第３の局面は、本発明の第２の局面において、
前記第１のアナログ画像信号が前記第１の出力バッファ部を介して前記出力部から出力される場合には、前記第２の出力バッファ部に動作を停止させ、前記第２のアナログ画像信号が前記第２の出力バッファ部を介して前記出力部から出力される場合には、前記第１の出力バッファ部に動作を停止させるバッファ制御部を更に備えることを特徴とする。

本発明の第４の局面は、本発明の第１の局面において、
前記第１の相展開信号をアナログ信号に変換することにより第１のアナログ画像信号を生成し、前記第２の相展開信号をアナログ信号に変換することにより第２のアナログ画像信号を生成する変換部を更に備え、
前記出力部は、
前記第１のアナログ画像信号を前記データ信号線駆動回路に入力すべき画像信号として出力するための、前記第１の相数に応じた数のバッファを含み、
前記出力部から出力すべき画像信号が、前記第２の相展開信号に相当する前記第２のアナログ画像信号である場合には、前記第１の相数に応じた数の前記バッファのうち前記第２の相数に応じた数の所定バッファを介して前記第２のアナログ画像信号を出力することを特徴とする。

本発明の第５の局面は、本発明の第４の局面において、
前記第２のアナログ画像信号が前記所定バッファを介して前記出力部から出力される場合に、前記第１の相数に応じた数の前記バッファのうち前記所定バッファ以外のバッファに動作を停止させるバッファ制御部を更に備えることを特徴とする。

本発明の第６の局面は、液晶表示装置であって、
本発明の第１から第３の局面のいずれかの局面に係る駆動回路と、
前記ドライバモノリシック型液晶パネルに該当する第１の液晶パネルであって、前記第１の相展開信号に相当する画像信号が前記出力部から出力される場合に、当該出力される画像信号に基づき画像を表示する第１の液晶パネルと、
前記ドライバモノリシック型液晶パネルに該当する第２の液晶パネルであって、前記第２の相展開信号に相当する画像信号が前記出力部から出力される場合に、当該出力される画像信号に基づき画像を表示する第２の液晶パネルとを備えることを特徴とする。

本発明の第７の局面は、液晶表示装置であって、
本発明の第４または第５の局面に係る駆動回路と、
前記ドライバモノリシック型液晶パネルに該当する第１の液晶パネルであって前記第１のアナログ画像信号に基づき画像を表示するための第１の液晶パネルと、
前記ドライバモノリシック型液晶パネルに該当する第２の液晶パネルであって前記第２のアナログ画像信号に基づき画像を表示するための第２の液晶パネルと、
前記第１のアナログ画像信号が前記出力部から出力される場合に、当該出力される第１のアナログ画像信号を前記第１の液晶パネルに伝送する、前記第１の相数に応じた数の信号線とを備え、
前記第１の相数に応じた数の信号線のうち前記第２の相数に応じた数の所定の信号線は、前記第２のアナログ画像信号が前記出力部から出力される場合に、当該出力される第２のアナログ画像信号を前記第２の液晶パネルに伝送することを特徴とする。

本発明の第８の局面は、本発明の第７の局面において、
前記第１のアナログ画像信号が前記出力部から出力される場合に前記第１の液晶パネルを前記所定の信号線に電気的に接続し、前記第２のアナログ画像信号が前記出力部から出力される場合に前記第１の液晶パネルを前記所定の信号線から電気的に切り離す第１のスイッチ回路と、
前記第１のアナログ画像信号が前記出力部から出力される場合に前記第２の液晶パネルを前記所定の信号線から電気的に切り離し、前記第２のアナログ画像信号が前記出力部から出力される場合に前記第２の液晶パネルを前記所定の信号線に電気的に接続する第２のスイッチ回路とを更に備えることを特徴とする。

本発明の第９の局面は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を表す信号を前記複数の画素形成部に伝達するための複数のデータ信号線と、前記表示すべき画像を表す信号として入力される画像信号を前記複数のデータ信号線に順次に印加することにより前記複数のデータ信号線を点順次方式で駆動するデータ信号線駆動回路とを含むドライバモノリシック型液晶パネルを用いた液晶表示装置であって、
前記ドライバモノリシック型液晶パネルに該当する第１の液晶パネルであって第１の相数に相展開された画像信号に基づき画像を表示する第１の液晶パネルと、
前記ドライバモノリシック型液晶パネルに該当する第２の液晶パネルであって前記第１の相数よりも少ない第２の相数に相展開された画像信号に基づき画像を表示する第２の液晶パネルと、
前記表示すべき画像を表すデータとして入力される画像データから、前記第１の相数に相展開されたデジタル画像信号を生成する相展開部と、
前記相展開部によって生成されるデジタル画像信号に相当する画像信号を出力する出力部と、
前記出力部から出力される画像信号を前記第１の液晶パネルに伝送するための前記第１の相数に応じた数の信号線と、
前記画像データを格納するメモリとを備え、
前記相展開部は、前記第１の相数に応じた速度で前記メモリから前記画像データを読み出して相展開することにより、前記相展開されたデジタル画像信号を生成し、
前記第１の相数に応じた数の信号線のうち前記第２の相数に応じた数の所定の信号線は、前記出力部から出力される画像信号のうち前記第２の液晶パネルに画像を表示させるための画像信号を前記第２の液晶パネルに伝送することを特徴とする。

本発明の第１０の局面は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を表す信号を前記複数の画素形成部に伝達するための複数のデータ信号線と、前記表示すべき画像を表す信号として入力される画像信号を前記複数のデータ信号線に順次に印加することにより前記複数のデータ信号線を点順次方式で駆動するデータ信号線駆動回路とを含むドライバモノリシック型液晶パネルを用いた液晶表示装置であって、
前記ドライバモノリシック型液晶パネルに該当する第１の液晶パネルであって第１の相数に相展開された画像信号に基づき画像を表示する第１の液晶パネルと、
前記ドライバモノリシック型液晶パネルに該当する第２の液晶パネルであって前記第１の相数よりも少ない第２の相数に相展開された画像信号に基づき画像を表示する第２の液晶パネルと、
前記表示すべき画像を表すデータとして入力される画像データから、前記第１の相数に相展開されたデジタル画像信号を生成する相展開部と、
前記相展開部によって生成されるデジタル画像信号に相当する画像信号を出力する出力部と、
前記出力部から出力される画像信号を前記第１の液晶パネルに伝送するための前記第１の相数に応じた数の信号線と、
前記画像データを格納するメモリとを備え、
前記相展開部は、前記メモリからの読み出しデータの信号として前記相展開されたデジタル画像信号が生成されるように前記メモリから前記画像データを読み出す読出制御部であり、
前記第１の相数に応じた数の前記信号線のうち前記第２の相数に応じた数の所定の信号線は、前記出力部から出力される画像信号のうち前記第２の液晶パネルに画像を表示させるための画像信号を前記第２の液晶パネルに伝送することを特徴とする。

本発明の第１１の局面は、本発明の第９または第１０の局面において、
前記出力部から出力される画像信号を、前記第１の液晶パネルに画像を表示させるための画像信号と前記第２の液晶パネルに画像を表示させるための画像信号との間で切り替えるための切替部を更に備えることを特徴とする。

本発明の第１２の局面は、本発明の第１１の局面において、
前記相展開部によって生成されるデジタル画像信号をアナログ画像信号に変換する変換部を更に備え、
前記出力部は、
前記アナログ画像信号を前記第１の相数に応じた数の前記信号線に出力するための前記第１の相数に応じた数のバッファを含み、
前記第２の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合には、前記第１の相数に応じた数の前記バッファのうち前記第２の相数に応じた数の所定バッファを介して前記アナログ画像信号を前記所定の信号線に出力することを特徴とする。

本発明の第１３の局面は、本発明の第１２の局面において、
前記第２の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合に、前記第１の相数に応じた数の前記バッファのうち前記所定バッファ以外のバッファに動作を停止させるバッファ制御部を更に備えることを特徴とする。

本発明の第１４の局面は、本発明の第１１の局面において、
前記第１の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合に前記第１の液晶パネルを前記所定の信号線に電気的に接続し、前記第２の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合に前記第１の液晶パネルを前記所定の信号線から電気的に切り離す第１のスイッチ回路と、
前記第１の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合に前記第２の液晶パネルを前記所定の信号線から電気的に切り離し、前記第２の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合に前記第２の液晶パネルを前記所定の信号線に電気的に接続する第２のスイッチ回路と
を更に備えることを特徴とする。
本発明の第１５の局面は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を表す信号を前記複数の画素形成部に伝達するための複数のデータ信号線と、前記表示すべき画像を表す信号として入力される画像信号を前記複数のデータ信号線に順次に印加することにより前記複数のデータ信号線を点順次方式で駆動するデータ信号線駆動回路とを含むドライバモノリシック型液晶パネルを駆動するための駆動回路であって、
前記表示すべき画像を表すデータとして入力される画像データから、第１の相数に相展開されたデジタル画像信号である第１の相展開信号を生成する第１の相展開部と、
前記画像データから、前記第１の相数よりも少ない第２の相数に相展開されたデジタル画像信号である第２の相展開信号を生成する第２の相展開部と、
前記第１または第２の相展開信号に相当する画像信号を前記データ信号線駆動回路に入力すべき画像信号として出力する出力部と、
前記出力部から出力される画像信号を少なくとも前記第１の相展開信号に相当する画像信号と前記第２の相展開信号に相当する画像信号との間で切り替えるための切替部と、
前記画像データを格納するメモリとを備え、
前記第１の相展開部は、前記メモリからの読み出しデータの信号として前記第１の相展開信号が生成されるように前記メモリから前記画像データを読み出す読出制御部であり、
前記第２の相展開部は、前記メモリからの読み出しデータの信号として前記第２の相展開信号が生成されるように前記メモリから前記画像データを読み出す読出制御部であることを特徴とする。
本発明の第１６の局面は、液晶表示装置であって、
請求項１５に記載の駆動回路と、
前記ドライバモノリシック型液晶パネルに該当する第１の液晶パネルであって、前記第１の相展開信号に相当する画像信号が前記出力部から出力される場合に、当該出力される画像信号に基づき画像を表示する第１の液晶パネルと、
前記ドライバモノリシック型液晶パネルに該当する第２の液晶パネルであって、前記第２の相展開信号に相当する画像信号が前記出力部から出力される場合に、当該出力される画像信号に基づき画像を表示する第２の液晶パネルと
を備えることを特徴とする。

本発明の第１の局面によれば、液晶パネル駆動回路において、表示すべき画像を表す画像データがメモリから第１および第２の相数のそれぞれに応じた速度で読み出されて相展開されることにより、第１および第２の相展開信号という少なくとも２種類の相展開信号のいずれの相展開信号をも得ることができ、当該いずれの相展開信号をも切替部の切替に応じて出力することができるので、１つの液晶パネル駆動回路で、互いに相数の異なる相展開処理を必要とする複数個の液晶パネルを駆動して画像表示を行うことができる。したがって、このような液晶パネル駆動回路を、互いに異なる相展開処理を必要とする２個の液晶パネル（典型的にはサイズの異なる２個の液晶パネル）を有する液晶表示装置に使用することにより、当該液晶表示装置の回路規模を低減することができる。しかも、占有面積の大きいメモリがそれらの液晶パネルの間で共用されるので、回路規模の低減につき大きな効果を得ることができる。また、本発明を１個の液晶パネルのみを備える液晶表示装置に適用した場合においても、必要とする相展開処理の異なる液晶パネルを備えた少なくとも２種類の液晶表示装置において使用可能な汎用性のある液晶パネル駆動回路を提供できるという利点が得られる。

本発明の第２の局面によれば、液晶パネル駆動回路は、ドライバモノリシック型液晶パネル（の内部のデータ線駆動回路）に供給すべき画像信号として、第１および第２のアナログ画像信号という少なくとも２種類の相展開信号に相当するアナログ画像信号を出力することができるので、互いに異なる相展開処理を必要とするアナログ方式のドライバモノリシック型液晶パネルを２個備える液晶表示装置において回路規模を低減することができる。

本発明の第３の局面によれば、第１および第２のアナログ画像信号のうち出力部から出力されないアナログ画像信号のための出力バッファ部は動作を停止するので、液晶パネル駆動回路の消費電力を低減することができる。

本発明の第４の局面によれば、出力部において第１のアナログ画像信号のためのバッファと第２のアナログ画像信号のためのバッファとが共用されるので、液晶パネル駆動回路およびそれを使用した液晶表示装置において回路規模を更に低減することができる。

本発明の第５の局面によれば、相数の少ない第２の相展開信号に相当する第２のアナログ画像信号が出力部から出力される場合には、出力部のバッファのうち当該第２のアナログ画像信号のためのバッファ以外のバッファは動作を停止するので、液晶パネル駆動回路の消費電力を低減することができる。

本発明の第６の局面によれば、互いに異なる相展開処理を必要とするドライバモノリシック型液晶パネルを２個備える液晶表示装置において本発明の第１から第３の局面と同様の効果を奏する。

本発明の第７の局面によれば、互いに異なる相展開処理を必要とするドライバモノリシック型液晶パネルを２個備える液晶表示装置において本発明の第４または第５の局面と同様の効果を奏する。

本発明の第８の局面によれば、液晶パネル駆動回路から出力されるアナログ画像信号を第１および第２の液晶パネルに伝送するための信号線のうち第１の液晶パネルと第２の液晶パネルとで共用される信号線は、第１および第２の液晶パネルのうち動作していないパネルから電気的に切り離されるので、当該共用される信号線にアナログ画像信号を出力するバッファの負荷が軽減される。したがって、アナログ画像信号のバッファおよび伝送用の信号線の共用化によって液晶表示装置の回路規模を低減しつつ、特別に駆動能力の大きいバッファを不要とすることで液晶パネル駆動回路の消費電力の増大を抑えることができる。

本発明の第９の局面によれば、表示すべき画像を表す画像データがメモリから第１の相数に応じた速度で読み出されて相展開されることにより相展開信号を得ることができ、その相展開信号に相当する画像信号を液晶パネル駆動回路から第１の液晶パネルに伝送するための信号線のうち第２の相数に応じた数の所定の信号線は、第２の液晶パネルに画像を表示させるための画像信号を第２の液晶パネルに伝送するので、第１および第２の液晶パネルという２個の液晶パネルを有する液晶表示装置において回路規模を低減することができる。しかも、占有面積の大きいメモリがそれらの液晶パネルの間で共用されるので、回路規模の低減につき大きな効果が得られる。

本発明の第１０の局面によれば、表示すべき画像を表す画像データが格納されたメモリからの当該画像データの読み出しを制御することにより相展開信号を得ることができ、その相展開信号に相当する画像信号を液晶パネル駆動回路から第１の液晶パネルに伝送するための信号線のうち第２の相数に応じた数の所定の信号線は、第２の液晶パネルに画像を表示させるための画像信号を第２の液晶パネルに伝送するので、第１および第２の液晶パネルという２個の液晶パネルを有する液晶表示装置において回路規模を低減することができる。しかも、占有面積の大きいメモリがそれらの液晶パネルの間で共用されるので、回路規模の低減につき大きな効果が得られる。

本発明の第１１の局面によれば、出力部から出力される画像信号を、第１の液晶パネルに画像を表示させるための画像信号と第２の液晶パネルに画像を表示させるための画像信号との間で切り替えることにより、１つの液晶パネル駆動回路で第１および第２の液晶パネルに画像を表示させることができるので、これら２個の液晶パネルを有する液晶表示装置において回路規模を低減することができる。

本発明の第１２の局面によれば、出力部において、第１の液晶パネルに画像を表示させるためのアナログ画像信号を出力するためのバッファと第２の液晶パネルに画像を表示させるためのアナログ画像信号を出力するためのバッファとが共用されるので、アナログ方式のドライバモノリシック型の液晶パネルを２個有する液晶表示装置において回路規模を低減することができる。

本発明の第１３の局面によれば、相数の少ない相展開処理を必要とする第２の液晶パネルへの画像を表示させるためのアナログ画像信号が出力部から出力される場合には、出力部のバッファのうち当該アナログ画像信号のためのバッファ以外のバッファは動作を停止するので、液晶パネル駆動回路の消費電力を低減することができる。

本発明の第１４の局面によれば、本発明の第８の局面と同様の効果を奏する。
本発明の第１５の局面によれば、液晶パネル駆動回路において、表示すべき画像を表す画像データが格納されたメモリからの当該画像データの読み出しを制御することにより、第１および第２の相展開信号という少なくとも２種類の相展開信号を得ることができ、当該いずれの相展開信号をも切替部の切替に応じて出力することができるので、１つの液晶パネル駆動回路で、互いに相数の異なる相展開処理を必要とする複数個の液晶パネルを駆動して画像表示を行うことができる。したがって、このような液晶パネル駆動回路を、互いに異なる相展開処理を必要とする２個の液晶パネル（典型的にはサイズの異なる２個の液晶パネル）を有する液晶表示装置に使用することにより、当該液晶表示装置の回路規模を低減することができる。しかも、占有面積の大きいメモリがそれらの液晶パネルの間で共用されるので、回路規模の低減につき大きな効果を得ることができる。また、本発明を１個の液晶パネルのみを備える液晶表示装置に適用した場合においても、必要とする相展開処理の異なる液晶パネルを備えた少なくとも２種類の液晶表示装置において使用可能な汎用性のある液晶パネル駆動回路を提供できるという利点が得られる。

本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。 第１の実施形態における、液晶パネル駆動回路とメインパネルおよびサブパネルとの接続関係を説明するための模式図である。 第１の実施形態における液晶パネル駆動回路の構成を示すブロック図である。 第１の実施形態における画像メモリ部の構成を示すブロック図である。 第１の実施形態における２相展開処理を説明するための信号波形図である。 第１の実施形態における１相展開処理を説明するための信号波形図である。 第１の実施形態における液晶パネル駆動回路のアナログ出力バッファ部を制御するバッファ制御信号を説明するための図である。 本発明の第２の実施形態における、液晶パネル駆動回路とメインパネルおよびサブパネルとの接続関係を説明するための模式図である。 第２の実施形態における液晶パネル駆動回路の構成を示すブロック図である。 第２の実施形態における画像メモリ部の構成を示すブロック図である。 第２の実施形態における液晶パネル駆動回路のアナログ出力バッファ部を制御するバッファ制御信号を説明するための図である。 第２の実施形態において液晶パネル駆動回路のアナログ出力バッファ部の負荷を軽減するためのスイッチ回路の構成を示す回路図である。 第２の実施形態において液晶パネル駆動回路のアナログ出力バッファ部の負荷を軽減するためのスイッチ回路の動作を説明するための図である。 第１の実施形態の変形例における液晶パネル駆動回路の構成を示すブロック図である。 第２の実施形態の変形例における液晶パネル駆動回路の構成を示すブロック図である。 複数の液晶パネルを備える従来の液晶表示装置の概略構成図である。 相展開について説明するための図である。

符号の説明

２ …相切替部
３ …読出制御部
２１ …タイミングジェネレータ部
２２ …ホストインタフェース部
２３ …画像メモリ部
２３０ …メモリ
２３１，２３３…切替出力部
２３２，２３４…バッファ部
２４ …相展開部
２４１ …第１の相展開部
２４２ …第２の相展開部
２５ …γ変換部
２６ …Ｄ／Ａ変換部
２７ …アナログ出力部
２７１ …第１の出力バッファ部
２７２ …第２の出力バッファ部
２００ …液晶パネル駆動回路
３００ …ソースドライバ
４００ …ゲートドライバ
５００ …表示部
６１０ …第１の液晶パネル
６２０ …第２の液晶パネル
６１２，６２２…スイッチ回路
Ｒ１Ｍ，Ｇ１Ｍ，Ｂ１Ｍ，Ｒ２Ｍ，Ｇ２Ｍ，Ｂ２Ｍ …ビデオ信号線
Ｒ１Ｓ，Ｇ１Ｓ，Ｂ１Ｓ …ビデオ信号線
Ｒ１，Ｇ１，Ｂ１ …ビデオ信号線
Ｒ２，Ｇ２，Ｂ２ …ビデオ信号線
ＰＳ …パネル指示信号
ＳＢ１，ＳＢ２ …バッファ制御信号
ＳＷ１，ＳＷ２ …スイッチ制御信号

以下、添付図面を参照しつつ本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１ 全体の構成および動作＞
図１は、本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶パネル駆動回路２００と第１の液晶パネル６１０と第２の液晶パネル６２０とを備えている。第１の液晶パネル６１０と第２の液晶パネル６２０のそれぞれには、ソースドライバ３００、ゲートドライバ４００、および表示部５００が含まれている。また、表示部５００には、ソースドライバ３００と接続された複数本のデータ信号線と、ゲートドライバ４００と接続された複数本の走査信号線と、当該複数本のデータ信号線と当該複数本の走査信号線との交差点にそれぞれ対応して設けられた複数個の画素形成部（不図示）とが含まれている。なお、本実施形態においては、第１の液晶パネル６１０は一般に「メインパネル」と呼ばれているものであり、第２の液晶パネル６２０は一般に「サブパネル」と呼ばれているものである。より詳しくは、第１の液晶パネル６１０の表示部５００のサイズは第２の液晶パネル６２０の表示部５００のサイズよりも大きくなっており、それに応じて、第１の液晶パネル６１０の表示部５００におけるデータ信号線、走査信号線、および画素形成部の数は、それぞれ、第２の液晶パネル６２０の表示部５００におけるデータ信号線、走査信号線、および画素形成部の数よりも多くなっている。そして、第１の液晶パネル６１０は、２相展開信号に基づき画像を表示し、第２の液晶パネル６２０は１相展開信号に基づき画像を表示する。ここで、第１および第２の液晶パネル６１０，６２０は同時に表示を行うことがなく、表示を行うべき液晶パネルは、これら２つの液晶パネル６１０，６２０の間で切り換えられる。そのため本実施形態では、これら２つの液晶パネル６１０，６２０に対する駆動回路として１つの液晶パネル駆動回路２００のみが設けられている。なお、これら２つの液晶パネル６１０，６２０のうち表示を行わない方の液晶パネルには電源が供給されず、無駄な電力消費が回避されるようになっている。

液晶パネル駆動回路２００は、外部からデジタル画像信号ＤＶとパネル指示信号ＰＳとを受け取り、そのパネル指示信号ＰＳに応じて第１の液晶パネル６１０もしくは第２の液晶パネル６２０のいずれかの表示部５００にデジタル画像信号ＤＶの表す画像を表示させるための信号として、ソーススタートパルス信号ＳＳＰと、ソースクロック信号ＳＣＫと、アナログビデオ信号ＡＶと、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫとを出力する。ソースドライバ３００は、液晶パネル駆動回路２００から出力されたソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとアナログビデオ信号ＡＶとを受け取り、ソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとに基づいて、アナログビデオ信号ＡＶを各データ信号線に順次に印加する。このように、このソースドライバ３００では、いわゆる点順次駆動が行われる。ゲートドライバ４００は、液晶パネル駆動回路２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとを受け取り、各走査信号線を１水平走査期間ずつ順次に選択するために、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいてアクティブな走査信号の各走査信号線への印加を１垂直走査期間を周期として繰り返す。以上のようにして、各データ信号線にアナログビデオ信号ＡＶが印加され、各走査信号線に走査信号が印加されることによって、表示部５００に画像が表示される。

なお、ソーススタートパルス信号ＳＳＰと、ソースクロック信号ＳＣＫと、アナログビデオ信号ＡＶと、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫについては、第１の液晶パネル６１０に供給される信号と第２の液晶パネル６２０に供給される信号とで異なる。これは、第１の液晶パネル６１０と第２の液晶パネル６２０とでは、データ信号線数、走査信号線数、画素形成部の数、ソースドライバ３００に入力されるアナログビデオ信号としての相展開信号の相数の相違に基づくものであるが、本明細書では、説明の便宜上、それらの信号ＳＳＰ，ＳＣＫ，ＡＶ，ＧＳＰ，ＧＣＫについては、第１の液晶パネルと第２の液晶パネルとで表記上は区別しないものとする。また、第１および第２の液晶パネル６１０，６２０は、上記複数の画素形成部に共通的に設けられた共通電極を有し、当該共通電極を駆動するための共通電極信号もそれらの液晶パネル６１０，６２０に供給される。さらに、これら第１および第２の液晶パネル６１０，６２０の駆動のために所定電源の供給も必要である。しかし、これら共通電極信号や電源等は本発明に直接的には関係しないので、本明細書ではこれらについての説明を省略している。

図２は、液晶パネル駆動回路２００と第１の液晶パネル６１０および第２の液晶パネル６２０との間でアナログビデオ信号ＡＶを伝送するためのビデオ信号線による接続関係を説明するためのブロック図である。上述のとおり、第１の液晶パネル６１０は２相展開信号に基づき画像を表示し、第２の液晶パネル６２０は１相展開信号に基づき画像を表示するので、第１の液晶パネル６１０には２相展開信号を供給する必要があり、第２の液晶パネル６２０には１相展開信号を供給する必要がある。このため、第１の液晶パネル６１０については、液晶パネル駆動回路２００においてＲ（赤）、Ｇ（緑）、Ｂ（青）の各色につき２相展開処理やＤ／Ａ変換処理等が施されて生成されたアナログビデオ信号ＡＶが供給される。したがって、第１の液晶パネル６１０と液晶パネル駆動回路２００とは、６本のビデオ信号線Ｒ１Ｍ、Ｇ１Ｍ、Ｂ１Ｍ、Ｒ２Ｍ、Ｇ２Ｍ、およびＢ２Ｍによって接続されている。一方、第２の液晶パネル６２０については、液晶パネル駆動回路２００において１相展開処理やＤ／Ａ変換処理等が施されて生成されたアナログビデオ信号ＡＶが供給される。したがって、第２の液晶パネル６２０と液晶パネル駆動回路２００とは、３本のビデオ信号線Ｒ１Ｓ、Ｇ１Ｓ、およびＢ１Ｓによって接続されている。

＜１．２ 液晶パネル駆動回路の構成および動作＞
次に、本実施形態における液晶パネル駆動回路２００の詳細な構成および動作について説明する。図３は、液晶パネル駆動回路２００の構成を示すブロック図である。この液晶パネル駆動回路２００は、タイミングジェネレータ部２１と、ホストインタフェース部２２と、画像メモリ部２３と、γ変換部２５と、Ｄ／Ａ変換部２６と、アナログ出力部２７とを備えている。また、図４に示すように、画像メモリ部２３は、メモリ２３０と切替出力部２３１とバッファ部２３２とを含んでいる。なお、図４は、画像メモリ部２３の構成を示すブロック図である。

タイミングジェネレータ部２１には、第１および第２の液晶パネル６１０，６２０のうち現時点で表示を行わせるべき液晶パネル（以下「動作パネル」という）としてパネル指示信号ＰＳにより決定される液晶パネルのサイズに応じて液晶パネル駆動回路２００内の各構成要素の動作を切り替えるための相切替部２が含まれている。また、タイミングジェネレータ部２１には、動作パネルに表示すべき画像を表す画像データを画像メモリ部２３から読み出すためのアドレス信号や制御信号を生成する読出制御部３も含まれている。この読出制御部３の動作も相切替部２によって切り替えられる。

アナログ出力部２７には、第１の液晶パネル６１０（のソースドライバ３００）に供給すべきアナログビデオ信号ＡＶのうちの第１相目のアナログビデオ信号ＡＶを出力するための３個のバッファＢ（Ｒ１Ｍ）、Ｂ（Ｇ１Ｍ）、Ｂ（Ｂ１Ｍ）と、第１の液晶パネル６１０に供給すべきアナログビデオ信号ＡＶのうちの第２相目のアナログビデオ信号ＡＶを出力するための３個のバッファＢ（Ｒ２Ｍ）、Ｂ（Ｇ２Ｍ）、Ｂ（Ｂ２Ｍ）とからなる第１の出力バッファ部２７１、および、第２の液晶パネル６２０に供給すべきアナログビデオ信号ＡＶを出力するための３個のバッファＢ（Ｒ１Ｓ）、Ｂ（Ｇ１Ｓ）、Ｂ（Ｂ１Ｓ）からなる第２の出力バッファ部２７２とが含まれている。なお、本実施形態における各バッファは、電圧ホロアにより実現されている（他の実施形態においても同様）。

タイミングジェネレータ部２１は、パネル指示信号ＰＳを受け取り、適切なタイミングで液晶パネルの表示部５００に画像を表示させるために上述したソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫを生成するとともに、ホストインタフェース部２２、γ変換部２５、およびＤ／Ａ変換部２６を適切なタイミングで動作させるためのタイミング信号を生成する。また、タイミングジェネレータ部２１の相切替部２は、パネル指示信号ＰＳに基づいて、各液晶パネル６１０，６２０へのアナログビデオ信号ＡＶの出力を制御するための第１のバッファ制御信号ＳＢ１および第２のバッファ制御信号ＳＢ２を生成する。

ホストインタフェース部２２は、外部からデジタル画像信号ＤＶを受け取り、その受け取ったデジタル画像信号ＤＶを画像データとして画像メモリ部２３に格納する。

タイミングジェネレータ部２１の読出制御部３は、相切替部２の制御の下、動作パネル（のソースドライバ３００）に供給すべき相展開信号であるアナログビデオ信号ＡＶの相数に応じて画像メモリ部２３から画像データを読み出し、相展開信号であるデジタル画像信号として出力する。以下に、読出制御部３と画像メモリ部２３とが行う動作について詳しく説明する。

まず、読出制御部３は、メモリ２３０に対して相展開に応じた速度（時間間隔）でアドレス信号を出力する。具体的には、１相展開である場合（すなわち、第２の液晶パネル６２０が画像を表示する場合）には、読出制御部３は、第１の速度でアドレス信号をメモリ２３０に出力する。一方、２相展開である場合（すなわち、第１の液晶パネル６１０が画像を表示する場合）には、読出制御部３は、第１の速度よりも速い第２の速度でアドレス信号をメモリ２３０に出力する。これにより、メモリ２３０に格納された画像データは、相展開に応じた速度でデジタル画像信号として切替出力部２３１に読み出される。なお、メモリ２３０から読み出される画像データを示す信号は、表示の階調数に応じたビット幅の信号（例えば６４階調で表示される場合には６ビット幅の信号）であるが、以下では、便宜上、１本の信号線で転送されるものとして説明する。

デジタル画像信号を受けとった切替出力部２３１は、このデジタル画像信号を複数の信号線に切り替えて出力する。具体的には、読出制御部３は、切替出力部２３１に対して、メモリ２３０の出力信号線と当該複数の信号線との接続関係を切替えるための切替制御信号を出力している。すなわち、切替制御信号は、２相展開の場合には、第１の液晶パネル６１０につながっている上側の６本の信号線とメモリ２３０の出力側の信号線との接続関係を順番に切り替える信号である。また、切替制御信号は、１相展開の場合には、第２の液晶パネル６２０につながっている下側の３本の信号線とメモリ２３０の出力側の信号線との接続関係を順番に切り替える信号である。バッファ部２３２は、切替出力部２３１から複数の信号線を介して順次出力されてくるデジタル画像信号をまとめて同時に出力する。具体的には、２相展開の場合には、バッファ部２３２は、切替出力部２３１から上側の６本の信号線を介して順番に出力されてくるデジタル画像信号を、タイミングを揃えてγ変換部２５に出力する。一方、１相展開の場合には、バッファ部２３２は、切替出力部２３１から下側の３本の信号線を介して順番に出力されてくるデジタル画像信号を、タイミングを揃えてγ変換部２５に出力する。これにより、第１の液晶パネル６１０に画像を表示すべき旨（第１の液晶パネル６１０を動作パネルとすべき旨）を示すパネル指示信号ＰＳが外部から送られているときには、図５Ａに示すように２相展開されたデジタル画像信号が画像メモリ部２３から出力される。一方、第２の液晶パネル６２０に画像を表示すべき旨（第２の液晶パネル６２０を動作パネルとすべき旨）を示すパネル指示信号ＰＳが外部から送られているときには、図５Ｂに示すように１相展開されたデジタル画像信号が画像メモリ部２３から出力される。なお、図５Ａにおける“ｒｍｊ”、“ｇｍｊ”“ｂｍｊ”は、第１の液晶パネル６１０で表示すべき画像のｊ番目の画素のＲ（赤）、Ｇ（緑）、Ｂ（青）の値をそれぞれ示し、図５Ｂにおける“ｒｓｊ”、“ｇｓｊ”“ｂｓｊ”は、第２の液晶パネル６２０で表示すべき画像のｊ番目の画素のＲ（赤）、Ｇ（緑）、Ｂ（青）の値をそれぞれ示すものとする（各画素のＲ（赤）、Ｇ（緑）、Ｂ（青）の各値は、図５Ａおよび図５Ｂでは便宜上１ビットの信号として示されているが、実際には階調数に応じた複数のビットからなる）。

上記説明からわかるように本実施形態では、画像メモリ部２３におけるメモリ２３０の存在を前提として切替出力部２３１、バッファ部２３２および読出制御部３により相展開手段（２相展開を行う第１の相展開部と１相展開を行う第２の展開部）が実現される。

なお、通常、液晶パネルのサイズが大きくなるほど、１フレーム当たりの画素数が多くなって１画素当たりの信号持続期間が短くなるが、上記のような相展開を行うことにより（または相展開の相数を多くすることにより）、１画素当たりの信号持続時間を長くすることができる。本実施形態では、上述のように、サイズの大きな第１の液晶パネル６１０に供給すべきアナログビデオ信号に対応するデジタル画像信号として図５Ａに示すように２相展開された画像信号が生成され、サイズの小さい第２の液晶パネル６２０に供給すべきアナログビデオ信号に対応するデジタル画像信号として図５Ｂに示すように１相展開された画像信号すなわち相展開されない画像信号が生成される。これにより、液晶パネルのサイズが異なっても１画素当たりの信号持続期間が大きく異ならないようになる。

γ変換部２５は、液晶パネルの表示部５００で適切な階調表示が行われるように、画像メモリ部２３から出力される相展開信号としてのデジタル画像信号にγ変換処理を施す。Ｄ／Ａ変換部２６は、γ変換処理後のデジタル信号をアナログ信号に変換し、アナログビデオ信号ＡＶとして出力する。アナログ出力部２７は、相切替部２から与えられる第１のバッファ制御信号ＳＢ１と第２のバッファ制御信号ＳＢ２とに基づいて、第１の液晶パネル６１０もしくは第２の液晶パネル６２０のいずれか一方にアナログビデオ信号ＡＶを供給する。なお、γ変換処理、およびＤ／Ａ変換処理については、従来より知られた技術であるので、詳しい説明を省略する。

次に、上記アナログ出力部２７の動作について、より詳細に説明する。アナログ出力部２７に含まれているバッファのうち第１の液晶パネル６１０に２相展開信号としてのアナログビデオ信号ＡＶを供給するための第１の出力バッファ部２７１を構成するバッファＢ（Ｒ１Ｍ）、Ｂ（Ｇ１Ｍ）、Ｂ（Ｂ１Ｍ）、Ｂ（Ｒ２Ｍ）、Ｂ（Ｇ２Ｍ）、およびＢ（Ｂ２Ｍ）については、第１のバッファ制御信号ＳＢ１によって動作状態と非動作状態とが切り替えられる。一方、第２の液晶パネル６２０に１相展開信号としてのアナログビデオ信号ＡＶを供給するための第２の出力バッファ部２７２を構成するバッファＢ（Ｒ１Ｓ）、Ｂ（Ｇ１Ｓ）、Ｂ（Ｂ１Ｓ）については、第２のバッファ制御信号ＳＢ２によって動作状態と非動作状態とが切り替えられる。上記各バッファは、バッファ制御信号がハイレベルであるときには動作状態、すなわち電圧ホロアとして動作してアナログビデオ信号ＡＶを出力する。一方、バッファ制御信号がローレベルであるときには非動作状態、すなわちアナログビデオ信号ＡＶの出力を停止する。図６は、第１のバッファ制御信号ＳＢ１および第２のバッファ制御信号ＳＢ２の状態を説明するための図である。動作パネルが第１の液晶パネル６１０である場合には、第１のバッファ制御信号ＳＢ１はハイレベルとなり、第２のバッファ制御信号ＳＢ２はローレベルとなる。一方、動作パネルが第２の液晶パネル６２０である場合には、第１のバッファ制御信号ＳＢ１はローレベルとなり、第２のバッファ制御信号ＳＢ２はハイレベルとなる。このような第１のバッファ制御信号ＳＢ１および第２のバッファ制御信号ＳＢ２が相切替部２からアナログ出力部２７に与えられることにより、第１および第２の液晶パネル６１０，６２０のうちの動作パネルにアナログビデオ信号ＡＶを供給するためのバッファのみが動作し、それ以外のバッファの動作は停止する。

＜１．３ 作用および効果＞
本実施形態によると、液晶表示装置の外部から供給されるデジタル画像信号ＤＶは、動作パネルが第１の液晶パネル６１０であるか第２の液晶パネル６２０であるかにかかわらず、液晶表示装置内に１個だけ設けられている液晶パネル駆動回路２００の画像メモリ部２３に画像データとして格納される。そして、動作パネルのサイズに応じて、液晶パネル駆動回路２００で相展開処理が行われる。相展開処理、Ｄ／Ａ変換処理等が施されて生成されたアナログビデオ信号ＡＶは、液晶パネル駆動回路２００内のアナログ出力部２７から動作パネル（のソースドライバ３００）に供給され、動作パネルの表示部５００に画像が表示される。

以上説明したように、異なるサイズの２個の液晶パネルを有する液晶表示装置において、１個の液晶パネル駆動回路２００が２個の液晶パネルを切り替えながら駆動する。その際、その１個の液晶パネル駆動回路２００に設けられた画像メモリ部２３に格納されているデジタル画像データを基にして、第１の液晶パネル６１０を駆動するときには２相展開処理が行われ、第２の液晶パネル６２０を駆動するときには１相展開処理が行われる。従来、互いに異なる相数の相展開処理を必要とする複数個の液晶パネルが液晶表示装置に含まれていた場合、それぞれの液晶パネルを駆動するために複数個の液晶パネル駆動回路２００を備える必要があった。しかし本実施形態によると、上述のとおり１個の液晶パネル駆動回路（例えば液晶パネル駆動回路としての１個のＩＣ（Integrated Circuit）チップ）を備えればよいので、異なるサイズの２個の液晶パネルを有する従来の液晶表示装置に比して、回路規模を低減できる。特に本実施形態によると、液晶パネル駆動回路２００の画像メモリ部２３に第１の液晶パネル６１０のための画像データも第２の液晶パネル６２０のための画像データも格納されることで、占有面積の大きいメモリが第１の液晶パネル６１０と第２の液晶パネルとの間で共用されるので、回路規模の低減効果は大きく、液晶表示装置の小型化を図る上で有効である。

また、従来、互いに異なる相数の相展開処理を必要とする複数個の液晶パネルが液晶表示装置に含まれていた場合、それぞれの液晶パネルを駆動するために複数個の液晶パネル駆動回路を備える必要があったことから、それぞれの液晶パネル毎に液晶パネル駆動回路の設計作業を要していた。しかし本実施形態によると、上述のとおり１個の液晶パネル駆動回路を備えればよいので、設計作業のための負担が軽減される。

本実施形態によれば、上記のようにして回路規模が低減されると共に設計作業のための負担も軽減されるので、液晶表示装置の製造・開発のコストを低減することができる。

さらにまた、本実施形態によれば、アナログ出力部２７のバッファのうち動作パネルにアナログビデオ信号ＡＶを供給するためのバッファ以外のバッファは、非動作状態となる。一般にアナログ出力部２７のバッファの消費電力は大きいので、本実施形態のように不要なバッファを非動作状態とすることは、液晶表示装置や液晶パネル駆動回路２００の消費電力の低減に有効である。

＜２．第２の実施形態＞
＜２．１ 全体構成等＞
次に、本発明の第２の実施形態について説明する。本実施形態の全体構成については、図１に示した上記第１の実施形態と同様であるので、同一または対応する部分に同一の参照符号を付して詳しい説明を省略する。図７は、液晶パネル駆動回路２００と第１の液晶パネル６１０および第２の液晶パネル６２０との間でアナログビデオ信号ＡＶを伝送するためのビデオ信号線による接続関係を説明するためのブロック図である。第１の実施形態と同様、本実施形態においても、表示部５００に画像を適切に表示するために、第１の液晶パネル６１０には２相展開信号を供給する必要があり、第２の液晶パネル６２０には１相展開信号を供給する必要がある。第１の実施形態においては、図２に示したように、液晶パネル駆動回路２００に接続された９本のビデオ信号線のうち６本のビデオ信号線が第１の液晶パネル６１０と接続され、他の３本のビデオ信号線が第２の液晶パネル６２０と接続されていた。これに対し本実施形態においては、液晶パネル駆動回路２００には６本のビデオ信号線Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、およびＢ２が接続され、そのうちの３本のビデオ信号線Ｒ１、Ｇ１、およびＢ１は第１の液晶パネル６１０と第２の液晶パネル６２０とに接続されている。すなわち、６本のビデオ信号線のうち３本のビデオ信号線については第１の液晶パネル６１０と第２の液晶パネル６２０とで共用されている。液晶パネル駆動回路２００に接続されている他の３本のビデオ信号線Ｒ２、Ｇ２、およびＢ２は、第１の液晶パネル６１０と接続されている。

＜２．２ 液晶パネル駆動回路の構成および動作＞
次に、本実施形態における液晶パネル駆動回路２００の詳細な構成および動作について説明する。図８は、液晶パネル駆動回路２００の構成を示すブロック図である。この液晶パネル駆動回路２００は、タイミングジェネレータ部２１と、ホストインタフェース部２２と、画像メモリ部２３と、γ変換部２５と、Ｄ／Ａ変換部２６と、アナログ出力部２７とを備えている。また、図９に示すように、画像メモリ部２３は、メモリ２３０と切替出力部２３３とバッファ部２３４とを含んでいる。なお、図９は、画像メモリ部２３の構成を示すブロック図である。

タイミングジェネレータ部２１には、動作パネルとしてパネル指示信号ＰＳにより決定される液晶パネルのサイズに応じて液晶パネル駆動回路２００内の各構成要素の動作を切り替えるための相切替部２が含まれている。また、タイミングジェネレータ部２１には、動作パネルに表示すべき画像を表す画像データを画像メモリ部２３から読み出すためのアドレス信号や制御信号を生成する読出制御部３も含まれている。この読出制御部３の動作も相切替部２によって切り替えられる。これにより、第１の実施形態と同様、動作パネルが第１の液晶パネル６１０である場合には、画像メモリ部２３からの画像データの読み出しによって２相展開信号が生成され、動作パネルが第２の液晶パネル６２０である場合には、画像メモリ部２３からの画像データの読み出しによって１相展開信号が生成される。すなわち、まず、読出制御部３は、メモリ２３０に対して相展開に応じた速度（時間間隔）でアドレス信号を出力する。具体的には、１相展開である場合（すなわち、第２の液晶パネル６２０が画像を表示する場合）には、読出制御部３は、第１の速度でアドレス信号をメモリ２３０に出力する。一方、２相展開である場合（すなわち、第１の液晶パネル６１０が画像を表示する場合）には、読出制御部３は、第１の速度よりも速い第２の速度でアドレス信号をメモリ２３０に出力する。これにより、メモリ２３０に格納された画像データは、相展開に応じた速度でデジタル画像信号として切替出力部２３３に読み出される。なお、メモリ２３０から読み出される画像データを示す信号は、表示の階調数に応じたビット幅の信号であるが、本実施形態においても、便宜上、１本の信号線で転送されるものとして説明する。

上記第１の実施形態では、切替出力部２３１は、このデジタル画像信号を上側６本と下側３本の合計９本の信号線に切り替えて出力する。これに対し本実施形態では、切替出力部２３３は、このデジタル画像信号を６本の信号線に切り替えて出力する。具体的には、読出制御部３は、切替出力部２３３に対して、メモリ２３０の出力信号線と当該６本の信号線との接続関係を切替えるための切替制御信号を出力している。すなわち、切替制御信号は、２相展開の場合には、第１の液晶パネル６１０につながっている６本の信号線とメモリ２３０の出力側の信号線との接続関係を順番に切り替える信号である。また、切替制御信号は、１相展開の場合には、上記６本のうち第２の液晶パネル６２０につながっている上側の３本の信号線とメモリ２３０の出力側の信号線との接続関係を順番に切り替える信号である。バッファ部２３４は、切替出力部２３３から複数の信号線を介して順次出力されてくるデジタル画像信号をまとめて同時に出力する。具体的には、２相展開の場合には、バッファ部２３４は、切替出力部２３３から６本の信号線を介して順番に出力されてくるデジタル画像信号を、タイミングを揃えてγ変換部２５に出力する。一方、１相展開の場合には、バッファ部２３４は、切替出力部２３３から上記６本のうち上側の３本の信号線を介して順番に出力されてくるデジタル画像信号を、タイミングを揃えてγ変換部２５に出力する。これにより、第１の液晶パネル６１０を動作パネルとすべき旨を示すパネル指示信号ＰＳが外部から送られているときには、図５Ａに示すように２相展開されたデジタル画像信号が画像メモリ部２３から出力され、一方、第２の液晶パネル６２０を動作パネルとすべき旨を示すパネル指示信号ＰＳが外部から送られているときには、図５Ｂに示すように１相展開されたデジタル画像信号が画像メモリ部２３から出力される。

ところで、上記の構成に代えて、動作パネルが第１の液晶パネル６１０か第２の液晶パネル６２０かにかかわらず、画像メモリ部２３からの画像データの読み出しによって２相展開のみを行う構成、すなわち画像メモリ部２３におけるメモリ２３０の存在を前提として切替出力部２３３、バッファ部２３４および読出制御部３によって１つの相展開部のみが実現される構成としてもよい。この場合、サイズの小さい方の第２の液晶パネル６２０が動作パネルであるときには、２相展開処理に基づいてアナログ出力部２７内の６個のバッファＢ（Ｒ１），Ｂ（Ｇ１），Ｂ（Ｂ１），Ｂ（Ｒ２），Ｂ（Ｇ２），Ｂ（Ｂ２）に与えられるアナログ画像信号のうち、共用のビデオ信号線Ｒ１，Ｇ１，Ｂ１に接続されるバッファＢ（Ｒ１），Ｂ（Ｇ１），Ｂ（Ｂ１）から出力するアナログ画像信号のみが第２の液晶パネル６２０での画像表示に使用される。

アナログ出力部２７には、第１の液晶パネル６１０（のソースドライバ３００）に供給すべきアナログビデオ信号ＡＶのうちの第１相目のアナログビデオ信号ＡＶもしくは第２の液晶パネル６２０（のソースドライバ３００）に供給すべきアナログビデオ信号ＡＶを出力するための３個のバッファＢ（Ｒ１）、Ｂ（Ｇ１）、Ｂ（Ｂ１）と、第１の液晶パネル６１０（のソースドライバ３００）に供給すべきアナログビデオ信号ＡＶのうちの第２相目のアナログビデオ信号ＡＶを出力するための３個のバッファＢ（Ｒ２）、Ｂ（Ｇ２）、Ｂ（Ｂ２）とが含まれている。

ホストインタフェース部２２、γ変換部２５およびＤ／Ａ変換部２６については、第１の実施形態と同様の動作が行われるので、詳しい説明を省略する。タイミングジェネレータ部２１は、パネル指示信号ＰＳを受け取り、適切なタイミングで液晶パネルの表示部５００に画像を表示させるために上述したソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫを生成するとともに、ホストインタフェース部２２、γ変換部２５、およびＤ／Ａ変換部２６を適切なタイミングで動作させるためのタイミング信号を生成する。また、タイミングジェネレータ部２１の相切替部２は、パネル指示信号ＰＳに基づいて、各液晶パネルへのアナログビデオ信号ＡＶの出力を制御するための第１のバッファ制御信号ＳＢ１および第２のバッファ制御信号ＳＢ２と、各液晶パネル６１０，６２０に設けられた後述のスイッチを制御するための第１のスイッチ制御信号ＳＷ１および第２のスイッチ制御信号ＳＷ２とを生成する。アナログ出力部２７は、相切替部２から与えられる第１のバッファ制御信号ＳＢ１と第２のバッファ制御信号ＳＢ２とに基づいて、６本のビデオ信号線の全てもしくは６本のビデオ信号線のうちの３本のビデオ信号線にアナログビデオ信号ＡＶを出力する。なお、各液晶パネル６１０，６２０に設けられる後述のスイッチは、第１および第２の液晶パネルのうち動作パネルとなっていない液晶パネルがアナログ出力部２７の負荷（容量性負荷）となるのを回避するために使用される。

次に、上記アナログ出力部２７の動作について、より詳細に説明する。アナログ出力部２７に含まれているバッファのうち第１の液晶パネル６１０および第２の液晶パネル６２０のいずれにもアナログビデオ信号ＡＶを供給するためのバッファＢ（Ｒ１）、Ｂ（Ｇ１）、およびＢ（Ｂ１）については、第１のバッファ制御信号ＳＢ１によって動作状態と非動作状態とが切り替えられる。一方、第１の液晶パネル６１０のみにアナログビデオ信号ＡＶを供給するためのバッファＢ（Ｒ２）、Ｂ（Ｇ２）、およびＢ（Ｂ２）については、第２のバッファ制御信号ＳＢ２によって動作状態と非動作状態とが切り替えられる。上記各バッファは、バッファ制御信号がハイレベルであるときには動作状態、すなわちアナログビデオ信号ＡＶを出力する。一方、バッファ制御信号がローレベルであるときには非動作状態、すなわちアナログビデオ信号ＡＶの出力を停止する。図１０は、第１のバッファ制御信号ＳＢ１および第２のバッファ制御信号ＳＢ２の状態を説明するための図である。動作パネルが第１の液晶パネル６１０である場合には、第１のバッファ制御信号ＳＢ１も第２のバッファ制御信号ＳＢ２もハイレベルとなる。一方、動作パネルが第２の液晶パネル６２０である場合には、第１のバッファ制御信号ＳＢ１はハイレベルとなり、第２のバッファ制御信号ＳＢ２はローレベルとなる。このような第１のバッファ制御信号ＳＢ１および第２のバッファ制御信号ＳＢ２が相切替部２からアナログ出力部２７に与えられることにより、第２の液晶パネル６２０が動作パネルとなっている場合には、第１の液晶パネル６１０のみにアナログビデオ信号ＡＶを供給するためのバッファＢ（Ｒ２）、Ｂ（Ｇ２）、およびＢ（Ｂ２）の動作が停止する。

本実施形態では、上述したように、液晶パネル駆動回路２００と各液晶パネル６１０，６２０とを接続するビデオ信号線の一部が共用されている。このような構成にすると、第１および第２の液晶パネル６１０，６２０のうちいずれの液晶パネルを駆動した場合にも、アナログ出力部２７には２個分の液晶パネルの容量性負荷が加わることになる。そのため、アナログ出力部２７に駆動能力の高いバッファを備える必要が生じ、消費電力が高くなる。そこで、本実施形態においては、動作パネル以外の液晶パネルがアナログ出力部２７の負荷となるのを回避するために以下のような回路構成となっている。

図１１は、アナログ出力部２７に対する容量性負荷を軽減するための回路構成の一例を示す回路図である。なお、図１１には、第１の液晶パネル６１０と第２の液晶パネル６２０とで共用しているビデオ信号線Ｒ１、Ｇ１、Ｂ１および関連する構成要素のみを示している。図１１に示すように、この構成例では、アナログ出力部２７に対する容量性負荷を軽減するために、第１の液晶パネル６１０には、３個のアナログスイッチＳＷ（Ｒ１）、ＳＷ（Ｇ１）、ＳＷ（Ｂ１）からなる第１のスイッチ回路６１２が形成されており、第２の液晶パネル６２０には、３個のアナログスイッチＳＷ（Ｒ２）、ＳＷ（Ｇ２）、ＳＷ（Ｂ２）からなる第２のスイッチ回路６２２が形成されている。ビデオ信号線Ｒ１、Ｇ１、Ｂ１は、第１の液晶パネル６１０内のアナログスイッチＳＷ（Ｒ１）、ＳＷ（Ｇ１）、ＳＷ（Ｂ１）とそれぞれ接続されている。ビデオ信号線Ｒ１、Ｇ１、Ｂ１は、さらに、第２の液晶パネル６２０内のアナログスイッチＳＷ（Ｒ２）、ＳＷ（Ｇ２）、ＳＷ（Ｂ２）とそれぞれ接続されている。また、第１の液晶パネル６１０および第２の液晶パネル６２０の各アナログスイッチには、液晶パネル駆動回路２００の相切替部２から出力される第１のスイッチ制御信号ＳＷ１と第２のスイッチ制御信号ＳＷ２が与えられる。第１の液晶パネル６１０の第１のスイッチ回路６１２における各アナログスイッチは、第１のスイッチ制御信号ＳＷ１がハイレベルで第２のスイッチ制御信号ＳＷ２がローレベルのときにオン状態になる。一方、第２の液晶パネル６２０の第２のスイッチ回路６２２における各アナログスイッチは、第１のスイッチ制御信号ＳＷ１がローレベルで第２のスイッチ制御信号ＳＷ２がハイレベルのときにオン状態になる。

図１２は、第１のスイッチ制御信号ＳＷ１および第２のスイッチ制御信号ＳＷ２の状態を説明するための図である。動作パネルが第１の液晶パネル６１０である場合には、第１のスイッチ制御信号ＳＷ１はハイレベルとなり、第２のスイッチ制御信号ＳＷ２はローレベルとなる。このとき、第１の液晶パネル６１０の第１のスイッチ回路６１２に含まれるアナログスイッチは全てオン状態となり、第２の液晶パネル６２０の第２のスイッチ回路６２２に含まれるアナログスイッチは全てオフ状態となる。これにより、第２の液晶パネル６２０は、共用のビデオ信号線Ｒ１、Ｇ１、およびＢ１から電気的に切り離されるので、アナログ出力部２７の負荷とはならない。一方、動作パネルが第２の液晶パネル６２０である場合には、第１のスイッチ制御信号ＳＷ１はローレベルとなり、第２のスイッチ制御信号ＳＷ２はハイレベルとなる。このとき、第１の液晶パネル６１０の第１のスイッチ回路６１２に含まれるアナログスイッチは全てオフ状態となり、第２の液晶パネル６２０の第２のスイッチ回路６２２に含まれるアナログスイッチは全てオン状態となる。これにより、第１の液晶パネル６１０は、共用のビデオ信号線Ｒ１、Ｇ１、およびＢ１から電気的に切り離されるので、アナログ出力部２７の負荷とはならない。

＜２．３ 効果＞
以上のように、本実施形態においても、液晶表示装置内に１個だけ設けられている液晶パネル駆動回路２００がサイズの異なる２個の液晶パネルを切り替えながら駆動することができるので、異なるサイズの２個の液晶パネルを有する従来の液晶表示装置に比して、回路規模を低減でき、液晶表示装置をより小型化することができる。また、従来液晶パネル毎に要していた液晶パネル駆動回路の設計作業のための負担が軽減される。さらに、本実施形態においては、第１の液晶パネル６１０と第２の液晶パネル６２０とでビデオ信号線Ｒ１，Ｇ１，Ｂ２が共用され、かつ、動作パネル以外の液晶パネルが当該共用のビデオ信号線Ｒ１，Ｇ１，Ｂ２から電気的に切り離されるので、消費電力の増大を抑えつつ、回路規模をより低減することができる。

＜３．変形例＞
上記各実施形態においては、２相展開と１相展開との切り替えを例に挙げて説明したが、本発明はこれに限定されない。例えば、３相展開と２相展開との間での切り替えや、相数の異なる３種類以上の相展開の間での切り替え等、上記実施形態で説明した以外の組み合わせにも本発明を適用することができる。

上記各実施形態においては、異なるサイズの２個の液晶パネルを有する液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。すなわち、上記各実施形態に係る液晶パネル駆動回路を１個の液晶パネルのみを有する液晶表示装置において使用してもよく、この場合、サブパネル用の相展開信号は不要である。そして、上記各実施形態に係る液晶パネル駆動回路は、その１個の液晶パネル内のソースドライバに合わせて２相展開信号を出力するか、１相展開信号を出力するかというように、その１個の液晶パネルに出力するべき信号の種類を選択して使用されることになる。したがって、１個の液晶パネルのみを有する液晶表示装置に本発明を適用した場合においても、相展開処理の相数の異なる各種の液晶パネルに使用可能な汎用性のある液晶パネル駆動回路を提供できるという利点がある。

上記各実施形態では、表示すべき画像を外部（ＣＰＵを含むホスト等）から液晶表示装置に入力するためのインタフェースとして、外部のＣＰＵ等が液晶パネル駆動回路２００内の画像メモリ部２３に画像データを書き込む形式すなわち「ＣＰＵインタフェース」と呼ばれる形式となっているが、水平同期信号、垂直同期信号およびドットクロック信号と共に画像信号を液晶表示装置に入力する形式すなわち「ＨＶインタフェース」と呼ばれる形式においても、本発明の適用が可能である。例えば第１の実施形態において、ＣＰＵインタフェースに代えてＨＶインタフェースが採用された場合には、液晶パネル駆動回路２００を図１３に示すような構成とすればよい。この構成の液晶パネル駆動回路２００は以下のように動作する。なお、以下の説明では、第１の実施形態における液晶パネル駆動回路２００と同一または対応する部分には同一の参照符号を付して詳しい説明を省略する。

この構成では、第１の実施形態における画像メモリ部２３に代えて相展開部２４が設けられており、タイミングジェネレータ部２１における読出制御部３は削除されている。この構成におけるタイミングジェネレータ部２１の相切替部２は、パネル指示信号ＰＳに基づいて、相展開部２４で行われる相展開処理の切り替えを制御するための相切替制御信号ＳＫを生成して相展開部２４に与える。相展開部２４は、相切替部２から与えられる相切替制御信号ＳＫに基づいて、ホストインタフェース部２２から出力される画像信号（画像データ）からγ変換部２５に入力するための画像信号を生成する。すなわち、相展開部２４には、第１の相展開部２４１と第２の相展開部２４２とが含まれており、第１の液晶パネル６１０に画像を表示すべき旨を示すパネル指示信号ＰＳが外部から送られているときには、第１の相展開部２４１が２相展開処理を行うことにより２相展開信号を生成し、これをγ変換部２５に与える。一方、第２の液晶パネル６２０に画像を表示すべき旨を示すパネル指示信号ＰＳが外部から送られているときには、第２の相展開部２４２が１相展開処理を行うことにより１相展開信号を生成し、これをγ変換部２５に与える。以降の動作については第１の実施形態と同様である。このような構成においても、画像メモリ部に関連する効果を除けば第１の実施形態と同様の効果が得られる。なお、第１および第２の相展開部２４１，２４２は複数段のラッチを用いて実現することができる。

また、第２の実施形態において、ＣＰＵインタフェースに代えてＨＶインタフェースが採用された場合には、液晶パネル駆動回路２００を図１４に示すような構成とすればよい（第２の実施形態における液晶パネル駆動回路２００と同一または対応する部分には同一の参照符号を付して詳しい説明を省略する）。この構成では、第２の実施形態における画像メモリ部２３に代えて相展開部２４が設けられており、タイミングジェネレータ部２１における読出制御部３は削除されている。このような構成によっても、画像メモリ部に関連する効果を除けば第２の実施形態と同様の効果が得られる。なお、相展開部２４には、図１３に示した上記構成と同様、２相展開を行う第１の相展開部２４１と１相展開を行う第２の相展開部２４２との２つの展開部を含んでいてもよいが、２相展開を行う相展開部のみを含み、第１の液晶パネル６１０と第２の液晶パネル６２０とで当該相展開部が共用される構成であってもよい。後者の場合においてサイズの小さい方の第２の液晶パネル６２０が動作パネルであるときには、２相展開処理に基づいてアナログ出力部２７内の６個のバッファＢ（Ｒ１），Ｂ（Ｇ１），Ｂ（Ｂ１），Ｂ（Ｒ２），Ｂ（Ｇ２），Ｂ（Ｂ２）に与えられるアナログ画像信号のうち、共用のビデオ信号線Ｒ１，Ｇ１，Ｂ１に接続されるバッファＢ（Ｒ１），Ｂ（Ｇ１），Ｂ（Ｂ１）から出力するアナログ画像信号のみが第２の液晶パネル６２０での画像表示に使用される。

上記各実施形態では、画像メモリ部２３において、メモリ２３０から相展開に応じた速度で読み出される画像データを示すデジタル画像信号を切替出力部２３１，２３３によって複数の信号線に切り替えて出力し、その後にバッファ部２３２，２３４でタイミングを揃えることにより、（第１および第２の）相展開部が実現されている。しかし、相展開手段の実現方法はこれに限定されるものではなく、これに代えて、画像データを隣接２画素分ずつ同時に読み出せるような構成に画像メモリ部２３を作製しておくことにより、パネル指示信号ＰＳに応じてメモリ２３０から１画素分ずつまたは隣接２画素分ずつ画像データが読み出されるように、相切替部２の制御の下に読出制御部３がメモリ２３０にアドレス信号や制御信号を与える構成としてもよい。この場合、画像メモリ部２３における切替出力部２３１，２３３およびバッファ部２３２，２３４は不要となり、読出制御部３は、第１の液晶パネル６１０を動作パネルとすべき旨を示すパネル指示信号ＰＳが外部から送られているときには、図５Ａに示すように２相展開されたデジタル画像信号が出力されるように画像データを２画素分ずつメモリ２３０から読み出し、第２の液晶パネル６２０を動作パネルとすべき旨を示すパネル指示信号ＰＳが外部から送られているときには、図５Ｂに示すように１相展開されたデジタル画像信号が出力されるように画像データを１画素分ずつメモリ２３０から読み出す。

なお、上記各実施形態では、ゲートドライバ４００もソースドライバ３００と同様、液晶パネル内に形成されているが、ゲートドライバ４００を液晶パネル内に形成せずに別個のＩＣとして実現してもよい。

また、上記各実施形態や変形例において、第１および第２の液晶パネル６１０，６２０のうち表示を行わせるべき液晶パネルすなわち動作パネルを指定するための信号として、パネル指示信号ＰＳが外部から液晶パネル駆動回路２００に与えられるが、このパネル指示信号ＰＳによる指定方法以外の方法によって動作パネルが指定される構成であってもよい。例えばＣＰＵインタフェースが採用されている場合には、液晶パネル駆動回路２００内に制御用のレジスタを設けておき、そのレジスタに外部のＣＰＵから動作パネルを指定するための制御データが設定される構成としてもよい。また、ＨＶインタフェースが採用されている場合においても、液晶パネル駆動回路２００内に制御用のレジスタを設けておき、別途設けられたシリアルインタフェース等によってそのレジスタに外部から動作パネルを指定するための制御データが設定される構成としてもよい。

本発明は、データ信号線の駆動回路等が表示部と一体的に同一基板上に形成された液晶パネルすなわちドライバモノリシック型の液晶パネルの駆動回路およびそのような駆動回路を備えた液晶表示装置に適用されるものであって、特に、異なるサイズの複数のドライバモノリシック型液晶パネルを有する液晶表示装置に適している。

Claims (16)

1. 表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を表す信号を前記複数の画素形成部に伝達するための複数のデータ信号線と、前記表示すべき画像を表す信号として入力される画像信号を前記複数のデータ信号線に順次に印加することにより前記複数のデータ信号線を点順次方式で駆動するデータ信号線駆動回路とを含むドライバモノリシック型液晶パネルを駆動するための駆動回路であって、
   前記表示すべき画像を表すデータとして入力される画像データから、第１の相数に相展開されたデジタル画像信号である第１の相展開信号を生成する第１の相展開部と、
   前記画像データから、前記第１の相数よりも少ない第２の相数に相展開されたデジタル画像信号である第２の相展開信号を生成する第２の相展開部と、
   前記第１または第２の相展開信号に相当する画像信号を前記データ信号線駆動回路に入力すべき画像信号として出力する出力部と、
   前記出力部から出力される画像信号を少なくとも前記第１の相展開信号に相当する画像信号と前記第２の相展開信号に相当する画像信号との間で切り替えるための切替部と、
   前記画像データを格納するメモリとを備え、
   前記第１の相展開部は、前記第１の相数に応じた速度で前記メモリから前記画像データを読み出して相展開することにより前記第１の相展開信号を生成し、
   前記第２の相展開部は、前記第２の相数に応じた速度で前記メモリから前記画像データを読み出して相展開することにより前記第２の相展開信号を生成することを特徴とする駆動回路。
2. 前記第１の相展開信号をアナログ信号に変換することにより第１のアナログ画像信号を生成し、前記第２の相展開信号をアナログ信号に変換することにより第２のアナログ画像信号を生成する変換部を更に備え、
   前記出力部は、
   前記第１のアナログ画像信号を前記データ信号線駆動回路に入力すべき画像信号として出力する第１の出力バッファ部と、
   前記第２のアナログ画像信号を前記データ信号線駆動回路に入力すべき画像信号として出力する第２の出力バッファ部と
   を含むことを特徴とする、請求項１に記載の駆動回路。
3. 前記第１のアナログ画像信号が前記第１の出力バッファ部を介して前記出力部から出力される場合には、前記第２の出力バッファ部に動作を停止させ、前記第２のアナログ画像信号が前記第２の出力バッファ部を介して前記出力部から出力される場合には、前記第１の出力バッファ部に動作を停止させるバッファ制御部を更に備えることを特徴とする、請求項２に記載の駆動回路。
4. 前記第１の相展開信号をアナログ信号に変換することにより第１のアナログ画像信号を生成し、前記第２の相展開信号をアナログ信号に変換することにより第２のアナログ画像信号を生成する変換部を更に備え、
   前記出力部は、
   前記第１のアナログ画像信号を前記データ信号線駆動回路に入力すべき画像信号として出力するための、前記第１の相数に応じた数のバッファを含み、
   前記出力部から出力すべき画像信号が、前記第２の相展開信号に相当する前記第２のアナログ画像信号である場合には、前記第１の相数に応じた数の前記バッファのうち前記第２の相数に応じた数の所定バッファを介して前記第２のアナログ画像信号を出力することを特徴とする、請求項１に記載の駆動回路。
5. 前記第２のアナログ画像信号が前記所定バッファを介して前記出力部から出力される場合に、前記第１の相数に応じた数の前記バッファのうち前記所定バッファ以外のバッファに動作を停止させるバッファ制御部を更に備えることを特徴とする、請求項４に記載の駆動回路。
6. 請求項１から３のいずれか１項に記載の駆動回路と、
   前記ドライバモノリシック型液晶パネルに該当する第１の液晶パネルであって、前記第１の相展開信号に相当する画像信号が前記出力部から出力される場合に、当該出力される画像信号に基づき画像を表示する第１の液晶パネルと、
   前記ドライバモノリシック型液晶パネルに該当する第２の液晶パネルであって、前記第２の相展開信号に相当する画像信号が前記出力部から出力される場合に、当該出力される画像信号に基づき画像を表示する第２の液晶パネルと
   を備えることを特徴とする液晶表示装置。
7. 請求項４または５に記載の駆動回路と、
   前記ドライバモノリシック型液晶パネルに該当する第１の液晶パネルであって前記第１のアナログ画像信号に基づき画像を表示するための第１の液晶パネルと、
   前記ドライバモノリシック型液晶パネルに該当する第２の液晶パネルであって前記第２のアナログ画像信号に基づき画像を表示するための第２の液晶パネルと、
   前記第１のアナログ画像信号が前記出力部から出力される場合に、当該出力される第１のアナログ画像信号を前記第１の液晶パネルに伝送する、前記第１の相数に応じた数の信号線とを備え、
   前記第１の相数に応じた数の信号線のうち前記第２の相数に応じた数の所定の信号線は、前記第２のアナログ画像信号が前記出力部から出力される場合に、当該出力される第２のアナログ画像信号を前記第２の液晶パネルに伝送することを特徴とする液晶表示装置。
8. 前記第１のアナログ画像信号が前記出力部から出力される場合に前記第１の液晶パネルを前記所定の信号線に電気的に接続し、前記第２のアナログ画像信号が前記出力部から出力される場合に前記第１の液晶パネルを前記所定の信号線から電気的に切り離す第１のスイッチ回路と、
   前記第１のアナログ画像信号が前記出力部から出力される場合に前記第２の液晶パネルを前記所定の信号線から電気的に切り離し、前記第２のアナログ画像信号が前記出力部から出力される場合に前記第２の液晶パネルを前記所定の信号線に電気的に接続する第２のスイッチ回路と
   を更に備えることを特徴とする、請求項７に記載の液晶表示装置。
9. 表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を表す信号を前記複数の画素形成部に伝達するための複数のデータ信号線と、前記表示すべき画像を表す信号として入力される画像信号を前記複数のデータ信号線に順次に印加することにより前記複数のデータ信号線を点順次方式で駆動するデータ信号線駆動回路とを含むドライバモノリシック型液晶パネルを用いた液晶表示装置であって、
   前記ドライバモノリシック型液晶パネルに該当する第１の液晶パネルであって第１の相数に相展開された画像信号に基づき画像を表示する第１の液晶パネルと、
   前記ドライバモノリシック型液晶パネルに該当する第２の液晶パネルであって前記第１の相数よりも少ない第２の相数に相展開された画像信号に基づき画像を表示する第２の液晶パネルと、
   前記表示すべき画像を表すデータとして入力される画像データから、前記第１の相数に相展開されたデジタル画像信号を生成する相展開部と、
   前記相展開部によって生成されるデジタル画像信号に相当する画像信号を出力する出力部と、
   前記出力部から出力される画像信号を前記第１の液晶パネルに伝送するための前記第１の相数に応じた数の信号線と、
   前記画像データを格納するメモリとを備え、
   前記相展開部は、前記第１の相数に応じた速度で前記メモリから前記画像データを読み出して相展開することにより、前記相展開されたデジタル画像信号を生成し、
   前記第１の相数に応じた数の前記信号線のうち前記第２の相数に応じた数の所定の信号線は、前記出力部から出力される画像信号のうち前記第２の液晶パネルに画像を表示させるための画像信号を前記第２の液晶パネルに伝送することを特徴とする液晶表示装置。
10. 表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を表す信号を前記複数の画素形成部に伝達するための複数のデータ信号線と、前記表示すべき画像を表す信号として入力される画像信号を前記複数のデータ信号線に順次に印加することにより前記複数のデータ信号線を点順次方式で駆動するデータ信号線駆動回路とを含むドライバモノリシック型液晶パネルを用いた液晶表示装置であって、
    前記ドライバモノリシック型液晶パネルに該当する第１の液晶パネルであって第１の相数に相展開された画像信号に基づき画像を表示する第１の液晶パネルと、
    前記ドライバモノリシック型液晶パネルに該当する第２の液晶パネルであって前記第１の相数よりも少ない第２の相数に相展開された画像信号に基づき画像を表示する第２の液晶パネルと、
    前記表示すべき画像を表すデータとして入力される画像データから、前記第１の相数に相展開されたデジタル画像信号を生成する相展開部と、
    前記相展開部によって生成されるデジタル画像信号に相当する画像信号を出力する出力部と、
    前記出力部から出力される画像信号を前記第１の液晶パネルに伝送するための前記第１の相数に応じた数の信号線と、
    前記画像データを格納するメモリとを備え、
    前記相展開部は、前記メモリからの読み出しデータの信号として前記相展開されたデジタル画像信号が生成されるように前記メモリから前記画像データを読み出す読出制御部であり、
    前記第１の相数に応じた数の前記信号線のうち前記第２の相数に応じた数の所定の信号線は、前記出力部から出力される画像信号のうち前記第２の液晶パネルに画像を表示させるための画像信号を前記第２の液晶パネルに伝送することを特徴とする液晶表示装置。
11. 前記出力部から出力される画像信号を、前記第１の液晶パネルに画像を表示させるための画像信号と前記第２の液晶パネルに画像を表示させるための画像信号との間で切り替えるための切替部を更に備えることを特徴とする、請求項９または１０に記載の液晶表示装置。
12. 前記相展開部によって生成されるデジタル画像信号をアナログ画像信号に変換する変換部を更に備え、
    前記出力部は、
    前記アナログ画像信号を前記第１の相数に応じた数の前記信号線に出力するための前記第１の相数に応じた数のバッファを含み、
    前記第２の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合には、前記第１の相数に応じた数の前記バッファのうち前記第２の相数に応じた数の所定バッファを介して前記アナログ画像信号を前記所定の信号線に出力することを特徴とする、請求項１１に記載の液晶表示装置。
13. 前記第２の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合に、前記第１の相数に応じた数の前記バッファのうち前記所定バッファ以外のバッファに動作を停止させるバッファ制御部を更に備えることを特徴とする、請求項１２に記載の液晶表示装置。
14. 前記第１の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合に前記第１の液晶パネルを前記所定の信号線に電気的に接続し、前記第２の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合に前記第１の液晶パネルを前記所定の信号線から電気的に切り離す第１のスイッチ回路と、
    前記第１の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合に前記第２の液晶パネルを前記所定の信号線から電気的に切り離し、前記第２の液晶パネルに画像を表示させるための画像信号が前記出力部から出力される場合に前記第２の液晶パネルを前記所定の信号線に電気的に接続する第２のスイッチ回路と
    を更に備えることを特徴とする、請求項１１に記載の液晶表示装置。
15. 表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を表す信号を前記複数の画素形成部に伝達するための複数のデータ信号線と、前記表示すべき画像を表す信号として入力される画像信号を前記複数のデータ信号線に順次に印加することにより前記複数のデータ信号線を点順次方式で駆動するデータ信号線駆動回路とを含むドライバモノリシック型液晶パネルを駆動するための駆動回路であって、
    前記表示すべき画像を表すデータとして入力される画像データから、第１の相数に相展開されたデジタル画像信号である第１の相展開信号を生成する第１の相展開部と、
    前記画像データから、前記第１の相数よりも少ない第２の相数に相展開されたデジタル画像信号である第２の相展開信号を生成する第２の相展開部と、
    前記第１または第２の相展開信号に相当する画像信号を前記データ信号線駆動回路に入力すべき画像信号として出力する出力部と、
    前記出力部から出力される画像信号を少なくとも前記第１の相展開信号に相当する画像信号と前記第２の相展開信号に相当する画像信号との間で切り替えるための切替部と、
    前記画像データを格納するメモリとを備え、
    前記第１の相展開部は、前記メモリからの読み出しデータの信号として前記第１の相展開信号が生成されるように前記メモリから前記画像データを読み出す読出制御部であり、
    前記第２の相展開部は、前記メモリからの読み出しデータの信号として前記第２の相展開信号が生成されるように前記メモリから前記画像データを読み出す読出制御部であることを特徴とする駆動回路。
16. 請求項１５に記載の駆動回路と、
    前記ドライバモノリシック型液晶パネルに該当する第１の液晶パネルであって、前記第１の相展開信号に相当する画像信号が前記出力部から出力される場合に、当該出力される画像信号に基づき画像を表示する第１の液晶パネルと、
    前記ドライバモノリシック型液晶パネルに該当する第２の液晶パネルであって、前記第２の相展開信号に相当する画像信号が前記出力部から出力される場合に、当該出力される画像信号に基づき画像を表示する第２の液晶パネルと
    を備えることを特徴とする液晶表示装置。

Images