JP3658996B2 - 画像表示装置の回路基板およびそれを用いた画像表示装置 - Google Patents

画像表示装置の回路基板およびそれを用いた画像表示装置 Download PDF

Info

Publication number
JP3658996B2
JP3658996B2 JP14143798A JP14143798A JP3658996B2 JP 3658996 B2 JP3658996 B2 JP 3658996B2 JP 14143798 A JP14143798 A JP 14143798A JP 14143798 A JP14143798 A JP 14143798A JP 3658996 B2 JP3658996 B2 JP 3658996B2
Authority
JP
Japan
Prior art keywords
image display
circuit board
display device
circuit
phase expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14143798A
Other languages
English (en)
Other versions
JPH11338426A (ja
Inventor
恵二郎 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP14143798A priority Critical patent/JP3658996B2/ja
Publication of JPH11338426A publication Critical patent/JPH11338426A/ja
Application granted granted Critical
Publication of JP3658996B2 publication Critical patent/JP3658996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
【0002】
【従来の技術】
図10に従来の画像表示装置の一例を示してある。この画像表示装置は、画像を表示するために液晶パネルを用いた装置であり、液晶パネルブロック10、タイミング回路ブロック20、およびデータ処理回路ブロック30を備えている。
タイミング回路ブロック20に源振クロック信号CLKと同期信号SYNCが入力され、これらの信号に基づき各回路ブロックを動作させるクロックなどの制御信号がタイミング回路ブロック20から出力される。
【0003】
また、液晶パネルブロック10は、データ側駆動回路101、アクティブマトリクス型の液晶パネル102、および走査側駆動回路103を備えている。データ側駆動回路101は、シフトレジスタ111、サンプリングスイッチ112、およびデータ側電極113を備えている。データ処理回路ブロック30は増幅および反転回路302を備えている。
【0004】
画像表示装置へは、画像処理装置などの外部装置からシリアル化された複数の画素信号が入力画像信号VIDEOとして供給される。この入力画像信号VIDEOは、データ処理回路ブロック30の増幅および反転回路302によって液晶パネル102の駆動に必要な電圧に増幅され、また、必要に応じて極性反転され、液晶パネルブロック10の入力端子VINにパネル駆動用画像信号Vとして出力される。
【0005】
データ側駆動回路101のシフトレジスタ111は、タイミング回路ブロック20からの信号を基にサンプリング信号を出力する。サンプリングスイッチ112は、このサンプリング信号によってサンプルし、それぞれのデータ側電極113に画素信号に対応した所定の電位を出力する。
【0006】
このような液晶パネルのアクティブ素子にポリシリコンの薄膜トランジスタ(以下p−si−TFTとする)が液晶パネルブロック10に使用されている画像表示装置においては、データ側駆動回路101と走査側駆動回路103をともにp−si−TFTを用いて液晶パネル102と同じガラス基板上に形成することが可能である。そして、これらの回路をガラス基板上に形成することにより、画像表示装置をいっそう小型化することができる。
【0007】
しかしながら、ガラス基板上に形成されたデータ側駆動回路101と走査側駆動回路103の動作速度はシリコン基板上に形成された回路に比べ遅くなる。従って、サンプリングスイッチ112の特性と入力画像信号VIDEOの周波数のマッチングを取り高解像度の画像表示を可能とするために入力画像信号VIDEOを相展開することが考えられる。
【0008】
図11に入力画像信号VIDEOを各画素信号毎に相展開した画像表示装置の一例を示してある。この画像表示装置は、データ処理回路ブロック30が入力画像信号VIDEOを複数の相(本装置では6相)に展開する相展開回路301を備えている。さらに、データ処理回路ブロック30には、6つの出力端子OUT1〜OUT6が用意され、それぞれの端子からそれぞれの相毎のパネル駆動用画像信号V(i)(i=1〜6)が出力される。これらのパネル駆動用画像信号V(i)は、本装置でいえば6個ごとの水平方向に並んだ画素に供給される画素信号によって構成される。液晶パネルブロック10には、パネル駆動用画像信号V(i)に対応した6個の入力端子VIN1〜VIN6が用意され、それぞれの入力端子VIN1〜VIN6は6個毎のデータ側電極113と接続されている。他の構成については、上記の画像表示装置とほぼ同様につき、共通する部分については同じ符号を付して説明を省略する。
【0009】
データ処理回路ブロック30では、入力画像信号VIDEOが相展開回路301によって複数の相(本装置では6相)に展開され、それぞれの相毎に設けられた増幅および反転回路302によって入力画像信号VIDEOの中の各々の画素信号が液晶パネル102の駆動に必要な電圧に増幅あるいは極性反転され、パネル駆動用画像信号V(i)として出力される。パネル駆動用画像信号V(i)は、入力画像信号VIDEOが相展開回路301によって、本例では6相に展開された画像信号であり、それぞれのパネル駆動用画像信号V(i)には6個の画素信号が含まれる。
【0010】
従って、パネル駆動用画像信号V(i)の周波数は入力画像信号VIDEOの周波数より低下する。このため、データ側駆動回路101ではシフトレジスタ111から出力されたサンプリング信号により、端子VIN1〜VIN6に供給されたパネル駆動用画像信号V(1)〜V(6)の中から各々のデータ側電極113に該当する画素信号をサンプリングスイッチによって確実にサンプリングできる。このため、入力画像信号VIDEOの周波数が高い高解像度の画像信号であっても、データ側電極113に確実に所定の電圧を出力することができ、高解像度の画像表示が可能となる。
【0011】
図12に、相展開についてさらに詳しく示してある。入力画像信号VIDEOには、図面上の水平方向に示した複数の画素信号PDが含まれており、これらがシリアルデータとして供給される。相展開回路301は、これらの直列に並んだ画素信号PDをパラレルデータとして所定数の画素のデータに変換し、それぞれの画素信号PDを複数本の信号出力(相)に分ける。このため、データ側駆動回路101がガラス基板に形成され、そのサンプルホルダを構成するサンプリングスイッチ112のオン抵抗が高く動作速度が多少遅い場合であっても、周波数の高い画像信号をサンプリングすることが可能となる。
【0012】
このような相展開回路301は、デジタル信号化された画素信号を各相毎にサンプルホールドする回路などにより構成することが可能である。
【0013】
相展開回路301から出力されたパネル駆動用画像信号V(i)には、それぞれ複数の画素毎、本例では6画素毎のデータが含まれる。従って、データ側駆動回路101のデータ入力端子VIN1〜VIN6のそれぞれには、6個毎の画素信号が供給される。これらのデータ入力端子VIN1〜VIN6に接続された6本のデータ供給線114には、6個毎にサンプリングスイッチ112が接続されており、適当なタイミングでサンプリングスイッチ112によりデータ供給線114に表れた画素データがサンプリングされ、データ側電極113に対応する画素信号が出力される。これによって、液晶パネル上では6本毎の縦方向の画素に特定のパネル駆動用画像信号V(i)の電圧が現れ、水平同期信号によって所定の水平方向の画素の表示がリフレッシュされる。
【0014】
相展開回路を設けることにより、サンプリング側の動作速度と画像信号の周波数とのマッチングを取りやすくなるので、小型で高性能な画像表示装置を提供することができる。
【0015】
このような相展開回路は、上述した液晶パネル102を備えた画像表示装置のみならず、エレクトロルミネセントディスプレイ(ELD)、プラズマディスプレイ(PDP)等のドットマトリクス型の画像表示装置において、サンプリング側の動作速度と画像信号の周波数とのマッチングを取る場合、広く利用されている。
【0016】
【発明が解決しようとする課題】
ところで、上述した相展開回路により展開する相数は、画像表示装置の解像度に応じて設定されるものであり、例えば、VGA(640×480)、SVGA(800×600)であれば6相展開、XGA(1024×768)であれば12相展開、SXGA(1280×1024)であれば24相展開の如く、画像表示装置の高解像化に伴って展開相数も増加する傾向にある。従って、従来は、画像表示装置の解像度に応じて相展開回路を設定し、解像度に応じた相展開回路を含む専用の回路基板を作製することによって対応していた。
【0017】
しかしながら、このように画像表示装置の解像度に応じて専用の回路基板を作製する従来の方法では、次のような問題がある。すなわち、解像度に応じて専用の回路基板を作製しているので、解像度の異なる画像表示装置では、個別に回路基板の製造工程を設ける必要があり、回路基板の製造工程が煩雑になるという問題がある。また、展開数が増加するに従って相展開回路を構成する部品も増加し、回路基板が大型化する傾向にあるので、回路基板を構成する部品の共通化を図りにくいという問題がある。
【0018】
本発明の目的は、1つの基板で解像度の異なる画像表示装置に対応することができ、製造工程の簡素化を図ることのできる回路基板、および画像表示装置を提供することにある。
【0019】
【課題を解決するための手段】
前記目的を達成するために、本発明に係る画像表示装置の回路基板は、シリアルデータとして供給される入力画像信号を構成する複数の画素信号を順次展開し、展開された前記複数の画素信号を同時に画像表示部に供給する相展開手段を備えた画像表示装置の回路基板であって、前記相展開手段は、展開相数を変更可能に構成されていることを特徴とする。
【0020】
ここで、「展開相数を変更可能に構成されている」とは、回路基板や相展開手段以外の画像表示部の駆動回路等の構造仕様を変更することなく、展開数を変更できるような構成をいう。具体的には、例えば、相展開手段が入力画像信号を所定の相数に展開する相展開回路を複数含んで構成され、複数の相展開回路のそれぞれにスイッチを設け、展開相数をスイッチの切り替え操作により変更可能とする場合が考えられる。また、相展開手段が入力画像信号を所定の相数に展開する相展開回路を少なくとも1以上含み構成され、回路基板上にこの相展開回路を接続する接続部を複数設け、相展開回路の接続数によって変更可能とする場合が考えられる。
【0021】
また、上述した画像表示部は、画像表示部のサンプリング側の動作速度と、入力画像信号の周波数とのマッチングを取る必要のあるドットマトリクス型のものをいう。具体的には、液晶ディスプレイ(LCD)、エレクトロルミネセントディスプレイ(ELD)、プラズマディスプレイ(PDP)、蛍光表示管ディスプレイ(VFD)、発光ダイオードディスプレイ(LED)等に本発明を利用することができる。
【0022】
このような本発明によれば、相展開手段が展開相数を変更可能に構成されているので、画像表示部の解像度に応じて展開相数を変更し、1つの基板で解像度の異なる画像表示装置に対応することができる。また、1つの基板で異なる解像度の画像表示装置に対応できるので、解像度の異なる画像表示装置であっても、回路基板の製造工程を共通化することができ、製造工程の簡素化が図られる。
【0023】
さらに、このような相展開手段が上述した相展開回路を少なくとも1以上含み構成され、回路基板上に相展開回路を接続する接続部が複数設けられていれば、相展開回路の接続数を変えるだけで、展開相数を変更することができる。従って、解像度に応じた適切な相展開手段を、必要最小限の相展開回路の増設で達成することができ、回路基板の製造コストの低減が図られる。
【0024】
以上において、上述した相展開回路は、画像表示部の最も低い解像度に応じた相数に設定され、画像表示部の最も高い解像度に応じた相数分の相展開回路を接続できる数だけ、上述した接続部が設けられているのが好ましい。具体的には、相展開回路の展開相数を最も低い解像度であるVGA(640×480)、SVGA(800×600)に対応する6相展開として設定し、最も解像度の高いSXGA(1280×1024)に必要な24相展開に対応できるように、回路基板上に接続部を4つ以上設ければよい。
【0025】
相展開回路、接続部がこのように構成されていれば、1つの回路基板で画像表示装置に用いられる解像度設定のすべてに対応することができ、回路基板の共通化を一層促進できる。
【0026】
また、上述した回路基板は、画像表示部のどの解像度に対応するものであるかを識別する識別手段を備えているのが好ましい。
【0027】
すなわち、回路基板が識別手段を備えているので、相展開手段以外の構成部品が共通化された回路基板であっても、画像表示部の解像度に応じた適切な回路基板を選択することができる。
【0028】
さらに、上述した識別手段としては、例えば、回路基板上に設けられ、かつ入力画像信号を制御する制御手段と電気的に接続されるスイッチング素子を含む識別手段が考えられる。
【0029】
ここで、スイッチング素子としては、回路基板上に別途設けられるスイッチング回路の他、上述した相展開回路に設けられる識別子と、上述した接続部に設けられ、この識別子と接続される検出子とから構成されるスイッチング素子が考えられる。
【0030】
すなわち、識別手段が上述したスイッチング素子を含んでいれば、制御手段で入力画像信号をどの解像度の画像表示装置に出力するかを判別することができ、画像表示部に設定された解像度に適した入力画像信号を出力することができる。
また、スイッチング素子が相展開回路に設けられる識別子と、接続部に設けられる検出子とから構成されていれば、接続部に相展開回路を接続するだけでどの解像度に対応するか判別できるので、回路基板上に別途スイッチング回路等設ける必要がなく、回路基板の構成を簡素化することができるうえ、相展開回路の接続状況に応じて、スイッチング素子の組み合わせを調整する必要もない。
【0031】
そして、上述した識別手段としては、接続部のそれぞれに応じて回路基板上に形成され、かつ相展開回路の接続により隠蔽される孔を含む識別手段を採用するのが好ましい。
【0032】
すなわち、識別手段が回路基板上に形成された孔を含んでいれば、回路基板の外観からどの解像度に対応するかを確認することができるので、画像表示装置の組立に際して、画像表示部に適合した回路基板を確実に画像表示装置に組み込むことができる。
【0033】
そして、本発明に係る画像表示装置は、上述した回路基板のいずれかと、このいずれかの回路基板により制御される画像表示部とを備えていることを特徴とし、画像表示部としては、例えば、光源ランプから出射された光束を光学的に処理して画像情報に対応した光学像を形成し、この光学像を投写レンズにより投写面に拡大投写する光学手段を備えた投写型の画像表示部を採用することができる。
【0034】
すなわち、このような画像表示装置であれば、回路基板の相展開手段以外の部分の構造、形状の共通化が図られているので、画像表示装置の他の構造をも共通化することができ、画像表示装置の製造工程の簡素化、合理化が図られる。
【0035】
【発明の実施の形態】
以下に、本発明の実施の一形態を図面に基づいて説明する。尚、以下の説明では、すでに説明した部分または部材と同一又は類似の部分等については、同一又は類似の符号を付し、その説明を省略または簡略する。
【0036】
(1)装置の全体構成
図1、図2には、本発明の実施形態に係る画像表示装置である投写型表示装置1の概略斜視図が示され、図1は上面側から見た斜視図、図2は下面側から見た斜視図である。
【0037】
投写型表示装置1は、光源ランプユニットから出射された光束を赤(R)、緑(G)、青(B)の三原色に分離し、これらの各色光束を液晶ライトバルブ(変調系)を通して画像情報に対応させて変調し、変調した後の各色の変調光束をプリズム(色合成光学系)により合成して、投写レンズユニット6を介して投写面上に拡大表示する形式のものである。投写レンズユニット6以外の光学ユニット9の構成部品は、外装ケース2の内部に収納されている。
【0038】
(2)外装ケースの構造
外装ケース2は、基本的には、装置上面を覆うアッパーケース3と、装置底面を構成するロアーケース4と、背面部分を覆うリアケース5とから構成されている。
【0039】
図1に示されるように、アッパーケース3の上面において、その前方側の左右の端には、多数の連通孔25R、25Lが形成されている。また、アッパーケース3上面の略中央部分には、投写型表示装置1の画質、ピント等を調整するための操作スイッチ26が設けられている。
【0040】
図2に示されるように、ロアーケース4の底面には、内部に収納される光源ランプユニット8(後述)を交換するためのランプ交換蓋27と、装置内部を冷却するための空気取入口240が形成されたエアフィルタカバー23が設けられている。
【0041】
また、ロアーケース4の底面には、図2に示すように、その前端の左右の角部にフット28R、28Lが設けられ、後端の略中央部にはフット28Cが設けられている。尚、フット28R、28Lは、レバー281を上方に引き上げることにより、突出方向に進退自在となり、これにより、スクリーン上の投射画面の上下方向位置を変更することができる。
【0042】
リアケース5には、図2に示すように、右側に外部電力供給用のACインレット51や各種の入出力端子群50が配置され、これらの入出力端子群50に隣接して、装置内部の空気を排出する排気口160が形成されている。
【0043】
(3)装置の内部構造
図3〜図5には、投写型表示装置1の内部構造が示されている。図3および図4は装置内部の概略斜視図であり、図5は投写型表示装置1の垂直方向断面図である。
【0044】
これらの図に示すように、外装ケース2の内部には、光源ランプユニット8、光学ユニット9、回路基板11、13、電源ユニット7が配置されている。
【0045】
光源ランプユニット8は、投写型表示装置1の光源部分を構成し、これらの図では図示を略したが、光源ランプおよびリフレクタからなる光源装置と、この光源装置を収納するランプハウジングとを有し、上述したランプ交換蓋27から光源ランプユニット8ごと取り外せるように構成されている。
【0046】
光学ユニット9は、光源ランプユニット8から出射された光束を、光学的に処理して画像情報に対応した光学像を形成するユニットであり、照明光学系923、色分離光学系924、変調系925、および色合成光学系としてのプリズムユニット910とを含んで構成される。変調系925およびプリズムユニット910以外の光学ユニット9の光学素子は、上下のライトガイド901、902の間に上下に挟まれて保持された構成となっている。これらの上ライトガイド901、下ライトガイド902は、ロアーケース4の側に固定ネジにより固定されている。また、これらのライトガイド901、902は、プリズムユニット910の側に同じく固定ネジによって固定されている。
【0047】
直方体状のプリズムユニット910は、図6に示すように、マグネシウムの一体成形品から構成される側面略L字の構造体であるヘッド板903の裏面側に固定ネジにより固定されている。また、変調系925を構成する各色ライトバルブ925R、925G、925Bは、プリズムユニット910の3側面と対向配置され、同様にヘッド板903に対して固定ネジにより固定されている。さらに、ヘッド板903の前面には、投写レンズユニット6の基端側が同じく固定ネジによって固定されている。このようにプリズムユニット910、変調系925、投写レンズユニット6を搭載したヘッド板903は、図5に示すように、ロアーケース4に対して固定ネジにより固定されている。
【0048】
回路基板11、13は、上述した光源ランプや液晶ライトバルブ925R、925G、925B等を制御するためのものである。回路基板11は、図3〜図5に示すように、光学ユニット9の上方に配置され、装置前端側の部分でアッパーケース3に設けられた操作スイッチ26と電気的に接続され、装置後端側の部分でリアケース5の入出力端子群50と電気的に接続されている。回路基板13は、図5に示すように、上ライトガイド901の上面に沿って配置され、変調系925を構成するライトバルブ925R、925G、925B(図5では図示略)と接続線131により電気的に接続される。尚、上ライトガイド901の上面には、棒状の突起9011が形成され、回路基板11はこの突起9011上に設けられている。回路基板11およびライトガイド901の間に所定の隙間を設け、回路基板11に沿って冷却用空気を流通させるためである。
【0049】
電源ユニット7は、光学ユニット9および光源ランプユニット8に電力を供給するものであり、光学ユニット9の側方に配置され、装置後端側の部分でリアケース5のACインレット51と電気的に接続されている。尚、この電源ユニット7は、アッパーケース3の連通孔25R、25Lに対応する位置に設けられる音声出力用のスピーカ251R、251L、光源ランプユニット8に隣接する部分に設けられる排気ファン16、後述する吸気ファン71にも電力を供給している。また、電源ユニット7の投写レンズユニット6と対向する側面には、吸気ファン7aが設けられている。
【0050】
(4)光学系の構造
次に、投写型表示装置1の光学系の構造について、図7に示す模式図に基づいて説明する。
【0051】
上述したように、画像表示部となる光学ユニット9は、光源ランプユニット8からの光束(W)の面内照度分布を均一化する照明光学系923と、この照明光学系923からの光束(W)を、赤(R)、緑(G)、青(B)に分離する色分離光学系924と、各色光束R、G、Bを画像情報に応じて変調する変調系925と、変調後の各色光束を合成する色合成光学系としてのプリズムユニット910とを含んで構成されている。
【0052】
照明光学系923は、光源ランプユニット8から出射された光束Wの光軸1aを装置前方向に折り曲げる反射ミラー931と、この反射ミラー931を挟んで配置される第1のレンズ板921および第2のレンズ板922とを備えている
第1のレンズ板921は、マトリクス状に配置された複数の矩形レンズを有しており、光源から出射された光束を複数の部分光束に分割し、各部分光束を第2のレンズ板922の近傍で集光させる。
【0053】
第2のレンズ板922は、マトリクス状に配置された複数の矩形レンズを有しており、第1のレンズ板921から出射された各部分光束を変調系925を構成するライトバルブ925R、925G、925B(後述)上に重畳させる機能を有している。
【0054】
このように、本例の投写型表示装置1では、照明光学系923により、液晶ライトバルブ925R、925G、925B上をほぼ均一な照度の光で照明することができるので、照度ムラのない投写画像を得ることができる。
【0055】
色分離光学系924は、青緑反射ダイクロイックミラー941と、緑反射ダイクロイックミラー942と、反射ミラー943から構成される。まず、青緑反射ダイクロイックミラー941において、照明光学系923から出射される光束Wに含まれている青色光束Bおよび緑色光束Gが直角に反射され、緑反射ダイクロイックミラー942の側に向かう。
【0056】
赤色光束Rはこの青緑反射ダイクロイックミラー941を通過して、後方の反射ミラー943で直角に反射されて、赤色光束Rの出射部944からプリズムユニット910の側に出射される。次に、青緑反射ダイクロイックミラー941において反射された青色、緑色光束B、Gのうち、緑反射ダイクロイックミラー942において、緑色光束Gのみが直角に反射されて、緑色光束Gの出射部945から色合成光学系の側に出射される。この緑反射ダイクロイックミラー942を通過した青色光束Bは、青色光束Bの出射部946から導光系927の側に出射される。本例では、照明光学系923の光束Wの出射部から、色分離光学系924における各色光束の出射部944、945、946までの距離が全て等しくなるように設定されている。
【0057】
色分離光学系924の赤色、緑色光束R、Gの出射部944、945の出射側には、それぞれ集光レンズ951、952が配置されている。したがって、各出射部から出射した赤色、緑色光束R、Gは、これらの集光レンズ951、952に入射して平行化される。
【0058】
このように平行化された赤色、緑色光束R、Gは、入射側偏光板960R、960Gを通って液晶ライトバルブ925R、925Gに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶ライトバルブは、後述するデータ側駆動回路、走査側駆動回路によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。
【0059】
このような駆動手段は公知の手段をそのまま使用することができる。一方、青色光束Bは、導光系927を介して対応する液晶ライトバルブ925Bに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。なお、本例の液晶ライトバルブ925R、925G、925Bとしては、背景技術で説明したp−si−TFTをスイッチング素子として用いたものを採用することができる。
【0060】
導光系927は、青色光束Bの出射部946の出射側に配置した集光レンズ954と、入射側反射ミラー971と、出射側反射ミラー972と、これらの反射ミラーの間に配置した中間レンズ973と、液晶ライトバルブ925Bの手前側に配置した集光レンズ953とから構成されており、集光レンズ953から出射した青色光束Bは、入射側偏光板960Bを通って液晶ライトバルブ925Bに入射して変調される。各色光束の光路長、すなわち、光源ランプ181から各液晶パネルまでの距離は青色光束Bが最も長くなり、したがって、この光束の光量損失が最も多くなる。しかし、導光系927を介在させることにより、光量損失を抑制できる。
【0061】
次に、各液晶ライトバルブ925R、925G、925Bを通って変調された各色光束R、G、Bは、出射側偏光板961R、961G、961Bを通ってプリズムユニット910に入射され、ここで合成される。そして、このプリズムユニット910によって合成されたカラー画像が投写レンズユニット6を介して所定の位置にある投写面100上に拡大投写されるようになっている。
【0062】
(5)回路基板13の構造
上述した各液晶ライトバルブ925R、925G、925Bが接続される回路基板13は、図8の模式平面図に示すように、基板132の前方側端部に矩形状の凹部133を形成し、矩形の各辺に沿って各液晶ライトバルブ925R、925G、925Bの接続コネクタ134R、134G、134Bを設けたものであり、各回路ブロックの動作制御を行うタイミング回路ブロック20と、各液晶ライトバルブ925R、925G、925B毎に設けられる3つのデータ処理回路ブロック30と、回路基板13がどの解像度に対応しているかを信号出力するスイッチング回路40とを備えている。
【0063】
タイミング回路ブロック20は、同期信号SYNCおよびクロック信号CLKに基づいて3つのデータ処理回路ブロック30の動作制御を行うものである。
【0064】
データ処理回路ブロック30は、相展開手段31と、ビデオ処理回路32とを含んで構成される。
【0065】
相展開手段31は、回路基板13上に設けられる4つの接続部311と、この4つの接続部311のそれぞれに接続可能な相展開回路312とを含んで形成される。相展開回路312は、液晶ライトバルブ925R、925G、925Bの最も低い解像度であるVGA、SVGAに対応する6相展開を可能とするものであり、1チップ上に6相の展開回路が形成されたICから構成されている。接続部311は、回路基板13上で互いに並列に電気的に接続され、相展開回路312の接続数に応じて、12相展開、24相展開のように展開可能な相数に変更できるように構成されている。尚、この展開相数は、液晶ライトバルブ925R、925G、925Bの解像度に応じて設定され、例えば、液晶ライトバルブ925R、925G、925BがVGAおよびSVGA対応のものであれば、接続部311に相展開回路312を1つ接続し、XGA対応のものであれば、接続部311に相展開回路312を2つ接続し、SXGA対応のものであれば、4つの接続部311すべてに相展開回路312を接続すればよい。
【0066】
図8では図示を略したが、データ処理回路ブロック30と各液晶ライトバルブ925R、925G、925Bとの間には、これらのライトバルブ925R、925G、925Bを駆動させるために、データ側駆動回路、走査側駆動回路が設けられ、これらは投写型表示装置1における最も高い解像度に対応する24相展開に対応できるように構成されている。尚、その具体的な構造は、背景技術で説明したデータ側駆動回路および走査側駆動回路と略同様の構造なので、その説明を省略する。
【0067】
接続コネクタ134R、134G、134Bは、接続部311にすべての相展開回路312を接続した場合、すなわち、24相展開に対応できるピン数を備え、液晶ライトバルブ925R、925G、925Bの接続端子もこれに対応するように構成されている。具体的には、接続コネクタ134R、134G、134Bは、No.1〜No.30のピンを有し、各々のピンは表1に示す信号を液晶ライトバルブ925R、925G、925Bに出力している。
【0068】
【表1】
Figure 0003658996
【0069】
また、接続部311には、相展開回路312が実装される部分に対応して回路基板13に孔313が形成されている。そして、接続部311に相展開回路312が接続されると、当該接続部311の孔313は相展開回路312によって隠蔽される。
【0070】
スイッチング回路40は、2つのスイッチング素子41、42を備えており、これら2つのスイッチング素子41、42は、図9に示すように、入力画像信号VIDEOを制御する制御手段となるCPU21と電気的に接続されている。スイッチング素子41、42は、一方がアースGNDに接続されるL側端子と他方が所定電圧Vccが印加されるH側端子とを備え、これらの組み合わせにより、CPU21により、回路基板13がどの解像度に対応するかを識別することができる。
【0071】
具体的には、例えば、スイッチング素子41、42の組み合わせは、次のように設定されている。
【0072】
Figure 0003658996
このような回路基板13において、シリアルデータとして供給される入力画像信号VIDEOを相展開手段31によって相展開する手順について説明する。
【0073】
▲1▼ 図9に示すように、外部CPU21等から出力される制御信号S1、水平同期信号HSYNCおよび垂直同期信号VSYNCに基づいてタイミング回路ブロック20は、それぞれのデータ処理回路ブロック30を構成するビデオ処理回路32に対してビデオ信号制御信号SVを出力する。また、このタイミング回路ブロック20からは、各液晶ライトバルブ925R、925G、925Bに駆動タイミング信号ST、相展開手段31に相展開用タイミング信号SSTを出力している。
【0074】
▲2▼ ビデオ処理回路32では、ビデオ信号制御信号SVに基づいて、所定の単位でシリアルデータからなる入力画像信号VIDEOを取り込むとともに、相展開手段31に入力画像信号VIDEOを出力する。
【0075】
▲3▼ 相展開手段31では、この入力画像信号VIDEOを、接続部311に接続される相展開回路312の接続数に応じて相展開する。図9において、接続部311には、相展開回路312は1つしか接続されていないので、VIDEO1〜VIDEO6の6相展開とされる。12相展開、24相展開と展開相数を挙げるには、残りの3つの接続部311に相展開回路312を適宜接続すればよい。
【0076】
▲4▼ 展開されたVIDEO1〜VIDEO6の信号は、不図示の増幅および反転回路によって必要な電圧に増幅あるいは極性反転され、接続コネクタ134R、134G、134Bを介して各液晶ライトバルブ925R、925G、925Bに供給される。尚、回路基板13には、これらとは別に電源発生回路22が設けられ、接続コネクタ134R、134G、134Bを介して上述したデータ側駆動回路、走査側駆動回路に電源が供給される(表1におけるピンNo.3、No.28)。
【0077】
▲5▼ 各液晶ライトバルブ925R、925G、925Bでは、このVIDEO1〜VIDEO6および駆動タイミング信号STに基づいて画素電極に電圧を印加し、画像情報に基づいて、R、G、Bの各色光束を変調する。
【0078】
(6)実施形態の効果
以上のような、本実施形態に係る回路基板13によれば、次のような効果がある。
【0079】
(1) 相展開手段31が展開相数を変更可能に構成されているので、液晶ライトバルブ925R、925G、925Bの解像度に応じて展開相数を変更し、1つの回路基板13で解像度の異なる投写型表示装置1に対応することができる。また、1つの回路基板13で異なる解像度の投写型表示装置1に対応できるので、回路基板13の製造工程を共通化することができ、製造工程の簡素化を図ることができる。
【0080】
(2) さらに、このような相展開手段31が上述した相展開回路312を少なくとも1以上含み構成され、回路基板13の上に相展開回路312を接続する接続部311が複数設けられているので、相展開回路312の接続数を変えるだけで、展開相数を変更することができる。従って、解像度に応じた適切な相展開手段31を、必要最小限の相展開回路312の増設で達成することができ、回路基板13の製造コストの低減を図ることができる。
【0081】
(3) そして、表1から判るように、接続コネクタ134R、134G、134Bが最も解像度の高い場合の24相展開に対応できるように30ピンに設定され、不図示のデータ側駆動回路、走査側駆動回路も24相展開に対応できるように構成されているので、相展開回路312の接続数が変更されても、これらを変更することなく対応することができ、データ側駆動回路、走査側駆動回路、接続コネクタ134R、134G、134Bを含む部分の共通化を図ることができる。
【0082】
(4) また、相展開回路312が解像度の低いVGA、SVGAに対応する6相展開に設定され、接続部311すべてに相展開回路312を接続すると、SXGAに対応する24相展開に設定されているので、投写型表示装置1に用いられる解像度設定のすべてに対応することができ、回路基板13の共通化を一層促進することができる。
【0083】
(5) さらに、回路基板13が識別手段となるスイッチング素子41、42と、接続部311に応じて回路基板13上に形成される孔313とを備えているので、相展開手段31以外の構成部品が共通化された回路基板13であっても、液晶ライトバルブ925R、925G、925Bの解像度に応じた適切な回路基板を選択することができる。さらに、識別手段がスイッチング素子41、42を含んでいるので、制御手段であるCPU21で入力画像信号VIDEOをどの解像度で出力するのが適切であるかを判別することができ、液晶ライトバルブ925R、925G、925Bの解像度に基づいて適切な入力画像信号VIDEOを出力することができる。そして、識別手段が孔313を含んでいるので、回路基板13の外観からどの解像度に対応するかを確認することができ、投写型表示装置1の組立に際して、液晶ライトバルブ925R、925G、925Bに適合した回路基板13を確実に組み込むことができる。
【0084】
(6) また、投写型表示装置1が上述のような共通化された回路基板13を備えているので、投写型表示装置1の他の内部構造をもこの回路基板13に基づき共通化することができ、投写型表示装置1の製造工程の簡素化、合理化を図ることができる。
【0085】
(7)実施形態の変形
尚、本発明は、前述の実施形態に限定されるものではなく、次に示すような変形をも含むものである。
【0086】
すなわち、前記実施形態では、回路基板13上に接続部311を複数設け、この接続部311に接続される相展開回路312の個数を変化することにより、相展開手段31の展開相数を変更可能としていた。しかしながら、本発明はこれに限られない。すなわち、最も解像度の高い相展開数分だけ、複数の相展開回路を予め接続しておき、各相展開回路への信号出力を遮断できるスイッチを設けておき、このスイッチを組み合わせることにより相展開数を変更できるように構成してもよい。
【0087】
また、前記実施形態では、変調系925は、液晶ライトバルブ925R、925G、925Bから構成され、これらの液晶ライトバルブ925R、925G、925Bのスイッチング素子としては、p−si−TFTが採用されていたが、これに限られない。すなわち、例えば、MIM(Metal Insulator Metal)型の液晶パネルをライトバルブとして採用し、ダイオードをスイッチング素子としてもよい。
【0088】
さらに、前述の実施形態では、回路基板13は、投写型表示装置1の回路基板として用いられていたが、これに限らず、通常の液晶ディスプレイに用いてもよく、さらには、PDP、ELD等他のドットマトリックス型画像表示装置に本発明に係る回路基板を採用してもよい。
【0089】
そして、前記実施形態の回路基板13には、4つの接続部311しか設けられていなかったが、これに限らず、4つ以上接続部が設けられる回路基板としてもよく、さらには、相展開回路312の展開相数は6相であったが、これに限らず、4相展開等異なる展開相数を基準としてもよい。
【0090】
また、前記実施形態では、回路基板13上に形成されるスイッチング回路40により当該回路基板13の展開相数を制御手段であるCPU21に識別させていたが、これに限られない。すなわち、相展開回路の端子の一部を識別子とし、接続部にこの識別子と接続される検出子を設け、各接続部の検出子の接続状態によって回路基板の展開相数を識別するように構成してもよい。すなわち、制御手段であるCPUと接続される検出子を接続部に設け、検出子に何も接続されない状態では、Pull−up処理等により電圧レベルがHighの信号を出力するように構成しておく。一方、相展開回路の一部の端子を識別子とし、常にGND電位となるように設定しておく(電圧レベルLow)。VGA/SVGA用の相展開回路はこの機能を使用せず、XGA用に接続される相展開回路、SXGA用に接続される相展開回路の一方にその機能を持たせれば、制御手段であるCPUでは、HHでVGA/SVGA、LHでXGA、LLでSXGAと判断することができる。
【0091】
スイッチング素子をこのように構成すれば、相展開回路が識別子を備え、接続部が検出子を備えているので、回路基板上に別途スイッチング回路等設ける必要がなく、回路基板の構成を簡素化することができるうえ、相展開回路の接続状況に応じて、スイッチング素子の組み合わせを調整する必要もない。
【0092】
その他、本発明の実施の際の具体的な構造および形状等は、本発明の目的を達成できる範囲で他の構造等としてもよい。
【0093】
【発明の効果】
前述のような本発明の回路基板および画像表示装置によれば、相展開手段が展開相数を変更可能に構成されているので、画像表示部の解像度に応じて展開相数を変更し、1つの基板で解像度の異なる画像表示装置に対応することができる上、回路基板の共通化を図ることにより、製造工程の簡素化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る投写型表示装置の上部からみた外観斜視図である。
【図2】前記実施形態における投写型表示装置の下部からみた外観斜視図である。
【図3】前記実施形態における投写型表示装置の内部構造を表す斜視図である。
【図4】前記実施形態における投写型表示装置の内部の光学系を表す斜視図である。
【図5】前記実施形態における投写型表示装置の垂直断面図である。
【図6】前記実施形態における変調系、色合成光学系、投写レンズユニットを搭載する構造体を表す外観斜視図である。
【図7】前記実施形態における投写型表示装置の光学系の構造を説明するための模式図である。
【図8】前記実施形態における投写型表示装置に用いられる回路基板の平面模式図である。
【図9】前記実施形態における回路基板の動作説明を説明するための模式図である。
【図10】従来の画像表示装置の構造を説明するための模式図である。
【図11】従来の相展開回路を備えた画像表示装置の構造を説明するための模式図である。
【図12】相展開の概念を説明するための模式図である。
【符号の説明】
1 投写型表示装置
6 投写レンズユニット
8 光源ランプユニット
9 光学ユニット
13 回路基板
31 相展開手段
41、42 スイッチング素子
311 接続部
312 相展開回路
313 孔

Claims (9)

  1. シリアルデータとして供給される入力画像信号を構成する複数の画素信号を順次展開し、展開された前記複数の画素信号を同時に画像表示部に供給する相展開手段を備えた画像表示装置の回路基板であって、
    前記相展開手段は、展開相数を変更可能に構成されていることを特徴とする画像表示装置の回路基板。
  2. 請求項1に記載の画像表示装置の回路基板において、
    前記相展開手段は、前記入力画像信号を所定の相数に展開する相展開回路を少なくとも1以上含み構成され、
    前記回路基板には、この相展開回路を接続する接続部が複数設けられていることを特徴とする画像表示装置の回路基板。
  3. 請求項2に記載の画像表示装置の回路基板において、
    前記相展開回路は、前記画像表示部の最も低い解像度に応じた相数に設定され、前記画像表示部の最も高い解像度に応じた相数分の相展開回路を接続できる数だけ、前記接続部が設けられていることを特徴とする画像表示装置の回路基板。
  4. 請求項1〜請求項3のいずれかに記載の画像表示装置の回路基板において、
    当該回路基板が前記画像表示部のどの解像度に対応するものであるかを識別する識別手段を備えていることを特徴とする画像表示装置の回路基板。
  5. 請求項4に記載の画像表示装置の回路基板において、
    前記識別手段は、前記入力画像信号を制御する制御手段と電気的に接続されるスイッチング素子を含み構成されていることを特徴とする画像表示装置の回路基板。
  6. 請求項5に記載の画像表示装置の回路基板において、
    前記スイッチング素子は、前記相展開回路に設けられる識別子と、前記接続部に設けられ、この識別子と接続される検出子とから構成されていることを特徴とする画像表示装置の回路基板。
  7. 請求項4〜請求項6のいずれかに記載の画像表示装置の回路基板において、前記識別手段は、前記接続部のそれぞれに応じて前記回路基板上に形成され、かつ前記相展開回路の接続により隠蔽される孔を含み構成されていることを特徴とする画像表示装置の回路基板。
  8. 請求項1〜請求項7のいずれかに記載の画像表示装置の回路基板と、この回路基板により制御される画像表示部とを備えていることを特徴とする画像表示装置。
  9. 請求項8に記載の画像表示装置において、
    前記画像表示部は、光源ランプから出射された光束を光学的に処理して画像情報に対応した光学像を形成し、この光学像を投写レンズにより投写面に拡大投写する光学手段を備えていることを特徴とする画像表示装置。
JP14143798A 1998-05-22 1998-05-22 画像表示装置の回路基板およびそれを用いた画像表示装置 Expired - Fee Related JP3658996B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14143798A JP3658996B2 (ja) 1998-05-22 1998-05-22 画像表示装置の回路基板およびそれを用いた画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14143798A JP3658996B2 (ja) 1998-05-22 1998-05-22 画像表示装置の回路基板およびそれを用いた画像表示装置

Publications (2)

Publication Number Publication Date
JPH11338426A JPH11338426A (ja) 1999-12-10
JP3658996B2 true JP3658996B2 (ja) 2005-06-15

Family

ID=15291946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14143798A Expired - Fee Related JP3658996B2 (ja) 1998-05-22 1998-05-22 画像表示装置の回路基板およびそれを用いた画像表示装置

Country Status (1)

Country Link
JP (1) JP3658996B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122811A1 (en) * 2004-09-22 2008-05-29 Daiji Kitagawa Driver Monolithic Liquid Crystal Panel Driver Circuit And Liquid Crystal Display Having Same

Also Published As

Publication number Publication date
JPH11338426A (ja) 1999-12-10

Similar Documents

Publication Publication Date Title
KR100709500B1 (ko) 투사 디스플레이를 위한 led 광원을 사용하는 방법 및 시스템
Shimizu 40.1: invited paper: scrolling color LCOS for HDTV rear projection
JP2000035613A (ja) 投写型表示装置
JP2000010191A (ja) 投写型表示装置
JP3606105B2 (ja) 投写型表示装置
JP3888045B2 (ja) 投写型表示装置
JP3968853B2 (ja) 画像表示装置
JP3658996B2 (ja) 画像表示装置の回路基板およびそれを用いた画像表示装置
US6155686A (en) Projection display device
US7021769B2 (en) Rear projector for projecting an image from a rear side of a screen
JP3772614B2 (ja) プロジェクタ
JP3367491B2 (ja) 電気光学装置取り付けユニットおよびこれを用いたプロジェクタ
JP2001021987A (ja) 投写型表示装置
CN212460300U (zh) 一种激光微光机
JP3603647B2 (ja) 投写型表示装置
JP3692781B2 (ja) 投写型表示装置
KR20040009312A (ko) 발광 다이오드를 이용하는 액정 프로젝터
JP2000330194A (ja) レンズ調整機構及びこれを用いた投写型表示装置
JP3613070B2 (ja) 光学部品用筐体およびこれを用いた投写型表示装置
JP2001021990A (ja) 投写型表示装置
JP2001201794A (ja) プロジェクタ
KR100744503B1 (ko) 액정 프로젝터의 광학계
JP2001005096A (ja) 投写型表示装置
US20180259801A1 (en) Projection-type display device and image display method
JP2000180815A (ja) 反射型プロジェクタ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050307

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees