JP4148338B2 - 高周波受信器における領域切り換えのための回路装置 - Google Patents

Description

【０００１】
本発明は、高周波受信器、とりわけテレビジョン受像機及びラジオ受信器における受信領域の切り換えのための回路装置に関する。
【０００２】
高周波受信器は、この受信器に例えばアンテナを介して供給される多数の周波数の混成から所望の周波数を選択するために使用される。この所望の周波数は残りの受信された周波数から分離され、この所望の周波数により伝送された信号を復調によって得る。様々なテレビジョン番組又はラジオ番組の受信は、各番組が送信される周波数にこの受信器を同調することによって可能となる。
【０００３】
伝送目的のために利用される周波数は周波数バンドと呼ばれる領域に区分されている。通常、受信器は１つの周波数バンド又は複数の周波数バンドに調整可能である。これは、受信ユニットが受信すべき全ての周波数のために設計される必要がなく、それぞれただ１つの周波数バンドをカバーする部分受信ユニットを設けることができるという利点を有する。これら部分受信ユニットの同調回路はこの場合それぞれのバンドの比較的小さい周波数スペクトルに最適化されている。
【０００４】
全ての受信可能な周波数が供給されるただ１つの受信ユニットが存在しているだけでなく、検出されるべき周波数に応じて部分受信ユニットのうちの１つが選択されなければならないので、領域切り換えが必要不可欠である。この領域切り換えによって、所望の周波数が存在する周波数領域に割り当てられている部分受信ユニットが活性化される。それぞれの部分受信ユニットにより検出される周波数は、この場合全ての部分受信ユニットに共通の段に後続処理、例えば復調のために供給される。
【０００５】
テレビジョン伝送において利用される周波数は３つのバンドに分割されている。下側ＶＨＦバンド（ＶＨＦＩ）は４５〜１２６ＭＨｚの周波数スペクトルを含み、上側ＶＨＦバンド（ＶＨＦＩＩ）は周波数１３３〜４０７ＭＨｚを含み、ＵＨＦバンドは４１５〜８６０ＭＨｚの周波数インターバルを含む。ＶＨＦ及びＵＨＦ領域のために通常は電気的に独立した部分受信ユニットが使用され、これらの部分受信ユニットは多数の受信器においてそれぞれミキサ及び発振器を含む。領域切り換えは所望のミキサ及び発振器をスイッチオンする所定の制御信号を介して行われる。
【０００６】
チューナにおける領域切り換えのための回路装置はＥＰ０４５７９３４及びＥＰ０４５７９３２に記述されている。ＥＰ０４５７９３２に記載された回路装置は少なくとも２つの領域を有するチューナにおける領域切り換えのために設計されている。各領域に対して、スイッチング装置を介して活性化可能であるＭＯＳテトロード（MOS-Tetrode）が設けられている。前置段（prestage）のうちの１つのＭＯＳテトロードは、このＭＯＳテトロードのソース端子がスイッチング装置を介して給電電圧の基準電位に接続されることによってターンオンされる。すなわち、各前置段はこの前置段のテトロードのソース端子における電位の大きさを介して活性化される。このソース端子が基準電位にない場合にはこのテトロードがターンオフされるように、分圧器を介してこのテトロードのゲート端子及びソース端子において明確な電位が調整されなければならない。
【０００７】
この場合の欠点は、この分圧器に対して僅少なトレランス範囲を有する抵抗を利用しなければならないことである。さらに不利なことに、このテトロードのドレイン端子における出力信号はこの分圧器の設計仕様に依存する。
【０００８】
従って、本発明の課題は、これまでの高周波受信器と機能及びソフトウェア互換性を有しかつ回路及び設計コストがこれまでの周知の回路に比べて低減されている高周波受信器における領域切り換えのための回路装置を提供することである。
【０００９】
上記課題は請求項１の特徴部分記載の構成を有する回路装置によって解決される。
【００１０】
本発明は、ソース端子における分圧器のための抵抗が省かれるという利点を有する。従って、設計仕様に対するコストも減少する。最終的に本発明の回路装置の面積コストは従来の回路装置に比べて低減され、これはとりわけ集積回路としての実現において意味を持つ。
【００１１】
さらに有利には半導体スイッチング素子の出力信号はソース端子の接続には依存しない。
【００１２】
とりわけ有利には、一定の電位として給電電圧の基準電位が使用される。電位変動はこの場合付加的な手段なしで小さく保持されうる。
【００１３】
有利には、領域のうちの１つを選択回路のスイッチングオンによって下位領域（サブバンド）に分割する。とりわけ下側領域及び上側領域を有するＶＨＦ領域において選択回路に増幅器段を結合することは有利である。
【００１４】
さらに有利には、一つの領域に対して設けられている選択回路を他の領域に対する半導体構成素子の制御電極に接続し、この半導体構成素子がターンオフされている場合にのみこの選択回路が活性化される。さらに、この選択回路が基準電位にスイッチ可能に接続されかつ給電電位が常に印加されているように、この選択回路は活性化される。この選択回路が基準電位に接続される場合、同時にこの半導体構成素子の制御電極はほぼこの基準電位にもたらされ、これによってこの半導体構成素子は阻止される。このスイッチングのためには簡単なｎｐｎトランジスタが使用され、このｎｐｎトランジスタのエミッタは基準電位に接続されている。
【００１５】
他の有利な実施形態は従属請求項に記載されている。
【００１６】
本発明を次に図面に図示された実施例に基づいて詳しく説明する。図１は本発明の回路装置を示している。
【００１７】
図１によれば、この回路装置は第１の増幅器段ＶＳ１の構成部材である第１の半導体スイッチング素子ＳＥ１、第２の増幅器段ＶＳ２に所属する第２の半導体スイッチング素子ＳＥ２を含んでいる。これらの増幅器段ＶＳ１、ＶＳ２はそれぞれ１つの周波数バンドに割り当てられている。この図１の実施例では第１の増幅器段ＶＳ１はＵＨＦバンドのために設けられ、第２の増幅器段ＶＳ２はＶＨＦバンドのために設けられている。
【００１８】
半導体スイッチング素子ＳＥ１、ＳＥ２は、それぞれ２つの制御電極ＧＡ１、ＧＢ１、ＧＡ２、ＧＢ２を、ドレイン端子ＤＲ１、ＤＲ２とソース端子ＳＯ１、ＳＯ２との間のそれぞれ１つの主電流路における電流を制御するために有する。
【００１９】
この回路装置のコントロール信号が供給される入力端子ＩＮは、直列に接続された２つの抵抗Ｒ１、Ｒ２を介して第１の半導体スイッチング素子ＳＥ１の第１の制御電極ＧＡ１に接続されている。抵抗Ｒ１、Ｒ２の共通の接続点にはスイッチングダイオードＤ１のアノード端子が接続されている。このスイッチングダイオードＤ１のカソード端子はノード点ＫＮに接続されている。第１の高周波信号が供給される第１の半導体スイッチング素子ＳＥ１の第２の制御電極ＧＢ１は抵抗Ｒ４を介して基準電位Ｖ_SSのための接続端子に接続されている。この抵抗Ｒ４には第１のスイッチＳ１が直列に接続されている。ノード点ＫＮは第２のスイッチＳ２を介して同様に基準電位Ｖ_SSのための接続端子に接続されている。第３のスイッチＳ３は基準電位Ｖ_SSのための接続端子を抵抗Ｒ５を介して第２の半導体スイッチング素子ＳＥ２の第２の制御電極ＧＢ２に接続する。この第２の半導体スイッチング素子ＳＥ２の第１の制御電極ＧＡ２は抵抗Ｒ３を介して入力端子ＩＮに接続されている。第２の制御電極ＧＢ２には第２の高周波信号が供給される。スイッチＳ１、Ｓ２、Ｓ３は共にスイッチング装置ＳＶを形成する。これらのスイッチはそれぞれｎｐｎトランジスタとして構成される。これらのｎｐｎトランジスタはエミッタ側で基準電位Ｖ_SSのための接続端子に接続されている。このスイッチング装置の制御はトランジスタＳ１、Ｓ２、Ｓ３のベース端子を介して行われる。
【００２０】
半導体スイッチング素子ＳＥ１、ＳＥ２のソース端子ＳＯ１、ＳＯ２も同様に基準電位Ｖ_SSのための接続端子に接続されている。ドレイン端子ＤＲ１、ＤＲ２にはそれぞれこの図１には図示されていない相応の周波数バンドの後続の段が後置接続されている。
【００２１】
ノード点ＫＮは切り換え抵抗Ｒ１３に接続され、さらに調整抵抗Ｒ１２を介して給電電位Ｖ_DDに接続されている。これらの切り換え抵抗Ｒ１３はそれぞれ切り換えダイオードＤ１０のカソード端子に接続されている。これらの切り換えダイオードＤ１０のアノード端子は統合接続されている。切り換えダイオードＤ１０の統合接続されたアノード端子は、抵抗Ｒ１０及び抵抗Ｒ１１から成る分圧器の共通の接続点に接続されている。分圧器Ｒ１０、Ｒ１１は基準電位Ｖ_SSと給電電位Ｖ_DDとの間に接続されている。
【００２２】
この図面の選択回路は４つの切り換え抵抗Ｒ１３及びこれらの切り換え抵抗Ｒ１３に所属する４つの切り換えダイオードＤ１０を有する。増幅器段ＶＳ１、ＶＳ２の各々は半導体スイッチング素子ＳＥ１、ＳＥ２の他にそれぞれこの図１には記載されていない同調回路を含む。ＶＨＦバンドに対する部分受信器の選択回路ＳＫは、切り換えダイオードＤ１０によってＶＨＦ部分受信器のインダクタンスをその共振周波数において下側ＶＨＦバンドと上側ＶＨＦバンドとの間で切り換えることを可能にする。これらのインダクタンスはこの図１には図示されていない。
【００２３】
領域切り換えは、制御装置ＳＶのスイッチＳ１、Ｓ２、Ｓ３に印加される所定の制御信号によって行われる。この実施例においては、デジタル制御信号が使用され、これらのデジタル制御信号はｎｐｎトランジスタＳ１、Ｓ２、Ｓ３のベース端子に与えられる。各ｎｐｎトランジスタに対してそれぞれ固有のデジタル制御信号が設けられている。これらのデジタル制御信号は例えば第１の電圧レベル（制御信号ｌｏｗ）及び第２の制御レベル（制御信号ｈｉｇｈ）を有し、第１の電圧レベル（制御信号ｌｏｗ）においてこれらのｎｐｎトランジスタが阻止され、第２の制御レベル（制御信号ｈｉｇｈ）においてこれらのｎｐｎトランジスタが導通する。ｎｐｎトランジスタの制御入力側としてはベース端子が利用される。
【００２４】
図１の回路装置は、制御信号ｈｉｇｈが所定の時点にスイッチＳ１、Ｓ２、Ｓ３のうちのちょうど１つだけに印加されるように設計されている。スイッチング信号ｈｉｇｈが供給されないスイッチはスイッチング信号ｌｏｗによって制御される。スイッチＳ１、Ｓ２、Ｓ３は例えばテレビジョン装置のマイクロプロセッサを制御する制御ロジックを介して操作される。この制御装置ＳＶ自体はＰＬＬ回路の部分として構成され得る。
【００２５】
どのスイッチＳ１、Ｓ２、Ｓ３にスイッチング信号ｈｉｇｈが印加されるかに応じて、３つのケースが区別される。この場合、第１の増幅器段ＶＳ１がＵＨＦバンドのために及び第２の増幅器段ＶＳ２がＶＨＦバンドのために構成されていることが前提となる。
【００２６】
第３のスイッチＳ３に制御信号ｈｉｇｈが供給されかつスイッチＳ１及びＳ２に制御信号ｌｏｗが供給されることによって、ＵＨＦバンドが活性化される。スイッチＳ３はこの場合に導通し、基準電位Ｖ_SSを抵抗Ｒ５を介して第２の半導体スイッチング素子ＳＥ２の第２の制御電極ＧＢ２に接続する。これによってこの第２の半導体スイッチング素子ＳＥ２が阻止される。この第２の半導体スイッチング素子ＳＥ２は第２の制御電極ＧＢ２を介して供給される高周波信号によって制御され得ない。すなわち、ＶＨＦバンドに対するこの第２の増幅器段ＶＳ２はこの場合不活性化されている。これに対して、第１の半導体スイッチング素子ＳＥ１は活性化されている。なぜなら、この第１の半導体スイッチング素子ＳＥ１の第２の制御電極ＧＢ１は基準電位Ｖ_SSから分離されており、この第１の半導体スイッチング素子ＳＥ１は入力端子ＩＮから抵抗Ｒ１及びＲ２を有する信号路を介するコントロール信号によってその第１の制御電極ＧＡ１を介して及びその第２の制御電極ＧＢ１を介して第１の高周波信号によって制御されるからである。スイッチングダイオードＤ１を介する信号路は信号を導かない。なぜなら、スイッチＳ２がオフにされており、このスイッチングダイオードＤ１のカソードにはそのアノードよりも低い電位が印加されていないからである。
【００２７】
第１のスイッチＳ１に制御信号ｈｉｇｈが供給されかつ他のスイッチＳ２及びＳ３に制御信号ｌｏｗが供給されることによって、下側ＶＨＦバンド（ＶＨＦＩ）が活性化される。この場合には抵抗Ｒ４を介して第１の半導体スイッチング素子ＳＥ１の第２の制御電極ＧＢ１が基準電位Ｖ_SSに接続され、これによってこの第１の半導体スイッチング素子ＳＥ１が阻止される。この第１の半導体スイッチング素子ＳＥ１はその第１の制御電極ＧＢ１におけるコントロール信号を介して制御され得ない。ＵＨＦバンドは不活性化されている。これに対して、第２の半導体スイッチング素子ＳＥ２は入力端子ＩＮに印加され抵抗Ｒ３を介して第１の制御電極ＧＡ２に供給されるコントロール信号によって制御される。第２の制御電極ＧＢ２は低い電位に接続されていない。ＶＨＦバンドは活性化されている。スイッチＳ２がオフにされているので、選択回路ＳＫは活性化されていない。第２の増幅器段ＶＳ２はこの場合下側ＶＨＦバンドに同調される。
【００２８】
スイッチＳ２に制御信号ｈｉｇｈが供給されかつ他のスイッチＳ１及びＳ３に制御信号ｌｏｗが供給されることによって、上側ＶＨＦバンドが活性化される。スイッチングダイオードＤ１がスイッチする。なぜなら、このスイッチングダイオードＤ１のカソードは基準電位Ｖ_ＳＳに接続されかつこのスイッチングダイオードＤ１のアノードよりも低い電位を有するからである。このスイッチングダイオードＤ１及び抵抗Ｒ２を介して第１の半導体スイッチング素子ＳＥ１の第１の制御電極ＧＡ１は基準電位Ｖ_ＳＳに接続される。従って、この第１の半導体スイッチング素子ＳＥ１は阻止され、ＵＨＦ領域は不活性化されている。第２の半導体スイッチング素子ＳＥ２は第１の制御電極ＧＡ２を介して入力端子ＩＮからのコントロール信号によってならびにその第２の制御電極ＧＢ２を介して第２の高周波信号によって制御される。第２の制御電極ＧＢ２は基準電位Ｖ_ＳＳに接続されておらず、よってＶＨＦ領域が活性化されている。スイッチＳ２がオンにされているので、選択回路ＳＫが基準電位Ｖ_ＳＳと給電電位Ｖ_ＤＤとの間に接続されている。すなわち、高い給電電位から低い基準電位へと電流が流れ、この選択回路ＳＫは活性化されている。第２の増幅器段ＶＳ２は上側ＶＨＦバンド（ＶＨＦＩＩ）に同調される。
【００２９】
有利には、入力端子ＩＮにおけるコントロール信号はＡＧＣ回路（automatic gain control 自動利得制御）によって供給される。このようなコントロール電圧源は、各半導体スイッチング素子ＳＥ１、ＳＥ２の動作点の適応によって、例えばアンテナを介して受信される信号の電界強度に依存せずに増幅器段ＶＳ１、ＶＳ２の出力信号がほんの僅かな変動しかうけないことを保障する。抵抗Ｒ１の値は、スイッチＳ２がオンにされた場合に、従って入力端子ＩＮから基準電位Ｖ_SSへの信号フローにおいて、ＡＧＣ回路がほんの僅かしか負荷を受けないような大きさに選択されるべきである。
【００３０】
抵抗Ｒ１１は選択回路ＳＫの抵抗Ｒ１０とともに分圧器を形成し、この分圧器は切り換えダイオードＤ１０のアノードにおける電位を給電電位Ｖ_DDより小さい値に保持する。スイッチＳ２がオフにされている場合に、切り換えダイオードＤ１０は阻止されている。スイッチＳ２がオンされた場合に初めて、すなわち上側ＶＨＦバンドが活性化される時に、これらの切り換えダイオードＤ１０のカソード電位が低下され、これらの切り換えダイオードＤ１０が導通する。接続されたインダクタンスはこれによって例えば短絡され、所属の同調回路の共振周波数は上側ＶＨＦバンドに適応される。
【００３１】
分圧器Ｒ１０、Ｒ１１は給電電位Ｖ_DDと切り換えダイオードＤ１０のアノードとの間のダイオードによって置き換えることもできる。
【００３２】
スイッチングダイオードＤ１は選択回路ＳＫを第１の半導体スイッチング素子ＳＥ１の第１の制御電極ＧＡ１から減結合する。半導体スイッチング素子としてはデュアルゲートＭＯＳＦＥＴ（Dual-Gate-MOSFET）が適当である。
【００３３】
図１の領域切り換えのための回路装置は、ミキサ機能、発振器機能、中間周波数前置増幅器機能、ＰＬＬ機能を有するチューナＩＣの部分であってもよい。
【図面の簡単な説明】
【図１】 本発明の回路装置である。
【符号の説明】
ＶＳ１ 第１の増幅器段
ＶＳ２ 第２の増幅器段
ＳＶ スイッチング装置
ＳＥ１ 第１の半導体スイッチング素子
ＳＥ２ 第２の半導体スイッチング素子
ＤＲ１、ＤＲ２ ドレイン端子
ＳＯ１、ＳＯ２ ソース端子
ＧＡ１、ＧＢ１；ＧＡ２、ＧＢ２ 制御電極
Ｖ_SS 基準電位
Ｖ_DD 給電電位
ＳＫ 選択回路
Ｄ１０ 切り換えダイオード
Ｒ１３ 抵抗
Ｓ１ 第１のスイッチ
Ｓ２ 第２のスイッチ
Ｓ３ 第３のスイッチ
Ｒ１０、Ｒ１１ 分圧器
Ｄ１ スイッチングダイオード
ＩＮ 入力端子

Claims (6)

1. ２つの領域（ＵＨＦ、ＶＨＦ）を有する高周波受信器における領域切り換えのための回路装置であって、前記２つの領域（ＵＨＦ、ＶＨＦ）に対してそれぞれ増幅器段（ＶＳ１、ＶＳ２）が設けられており、該増幅器段（ＶＳ１、ＶＳ２）はスイッチング装置（ＳＶ）によって前記領域のうちの一方を選択するためにその都度活性化可能であり、前記増幅器段（ＶＳ１、ＶＳ２）は、主電流路を介して接続された２つの接続端子（ＤＲ１、ＳＯ１；ＤＲ２、ＳＯ２）を有するそれぞれ２つの制御電極（ＧＡ１、ＧＢ１；ＧＡ２、ＧＢ２）を介して制御可能な半導体スイッチング素子（ＳＥ１、ＳＥ２）を含む、２つの領域（ＵＨＦ、ＶＨＦ）を有する高周波受信器における領域切り換えのための回路装置において、
   前記接続端子のうちそれぞれ１つの接続端子（ＳＯ１，ＳＯ２）は給電電圧の基準電位（Ｖ_ＳＳ）に接続されており、選択された領域に依存せずに一定の電位を有し、前記増幅器段（ＶＳ１、ＶＳ２）の活性化は、それぞれの前記半導体スイッチング素子（ＳＥ１、ＳＥ２）の前記制御電極（ＧＡ１、ＧＢ１；ＧＡ２、ＧＢ２）のうちの１つを介してそれぞれ行われ、
   一方の領域（ＵＨＦ）に対する増幅器段（ＶＳ１）の２つの制御電極（ＧＡ１，ＧＢ１）のうち一方の制御電極がダイオード（Ｄ１０）を介して、他方の領域（ＶＨＦ）を変化するように構成された選択回路（ＳＫ）に接続されていることを特徴とする、２つの領域（ＵＨＦ、ＶＨＦ）を有する高周波受信器における領域切り換えのための回路装置。
2. 前記選択回路（ＳＫ）は、前記一方の領域（ＵＨＦ）に対する増幅器段（ＶＳ１）の半導体スイッチング素子（ＳＥ１）がこの制御電極（ＧＡ１）を介して導通切り換えされる場合には不活性化されることを特徴とする請求項１記載の回路装置。
3. 選択回路（ＳＫ）は、それぞれダイオード（Ｄ１０）及び抵抗（Ｒ１３）を含む直列接続の並列回路を有することを特徴とする請求項１または２記載の回路装置。
4. スイッチング装置（ＳＶ）は第１のスイッチ（Ｓ１）、第２のスイッチ（Ｓ２）及び第３のスイッチ（Ｓ３）を有し、
   前記第２のスイッチ（Ｓ２）を介して一方の領域（ＵＨＦ）に対する増幅器段（ＶＳ１）の半導体スイッチング素子（ＳＥ１）の一方の制御電極（ＧＡ１）がならびに選択回路（ＳＫ）の接続端子（ＫＮ）が基準電位（Ｖ_ＳＳ）に接続されており、
   前記第１のスイッチ（Ｓ１）を介してこの半導体スイッチング素子（ＳＥ１）の他方の制御電極（ＧＢ１）が基準電位（Ｖ_ＳＳ）に接続されており、
   前記第３のスイッチ（Ｓ３）を介して他方の領域（ＶＨＦ）に対する増幅器段（ＶＳ２）の半導体スイッチング素子（ＳＥ２）の一方の制御電極（ＧＢ２）が基準電位（Ｖ_ＳＳ）に接続されていることを特徴とする、請求項１から３までのいずれか１項記載の回路装置。
5. 一方の領域（ＵＨＦ）に対する増幅器段（ＶＳ１）の半導体スイッチング素子（ＳＥ１）の一方の制御電極（ＧＡ１）はスイッチングダイオード（Ｄ１）を介して第２のスイッチ（Ｓ２）に接続されていることを特徴とする、請求項４記載の回路装置。
6. 半導体スイッチング素子（ＳＥ１、ＳＥ２）としてデュアルゲートＭＯＳＦＥＴ（Dual-Gate-MOSFET）が設けられていることを特徴とする、請求項１から５のうちの１項記載の回路装置。

Images