JP4146032B2 - 半導体スイッチ装置およびこの半導体スイッチ装置を用いた電力変換装置 - Google Patents
半導体スイッチ装置およびこの半導体スイッチ装置を用いた電力変換装置 Download PDFInfo
- Publication number
- JP4146032B2 JP4146032B2 JP15230599A JP15230599A JP4146032B2 JP 4146032 B2 JP4146032 B2 JP 4146032B2 JP 15230599 A JP15230599 A JP 15230599A JP 15230599 A JP15230599 A JP 15230599A JP 4146032 B2 JP4146032 B2 JP 4146032B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- switch device
- type semiconductor
- semiconductor switch
- peltier element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
- H02P29/60—Controlling or determining the temperature of the motor or of the drive
- H02P29/68—Controlling or determining the temperature of the motor or of the drive based on the temperature of a drive component or a semiconductor component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体スイッチ装置およびこの半導体スイッチ装置を用いた電力変換装置に関する。
【０００２】
【従来の技術】
近年、産業上のモータ駆動装置としてエレベータ、車両、鉄鋼、無停電電源装置（ＵＰＳ）等あらゆる分野に電力変換装置、特にインバータ装置が使用されており、今後も、その需要は大幅に延びていくことが考えられる。更に、客先の要求に答えるべく、インバータ装置自体の性能が大幅に向上していき静音化、小形化等で差別化を図る動きが顕著になってきている。これらの性能向上を図るためにインバータ装置に使用する半導体スイッチ装置自体も高速スイッチング、電力の低損失化等の性能向上が要求されている。この半導体スイッチ装置を構成するスイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor ）等の出現により高速スイッチングおよび電力の低損失化が実現化されてきている。しかし静音化を図るためにＰＷＭ制御におけるスイッチング周波数の増大が余儀なくされてきている。このスイッチング損失増大により電力の低損失化に関してはまだまだ改良が必要な状況になっている。特にモータを駆動するインバータ装置においてはモータ起動時の周波数が低い上に加速時のトルクが大きくなるため、インバータ装置として低周波・大電流を出力できる実力が要求されており、各インバータ装置としてそれらの条件に耐えうるように定格容量を下げて製品化している状況である。
【０００３】
インバータ装置を構成する従来の半導体スイッチ装置の構成を図１５に示す。この従来の半導体スイッチ装置はＩＧＢＴチップ１と、このＩＧＢＴチップ１に逆並列に接続された環流ダイオード９と、これらのＩＧＢＴチップ１および環流ダイオード９が載置される絶縁基板２と、この絶縁基板２が載置される例えば銅からなる放熱板７とを備えている。したがってＩＧＢＴチップ１および環流ダイオード９は放熱板７と絶縁基板２によって絶縁される構成となっている。
【０００４】
ＩＧＢＴチップ１は、図１６に示すように並列に接続された複数のＩＧＢＴ２１から構成され、端子Ｃ，Ｅを介して主回路に電流を流す。そして、このＩＧＢＴチップ１、環流ダイオード９、および絶縁基板２は通常モールド樹脂１２によって樹脂封止される。このモールドされた半導体スイッチ装置の表面には端子２３が設けられ、この端子２３とＩＧＢＴチップ１とは配線２２によって接続される。ＩＧＢＴチップ１から発生された熱は放熱板７を介して放熱フィン１５により放熱され、更に冷却ファン１３を用いて放熱フィン１５に風を流入することにより、放熱効率を向上させている。
【０００５】
【発明が解決しようとする課題】
ここでインバータ装置が低周波大電流を出力する時の問題点について図１７（ａ），（ｂ），（ｃ）を参照して説明する。図１７（ａ），（ｂ），（ｃ）は交流モータが運転開始から停止するまでのモータ速度、インバータ電流、ＩＧＢＴチップ１の温度を示している。ここでモータが加速する時（図１７（ａ）のｔ１区間）はＶＶＶＦ（Variable Voltage Variable Frequency ）制御によりモータ速度は０Ｈｚからスタートし定格速度（ｔ２区間）に移行する。
【０００６】
加速する時モータには負荷としての貫性系がつながっているため加速時の電流は定格速度に到達した後の電流より当然大きくなる。一方スイッチングを行なう半導体スイッチ装置とそれが発生する熱と放熱する関係を図１５を参照して説明する。
【０００７】
図１５において、ＩＧＢＴチップ１がスイッチングにより主回路電流を流すなどそのスイッチングによる損失と、オン状態が継続していることによるオン損失とが発生し、ＩＧＢＴチップ１が急激に発熱し温度が上昇していく。この熱はＩＧＢＴチップ１のジャンクションと絶縁基板２を介して放熱板７まで熱抵抗Ｒth（ｉ−ｃ）で伝達していく。又、放熱板７まで到着した熱は更に放熱フィン１５までＲth（ｃ−ｆ）の熱抵抗で伝達していく。更に放熱フィン１５まで到達した熱は冷却ファン１３による風で冷却され外気までＲth（ｆ−ａ）の熱抵抗で伝達することにより冷却される。従ってインバータ連続運転している時のＩＧＢＴチップ１のジャンクション温度上昇ＴｊはＱをＩＧＢＴチップ１の損失熱とすると次式により表される。
【０００８】
Ｔｊ＝｛Ｒth（ｉ−ｃ）＋Ｒth（ｃ−ｆ）＋Ｒth（ｆ−ａ）｝Ｑ
ここで放熱フィン１５の過渡熱時定数はＩＧＢＴチップ１の過渡熱時定数に比べ１００倍以上大きいのが普通であり、インバータ運転の平均損失でその冷却能力を表わすことができる。しかし、ＩＧＢＴチップ１の損失に対しては過渡熱時定数が極端に速くてインバータの運転時の低周波数においてはこのＩＧＢＴチップ１の過渡熱時定数によるチップ温度上昇を無視することができない。
【０００９】
図１８はインバータ内ＩＧＢＴチップ１のジャンクションに対する過渡熱時定数を表わしており、ＲthM （ｉ−ｃ）を連続通電時のジャンクションと放熱板７間の熱抵抗とすると電流が流れ始めてからＲthM （ｉ−ｃ）に至るまでの時定数（６３％到達点）が半導体スイッチ装置により異なるが大体０．０３〜０．１秒（図１０では０．１秒）程度である。従ってインバータが低周波電流を流している区間Ｔ１が１秒程度あるとすると過渡熱時定数６３％到達時が時定数に対し１０倍以上あり、ｔ４区間（図１７（ｂ）参照）ではジャンクションと放熱用板間の熱抵抗ＲthM （ｉ−ｃ）に到っており、この区間は直流電流を流し続けているのと同じであり、図１７（ｃ）のジャンクション温度上昇の波形を見ればわかるようにかなり高い温度まで上昇することがわかる。このように低周波通電領域ｔ４でのジャンクション温度上昇が高ければ高い程インバータ装置の出力電流の定格として低下させていくことになる。前述したように静音化を図るべくスイッチング周波数を高くしていくとスイッチング損失が増大し、結局、ｔ４領域でのジャンクション温度上昇を更に高くすることになる。又、この温度上昇を犠牲にして、スイッチング周波数を上げていくと、図１７（ｃ）に示す放熱フィン１５の温度Ｔｆを下げていく必要がある。このＴｆを下げるためには定格電流の減少や、放熱フィン１５の大型化、冷却ファン１３の風量増加等が必要であり、これらはコストアップにつながるという問題があった。
【００１０】
本発明は上記事情を考慮してなされたものであって、性能の低下を抑制することのできる半導体スイッチ装置およびこの半導体スイッチ装置を用いた電力変換装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明による半導体スイッチ装置は、絶縁基板と、この絶縁基板の主面上に載置され、スイッチング素子が形成された半導体チップと、前記絶縁基板の前記主面上に設けられ、前記スイッチング素子と逆並列に接続された環流ダイオードと、Ｎ型半導体部およびＰ型半導体部ならびに前記Ｎ型半導体部と前記Ｐ型半導体部とを接続する導電体部を有し、前記導電体部が前記絶縁基板の裏面に接するように構成されたペルチェ素子部と、を備えたことを特徴とする。
【００１２】
なお、前記ペルチェ素子部は、各々がＮ型半導体部、Ｐ型半導体部および前記Ｎ型半導体部の一端と前記Ｐ型半導体部の一端を接続する第１の導電体部を有し、前記第１の導電体部が前記絶縁基板の裏面に接するように構成された第１乃至第ｎ（ｎ≧２）のペルチェ素子を少なくとも１組備え、前記第ｉ（ｉ＝１，…ｎ−１）のペルチェ素子のＰ型半導体部の他端は前記第ｉ＋１のペルチェ素子のＮ型半導体部の他端と第２の導電体部によって接続され、前記第２の導電体部は放熱板上に設けられた絶縁板に接するように構成しても良い。
【００１３】
なお、前記ペルチェ素子部は前記半導体チップ直下に配置されているように構成しても良い。
【００１４】
なお、前記ペルチェ素子部は前記環流ダイオード直下まで延在するように配置されるように構成しても良い。
【００１５】
なお、前記半導体チップは並列に接続された複数のスイッチング素子を有し、前記ペルチェ素子部は前記複数のスイッチング素子のうちの１つのスイッチング素子と直列に接続されるように構成しても良い。
【００１６】
なお、前記第ｉ（ｉ＝１，…ｎ）のペルチェ素子には、Ｎ型半導体部とＰ型半導体部との間に、一端が導電体を介して前記絶縁板に接し、他端が空中にあるように構成された第ｉの半導体片が設けられ、前記第ｉ（ｉ＝１，…ｎ−１）の半導体片と、前記第ｉ＋１の半導体片は導電型が異なり、かつ前記第１乃至第ｎの半導体片は直列に接続されて直列回路を構成し、この直列回路の端子は外部に引出されるように構成されていても良い。
【００１７】
なお、前記第１乃至第ｎのペルチェ素子の各半導体部が突抜けるための穴を有する第２の放熱板を、前記絶縁基板と前記放熱板との間に、前記放熱板とともに筐体を構成するように設けても良い。
【００１８】
また本発明による半導体スイッチ装置は、絶縁基板と、この絶縁基板の表面上に載置され、スイッチング素子が形成された半導体チップと、前記絶縁基板の前記表面上に設けられ、前記スイッチング素子と逆並列に接続された環流ダイオードと、各々が、Ｎ型半導体部、Ｐ型半導体部、および前記Ｎ型半導体部の一端と前記Ｐ型半導体部の一端を接続する第１の導電体部を有し、前記第１の導電体部は前記絶縁基板を突抜けて前記半導体チップの内部に位置するように構成された第１乃至第ｎ（ｎ≧２）のペルチェ素子を、少なくとも１組有するペルチェ素子部と、を備え、前記第ｉ（ｉ＝１…ｎ−１）のペルチェ素子のＰ型半導体部の他端は前記第ｉ＋１のペルチェ素子のＮ型半導体部の他端と第２の導電体部によって接続され、前記第２の導電体部は放熱板上に設けられた絶縁板に接するように構成されていることを特徴とする。
【００１９】
また本発明による電力変換装置は、複数のスイッチング装置からなるインバータ装置を有し、各スイッチング装置は上述の半導体スイッチ装置のいずれかであるように構成しても良い。
【００２０】
なお、複数のスイッチング装置からなるコンバータ装置を有し、各スイッチング装置は上述の半導体スイッチ装置のいずれかであるように構成しても良い。
【００２１】
【発明の実施の形態】
（第１の実施の形態）
本発明による半導体スイッチ装置の第１の実施の形態の構成を図１に示す。この第１の実施の形態の半導体スイッチ装置は、ＩＧＢＴが形成されたＩＧＢＴチップ１と、絶縁基板２と、絶縁板３と、ペルチェ素子４と、放熱板７と、環流ダイオード９と、を備えている。
【００２２】
環流ダイオード９はＩＧＢＴチップ１と逆並列に接続され、ＩＧＢＴチップ１とともに絶縁基板２上に形成される。絶縁板３は放熱板７上に設けられる。絶縁基板２と絶縁板３は対向するように配置される。そして絶縁基板２と絶縁板３との間にペルチェ素子４が設けられた構成となっている。
【００２３】
このペルチェ素子４は、導電体５ａ，５ｂ，５ｃと、Ｎ型半導体部６ａと、Ｐ型半導体部６ｂとを有している。導電体５ａ，５ｃは絶縁板３に接するように設けられ、導電体５ｂは絶縁基板２のＩＧＢＴチップ１が設けられた主面と反対側の裏面に接するよう設けられる。そして、Ｎ型半導体部６ａの一端が導電体５ａに接し、他端が導電体５ｂに接するように設けられている。またＰ型半導体部６ｂの一端が導電体５ｂに接し、他端が導電体５ｃに接するように設けられている。
【００２４】
したがって、Ｎ型半導体部６ａとＰ型半導体部６ｂとは直列に接続され、導電体５ｂが接合面となる。そして、導電体５ａは直流電源８の陽極に接続され、導電体５ｃは直流電源８の陰極に接続される。
【００２５】
次に本実施の形態の半導体スイッチ装置の動作を説明する。まず本実施の形態の半導体スイッチ装置に用いられているペルチェ素子の動作について図２を参照して説明する。
【００２６】
図２に示すように、Ｎ型半導体部６ａ，６ｃとＰ型半導体部６ｂを接続し、直流電源８により電流を流すと接合面ではジュール熱以外の熱の発生及び吸熱がおこる。これをペルチェ効果と呼ぶ。その接合面で発生する熱量は他方の接合面で吸熱される熱量に等しくこの熱量Ｑは電流Ｉに比例し、Ｑ＝π・Ｉで表される。πをペルチェ係数と呼ぶ。又、Ｎ型半導体部とＰ型半導体部の接合面で発生（吸収）する熱量ＱX ＝ＱNPに関するペルチェ係数πNPは
πNP＝αNP・Ｔ
αNP＝αN −αP となる。ここでＴ＝絶対温度であり、αN 、αP はＮ型半導体，Ｐ半導体部の絶対ゼーベック係数（絶対熱起電流）である。Ｎ型半導体部６ａ，６ｃのαN はαN ＜０、Ｐ型半導体部６ｂのαP はαP ＞０という特性があることにより、電流Ｉを流すと接合面ＸでαNP＜０、つまりπNP＜０となって発熱量が吸熱となる。一方接合面ＹではαPN＞０となり、上記と同じ熱量の発熱が生じる。電流を逆にすれば逆方向の吸発熱となる。
【００２７】
再び図１に戻り、Ｎ型半導体部６ａは多数キャリアが電子１８により構成され、電圧が印加されると電子１８は陽極に向って移動する。一方Ｐ型半導体部６ｂは多数キャリアが正孔１９により構成され、電圧が印加されると正孔１９が陰極に向って移動する。このように電子が導電体５ｂから導電体５ａに流れる時に低エネルギーの状態から高エネルギーの状態に移ることになり、エネルギーが熱の形で電子に吸収されることにより、Ｎ型半導体部６ａの上側すなわち導電体５ｂはコールドジャンクション、その反対面すなわち導電体５ａはホットジャンクションとなり吸熱、発熱が接合面で分岐されて出てくることになる。
【００２８】
以上説明したように、本実施の形態においては、ペルチェ素子４の導電体５ｂがコールドジャンクションとなるため、絶縁基板２を介してＩＧＢＴチップ１が冷却され、ＩＧＢＴチップ１のジャンクションの温度上昇を抑制することが可能となる。すなわち、直流電源８からペルチェ素子４に流れる電流をＩとすると、熱量Ｑ＝π・ＩだけＩＧＢＴチップ１が冷却されることになり、インバータ装置の動作時にＩＧＢＴチップ１の温度上昇を抑制することができる。これにより、インバータ装置の出力電流の定格を下げる必要が無くなり、性能の低下を抑制することができる。また、静音化を図るためにスイッチング周波数を高くしても、放熱フィンの大型化や冷却ファンの風量増加を行う必要が無くなり、製造コストの上昇を抑制することができる。
【００２９】
（第２の実施の形態）
次に本発明による半導体スイッチ装置の第２の実施の形態の構成を図３に示す。この第２の実施の形態の半導体スイッチ装置は図１に示す第１の実施の形態の半導体スイッチ装置において、絶縁基板２と絶縁基板３との間に複数（図３上では４個）のペルチェ素子４1 ，…４4 を設けた構成となっている。各ペルチェ素子４i （ｉ＝１，…４）は第１の実施の形態のペルチェ素子４と同一の構成を有しており、各ペルチェ素子のコールドジャンクション部は絶縁基板２に接するように設けられ、ホットジャンクション部は絶縁板３に接するように設けられている。そして、ペルチェ素子４i （ｉ＝１，２，３）のＰ型半導体部とペルチェ素子４i+1 のＮ型半導体部は絶縁板３上に設けられた導電体によって接続された構成、すなわち複数のペルチェ素子４1 ，…４4 が直列に接続された構成となっている。
【００３０】
この実施の形態の半導体スイッチ装置は第１の実施の形態の半導体スイッチ装置よりも冷却熱量を多くすることが可能となり、ＩＧＢＴチップ１の温度上昇を更に抑制することができる。これにより性能の低下を可及的に抑制することが可能となるとともに製造コストの上昇を抑制することができる。
【００３１】
（第３の実施の形態）
次に本発明による半導体スイッチ装置の第３の実施の形態を図４（ａ），（ｂ）を参照して説明する。図４（ａ）は第３の実施の形態の半導体スイッチ装置の構成を示す断面図であり、図４（ｂ）はＩＧＢＴチップ１とペルチェ素子４との接続を示す回路図である。
【００３２】
この第３の実施の形態の半導体スイッチ装置は、図３に示す第２の実施の形態の半導体スイッチ装置において、直流電源８を削除し、直列に接続された複数のペルチェ素子４1 ，…４4 からなるペルチェ素子群１０にＩＧＢＴチップ１を構成する、並列に接続された複数のＩＧＢＴのうちの１つのＩＧＢＴから電流を供給するように構成したものである（図４（ｂ）参照）。なお、この実施の形態においては図４（ｂ）に示すようにペルチェ素子群１０に一方向に電流を流すために、ＩＧＢＴとペルチェ素子群１０との間にブロックダイオード１１が設けられている。
【００３３】
この第３の実施の形態の半導体スイッチ装置において、ゲート信号がＩＧＢＴチップ１の各ＩＧＢＴに入力されると、各ＩＧＢＴがオンし、ブロックダイオード１１を介してペルチェ素子群１０に電流が流れる。これにより、各ペルチェ素子４i （ｉ＝１，…４）のコールドジャンクション部が冷却され、ＩＧＢＴチップ１の温度上昇が抑制される。
【００３４】
次に第３の実施の形態の半導体スイッチ装置のＩＧＢＴチップ１の冷却の様子を図５を参照して説明する。図５（ａ）はこの実施の形態の半導体スイッチ装置から構成されるインバータ装置に接続されたモータの出力電流（正弦波実線）を示し、この電流を流すためにＩＧＢＴがオン、オフを繰り返す。図５（ａ）中、斜線部がＩＧＢＴのオン区間で白地がオフ区間である。図５（ｂ）はペルチェ素子に電流を流している区間の様子を表わしている。第３の実施の形態においてＩＧＢＴのオン区間のみペルチェ素子を流し冷却動作をするので、ＩＧＢＴのオン区間が長くなり電流が増加してＩＧＢＴチップ１の損失が増加するのに伴いペルチェ素子の導通時間及び電流が増加していき冷却効率が増加していくことになる。反対に図５（ａ）に示すモータ出力電流が負になると環流ダイオード９しかオンしないため、ＩＧＢＴチップ１の温度上昇は生じないのでペルチェ素子にも電流が流れず冷却しないことになり、ペルチェ素子による冷却に無駄がなくなり効率的な冷却を行うことができる。これにより、性能の低下を可及的に抑制することができるとともに製造コストを抑制することができる。又、ペルチェ素子自体もＩＧＢＴチップと同様半導体素子であるため、第３の実施の形態において図１８に示す過渡熱抵抗と同様の曲線を有するペルチェ素子を選定すれば、ＩＧＢＴチップ１の温度上昇に比例した冷却を行なうことができより効率的となる。
【００３５】
（第４の実施の形態）
次に本発明による半導体スイッチ装置の第４の実施の形態の構成を図６に示す。この第４の実施の形態の半導体スイッチ装置は図４に示す第３の実施の形態の半導体スイッチ装置において、ペルチェ素子３０1 ，３０2 を絶縁基板２を介して環流ダイオード９の直下にも設けた構成となっている。すなわち、ペルチェ素子による冷却面がＩＧＢＴチップ１の下面のみならず、環流ダイオード９の下面まで広がった構成となっている。なお、ペルチェ素子３０1 ，３０2 はペルチェ素子４1 ，…４4 と直列に接続される構成となっている。
【００３６】
この第４の実施の形態においては、ＩＧＢＴチップ１がオンしているときは環流ダイオード９はオンせず、環流ダイオード９がオンしているときはＩＧＢＴチップ１はオンしない。しかし、ＩＧＢＴチップ１がオンしているときに環流ダイオード９の下面も十分に冷却しておき、環流ダイオード９をコールド状態にしておけば、環流ダイオード９が次にオンするときに環流ダイオード９はコールド状態での通電となり、環流ダイオード９のジャンクションの温度の上昇を抑制することができる。
【００３７】
この第４の実施の形態の半導体スイッチ装置も第３の実施の形態の半導体スイッチ装置と同様の効果を奏することは云うまでもない。
【００３８】
（第５の実施の形態）
次に本発明による半導体スイッチ装置の第５の実施の形態の構成を図７に示す。この実施の形態の半導体スイッチ装置は、図４に示す第３の実施の形態の半導体スイッチ装置において、各ペルチェ素子４i （ｉ＝１，…４）のＮ型半導体部、Ｐ型半導体部、およびこれらの半導体部を接続する、コールドジャンクションとなる導電体で囲まれた空間に両端に導電体が形成された半導体部３２i を設け、この半導体部３２i の一端の導電体が絶縁板３に接するように構成されている。なお、ペルチェ素子４i （ｉ−１，…４）と半導体部３２i とは電気的に絶縁されている。そして、隣接するペルチェ素子４i ，４i+1 （ｉ＝１，…３）に各々設けられた半導体部３２i 、３２i+1 の導電型は逆となっている。例えば、半導体部３２1 ，３２3 はＮ型であり、半導体部３２2 ，３２4 はＰ型である。また、各半導体部３２i （ｉ＝１，…４）の他端の導電体、すなわち絶縁板３に接する導電体が設けられた端部と反対側の端部に設けられた導電体はペルチェ素子４i のコールドジャンクションとなる導電体とは接しないように設けられている。そして半導体部３２1 および３２2 の上記他端は配線３３1 によって接続され、半導体部３２3 および３２4 の上記他端は配線３３2 によって接続された構成となっている。また半導体部３２2 の絶縁板３に接する導電体と、半導体部２２3 の絶縁板３に接する導電体とは配線３３3 によって接続された構成となっている。したがって半導体部３２1 ，…３２4 は直列に接続された構成となっている。更に半導体部３２1 および半導体部３２4 の絶縁板３に接する導電体は、半導体スイッチ装置の外部に接続可能なように外部端子３４ａ，３４ｂに接続された構成となっている。
【００３９】
この第５の実施の形態の半導体スイッチ装置に設けられて、直列接続された半導体部３２1 ，…３２4 はペルチェ効果と反対の物理現像であるゼーベック効果を生ずるように動作する。各半導体部３２i （ｉ＝１，…４）の、絶縁板３に接している側とは反対側に設けられた導電体は高温となる絶縁板３に接していないため、温度は低くなっている。これにより、各半導体部３２i （ｉ＝１，…４）においては、絶縁板３に接している導電体と、接していない導電体との間にはゼーベック効果により電位差ΔＶが生じる。そして上記半導体部３２1 ，…３２4 は直列に接続されているため、外部端子３４ａ，３４ｂ間には、上記半導体部の個数×ΔＶの電位差が生ずることになる。この外部端子３４ａ，３４ｂに例えば蓄電池を接続すれば充電が可能となる。このようにすることにより、発生した電位差を外部に取出すことが可能となるため、ペルチェ素子４1 ，…４4 の高温部と低温部との温度差が小さくなるようにすることができ、放熱効率を一段と向上させることができる。これにより、半導体スイッチ装置の性能の低下を抑制することができる。
【００４０】
（第６の実施の形態）
次に本発明による半導体スイッチ装置の第６の実施の形態の構成を図８（ａ），（ｂ）を参照して説明する。この第６の実施の形態の半導体スイッチ装置を、図８（ａ）に示す切断面Ｙ−Ｙで切断したときの断面図を図８（ｂ）に示し、図８（ｂ）に示す切断面Ｘ−Ｘで切断したときの断面図を図８（ａ）に示す。
【００４１】
この第６の実施の形態の半導体スイッチ装置は、絶縁基板２と絶縁板３との間に直列に接続されたｎ（≧２）個のペルチェ素子４1 ，…４n からなるペルチェ素子群を２組並列に設け、そして各ペルチェ素子４i （ｉ＝１，…ｎ）に対応して絶縁基板２に設けられた穴３６を各ペルチェ素子４i （ｉ＝１，…ｎ）のＮ型半導体部およびＰ型半導体部ならびにこれらの半導体部を接続する導電体５ｂi が突抜けてＩＧＢＴチップ１の内部まで到達するように構成したものである。
【００４２】
なお、各ペルチェ素子４i （ｉ＝１，…ｎ）のコールドジャンクション部は絶縁基板２側に設けられ、ホットジャンクションは絶縁板３側に設けられることは第２乃至第５の実施の形態と同様である。
【００４３】
なお、絶縁基板２の対応する穴３６に挿入される、各ペルチェ素子４i （ｉ＝１，…ｎ）の部分と、絶縁基板２との間には一定の絶縁ギャップが形成される構成とされている。
【００４４】
このように構成したことにより、ＩＧＢＴチップ１の全面をむらなく冷却することが可能となり、製造コストの増大を可及的に抑制し、半導体スイッチ装置の性能の低下を抑制することができる。
【００４５】
また、上記絶縁ギャップに熱伝導の良い絶縁グリースを塗布することにより、絶縁基板２の熱抵抗分を無視することが可能となり、ＩＧＢＴチップ１そのものを冷却することができ、冷却効率を一段と良くすることができる。
【００４６】
（第７の実施の形態）
次に本発明による半導体スイッチ装置の第７の実施の形態を図９を参照して説明する。図９は第７の実施の形態の半導体スイッチ装置の構成を示す断面図である。
【００４７】
この第７の実施の形態の半導体スイッチ装置は、ＩＧＢＴチップ１と、絶縁基板２と、絶縁板３と、直列に接続された複数のペルチェ素子４1 ，…４n （ｎ≧２）からなるペルチェ素子群と、環流ダイオード９と、例えば銅からなる筐体４０とを備えている。
【００４８】
ＩＧＢＴチップ１と環流ダイオード９は絶縁基板２の表面に載置される。そしてＩＧＢＴチップ１を構成するＩＧＢＴと環流ダイオード９とは逆並列に接続された構成となっている。また各ペルチェ素子４i （ｉ＝１，…ｎ）のコールドジャンクション部は絶縁基板２の裏面に接するように構成されている。また、筐体４０の上部材４１ａには各ペルチェ素子４i （ｉ＝１，…ｎ）に対応して貫通孔が設けられ、下部材４１ｂの内側の面に接するように絶縁板３が形成されている。そして各ペルチェ素子４i （ｉ＝１，…ｎ）は、各々の半導体部が、筐体４０の対応する貫通孔を突き抜けて、ホットジャンクション部が絶縁板３に接するように構成されている。すなわち各ペルチェ素子４i （ｉ＝１，…ｎ）の半導体部は筐体４０内で露出している。なお、ペルチェ素子群はＩＧＢＴチップ１を介して電流が供給されるように構成されている。
【００４９】
また、筐体４０の一対の側面には、一方の側面から他方の側面に風が通るように開口部（図示せず）が設けられ、上記一方の側面の開口部から風が筐体４０内に送り込まれるように構成されている。
【００５０】
このように構成された本実施の形態の半導体スイッチ装置においては、筐体４０内に露出しているペルチェ素子の部分に風が送られるため、ペルチェ素子のホットジャンクション部をより良く冷却することが可能となり、冷却効率を一段と良くすることができる。これにより性能の低下を抑制することができる。
【００５１】
この第７の実施の形態において、冷却ファン１３により風を強制的に筐体４０の中に送り込んだ例を図１０（ａ），（ｂ）に示す。図１０（ｂ）は第７の実施の形態の半導体スイッチ装置の側面図を示し、図１０（ａ）は図１０（ｂ）に示す断面図Ｚ−Ｚで切断したときの断面図を示す。なお、符号１２はＩＧＢＴチップ１、絶縁基板２、および環流ダイオードを樹脂封止した状態を示している。
【００５２】
（第８の実施の形態）
次に本発明による半導体スイッチ装置の第８の実施の形態の構成を図１１に示す。この第８の実施の形態の半導体スイッチ装置は、図９に示す第７の実施の形態の半導体スイッチ装置を例えばアルミ板１４の両面に設け、これらの半導体スイッチ装置に冷却ファン１３により強制的に冷却した構成となっている。
【００５３】
この実施の形態の半導体スイッチ装置も第７の実施の形態と同様の効果を奏することは云うまでもない。更に冷却ファンの個数の低減を図ることができるとともに半導体スイッチ装置の取付けスペースも小さくすることができる。
【００５４】
（第９の実施の形態）
次に本発明による半導体スイッチ装置の第９の実施の形態の構成を図１２に示す。この第９の実施の形態の半導体スイッチ装置はＰ型半導体スイッチ部５０とＮ型半導体スイッチ部６０とを備えている。Ｐ型半導体スイッチ部は複数のバイポーラトランジスタ５１と、これらのバイポーラトランジスタと逆並列に接続された環流ダイオード５９と、バイポーラトランジスタ５２と、ダイオード５３と、ペルチェ素子５４と、端子Ｃ１，Ｅ１とを備えている。またＮ型半導体スイッチ部６０は複数のバイポーラトランジスタ６１と、これらのバイボーラトランジスタ６１と逆並列に接続された環流トランジスタ６９と、バイポーラトランジスタ６２と、ダイオード６３と、ペルチェ素子６４と、端子Ｃ２，Ｅ２とを備えている。
【００５５】
バイポーラトランジスタ５１のコレクタが主回路の電源端子Ｐに接続され、エミッタがＡＣ負荷に接続されている。バイポーラトランジスタ５２のコレクタが端子Ｃ１を介して主回路の電源端子Ｐに接続され、エミッタがダイオード５３を介してペルチェ素子５４の一端に接続される。ペルチェ素子５４の他端は端子Ｅ１を介して主回路の電源端子Ｎに接続される。なおバイポーラトランジスタ５１，５２のベースには制御信号が入力される。
【００５６】
一方、バイポーラトランジスタ６１のコレクタがＡＣ負荷に接続され、エミッタが主回路の電源端子Ｎに接続されている。バイポーラトランジスタ６２のコレクタが端子Ｃ２を介して主回路Ｐに接続され、エミッタがダイオード６３を介してペルチェ素子６４の一端に接続される。ペルチェ素子６４の他端は端子Ｅ２を介して主回路Ｎに接続される。なお、バイポーラトランジスタ６１，６２のベースには制御信号が入力される。
【００５７】
以上説明したように本実施の形態の半導体スイッチ装置においては、ペルチェ素子５４，６４には、主回路電源から電流が供給される構成となっている。これにより、ペルチェ素子５４，６４はバイポーラトランジスタ５２，６２のオン時のコレクタ−エミッタ間電圧の影響を受けず、一定の電圧が供給されるため、安定した冷却が可能となる。
【００５８】
なおこの実施の形態も製造コストの上昇を可及的に抑制し、性能の低下を抑制することができる。
【００５９】
（第１０の実施の形態）
次に本発明の第１０の実施の形態の構成を図１３に示す。この第１０の実施の形態は電力変換装置であって、コンバータ装置７２とインバータ装置８２とを備えている。コンバータ装置７２は、交流電源７０から出力される交流電力を直流電力に変換するものであって、直列に接続された２個のスイッチング装置７４からなる直列回路が３組並列に接続された構成となっている。各スイッチ装置７４は、上述の第１乃至第９の実施の形態のうちのいずれかの半導体スイッチ装置と同一の構成となっている。
【００６０】
また、インバータ装置８２は、直流電力を所望の周波数の交流電力に変換し、モータ８０に供給するものであって、直列に接続された２個のスイッチング装置８４からなる直列回路が３組並列に接続された構成となっている。各スイッチング装置８４は、上述の第１乃至第９の実施の形態のうちのいずれかの半導体スイッチ装置と同一の構成となっている。
【００６１】
この実施の形態の電力変換装置はスイッチング装置として第１乃至第９の実施の形態の半導体スイッチ装置が用いられているため、製造コストの上昇を可及的に抑えることが可能でかつ性能の低下を制御することができる。
【００６２】
（第１１の実施の形態）
次に本発明の第１１の実施の形態の構成を図１４に示す。この第１１の実施の形態は電力変換装置であって、第１０の実施の形態の電力変換装置において、コンバータ装置をコンバータ装置７２Ａに置換えた構成となっている。
【００６３】
コンバータ装置７２Ａは、図１３に示すコンバータ装置７２のスイッチング装置７４をダイオード７５で置換えた構成となっている。
【００６４】
この実施の形態も第１０の実施の形態と同様の効果を奏することは云うまでもない。
【００６５】
なお、上記第１乃至第１１の実施の形態の半導体スイッチ装置は、スイッチング素子としてＩＧＢＴを用いたが、ＩＧＢＴの代わりに、バイポーラトランジスタ、ＦＥＴ（Field Effect Transistor ）、ＧＴＯ（Gate Turn Off Thyristor ）、ＩＥＧＴ（Injection Enhanced Gate Transistor）、またはＩＰＭ（Intelligent Power module）等を用いても良いことは云うまでもない。
【００６６】
【発明の効果】
以上述べたように、本発明によれば、性能の低下を可及的に防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を示す断面図。
【図２】ペルチェ素子の原理を説明する模式図。
【図３】本発明の第２の実施の形態の構成を示す断面図。
【図４】本発明の第３の実施の形態の構成を示す図。
【図５】本発明にかかる半導体スイッチ装置の冷却動作を説明するグラフ。
【図６】本発明の第４の実施の形態の構成を示す断面図。
【図７】本発明の第５の実施の形態の構成を示す断面図。
【図８】本発明の第６の実施の形態の構成を示す図。
【図９】本発明の第７の実施の形態の構成を示す断面図。
【図１０】第７の実施の形態の変形例を示す図。
【図１１】本発明の第８の実施の形態の構成を示す断面図。
【図１２】本発明の第９の実施の形態の構成を示す回路図。
【図１３】本発明の第１０の実施の形態の構成を示す回路図。
【図１４】本発明の第１１の実施の形態の構成を示す回路図。
【図１５】従来の半導体スイッチ装置の構成を示す構成図。
【図１６】ＩＧＢＴチップと環流ダイオードとの接続を示す回路図。
【図１７】従来の半導体スイッチ装置から構成されるインバータ装置の問題点を説明するグラフ。
【図１８】ＩＧＢＴチップの過渡熱時定数特性を示すグラフ。
【符号の説明】
１ ＩＧＢＴチップ
２ 絶縁基板
３ 絶縁板
４ ペルチェ素子
４i （ｉ＝１，…ｎ） ペルチェ素子
５ａ 導電体
５ｂ 導電体
６ａ Ｎ型半導体部
６ｂ Ｐ型半導体部
７ 放熱板
８ 直流電源
９ 環流ダイオード
１０ ペルチェ素子群
１１ ブロックダイオード
１２ モールド樹脂
１３ 冷却ファン
１４ アルミ板
１５ 放熱フィン
１８ 電子
１９ 正孔
【発明の属する技術分野】
本発明は半導体スイッチ装置およびこの半導体スイッチ装置を用いた電力変換装置に関する。
【０００２】
【従来の技術】
近年、産業上のモータ駆動装置としてエレベータ、車両、鉄鋼、無停電電源装置（ＵＰＳ）等あらゆる分野に電力変換装置、特にインバータ装置が使用されており、今後も、その需要は大幅に延びていくことが考えられる。更に、客先の要求に答えるべく、インバータ装置自体の性能が大幅に向上していき静音化、小形化等で差別化を図る動きが顕著になってきている。これらの性能向上を図るためにインバータ装置に使用する半導体スイッチ装置自体も高速スイッチング、電力の低損失化等の性能向上が要求されている。この半導体スイッチ装置を構成するスイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor ）等の出現により高速スイッチングおよび電力の低損失化が実現化されてきている。しかし静音化を図るためにＰＷＭ制御におけるスイッチング周波数の増大が余儀なくされてきている。このスイッチング損失増大により電力の低損失化に関してはまだまだ改良が必要な状況になっている。特にモータを駆動するインバータ装置においてはモータ起動時の周波数が低い上に加速時のトルクが大きくなるため、インバータ装置として低周波・大電流を出力できる実力が要求されており、各インバータ装置としてそれらの条件に耐えうるように定格容量を下げて製品化している状況である。
【０００３】
インバータ装置を構成する従来の半導体スイッチ装置の構成を図１５に示す。この従来の半導体スイッチ装置はＩＧＢＴチップ１と、このＩＧＢＴチップ１に逆並列に接続された環流ダイオード９と、これらのＩＧＢＴチップ１および環流ダイオード９が載置される絶縁基板２と、この絶縁基板２が載置される例えば銅からなる放熱板７とを備えている。したがってＩＧＢＴチップ１および環流ダイオード９は放熱板７と絶縁基板２によって絶縁される構成となっている。
【０００４】
ＩＧＢＴチップ１は、図１６に示すように並列に接続された複数のＩＧＢＴ２１から構成され、端子Ｃ，Ｅを介して主回路に電流を流す。そして、このＩＧＢＴチップ１、環流ダイオード９、および絶縁基板２は通常モールド樹脂１２によって樹脂封止される。このモールドされた半導体スイッチ装置の表面には端子２３が設けられ、この端子２３とＩＧＢＴチップ１とは配線２２によって接続される。ＩＧＢＴチップ１から発生された熱は放熱板７を介して放熱フィン１５により放熱され、更に冷却ファン１３を用いて放熱フィン１５に風を流入することにより、放熱効率を向上させている。
【０００５】
【発明が解決しようとする課題】
ここでインバータ装置が低周波大電流を出力する時の問題点について図１７（ａ），（ｂ），（ｃ）を参照して説明する。図１７（ａ），（ｂ），（ｃ）は交流モータが運転開始から停止するまでのモータ速度、インバータ電流、ＩＧＢＴチップ１の温度を示している。ここでモータが加速する時（図１７（ａ）のｔ１区間）はＶＶＶＦ（Variable Voltage Variable Frequency ）制御によりモータ速度は０Ｈｚからスタートし定格速度（ｔ２区間）に移行する。
【０００６】
加速する時モータには負荷としての貫性系がつながっているため加速時の電流は定格速度に到達した後の電流より当然大きくなる。一方スイッチングを行なう半導体スイッチ装置とそれが発生する熱と放熱する関係を図１５を参照して説明する。
【０００７】
図１５において、ＩＧＢＴチップ１がスイッチングにより主回路電流を流すなどそのスイッチングによる損失と、オン状態が継続していることによるオン損失とが発生し、ＩＧＢＴチップ１が急激に発熱し温度が上昇していく。この熱はＩＧＢＴチップ１のジャンクションと絶縁基板２を介して放熱板７まで熱抵抗Ｒth（ｉ−ｃ）で伝達していく。又、放熱板７まで到着した熱は更に放熱フィン１５までＲth（ｃ−ｆ）の熱抵抗で伝達していく。更に放熱フィン１５まで到達した熱は冷却ファン１３による風で冷却され外気までＲth（ｆ−ａ）の熱抵抗で伝達することにより冷却される。従ってインバータ連続運転している時のＩＧＢＴチップ１のジャンクション温度上昇ＴｊはＱをＩＧＢＴチップ１の損失熱とすると次式により表される。
【０００８】
Ｔｊ＝｛Ｒth（ｉ−ｃ）＋Ｒth（ｃ−ｆ）＋Ｒth（ｆ−ａ）｝Ｑ
ここで放熱フィン１５の過渡熱時定数はＩＧＢＴチップ１の過渡熱時定数に比べ１００倍以上大きいのが普通であり、インバータ運転の平均損失でその冷却能力を表わすことができる。しかし、ＩＧＢＴチップ１の損失に対しては過渡熱時定数が極端に速くてインバータの運転時の低周波数においてはこのＩＧＢＴチップ１の過渡熱時定数によるチップ温度上昇を無視することができない。
【０００９】
図１８はインバータ内ＩＧＢＴチップ１のジャンクションに対する過渡熱時定数を表わしており、ＲthM （ｉ−ｃ）を連続通電時のジャンクションと放熱板７間の熱抵抗とすると電流が流れ始めてからＲthM （ｉ−ｃ）に至るまでの時定数（６３％到達点）が半導体スイッチ装置により異なるが大体０．０３〜０．１秒（図１０では０．１秒）程度である。従ってインバータが低周波電流を流している区間Ｔ１が１秒程度あるとすると過渡熱時定数６３％到達時が時定数に対し１０倍以上あり、ｔ４区間（図１７（ｂ）参照）ではジャンクションと放熱用板間の熱抵抗ＲthM （ｉ−ｃ）に到っており、この区間は直流電流を流し続けているのと同じであり、図１７（ｃ）のジャンクション温度上昇の波形を見ればわかるようにかなり高い温度まで上昇することがわかる。このように低周波通電領域ｔ４でのジャンクション温度上昇が高ければ高い程インバータ装置の出力電流の定格として低下させていくことになる。前述したように静音化を図るべくスイッチング周波数を高くしていくとスイッチング損失が増大し、結局、ｔ４領域でのジャンクション温度上昇を更に高くすることになる。又、この温度上昇を犠牲にして、スイッチング周波数を上げていくと、図１７（ｃ）に示す放熱フィン１５の温度Ｔｆを下げていく必要がある。このＴｆを下げるためには定格電流の減少や、放熱フィン１５の大型化、冷却ファン１３の風量増加等が必要であり、これらはコストアップにつながるという問題があった。
【００１０】
本発明は上記事情を考慮してなされたものであって、性能の低下を抑制することのできる半導体スイッチ装置およびこの半導体スイッチ装置を用いた電力変換装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明による半導体スイッチ装置は、絶縁基板と、この絶縁基板の主面上に載置され、スイッチング素子が形成された半導体チップと、前記絶縁基板の前記主面上に設けられ、前記スイッチング素子と逆並列に接続された環流ダイオードと、Ｎ型半導体部およびＰ型半導体部ならびに前記Ｎ型半導体部と前記Ｐ型半導体部とを接続する導電体部を有し、前記導電体部が前記絶縁基板の裏面に接するように構成されたペルチェ素子部と、を備えたことを特徴とする。
【００１２】
なお、前記ペルチェ素子部は、各々がＮ型半導体部、Ｐ型半導体部および前記Ｎ型半導体部の一端と前記Ｐ型半導体部の一端を接続する第１の導電体部を有し、前記第１の導電体部が前記絶縁基板の裏面に接するように構成された第１乃至第ｎ（ｎ≧２）のペルチェ素子を少なくとも１組備え、前記第ｉ（ｉ＝１，…ｎ−１）のペルチェ素子のＰ型半導体部の他端は前記第ｉ＋１のペルチェ素子のＮ型半導体部の他端と第２の導電体部によって接続され、前記第２の導電体部は放熱板上に設けられた絶縁板に接するように構成しても良い。
【００１３】
なお、前記ペルチェ素子部は前記半導体チップ直下に配置されているように構成しても良い。
【００１４】
なお、前記ペルチェ素子部は前記環流ダイオード直下まで延在するように配置されるように構成しても良い。
【００１５】
なお、前記半導体チップは並列に接続された複数のスイッチング素子を有し、前記ペルチェ素子部は前記複数のスイッチング素子のうちの１つのスイッチング素子と直列に接続されるように構成しても良い。
【００１６】
なお、前記第ｉ（ｉ＝１，…ｎ）のペルチェ素子には、Ｎ型半導体部とＰ型半導体部との間に、一端が導電体を介して前記絶縁板に接し、他端が空中にあるように構成された第ｉの半導体片が設けられ、前記第ｉ（ｉ＝１，…ｎ−１）の半導体片と、前記第ｉ＋１の半導体片は導電型が異なり、かつ前記第１乃至第ｎの半導体片は直列に接続されて直列回路を構成し、この直列回路の端子は外部に引出されるように構成されていても良い。
【００１７】
なお、前記第１乃至第ｎのペルチェ素子の各半導体部が突抜けるための穴を有する第２の放熱板を、前記絶縁基板と前記放熱板との間に、前記放熱板とともに筐体を構成するように設けても良い。
【００１８】
また本発明による半導体スイッチ装置は、絶縁基板と、この絶縁基板の表面上に載置され、スイッチング素子が形成された半導体チップと、前記絶縁基板の前記表面上に設けられ、前記スイッチング素子と逆並列に接続された環流ダイオードと、各々が、Ｎ型半導体部、Ｐ型半導体部、および前記Ｎ型半導体部の一端と前記Ｐ型半導体部の一端を接続する第１の導電体部を有し、前記第１の導電体部は前記絶縁基板を突抜けて前記半導体チップの内部に位置するように構成された第１乃至第ｎ（ｎ≧２）のペルチェ素子を、少なくとも１組有するペルチェ素子部と、を備え、前記第ｉ（ｉ＝１…ｎ−１）のペルチェ素子のＰ型半導体部の他端は前記第ｉ＋１のペルチェ素子のＮ型半導体部の他端と第２の導電体部によって接続され、前記第２の導電体部は放熱板上に設けられた絶縁板に接するように構成されていることを特徴とする。
【００１９】
また本発明による電力変換装置は、複数のスイッチング装置からなるインバータ装置を有し、各スイッチング装置は上述の半導体スイッチ装置のいずれかであるように構成しても良い。
【００２０】
なお、複数のスイッチング装置からなるコンバータ装置を有し、各スイッチング装置は上述の半導体スイッチ装置のいずれかであるように構成しても良い。
【００２１】
【発明の実施の形態】
（第１の実施の形態）
本発明による半導体スイッチ装置の第１の実施の形態の構成を図１に示す。この第１の実施の形態の半導体スイッチ装置は、ＩＧＢＴが形成されたＩＧＢＴチップ１と、絶縁基板２と、絶縁板３と、ペルチェ素子４と、放熱板７と、環流ダイオード９と、を備えている。
【００２２】
環流ダイオード９はＩＧＢＴチップ１と逆並列に接続され、ＩＧＢＴチップ１とともに絶縁基板２上に形成される。絶縁板３は放熱板７上に設けられる。絶縁基板２と絶縁板３は対向するように配置される。そして絶縁基板２と絶縁板３との間にペルチェ素子４が設けられた構成となっている。
【００２３】
このペルチェ素子４は、導電体５ａ，５ｂ，５ｃと、Ｎ型半導体部６ａと、Ｐ型半導体部６ｂとを有している。導電体５ａ，５ｃは絶縁板３に接するように設けられ、導電体５ｂは絶縁基板２のＩＧＢＴチップ１が設けられた主面と反対側の裏面に接するよう設けられる。そして、Ｎ型半導体部６ａの一端が導電体５ａに接し、他端が導電体５ｂに接するように設けられている。またＰ型半導体部６ｂの一端が導電体５ｂに接し、他端が導電体５ｃに接するように設けられている。
【００２４】
したがって、Ｎ型半導体部６ａとＰ型半導体部６ｂとは直列に接続され、導電体５ｂが接合面となる。そして、導電体５ａは直流電源８の陽極に接続され、導電体５ｃは直流電源８の陰極に接続される。
【００２５】
次に本実施の形態の半導体スイッチ装置の動作を説明する。まず本実施の形態の半導体スイッチ装置に用いられているペルチェ素子の動作について図２を参照して説明する。
【００２６】
図２に示すように、Ｎ型半導体部６ａ，６ｃとＰ型半導体部６ｂを接続し、直流電源８により電流を流すと接合面ではジュール熱以外の熱の発生及び吸熱がおこる。これをペルチェ効果と呼ぶ。その接合面で発生する熱量は他方の接合面で吸熱される熱量に等しくこの熱量Ｑは電流Ｉに比例し、Ｑ＝π・Ｉで表される。πをペルチェ係数と呼ぶ。又、Ｎ型半導体部とＰ型半導体部の接合面で発生（吸収）する熱量ＱX ＝ＱNPに関するペルチェ係数πNPは
πNP＝αNP・Ｔ
αNP＝αN −αP となる。ここでＴ＝絶対温度であり、αN 、αP はＮ型半導体，Ｐ半導体部の絶対ゼーベック係数（絶対熱起電流）である。Ｎ型半導体部６ａ，６ｃのαN はαN ＜０、Ｐ型半導体部６ｂのαP はαP ＞０という特性があることにより、電流Ｉを流すと接合面ＸでαNP＜０、つまりπNP＜０となって発熱量が吸熱となる。一方接合面ＹではαPN＞０となり、上記と同じ熱量の発熱が生じる。電流を逆にすれば逆方向の吸発熱となる。
【００２７】
再び図１に戻り、Ｎ型半導体部６ａは多数キャリアが電子１８により構成され、電圧が印加されると電子１８は陽極に向って移動する。一方Ｐ型半導体部６ｂは多数キャリアが正孔１９により構成され、電圧が印加されると正孔１９が陰極に向って移動する。このように電子が導電体５ｂから導電体５ａに流れる時に低エネルギーの状態から高エネルギーの状態に移ることになり、エネルギーが熱の形で電子に吸収されることにより、Ｎ型半導体部６ａの上側すなわち導電体５ｂはコールドジャンクション、その反対面すなわち導電体５ａはホットジャンクションとなり吸熱、発熱が接合面で分岐されて出てくることになる。
【００２８】
以上説明したように、本実施の形態においては、ペルチェ素子４の導電体５ｂがコールドジャンクションとなるため、絶縁基板２を介してＩＧＢＴチップ１が冷却され、ＩＧＢＴチップ１のジャンクションの温度上昇を抑制することが可能となる。すなわち、直流電源８からペルチェ素子４に流れる電流をＩとすると、熱量Ｑ＝π・ＩだけＩＧＢＴチップ１が冷却されることになり、インバータ装置の動作時にＩＧＢＴチップ１の温度上昇を抑制することができる。これにより、インバータ装置の出力電流の定格を下げる必要が無くなり、性能の低下を抑制することができる。また、静音化を図るためにスイッチング周波数を高くしても、放熱フィンの大型化や冷却ファンの風量増加を行う必要が無くなり、製造コストの上昇を抑制することができる。
【００２９】
（第２の実施の形態）
次に本発明による半導体スイッチ装置の第２の実施の形態の構成を図３に示す。この第２の実施の形態の半導体スイッチ装置は図１に示す第１の実施の形態の半導体スイッチ装置において、絶縁基板２と絶縁基板３との間に複数（図３上では４個）のペルチェ素子４1 ，…４4 を設けた構成となっている。各ペルチェ素子４i （ｉ＝１，…４）は第１の実施の形態のペルチェ素子４と同一の構成を有しており、各ペルチェ素子のコールドジャンクション部は絶縁基板２に接するように設けられ、ホットジャンクション部は絶縁板３に接するように設けられている。そして、ペルチェ素子４i （ｉ＝１，２，３）のＰ型半導体部とペルチェ素子４i+1 のＮ型半導体部は絶縁板３上に設けられた導電体によって接続された構成、すなわち複数のペルチェ素子４1 ，…４4 が直列に接続された構成となっている。
【００３０】
この実施の形態の半導体スイッチ装置は第１の実施の形態の半導体スイッチ装置よりも冷却熱量を多くすることが可能となり、ＩＧＢＴチップ１の温度上昇を更に抑制することができる。これにより性能の低下を可及的に抑制することが可能となるとともに製造コストの上昇を抑制することができる。
【００３１】
（第３の実施の形態）
次に本発明による半導体スイッチ装置の第３の実施の形態を図４（ａ），（ｂ）を参照して説明する。図４（ａ）は第３の実施の形態の半導体スイッチ装置の構成を示す断面図であり、図４（ｂ）はＩＧＢＴチップ１とペルチェ素子４との接続を示す回路図である。
【００３２】
この第３の実施の形態の半導体スイッチ装置は、図３に示す第２の実施の形態の半導体スイッチ装置において、直流電源８を削除し、直列に接続された複数のペルチェ素子４1 ，…４4 からなるペルチェ素子群１０にＩＧＢＴチップ１を構成する、並列に接続された複数のＩＧＢＴのうちの１つのＩＧＢＴから電流を供給するように構成したものである（図４（ｂ）参照）。なお、この実施の形態においては図４（ｂ）に示すようにペルチェ素子群１０に一方向に電流を流すために、ＩＧＢＴとペルチェ素子群１０との間にブロックダイオード１１が設けられている。
【００３３】
この第３の実施の形態の半導体スイッチ装置において、ゲート信号がＩＧＢＴチップ１の各ＩＧＢＴに入力されると、各ＩＧＢＴがオンし、ブロックダイオード１１を介してペルチェ素子群１０に電流が流れる。これにより、各ペルチェ素子４i （ｉ＝１，…４）のコールドジャンクション部が冷却され、ＩＧＢＴチップ１の温度上昇が抑制される。
【００３４】
次に第３の実施の形態の半導体スイッチ装置のＩＧＢＴチップ１の冷却の様子を図５を参照して説明する。図５（ａ）はこの実施の形態の半導体スイッチ装置から構成されるインバータ装置に接続されたモータの出力電流（正弦波実線）を示し、この電流を流すためにＩＧＢＴがオン、オフを繰り返す。図５（ａ）中、斜線部がＩＧＢＴのオン区間で白地がオフ区間である。図５（ｂ）はペルチェ素子に電流を流している区間の様子を表わしている。第３の実施の形態においてＩＧＢＴのオン区間のみペルチェ素子を流し冷却動作をするので、ＩＧＢＴのオン区間が長くなり電流が増加してＩＧＢＴチップ１の損失が増加するのに伴いペルチェ素子の導通時間及び電流が増加していき冷却効率が増加していくことになる。反対に図５（ａ）に示すモータ出力電流が負になると環流ダイオード９しかオンしないため、ＩＧＢＴチップ１の温度上昇は生じないのでペルチェ素子にも電流が流れず冷却しないことになり、ペルチェ素子による冷却に無駄がなくなり効率的な冷却を行うことができる。これにより、性能の低下を可及的に抑制することができるとともに製造コストを抑制することができる。又、ペルチェ素子自体もＩＧＢＴチップと同様半導体素子であるため、第３の実施の形態において図１８に示す過渡熱抵抗と同様の曲線を有するペルチェ素子を選定すれば、ＩＧＢＴチップ１の温度上昇に比例した冷却を行なうことができより効率的となる。
【００３５】
（第４の実施の形態）
次に本発明による半導体スイッチ装置の第４の実施の形態の構成を図６に示す。この第４の実施の形態の半導体スイッチ装置は図４に示す第３の実施の形態の半導体スイッチ装置において、ペルチェ素子３０1 ，３０2 を絶縁基板２を介して環流ダイオード９の直下にも設けた構成となっている。すなわち、ペルチェ素子による冷却面がＩＧＢＴチップ１の下面のみならず、環流ダイオード９の下面まで広がった構成となっている。なお、ペルチェ素子３０1 ，３０2 はペルチェ素子４1 ，…４4 と直列に接続される構成となっている。
【００３６】
この第４の実施の形態においては、ＩＧＢＴチップ１がオンしているときは環流ダイオード９はオンせず、環流ダイオード９がオンしているときはＩＧＢＴチップ１はオンしない。しかし、ＩＧＢＴチップ１がオンしているときに環流ダイオード９の下面も十分に冷却しておき、環流ダイオード９をコールド状態にしておけば、環流ダイオード９が次にオンするときに環流ダイオード９はコールド状態での通電となり、環流ダイオード９のジャンクションの温度の上昇を抑制することができる。
【００３７】
この第４の実施の形態の半導体スイッチ装置も第３の実施の形態の半導体スイッチ装置と同様の効果を奏することは云うまでもない。
【００３８】
（第５の実施の形態）
次に本発明による半導体スイッチ装置の第５の実施の形態の構成を図７に示す。この実施の形態の半導体スイッチ装置は、図４に示す第３の実施の形態の半導体スイッチ装置において、各ペルチェ素子４i （ｉ＝１，…４）のＮ型半導体部、Ｐ型半導体部、およびこれらの半導体部を接続する、コールドジャンクションとなる導電体で囲まれた空間に両端に導電体が形成された半導体部３２i を設け、この半導体部３２i の一端の導電体が絶縁板３に接するように構成されている。なお、ペルチェ素子４i （ｉ−１，…４）と半導体部３２i とは電気的に絶縁されている。そして、隣接するペルチェ素子４i ，４i+1 （ｉ＝１，…３）に各々設けられた半導体部３２i 、３２i+1 の導電型は逆となっている。例えば、半導体部３２1 ，３２3 はＮ型であり、半導体部３２2 ，３２4 はＰ型である。また、各半導体部３２i （ｉ＝１，…４）の他端の導電体、すなわち絶縁板３に接する導電体が設けられた端部と反対側の端部に設けられた導電体はペルチェ素子４i のコールドジャンクションとなる導電体とは接しないように設けられている。そして半導体部３２1 および３２2 の上記他端は配線３３1 によって接続され、半導体部３２3 および３２4 の上記他端は配線３３2 によって接続された構成となっている。また半導体部３２2 の絶縁板３に接する導電体と、半導体部２２3 の絶縁板３に接する導電体とは配線３３3 によって接続された構成となっている。したがって半導体部３２1 ，…３２4 は直列に接続された構成となっている。更に半導体部３２1 および半導体部３２4 の絶縁板３に接する導電体は、半導体スイッチ装置の外部に接続可能なように外部端子３４ａ，３４ｂに接続された構成となっている。
【００３９】
この第５の実施の形態の半導体スイッチ装置に設けられて、直列接続された半導体部３２1 ，…３２4 はペルチェ効果と反対の物理現像であるゼーベック効果を生ずるように動作する。各半導体部３２i （ｉ＝１，…４）の、絶縁板３に接している側とは反対側に設けられた導電体は高温となる絶縁板３に接していないため、温度は低くなっている。これにより、各半導体部３２i （ｉ＝１，…４）においては、絶縁板３に接している導電体と、接していない導電体との間にはゼーベック効果により電位差ΔＶが生じる。そして上記半導体部３２1 ，…３２4 は直列に接続されているため、外部端子３４ａ，３４ｂ間には、上記半導体部の個数×ΔＶの電位差が生ずることになる。この外部端子３４ａ，３４ｂに例えば蓄電池を接続すれば充電が可能となる。このようにすることにより、発生した電位差を外部に取出すことが可能となるため、ペルチェ素子４1 ，…４4 の高温部と低温部との温度差が小さくなるようにすることができ、放熱効率を一段と向上させることができる。これにより、半導体スイッチ装置の性能の低下を抑制することができる。
【００４０】
（第６の実施の形態）
次に本発明による半導体スイッチ装置の第６の実施の形態の構成を図８（ａ），（ｂ）を参照して説明する。この第６の実施の形態の半導体スイッチ装置を、図８（ａ）に示す切断面Ｙ−Ｙで切断したときの断面図を図８（ｂ）に示し、図８（ｂ）に示す切断面Ｘ−Ｘで切断したときの断面図を図８（ａ）に示す。
【００４１】
この第６の実施の形態の半導体スイッチ装置は、絶縁基板２と絶縁板３との間に直列に接続されたｎ（≧２）個のペルチェ素子４1 ，…４n からなるペルチェ素子群を２組並列に設け、そして各ペルチェ素子４i （ｉ＝１，…ｎ）に対応して絶縁基板２に設けられた穴３６を各ペルチェ素子４i （ｉ＝１，…ｎ）のＮ型半導体部およびＰ型半導体部ならびにこれらの半導体部を接続する導電体５ｂi が突抜けてＩＧＢＴチップ１の内部まで到達するように構成したものである。
【００４２】
なお、各ペルチェ素子４i （ｉ＝１，…ｎ）のコールドジャンクション部は絶縁基板２側に設けられ、ホットジャンクションは絶縁板３側に設けられることは第２乃至第５の実施の形態と同様である。
【００４３】
なお、絶縁基板２の対応する穴３６に挿入される、各ペルチェ素子４i （ｉ＝１，…ｎ）の部分と、絶縁基板２との間には一定の絶縁ギャップが形成される構成とされている。
【００４４】
このように構成したことにより、ＩＧＢＴチップ１の全面をむらなく冷却することが可能となり、製造コストの増大を可及的に抑制し、半導体スイッチ装置の性能の低下を抑制することができる。
【００４５】
また、上記絶縁ギャップに熱伝導の良い絶縁グリースを塗布することにより、絶縁基板２の熱抵抗分を無視することが可能となり、ＩＧＢＴチップ１そのものを冷却することができ、冷却効率を一段と良くすることができる。
【００４６】
（第７の実施の形態）
次に本発明による半導体スイッチ装置の第７の実施の形態を図９を参照して説明する。図９は第７の実施の形態の半導体スイッチ装置の構成を示す断面図である。
【００４７】
この第７の実施の形態の半導体スイッチ装置は、ＩＧＢＴチップ１と、絶縁基板２と、絶縁板３と、直列に接続された複数のペルチェ素子４1 ，…４n （ｎ≧２）からなるペルチェ素子群と、環流ダイオード９と、例えば銅からなる筐体４０とを備えている。
【００４８】
ＩＧＢＴチップ１と環流ダイオード９は絶縁基板２の表面に載置される。そしてＩＧＢＴチップ１を構成するＩＧＢＴと環流ダイオード９とは逆並列に接続された構成となっている。また各ペルチェ素子４i （ｉ＝１，…ｎ）のコールドジャンクション部は絶縁基板２の裏面に接するように構成されている。また、筐体４０の上部材４１ａには各ペルチェ素子４i （ｉ＝１，…ｎ）に対応して貫通孔が設けられ、下部材４１ｂの内側の面に接するように絶縁板３が形成されている。そして各ペルチェ素子４i （ｉ＝１，…ｎ）は、各々の半導体部が、筐体４０の対応する貫通孔を突き抜けて、ホットジャンクション部が絶縁板３に接するように構成されている。すなわち各ペルチェ素子４i （ｉ＝１，…ｎ）の半導体部は筐体４０内で露出している。なお、ペルチェ素子群はＩＧＢＴチップ１を介して電流が供給されるように構成されている。
【００４９】
また、筐体４０の一対の側面には、一方の側面から他方の側面に風が通るように開口部（図示せず）が設けられ、上記一方の側面の開口部から風が筐体４０内に送り込まれるように構成されている。
【００５０】
このように構成された本実施の形態の半導体スイッチ装置においては、筐体４０内に露出しているペルチェ素子の部分に風が送られるため、ペルチェ素子のホットジャンクション部をより良く冷却することが可能となり、冷却効率を一段と良くすることができる。これにより性能の低下を抑制することができる。
【００５１】
この第７の実施の形態において、冷却ファン１３により風を強制的に筐体４０の中に送り込んだ例を図１０（ａ），（ｂ）に示す。図１０（ｂ）は第７の実施の形態の半導体スイッチ装置の側面図を示し、図１０（ａ）は図１０（ｂ）に示す断面図Ｚ−Ｚで切断したときの断面図を示す。なお、符号１２はＩＧＢＴチップ１、絶縁基板２、および環流ダイオードを樹脂封止した状態を示している。
【００５２】
（第８の実施の形態）
次に本発明による半導体スイッチ装置の第８の実施の形態の構成を図１１に示す。この第８の実施の形態の半導体スイッチ装置は、図９に示す第７の実施の形態の半導体スイッチ装置を例えばアルミ板１４の両面に設け、これらの半導体スイッチ装置に冷却ファン１３により強制的に冷却した構成となっている。
【００５３】
この実施の形態の半導体スイッチ装置も第７の実施の形態と同様の効果を奏することは云うまでもない。更に冷却ファンの個数の低減を図ることができるとともに半導体スイッチ装置の取付けスペースも小さくすることができる。
【００５４】
（第９の実施の形態）
次に本発明による半導体スイッチ装置の第９の実施の形態の構成を図１２に示す。この第９の実施の形態の半導体スイッチ装置はＰ型半導体スイッチ部５０とＮ型半導体スイッチ部６０とを備えている。Ｐ型半導体スイッチ部は複数のバイポーラトランジスタ５１と、これらのバイポーラトランジスタと逆並列に接続された環流ダイオード５９と、バイポーラトランジスタ５２と、ダイオード５３と、ペルチェ素子５４と、端子Ｃ１，Ｅ１とを備えている。またＮ型半導体スイッチ部６０は複数のバイポーラトランジスタ６１と、これらのバイボーラトランジスタ６１と逆並列に接続された環流トランジスタ６９と、バイポーラトランジスタ６２と、ダイオード６３と、ペルチェ素子６４と、端子Ｃ２，Ｅ２とを備えている。
【００５５】
バイポーラトランジスタ５１のコレクタが主回路の電源端子Ｐに接続され、エミッタがＡＣ負荷に接続されている。バイポーラトランジスタ５２のコレクタが端子Ｃ１を介して主回路の電源端子Ｐに接続され、エミッタがダイオード５３を介してペルチェ素子５４の一端に接続される。ペルチェ素子５４の他端は端子Ｅ１を介して主回路の電源端子Ｎに接続される。なおバイポーラトランジスタ５１，５２のベースには制御信号が入力される。
【００５６】
一方、バイポーラトランジスタ６１のコレクタがＡＣ負荷に接続され、エミッタが主回路の電源端子Ｎに接続されている。バイポーラトランジスタ６２のコレクタが端子Ｃ２を介して主回路Ｐに接続され、エミッタがダイオード６３を介してペルチェ素子６４の一端に接続される。ペルチェ素子６４の他端は端子Ｅ２を介して主回路Ｎに接続される。なお、バイポーラトランジスタ６１，６２のベースには制御信号が入力される。
【００５７】
以上説明したように本実施の形態の半導体スイッチ装置においては、ペルチェ素子５４，６４には、主回路電源から電流が供給される構成となっている。これにより、ペルチェ素子５４，６４はバイポーラトランジスタ５２，６２のオン時のコレクタ−エミッタ間電圧の影響を受けず、一定の電圧が供給されるため、安定した冷却が可能となる。
【００５８】
なおこの実施の形態も製造コストの上昇を可及的に抑制し、性能の低下を抑制することができる。
【００５９】
（第１０の実施の形態）
次に本発明の第１０の実施の形態の構成を図１３に示す。この第１０の実施の形態は電力変換装置であって、コンバータ装置７２とインバータ装置８２とを備えている。コンバータ装置７２は、交流電源７０から出力される交流電力を直流電力に変換するものであって、直列に接続された２個のスイッチング装置７４からなる直列回路が３組並列に接続された構成となっている。各スイッチ装置７４は、上述の第１乃至第９の実施の形態のうちのいずれかの半導体スイッチ装置と同一の構成となっている。
【００６０】
また、インバータ装置８２は、直流電力を所望の周波数の交流電力に変換し、モータ８０に供給するものであって、直列に接続された２個のスイッチング装置８４からなる直列回路が３組並列に接続された構成となっている。各スイッチング装置８４は、上述の第１乃至第９の実施の形態のうちのいずれかの半導体スイッチ装置と同一の構成となっている。
【００６１】
この実施の形態の電力変換装置はスイッチング装置として第１乃至第９の実施の形態の半導体スイッチ装置が用いられているため、製造コストの上昇を可及的に抑えることが可能でかつ性能の低下を制御することができる。
【００６２】
（第１１の実施の形態）
次に本発明の第１１の実施の形態の構成を図１４に示す。この第１１の実施の形態は電力変換装置であって、第１０の実施の形態の電力変換装置において、コンバータ装置をコンバータ装置７２Ａに置換えた構成となっている。
【００６３】
コンバータ装置７２Ａは、図１３に示すコンバータ装置７２のスイッチング装置７４をダイオード７５で置換えた構成となっている。
【００６４】
この実施の形態も第１０の実施の形態と同様の効果を奏することは云うまでもない。
【００６５】
なお、上記第１乃至第１１の実施の形態の半導体スイッチ装置は、スイッチング素子としてＩＧＢＴを用いたが、ＩＧＢＴの代わりに、バイポーラトランジスタ、ＦＥＴ（Field Effect Transistor ）、ＧＴＯ（Gate Turn Off Thyristor ）、ＩＥＧＴ（Injection Enhanced Gate Transistor）、またはＩＰＭ（Intelligent Power module）等を用いても良いことは云うまでもない。
【００６６】
【発明の効果】
以上述べたように、本発明によれば、性能の低下を可及的に防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を示す断面図。
【図２】ペルチェ素子の原理を説明する模式図。
【図３】本発明の第２の実施の形態の構成を示す断面図。
【図４】本発明の第３の実施の形態の構成を示す図。
【図５】本発明にかかる半導体スイッチ装置の冷却動作を説明するグラフ。
【図６】本発明の第４の実施の形態の構成を示す断面図。
【図７】本発明の第５の実施の形態の構成を示す断面図。
【図８】本発明の第６の実施の形態の構成を示す図。
【図９】本発明の第７の実施の形態の構成を示す断面図。
【図１０】第７の実施の形態の変形例を示す図。
【図１１】本発明の第８の実施の形態の構成を示す断面図。
【図１２】本発明の第９の実施の形態の構成を示す回路図。
【図１３】本発明の第１０の実施の形態の構成を示す回路図。
【図１４】本発明の第１１の実施の形態の構成を示す回路図。
【図１５】従来の半導体スイッチ装置の構成を示す構成図。
【図１６】ＩＧＢＴチップと環流ダイオードとの接続を示す回路図。
【図１７】従来の半導体スイッチ装置から構成されるインバータ装置の問題点を説明するグラフ。
【図１８】ＩＧＢＴチップの過渡熱時定数特性を示すグラフ。
【符号の説明】
１ ＩＧＢＴチップ
２ 絶縁基板
３ 絶縁板
４ ペルチェ素子
４i （ｉ＝１，…ｎ） ペルチェ素子
５ａ 導電体
５ｂ 導電体
６ａ Ｎ型半導体部
６ｂ Ｐ型半導体部
７ 放熱板
８ 直流電源
９ 環流ダイオード
１０ ペルチェ素子群
１１ ブロックダイオード
１２ モールド樹脂
１３ 冷却ファン
１４ アルミ板
１５ 放熱フィン
１８ 電子
１９ 正孔
Claims (8)
- 絶縁基板と、
この絶縁基板の主面上に載置され、スイッチング素子が形成された半導体チップと、
前記絶縁基板の前記主面上に設けられ、前記スイッチング素子と逆並列に接続された環流ダイオードと、
各々がＮ型半導体部、Ｐ型半導体部および前記Ｎ型半導体部の一端と前記Ｐ型半導体部の一端を接続する第１の導電体部を有し、前記第１の導電体部が前記絶縁基板の裏面に接するように構成された第１乃至第ｎ（ｎ≧２）のペルチェ素子と、
を備え、前記第ｉ（ｉ＝１，…ｎ−１）のペルチェ素子のＰ型半導体部の他端は前記第ｉ＋１のペルチェ素子のＮ型半導体部の他端と第２の導電体部によって接続され、前記第２の導電体部は放熱板上に設けられた絶縁板に接するように構成され、
前記第ｉ（ｉ＝１，…ｎ）のペルチェ素子には、Ｎ型半導体部とＰ型半導体部との間に、一端が導電体を介して前記絶縁板に接し、他端が空中にあるように構成された第ｉの半導体部が設けられ、前記第ｉ（ｉ＝１，…ｎ−１）の半導体部と、前記第ｉ＋１の半導体部は導電型が異なり、かつ前記第１乃至第ｎの半導体部は直列に接続されて直列回路を構成し、この直列回路の端子は外部に引出されるように構成されたことを特徴とする半導体スイッチ装置。 - 前記ペルチェ素子部は前記半導体チップ直下に配置されていることを特徴とする請求項１記載の半導体スイッチ装置。
- 前記ペルチェ素子部は前記環流ダイオード直下まで延在するように配置されたことを特徴とする請求項２記載の半導体スイッチ装置。
- 前記半導体チップは並列に接続された複数のスイッチング素子を有し、前記ペルチェ素子部は前記複数のスイッチング素子のうちの１つのスイッチング素子と直列に接続されたことを特徴とする請求項１乃至３のいずれかに記載の半導体スイッチ装置。
- 前記第１乃至第ｎのペルチェ素子の各半導体部が突抜けるための穴を有する第２の放熱板を、前記絶縁基板と前記放熱板との間に、前記放熱板とともに筐体を構成するように設けたことを特徴とする請求項１乃至４のいずれかに記載の半導体スイッチ装置。
- 絶縁基板と、この絶縁基板の表面上に載置され、スイッチング素子が形成された半導体チップと、
前記絶縁基板の前記表面上に設けられ、前記スイッチング素子と逆並列に接続された環流ダイオードと、
各々が、Ｎ型半導体部、Ｐ型半導体部、および前記Ｎ型半導体部の一端と前記Ｐ型半導体部の一端を接続する第１の導電体部を有し、前記第１の導電体部は前記絶縁基板を突抜けて前記半導体チップの内部に位置するように構成された第１乃至第ｎ（ｎ≧２）のペルチェ素子を、少なくとも１組有するペルチェ素子部と、を備え、
前記第ｉ（ｉ＝１…ｎ−１）のペルチェ素子のＰ型半導体部の他端は前記第ｉ＋１のペルチェ素子のＮ型半導体部の他端と第２の導電体部によって接続され、前記第２の導電体部は放熱板上に設けられた絶縁板に接するように構成されていることを特徴とする半導体スイッチ装置。 - 複数のスイッチング装置からなるインバータ装置を有し、各スイッチング装置は請求項１乃至６のいずれかの半導体スイッチ装置であることを特徴とする電力変換装置。
- 複数のスイッチング装置からなるコンバータ装置を有し、各スイッチング装置は請求項１乃至６のいずれかの半導体スイッチ装置であることを特徴とする請求項７記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15230599A JP4146032B2 (ja) | 1999-05-31 | 1999-05-31 | 半導体スイッチ装置およびこの半導体スイッチ装置を用いた電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15230599A JP4146032B2 (ja) | 1999-05-31 | 1999-05-31 | 半導体スイッチ装置およびこの半導体スイッチ装置を用いた電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340723A JP2000340723A (ja) | 2000-12-08 |
| JP4146032B2 true JP4146032B2 (ja) | 2008-09-03 |
Family
ID=15537631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15230599A Expired - Fee Related JP4146032B2 (ja) | 1999-05-31 | 1999-05-31 | 半導体スイッチ装置およびこの半導体スイッチ装置を用いた電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4146032B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6588217B2 (en) * | 2000-12-11 | 2003-07-08 | International Business Machines Corporation | Thermoelectric spot coolers for RF and microwave communication integrated circuits |
| JP5271487B2 (ja) * | 2006-08-31 | 2013-08-21 | ダイキン工業株式会社 | 電力変換装置 |
| JP2008061375A (ja) * | 2006-08-31 | 2008-03-13 | Daikin Ind Ltd | 電力変換装置 |
| JP4737436B2 (ja) * | 2006-11-28 | 2011-08-03 | ヤマハ株式会社 | 熱電変換モジュールの接合体 |
| JP4769752B2 (ja) | 2007-03-23 | 2011-09-07 | トヨタ自動車株式会社 | 半導体装置および電動車両 |
| JP5024188B2 (ja) * | 2008-06-03 | 2012-09-12 | 株式会社デンソー | 負荷駆動装置及び負荷駆動装置の冷却システム |
| US20110128727A1 (en) * | 2008-07-23 | 2011-06-02 | Nxp B.V. | Integrated seebeck device |
| US8995134B2 (en) | 2011-05-27 | 2015-03-31 | Lear Corporation | Electrically-cooled power module |
| JP6237227B2 (ja) * | 2013-12-27 | 2017-11-29 | マツダ株式会社 | 半導体装置 |
| MA40285A (fr) * | 2014-06-02 | 2017-04-05 | Hat Teknoloji A S | Configuration de cellule tridimensionnelle intégrée, réseau de refroidissement intégré et circuit intégré précaractérisé |
| DE102018215882A1 (de) * | 2018-09-19 | 2020-03-19 | Robert Bosch Gmbh | Temperierungselement, Leiterplatte zur Verwendung in einem Temperierungselement, Verfahren zur Herstellung eines Temperierungselements und LIDAR-Sensor |
| US11824474B2 (en) * | 2020-11-23 | 2023-11-21 | Hamilton Sundstrand Corporation | Motor drive electronics using thermoelectric material |
| WO2023176522A1 (ja) * | 2022-03-15 | 2023-09-21 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
-
1999
- 1999-05-31 JP JP15230599A patent/JP4146032B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000340723A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101755769B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조 방법 | |
| JP4146032B2 (ja) | 半導体スイッチ装置およびこの半導体スイッチ装置を用いた電力変換装置 | |
| US9881852B2 (en) | Semiconductor module | |
| WO2012108048A1 (ja) | 電力変換装置 | |
| JP2017195687A (ja) | 電力変換装置 | |
| JP5596748B2 (ja) | 両面冷却パワー半導体パッケージ | |
| US11322432B2 (en) | Semiconductor module and power conversion apparatus | |
| JP2007012721A (ja) | パワー半導体モジュール | |
| JPWO2002063695A1 (ja) | 絶縁ゲート型バイポーラトランジスタ、半導体装置、絶縁ゲート型バイポーラトランジスタの製造方法、および半導体装置の製造方法 | |
| JP2005175130A (ja) | 半導体モジュール、半導体装置および負荷駆動装置 | |
| JP5193777B2 (ja) | パワー半導体モジュールとそれを用いたインバータシステム | |
| Majumdar et al. | Review of integration trends in power electronics systems and devices | |
| John et al. | High temperature power electronics IGBT modules for electrical and hybrid vehicles | |
| KR940009568A (ko) | 전기차용 인버터 장치 | |
| Wang et al. | Status and trend of power semiconductor module packaging for electric vehicles | |
| Liang et al. | HybridPACK2-advanced cooling concept and package technology for hybrid electric vehicles | |
| JPWO2018047485A1 (ja) | パワーモジュールおよびインバータ装置 | |
| JP2004336845A (ja) | 車載電力変換装置 | |
| JP2017041989A (ja) | 電力変換装置 | |
| Graovac et al. | Power semiconductors for hybrid and electric vehicles | |
| US10903409B1 (en) | Thermoelectric generator for semiconductor power module | |
| El Khadiry et al. | Multi-switch Si-chip structures and on-substrate packaging techniques for improving the electrical performance of power modules | |
| Yamano et al. | 7th-generation “X series” RC-IGBT module for industrial applications | |
| JP2002289752A (ja) | 半導体スイッチ装置及びこの半導体スイッチ装置を用いた電力変換装置 | |
| KR20200133883A (ko) | 적층형 파워모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080523 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |