JP4126739B2 - 半導体力学量センサの製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、加速度などの力学量を梁構造体の変位に基づいて検出するようにした半導体力学量センサ、特には、梁構造体に設けられた第１の面状電極と固定電極に設けられた第２の面状電極との接触により力学量の検出を行うようにした半導体力学量センサの製造方法に関する。
【０００２】
【従来の技術】
例えば、ガス用の流量メータに内蔵され、地震などの振動を感知したときにガス配管のバルブを閉塞する用途、或いは燃焼ストーブに内蔵され、地震などの振動を感知したときに炎及び燃料を断つ用途などに使用される加速度センサにあっては、二次元平面内における多方向の加速度をほぼ同一感度で検出できるように構成されたものが一般的になっている。このような加速度センサの一例としては、従来より、例えば特開平９−１４５７４０号公報に見られるような半導体加速度センサが知られている。
【０００３】
即ち、この半導体加速度センサは、支持基板上に固定されたアンカー部と、このアンカー部に梁部を介して連結されて上記支持基板の表面と平行な方向へ変位可能に設けられた環状のおもり可動電極と、このおもり可動電極を包囲するように配置された環状の固定電極とを備えた構成となっている。上記可動電極の外周面及び固定電極の内周面は、環状をなす微小な検出ギャップを存して面対向された面状電極としてそれぞれ機能するようになっており、所定レベルを越える加速度が作用したときには、おもり可動電極が変位して両面状電極が接触し、その接触状態の有無に応じて等方的に加速度を検出できるようになっている。
【０００４】
【発明が解決しようとする課題】
上記従来構成の半導体加速度センサでは、おもり可動電極及び固定電極が半導体材料（シリコン膜）により形成されるものであって、面状電極間の接触抵抗が比較的大きくなるという事情があり、このため加速度を感度良く検出できなくなる恐れが出てくる。このような事情に対処するためには、両面状電極を金属膜などの導電膜により形成して、接触抵抗を低減することが考えられる。
【０００５】
しかしながら、各面状電極は、構造体であるおもり可動電極及び固定電極の側壁に形成されるものであり、しかも、それら側壁間の寸法、つまり検出ギャップに対応した寸法が極めて微小（一般的には数μｍ程度）であるため、各側壁部分に金属膜を成膜すること自体が非常に困難になるという問題点がある。また、検出ギャップが環状をなす両電極間の全域にわたって均一な状態になることが、検出感度のずれを抑制する上で重要であるため、その検出ギャップの寸法コントロールを厳密に行うことが求められるものであるが、実際にはこのような要求を満たすことは非常に困難である。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、検出感度の向上などを図った半導体力学量センサを容易に製造できるようになる半導体力学量センサの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１記載の発明によれば、半導体基板における梁構造体及び固定電極間の検出ギャップ相当位置、つまり互いに面対向された状態の第１の面状電極及び第２の面状電極の形成予定位置に、上記検出ギャップの寸法より幅広な溝部を形成しておき、この後に行われる電極形成工程において、導電材料を上記溝部に埋め込んだ後に当該導電材料をエッチングすることによって、導電材料より成る第１の面状電極及び第２の面状電極を形成することになる。従って、各面状電極間の接触抵抗を小さくできて、それらの接触に基づいた印加力学量の検出感度を高め得るようになる。この場合、上記溝部は、その寸法が幅広に形成されているから、導電材料の埋め込みを容易に行うことができるものであり、第１の面状電極及び第２の面状電極間の検出ギャップが微小に設定される状況下であってもそれらの面状電極を容易に形成できるようになる。
【０００８】
請求項２記載の発明によれば、上記のように半導体基板に溝部を形成する際には、当該溝部の縦断面形状がその開口部に向かうに従って拡開したテーパ状に形成されることになるから、これに引き続く電極形成工程では、導電材料を成膜する際において、溝部に対するステップカバレージが向上するようになり、結果的に導電材料の埋め込みをさらに容易に行い得るようになる。
【０００９】
請求項５記載の発明によれば、梁構造体及び固定電極を形成するための半導体基板における検出ギャップの形成予定箇所に、当該検出ギャップに対応した形状のギャップ寸法制御膜並びにこのギャップ寸法制御膜の両側に位置した一対の電極形成用溝部を形成しておき、この後に行われる電極形成工程において、上記電極形成用溝部に導電材料を埋め込んだ後に前記ギャップ寸法制御膜をエッチングにより除去することによって、導電材料より成る第１の面状電極及び第２の面状電極を形成することになる。従って、各面状電極間の接触抵抗を小さくできて、それらの接触に基づいた印加力学量の検出感度を高め得るようになる。また、上記検出ギャップの寸法を、ギャップ寸法制御膜によって厳密にコントロールできるため、検出感度のずれを確実に抑制できるようになり、しかも、そのギャップ寸法制御膜自体は極めて容易に製造可能であるから、各面状電極を容易に形成できるようになる。
【００１０】
請求項６記載の発明によれば、上記ギャップ寸法制御膜が犠牲層用薄膜と同一の材料によって形成されているから、整形工程において犠牲層用薄膜をウエットエッチングにより除去する際に当該ギャプ寸法制御膜も同時に除去できることになり、製造工程を簡略化できるようになる。
【００１１】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明を半導体加速度センサに適用した第１実施例について図１ないし図４を参照しながら説明する。
図１は半導体加速度センサの摸式的な縦断面図、図２は同センサの横断面図である。図１及び図２において、半導体力学量センサとしての半導体加速度センサ（以下、単に加速度センサと呼ぶ）１は、基本的には、単結晶シリコンより成る支持基板２上に、同じく単結晶シリコンより成る梁構造体３及び固定電極４をそれぞれに対応した第１の支持アンカー３ａ及び第２の支持アンカー４ａ、絶縁分離膜として機能するシリコン酸化膜５並びに後述する各薄膜を介して支持したＳＯＩ構造となっている。上記梁構造体３は、第１の支持アンカー３ａにより支持された円柱形状のアンカー部６と、アンカー部６と一体に連結された例えば２本の梁部７及び８と、これら梁部７及び８により保持されたおもり可動電極９とを備えた構成となっている。
【００１２】
この場合、前記梁部７及び８は、その平面形状が互いにオーバーラップするスパイラル形状に形成されたもので、各一端が、アンカー部６の周壁における点対称位置に一体に連結され、以て支持基板２の表面とほぼ平行する方向へ延出した形態に支持されている。上記梁部７及び８は、その縦断面形状の横方向寸法に対する縦方向寸法の比が十分に大きく設定されており、これにより支持基板２の表面とほぼ平行する方向へ弾性変形可能に構成されている。
【００１３】
前記おもり可動電極９は、環状（短円筒形状）に形成されたもので、その内周面が前記梁部７及び８の自由端側に一体に連結されることによって、支持基板２上に当該支持基板２の表面と所定間隔を存して平行し、且つ力学量である加速度の印加に応じて支持基板２と平行な二次元平面方向へ自由に変位するように保持されている。そして、このおもり可動電極９の円筒状外周面には、支持基板２に対し垂直な状態の第１の面状電極１０が形成されている。
【００１４】
固定電極４は、おもり可動電極９に対応した領域を円柱形状にくりぬいた形状のもので、支持基板２上の周辺部に配置されている。そして、この固定電極４の円筒状内周面には、前記おもり可動電極９側の第１の面状電極１０と所定の検出ギャップＧを存して面対向した状態の第２の面状電極１１が形成されている。尚、上記検出ギャップＧの寸法は例えば数μｍ程度に設定されるものであり、また、各面状電極１０及び１１の上下方向の寸法は例えば数十μｍに設定される。
【００１５】
この場合、上記第１の面状電極１０と第２の面状電極１１は、金或いは銀などの導電材料によって形成され、以て互いの間の接触抵抗が比較的小さくなるように構成されている。また、梁構造体３及び固定電極４には、少なくともその表面にリンなどの不純物を導入したり、或いは表面に導電性の材料を蒸着やメッキなどの手段により成膜することによって、それらの抵抗率を引き下げるようにしている。さらに、第１の面状電極１０及び第２の面状電極１１間の距離は、おもり可動電極９に加速度が印加されていない状態でほぼ均一な状態となるように保たれており、これにより上記各面状電極１０及び１１間の検出ギャップＧは等幅の円環状を呈するようになっている。
【００１６】
図３及び図４には上述のように構成された加速度センサ１の製造工程が摸式的に示されており、以下これについて前記図１も参照しながら説明する。
まず、図３（ａ）に示すように、前記梁構造体３及び固定電極４のための単結晶シリコン基板１２（本発明でいう半導体基板に相当）を用意し、この単結晶シリコン基板１２に対しトレンチエッチングによりアライメント用の溝１２ａを形成する。その後、溝１２ａを含む単結晶シリコン基板１２上の全域に犠牲層用薄膜としてのシリコン酸化膜１３をＣＶＤ法などにより成膜する。さらに、シリコン酸化膜１３の一部領域をフォトリソグラフィを経て一部エッチングすることにより、凹部１３ａを形成する。尚、この凹部１３ａは、後述する犠牲層エッチング工程により梁構造体３をリリースする際に、エッチング液による表面張力などにより梁構造体３が支持基板２に付着したままになる事態を防止する付着面積制限突起（図１に符号１３ｂを付して示す）を形成するために設けられるものである。
【００１７】
次に、図３（ｂ）に示す状態まで加工する。具体的には、まず、シリコン酸化膜１３上に、犠牲層エッチングの際にエッチングストッパとなるシリコン窒化膜１４を成膜する。そして、このシリコン窒化膜１４とシリコン酸化膜１３との積層体に対して、フォトリソグラフィを経てドライエッチングなどを施すことにより、前記第１及び第２の支持アンカー３ａ及び４ａに対応した形状の開口部を形成する。この後、シリコン窒化膜１４上に上記開口部を埋めるようにしてポリシリコン薄膜１５を成膜すると共に、その成膜中または成膜後に当該ポリシリコン薄膜１５に対しリン拡散などにより不純物を導入することにより導電性を持たせる。
【００１８】
さらに、ポリシリコン薄膜１５をフォトリソグラフィ技術を用いてパターニングすることによって、第１及び第２の支持アンカー３ａ及び４ａ、並びに最終的に梁構造体３に下方から対向した形態となる下部電極３ｂを上記第１の支持アンカー３ａと一体的に形成する。これにより、最終的には、梁構造体３と下部電極３ｂとは、支持アンカー３ａを介して互いに電気的に接続された状態（つまり等電位状態）となる。次いで、シリコン窒化膜１４及びポリシリコン薄膜１５を覆うようにしてシリコン窒化膜１６を成膜し、さらにシリコン窒化膜１６上に絶縁分離膜として機能する前記シリコン酸化膜５を成膜すると共に、そのシリコン酸化膜５上に貼り合わせ用薄膜としてのポリシリコン薄膜１７を成膜し、このポリシリコン薄膜１７を表面研磨して平坦化する。
【００１９】
次に、図３（ｃ）に示す状態まで加工する。具体的には、まず、単結晶シリコンより成る支持基板２を用意して、この支持基板２の表面並びに前記単結晶シリコン基板１２側のポリシリコン薄膜１７の表面に親水化処理を施し、両者を親水化処理面で貼り合わせる。次いで、それら単結晶シリコン基板１２及び支持基板２の一体物を表裏逆にして、単結晶シリコン基板１２側に化学機械研磨などを施すことにより当該単結晶シリコン基板１２を薄膜化する。この際、単結晶シリコン基板１２に予めトレンチエッチングしておいた溝１２ａ内のシリコン酸化膜１３を研磨の終了検知のための研磨ストッパとして機能させることができる。尚、上記支持基板２の材料には高品位の単結晶シリコン基板を用いる必要がないものである。
【００２０】
この後には、図４（ｄ）に示す状態まで加工する。具体的には、まず、単結晶シリコン基板１２上にアルミ薄膜を成膜した後にパターニングすることによって、ワイヤボンディング用のアルミ電極１８群を形成する。この場合、各アルミ電極１８は、最終的にアンカー部６及び固定電極４の各上面に位置するように形成されるものである。尚、固定電極４上のアルミ電極１８は、当該固定電極４上において均一に分布した配置状態となるように、例えば環状に形成することができる。この後、単結晶シリコン基板１２上の全体をマスキング部材１９により覆った状態とした上で、当該単結晶シリコン基板１２のための基板エッチング工程を行うことにより、アンカー部６、梁部７及び８、おもり可動電極９を含む梁構造体３、並びに固定電極４のための構造体を形成する。
【００２１】
この基板エッチング工程においては、単結晶シリコン基板１２におけるおもり可動電極９と固定電極４との間の前記検出ギャップＧ相当位置に、当該検出ギャップＧ（図１参照）の寸法より幅広な溝部２０を形成する。具体的には、上記溝部２０は、その縦断面形状が上方の開口部に向かうに従って拡開したテーパ状となるように形成される。
【００２２】
この後には、図４（ｅ）に示すように、フッ酸系のエッチング液でエッチングされない金或いは銀などより成る導電材料２１を前記溝部２０内に埋め込んだ状態で成膜する。さらに、図４（ｆ）に示すように、導電材料２１に対しドライエッチングを施すという電極形成工程を実行することにより検出ギャップＧを形成し、以て第１の面状電極１０及び第２の面状電極１１を完成させると共に、シリコン酸化膜１３を、フッ酸系のエッチング液により除去するという犠牲層エッチングによる整形工程を実行することにより、梁部７、８及びおもり可動電極９をリリースして可動構造とし、以て加速度センサ１の基本構造を完成させる。つまり、犠牲層用薄膜となるシリコン酸化膜１３をウエットエッチングすることによって、第１の支持アンカー３ａ及び第２の支持アンカー４ａによりそれぞれ支持された状態の梁構造体３及び固定電極４を形成する。
【００２３】
この場合、各支持アンカー３ａ、４ａは、フッ酸系エッチング液に対し耐性があるポリシリコン薄膜１５により形成されているから、上記のような犠牲層エッチング時には支持アンカー３ａ、４ａにおいてエッチングが停止するようになり、そのエッチング状態のばらつきがなくなる。このため、犠牲層エッチングに当たっては、フッ酸系エッチング液の濃度や温度を正確に管理したり、エッチングの終了時期の制御のために厳密な時間管理を行うなどの必要がなくなり、製造が容易になる。
【００２４】
このように加速度センサ１の基本構造を完成させた後には、アルミ電極１８と外部接続用端子との間をワイヤボンディングすることによって、おもり可動電極９と固定電極４との間に電位差を付与できるように構成すると共に、パッケージングなどの後加工を行って最終的に加速度センサ１を完成させる。
【００２５】
尚、上記のようなワイヤボンディング手段は必ずしも必要ではなく、例えば、不純物を導入したポリシリコン薄膜１５を利用して配線パターンを形成する構成、具体的には、ポリシリコン薄膜１５をパターニングする際に、第１の支持アンカー３ａ及び第２の支持アンカー４ａの基部パターンをそれぞれ異なる外部接続用端子に接続するための配線パターンを形成する構成とすれば、上記のようなワイヤボンディング手段を用いる必要がなくなる。通常、ワイヤボンディングのための電極パッドには、φ２００μｍ程度の大きさが必要になるが、上記のような内部配線パターンを用いる構成とすれば、アンカー部６上面の直径を十数μｍから数十μｍ程度まで縮小できるため、加速度センサ１を小形化することが可能になる。
【００２６】
上記した本実施例によれば、梁構造体３及び固定電極４を形成するための基板エッチング工程において、梁構造体３及び固定電極４間の検出ギャップＧ相当位置、つまり互いに面対向された状態の第１の面状電極１０及び第２の面状電極１１の形成予定位置に溝部２０を形成しておき、この後に行われる電極形成工程においては、導電材料２１を上記溝部２０に埋め込んだ状態で成膜した後に当該導電材料２１をドライエッチングすることによって、導電材料２１より成る第１の面状電極１０及び第２の面状電極１１を形成することになる。従って、各面状電極１０及び１１間の接触抵抗を小さくできて、それらの接触に基づいた印加加速度の検出感度を高め得るようになる。
【００２７】
この場合、上記溝部２０は、各面状電極間１０及び１１の検出ギャップＧの寸法より幅広で尚且つ縦断面形状がその開口部に向かうに従って拡開したテーパ状に形成されているから、導電材料２１の成膜時のステップカバレージが向上することになって、その埋め込みを容易に行うことができるものであり、結果的に、第１の面状電極１０及び第２の面状電極１１間の検出ギャップＧが微小に設定される状況下であってもそれらの面状電極１０及び１１を極めて容易に形成できるようになる。
【００２８】
尚、本実施例では、おもり可動電極９が環状に形成されているから、その内側及び外側領域を有効に使用することができ、全体の面積を減少させることができる。つまり、本実施例のように、環状のおもり可動電極９の内側にアンカー部６及び梁部７、８を配置する構成とした場合には、それらのための領域を別途に用意する必要がなくなり、全体の面積を効果的に減少させることができる。また、第１の面状電極１０及び第２の面状電極１１が環状に形成されると共に、それら面状電極１０及び１１間の距離は、おもり可動電極９に加速度が印加されていない状態でほぼ均一な状態となるように保たれているから、支持基板２の表面に平行した二次元平面において等方的な加速度検出を確実に行い得るものである。
【００２９】
（第２の実施の形態）
図５ないし図７には本発明の第２実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
図５は半導体加速度センサの摸式的な縦断面図である。図５において、本実施例による半導体加速度センサ（以下、単に加速度センサと呼ぶ）１′は、基本的には、第１実施例における加速度センサ１と同一構成のものであるが、この第２実施例では、おもり可動電極９側の第１の面状電極１０′及び固定電極４側の第２の面状電極１１′の形状が第１実施例と異なる。
【００３０】
図６及び図７には上述のように構成された加速度センサ１′の製造工程が摸式的に示されており、以下これについて前記図５も参照しながら説明する。
まず、図６（ａ）に示すように、梁構造体３及び固定電極４のための単結晶シリコン基板１２を用意し、この単結晶シリコン基板１２に対しトレンチエッチングによりアライメント用の溝１２ａ及びギャップ寸法制御用の溝１２ｂを形成する。この場合、上記溝１２ｂは、単結晶シリコン基板１２における検出ギャップＧの形成予定箇所に、当該検出ギャップＧの形状に対応した環状に形成されるものである。その後、溝１２ａ及び１２ｂを含む単結晶シリコン基板１２上の全域に犠牲層用薄膜としてのシリコン酸化膜１３をＣＶＤ法などにより成膜し、さらに、シリコン酸化膜１３の一部領域をフォトリソグラフィを経て一部エッチングすることにより、凹部１３ａを形成する。
【００３１】
この場合、上記溝１２ｂに埋め込まれたシリコン酸化膜１３は、検出ギャップＧに対応した形状（環状）のギャップ寸法制御膜２２として機能することになる。尚、溝１２ａ及び１２ｂの深さ寸法を一致させる構成とすれば、上記ギャップ寸法制御膜２２を、単結晶シリコン基板１２を後述のように化学機械研磨する際の研磨ストッパとしても機能させ得ることになる。
【００３２】
次に、図６（ｂ）に示す状態まで加工する。具体的には、まず、シリコン酸化膜１３上に、犠牲層エッチング時にエッチングストッパとなるシリコン窒化膜１４を成膜する。そして、このシリコン窒化膜１４とシリコン酸化膜１３との積層体に対し、フォトリソグラフィを経てドライエッチングなどを施すことにより、前記第１及び第２の支持アンカー３ａ及び４ａに対応した形状の開口部を形成する。この後、シリコン窒化膜１４上に上記開口部を埋めるようにしてポリシリコン薄膜１５を成膜すると共に、その成膜中または成膜後に当該ポリシリコン薄膜１５に対しリン拡散などにより不純物を導入することにより導電性を持たせる。
【００３３】
さらに、ポリシリコン薄膜１５をフォトリソグラフィ技術を用いてパターニングすることによって、第１及び第２の支持アンカー３ａ及び４ａ、並びに最終的に梁構造体３に下方から対向した形態となる下部電極３ｂを上記第１の支持アンカー３ａと一体的に形成する。これにより、最終的には、梁構造体３と下部電極３ｂとは、支持アンカー３ａを介して互いに電気的に接続された状態（等電位状態）となる。次いで、シリコン窒化膜１４及びポリシリコン薄膜１５を覆うようにしてシリコン窒化膜１６を成膜し、さらにシリコン窒化膜１６上に絶縁分離膜として機能するシリコン酸化膜５を成膜すると共に、そのシリコン酸化膜５上に貼り合わせ用薄膜としてのポリシリコン薄膜１７を成膜し、このポリシリコン薄膜１７を表面研磨して平坦化する。
【００３４】
次に、図６（ｃ）に示す状態まで加工する。具体的には、まず、単結晶シリコンより成る支持基板２を用意して、この支持基板２の表面並びに前記単結晶シリコン基板１２側のポリシリコン薄膜１７の表面に親水化処理を施し、両者を親水化処理面で貼り合わせる。次いで、それら単結晶シリコン基板１２及び支持基板２の一体物を表裏逆にして、単結晶シリコン基板１２側に化学機械研磨などを施すことにより当該単結晶シリコン基板１２を薄膜化する。
【００３５】
この後には、図７（ｄ）に示す状態まで加工する。具体的には、まず、単結晶シリコン基板１２上にアルミ薄膜を成膜した後にパターニングすることによって、ワイヤボンディング用のアルミ電極１８群を形成する。この場合、各アルミ電極１８は、最終的にアンカー部６及び固定電極４の各上面に位置するように形成されるものである。この後、単結晶シリコン基板１２上の全体をマスキング部材１９により覆った状態とした上で、当該単結晶シリコン基板１２のための基板エッチング工程を行うことにより、アンカー部６、梁部７及び８、おもり可動電極９を含む梁構造体３、並びに固定電極４のための構造体を形成すると共に、前記ギャップ寸法制御膜２２の両側に位置した一対の面状電極形成用溝部２３ａ、２３ｂを同心状に形成する。
【００３６】
次いで、図７（ｅ）に示すように、フッ酸系のエッチング液でエッチングされない金或いは銀などより成る導電材料２１を前記電極形成用溝部２３ａ、２３ｂ内に埋め込んだ状態で成膜した後に、表面研磨して前記ギャップ寸法制御膜２２の表面を出す。その後、図７（ｆ）に示すように、ギャップ寸法制御膜２２を含むシリコン酸化膜１３を、フッ酸系のエッチング液により除去するという犠牲層エッチングを含む電極形成及び整形工程を実行することにより、梁部７、８及びおもり可動電極９をリリースして可動構造とすると共に、ギャップ寸法制御膜２２の除去に応じて形成される検出ギャップＧを挟んで面対向する第１の面状電極１０′及び第２の面状電極１１′を形成し、以て加速度センサ１′の基本構造を完成させる。つまり、犠牲層用薄膜となるシリコン酸化膜１３及び検出ギャップＧのためのギャップ寸法制御膜２２をウエットエッチングすることによって、第１の支持アンカー３ａ及び第２の支持アンカー４ａによりそれぞれ支持された状態の梁構造体３及び固定電極４を形成すると共に、第１の面状電極１０′及び第２の面状電極１１′を形成する。
【００３７】
このように加速度センサ１′の基本構造を完成させた後には、アルミ電極１８と外部接続用端子との間をワイヤボンディングすることによって、おもり可動電極９と固定電極４との間に電位差を付与できるように構成すると共に、パッケージングなどの後加工を行って最終的に加速度センサ１′を完成させる。
【００３８】
上記した本実施例によれば、梁構造体３及び固定電極４を形成するための単結晶シリコン基板１２における検出ギャップＧの形成予定箇所に、当該検出ギャップＧに対応した形状のギャップ寸法制御膜２２並びにこのギャップ寸法制御膜２２の両側に位置した一対の電極形成用溝部２３ａ、２３ｂを形成しておき、この後に行われる電極形成工程において、上記電極形成用溝部２３ａ、２３ｂに導電材料２１を埋め込んだ後にギャップ寸法制御膜２２をウエットエッチングにより除去することによって、導電材料２１より成る第１の面状電極１０′及び第２の面状電極１１′を形成することになる。
【００３９】
従って、本実施例においても、各面状電極１０′及び１１′間の接触抵抗を小さくできて、それらの接触に基づいた印加加速度の検出感度を高め得るようになる。また、上記検出ギャップＧの寸法を、ギャップ寸法制御膜２２によって厳密にコントロールできるため、検出感度のずれを確実に抑制できるようになり、しかも、そのギャップ寸法制御膜２２自体は、単結晶シリコン基板１２に対し予めトレンチエッチングを施すだけで容易に製造可能であるから、各面状電極を容易に形成できるようになる。しかも、本実施例では、上記ギャップ寸法制御膜２２が犠牲層用薄膜であるシリコン酸化膜１３と同一の材料によって形成されているから、犠牲層エッチング時において、当該ギャプ寸法制御膜２２も同時に除去できることになり、製造工程を簡略化できるようになる。
【００４０】
（その他の実施の形態）
その他、本発明は上記した各実施例に限定されるものではなく、次のような変形または拡張が可能である。
環状のおもり可動電極の外側にアンカー部を設けると共に、このアンカー部におもり可動電極を梁部を介して支持し、そのおもり可動電極の内側に感度調整用固定電極及び検出用固定電極を配置する構成とすることも可能である。この構成によれば、各固定電極の配置のために別途に特別な領域を用意する必要がなくなり、全体の面積を減少させることができる。梁部の数は各実施例で説明した２本に限らず、例えば３本以上設けても良く、また、１本で済ませることも可能である。
【００４１】
ＳＯＩ構造とするための絶縁分離膜としてシリコン酸化膜５を設ける構成としたが、支持基板２自体をガラス基板などの絶縁材料により形成する構成とすれば、シリコン酸化膜５は不要となる。二次元平面内での加速度を検出するために、検出ギャップＧが環状となるように構成したが、これ以外の形状の検出ギャップを備えた半導体加速度センサにも適用できるものであり、例えば一次元方向の加速度のみを検出するセンサにも適用できる。さらに、加速度センサに限らず、振動などの力学量を検出する半導体力学量センサに適用できる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体加速度センサの摸式的な縦断面図
【図２】半導体加速度センサの要部での横断面図
【図３】半導体加速度センサの製造工程を摸式的に示す図その１
【図４】半導体加速度センサの製造工程を摸式的に示す図その２
【図５】本発明の第２実施例による半導体加速度センサの摸式的な縦断面図
【図６】半導体加速度センサの製造工程を摸式的に示す図その１
【図７】半導体加速度センサの製造工程を摸式的に示す図その２
【符号の説明】
１、１′は半導体加速度センサ（半導体力学量センサ）、２は支持基板、３は梁構造体、３ａは第１の支持アンカー、４は固定電極、４ａは第２の支持アンカー、６はアンカー部、７、８は梁部、９はおもり可動電極、１０、１０′は第１の面状電極、１１、１１′は第２の面状電極、１２は単結晶シリコン基板（半導体基板）、１３はシリコン酸化膜（犠牲層用薄膜）、２０は溝部、２１は導電材料、２２はギャップ寸法制御膜、２３ａ、２３ｂは電極形成用溝部、Ｇは検出ギャップを示す。

Claims (8)

1. 支持基板と、
   この支持基板上に第１の支持アンカーを介して支持され、力学量の作用に応じて前記支持基板の表面と平行する方向へ弾性変形可能に設けられた半導体材料製の梁構造体と、
   この梁構造体の側面に前記支持基板に対し垂直な状態で形成された第１の面状電極と、
   前記支持基板上に第２の支持アンカーを介して支持された半導体材料製の固定電極と、
   この固定電極の側面に前記第１の面状電極と所定の検出ギャップを存して面対向するように形成された第２の面状電極と、
   前記第１の面状電極及び第２の面状電極間の接触に基づいて印加力学量が所定レベルを越えた状態を検出する検出手段とを備えた半導体力学量センサを製造する際に、
   前記梁構造体及び固定電極の材料となる半導体基板を、前記支持基板に対して前記第１及び第２の支持アンカー並びにこれら支持アンカーの周囲に位置された犠牲層用薄膜などを介して貼り合わせた状態とした上で、
   前記半導体基板をエッチングすることによって前記梁構造体及び固定電極を形成する基板エッチング工程と、前記犠牲層用薄膜をウエットエッチングにより除去することによって前記第１及び第２の支持アンカーによりそれぞれ支持された状態の前記梁構造体及び固定電極を形成する整形工程とを順次実行するようにした製造方法において、
   前記半導体基板における前記梁構造体及び固定電極間の前記検出ギャップ相当位置に、当該検出ギャップの寸法より幅広な溝部を予め形成しておき、
   前記溝部内に導電材料を埋め込んだ後に当該導電材料をエッチングすることによって、前記検出ギャップを挟んで面対向する第１の面状電極及び第２の面状電極を形成する電極形成工程を実行することを特徴とする半導体力学量センサの製造方法。
2. 前記溝部の縦断面形状をその開口部に向かうに従って拡開したテーパ状に形成することを特徴とする請求項１記載の半導体力学量センサの製造方法。
3. 前記梁構造体は、前記支持基板上に前記第１の支持アンカーを介して支持されたアンカー部と、一端側が前記アンカー部と一体に連結されて前記支持基板の表面と平行する方向へ弾性変形可能に設けられた梁部と、この梁部の自由端側に一体に連結され側面に前記第１の面状電極が形成されるおもり可動電極とを備えた構成とされたものであることを特徴とする請求項１または２記載の半導体力学量センサの製造方法。
4. 前記第１の面状電極は短円筒形状の前記おもり可動電極の外周面に形成され、前記第２の面状電極は前記おもり可動電極に対応する部分を円柱状にくりぬいた内周面に形成されることを特徴とする請求項３記載の半導体力学量センサの製造方法。
5. 支持基板と、
   この支持基板上に第１の支持アンカーを介して支持され、力学量の作用に応じて前記支持基板の表面と平行する方向へ弾性変形可能に設けられた半導体材料製の梁構造体と、
   この梁構造体の側面に前記支持基板に対し垂直な状態で形成された第１の面状電極と、
   前記支持基板上に第２の支持アンカーを介して支持された半導体材料製の固定電極と、
   この固定電極の側面に前記第１の面状電極と所定の検出ギャップを存して面対向するように形成された第２の面状電極と、
   前記第１の面状電極及び第２の面状電極間の接触に基づいて印加力学量が所定レベルを越えた状態を検出する検出手段とを備えた半導体力学量センサを製造する際に、
   前記梁構造体及び固定電極の材料となる半導体基板を、前記支持基板に対して前記第１及び第２の支持アンカー並びにこれら支持アンカーの周囲に位置された犠牲層用薄膜などを介して貼り合わせた状態とした上で、
   前記半導体基板をエッチングすることによって前記梁構造体及び固定電極を形成する基板エッチング工程と、前記犠牲層用薄膜をウエットエッチングにより除去することによって前記第１及び第２の支持アンカーによりそれぞれ支持された状態の前記梁構造体及び固定電極を形成する整形工程とを順次実行するようにした製造方法において、
   前記半導体基板における前記検出ギャップの形成予定箇所に、当該検出ギャップに対応した形状のギャップ寸法制御膜並びにこのギャップ寸法制御膜の両側に位置した一対の電極形成用溝部を予め形成しておき、
   前記電極形成用溝部内に導電材料を埋め込んだ後に前記ギャップ寸法制御膜をエッチングにより除去することによって、前記検出ギャップを挟んで面対向する第１の面状電極及び第２の面状電極を形成する電極形成工程を実行することを特徴とする半導体力学量センサの製造方法。
6. 前記ギャップ寸法制御膜を、前記犠牲層用薄膜と同一の材料によって形成したことを特徴とする請求項５記載の半導体力学量センサの製造方法。
7. 前記梁構造体は、前記支持基板上に前記第１の支持アンカーを介して支持されたアンカー部と、一端側が前記アンカー部と一体に連結されて前記支持基板の表面と平行する方向へ弾性変形可能に設けられた梁部と、この梁部の自由端側に一体に連結され側面に前記第１の面状電極が形成されるおもり可動電極とを備えた構成とされたものであることを特徴とする請求項５または６記載の半導体力学量センサの製造方法。
8. 前記第１の面状電極は短円筒形状の前記おもり可動電極の外周面に形成され、前記第２の面状電極は前記おもり可動電極に対応する部分を円柱状にくりぬいた内周面に環状に形成されることを特徴とする請求項７記載の半導体力学量センサの製造方法。

Images