JP4114747B2 - ノイズ除去装置 - Google Patents

ノイズ除去装置 Download PDF

Info

Publication number
JP4114747B2
JP4114747B2 JP2003340355A JP2003340355A JP4114747B2 JP 4114747 B2 JP4114747 B2 JP 4114747B2 JP 2003340355 A JP2003340355 A JP 2003340355A JP 2003340355 A JP2003340355 A JP 2003340355A JP 4114747 B2 JP4114747 B2 JP 4114747B2
Authority
JP
Japan
Prior art keywords
pwm
output
integrator
noise
pwm output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003340355A
Other languages
English (en)
Other versions
JP2005109863A (ja
Inventor
章彦 鶴岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003340355A priority Critical patent/JP4114747B2/ja
Publication of JP2005109863A publication Critical patent/JP2005109863A/ja
Application granted granted Critical
Publication of JP4114747B2 publication Critical patent/JP4114747B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

本発明は、PWM方式等の電源ノイズを除去するノイズ除去装置に関するものである。
近年、信号処理のデジタル化が進む中、高精度のD/A変換方式としてPWM方式がよく用いられている。
図4は従来におけるPWM方式のD/Aコンバータの構成を示すブロック図である。図4において、1はデジタル信号処理を行い最終的に2値で信号を出力するPWM制御回路、2は積分器を構成するためのオペアンプ、INV1,2及びR1,2は2値のPWM出力をMIXして積分器に送るためのインバータ及び抵抗、R3〜5及びC1,2は積分器を構成するための抵抗及びコンデンサである。
PWM出力回路は、PWM制御回路1,INV1,2及びR1,2によって構成されており、積分器は、オペアンプ2,R3〜5及びC1,2によって構成されている。
以上のように構成されたPWM方式のD/A変換装置について、以下にその動作を説明する。PWM制御回路1から出力される2値のデジタル信号は、INV1,2により伝播され、R1,2の2つの抵抗によりMIXされ出力される。このときデジタル信号はパルス幅によりアナログ変換後のDCレベルを表しているので、このデータを積分することによりアナログ信号に変換することができる。そのために、オペアンプ2とR3〜5とC1,2で構成される積分器にPWM信号を入力することで、積分器の出力をD/A変換後のアナログ信号出力とすることができる。
特開2003−204590号公報
しかしながら、上記従来の構成ではPWM出力のインバータの電源からのノイズの回り込みに対してそのまま積分器に信号として入力してしまうため、音声帯域のノイズや移動体通信等で行われている間欠送受信時の電源ノイズを信号として出力してしまい、最終的にノイズレベルを悪化させてしまう。
本発明は、上記従来の問題点を解決するもので、電源からのノイズの回り込みに対してそれをキャンセルすることのできるノイズ除去装置を提供することを目的とするものである。
本発明は上記目的を達成するため請求項1記載のノイズ除去装置は、デジタル信号処理を行い2値で信号を出力するPWM制御回路、このPWM制御回路の2つの出力それぞれに設けたインバータ、このインバータに接続した抵抗からなり、2つの抵抗からの出力をMIXしてPWM出力とするPWM出力回路と、抵抗,コンデンサ及びオペアンプで構成され、前記PWM出力をアナログ信号に変換する積分器と、トランジスタ及び抵抗とによって構成され、前記PWM出力と同等の電源ノイズを発生させる擬似PWM出力回路とを有するノイズ除去装置であって、前記PWM出力を前記積分器の反転入力側に接続し、前記擬似PWM出力回路からの擬似PWM出力を前記積分器の正転入力側に接続することを特徴とする。
請求項1記載のノイズ除去装置によれば、PWM出力と同等の電源ノイズを入力するためにトランジスタ及び抵抗で構成された擬似PWMを接続することにより、PWM方式の弱点である電源ノイズを除去することが可能になる。
本発明の請求項1記載のノイズ除去装置によれば、擬似PWM出力回路からPWM出力信号に重畳される電源ノイズと同等のノイズを積分器に入力することで、PWM方式の弱点である電源ノイズをキャンセルすることができる。また、PWM回路の電源として高性能のレギュレータ等を用いなくても、出力のノイズレベルを確保することができる。
以下、本発明の実施の形態について、図面を用いて説明する。
図1は本発明の実施の形態1におけるノイズ除去装置の構成を示すブロック図である。図1において、1はデジタル信号処理を行い最終的に2値で信号を出力するPWM制御回路、2は積分器を構成するためのオペアンプ、INV1,2及びR1,2は2値のPWM出力をMIXして積分器に送るためのインバータ及び抵抗、R3〜5及びC1,2は積分器を構成するための抵抗及びコンデンサ、R6〜9は擬似PWM出力の電源ノイズを積分器の正転入力に接続するための抵抗、M1,2は擬似PWMのON/OFFを制御するトランジスタである。
PWM出力回路は、PWM制御回路1,INV1,2及びR1,2によって構成されており、積分器は、オペアンプ2、R3〜5及びC1,2によって構成されており、疑似PWM出力回路は、M1,2及びR6〜9によって構成されている。
以下、本実施形態の動作について説明する。PWM制御回路1から出力される2値のデジタル信号は、INV1及びINV2により伝播され、R1及びR2の2つの抵抗によりMIXされ出力される。このときデジタル信号はパルス幅によりアナログ変換後のDCレベルを表しているので、このデータを積分することによりアナログ信号に変換することができる。そのために、オペアンプ2とR3〜5とC1,2で構成される積分器にPWM信号を入力することで、積分器の出力をD/A変換後のアナログ信号出力とすることができる。
ところで、2値のデジタル信号は、ノイズが一番目立つ無信号状態において図2のように反転の関係にある。このとき、それぞれの出力は電源からのノイズ成分を交互に出力し、抵抗MIXの中点ではR1=R2のときに1/2の電源ノイズを常に出力することになる。
そこで、図1に示すように抵抗R6〜9及びトランジスタM1,2により、本来のPWM出力回路1側と同じ電源ノイズを発生する擬似PWM出力回路を構成し、積分器の正転入力に入力することで、積分器出力では電源から回り込んだノイズは完全にキャンセルされる。
図3は図1に示す構成を簡易化したものである。図3において、PWM出力回路側の電源ノイズが積分器出力に行くまでのゲインは、
(R2/(R1+R2))*(R4/R3)
であり、反転入力なので符号は負である。また、擬似PWM出力回路側の電源ノイズが積分器出力に行くまでのゲインは、
(R7/(R6+R7))*(R9/(R8+R9))
*((R3+R4)/R3)
となり、正転入力なので符号は正となる。いま、R1=R2=R6=R7また、R3=R4=R8=R9とすると、PWM出力回路側のゲインは−1/2となり擬似PWM出力回路側のゲインは+1/2となるので、積分器出力では電源から回り込むノイズをキャンセルすることができる。
本発明は、D/Aコンバータ等、PWM方式を用いた制御機器に適用可能であり、PWM方式の弱点である電源ノイズをキャンセルすることができる。
本発明の実施の形態1におけるノイズ除去回路を備えたD/Aコンバータの構成を示すブロック図 PWM出力波形を示す図 図1におけるノイズ除去装置のレベルダイヤを示す簡易ブロック図 従来技術におけるノイズ除去回路を備えたD/Aコンバータの構成を示すブロック図
符号の説明
1 PWM制御回路
2 オペアンプ
INV1,2 インバータ
R1〜9 抵抗
M1,2 トランジスタ

Claims (1)

  1. デジタル信号処理を行い2値で信号を出力するPWM制御回路、このPWM制御回路の2つの出力それぞれに設けたインバータ、このインバータに接続した抵抗からなり、2つの抵抗からの出力をMIXしてPWM出力とするPWM出力回路と、抵抗,コンデンサ及びオペアンプで構成され、前記PWM出力をアナログ信号に変換する積分器と、トランジスタ及び抵抗とによって構成され、前記PWM出力と同等の電源ノイズを発生させる擬似PWM出力回路とを有するノイズ除去装置であって、前記PWM出力を前記積分器の反転入力側に接続し、前記擬似PWM出力回路からの擬似PWM出力を前記積分器の正転入力側に接続することを特徴とするノイズ除去装置。
JP2003340355A 2003-09-30 2003-09-30 ノイズ除去装置 Expired - Fee Related JP4114747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003340355A JP4114747B2 (ja) 2003-09-30 2003-09-30 ノイズ除去装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003340355A JP4114747B2 (ja) 2003-09-30 2003-09-30 ノイズ除去装置

Publications (2)

Publication Number Publication Date
JP2005109863A JP2005109863A (ja) 2005-04-21
JP4114747B2 true JP4114747B2 (ja) 2008-07-09

Family

ID=34535271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003340355A Expired - Fee Related JP4114747B2 (ja) 2003-09-30 2003-09-30 ノイズ除去装置

Country Status (1)

Country Link
JP (1) JP4114747B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102557142B (zh) * 2012-02-16 2014-04-02 江苏万德环保科技有限公司 从scr脱硝催化剂中回收三氧化钨和偏钒酸铵的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102557142B (zh) * 2012-02-16 2014-04-02 江苏万德环保科技有限公司 从scr脱硝催化剂中回收三氧化钨和偏钒酸铵的方法

Also Published As

Publication number Publication date
JP2005109863A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
EP2887543B1 (en) Digital class-D amplifier with analog feedback
US6441760B2 (en) Method and apparatus for digital to analog conversion
EP1178388A1 (en) PCM/PWM converter with PWM power amplifier
JP4114747B2 (ja) ノイズ除去装置
DE602005025054D1 (de) Verfahren und Vorrichtung für selbst-oszillierenden Klasse-D Verstärker mit differentieller Rückkopplung
US20080225980A1 (en) Transmission Signal Producing Apparatus
JP3894294B2 (ja) パワーアンプ
US11349374B2 (en) Motor
JP2004048333A (ja) Pwm変調方式d級アンプ
KR20130117034A (ko) 차동위상 구동기
JP2004312606A (ja) D級増幅回路
JPH0946787A (ja) スピーカ駆動回路
JP2005142983A (ja) 電力増幅回路
JP2014212433A (ja) D/a変換回路
JPWO2006025417A1 (ja) 平衡出力回路及びそれを用いた電子機器
EP2555423A1 (en) Digital amplifier
JPH0424658Y2 (ja)
JPH05308286A (ja) D−a変換器
JP2550839B2 (ja) ディジタル−アナログ変換装置
JP4066934B2 (ja) 正弦波生成装置
JPH06216726A (ja) パルス検出装置
CN106714041B (zh) 采用无线音频通道传输按键信号的语音系统
JP2689712B2 (ja) Pwm変換回路
JP2004229233A (ja) ディジタル−アナログ変換回路
CN115967358A (zh) 一种音频功率放大器和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees