JP4110526B2 - 非可逆回路素子 - Google Patents

非可逆回路素子 Download PDF

Info

Publication number
JP4110526B2
JP4110526B2 JP2003122324A JP2003122324A JP4110526B2 JP 4110526 B2 JP4110526 B2 JP 4110526B2 JP 2003122324 A JP2003122324 A JP 2003122324A JP 2003122324 A JP2003122324 A JP 2003122324A JP 4110526 B2 JP4110526 B2 JP 4110526B2
Authority
JP
Japan
Prior art keywords
magnetic
circuit device
plate
recess
lower case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003122324A
Other languages
English (en)
Other versions
JP2004007623A (ja
Inventor
伸二 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2003122324A priority Critical patent/JP4110526B2/ja
Publication of JP2004007623A publication Critical patent/JP2004007623A/ja
Application granted granted Critical
Publication of JP4110526B2 publication Critical patent/JP4110526B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、高周波信号に対して非可逆伝送特性を有する非可逆回路素子に関し、具体的には携帯電話などの移動体通信システムの中で使用され、一般にアイソレータやサーキューレータと呼ばれる非可逆回路素子に関するものである。
【0002】
【従来の技術】
従来、マイクロ波帯、UHF帯で使用される携帯電話、自動車電話等の送受信回路部品の一つとしてアイソレータ,サーキュレータ等の非可逆回路素子がある。一般にアイソレータやサーキュレータは、アンプの破損を防止する目的で使用され、信号の伝送方向の挿入損失は小さく、かつ逆方向への逆方向損失は大きくなるような機能を持たせたものである。以下、本明細書では非可逆回路素子のうちアイソレータを例にとって説明する。
【0003】
図13に従来のアイソレータの一例を分解斜視図で示す。このアイソレータは、磁気ヨークとして機能する金属ケース(上ケース1、下ケース12)、永久磁石2、組立体20、平板コンデンサ8、9、10、抵抗11、樹脂ケース7から構成されている。
前記組立体20は、円板状のシールド板から放射状に3つの中心導体4、5、6が突出した構造の導体薄板を用意し、その導体薄板の円板状部にフェリ磁性体であるガーネットフェライト(板状磁性体)3を配置して、前記3つの中心導体4、5、6を折り曲げて重ねて一体に構成される。このとき、各中心導体4、5、6はポリイミドフィルムなどの絶縁物を介在させて重ねられる。
【0004】
前記樹脂ケース7は、中央に、組立体20用の円形状の凹部13aを有し、その周囲に平板コンデンサ用の凹部13b、13c、13dを有する。この平板コンデンサ用の凹部13b、13c、13dの底部及び組立体20用の凹部13aには、接続電極14aが形成されている。そして、この接続電極14aは、一体の0.1mm程度の前記導体薄板で構成されており、樹脂ケースの側面部まで延出され、外部端子15a〜15fを構成している。このうち外部端子15d〜15fは、外部端子15a〜15cの対向面に対称に形成されている。また、樹脂ケースには前記中心導体が接続される端子電極部16a、16dが形成されている。
この端子電極部16a、16dは側面の外部端子15a、15dに導通するように形成されている。これら外部端子及び接続する端子電極部や接続電極は、同一の導体薄板から形成される。
【0005】
この樹脂ケース7の凹部13b、13c、13dにはそれぞれ平板コンデンサ8、9、10が収容配置される。この平板コンデンサは、平板状の誘電体基板の上下面に電極を形成して構成されており、その下面の電極と、前記凹部の底部に形成された接続電極14aとが半田接続される。また、凹部13dには平板コンデンサ10とともに抵抗11が配置され、この抵抗11の一方の電極を接続電極14aに半田接続し、他方は中心導体6と接続する。
【0006】
次いで、樹脂ケース7の凹部13aに、上記した組立体20を配置する。このとき、中心導体部分の円板状のシールド板は、接続電極14aと半田接続される。これにより、中心導体の一端はアース接続される。中心導体4の一端は、平板コンデンサ8の上面の電極と端子電極部16aと接続され、中心導体5の一端は、平板コンデンサ9の上面の電極と端子電極部16dに接続される。
【0007】
そして、下ケース12上に樹脂ケース7が配置される。下ケース12は、樹脂ケース7の底部の凹部21に合致する構造となっている。この凹部21では、接続電極14aが露出し下ケース12とはんだ接続されて、樹脂ケース7と下ケース12が一体化される。そして、ガーネットフェライト3に直流磁界を印加する永久磁石2を上ケース1に位置決めし、上ケース1と下ケース12を嵌合させて、面実装可能なアイソレータを構成している。尚、上記抵抗を無くし、他の中心導体と同様に端子電極部を設けて構成すればサーキュレータとなる。また、上記コンデンサ、端子電極部と中心導体端部との接続は、例えば半田付けやスポット溶接により行われる。
【0008】
【発明が解決しようとする課題】
近年、非可逆回路素子に限ることなく移動体通信の分野では、小型高性能化と低価格化の要求は高まるばかりで、いまや数百μm単位での小型化とコンマ数dB単位での高性能化と更なる廉価化が課題とされるに至っている。
前記のように、従来の非可逆回路素子では平板コンデンサ8,9,10や組立体20の接続部品として0.1mm程度の導体薄板を有し、この導体薄板を用いた外部端子を備えた樹脂ケース7が必要であり、これを下ケースとはんだ付けなどの手段により接続することが必要であった。このため非可逆回路素子の小型化、低背化が困難であり、その部品コスト、製造コストが高くなるという問題がある。
【0009】
また従来の非可逆回路素子では、組立体20を取り囲むように平板コンデンサ8,9,10をコの字状に配置している。抵抗11と並列接続される平板コンデンサ10は、樹脂ケース7に形成された外部端子15a〜15fに対して直交配置されている。このため、非可逆回路素子を実装した実装基板の撓みなどにより非可逆回路素子に曲げ力が加わると、前記外部端子を支点として樹脂ケース7が変形し、その結果、抵抗と並列接続される平板コンデンサ10が破壊するといった問題もあった。
【0010】
そこで本発明は、従来の非可逆回路素子が抱えていた幾つかの問題、すなわち非可逆回路素子の小型化の困難性、非可逆回路素子に作用する外力による平板コンデンサの破壊といった問題を解決する小型でかつ信頼性の高い非可逆回路素子を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明は、磁気ヨークと、入出力端子と、アース端子とをインサートモールドしてなるケースに、複数の中心導体と板状磁性体を有する組立体を収容し、前記入出力端子に前記中心導体を電気的に接続する非可逆回路素子であって、
磁気ヨークの底面の一部に、前記板状磁性体の平面視形状と略同一形状の窪みが形成され、前記窪みには組立体が配置され、前記磁気ヨークの裏面側は、前記窪みに対応する部分が突出しており、前記ケースの底面側は、入出力端子と、前記磁気ヨークと一体のアース端子と、前記突出し部が互いに独立して露出するように樹脂が被覆され、前記組立体の周囲に表れた磁気ヨークの底面にコンデンサが配置されていることを特徴とする非可逆回路素子である。
【0012】
前記窪みに前記組立体を配置することが出来る。窪みに組立体を配置する場合には、前記窪みの深さを前記板状磁性体の厚みの2/3以下とするが好ましい。より好ましくは厚みの1/3〜2/3の深さである。
【0013】
本発明においては、前記入出力端子と前記アース端子は前記磁気ヨークと同一の板状磁性体で構成するのが好ましい。前記板状磁性体の磁気特性は、透磁率が5000以上で飽和磁束密度が1.4テスラ以上であるのが好ましい。
また前記板状磁性体として、具体的にはSPCC,42Ni・Fe合金,45Ni・Fe合金,Fe・Co合金から選ばれる金属材料で構成するのが好ましい。
【0014】
前記磁気ヨーク、入出力端子及びアース端子には電気抵抗率が5.5μΩcm以下で、厚さが0.5μm〜25μmの金属皮膜を形成するのが好ましい。
【0015】
【発明の実施の形態】
以下本発明に係る非可逆回路素子及びその製造方法について、一実施例をもとに説明する。図1は本発明に係る非可逆回路素子の全体構成示す分解斜視図、図2は磁気ヨーク(下ケース)の斜視図、図3(a),(b)は下ケースの上面図、図4は下ケースの下面図、図5は下ケースの断面図であり、図6〜図8は、磁気ヨークを連接したリードフレームの平面図である。
図1に示すように本発明に係る非可逆回路素子は、従来のような外部端子を備えた樹脂ケース7を有さず、下ケース12に組立体20、コンデンサ8,9,10、抵抗11を所定の部位に搭載し、更に永久磁石を配置した構造である。以下その構造及び製造方法について詳細に説明する。
【0016】
下ケース12を構成する磁気ヨークは、金属材料からなる長尺状のシート材をプレス加工機で所定の形状に打ち抜き、リードフレーム50のフープ部51から連接する磁気ヨーク部を形成し、所定部位を折り曲げ加工してなる、図6〜図8に示すようなリードフレームにて供給される。
このリードフレーム50を構成する金属材料は、SPCC,42Ni・Fe合金,45Ni・Fe合金、Fe−Co合金などの磁気特性に優れるものであって、これらの金属材料は、100〜300μm程度に冷間圧延又は熱間圧延されている。磁気ヨークは磁気回路の一部として用いられるので、磁気特性に優れた磁性材料を選択するのが好ましい。その磁気特性は、最大透磁率が5000以上で飽和磁束密度は1.4テスラ以上が好ましい。このような磁性材料を選択すれば、非可逆回路素子を小型化する際に、厚みが160μm以下のシート材を利用しても、ガーネットフェライトに必要十分な直流磁界を与えることが出来る。
さらに、その表面には、銀、銅、金、アルミニウムのうち少なくとも一つを含む金属または合金で電気抵抗率が5.5μΩcm以下、好ましくは3.0μΩcm、更に好ましくは1.8μΩcm以下の導電性の高い金属皮膜が形成されている。このときの皮膜厚さは0.5〜25μm、好ましくは0.5〜10μm、更に好ましくは1〜8μmである。磁気ヨークはグランドとしても機能するが、このように構成することで前記金属皮膜が高周波電流のアース端子への経路となり、よって高周波信号の伝送効率を高めるとともに、外部との相互干渉を抑制して損失を低減することができる。
【0017】
導電性の高い前記金属皮膜のうち銀は、半田付け性がよく、接触抵抗が小さく、金に比べ安価等、優れた特性を持っている。しかしながら、銀表面は非常に活性で表面吸着傾向をもつ空気中の硫黄,塩素,酸素水分等の環境不純物である腐食媒体との反応により変色が容易に生じる。この変色膜は半田付け性を損ない、接触抵抗を増大させる。このため銀表面に有機キレート皮膜などの保護膜を形成させ、銀の表面を保護するのが好ましい。
【0018】
詳細は後述するが、下ケースを構成する金属材料の一部が金属皮膜から露出することがあり、前記露出部に錆が生じてしまう場合がある。入出力端子や、アース端子に錆が生じると半田付け性を劣化させる場合や、はんだ付け後であっても経時変化により錆が進行して電気的接続の信頼性を低下させる。そのような場合には前記金属材料として、選択的に耐酸化性に優れる42Ni・Fe合金や45Ni・Fe合金を用いのが好ましい。そして上ケースを磁気特性に優れたSPCCやFe−Co合金を用いて構成すれば、電気的特性を劣化させないで非可逆回路素子を構成することが出来る。
【0019】
またFe−Co合金は、最大透磁率15000で飽和磁束密度は2.25テスラの特性を有し、板材として100μm程度の極薄板の製造が可能であり、磁気ヨークとして好適なものである。具体的にはその組成をそれぞれ質量%で、Co:49、V:2、C:≦0.015、Si:≦0.10、Mn:≦0.15、残部Fe及び不可避不純物からなる合金とするのが好ましい。ここで、Coは非可逆回路素子が用いられる周波数帯と磁気特性との相関から40〜60%の間で選定するが50%前後が望ましく、Vは冷間加工性を改善するために添加するが、反面磁気特性に影響を与えるので5%以下とし、加工性確保のためには2%が望ましい。このFe−Co合金をヨークに用いればヨークの厚さを薄くしても磁気回路における磁束漏れが必要十分に抑制されるので、更にアイソレータを薄型化、小型化することが出来る。
【0020】
図6〜図8に示すように、長尺状のリードフレーム50のフープ部51には、それぞれ所定の間隔でスプロケットホール52が設けられている。フープ部51から延在する複数の支持部53の先端には、非可逆回路素子の下ケース12が一体的に設けられている。また支持部54の先端は下ケース12と分離され、後述する入出力端子が一体的に設けられている。そして支持部53、54の下ケース12に至る途中に、その幅を狭くした部位(幅狭部150a〜150f)が形成されている。後工程で、この幅狭部でリードフレーム50と下ケース12とが切り離される。このように幅狭部で切り離しを行うことで、磁気ヨークの前記金属材の表面が露出する面積を極力小さくし、この露出部の酸化を低減している。
また幅狭部150a〜150fの裏面側(回路基板との実装面側)には、リードフレームと下ケースとの切り離しが容易なように、支持部53、54の幅方向に略V字状切離し溝160が刻設されている(図10)。このように切離し溝を設けると図11に示すように幅狭部150a〜150fの裏面側(実装面側)に切断によるバリが生じることがなく、非可逆回路素子を回路基板実装する際のはんだ付けを確実なものとすることが出来るので、電気的接続が不完全なオープン不良が生じることが無く、また回路基板への固着強度が低減することがない。V字状切離し溝160の深さ、形状は幅狭部150a〜150fの強度が、製造工程の途中で切断されないように適宜設定される。また裏面側と表面側とにV字状切離し溝160を形成しても良い。
【0021】
下ケース12の略中央部には、組立体20が配置される凹部25が、金型による絞り成形で形成されている。その深さは、およそ下ケースを構成する金属材料の厚み程度である。また、前記凹部25に対応する下ケースの裏面側は凸状となるが、実装面と干渉しないように適宜凹部25形成時の深さを調整する。また、下ケース12は磁気ヨークを兼ねるものであり、凹部25の深さが永久磁石からのガーネットフェライトに与えられる直流磁界の分布に影響する。好ましくは、凹部25の深さをガーネットフェライトの厚みの3/4以下であり、より好ましくはガーネットフェライトの厚みの1/4〜3/4以下である。このように構成することで、ガーネットフェライトの主面中央部を含む領域に与えられる直流磁界を増加させる事が出来、非可逆回路素子の電気的特性を改善することが出来る。
また、前記凹部25を形成することで下ケースの曲げに対する強度が向上する。下ケースは比較的厚みのある(0.1mm〜0.2mm)金属材料に樹脂を射出成形した構成であるので、従来構造と比較して変形しにくい(曲がり難い)が、凹部25を形成することでさらに変形しにくい構造としている。非可逆回路素子は回路基板に面実装されるが、基板の撓みなどにより曲げ力が作用する場合に、ケース内部のコンデンサ等の部品に外力が作用するのを防ぎ、部品の破壊を防止することが出来る。
凹部25の平面視の形状は特に限定されないが、加工形成の容易さから円形状、あるいは矩形状であるのが好ましく、楕円形状としたり、長方形状としたり、適宜変更することが出来る。
【0022】
そして、図7に示すように、入出力端子15a、15b、アース端子15b、15c、15e、15f、下ケース側壁部を折曲整形する。そして、図8に示すように、リードフレームを射出成形機に配置して液晶ポリマーやポリフェニレンサルファイド等、高耐熱の熱可塑性エンジニアリングプラスチック等の樹脂でインサート成形して、図2に示す下ケース12とした。
この下ケース12は、図3(a)の上面図に示すように、入出力端子15a、15b、アース端子15b、15c、15e、15fは、下ケース12の内底面に露出させている。また、四方が樹脂壁に囲まれるとともに、平板コンデンサや組立体の配置が容易なように前記樹脂(図中斜線部)で形成された仕切壁が形成されている。
図3(b)に他の構造例を示す。ここに示すものは、仕切壁を形成しない構造であり、凹部25を矩形状に形成したものである。この様な構造とすることで複数のコンデンサを一つの基板に積層構成したコンデンサ基板を樹脂壁に囲まれた領域に配置することが出来る。前記コンデンサ基板は外形が樹脂壁で規定される領域に収容可能な寸法で形成され、凹部25を覆う様な板状形状とする場合や、前記凹部25に対応する部分に貫通孔を備える形状とする場合がある。またこれらのコンデンサ基板の表面に中心導体と接続する電極パターンが形成される場合があり、前記中心導体はコンデンサ基板に形成されたビアホールなどの接続手段によって入出力端子15a、15bと接続される。
下ケース12の底面は図4に示すように組立体20が配置される凹部に対応する凸部分と、入出力端子15a、15b、アース端子15b、15c、15e、15fが露出している。このように構成することで、前記凸部分と入力端子、アース端子間には、前記樹脂(図中斜線部)が介在するので非可逆回路素子を電子機器の回路基板上に実装した際に、半田が入力端子やアース端子から下ケースの底面に流れることがなく、入出力端子、アース端子を回路基板に確実に半田付けすることができる。また、裏面には成形時に入出力端子15a、15bが動かないように金型内で位置決めする手段による凹部(図面中黒枠で図示)が形成されている。また丸で図示した部分に樹脂が流入するゲートが位置する。
そして前記凸部と入出力端子、アース端子は、図5の断面図に示すように、凸部よりもわずか(0.02mm程度以上)に入出力端子、アース端子が実装面側に突出するように構成するのが好ましく、このように構成することで回路基板との電気接続を阻害することがない。
【0023】
このように形成された下ケース12は、スプリケットホール52を利用し、リードフレーム50に連接されたまま各組立て工程を順次搬送される。図1に示す様に、下ケース12の上面には樹脂により形成された仕切壁を有し、仕切壁により囲まれた部位に平板コンデンサ8,9,10、組立体20、抵抗11を適宜配置する。
組立体20に巻設された中心導体4,5,6は各々平板コンデンサ8,9,10と入出力端子に適宜後工程で半田付けされて電気的に接続される。各中心導体の他端は組立体の裏面に延出し、下ケースの内底面に当接され後工程で半田付され接地される。また、前記平板コンデンサは誘電体基体の両主面に電極を設けたものであるが、中心導体と接続されない側の電極は下ケースと後工程で半田付けされる。
【0024】
次いで、組立体に直流磁界を印加するように永久磁石2を厚み方向に配置し、さらに磁気ヨークである上ケース1を下ケース12と嵌合して磁気回路を形成する。その際に上ケース1と下ケース12を機械的に固定するように、また、上下ケースには高周波電流が流れるため、電気的な接続を確実とするように互いを半田付けして固定するのが好ましい。
【0025】
このようにして、リードフレーム50のフープ部51に連接した非可逆回路素子を構成した。そしてリフロー工程を経て前記はんだ付けを行った。この後、長尺状のリードフレーム50から、支持部53,54に刻設された切離し溝で切断して非可逆回路素子を切り離した。
【0026】
図9は上記の様に構成した非可逆回路素子の断面図である。組立体20を下ケースに直接配置する構成とすることで、従来必要であった導体薄板をなくし、また深さtに形成した凹部に組立体20を配置することで、従来の非可逆回路素子よりも低背化することが出来た。なお、前記凹部には、永久磁石を配置しても良い。この場合、組立体20の上下に永久磁石が配置されることとなり、組立体20を構成するガーネットフェライトに直流磁界を集中させるのに効果的である。
【0027】
図12はガーネットフェライト表面の磁束分布図である。ケース底面の凹部は図3(a)に示す円形状であり、0.4mm厚みの円板形状ガーネットフェライトに厚み0.05mmの銅薄板で形成した中心導体を配置した組立体を形成し、これを前記凹部に配置したものである。図12には、凹部の深さtを0mm(比較例1 凹部を形成しないもの)、0.2mm(実施例)、0.4mm(比較例2)とした場合の磁束分布図を示している。ガーネットフェライトの厚みに対して、1/2の深さに形成した場合に、ガーネットフェライトに与えられる直流磁界が比較例に比べて大きいことがわかる。直流磁界が増加することによって、挿入損失特性が向上し低損失となった。
【0028】
また、平板コンデンサを下ケース直接配置したことで、非可逆回路素子に外力が作用する場合であっても、下ケースを構成する金属材料が持つ剛性により、平板コンデンサに直接的に作用する外力を低減でき、その結果平板コンデンサの破壊を低減することが出来た。
【0029】
【発明の効果】
本発明によれば、従来の非可逆回路素子が抱えていた幾つかの問題、すなわち非可逆回路素子の小型化の困難性、非可逆回路素子に作用する外力による平板コンデンサの破壊といった問題を解決する小型でかつ信頼性の高い非可逆回路素子を得ることが出来る。
【図面の簡単な説明】
【図1】 本発明に係る一実施例の非可逆回路素子の全体構成示す分解斜視図である。
【図2】 本発明に係る非可逆回路素子に用いる下ケースの斜視図である。
【図3】 本発明に係る非可逆回路素子に用いる下ケースの上面図である。
【図4】 本発明に係る非可逆回路素子に用いる下ケースの下面図である。
【図5】 本発明に係る非可逆回路素子に用いる下ケースの断面図である。
【図6】 本発明に係る非可逆回路素子に用いる下ケースを連接したリードフレームの平面図である。
【図7】 本発明に係る非可逆回路素子に用いる下ケースを連接したリードフレームの平面図である。
【図8】 本発明に係る非可逆回路素子に用いる下ケースを連接したリードフレームの平面図である。
【図9】 本発明に係る一実施例の非可逆回路素子の断面図である。
【図10】 本発明に係る非可逆回路素子に用いる下ケースと繋がる支持部拡大図である。
【図11】 本発明に係る非可逆回路素子に用いる下ケースと繋がる支持部の断面図である。
【図12】 ガーネットフェライト表面の磁束分布図である。
【図13】 従来の非可逆回路素子の全体構成示す分解斜視図である。
【符号の説明】
4,5,6 中心導体
7 樹脂ケース
8,9,10 平板コンデンサ
11 抵抗
20 組立体
25 組立体を配置する凹部
50 リードフレーム

Claims (6)

  1. 磁気ヨークと、入出力端子と、アース端子とをインサートモールドしてなるケースに、複数の中心導体と板状磁性体を有する組立体を収容し、前記入出力端子に前記中心導体を電気的に接続する非可逆回路素子であって、
    磁気ヨークの底面の一部に、前記板状磁性体の平面視形状と略同一形状の窪みが形成され、前記窪みには組立体が配置され、前記磁気ヨークの裏面側は、前記窪みに対応する部分が突出しており、前記ケースの底面側は、入出力端子と、前記磁気ヨークと一体のアース端子と、前記突出し部が互いに独立して露出するように樹脂が被覆され、前記組立体の周囲に表れた磁気ヨークの底面にコンデンサが配置されていることを特徴とする非可逆回路素子。
  2. 前記窪みの深さが前記板状磁性体の厚みの2/3以下であることを特徴とする請求項1に記載の非可逆回路素子。
  3. 前記入出力端子と前記アース端子は前記磁気ヨークと同一の板状磁性体からなることを特徴とする請求項1又は2に記載の非可逆回路素子。
  4. 前記板状磁性体の磁気特性が、透磁率が5000以上で飽和磁束密度が1.4テスラ以上であることを特徴とする請求項3に記載の非可逆回路素子。
  5. 前記板状磁性体がSPCC,42Ni・Fe合金,45Ni・Fe合金,Fe・Co合金から選ばれる金属材料で構成されることを特徴とする請求項3に記載の非可逆回路素子。
  6. 前記磁気ヨーク、入出力端子及びアース端子には電気抵抗率が5.5μΩcm以下で、厚さが0.5μm〜25μmの金属皮膜が形成されていることを特徴とする請求項1乃至5のいずれかに記載の非可逆回路素子。
JP2003122324A 2002-04-26 2003-04-25 非可逆回路素子 Expired - Lifetime JP4110526B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003122324A JP4110526B2 (ja) 2002-04-26 2003-04-25 非可逆回路素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002125866 2002-04-26
JP2003122324A JP4110526B2 (ja) 2002-04-26 2003-04-25 非可逆回路素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007208940A Division JP2007295633A (ja) 2002-04-26 2007-08-10 非可逆回路素子

Publications (2)

Publication Number Publication Date
JP2004007623A JP2004007623A (ja) 2004-01-08
JP4110526B2 true JP4110526B2 (ja) 2008-07-02

Family

ID=30447493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003122324A Expired - Lifetime JP4110526B2 (ja) 2002-04-26 2003-04-25 非可逆回路素子

Country Status (1)

Country Link
JP (1) JP4110526B2 (ja)

Also Published As

Publication number Publication date
JP2004007623A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
US8134422B2 (en) Non-reciprocal circuit device
JP4110526B2 (ja) 非可逆回路素子
US6906597B2 (en) Non-reciprocal circuit device and resin casing used therefor
US20050180093A1 (en) Non-reciprocal circuit element
JP2007295633A (ja) 非可逆回路素子
JP4066333B2 (ja) 非可逆回路素子
JP4423602B2 (ja) 非可逆回路素子
US6724276B2 (en) Non-reciprocal circuit device and communication apparatus
JP4507192B2 (ja) 非可逆回路素子
JP3871269B2 (ja) 非可逆回路素子
US6734753B2 (en) Nonreciprocal circuit element and communication device
JP3395748B2 (ja) 非可逆回路素子及び通信機装置
JP4605501B2 (ja) 非可逆回路素子
JP4530165B2 (ja) 非可逆回路素子及び通信装置
JP4465659B2 (ja) 非可逆回路素子
US6935002B1 (en) Method of manufacturing a nonreciprocal circuit device
JP3883071B2 (ja) 非可逆回路素子
US7138883B2 (en) Non-reciprocal circuit element
JP4193350B2 (ja) 非可逆回路素子及び通信装置
JP2606474Y2 (ja) 非可逆回路素子
JP4024709B2 (ja) 非可逆回路素子
JP2004023333A (ja) 非可逆回路素子
JP2003209408A (ja) 非可逆回路素子
JP2001298305A (ja) 非可逆回路素子およびその製造方法
US20040164816A1 (en) Nonreciprocal circuit element with reduced insertion loss and excellent manufacturability

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080327

R150 Certificate of patent or registration of utility model

Ref document number: 4110526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

EXPY Cancellation because of completion of term