JP4110309B2 - Ｃｃｄ駆動装置 - Google Patents
Ｃｃｄ駆動装置 Download PDFInfo
- Publication number
- JP4110309B2 JP4110309B2 JP09644999A JP9644999A JP4110309B2 JP 4110309 B2 JP4110309 B2 JP 4110309B2 JP 09644999 A JP09644999 A JP 09644999A JP 9644999 A JP9644999 A JP 9644999A JP 4110309 B2 JP4110309 B2 JP 4110309B2
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- drive
- driving
- buffers
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＣＣＤ駆動装置に係り、特にＣＣＤエリアセンサやＣＣＤラインセンサなどのＣＣＤを駆動するための駆動パルスを発生するＣＣＤ駆動装置に関する。
【０００２】
【従来の技術】
一般にこの種のＣＣＤ駆動装置は、大規模集積回路（ＬＳＩ）として製造され、設計時に駆動するＣＣＤとの組み合わせを考慮して各種の駆動パルスの出力特性などが決定される。
【０００３】
【発明が解決しようとする課題】
特開平７−４６４８６号公報に記載の従来のＣＣＤ駆動装置は、電荷転送ＣＣＤを駆動するための駆動パルスの立ち上がりスピードと立ち下がりスピードとを異ならせることにより、最大取扱電荷量の低下を抑制するとともに、電荷転送の転送効率の改善及び高速転送駆動を達成できるようにしているが、前記駆動パルスの立ち上がりスピードや立ち下がりスピードを一旦設定すると、その後、自由に変更することができない。
【０００４】
従って、ＣＣＤやＣＣＤ駆動装置（ＬＳＩ）をプリント基板に搭載した後、実際にＣＣＤを動作させた状態で駆動パルスの出力特性の最適化を図ることができないという問題がある。
また、ＣＣＤを使用したデジタルカメラでは、ＣＣＤを駆動する駆動モードとして通常の撮影時の駆動モードの他にムービー用の駆動モード、オートフォーカス用の駆動モードなどを有し、駆動モードにより２種類以上の駆動周波数を有するシステムがあるが、かかるシステムの場合、それぞれの周波数ごとに駆動パルスの出力特性の最適化を図ることができないという問題がある。
【０００５】
本発明はこのような事情に鑑みてなされたもので、ＣＣＤを駆動するための複数の駆動パルスの出力特性をそれぞれ可変にし、ＣＣＤを動作させた状態で駆動パルスの出力特性を調整可能にし、転送効率の最適化を図ることができ、また、駆動周波数に応じて駆動パルスの出力特性の最適化を図ることができるＣＣＤ駆動装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記目的を達成するために、本願の第１の発明に係るＣＣＤ駆動装置は、ＣＣＤを駆動するための複数のタイミングパルスを発生するタイミングパルス発生回路と、前記複数のタイミングパルスに基づいてそれぞれ所要の駆動パルスを生成し、該駆動パルスを前記ＣＣＤの転送電極に出力する複数の駆動回路とを備え、前記各駆動回路は、出力が並列接続され、かつ、独立して動作が可能な複数のバッファと、前記複数のバッファ中の動作するバッファの個数を示す動作バッファ個数の制御を行う制御手段と、を有することを特徴としている。
また、本願の第２の発明に係るＣＣＤ駆動装置は、ＣＣＤを駆動するための複数のタイミングパルスを発生するタイミングパルス発生回路と、前記複数のタイミングパルスに基づいてそれぞれ所要の駆動パルスを生成し、該駆動パルスを前記ＣＣＤの転送電極に出力する複数の駆動回路とを備え、前記各駆動回路は、出力が並列接続され、かつ、独立して動作が可能な複数のバッファと、前記複数のバッファ中の動作するバッファの個数を示す動作バッファ個数の制御を行って、前記駆動パルスのスルーレートの制御を行う制御手段と、を有することを特徴としている。
【０００７】
即ち、前記制御手段によって動作バッファ個数を任意に調整でき、これによりＣＣＤを動作させた状態で各駆動パルスの出力特性を相互に調整することができるようにしている。
【０００８】
本願の第３の発明は、上記第１、第２の発明に係るＣＣＤ駆動装置において、前記駆動回路の、前記制御手段によって制御される動作バッファ個数が接続されるＣＣＤの転送電極に応じた出力波形となるように、前記制御手段によって制御されることを特徴としている。即ち、ＣＣＤの転送電極は、その種類によって負荷容量が異なるため、各転送電極に加えられる駆動パルスの出力特性も個別に調整するようにしている。
【０００９】
本願の第４の発明は、上記第１から第３の発明に係るＣＣＤ駆動装置において、前記タイミングパルス発生回路が転送速度を切り替えるべく周波数の異なるタイミングパルスを切り替え出力し、前記制御手段によって制御される動作バッファ個数は、前記タイミングパルス発生回路から出力されるタイミングパルスの周波数に応じて適切な出力特性が得られるように異ならせることを特徴としている。即ち、駆動周波数に応じて駆動パルスの出力特性の最適化を図ることができるようにしている。
【００１０】
本願の第５の発明は、上記第１から第４の発明に係るＣＣＤ駆動装置において、前記駆動回路が前記動作バッファ個数を示す情報を記憶する書換え可能な記憶手段を更に有し、前記制御手段は前記記憶手段に記憶された情報に基づいて動作バッファ個数を制御することを特徴としている。
本願の第６の発明は、上記第１から第５の発明に係るＣＣＤ駆動装置において、前記タイミングパルス発生回路及び複数の駆動回路が１チップに集積された集積回路によって構成されることを特徴としている。
【００１１】
【発明の実施の形態】
以下添付図面に従って本発明に係るＣＣＤ駆動装置の好ましい実施の形態について詳説する。
図１は本発明に係るＣＣＤ駆動装置の実施の形態を示すブロック図である。
同図に示すようにＣＣＤ駆動装置１０は、タイミングパルス発生回路１２、駆動回路１４、１６、インターフェース１８等から構成され、１チップのＣＣＤ駆動用ＬＳＩとして製造されている。
【００１２】
タイミングパルス発生回路１２は、ＣＣＤを駆動するための各種のタイミングパルスを発生させるもので、この実施の形態では２相の水平転送ＣＣＤ２０を駆動するための２相のタイミングパルスＰH1、ＰH2を発生している場合に関して示している。尚、タイミングパルス発生回路１２は、例えば基準クロックｆをカウントするカウンタと、各種のタイミングパルスのパターンを示す“1" 、“0" を前記カウンタのカウント値をアドレスとして記憶するＲＯＭとからなり、このＲＯＭからカウンタ値に基づいて“1" 又は“0" を読み出すことによって各種のタイミングパルスを発生させる。
【００１３】
駆動回路１４は、入力するタイミングパルスＰＨ１に基づいて所要の出力特性（スルーレート）を有する駆動パルスＨ１を生成し、この駆動パルスＨ１を水平転送ＣＣＤ２０の一方の転送電極２２に出力し、同様に駆動回路１６は、入力するタイミングパルスＰＨ２に基づいて所要の出力特性を有する駆動パルスＨ２を生成し、この駆動パルスＨ２を水平転送ＣＣＤ２０の他方の転送電極２４に出力する。
【００１４】
また、これらの駆動回路１４及び１６は、それぞれシステムコントローラ３０からインターフェース１８を介して加えられる制御情報に基づいて駆動パルスＨ１及びＨ２の出力特性を段階的に切り替えることができるように構成されている。
次に、前記駆動回路１４及び１６について詳説する。
【００１５】
図２は駆動回路１４の構成を示すブロック図である。尚、駆動回路１６は駆動回路１４と同一構成のため、図２では省略されている。
図２に示すように駆動回路１４は、複数のトライステートバッファＢ1 、Ｂ2 、…Ｂn と、制御回路４０と、書換え可能なメモリとしてのＳＲＡＭ４２とから構成されている。
【００１６】
複数のトライステートバッファＢ1 、Ｂ2 、…Ｂn は、タイミングパルスＰH1に基づいて駆動パルスＨ１を生成するもので、それぞれ並列に接続されている。制御回路４０は、各トライステートバッファＢ1 、Ｂ2 、…Ｂn の動作／不動作を制御するもので、インターフェース１８及び制御回路４０を介して予めＳＲＡＭ４２に記憶されたトライステートバッファの個数情報（制御情報）に基づいてその個数情報が示す個数のトライステートバッファだけを動作させる。
【００１７】
従って、ＳＲＡＭ４２に記憶させるトライステートバッファの個数情報に応じて駆動パルスの出力特性を段階的に切り替えることができる。
次に、駆動パルスＨ１、Ｈ２の調整方法について説明する。
水平転送ＣＣＤ２０の転送電極２２と転送電極２４とでは負荷容量が異なり、またプリント基板のパターンによる容量も異なるため、駆動パルスＨ１、Ｈ２を調整する際にはＣＣＤ駆動装置１０（ＬＳＩ）や水平転送ＣＣＤ２０を有するＣＣＤをプリント基板に搭載した後、実際に水平転送ＣＣＤ２０を動作させる。
【００１８】
そして、駆動パルスＨ１、Ｈ２の出力波形をオシロスコープに表示させ、先ず一方の駆動パルスの出力特性（スルーレート）を調整する。この調整は、前述したようにＳＲＡＭ４２に動作させるトライステートバッファの個数情報を書き込み、これにより駆動パルスの出力特性を段階的に切り替えることによって行う。
【００１９】
次に、他方の駆動パルスの出力特性の調整は、前記調整した一方の駆動パルスの出力波形を見ながら調整する。即ち、図３に示すように波形が対称で、クロス点が中間位置にくるように調整する。
これにより、２相の駆動パルスＨ１、Ｈ２の出力特性の最適化を図ることができる。尚、上記のようにして調整したときのトライステートバッファの個数情報は、システムの起動時にＳＲＡＭ４２に書き込めるようにする。
【００２０】
図４は本発明に係るＣＣＤ駆動装置の他の実施の形態を示すブロック図であり、デジタルカメラに適用した場合に関して示している。
同図に示すデジタルカメラは、主としてＣＣＤ駆動装置５０、システムコントローラ６０、撮影レンズ６２、ＣＣＤ６４、プリアンプを含むアナログ処理回路６６、Ａ／Ｄ変換器６８、デジタル処理回路７０、記録装置７２等から構成されている。
【００２１】
撮影レンズ６２を介してＣＣＤ６４に蓄積された電荷は、ＣＣＤ駆動装置５０から加えられる各種の駆動パルスに基づいて転送され、信号電荷に応じた電圧信号（画像信号）として順次読み出される。ＣＣＤ６４から出力された画像信号は、プリアンプ、ＣＤＳ回路等を含むアナログ処理回路６６に加えられ、ここで処理された画像信号は、Ａ／Ｄ変換器６８でＲ、Ｇ、Ｂのデジタル信号に変換されてデジタル処理回路７０に加えられる。
【００２２】
デジタル処理回路７０は、ガンマ補正回路、ＹＣ信号作成回路等を含み、前記Ｒ，Ｇ，Ｂのデジタル信号のガンマ補正、Ｒ、Ｇ、Ｂ信号のＹＣ信号（輝度信号Ｙとクロマ信号Ｃ）への変換等の処理を行い、ＹＣ信号をフレームメモリに格納する。記録装置７２はフレームメモリに格納されたＹＣ信号を所定の形式に圧縮し、これをカメラに着脱自在なメモリカードに記録する。
【００２３】
このデジタルカメラは、ＣＣＤを駆動する駆動モードとして通常の撮影時の駆動モードの他にムービー用の駆動モード、オートフォーカス用の駆動モードなどを有し、駆動モードにより２種類の基準クロックｆ1 、ｆ2 を切り替え、ＣＣＤ６４の読み出し速度を切り替えることができるようになっている。
ＣＣＤ駆動装置５０は、タイミングパルス発生回路５１、駆動回路５２、５３、５４…、インターフェース５５、切替えスイッチ５６等から構成されている。
【００２４】
システムコントローラ６０は、図示しないレリーズスイッチ等からの信号入力に基づいてカメラの各回路を統括制御するとともに、ＣＣＤ駆動装置５０を制御するもので、駆動モードに応じて基準クロックｆ1 とｆ2 とを切り替える指令信号をインターフェース５５を介して切替えスイッチ５６に出力し、駆動モードに応じた周波数の基準クロックをタイミングパルス発生回路５１に加える。
【００２５】
タイミングパルス発生回路５１は前述したタイミングパルス発生回路１２と同様に基準クロックをカウントし、そのカウント値に基づいて各種のタイミングパルスを発生するように構成されており、基準クロックの周波数が変化すると、各種のタイミングパルスの周波数も変化する。尚、この実施の形態では、各種のタイミングパルスの周波数を変化させるために基準クロックの周波数を変化させるようにしたが、これに限らず、周波数の異なるタイミングパルスを発生させるためのパターンが記憶されたＲＯＭを準備し、駆動モードに応じて使用するパターンを切り替えてタイミングパルスの周波数を変化させるようにしてもよい。
【００２６】
駆動回路５２、５３、５４、…は、タイミングパルス発生回路５１から入力する各タイミングパルスに基づいてそれぞれ所要の出力特性を有する駆動パルスを生成し、これらの駆動パルスをＣＣＤ６４に出力する。
駆動回路５２及び５３は、ＣＣＤ６４の水平転送ＣＣＤを駆動するための２相の駆動パルスＨ１、Ｈ２を出力するもので、それぞれ図２に示した駆動回路１４と同様に構成され、各駆動パルスＨ１、Ｈ２の出力特性を調整できるようになっている。更に、駆動回路５２及び５３は、タイミングパルス発生回路５１から出力されるタイミングパルスの周波数が駆動モードに応じて切り替えられると、そのタイミングパルスの周波数に対して最適な出力特性となるように調整された駆動パルスを出力する。この駆動パルスの出力特性の調整も、図２で説明したように行うことができ、この場合には、周波数に応じた個数情報がＳＲＡＭに記憶され、周波数（駆動モード）に応じて異なる個数情報が使用されることになる。即ち、駆動回路５２及び５３は、駆動パルスの周波数に応じて出力特性が最適化された駆動パルスを出力することができる。
【００２７】
尚、駆動パルスＨ１、Ｈ２以外のパルスを出力する駆動回路５４等も出力パルスの特性を調整できるように構成してもよい。次に、図２に示したＳＲＡＭ４２に駆動パルスの出力特性を調整するための情報（個数情報）をロードする方法について説明する。駆動パルスの調整時に決定した、各駆動回路のＳＲＡＭ４２に格納する駆動パルスの出力特性を調整する情報（この実施の形態では個数情報）は、図１のシステムコントローラ３０や図４のシステムコントローラ６０のプログラムと同じＲＯＭに格納し、このＲＯＭに格納した情報をシステムの起動時に各駆動回路のＳＲＡＭ４２にロードする。
【００２８】
尚、この実施の形態では、トライスタートバッファの動作個数を設定することにより駆動パルスの出力特性を段階的に調整するようにしたが、これに限らず、例えば他の回路素子の選択／切替え等により駆動回路の出力抵抗、スルーレートなどを段階的に変化させるようにしてもよい。また、この実施の形態では、水平転送ＣＣＤを駆動する２相の駆動パルスの出力特性を調整するようにしたが、これに限らず、水平転送ＣＣＤを駆動する３相又は４相の駆動パルスや、垂直転送ＣＣＤを駆動する駆動パルスの出力特性を調整するようにしてもよい。
【００２９】
【発明の効果】
以上説明したように本発明によれば、ＣＣＤを駆動するための複数の駆動パルスの出力特性をそれぞれ段階的に可変にし、ＣＣＤを動作させた状態で駆動パルスの出力特性を調整できるようにしたため、転送電極の負荷容量やプリント基板のパターンによる容量等を加味した駆動パルスの出力特性の調整ができ、これにより転送効率の最適化を図ることができる。また、駆動パルスとして２以上の周波数に切替えが行われるシステムの場合に、ＳＮ比を優先させるか、読み出し速度を優先させるか等、各周波数ごとに駆動パルスの出力特性を変えて最適化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るＣＣＤ駆動装置の実施の形態を示すブロック図
【図２】図１に示した駆動回路の構成を示すブロック図
【図３】２相の水平転送ＣＣＤを駆動するための２相の駆動パルスの波形図
【図４】本発明に係るＣＣＤ駆動装置の他の実施の形態を示すブロック図
【符号の説明】
１０、５０…ＣＣＤ駆動装置、１２、５１…タイミングパルス発生回路、１４、１６、５２、５３、５４…駆動回路、１８、５５…インターフェース、２０…水平転送ＣＣＤ、２２、２４…転送電極、３０、６０…システムコントローラ、６４…ＣＣＤ
【発明の属する技術分野】
本発明はＣＣＤ駆動装置に係り、特にＣＣＤエリアセンサやＣＣＤラインセンサなどのＣＣＤを駆動するための駆動パルスを発生するＣＣＤ駆動装置に関する。
【０００２】
【従来の技術】
一般にこの種のＣＣＤ駆動装置は、大規模集積回路（ＬＳＩ）として製造され、設計時に駆動するＣＣＤとの組み合わせを考慮して各種の駆動パルスの出力特性などが決定される。
【０００３】
【発明が解決しようとする課題】
特開平７−４６４８６号公報に記載の従来のＣＣＤ駆動装置は、電荷転送ＣＣＤを駆動するための駆動パルスの立ち上がりスピードと立ち下がりスピードとを異ならせることにより、最大取扱電荷量の低下を抑制するとともに、電荷転送の転送効率の改善及び高速転送駆動を達成できるようにしているが、前記駆動パルスの立ち上がりスピードや立ち下がりスピードを一旦設定すると、その後、自由に変更することができない。
【０００４】
従って、ＣＣＤやＣＣＤ駆動装置（ＬＳＩ）をプリント基板に搭載した後、実際にＣＣＤを動作させた状態で駆動パルスの出力特性の最適化を図ることができないという問題がある。
また、ＣＣＤを使用したデジタルカメラでは、ＣＣＤを駆動する駆動モードとして通常の撮影時の駆動モードの他にムービー用の駆動モード、オートフォーカス用の駆動モードなどを有し、駆動モードにより２種類以上の駆動周波数を有するシステムがあるが、かかるシステムの場合、それぞれの周波数ごとに駆動パルスの出力特性の最適化を図ることができないという問題がある。
【０００５】
本発明はこのような事情に鑑みてなされたもので、ＣＣＤを駆動するための複数の駆動パルスの出力特性をそれぞれ可変にし、ＣＣＤを動作させた状態で駆動パルスの出力特性を調整可能にし、転送効率の最適化を図ることができ、また、駆動周波数に応じて駆動パルスの出力特性の最適化を図ることができるＣＣＤ駆動装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記目的を達成するために、本願の第１の発明に係るＣＣＤ駆動装置は、ＣＣＤを駆動するための複数のタイミングパルスを発生するタイミングパルス発生回路と、前記複数のタイミングパルスに基づいてそれぞれ所要の駆動パルスを生成し、該駆動パルスを前記ＣＣＤの転送電極に出力する複数の駆動回路とを備え、前記各駆動回路は、出力が並列接続され、かつ、独立して動作が可能な複数のバッファと、前記複数のバッファ中の動作するバッファの個数を示す動作バッファ個数の制御を行う制御手段と、を有することを特徴としている。
また、本願の第２の発明に係るＣＣＤ駆動装置は、ＣＣＤを駆動するための複数のタイミングパルスを発生するタイミングパルス発生回路と、前記複数のタイミングパルスに基づいてそれぞれ所要の駆動パルスを生成し、該駆動パルスを前記ＣＣＤの転送電極に出力する複数の駆動回路とを備え、前記各駆動回路は、出力が並列接続され、かつ、独立して動作が可能な複数のバッファと、前記複数のバッファ中の動作するバッファの個数を示す動作バッファ個数の制御を行って、前記駆動パルスのスルーレートの制御を行う制御手段と、を有することを特徴としている。
【０００７】
即ち、前記制御手段によって動作バッファ個数を任意に調整でき、これによりＣＣＤを動作させた状態で各駆動パルスの出力特性を相互に調整することができるようにしている。
【０００８】
本願の第３の発明は、上記第１、第２の発明に係るＣＣＤ駆動装置において、前記駆動回路の、前記制御手段によって制御される動作バッファ個数が接続されるＣＣＤの転送電極に応じた出力波形となるように、前記制御手段によって制御されることを特徴としている。即ち、ＣＣＤの転送電極は、その種類によって負荷容量が異なるため、各転送電極に加えられる駆動パルスの出力特性も個別に調整するようにしている。
【０００９】
本願の第４の発明は、上記第１から第３の発明に係るＣＣＤ駆動装置において、前記タイミングパルス発生回路が転送速度を切り替えるべく周波数の異なるタイミングパルスを切り替え出力し、前記制御手段によって制御される動作バッファ個数は、前記タイミングパルス発生回路から出力されるタイミングパルスの周波数に応じて適切な出力特性が得られるように異ならせることを特徴としている。即ち、駆動周波数に応じて駆動パルスの出力特性の最適化を図ることができるようにしている。
【００１０】
本願の第５の発明は、上記第１から第４の発明に係るＣＣＤ駆動装置において、前記駆動回路が前記動作バッファ個数を示す情報を記憶する書換え可能な記憶手段を更に有し、前記制御手段は前記記憶手段に記憶された情報に基づいて動作バッファ個数を制御することを特徴としている。
本願の第６の発明は、上記第１から第５の発明に係るＣＣＤ駆動装置において、前記タイミングパルス発生回路及び複数の駆動回路が１チップに集積された集積回路によって構成されることを特徴としている。
【００１１】
【発明の実施の形態】
以下添付図面に従って本発明に係るＣＣＤ駆動装置の好ましい実施の形態について詳説する。
図１は本発明に係るＣＣＤ駆動装置の実施の形態を示すブロック図である。
同図に示すようにＣＣＤ駆動装置１０は、タイミングパルス発生回路１２、駆動回路１４、１６、インターフェース１８等から構成され、１チップのＣＣＤ駆動用ＬＳＩとして製造されている。
【００１２】
タイミングパルス発生回路１２は、ＣＣＤを駆動するための各種のタイミングパルスを発生させるもので、この実施の形態では２相の水平転送ＣＣＤ２０を駆動するための２相のタイミングパルスＰH1、ＰH2を発生している場合に関して示している。尚、タイミングパルス発生回路１２は、例えば基準クロックｆをカウントするカウンタと、各種のタイミングパルスのパターンを示す“1" 、“0" を前記カウンタのカウント値をアドレスとして記憶するＲＯＭとからなり、このＲＯＭからカウンタ値に基づいて“1" 又は“0" を読み出すことによって各種のタイミングパルスを発生させる。
【００１３】
駆動回路１４は、入力するタイミングパルスＰＨ１に基づいて所要の出力特性（スルーレート）を有する駆動パルスＨ１を生成し、この駆動パルスＨ１を水平転送ＣＣＤ２０の一方の転送電極２２に出力し、同様に駆動回路１６は、入力するタイミングパルスＰＨ２に基づいて所要の出力特性を有する駆動パルスＨ２を生成し、この駆動パルスＨ２を水平転送ＣＣＤ２０の他方の転送電極２４に出力する。
【００１４】
また、これらの駆動回路１４及び１６は、それぞれシステムコントローラ３０からインターフェース１８を介して加えられる制御情報に基づいて駆動パルスＨ１及びＨ２の出力特性を段階的に切り替えることができるように構成されている。
次に、前記駆動回路１４及び１６について詳説する。
【００１５】
図２は駆動回路１４の構成を示すブロック図である。尚、駆動回路１６は駆動回路１４と同一構成のため、図２では省略されている。
図２に示すように駆動回路１４は、複数のトライステートバッファＢ1 、Ｂ2 、…Ｂn と、制御回路４０と、書換え可能なメモリとしてのＳＲＡＭ４２とから構成されている。
【００１６】
複数のトライステートバッファＢ1 、Ｂ2 、…Ｂn は、タイミングパルスＰH1に基づいて駆動パルスＨ１を生成するもので、それぞれ並列に接続されている。制御回路４０は、各トライステートバッファＢ1 、Ｂ2 、…Ｂn の動作／不動作を制御するもので、インターフェース１８及び制御回路４０を介して予めＳＲＡＭ４２に記憶されたトライステートバッファの個数情報（制御情報）に基づいてその個数情報が示す個数のトライステートバッファだけを動作させる。
【００１７】
従って、ＳＲＡＭ４２に記憶させるトライステートバッファの個数情報に応じて駆動パルスの出力特性を段階的に切り替えることができる。
次に、駆動パルスＨ１、Ｈ２の調整方法について説明する。
水平転送ＣＣＤ２０の転送電極２２と転送電極２４とでは負荷容量が異なり、またプリント基板のパターンによる容量も異なるため、駆動パルスＨ１、Ｈ２を調整する際にはＣＣＤ駆動装置１０（ＬＳＩ）や水平転送ＣＣＤ２０を有するＣＣＤをプリント基板に搭載した後、実際に水平転送ＣＣＤ２０を動作させる。
【００１８】
そして、駆動パルスＨ１、Ｈ２の出力波形をオシロスコープに表示させ、先ず一方の駆動パルスの出力特性（スルーレート）を調整する。この調整は、前述したようにＳＲＡＭ４２に動作させるトライステートバッファの個数情報を書き込み、これにより駆動パルスの出力特性を段階的に切り替えることによって行う。
【００１９】
次に、他方の駆動パルスの出力特性の調整は、前記調整した一方の駆動パルスの出力波形を見ながら調整する。即ち、図３に示すように波形が対称で、クロス点が中間位置にくるように調整する。
これにより、２相の駆動パルスＨ１、Ｈ２の出力特性の最適化を図ることができる。尚、上記のようにして調整したときのトライステートバッファの個数情報は、システムの起動時にＳＲＡＭ４２に書き込めるようにする。
【００２０】
図４は本発明に係るＣＣＤ駆動装置の他の実施の形態を示すブロック図であり、デジタルカメラに適用した場合に関して示している。
同図に示すデジタルカメラは、主としてＣＣＤ駆動装置５０、システムコントローラ６０、撮影レンズ６２、ＣＣＤ６４、プリアンプを含むアナログ処理回路６６、Ａ／Ｄ変換器６８、デジタル処理回路７０、記録装置７２等から構成されている。
【００２１】
撮影レンズ６２を介してＣＣＤ６４に蓄積された電荷は、ＣＣＤ駆動装置５０から加えられる各種の駆動パルスに基づいて転送され、信号電荷に応じた電圧信号（画像信号）として順次読み出される。ＣＣＤ６４から出力された画像信号は、プリアンプ、ＣＤＳ回路等を含むアナログ処理回路６６に加えられ、ここで処理された画像信号は、Ａ／Ｄ変換器６８でＲ、Ｇ、Ｂのデジタル信号に変換されてデジタル処理回路７０に加えられる。
【００２２】
デジタル処理回路７０は、ガンマ補正回路、ＹＣ信号作成回路等を含み、前記Ｒ，Ｇ，Ｂのデジタル信号のガンマ補正、Ｒ、Ｇ、Ｂ信号のＹＣ信号（輝度信号Ｙとクロマ信号Ｃ）への変換等の処理を行い、ＹＣ信号をフレームメモリに格納する。記録装置７２はフレームメモリに格納されたＹＣ信号を所定の形式に圧縮し、これをカメラに着脱自在なメモリカードに記録する。
【００２３】
このデジタルカメラは、ＣＣＤを駆動する駆動モードとして通常の撮影時の駆動モードの他にムービー用の駆動モード、オートフォーカス用の駆動モードなどを有し、駆動モードにより２種類の基準クロックｆ1 、ｆ2 を切り替え、ＣＣＤ６４の読み出し速度を切り替えることができるようになっている。
ＣＣＤ駆動装置５０は、タイミングパルス発生回路５１、駆動回路５２、５３、５４…、インターフェース５５、切替えスイッチ５６等から構成されている。
【００２４】
システムコントローラ６０は、図示しないレリーズスイッチ等からの信号入力に基づいてカメラの各回路を統括制御するとともに、ＣＣＤ駆動装置５０を制御するもので、駆動モードに応じて基準クロックｆ1 とｆ2 とを切り替える指令信号をインターフェース５５を介して切替えスイッチ５６に出力し、駆動モードに応じた周波数の基準クロックをタイミングパルス発生回路５１に加える。
【００２５】
タイミングパルス発生回路５１は前述したタイミングパルス発生回路１２と同様に基準クロックをカウントし、そのカウント値に基づいて各種のタイミングパルスを発生するように構成されており、基準クロックの周波数が変化すると、各種のタイミングパルスの周波数も変化する。尚、この実施の形態では、各種のタイミングパルスの周波数を変化させるために基準クロックの周波数を変化させるようにしたが、これに限らず、周波数の異なるタイミングパルスを発生させるためのパターンが記憶されたＲＯＭを準備し、駆動モードに応じて使用するパターンを切り替えてタイミングパルスの周波数を変化させるようにしてもよい。
【００２６】
駆動回路５２、５３、５４、…は、タイミングパルス発生回路５１から入力する各タイミングパルスに基づいてそれぞれ所要の出力特性を有する駆動パルスを生成し、これらの駆動パルスをＣＣＤ６４に出力する。
駆動回路５２及び５３は、ＣＣＤ６４の水平転送ＣＣＤを駆動するための２相の駆動パルスＨ１、Ｈ２を出力するもので、それぞれ図２に示した駆動回路１４と同様に構成され、各駆動パルスＨ１、Ｈ２の出力特性を調整できるようになっている。更に、駆動回路５２及び５３は、タイミングパルス発生回路５１から出力されるタイミングパルスの周波数が駆動モードに応じて切り替えられると、そのタイミングパルスの周波数に対して最適な出力特性となるように調整された駆動パルスを出力する。この駆動パルスの出力特性の調整も、図２で説明したように行うことができ、この場合には、周波数に応じた個数情報がＳＲＡＭに記憶され、周波数（駆動モード）に応じて異なる個数情報が使用されることになる。即ち、駆動回路５２及び５３は、駆動パルスの周波数に応じて出力特性が最適化された駆動パルスを出力することができる。
【００２７】
尚、駆動パルスＨ１、Ｈ２以外のパルスを出力する駆動回路５４等も出力パルスの特性を調整できるように構成してもよい。次に、図２に示したＳＲＡＭ４２に駆動パルスの出力特性を調整するための情報（個数情報）をロードする方法について説明する。駆動パルスの調整時に決定した、各駆動回路のＳＲＡＭ４２に格納する駆動パルスの出力特性を調整する情報（この実施の形態では個数情報）は、図１のシステムコントローラ３０や図４のシステムコントローラ６０のプログラムと同じＲＯＭに格納し、このＲＯＭに格納した情報をシステムの起動時に各駆動回路のＳＲＡＭ４２にロードする。
【００２８】
尚、この実施の形態では、トライスタートバッファの動作個数を設定することにより駆動パルスの出力特性を段階的に調整するようにしたが、これに限らず、例えば他の回路素子の選択／切替え等により駆動回路の出力抵抗、スルーレートなどを段階的に変化させるようにしてもよい。また、この実施の形態では、水平転送ＣＣＤを駆動する２相の駆動パルスの出力特性を調整するようにしたが、これに限らず、水平転送ＣＣＤを駆動する３相又は４相の駆動パルスや、垂直転送ＣＣＤを駆動する駆動パルスの出力特性を調整するようにしてもよい。
【００２９】
【発明の効果】
以上説明したように本発明によれば、ＣＣＤを駆動するための複数の駆動パルスの出力特性をそれぞれ段階的に可変にし、ＣＣＤを動作させた状態で駆動パルスの出力特性を調整できるようにしたため、転送電極の負荷容量やプリント基板のパターンによる容量等を加味した駆動パルスの出力特性の調整ができ、これにより転送効率の最適化を図ることができる。また、駆動パルスとして２以上の周波数に切替えが行われるシステムの場合に、ＳＮ比を優先させるか、読み出し速度を優先させるか等、各周波数ごとに駆動パルスの出力特性を変えて最適化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るＣＣＤ駆動装置の実施の形態を示すブロック図
【図２】図１に示した駆動回路の構成を示すブロック図
【図３】２相の水平転送ＣＣＤを駆動するための２相の駆動パルスの波形図
【図４】本発明に係るＣＣＤ駆動装置の他の実施の形態を示すブロック図
【符号の説明】
１０、５０…ＣＣＤ駆動装置、１２、５１…タイミングパルス発生回路、１４、１６、５２、５３、５４…駆動回路、１８、５５…インターフェース、２０…水平転送ＣＣＤ、２２、２４…転送電極、３０、６０…システムコントローラ、６４…ＣＣＤ
Claims (6)
- ＣＣＤを駆動するための複数のタイミングパルスを発生するタイミングパルス発生回路と、
前記複数のタイミングパルスに基づいてそれぞれ所要の駆動パルスを生成し、該駆動パルスを前記ＣＣＤの転送電極に出力する複数の駆動回路とを備え、
前記各駆動回路は、出力が並列接続され、かつ、独立して動作が可能な複数のバッファと、前記複数のバッファ中の動作するバッファの個数を示す動作バッファ個数の制御を行う制御手段と、を有することを特徴とするＣＣＤ駆動装置。 - ＣＣＤを駆動するための複数のタイミングパルスを発生するタイミングパルス発生回路と、
前記複数のタイミングパルスに基づいてそれぞれ所要の駆動パルスを生成し、該駆動パルスを前記ＣＣＤの転送電極に出力する複数の駆動回路とを備え、
前記各駆動回路は、出力が並列接続され、かつ、独立して動作が可能な複数のバッファと、前記複数のバッファ中の動作するバッファの個数を示す動作バッファ個数の制御を行って、前記駆動パルスのスルーレートの制御を行う制御手段と、を有することを特徴とするＣＣＤ駆動装置。 - 前記駆動回路の、前記制御手段によって制御される動作バッファ個数は、接続されるＣＣＤの転送電極に応じた出力波形となるように、前記制御手段によって制御されることを特徴とする請求項１又は２記載のＣＣＤ駆動装置。
- 前記タイミングパルス発生回路は転送速度を切り替えるべく周波数の異なるタイミングパルスを切り替え出力し、前記制御手段によって制御される動作バッファ個数は、前記タイミングパルス発生回路から出力されるタイミングパルスの周波数に応じて適切な出力特性が得られるように異ならせることを特徴とする請求項１から３のいずれか１項記載のＣＣＤ駆動装置。
- 前記駆動回路は、前記動作バッファ個数を示す情報を記憶する書換え可能な記憶手段を更に有し、前記制御手段は前記記憶手段に記憶された情報に基づいて動作バッファ個数を制御することを特徴とする請求項１から４のいずれか１項記載のＣＣＤ駆動装置。
- 前記タイミングパルス発生回路及び複数の駆動回路は、１チップに集積された集積回路によって構成されることを特徴とする請求項１から５のいずれか１項記載のＣＣＤ駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09644999A JP4110309B2 (ja) | 1999-04-02 | 1999-04-02 | Ｃｃｄ駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09644999A JP4110309B2 (ja) | 1999-04-02 | 1999-04-02 | Ｃｃｄ駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000295536A JP2000295536A (ja) | 2000-10-20 |
| JP4110309B2 true JP4110309B2 (ja) | 2008-07-02 |
Family
ID=14165339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09644999A Expired - Fee Related JP4110309B2 (ja) | 1999-04-02 | 1999-04-02 | Ｃｃｄ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4110309B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103402062A (zh) * | 2013-09-02 | 2013-11-20 | 中国电子科技集团公司第四十四研究所 | Ccd驱动时序生成方法及其驱动时序生成装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4643802B2 (ja) * | 2000-07-07 | 2011-03-02 | パナソニック株式会社 | 固体撮像素子の駆動装置 |
| JP3917428B2 (ja) | 2002-01-07 | 2007-05-23 | 富士フイルム株式会社 | 撮像装置および撮像素子駆動パルス生成方法 |
| US20100177230A1 (en) * | 2006-08-09 | 2010-07-15 | Panasonic Corporation | Image sensor driving apparatus |
| JP5975322B2 (ja) | 2012-01-11 | 2016-08-23 | Ｎｅｃスペーステクノロジー株式会社 | 固体撮像素子の駆動装置 |
-
1999
- 1999-04-02 JP JP09644999A patent/JP4110309B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103402062A (zh) * | 2013-09-02 | 2013-11-20 | 中国电子科技集团公司第四十四研究所 | Ccd驱动时序生成方法及其驱动时序生成装置 |
| CN103402062B (zh) * | 2013-09-02 | 2016-06-01 | 中国电子科技集团公司第四十四研究所 | Ccd驱动时序生成方法及其驱动时序生成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000295536A (ja) | 2000-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626629B2 (en) | Device and method for generating timing signals of different kinds | |
| JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
| JP4893320B2 (ja) | 固体撮像装置、撮像装置 | |
| JP4560205B2 (ja) | Ａ／ｄ変換器及びそれを用いた固体撮像装置 | |
| JP4404241B2 (ja) | 固体撮像装置およびその出力方法 | |
| JP4806595B2 (ja) | 固体撮像素子駆動装置及びデジタルカメラ | |
| JP4110309B2 (ja) | Ｃｃｄ駆動装置 | |
| US7298405B2 (en) | Image sensing apparatus having photoelectric conversion elements and a scanning circuit | |
| JP4088855B2 (ja) | タイミングパルス発生装置 | |
| JP3110349B2 (ja) | フレームアライナ回路 | |
| JP3917379B2 (ja) | タイミング信号発生装置およびその発生方法 | |
| JP4246479B2 (ja) | 撮像装置および撮像方法 | |
| KR100447178B1 (ko) | 유한 임펄스 응답 필터 | |
| JP3707748B2 (ja) | 固体撮像装置 | |
| JP5224983B2 (ja) | 固体撮像装置 | |
| JP4178401B2 (ja) | タイミング信号発生装置 | |
| JP4401858B2 (ja) | 撮像装置 | |
| JPH0737415Y2 (ja) | 固体撮像装置 | |
| JP3977156B2 (ja) | 撮像装置 | |
| JPH0795826B2 (ja) | タイミング信号発生回路 | |
| JP4434421B2 (ja) | 撮像装置用ｉｃ素子 | |
| JP2000101934A (ja) | パルス発生装置 | |
| JPH09200454A (ja) | 画像読取装置 | |
| JPH0373681A (ja) | スチルビデオカメラ | |
| JPH10243293A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |