JP4110201B2 - ジッタ量算出装置、及び試験装置 - Google Patents

ジッタ量算出装置、及び試験装置 Download PDF

Info

Publication number
JP4110201B2
JP4110201B2 JP2007228323A JP2007228323A JP4110201B2 JP 4110201 B2 JP4110201 B2 JP 4110201B2 JP 2007228323 A JP2007228323 A JP 2007228323A JP 2007228323 A JP2007228323 A JP 2007228323A JP 4110201 B2 JP4110201 B2 JP 4110201B2
Authority
JP
Japan
Prior art keywords
unit
determination
value
output signal
jitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007228323A
Other languages
English (en)
Other versions
JP2008020464A (ja
Inventor
啓克 新島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2007228323A priority Critical patent/JP4110201B2/ja
Publication of JP2008020464A publication Critical patent/JP2008020464A/ja
Application granted granted Critical
Publication of JP4110201B2 publication Critical patent/JP4110201B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

本発明は、電子デバイスの良否を試験する試験装置に関する。特に、電子デバイスが出力する出力信号のジッタ量に基づいて電子デバイスの良否を試験する試験装置に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願2000−375874 出願日 平成12年12月11日
従来、電子デバイスが出力する出力信号のジッタ量を算出するために、電子デバイスが出力する出力信号をオシロスコープ等により複数回計測し、計測した出力信号の波形からジッタ量を算出していた。例えば、予め与えられた基準値となる当該出力信号のタイミングを計測し、当該タイミングのばらつきによって、当該出力信号の立ち上がりや立ち下がりのジッタ量を算出していた。
近年の半導体装置等の複雑化に伴い、半導体装置に含まれる半導体素子が出力する出力信号におけるジッタが問題となっている。このため、半導体素子におけるパス毎のジッタ量の解析、ジッタ量の算出精度の向上等が望まれている。しかし、従来のジッタ量の算出方法では、オシロスコープ等の操作等において誤差が生じ、精度良くジッタ量を算出することが困難であった。また、オシロスコープ等を操作する必要があるため、ジッタ量の算出に時間がかかっていた。
上記課題を解決するために、本発明の第1の形態においては、電子デバイスから出力される出力信号のジッタ量を算出するジッタ量算出装置であって、所定の位相間隔で2つのタイミングを発生するタイミング発生器と、タイミング発生器が発生したタイミングに基づいて、出力信号の値を複数回算出する値算出部と、値算出部が2つのタイミングのうちの片方に基づいて複数回算出した出力信号の値が、第1の基準値以上であるか否かをそれぞれ判定し、判定結果を出力する第1判定部と、値算出部が2つのタイミングのうちの他方に基づいて複数回算出した出力信号の値が、第2の基準値以上であるか否かをそれぞれ判定し、判定結果を出力する第2判定部と、第1判定部において、出力信号の値が第1の基準値以上であり、第2判定部において、出力信号の値が第2の基準値以上でない判定回数に基づいて、出力信号のジッタ量を算出する第4の算出手段を有するジッタ算出部とを備え、タイミング発生器は、値算出部が予め与えられた回数、出力信号の値を算出する毎に、異なる2つのタイミングを発生し、第4の算出手段は、異なる2つのタイミング毎の、判定回数に基づいて、出力信号のジッタ量を算出することを特徴とするジッタ量算出装置を提供する。
また、ジッタ算出部は、第1判定部において、出力信号の値が第1の基準値以上であり、第2判定部において、出力信号の値が第2の基準値以上である判定回数に基づいて、出力信号のジッタ量を算出する第5の算出手段を更に有し、第5の算出手段は、異なる2つのタイミング毎の、判定回数に基づいて、出力信号のジッタ量を算出してよい。また、ジッタ算出部は、第1判定部において、出力信号の値が第1の基準値以上でなく、第2判定部において、出力信号の値が第2の基準値以上でない判定回数に基づいて、出力信号のジッタ量を算出する第6の算出手段を更に有し、第6の算出手段は、異なる2つのタイミング毎の、判定回数に基づいて、出力信号のジッタ量を算出してよい。
また、ジッタ算出部は、第1判定部において、出力信号の値が第1の基準値以上であり、第2判定部において、出力信号の値が第2の基準値以上である判定回数に基づいて、出力信号のジッタ量を算出する第5の算出手段と、第1判定部において、出力信号の値が第1の基準値以上でなく、第2判定部において、出力信号の値が第2の基準値以上でない判定回数に基づいて、出力信号のジッタ量を算出する第6の算出手段とを更に有し、第5の算出手段及び第6の算出手段は、異なる2つのタイミング毎の、判定回数に基づいて、出力信号のジッタ量を算出し、第1の算出手段、第4の算出手段、第5の算出手段又は第6の算出手段のいずれかを選択し、出力信号のジッタ量を算出させる算出手段選択部を更に備えてよい。また、タイミング発生器が、値算出部が予め与えられた回数、出力信号の値を算出する毎に発生する、異なるタイミング毎の判定回数を記憶する記憶部を更に備えてよい。
また、算出手段選択部は、選択するべき第1の算出手段、第4の算出手段、第5の算出手段、又は第6の算出手段のいずれかを示す選択情報を、ジッタ算出部に供給し、ジッタ算出部は、選択情報と、第1判定部及び第2判定部における判定結果とを受け取り、それぞれの判定結果が、選択された算出手段の判定条件を満たすか否かを判定し、判定結果が判定条件を満たした回数を、判定回数として計数してよい。
また、算出手段選択部は、選択するべき算出手段の判定条件を示す、切替信号INV1と切替信号INV2とを、選択情報としてジッタ量算出部に供給し、ジッタ算出部は、切替信号INV1と、第1判定部における判定結果とを受け取り、第1判定部における判定結果が、選択された算出手段の判定条件を満たすか否かを判定する第1判定基準比較部と、切替信号INV2と、第2判定部における判定結果とを受け取り、第2判定部における判定結果が、選択された算出手段の判定条件を満たすか否かを判定する第2判定基準比較部と、第1判定基準比較部及び第2判定基準比較部における判定結果に基づいて、第1判定部及び第2判定部における判定結果が、選択された算出手段の判定条件を共に満たすか否かを判定する第3判定基準比較部と、第3判定基準比較部において、選択された算出手段の判定条件を共に満たす回数を、判定回数として計数するカウンタとを有してよい。
また、第1判定基準比較部は、第1判定部における判定結果と、切替信号INV1との排他的論理和を出力する第1排他論理和回路であり、第2判定基準比較部は、第2判定部における判定結果と、切替信号INV2との排他的論理和を出力する第2排他論理和回路であり、第3判定基準比較部は、第1排他論理和回路の出力の否定論理と、第2排他論理和回路の出力の否定論理との論理積を出力する論理積回路であってよい。
また、第1判定部は、第1判定部における判定結果を、ジッタ算出部に供給するか否かを切り替える第1切替部を有し、第2判定部は、第2判定部における判定結果を、ジッタ算出部に供給するか否かを切り替える第2切替部を有し、算出手段選択部は、第1切替部及び第2切替部を制御する制御信号を第1切替部及び第2切替部に供給してよい。また、ジッタ算出部は、制御信号に基づいて、カウンタに、第3判定基準比較部における判定結果を供給するか否かを切り替える第3切替部を更に有してよい。
本発明の第2の形態においては、電子デバイスの良否を判定する試験装置であって、試験用の試験信号を生成し、電子デバイスに入力する信号発生器と、入力された試験信号に基づいて、電子デバイスが出力する出力信号のジッタ量を算出するジッタ量算出装置と、ジッタ量算出装置が算出したジッタ量に基づいて、電子デバイスの良否を判定する良否判定部とを備え、ジッタ量算出装置は、所定の位相間隔で2つのタイミングを発生するタイミング発生器と、タイミング発生器が発生したタイミングに基づいて、出力信号の値を複数回算出する値算出部と、値算出部が2つのタイミングのうちの片方に基づいて複数回算出した出力信号の値が、第1の基準値以上であるか否かをそれぞれ判定し、判定結果を出力する第1判定部と、値算出部が2つのタイミングのうちの他方に基づいて複数回算出した出力信号の値が、第2の基準値以下であるか否かをそれぞれ判定し、判定結果を出力する第2判定部と、第1判定部において、出力信号の値が第1の基準値以上であり、第2判定部において、出力信号の値が第2の基準値以上でない判定回数に基づいて、出力信号のジッタ量を算出する第4の算出手段を含むジッタ算出部とを有し、タイミング発生器は、値算出部が予め与えられた回数、出力信号の値を算出する毎に、異なる2つのタイミングを発生し、第4の算出手段は、異なる2つのタイミング毎の、判定回数に基づいて、出力信号のジッタ量を算出することを特徴とする試験装置を提供する。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明に係る試験装置100の構成の一例を示す。試験装置100は、試験信号を生成する信号発生器10、試験信号を整形する波形整形器12、電子デバイス20と信号を受け渡しする信号入出力部14、電子デバイス20が出力する出力信号のジッタ量を算出するジッタ量算出装置50、及び電子デバイス20の良否を判定する良否判定部16を備える。
信号発生器10は、電子デバイス20の試験用の試験信号を生成し、電子デバイス20に、波形整形器12及び信号入出力部14を介して入力する。波形整形器12は、信号発生器10が生成した試験信号を整形する。例えば、波形整形器12は、信号発生器10が生成した試験信号を所望の時間遅延させて、信号入出力部14に入力する。信号入出力部14は、電子デバイス20と電気的に接続され、波形整形器12から受け取った試験信号を、電子デバイス20に入力する。また、信号入出力部14は、試験信号に基づいて電子デバイス20が出力する出力信号を受け取り、ジッタ量算出装置50に出力する。
ジッタ量算出装置50は、入力された試験信号に基づいて、電子デバイス20が出力する出力信号のジッタ量を算出する。良否判定部16は、ジッタ量算出装置50が算出したジッタ量に基づいて、電子デバイス20の良否を判定する。例えば、良否判定部16には、期待値が与えられ、算出したジッタ量が期待値以上であれば、試験した電子デバイス20を不良と判定する。また、良否判定部16には、異なる複数の期待値が与えられ、異なる複数の期待値と、算出したジッタ量とを比較し、それぞれの期待値に対して電子デバイス20の良否を判定し、電子デバイス20の品質を判定してよい。つまり、良否判定部16は、算出したジッタ量に基づいて、電子デバイス20の品質グレードを判定してよい。
図2は、本発明に係るジッタ算出装置50の構成の一例を示すブロック図である。ジッタ算出装置50は、タイミングを発生するタイミング発生器52と、当該タイミングに基づいて電子デバイス20が出力した出力信号の値を算出する値算出部54と、値算出部54が算出した値が基準値以上であるか否かを判定する第1判定部56及び第2判定部と、第1判定部及び第2判定部における判定結果に基づいて出力信号のジッタ量を算出するジッタ算出部62と、ジッタ算出部62における算出手段を選択する算出手段選択部60を備える。
タイミング発生器52は、一例としてタイミングパルスを発生するパルス発生部と、当該タイミングパルスを所望の時間遅延させて出力する可変遅延回路を有する。値算出部54は、タイミング発生器52が発生したタイミングに基づいて、出力信号の値を複数回算出する。第1判定部56は、値算出部54が複数回算出した出力信号の値が、第1の基準値以上であるか否かをそれぞれ判定し、判定結果を出力する。第2判定部58は、値算出部54が複数回算出した出力信号の値が、第2の基準値以上であるか否かをそれぞれ判定する。タイミング発生器52は、値算出部54が予め与えられた回数、出力信号の値を算出する毎に、異なるタイミングを発生することが好ましい。
ジッタ算出部62は、第1判定部56及び第2判定部58が出力する判定結果に基づいてジッタ量を算出する。つまり、ジッタ算出部62は、タイミング発生器52が発生するタイミング毎に、第1判定部56及び第2判定部58が出力する判定結果が、所定の結果になる回数に基づいてジッタ量を算出する。ジッタ算出部62は、ジッタ量を算出するための算出手段を複数有し、ジッタ量を算出するのが好ましい。そして、算出手段選択部60は、ジッタ算出部62が有する複数の算出手段のいずれかを選択し、出力信号のジッタ量を算出させる。
図3は、ジッタ算出部62において、電子デバイス20の出力信号のジッタ量を算出する算出手段の説明図である。図3(a)は、電子デバイス20が出力する出力信号22と、タイミング発生器52が発生するタイミングを示す波形図である。図3(a)において、横軸は時間を示し、縦軸は信号レベルを示す。
まず、ジッタ算出部62において、電子デバイス20の出力信号のジッタ量を算出する第1の算出手段について説明する。まず、タイミング発生器52が、出力信号22の値を検出する所定のタイミング(STRB1)を発生する。本例においては、タイミング発生器52は、T1に示すタイミングでSTRB1を発生する。値算出部54は、STRB1のタイミングで出力信号22の値を複数回取得する。第1判定部56は、値算出部54が複数回取得した値が、第1の基準値以上であるか否かをそれぞれ判定し、それぞれの値について判定結果を出力する。第2判定部58は、値算出部54が複数回取得した値が、第2の基準値以上であるか否かをそれぞれ判定し、それぞれの値について判定結果を出力する。本例においては、第1の基準値として、出力信号22がH論理を示す電圧の80%の電圧値であるVOHが与えられ、第2の基準値として、出力信号22がH論理を示す電圧の20%の電圧値であるVOLが与えられる。値算出部54が出力信号22の値を算出し出力する信号は、出力信号22の値がH論理を示す場合は1を出力し、出力信号22の値がL論理を示す場合に0を出力するようなディジタル信号であってよい。
次に、ジッタ算出部62は、第1判定部56において、出力信号22の値が第1の基準値以上でなく、第2判定部58において、出力信号22の値が第2の基準値以上である判定回数をカウントする。出力信号22がジッタを有する場合、値算出部54が同一のタイミングで出力信号22の値を複数回取得した場合であっても、値算出部54が取得する値は、異なる値を取り得る。そのため、第1判定部56及び第2判定部58における出力結果は、値算出部54が複数回取得した出力信号22の値のそれぞれで異なる結果となりうる。ジッタ算出部62は、第1判定部56において、出力信号22の値が第1の基準値以上でなく、第2判定部58において、出力信号22の値が第2の基準値以上である判定回数をカウントするカウンタと、当該カウンタがカウントした判定回数に基づいて、出力信号22のジッタ量を算出する手段とを有してよい。
T1のタイミングで、値算出部54が予め定められた回数、出力信号22の値を算出した場合、タイミング発生器52はSTRB1としてT2のタイミングを発生する。T2のタイミングにおいても同様に、ジッタ算出部62は、第1判定部において、出力信号22の値が第1の基準値以上でなく、第2判定部58において、出力信号22の値が第2の基準値以上である判定結果をカウントする。以下同様に、タイミング発生器52は、値算出部54が予め定められた回数、出力信号22の値を算出する毎に、異なるタイミングを発生する。本例においては、タイミング発生器52は、図3(a)に示すように、T1・T2・T3・・・T11・・・と異なるタイミングを発生し、それぞれのタイミングにおいて、ジッタ算出部62は、第1の算出手段の判定条件を満たす第1判定部56及び第2判定部58の判定結果をカウントする。
図3(b)は、図3(a)に示す出力信号22について、条件を満たす判定結果回数の分布の一例を示す。横軸は、タイミング発生器52が発生したタイミングを示し、縦軸は、第1の算出手段の判定条件を満たした、判定結果の回数を示す。タイミング発生器52は、値算出部54が所定の回数、出力信号の値を算出する毎に、異なるタイミングを発生する。図3(a)において、出力信号22が点線で示すような範囲でジッタを有する場合、図3(b)に示すような分布が得られる。
ジッタ算出部62は、タイミング発生器52が発生したタイミング毎の判定結果の回数に基づいて、出力信号22のジッタ量を算出し、出力信号が通過した電子デバイス20の電気的な経路におけるジッタ量を算出する。ジッタ算出部62は、タイミング発生器52が発生したタイミング毎の、条件を満たす判定結果の回数が、予め与えられた第3の基準値以上となるタイミングに基づいて、当該ジッタ量を算出してよい。第3の基準値は、任意の整数をとってよい。
次に、第2の算出手段について説明する。第2の算出手段において、ジッタ算出部62、値算出部54、及びタイミング発生器52は第1の算出手段において説明したものと同一又は同様の動作及び機能を有する。第2の算出手段は、第1判定部56において、出力信号22の値が第1の基準値以上である判定回数に基づいて、出力信号22のジッタ量を算出する。第2の算出手段においても、第1の算出手段と同様に、タイミング発生器52が発生する異なるタイミング毎の、第1判定部56において、第2の算出手段の判定条件を満たす判定回数の分布に基づいて、出力信号22のジッタ量を算出する。
次に、第3の算出手段について説明する。第3の算出手段において、ジッタ算出部62、値算出部54、及びタイミング発生器52は第1の算出手段又は第2の算出手段において説明したものと同一又は同様の動作及び機能を有する。第3の算出手段は、第2判定部58において、出力信号22の値が第2の基準値以上でない判定回数に基づいて、出力信号22のジッタ量を算出する。第3の算出手段においても、第1の算出手段又は第2の算出手段と同様に、タイミング発生器52が発生する異なるタイミング毎の、第2判定部58において第3の算出手段の判定条件を満たす判定回数の分布に基づいて、出力信号22のジッタ量を算出する。
算出手段選択部60は、上記説明した第1の算出手段、第2の算出手段、又は第3の算出手段のいずれかを選択し、出力信号22のジッタ量を算出させる。上記説明したジッタ量算出装置50によれば、複数のジッタ量算出手段を有し、複数のジッタ量算出手段を選択し、出力信号22のジッタ量を算出させるので、出力信号22及び電子デバイス20の詳細な解析を行うことができる。また、オシロスコープ等の操作を行う必要がなく、精度よく、且つ高速に、出力信号22のジッタ量を算出することができる。
本例において説明したタイミング発生器52は、値算出部54が予め与えられた回数、出力信号22の値を算出する毎に、1つのタイミングを発生したが、他の例においては、タイミング発生器52は、値算出部54が予め与えられた回数、出力信号22の値を算出する毎に、2つのタイミングを発生してよい。以下、タイミング発生器52が2つのタイミングを発生する実施例について説明する。
タイミング発生器52は、所定の位相間隔で2つのタイミングを発生し、第1判定部56は、値算出部54が当該2つのタイミングのうちの片方に基づいて複数回算出した出力信号22の値が、第1の基準値以上であるか否かをそれぞれ判定し、判定結果を出力し、第2判定部58は、値算出部54が当該2つのタイミングのうちの他方に基づいて複数回算出した出力信号22の値が、第2の基準値以下であるか否かをそれぞれ判定し、判定結果を出力し、タイミング発生器52は、値算出部54が予め与えられた回数、出力信号22の値を算出する毎に、異なる2つのタイミングを発生する。
図3(a)に示すように、まず、タイミング発生器52は、T1のタイミング(STRB1)と、STRB1から所定の時間遅延したタイミング(STRB2)とを発生する。第1判定部56は、値算出部54がSTRB1のタイミングで算出した出力信号22の値が第1の基準値以上であるか否かを判定し、第2判定部58は、値算出部54がSTRB2のタイミングで算出した出力信号22の値が第2の基準値以上であるか否かを判定する。
ジッタ算出部62は、上記説明した、タイミング発生器52が1つのタイミングを発生する場合のジッタ算出部62と同様の動作及び機能を有する。ジッタ算出部62は、ジッタ量を算出する算出手段における判定条件を満たす第1判定部56及び第2判定部58の判定結果の回数に基づいて、出力信号22のジッタ量を算出する。以下本例における第1の算出手段について説明する。
STRB1(T1)及びSTRB2のタイミングで、値算出部54が予め定められた回数、出力信号22の値を算出した後、タイミング発生器52はSTRB1としてT2のタイミングを発生し、STRB2としてT2から所定の時間遅延したタイミングを発生する。当該STRB1及び当該STRB2においても同様に、ジッタ算出部62は、第1判定部において、出力信号22の値が第1の基準値以上であり、第2判定部58において、出力信号22の値が第2の基準値以上でない判定結果をカウントする。ジッタ算出部62は、第1判定部において、出力信号22の値が第1の基準値以上であり、第2判定部58において、出力信号22の値が第2の基準値以上でない判定結果をカウントするカウンタを有してよい。以下同様に、タイミング発生器52は、値算出部54が予め定められた回数、出力信号22の値を算出する毎に、異なる2つのタイミングを発生する。本例においては、タイミング発生器52は、図3(a)に示すように、STRB1として、T1・T2・T3・・・T11・・・と異なるタイミングを発生し、それぞれのSTRB1に対して所定の時間遅延したSTRB2を発生する。次に、ジッタ算出部62は、それぞれの2つのタイミングにおいて、第1の算出手段の判定条件を満たす第1判定部56及び第2判定部58の判定結果をカウントする。
ジッタ算出部62は、タイミング発生器52が発生した異なる2つのタイミング毎の判定結果の回数に基づいて、出力信号22のジッタ量を算出する。ジッタ算出部62は、図3(b)に関連して説明した算出方法と同一又は同様の方法で、出力信号22のジッタ量を算出する。
次に、本例におけるジッタ量を算出する第4の算出手段について説明する。第4の算出手段において、ジッタ算出部62、値算出部54、及びタイミング発生器52は第1の算出手段において説明したものと同一又は同様の動作及び機能を有する。第4の算出手段は、第1判定部56において、出力信号22の値が第1の基準値以上であり、第2判定部58において、出力信号22の値が第2の基準値以上でない判定回数に基づいて、出力信号22のジッタ量を算出する。第4の算出手段においても、第1の算出手段と同様に、ジッタ算出部62は、タイミング発生器52が発生する異なる2つのタイミング毎の、第1判定部56及び第2判定部58において第4の算出手段の判定条件を満たす判定回数の分布に基づいて、出力信号22のジッタ量を算出する。
次に、本例におけるジッタ量を算出する第5の算出手段について説明する。第5の算出手段において、ジッタ算出部62、値算出部54、及びタイミング発生器52は第1の算出手段又は第4の算出手段において説明したものと同一又は同様の動作及び機能を有する。第5の算出手段は、第1判定部56において、出力信号22の値が第1の基準値以上であり、第2判定部58において、出力信号22の値が第2の基準値以上である判定回数に基づいて、出力信号22のジッタ量を算出する。第5の算出手段においても、第1の算出手段又は第4の算出手段と同様に、ジッタ算出部62は、タイミング発生器52が発生する異なる2つのタイミング毎の、第1判定部56及び第2判定部58において第5の算出手段の判定条件を満たす判定回数の分布に基づいて、出力信号22のジッタ量を算出する。
次に、本例におけるジッタ量を算出する第6の算出手段について説明する。第6の算出手段において、ジッタ算出部62、値算出部54、及びタイミング発生器52は第1の算出手段、第4の算出手段、又は第5の算出手段において説明したものと同一又は同様の動作及び機能を有する。第6の算出手段は、第1判定部56において、出力信号22の値が第1の基準値以上でなく、第2判定部58において、出力信号22の値が第2の基準値以上でない判定回数に基づいて、出力信号22のジッタ量を算出する。第6の算出手段においても、第1の算出手段、第4の算出手段、又は第5の算出手段と同様に、ジッタ算出部62は、タイミング発生器52が発生する異なる2つのタイミング毎の、第1判定部56及び第2判定部58において、第6の算出手段の判定条件を満たす判定回数の分布に基づいて、出力信号22のジッタ量を算出する。
算出手段選択部60は、上記説明した第1の算出手段、第4の算出手段、第5の算出手段、又は第6の算出手段のいずれかを選択し、出力信号22のジッタ量を算出させる。また、算出手段選択部60は、上記説明した第1の算出手段、第2の算出手段、第3の算出手段、第4の算出手段、第5の算出手段又は第6の算出手段のいずれかを選択し、出力信号22のジッタ量を算出させてよい。例えば、タイミング発生器52が発生するSTRB1のタイミングに基づいて、第1の算出手段により出力信号22の立ち上がり及び立ち下がりを検出し、検出した立ち上がり及び立ち下がりのタイミングに基づいた2つのタイミング(STRB1,STRB2)をタイミング発生器52が発生し、第1から第6の算出手段により、出力信号22のジッタ量を算出し、出力信号22の詳細な解析を行ってよい。
また、ジッタ算出部62は、上記説明した第1から第6の算出手段のうち、複数の算出手段を備え、算出手段選択部60は、ジッタ算出部62が備える算出手段のいずれかを選択し、ジッタ量を算出させてよい。
上記説明したジッタ量算出装置50によれば、複数のジッタ量算出手段を有し、複数のジッタ量算出手段を選択し、ジッタ量を算出させるので、出力信号22の詳細な解析を行うことができる。また、オシロスコープ等の操作を行う必要がなく、精度よく、且つ高速に、出力信号22のジッタ量を算出することができる。
また、本例においては、第1判定部56は、STRB1のタイミングにおける出力信号22の値が第1の基準値以上であるか否かを判定し、第2判定部58は、STRB1から所定の時間遅延したSTRB2のタイミングにおける出力信号22の値が第2の基準値以下であるか否かを判定したが、他の例においては、第2判定部58は、値算出部54がSTRB1のタイミングで算出した出力信号22の値が第2の基準値以上であるか否かを判定し、第1判定部56は、値算出部54がSTRB1より所定の時間遅延したSTRB2のタイミングで算出した出力信号22の値が第1の基準値以下であるか否かを判定してよい。
図4は、ジッタ量算出装置50の回路構成の一例を示す。図4において、図2と同一の符号を付したものは、図2及び図3に関連して説明したものと同一又は同様の動作及び機能を有する。電子デバイス20から出力された出力信号は、レベル比較回路(CMP1、CMP2)を介して値算出部54に入力される。値算出部54には、タイミング発生器52からタイミングが入力される。タイミング発生器52は、タイミング生成部及び可変遅延回路を有し、所望のタイミングを生成し、値算出部54に入力する。
値算出部54は、入力されたタイミングに基づいて、出力信号の値を複数回取得する。タイミング発生器52は、値算出部54が所定の回数出力信号の値を取得する毎に、異なるタイミングを発生する。値算出部54は取得した出力信号の値を第1判定部56及び第2判定部58に与える。第1判定部56にはSTRB1のタイミングで取得された値が与えられ、第2判定部58にはSTRB2のタイミングで取得された値が与えられる。第1判定部56は例えば論理排他和を算出するEOR1回路と、論理積を算出するAND1回路を有する。EOR1には、値算出部54が取得した値と、EOR1を制御する信号であるEXP1信号が入力される。EOR1は、EXP1信号に基づいて、値算出部54が取得した値が第1の基準値以上であるか否かを判定する。例えば、EOR1において、第1の基準値以上である場合にパス信号(1)を出力し、第1の基準値以上でない場合にはフェイル信号(0)を出力する。例えば、第1の基準値が前述したVOH(論理値1)である場合には、EXP1には0が設定される。EOR1から出力される判定結果は、AND1に入力される。AND1には、EOR1における判定結果と、CPE1信号が入力される。AND1は、EOR1の判定結果の情報をジッタ算出部62に送るか否かを決定する。CPE1に0が設定されている場合、EOR1の判定結果は、CPE1により0にマスクされる。
第2判定部58は、例えば論理排他和を算出するEOR2回路と、論理積を算出するAND2回路を有する。EOR2及びAND2は、第1判定部56におけるEOR1及びAND1と同様の機能を有する。EOR2は、CMP4において取得された値が第2の基準値以上であるか否かを判定する。例えば、第2の基準値が前述したVOL(論理値0)である場合、CPE2には1が設定される。AND2は、EOR2における判定結果をジッタ算出部62に送るか否かを決定する。
フェイルメモリ64は、第1判定部56及び第2判定部58における判定結果を記憶し、電子デバイス20の詳細な解析に使用される。ジッタ算出部62は、第1判定部56及び第2判定部58の判定結果に基づいて出力信号のジッタ量を算出する。ジッタ算出装置50は、電子デバイス20の異なる出力ピンから出力される異なる出力信号のジッタ量を算出するために、複数の値算出部54、第1判定部56、第2判定部58、ジッタ算出部62を備え、タイミング発生器52は、複数の値算出部54のそれぞれに独立したタイミングを与えてよい。
図5は、ジッタ算出部62の回路構成の一例を示す。ジッタ算出部62は、図3に関連して説明した複数の算出手段を有する。算出手段選択部60は、当該複数の算出手段のいずれかを選択し、ジッタ量を算出させる。第1判定部56から出力された判定結果(OUT1)は、EOR3に入力され、第2判定部58から出力された判定結果(OUT2)は、EOR4に入力される。EOR3及びEOR4には、算出手段を切り替えるための信号INV1、INV2がそれぞれ入力される。算出手段選択部60は、選択した算出手段に基づいて、INV1、INV2、CPE1、CPE2を設定してよい。EOR3及びEOR4は、選択された算出手段の判定条件に基づいて、信号をNOR1に入力する。例えば、算出手段選択部60が、図3に関連して説明した第4の算出手段を選択した場合、CPE1、CPE2、INV1には1が設定され、INV2には0が設定される。この場合、EOR3及びEOR4からは、選択された算出手段の判定条件を満たす場合、0が出力され、判定条件を満たさない場合1が出力される。
NOR1は、EOR3及びEOR4から出力された信号に基づいて、AND5に信号を出力する。例えば、EOR3及びEOR4からの信号が共に0、即ち、選択された算出手段の判定条件が共に満たされている場合、1をAND5に出力する。AND5は、NOR1から入力された信号をカウンタ66に与えるか否かを定める。AND5には、OR1から信号が入力される。OR1から入力される信号は、CPE1、CPE2、CPESL1、CPESL2により定まり、これらの信号は、算出手段選択部60が設定してよい。OR1が出力する信号は、NOR1から出力される信号と同期している。
カウンタ66は、入力された信号が所定の信号である回数をカウントする。例えば、算出手段の判定条件が満たされている場合をカウントする場合1をカウントしてよい。記憶部68は、カウンタ66がカウントした回数を記憶する。記憶部68には、タイミング発生器52が異なるタイミングを発生する毎にアドレス信号が入力され、タイミング発生器52が異なるタイミングを発生する毎に、カウンタ66が所定の信号をカウントした回数を異なるアドレスに格納する。ジッタ算出部62は、記憶部68が記憶した異なるタイミング毎の判定回数に基づいて電子デバイス20の出力信号のジッタ量を算出する。
図4及び図5において説明した論理回路素子及び、CPE1、CPE2、INV1、INV2等の設定は、他の素子及び設定を取りうることは明らかである。例えば、本例においては、CPE2には、第2の基準値が前述したVOL(論理値0)である場合、1が設定されていたが、他の例においては、0を設定した場合であっても、論理回路素子の配置及びINV1、INV2の設定によって、本例において説明したジッタ算出装置50と同一又は同様の機能を得ることができることは明らかである。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
上記説明から明らかなように、本発明によれば、電子デバイスの出力信号のジッタ量を精
度よく、且つ高速に算出することができる。また、算出手段を複数備え、算出手段を切り
替えることにより、電子デバイスの詳細な解析を行うことが可能となる。
図1は、本発明に係る試験装置100の構成の一例を示す。 図2は、本発明に係るジッタ算出装置50の構成の一例を示すブロック図である。 図3は、ジッタ算出部62において、電子デバイス20の出力信号のジッタ量を算出する手段の説明図である。 図4は、ジッタ量算出装置50の回路構成の一例を示す。 図5は、ジッタ算出部62の回路構成の一例を示す。

Claims (11)

  1. 電子デバイスから出力される出力信号のジッタ量を算出するジッタ量算出装置であって、
    所定の位相間隔で2つのタイミングを発生するタイミング発生器と、
    前記タイミング発生器が発生した前記タイミングに基づいて、前記出力信号の値を複数回算出する値算出部と、
    前記値算出部が前記2つのタイミングのうちの片方に基づいて複数回算出した前記出力信号の値が、第1の基準値以上であるか否かをそれぞれ判定し、判定結果を出力する第1判定部と、
    前記値算出部が前記2つのタイミングのうちの他方に基づいて複数回算出した前記出力信号の値が、第2の基準値以上であるか否かをそれぞれ判定し、判定結果を出力する第2判定部と、
    前記第1判定部において、前記出力信号の値が前記第1の基準値以上であり、前記第2判定部において、前記出力信号の値が前記第2の基準値以上でない判定回数に基づいて、前記出力信号のジッタ量を算出する第4の算出手段を有するジッタ算出部と
    を備え、
    前記タイミング発生器は、前記値算出部が予め与えられた回数、前記出力信号の値を算出する毎に、異なる2つのタイミングを発生し、
    前記第4の算出手段は、前記異なる2つのタイミング毎の、前記判定回数に基づいて、前記出力信号のジッタ量を算出することを特徴とするジッタ量算出装置。
  2. 前記ジッタ算出部は、前記第1判定部において、前記出力信号の値が前記第1の基準値以上であり、前記第2判定部において、前記出力信号の値が前記第2の基準値以上である判定回数に基づいて、前記出力信号のジッタ量を算出する第5の算出手段を更に有し、
    前記第5の算出手段は、前記異なる2つのタイミング毎の、前記判定回数に基づいて、前記出力信号のジッタ量を算出することを特徴とする請求項1に記載のジッタ量算出装置。
  3. 前記ジッタ算出部は、前記第1判定部において、前記出力信号の値が前記第1の基準値以上でなく、前記第2判定部において、前記出力信号の値が前記第2の基準値以上でない判定回数に基づいて、前記出力信号のジッタ量を算出する第6の算出手段を更に有し、
    前記第6の算出手段は、前記異なる2つのタイミング毎の、前記判定回数に基づいて、前記出力信号のジッタ量を算出することを特徴とする請求項1または2に記載のジッタ量算出装置。
  4. 前記ジッタ算出部は、
    前記第1判定部において、前記出力信号の値が前記第1の基準値以上であり、前記第2判定部において、前記出力信号の値が前記第2の基準値以上である判定回数に基づいて、前記出力信号のジッタ量を算出する第5の算出手段と、
    前記第1判定部において、前記出力信号の値が前記第1の基準値以上でなく、前記第2判定部において、前記出力信号の値が前記第2の基準値以上でない判定回数に基づいて、前記出力信号のジッタ量を算出する第6の算出手段と
    を更に有し、
    前記第5の算出手段及び前記第6の算出手段は、前記異なる2つのタイミング毎の、前記判定回数に基づいて、前記出力信号のジッタ量を算出し、
    前記第4の算出手段、前記第5の算出手段又は前記第6の算出手段のいずれかを選択し、前記出力信号のジッタ量を算出させる算出手段選択部を更に備えることを特徴とする請求項1に記載のジッタ量算出装置。
  5. 前記ジッタ算出部は、前記タイミング発生器が、前記値算出部が予め与えられた回数、前記出力信号の値を算出する毎に発生する、異なるタイミング毎の前記判定回数を記憶する記憶部を更に備えることを特徴とする請求項1から4のいずれかに記載のジッタ量算出装置。
  6. 電子デバイスの良否を判定する試験装置であって、
    試験用の試験信号を生成し、前記電子デバイスに入力する信号発生器と、
    入力された前記試験信号に基づいて、前記電子デバイスが出力する出力信号のジッタ量を算出するジッタ量算出装置と、
    前記ジッタ量算出装置が算出したジッタ量に基づいて、前記電子デバイスの良否を判定する良否判定部と
    を備え、
    前記ジッタ量算出装置は、
    所定の位相間隔で2つのタイミングを発生するタイミング発生器と、
    前記タイミング発生器が発生した前記タイミングに基づいて、前記出力信号の値を複数回算出する値算出部と、
    前記値算出部が前記2つのタイミングのうちの片方に基づいて複数回算出した前記出力信号の値が、第1の基準値以上であるか否かをそれぞれ判定し、判定結果を出力する第1判定部と、
    前記値算出部が前記2つのタイミングのうちの他方に基づいて複数回算出した前記出力信号の値が、第2の基準値以下であるか否かをそれぞれ判定し、判定結果を出力する第2判定部と、
    前記第1判定部において、前記出力信号の値が前記第1の基準値以上であり、前記第2判定部において、前記出力信号の値が前記第2の基準値以上でない判定回数に基づいて、前記出力信号のジッタ量を算出する第4の算出手段を含むジッタ算出部と
    を有し、
    前記タイミング発生器は、前記値算出部が予め与えられた回数、前記出力信号の値を算出する毎に、異なる2つのタイミングを発生し、
    前記第4の算出手段は、前記異なる2つのタイミング毎の、前記判定回数に基づいて、前記出力信号のジッタ量を算出することを特徴とする試験装置。
  7. 前記算出手段選択部は、選択するべき前記第4の算出手段、前記第5の算出手段、又は前記第6の算出手段のいずれかを示す選択情報を、前記ジッタ算出部に供給し、
    前記ジッタ算出部は、前記選択情報と、前記第1判定部及び前記第2判定部における判定結果とを受け取り、それぞれの前記判定結果が、前記選択された算出手段の判定条件を満たすか否かを判定し、前記判定結果が前記判定条件を満たした回数を、前記判定回数として計数することを特徴とする請求項4に記載のジッタ量算出装置。
  8. 前記算出手段選択部は、選択するべき算出手段の前記判定条件を示す、切替信号INV1と切替信号INV2とを、前記選択情報として前記ジッタ算出部に供給し、
    前記ジッタ算出部は、
    前記切替信号INV1と、前記第1判定部における判定結果とを受け取り、前記第1判定部における前記判定結果が、前記選択された算出手段の前記判定条件を満たすか否かを判定する第1判定基準比較部と、
    前記切替信号INV2と、前記第2判定部における前記判定結果とを受け取り、前記第2判定部における前記判定結果が、前記選択された算出手段の前記判定条件を満たすか否かを判定する第2判定基準比較部と、
    前記第1判定基準比較部及び前記第2判定基準比較部における判定結果に基づいて、前記第1判定部及び前記第2判定部における判定結果が、前記選択された算出手段の前記判定条件を共に満たすか否かを判定する第3判定基準比較部と、
    前記第3判定基準比較部において、前記選択された算出手段の前記判定条件を共に満たす回数を、前記判定回数として計数するカウンタと
    を有することを特徴とする請求項7に記載のジッタ量算出装置。
  9. 前記第1判定基準比較部は、前記第1判定部における判定結果と、前記切替信号INV1との排他的論理和を出力する第1排他論理和回路であり、
    前記第2判定基準比較部は、前記第2判定部における判定結果と、前記切替信号INV2との排他的論理和を出力する第2排他論理和回路であり、
    前記第3判定基準比較部は、前記第1排他論理和回路の出力の否定論理と、第2排他論理和回路の出力の否定論理との論理積を出力する論理積回路であることを特徴とする請求項8に記載のジッタ量算出装置。
  10. 前記第1判定部は、前記第1判定部における前記判定結果を、前記ジッタ算出部に供給するか否かを切り替える第1切替部を有し、
    前記第2判定部は、前記第2判定部における前記判定結果を、前記ジッタ算出部に供給するか否かを切り替える第2切替部を有し、
    前記算出手段選択部は、前記第1切替部及び前記第2切替部を制御する制御信号CPEを前記第1切替部及び第2切替部に供給することを特徴とする請求項9に記載のジッタ量算出装置。
  11. 前記ジッタ算出部は、前記制御信号CPEに基づいて、前記カウンタに、前記第3判定基準比較部における判定結果を供給するか否かを切り替える第3切替部を更に有することを特徴とする請求項10に記載のジッタ量算出装置。
JP2007228323A 2000-12-11 2007-09-03 ジッタ量算出装置、及び試験装置 Expired - Fee Related JP4110201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007228323A JP4110201B2 (ja) 2000-12-11 2007-09-03 ジッタ量算出装置、及び試験装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000375874 2000-12-11
JP2007228323A JP4110201B2 (ja) 2000-12-11 2007-09-03 ジッタ量算出装置、及び試験装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002551604A Division JP4360802B2 (ja) 2000-12-11 2001-12-11 ジッタ量算出装置、及び試験装置

Publications (2)

Publication Number Publication Date
JP2008020464A JP2008020464A (ja) 2008-01-31
JP4110201B2 true JP4110201B2 (ja) 2008-07-02

Family

ID=39076476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007228323A Expired - Fee Related JP4110201B2 (ja) 2000-12-11 2007-09-03 ジッタ量算出装置、及び試験装置

Country Status (1)

Country Link
JP (1) JP4110201B2 (ja)

Also Published As

Publication number Publication date
JP2008020464A (ja) 2008-01-31

Similar Documents

Publication Publication Date Title
KR100506777B1 (ko) 반도체 테스트 시스템을 위한 글리치 검출
KR100997086B1 (ko) 지터측정장치 및 시험장치
JPWO2008136301A1 (ja) 試験装置および試験方法
US7756654B2 (en) Test apparatus
KR100269704B1 (ko) 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로
JP5207748B2 (ja) 測定装置、測定方法および試験装置
EP1927204A2 (en) Strobe technique for time stamping a digital signal
US20070096762A1 (en) Measuring apparatus, measuring method, and test apparatus
US7248066B2 (en) On-chip analysis and computation of transition behavior of embedded nets in integrated circuits
JP4394789B2 (ja) 半導体デバイス試験方法・半導体デバイス試験装置
JP4360802B2 (ja) ジッタ量算出装置、及び試験装置
JP2006189336A (ja) 半導体デバイス、試験装置、及び測定方法
US7479777B2 (en) Circuitry and method to measure a duty cycle of a clock signal
US20080228417A1 (en) Changing point detecting circuit, jitter measuring apparatus and test apparatus
JP4110201B2 (ja) ジッタ量算出装置、及び試験装置
Min et al. I/sub DDT/testing
JP3934384B2 (ja) 半導体デバイス試験装置
JP3519329B2 (ja) 半導体試験装置
US9344075B2 (en) Measuring delay between signal edges of different signals using an undersampling clock
JP2005189093A (ja) 試験装置
JP2005156328A (ja) 試験装置及び試験方法
JP3601680B2 (ja) Icテスタ
JP2002156414A (ja) タイミング校正機能を具備した半導体デバイス試験装置
JPH09304482A (ja) Ic試験装置
JPS5855872A (ja) 電子回路試験器

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees