JP4081603B2 - スイッチング素子の駆動装置 - Google Patents
スイッチング素子の駆動装置 Download PDFInfo
- Publication number
- JP4081603B2 JP4081603B2 JP2002186465A JP2002186465A JP4081603B2 JP 4081603 B2 JP4081603 B2 JP 4081603B2 JP 2002186465 A JP2002186465 A JP 2002186465A JP 2002186465 A JP2002186465 A JP 2002186465A JP 4081603 B2 JP4081603 B2 JP 4081603B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- drive
- control
- circuit
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、スイッチング素子の駆動装置に関するものである。
【0002】
【従来の技術】
スイッチング素子を駆動させる駆動装置は、制御回路の信号によりMOSFET(MOS型電界効果トランジスタ)やバイポーラトランジスタ、IGBTといったスイッチング素子を駆動させ、インバータ装置やスイッチング電源などに広く利用されている。例えば図5に示すようなスイッチング回路においては、駆動装置10がスイッチング素子11の制御端子(ゲート)11gに電荷を供給し制御電圧Vgsをある値以上にするとドレイン11d〜ソース11s間で電流Idが流れる。また駆動装置10が制御端子11gから電荷を引き抜き、制御電圧Vgsを別のある値以下にすると、電流Idが止まる。このように制御電圧Vgsを制御することで、電流Idをコントロールすることができる。
【0003】
ここで制御電圧Vgsの変化速度が急激であると、主として負荷回路のインダクタンス成分Lの影響でドレイン11d〜ソース11s間にサージが発生し、素子そのものを破壊したり外部の電子機器へ悪影響を及ぼす放射ノイズが発生したりする。
【0004】
従来はサージ電圧を抑えるために、制御端子11gに適当な抵抗値を持った抵抗Rを接続し、スイッチング時の制御電圧Vgsの変化速度を緩やかにする対策がとられてきた。ここで、抵抗Rの抵抗値が大きいほど制御電圧Vgsの変化速度は緩やかになる。
【0005】
【発明が解決しようとする課題】
ところが、制御端子11gに接続される抵抗Rの抵抗値を大きくすると、サージ電圧の抑制効果は大きくなるが、スイッチング素子11における損失が大きくなり発熱が問題となる。つまりサージ電圧と発熱は、トレードオフの関係がある。
【0006】
一方で、スイッチング素子の使用用途によっては、発熱はある程度許容してでも放射ノイズを抑えたい動作モードと、放射ノイズはある程度許容してでも発熱を抑えたい動作モードとが混在するような場合があった。このような場合には、どちらの動作モードにおいても放射ノイズと発熱の両方が許容範囲に入るように抵抗Rの抵抗値を設定していた。このため、設計の自由度が小さく、抵抗値の設定が困難である上、本来のスイッチング性能を引き出せないという問題があった。
【0007】
本発明は以上の問題に鑑みてなされたものであって、その目的は、設計の自由度を大きくすることができるスイッチング素子の駆動装置を提供する事である。
【0008】
【課題を解決するための手段】
前記の目的を達成する為に、請求項1に記載の発明は、1つのスイッチング素子に対して前記スイッチング素子を駆動させる複数の駆動回路と、あらかじめ決められた複数の制御周波数によって前記駆動回路を選択的に動作させる制御回路とを備え、前記スイッチング素子は複数の制御周波数で駆動され、前記駆動回路は抵抗を含んで構成されており、前記制御周波数に応じて前記駆動回路を選択的に動作させることにより、前記スイッチング素子の制御端子に接続される抵抗の抵抗値を変更するよう構成され、前記制御周波数を高くした場合に、前記スイッチング素子の制御端子に接続される抵抗の抵抗値を小さくする。従って制御周波数に適した制御電圧の変化速度でスイッチングすることができる。ここで選択的と言うのは1つを選択する意味に限らず、複数又は全部を選択することも含む。
【0009】
請求項2に記載の発明は、請求項1に記載の発明において、前記駆動回路がプッシュプル回路と抵抗を有し、前記抵抗の一端が前記スイッチング素子の制御端子に接続され、他端が前記プッシュプル回路の出力端子に接続されている。従って駆動回路のIC化が容易である。
【0010】
請求項3に記載の発明は、請求項2に記載の発明において、前記制御回路は、前記スイッチング素子を駆動させる制御周波数に応じて切り換えられる複数の駆動モードを備え、該制御周波数に応じて切り換えられた駆動モードによって前記駆動回路を選択的に動作させるよう構成され、前記抵抗の抵抗値が各駆動回路によって異なり、前記駆動モードによって前記複数の駆動回路のうち1つが動作される。従って駆動モードに適した抵抗値をもつ駆動回路を使用して、制御電圧の変化速度を変更することができる。
【0011】
請求項4に記載の発明は、請求項1又は請求項2に記載の発明において、前記制御回路は、前記スイッチング素子を駆動させる制御周波数に応じて切り換えられる複数の駆動モードを備え、該制御周波数に応じて切り換えられた駆動モードによって前記駆動回路を選択的に動作させるよう構成され、前記駆動モードによって動作される駆動回路の数が変更される。従って駆動モードに適した駆動回路の数によって、制御電圧の変化速度の変更をすることができる。
【0012】
請求項5に記載の発明は、請求項4に記載の発明において、前記駆動回路の数が2つであり、該2つの駆動回路を構成する抵抗がそれぞれ同じ抵抗値を有する。従って抵抗の種類が少なくなり回路の設計が容易である。
【0014】
請求項6に記載の発明は、請求項1から請求項5のうちいずれか一項に記載の発明において、前記制御回路は、前記スイッチング素子を駆動させる制御周波数に応じて切り換えられる複数の駆動モードを備え、該制御周波数に応じて切り換えられた駆動モードによって前記駆動回路を選択的に動作させるよう構成されており、前記スイッチング素子はHブリッジ回路を構成するスイッチング素子であって、前記制御回路は、前記駆動モードとして、通常モードと、前記Hブリッジ回路が有する出力部に流れる電流を制限する電流制限モードとを備える。従ってHブリッジ回路の使用モードに応じた制御電圧の変化速度でスイッチングすることができる。
請求項7に記載の発明は、請求項6に記載の発明において、前記通常モードでは前記スイッチング素子の制御端子に接続される抵抗の抵抗値を第1の抵抗値とし、前記電流制限モードでは前記スイッチング素子の制御端子に接続される抵抗の抵抗値を前記第1の抵抗値より小さい第2の抵抗値とする。
【0015】
請求項8に記載の発明は、請求項6又は請求項7に記載の発明において、前記スイッチング素子が前記Hブリッジ回路を構成するスイッチング素子のうち接地側に接続されている2つのスイッチング素子である。従って使用モードに応じた制御電圧の変化速度でスイッチングすることができるHブリッジ回路が組み易い。
【0016】
【発明の実施の形態】
以下、本発明をACインバータのHブリッジ回路を駆動させる駆動装置として具体化した一実施の形態を図1〜図3に従って説明する。
【0017】
図1に示すように、ACインバータ1はスイッチング素子SW1〜SW4と、出力部3を有するHブリッジ回路2と、駆動装置4と、過電流検出装置6とを備えている。Hブリッジ回路2は直流電源Eに接続されている。各スイッチング素子SW1〜SW4にはnチャンネルのMOSFETが使用されている。スイッチング素子SW1,SW2はHブリッジ回路2のスイッチング素子のうち直流電源E側に接続されている2つのスイッチング素子であり、それぞれドレインが直流電源Eの正極に接続され、ソースが出力部3に接続されている。スイッチング素子SW3,SW4はHブリッジ回路2のスイッチング素子のうち接地側に接続されている2つのスイッチング素子であり、それぞれドレインが出力部3に接続され、ソースが過電流検出装置6を介して直流電源Eの負極(接地側)に接続されている。出力部3にはフィルターを構成するコンデンサとリアクトルとが接続されている。Hブリッジ回路2の基本動作は、スイッチング素子SW1,SW3の組とスイッチング素子SW2,SW4の組とを交互にオン・オフすることにより、出力部3から交流電圧を出力することである。
【0018】
駆動装置4は、スイッチング素子SW1,SW2の制御端子であるゲートにそれぞれ接続された駆動回路D1と、スイッチング素子SW3,SW4の制御端子であるゲートにそれぞれ並列に接続された駆動回路D2,D3と、駆動回路D1,D2,D3に接続された制御回路5とから構成されている。
【0019】
制御回路5は図示しないマイコンを備え、スイッチング素子SW3,SW4に対する駆動モードとして通常モードと電流制限モードの2つが記憶されている。一方、スイッチング素子SW1,SW2に対する駆動モードとしては通常モードのみが記憶されている。制御回路5は過電流検出装置6と接続されている。
【0020】
図2に示すように、駆動回路D1はプッシュプル回路P1と抵抗R1から構成され、抵抗R1の一端がスイッチング素子SW1又はスイッチング素子SW2の制御端子(ゲート)に接続され、他端がプッシュプル回路P1の出力端子に接続されている。
【0021】
図3に示すように、駆動回路D2の構成は駆動回路D1と同じであり抵抗R1の一端がスイッチング素子SW3又はスイッチング素子SW4の制御端子に接続されている。駆動回路D3はプッシュプル回路P2と抵抗R2から構成され、抵抗R2の一端がスイッチング素子SW3又はスイッチング素子SW4の制御端子に接続され、他端がプッシュプル回路P2の出力端子に接続されている。抵抗R1と抵抗R2の抵抗値は抵抗R2のほうが小さい。また、抵抗R1の抵抗値は制御周波数が50〜60Hzである通常モードにおいて、発熱が許容される範囲で放射ノイズを最低にするように設定されている。抵抗R2の抵抗値は制御周波数が40kHz程度である電流制限モードにおいて、放射ノイズが許容される範囲で発熱を最低にするように設定されている。
【0022】
プッシュプル回路とは一般に2つのトランジスタ等から構成され、スイッチング素子の駆動回路として使用する場合、2つのトランジスタ等のうちどちらか一方を動作させることにより、スイッチング素子の制御端子に電荷を供給したり又は制御端子から電荷を引き抜いたりする。本実施例においてプッシュプル回路P1はnpn型トランジスタTr11とpnp型トランジスタTr12から構成されている。同様にプッシュプル回路P2はnpn型トランジスタTr21とpnp型トランジスタTr22から構成されている。
【0023】
次に上記のように構成された実施の形態の作用について説明する。
本実施の形態では、制御回路5はスイッチング素子SW3,SW4に対する駆動モードとして通常モードと電流制限モードを備え、制御周波数に応じて切り換える。制御周波数とは、スイッチング素子SW1〜SW4を駆動させる周波数のことである。通常モードとは、基本動作を行う駆動モードである。電流制限モードとは、大電流による回路破壊を防ぎ、かつ出力を完全に止めずに予め定められた値の電流を供給する駆動モードである。本実施例では、通常モードの制御周波数は商用交流と同じく50〜60Hzであり、電流制限モードの制御周波数は40kHz程度である。使用頻度は通常モードが圧倒的に多く、電流制限モードは緊急時のみであるため使用頻度は少ない。
【0024】
はじめに通常モードについて説明する。過電流検出装置6から制御回路5に過電流検出信号の出力がないと、制御回路5は駆動回路D2,D3を通常モードで動作させる。即ちスイッチング素子SW3,SW4の制御周波数は50〜60Hzである。なおスイッチング素子SW1,SW2の制御周波数も同じく50〜60Hzである。
【0025】
通常モードでは制御回路5はスイッチング素子SW3,SW4の駆動回路D2にはオン・オフ制御信号を送る。一方駆動回路D3にはオフ状態を保持する制御信号を送る。また、スイッチング素子SW1,SW2の駆動回路D1にはオン・オフ制御信号を送る。
【0026】
ここでオン・オフ信号について説明する。制御回路5は制御周波数に合わせてスイッチング素子SW1とスイッチング素子SW4を同時にオン状態にし、スイッチング素子SW2とスイッチング素子SW3は同時にオフ状態にする。また制御回路5は次の周期でスイッチング素子SW1とスイッチング素子SW4を同時にオフ状態にし、スイッチング素子SW2とスイッチング素子SW3は同時にオン状態にする。つまりスイッチング素子SW1,SW4の組と、スイッチング素子SW2,SW3の組が交互にオン・オフされる。その結果、直流電源Eの直流が交流に変換され、出力部3のフィルターを介して出力される。
【0027】
スイッチング素子SW3,SW4の駆動回路D2と駆動回路D3のトランジスタTr11,Tr12,Tr21,Tr22の制御マトリックスを表1に示す。
【0028】
【表1】
スイッチング素子SW3をオンにする時は、トランジスタTr11をオンしてトランジスタTr12をオフして、スイッチング素子SW3の制御端子に抵抗R1を介して電荷を供給する。スイッチング素子SW3をオフにする時は、トランジスタTr11をオフしてトランジスタTr12をオンして、スイッチング素子SW3の制御端子から抵抗R1を介して電荷を引き抜く。通常モードではトランジスタTr21,Tr22はオフ状態で保持される。なお、抵抗R1の抵抗値は抵抗R2の抵抗値より大きく、発熱が許容される範囲で放射ノイズを最低にするように設定されている。よって抵抗R2を介した場合より制御電圧の変化速度は緩やかである。従って1回のスイッチングでの損失は大きいが、放射ノイズが低く抑えられる。なお、通常モードの制御周波数は電流制限モードに比較して非常に低い、つまりスイッチング回数が非常に少ないので、全体として発熱は少ない。スイッチング素子SW4についても同じで、表1に従って作動するので説明を省略する。スイッチング素子SW1,SW2についても表1の駆動回路D2の制御マトリックスに従って作動するので説明を省略する。
【0029】
次に電流制限モードについて説明する。出力部3に定格以上の負荷回路が接続されると、Hブリッジ回路2の出力部3に大電流が流れようとする。その場合、過電流検出装置6から制御回路5ヘ過電流検出信号が出力されて、スイッチング素子SW3,SW4に対する駆動モードが電流制限モードに切り換えられる。即ちスイッチング素子SW3,SW4の制御周波数は40kHz程度になり、スイッチング素子SW1,SW2の制御周波数は50〜60Hzのままである。
【0030】
電流制限モードでは制御回路5はスイッチング素子SW3,SW4の駆動回路D3にはオン・オフ制御信号を送る。一方スイッチング素子SW3,SW4の駆動回路D2にはオフ状態を保持する制御信号を送る。また、スイッチング素子SW1,SW2の駆動回路D1にはオン・オフ制御信号を送る。
【0031】
ここでオン・オフ信号について説明する。制御回路5は通常モードの制御周波数に合わせてスイッチング素子SW1をオン状態にし、同時に電流制限モードの制御周波数でスイッチング素子SW4をオン・オフする。その時スイッチング素子SW2とスイッチング素子SW3は同時にオフ状態にする。また制御回路5は通常モードの制御周波数の次の周期でスイッチング素子SW1とスイッチング素子SW4を同時にオフ状態にする。その時スイッチング素子SW2をオン状態にし、同時に電流制限モードの制御周波数でスイッチング素子SW3をオン・オフする。
【0032】
つまりスイッチング素子SW1とスイッチング素子SW2を50〜60Hzで交互にオン・オフする。一方、スイッチング素子SW4をスイッチング素子SW1がオンの時に40kHz程度でオン・オフし、スイッチング素子SW1がオフの時にオフする。また、スイッチング素子SW3をスイッチング素子SW2がオンの時に40kHz程度でオン・オフし、スイッチング素子SW2がオフの時にオフする。
【0033】
よって、電流制限モードのスイッチング素子SW3,SW4の制御周波数に応じて、フィルターを構成するリアクトルのインダクタンスを適当に選ぶことにより、当該リアクトルにより出力電流が制限され、回路破壊を防ぐことが可能となる。
【0034】
スイッチング素子SW3,SW4の駆動回路D2と駆動回路D3のトランジスタTr11,Tr12,Tr21,Tr22の制御マトリックスを表2に示す。
【0035】
【表2】
スイッチング素子SW3をオンにする時は、トランジスタTr21をオンしてトランジスタTr22をオフして、スイッチング素子SW3の制御端子に抵抗R2を介して電荷を供給する。スイッチング素子SW3をオフにする時は、トランジスタTr21をオフしてトランジスタTr22をオンして、スイッチング素子のSW3の制御端子から抵抗R2を介して電荷を引き抜く。電流制限モードではトランジスタTr11,Tr12はオフ状態で保持される。この時抵抗R2の抵抗値は抵抗R1の抵抗値より小さく、放射ノイズが許容される範囲で発熱を最低にするように設定されている。よって抵抗R1を介した場合より制御電圧の変化速度は急激である。従ってスイッチングでの放射ノイズは大きいが、発熱が低く抑えられる。なお、電流制限モードの使用頻度は通常モードに比較して非常に低いので、全体として放射ノイズは少ない。スイッチング素子SW4についても同じで、表2に従って作動するので説明を省略する。スイッチング素子SW1,SW2の駆動回路D1については通常モードと同じなので説明を省略する。
【0036】
この実施の形態では以下の効果を有する。
(1) スイッチング素子SW3,SW4の駆動は、50〜60Hzで動作する通常モードでは抵抗値の大きな抵抗R1を備えた駆動回路D2を動作して行われ、電流制限モードでは抵抗値の小さな抵抗R2を備えた駆動回路D3を動作して行われる。従って、駆動モードに適した制御電圧の変化速度でスイッチングができ放射ノイズ又は発熱を抑制できる。また、設計の自由度が大きくなる。
【0037】
(2) プッシュプル回路P1,P2はそれぞれトランジスタTr11,Tr12及びトランジスタTr21,Tr22から構成されている。また、駆動回路D1はプッシュプル回路P1と抵抗R1から構成され、抵抗R1の一端がスイッチング素子SW1又はスイッチング素子SW2の制御端子に接続され、他端がプッシュプル回路P1の出力端子に接続されている。駆動回路D2の構成は駆動回路D1と同じであり抵抗R1の一端がスイッチング素子SW3又はスイッチング素子SW4の制御端子に接続されている。駆動回路D3はプッシュプル回路P2と抵抗R2から構成され、抵抗R2の一端がスイッチング素子SW3又はスイッチング素子SW4の制御端子に接続され、他端がプッシュプル回路P2の出力端子に接続されている。従ってIC化が容易である。
【0038】
(3) 制御回路5は制御周波数に応じて駆動モードを切り換えている。つまり、制御周波数が50〜60Hzでは通常モードを適用し、スイッチング素子SW3,SW4の駆動は抵抗値の大きな抵抗R1を備えた駆動回路D2を選択して放射ノイズを抑制している。制御周波数40kHz程度では電流制限モードを適用し、スイッチング素子SW3,SW4の駆動は抵抗値の小さな抵抗R2を備えた駆動回路D3を選択して発熱を抑制している。従って、制御周波数に適した制御電圧の変化速度でスイッチングすることができ放射ノイズ又は発熱を抑制できる。
【0039】
(4) スイッチング素子SW3,SW4はHブリッジ回路2の接地側に設けられている。従って、ACインバータ1の回路が組み易い。
実施の形態は前記に限らず、例えば次のように構成してもよい。
【0040】
○ 駆動回路D1の抵抗R1と駆動回路D2の抵抗R1は抵抗値が同じでなくてもよい。通常モードで発熱が許容される範囲で放射ノイズを抑えられる抵抗値であればよい。
【0041】
○ 通常モードでしか駆動しないスイッチング素子SW1,SW2を駆動させるのはプッシュプル回路でなくてもよい。
○ 1つのスイッチング素子に対して抵抗は1つに限らない。例えば図4(a)に示すように抵抗値の違う2つの抵抗Ra,RbをそれぞれダイオードDiを介して並列に接続してもよい。スイッチング素子をオンする時に使用する抵抗RaにはダイオードDiのアノードをプッシュプル回路側にして接続し、スイッチング素子をオフする時に使用する抵抗RbにはダイオードDiのカソードをプッシュプル回路側にして接続する。また、図4(b)に示すように並列に接続された2つの抵抗Ra,Rbのうち、一方の抵抗RaにだけダイオードDiを接続してもよい。また、制御回路5を工夫することで図4(c)に示すように抵抗Ra,Rbを接続してもよい。
【0042】
○ 電流制御モードでスイッチング素子SW3,SW4を駆動するのに駆動回路D2,D3の2つを選択してもよい。この場合抵抗R2の抵抗値は、電流制限モードにおいて抵抗R1と抵抗R2が並列に接続された状態で放射ノイズが許容される範囲で発熱を最低にするように設定される。また、トランジスタTr11,Tr12,Tr21,Tr22の制御マトリックスは表3のようになる。
【0043】
【表3】
○ 抵抗R1と抵抗R2の抵抗値は異なるものに限らない。抵抗値が同じで、電流制御モードでスイッチング素子SW3,SW4を駆動するのに駆動回路D2,D3の2つを選択してもよい。この場合、抵抗R1,R2の抵抗値は通常モードにおいて発熱が許容される範囲で放射ノイズを最低にし、かつ電流制限モードにおいて抵抗R1と抵抗R2が並列に接続された状態で放射ノイズが許容される範囲で発熱を最低にするように設定される。この場合抵抗の種類が少なくなり回路製造が容易になる。
【0044】
○ 駆動モードは2種類でなくてもよい。例えば駆動回路として異なる抵抗値の抵抗R1,R2を有する駆動回路D2,D3を設け、駆動回路D2のみを動作させるモード、駆動回路D3のみを動作させるモード、駆動回路D2,D3を同時に動作させるモードの3種類のモードでもよい。3種類以上でも、駆動モードの数に応じて制御マトリックスを変更すればよい。この場合、駆動モードの数の他に、各駆動回路に接続する抵抗の種類、各駆動モードで動作させる回路の数も変更でき、回路設計の自由度がさらに大きくなる。
【0045】
○ 1つのスイッチング素子に対して駆動回路を3つ以上並列に接続してもよい。例えばそれぞれ異なる抵抗値の抵抗を有する駆動回路を3つ設け、駆動モードによりそれぞれ1つの駆動回路を動作させたり、複数の駆動回路を同時に動作させてもよい。4つ以上でも、駆動回路の数に応じて制御マトリックスを変更すればよい。この場合、駆動回路の数の他に、駆動モードの数、各駆動回路に接続する抵抗の種類、各駆動モードで動作させる回路の数も変更でき、回路設計の自由度がさらに大きくなる。
【0046】
○ スイッチング素子はMOSFETに限らない。例えばIGBT、バイポーラトランジスタでもよい。
○ 駆動装置としてACインバータのHブリッジ回路に用いられるものに限らない。例えばスイッチング素子を用いた電源装置に用いてもよい。また、モータのチョッピング制御を行うスイッチング素子の駆動装置に用いてもよい。
【0047】
○ 駆動モードは制御周波数に応じて切り換えられるものに限らない。例えば任意にモータ回転数を変更する様なチョッピング制御を行うスイッチング素子に用いた場合、モータの回転数に応じて手動で駆動モードに切り換えてもよい。
【0048】
○ 複数の駆動回路に接続されたスイッチング素子SW3,SW4はHブリッジ回路2のスイッチング素子のうち接地側に接続されているものに限らない。例えば直流電源Eの正極側に接続されたスイッチング素子SW1,SW2に複数の駆動回路を接続し、スイッチング素子SW3,SW4にそれぞれ1個の駆動回路を接続してもよい。また、全てのスイッチング素子SW1,SW2,SW3,SW4に複数の駆動回路を接続してもよい。
【0049】
前記実施の形態から把握できる技術的思想(発明)について以下に記載する。
(1) 前記駆動回路が、すべて同じ抵抗値を持っており、前記駆動モードによって動作される駆動回路の数が変更される請求項1,請求項2及び請求項4に記載の駆動装置。
【0050】
(2) 前記通常モードが商用交流周波数であり、前記電流制限モードは通常モードの百倍以上の周波数である。
【0051】
【発明の効果】
以上詳述したように、請求項1〜請求項8に記載の発明によれば、設計の自由度を大きくすることができる。
【図面の簡単な説明】
【図1】 一実施の形態におけるACインバータの回路図。
【図2】 スイッチング素子SW1,SW2の駆動回路図。
【図3】 スイッチング素子SW3,SW4の駆動回路図。
【図4】 (a)〜(c)は別の実施形態における駆動回路の抵抗の接続を示す回路図。
【図5】 従来の駆動回路図。
【符号の説明】
1…ACインバータ、2…Hブリッジ回路、4…駆動装置、5…制御回路、6…過電流検出装置、D1,D2,D3…駆動回路、P1,P2…プッシュプル回路、R1,R2,Ra,Rb…抵抗、SW1〜SW4…スイッチング素子。
Claims (8)
- 1つのスイッチング素子に対して前記スイッチング素子を駆動させる複数の駆動回路と、あらかじめ決められた複数の制御周波数によって前記駆動回路を選択的に動作させる制御回路とを備え、
前記スイッチング素子は複数の制御周波数で駆動され、前記駆動回路は抵抗を含んで構成されており、
前記制御周波数に応じて前記駆動回路を選択的に動作させることにより、前記スイッチング素子の制御端子に接続される抵抗の抵抗値を変更するよう構成され、
前記制御周波数を高くした場合に、前記スイッチング素子の制御端子に接続される抵抗の抵抗値を小さくするスイッチング素子の駆動装置。 - 前記駆動回路がプッシュプル回路と抵抗を有し、前記抵抗の一端が前記スイッチング素子の制御端子に接続され、他端が前記プッシュプル回路の出力端子に接続されている請求項1に記載のスイッチング素子の駆動装置。
- 前記制御回路は、前記スイッチング素子を駆動させる制御周波数に応じて切り換えられる複数の駆動モードを備え、該制御周波数に応じて切り換えられた駆動モードによって前記駆動回路を選択的に動作させるよう構成され、
前記抵抗の抵抗値が各駆動回路によって異なり、前記駆動モードによって前記複数の駆動回路のうち1つが動作される請求項2に記載のスイッチング素子の駆動装置。 - 前記制御回路は、前記スイッチング素子を駆動させる制御周波数に応じて切り換えられる複数の駆動モードを備え、該制御周波数に応じて切り換えられた駆動モードによって前記駆動回路を選択的に動作させるよう構成され、
前記駆動モードによって動作される駆動回路の数が変更される請求項1又は請求項2に記載のスイッチング素子の駆動装置。 - 前記駆動回路の数が2つであり、該2つの駆動回路を構成する抵抗がそれぞれ同じ抵抗値を有する請求項4に記載のスイッチング素子の駆動装置。
- 前記制御回路は、前記スイッチング素子を駆動させる制御周波数に応じて切り換えられる複数の駆動モードを備え、該制御周波数に応じて切り換えられた駆動モードによって前記駆動回路を選択的に動作させるよう構成されており、
前記スイッチング素子はHブリッジ回路を構成するスイッチング素子であって、前記制御回路は、前記駆動モードとして、通常モードと、前記Hブリッジ回路が有する出力部に流れる電流を制限する電流制限モードとを備える請求項1から請求項5のうちいずれか一項に記載のスイッチング素子の駆動装置。 - 前記通常モードでは前記スイッチング素子の制御端子に接続される抵抗の抵抗値を第1の抵抗値とし、
前記電流制限モードでは前記スイッチング素子の制御端子に接続される抵抗の抵抗値を前記第1の抵抗値より小さい第2の抵抗値とする請求項6に記載のスイッチング素子の駆動装置。 - 前記スイッチング素子が前記Hブリッジ回路を構成するスイッチング素子のうち接地側に接続されている2つのスイッチング素子である請求項6又は請求項7に記載のスイッチング素子の駆動装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002186465A JP4081603B2 (ja) | 2002-06-26 | 2002-06-26 | スイッチング素子の駆動装置 |
US10/607,481 US7276954B2 (en) | 2002-06-26 | 2003-06-25 | Driver for switching device |
US11/773,608 US20070252635A1 (en) | 2002-06-26 | 2007-07-05 | Driver for switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002186465A JP4081603B2 (ja) | 2002-06-26 | 2002-06-26 | スイッチング素子の駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004032409A JP2004032409A (ja) | 2004-01-29 |
JP4081603B2 true JP4081603B2 (ja) | 2008-04-30 |
Family
ID=31181810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002186465A Expired - Fee Related JP4081603B2 (ja) | 2002-06-26 | 2002-06-26 | スイッチング素子の駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4081603B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5777537B2 (ja) | 2012-02-17 | 2015-09-09 | 三菱電機株式会社 | パワーデバイス制御回路およびパワーデバイス回路 |
WO2017026367A1 (ja) * | 2015-08-07 | 2017-02-16 | 三菱電機株式会社 | パワースイッチング装置 |
US10651723B1 (en) * | 2018-10-22 | 2020-05-12 | Infineon Technologies Austria Ag | Method for static gate clamping in multi-output gate driver systems |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07288456A (ja) * | 1994-02-23 | 1995-10-31 | Fuji Electric Co Ltd | 半導体装置の過電圧クランプ回路 |
JPH08204526A (ja) * | 1995-01-23 | 1996-08-09 | Toshiba Corp | スイッチング素子のゲート駆動回路 |
JP3577807B2 (ja) * | 1995-05-23 | 2004-10-20 | 富士電機デバイステクノロジー株式会社 | 自己消弧形半導体素子の駆動回路 |
JP3614519B2 (ja) * | 1995-07-25 | 2005-01-26 | 株式会社日立製作所 | 絶縁ゲート型半導体装置の駆動方法及び装置 |
JP3486037B2 (ja) * | 1996-01-19 | 2004-01-13 | 株式会社東芝 | インバータ装置 |
JP3421507B2 (ja) * | 1996-07-05 | 2003-06-30 | 三菱電機株式会社 | 半導体素子の駆動回路 |
JP2000022511A (ja) * | 1998-07-01 | 2000-01-21 | Mitsubishi Electric Corp | パワートランジスタ制御回路 |
JP3322217B2 (ja) * | 1998-07-21 | 2002-09-09 | 株式会社豊田自動織機 | インバータ |
JP2000083371A (ja) * | 1998-09-02 | 2000-03-21 | Fuji Electric Co Ltd | 電力変換器におけるゲート駆動回路 |
-
2002
- 2002-06-26 JP JP2002186465A patent/JP4081603B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004032409A (ja) | 2004-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
US7236041B2 (en) | Isolated gate driver circuit for power switching devices | |
US20070252635A1 (en) | Driver for switching device | |
JP2011083187A (ja) | バッテリを流れる電流を制御するための回路及び方法 | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
JPH07502876A (ja) | Mosfetパワートランジスタの保護回路装置 | |
JPH08107340A (ja) | 3端子絶縁ゲート型電力電子装置 | |
JP4922749B2 (ja) | ファンシステム | |
JP2000510676A (ja) | バッテリ充電器 | |
JP2014515198A (ja) | 半導体電力スイッチ用ドライバ回路 | |
JP4081603B2 (ja) | スイッチング素子の駆動装置 | |
JP3964399B2 (ja) | 電動モータ駆動装置 | |
CN111082736B (zh) | 用于交流电机的驱动电路和家电设备 | |
JP4556906B2 (ja) | ゲートドライバおよびそのゲートドライバを含むモータ駆動装置 | |
JP4081604B2 (ja) | スイッチング素子の駆動装置 | |
JP7247903B2 (ja) | 電気回路及び電源装置 | |
JP5278229B2 (ja) | 半導体集積回路の保護装置および保護方法 | |
JP2002111463A (ja) | Fetの駆動回路およびスイッチング装置 | |
JP3487573B2 (ja) | 整流平滑回路および整流平滑方法 | |
JP2007318873A (ja) | Pwmモータ駆動回路 | |
CN112075001A (zh) | 电动机接地保护 | |
JP2005506030A (ja) | モーター制御回路およびそれに組み合わせるフルブリッジ・スイッチング | |
JP3172261B2 (ja) | パワーmosfetを用いたスイッチング回路 | |
EP2066016B1 (en) | Static switch for motors of climate control units and climate control unit comprising the switch | |
CN116896256A (zh) | 驱动pmos和nmos全桥功率级的高效概念 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4081603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |