JP4067710B2 - 入力保護回路 - Google Patents
入力保護回路 Download PDFInfo
- Publication number
- JP4067710B2 JP4067710B2 JP23564199A JP23564199A JP4067710B2 JP 4067710 B2 JP4067710 B2 JP 4067710B2 JP 23564199 A JP23564199 A JP 23564199A JP 23564199 A JP23564199 A JP 23564199A JP 4067710 B2 JP4067710 B2 JP 4067710B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- diffusion region
- type diffusion
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置中の入力保護回路に関する。
【０００２】
【従来の技術】
半導体装置は高電圧の印加による破壊を防止するために、パッドに入力保護回路を設けている。図１４に従来の入力保護回路の平面図を示している。入力保護回路のＡＡ´断面は図１３に示している。従来の入力保護回路は図１３に示すようにＮ型半導体基板８９上にＰ型拡散層８１を有し、Ｐ型拡散層８１に第一のＮ型エピタキシャル領域８２と第二のＮ型エピタキシャル領域８７を有している。第一のＮ型エピタキシャル領域８２と第二のＮ型エピタキシャル領域８７は分離領域９０により分離されている。第一のＮ型エピタキシャル領域８２にはＰ型拡散層８３を有している。Ｐ型拡散層８３にはＰＡＤを介して入力端子に接続したＰ＋拡散領域８４と、アルミニウム配線を介して内部回路に接続したＰ＋拡散領域８５を形成している。そして、第一のＮ型エピタキシャル領域８２上の一部にはＰＡＤを介して入力端子に接続したＮ＋拡散領域８６を形成している。第一のエピタキシャル領域８２下部にはＮ＋埋込領域８８を形成している。
【０００３】
【発明が解決しようとする課題】
Ｎ型半導体基板８９の裏面から正サージ電圧が印加されると、Ｐ型拡散層８１が高電位となるため、Ｎ型半導体基板８９、Ｐ型拡散層８１、第一のＮ型エピタキシャル領域８２で構成される寄生ＮＰＮトランジスタが動作し、その結果、Ｎ＋拡散領域８６へ大電流が流れ込み、半導体装置の破壊が生じてしまう。
また、Ｎ型半導体基板８９の裏面から負サージ電圧が印加されると、Ｎ型半導体基板８９とＰ型拡散層８１間が逆バイアスされ、Ｐ型拡散層８１が高電位となる。そして第一のＮ型エピタキシャル領域８２、Ｐ型拡散層８１、Ｎ型半導体基板８９で構成される寄生ＮＰＮトランジスタが動作する。更にこの寄生ＮＰＮトランジスタが動作することにより、第一のＮ型エピタキシャル領域８２が高電位となり、Ｐ型拡散層８３、第一のＮ型エピタキシャル領域８２、Ｐ型拡散層８１で構成される寄生ＰＮＰトランジスタが動作する。したがって、Ｐ型拡散層８３、第一のＮ型エピタキシャル領域８２、Ｐ型拡散層８１、Ｎ型半導体基板８９で構成されるＰＮＰＮサイリスタが動作し、Ｎ型半導体基板８９の裏面へ大電流が流れ込み、半導体装置の破壊が生じてしまう。
【０００４】
そこで本発明はサージ電圧印加時のサージ電荷の集中を緩和した入力保護回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本願発明の一態様によれば、入力保護回路は、Ｎ型半導体基板と、前記Ｎ型半導体基板上に形成されたＰ型エピタキシャル層と、前記Ｐ型エピタキシャル層上に形成された第一のＮ型エピタキシャル領域と、前記第一のＮ型エピタキシャル領域に形成されたＰ型拡散層と、前記第一のＮ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接している第一のＮ型拡散領域と、前記Ｐ型拡散層に形成され、ＰＡＤを介して入力端子と接続している第一のＰ型拡散領域と、前記Ｐ型拡散層に形成され、内部回路と接続している第二のＰ型拡散領域と、前記Ｐ型エピタキシャル層に形成された第二のＮ型エピタキシャル領域と、前記第二のＮ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続している第三のＰ型拡散領域と、前記第二のＮ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続している第二のＮ型拡散領域と、を有し、前記第二のＮ型拡散領域あるいは前記第三のＰ型拡散領域あるいはその両拡散領域は、枠状に形成され、前記第二のＮ型拡散領域は前記第三のＰ型拡散領域の内側に形成されていることを特徴とする入力保護回路が提供される。
また、本願発明の他の一態様によれば、Ｎ型半導体基板と、前記Ｎ型半導体基板上に形成されたＰ型エピタキシャル層と、前記Ｐ型エピタキシャル層に形成されたＮ型エピタキシャル領域と、前記Ｎ型エピタキシャル領域に形成されたＰ型拡散層と、前記Ｐ型拡散層に形成され、ＰＡＤを介して入力端子と接続している第一のＰ型拡散領域と、前記Ｐ型拡散層に形成され、内部回路と接続している第二のＰ型拡散領域と、前記Ｎ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続しているＮ型拡散領域と、前記Ｎ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続している第三のＰ型拡散領域と、を具備し、前記第三のＰ型拡散領域は前記第一のＰ型拡散領域に接して形成され、前記Ｎ型拡散領域あるいは前記第三のＰ型拡散領域あるいはその両拡散領域は枠状に形成され、前記Ｎ型拡散領域は前記第三のＰ型拡散領域の内側に形成されていることを特徴とする入力保護回路が提供される。
【０００８】
【発明の実施の形態】
本発明における入力保護回路の実施の形態を以下の実施例により説明する。第一の実施例における半導体装置の入力保護回路の平面図を図２に、図２中のＡＡ´断面を図１に示す。第一の実施例における入力保護回路はＰＡＤ下の第二のＮ型拡散層１にＮ＋拡散領域２及びＰ＋拡散領域３を有している点で従来の半導体装置と異なる。入力保護回路の構造について図１を用いて詳しく説明する。Ｎ型半導体基板１２上にＰ型拡散層４を有し、Ｐ型拡散層４の上部に第一のＮ型エピタキシャル領域５と第二のＮ型エピタキシャル領域１を有している。第一のＮ型エピタキシャル領域５と第二のＮ型エピタキシャル領域１は分離領域１３により分離されている。第一のＮ型エピタキシャル領域５内にＰ型拡散層６を有している。Ｐ型拡散層６内にはＰ＋拡散領域７及びＰ＋拡散領域８を形成しており、第一のＮ型エピタキシャル領域５上の一部にはＮ＋拡散領域９を形成している。Ｐ＋拡散領域８はアルミニウム配線を介して内部回路へ接続しており、Ｐ＋拡散領域７とＮ＋拡散領域９はＰＡＤを介して入力端子と接続している。第一のＮ型エピタキシャル領域５及び第二のＮ型エピタキシャル領域１下部にはＮ＋埋込領域１０及びＮ＋埋込領域１１を形成している。第二のＮ型エピタキシャル領域１上には図２に示すようにＰ＋拡散領域３を枠状に形成しており、内側にはＮ＋拡散領域２を枠状に形成している。
【０００９】
本実施例の半導体装置の入力保護回路において、第二のＮ型エピタキシャル領域１上にＮ＋拡散領域２及びＰ＋拡散領域３を形成することにより、サージ電圧印加時のサージ電荷の受け面積を拡大してサージ耐量を増加し、半導体装置の破壊を防止することができる。
第一の実施例においてＰ＋拡散領域３及びＮ＋拡散領域２は図３に示すようにコーナー部分を面取りしてもよい。面取りすることによりコーナーへの電流集中を防ぐことが可能となる。
次に第二の実施例における半導体装置の入力保護回路の構造について説明する。入力保護回路の平面図を図５に、図５中のＡＡ´断面を図４に示している。第二の実施例の入力保護回路は枠状に形成されたＰ+拡散領域２３の内側全体にＮ＋拡散領域２２を形成している点で第一の実施例と異なる。入力保護回路の構造について、Ｎ型半導体基板３２、Ｐ型拡散層２４、第一のＮ型エピタキシャル領域２５、第二のＮ型エピタキシャル領域２１、分離領域３３、Ｐ型拡散層２６、Ｐ＋拡散領域２７、Ｐ＋拡散領域２８、Ｎ＋拡散領域２９、Ｎ＋埋込領域３０、Ｎ＋埋込領域３１、Ｐ+拡散領域２３の構造は第一の実施例と同様であるため説明を省略する。図４に示すようにＮ＋拡散領域２２はＰ＋拡散領域２３の内側全体に形成している。従ってサージ電圧印加時のサージ電荷の受け面積を拡大することができ、サージ電荷の集中を防止することができる。そのため、サージ電圧印加による半導体装置の破壊を防止することができる。Ｎ＋拡散領域２２は第一の実施例のＮ＋拡散領域に比べて大きいコンタクト面積を有するため、より大きなサージ電荷の分散効果を有する。
【００１０】
第二の実施例においてＰ＋拡散領域２３及びＮ＋拡散領域２２は図６の平面図に示すようにコーナー部分を面取りしてもよい。面取りすることによりコーナーへの電流集中を防ぐことが可能となる。
次に第三の実施例における半導体装置の入力保護回路の構造について説明する。入力保護回路の平面図を図８に、図８中のＡＡ´断面を図７に示す。第三の実施例における入力保護回路は一つのＮ型エピタキシャル領域４１に抵抗体の領域であるＰ型拡散層４２とＰ＋拡散領域４３及びＰ＋拡散領域４４とＰＡＤの領域であるＰ＋拡散領域４５及びＮ＋拡散領域４６を有しており、かつＰ＋拡散領域４３は枠状のＰ＋拡散領域４５に接している。第三の実施例の入力保護回路について図７を用いて詳しく説明する。入力保護回路はＮ型半導体基板４９上にＰ型拡散層４８を有しており、Ｐ型拡散層４８にＮ型エピタキシャル領域４１を形成している。Ｎ型エピタキシャル領域４１上部にＰ型拡散層４２を形成しており、Ｐ型拡散層４２にＰ＋拡散領域４３及びＰ＋拡散領域４４を有している。Ｐ＋拡散領域４４はＡｌ配線により内部回路に接続している。Ｐ＋拡散領域４３は、Ｎ型エピタキシャル領域４１上に形成されたＰ＋拡散領域４５に接しており、且つＡｌ配線によりＰＡＤを介して入力端子と接続している。Ｐ＋拡散領域４５は図６のように枠状の構造である。Ｐ＋拡散領域４５及びＰ＋拡散領域４５の内側に形成されたＮ＋拡散領域４６はＰＡＤ（図示せず）を介してＡｌ配線により入力端子と接続している。Ｎ＋拡散領域４６も図８に示すように枠状の構造である。Ｎ型エピタキシャル領域４１下部にはＮ＋埋込領域４７を有している。
【００１１】
第三の実施例において、抵抗体の領域であるＰ型拡散層４２及びＰ＋拡散領域４３及びＰ＋拡散領域４４とＰＡＤの領域であるＰ＋拡散領域４５及びＮ＋拡散領域４６をＮ型エピタキシャル領域４１に形成することにより、入力装置の微細化が可能となる。また、Ｎ＋拡散領域４６及びＰ＋拡散領域４５を形成することによりサージ電荷の受け面積を拡大し、サージ電圧印加時にサージ電荷の集中を防止し、半導体装置の破壊を防止することができる。
第三の実施例においてＰ＋拡散領域４５及びＮ＋拡散領域４６は図９に示すようにコーナー部分を面取りしてもよい。面取りすることによりコーナーへの電流集中を防ぐことが可能となる。
第四の実施例における半導体装置の入力保護回路の構造について説明する。入力保護回路の平面図を図１１に、図１１中のＡＡ´断面を図１０に示している。第四の実施例における入力保護回路はＮ＋拡散領域５１をＰ＋拡散領域５２の内側全体に形成している点で第三の実施例と異なる。図１１に示した第四の実施例の入力保護回路の構造において、Ｎ型半導体基板５９、Ｐ型拡散層５３、Ｎ型エピタキシャル領域５４、Ｐ型拡散層５５、Ｐ＋拡散領域５６、Ｐ＋拡散領域５７、Ｐ＋拡散領域５２、Ｎ＋埋込領域５８は第三の実施例と同様であるため説明を省略する。Ｎ＋拡散領域５１は図１０に示すようにＰ＋拡散領域５２の内部全体に形成している。
【００１２】
第四の実施例において、抵抗体の領域であるＰ型拡散層５５及びＰ＋拡散領域５６及びＰ＋拡散領域５７とＰＡＤの領域であるＰ＋拡散領域５２及びＮ＋拡散領域５１をＮ型エピタキシャル領域５４に形成することにより、入力装置の微細化が可能となる。また、Ｐ＋拡散領域５２及びＮ＋拡散領域５１を形成することによりサージ電荷の受け面積を拡大し、サージ電圧印加時にサージ電荷の集中を防止し、半導体装置の破壊を防止することができる。
第四の実施例においてＰ＋拡散領域５２及びＮ＋拡散領域５１は図１２に示すようにコーナー部分を面取りしてもよい。面取りすることによりコーナーへの電流集中を防ぐことが可能となる。
【００１３】
【発明の効果】
本実施例における入力保護回路において、ＰＡＤ下のＮ型エピタキシャル領域に拡散領域を形成することによりサージ電荷の受け面積が大きくなりサージ耐量が増すため、サージ電圧印加時の半導体装置の破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施例における入力保護回路の構造を示す断面図、
【図２】本発明の第一の実施例における入力保護回路を示す平面図、
【図３】本発明の第一の実施例において、面取りされた拡散領域を有する入力保護回路を示す平面図、
【図４】本発明の第二の実施例における入力保護回路の構造を示す断面図、
【図５】本発明の第二の実施例における入力保護回路を示す平面図、
【図６】本発明の第二の実施例において、面取りされた拡散領域を有する入力保護回路を示す平面図、
【図７】本発明の第三の実施例における入力保護回路の構造を示す断面図、
【図８】本発明の第三の実施例における入力保護回路を示す平面図、
【図９】本発明の第三の実施例において、面取りされた拡散領域を有する入力保護回路を示す平面図、
【図１０】本発明の第四の実施例における入力保護回路の構造を示す断面図、
【図１１】本発明の第四の実施例における入力保護回路を示す平面図、
【図１２】本発明の第四の実施例において、面取りされた拡散領域を有する入力保護回路を示す平面図、
【図１３】従来の入力保護回路の構造を示す断面図、
【図１４】従来の入力保護回路を示す平面図。
【符号の説明】
１…第二のＮ型エピタキシャル領域
２、９…Ｎ+拡散領域
３…Ｐ+拡散領域
４…Ｐ型拡散層
５…第一のＮ型エピタキシャル領域
６…Ｐ型拡散層
７、８…Ｐ+拡散領域
１０、１１…Ｎ+埋込領域
１２…Ｎ型半導体基板
１３…分離領域
【発明の属する技術分野】
本発明は半導体装置中の入力保護回路に関する。
【０００２】
【従来の技術】
半導体装置は高電圧の印加による破壊を防止するために、パッドに入力保護回路を設けている。図１４に従来の入力保護回路の平面図を示している。入力保護回路のＡＡ´断面は図１３に示している。従来の入力保護回路は図１３に示すようにＮ型半導体基板８９上にＰ型拡散層８１を有し、Ｐ型拡散層８１に第一のＮ型エピタキシャル領域８２と第二のＮ型エピタキシャル領域８７を有している。第一のＮ型エピタキシャル領域８２と第二のＮ型エピタキシャル領域８７は分離領域９０により分離されている。第一のＮ型エピタキシャル領域８２にはＰ型拡散層８３を有している。Ｐ型拡散層８３にはＰＡＤを介して入力端子に接続したＰ＋拡散領域８４と、アルミニウム配線を介して内部回路に接続したＰ＋拡散領域８５を形成している。そして、第一のＮ型エピタキシャル領域８２上の一部にはＰＡＤを介して入力端子に接続したＮ＋拡散領域８６を形成している。第一のエピタキシャル領域８２下部にはＮ＋埋込領域８８を形成している。
【０００３】
【発明が解決しようとする課題】
Ｎ型半導体基板８９の裏面から正サージ電圧が印加されると、Ｐ型拡散層８１が高電位となるため、Ｎ型半導体基板８９、Ｐ型拡散層８１、第一のＮ型エピタキシャル領域８２で構成される寄生ＮＰＮトランジスタが動作し、その結果、Ｎ＋拡散領域８６へ大電流が流れ込み、半導体装置の破壊が生じてしまう。
また、Ｎ型半導体基板８９の裏面から負サージ電圧が印加されると、Ｎ型半導体基板８９とＰ型拡散層８１間が逆バイアスされ、Ｐ型拡散層８１が高電位となる。そして第一のＮ型エピタキシャル領域８２、Ｐ型拡散層８１、Ｎ型半導体基板８９で構成される寄生ＮＰＮトランジスタが動作する。更にこの寄生ＮＰＮトランジスタが動作することにより、第一のＮ型エピタキシャル領域８２が高電位となり、Ｐ型拡散層８３、第一のＮ型エピタキシャル領域８２、Ｐ型拡散層８１で構成される寄生ＰＮＰトランジスタが動作する。したがって、Ｐ型拡散層８３、第一のＮ型エピタキシャル領域８２、Ｐ型拡散層８１、Ｎ型半導体基板８９で構成されるＰＮＰＮサイリスタが動作し、Ｎ型半導体基板８９の裏面へ大電流が流れ込み、半導体装置の破壊が生じてしまう。
【０００４】
そこで本発明はサージ電圧印加時のサージ電荷の集中を緩和した入力保護回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本願発明の一態様によれば、入力保護回路は、Ｎ型半導体基板と、前記Ｎ型半導体基板上に形成されたＰ型エピタキシャル層と、前記Ｐ型エピタキシャル層上に形成された第一のＮ型エピタキシャル領域と、前記第一のＮ型エピタキシャル領域に形成されたＰ型拡散層と、前記第一のＮ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接している第一のＮ型拡散領域と、前記Ｐ型拡散層に形成され、ＰＡＤを介して入力端子と接続している第一のＰ型拡散領域と、前記Ｐ型拡散層に形成され、内部回路と接続している第二のＰ型拡散領域と、前記Ｐ型エピタキシャル層に形成された第二のＮ型エピタキシャル領域と、前記第二のＮ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続している第三のＰ型拡散領域と、前記第二のＮ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続している第二のＮ型拡散領域と、を有し、前記第二のＮ型拡散領域あるいは前記第三のＰ型拡散領域あるいはその両拡散領域は、枠状に形成され、前記第二のＮ型拡散領域は前記第三のＰ型拡散領域の内側に形成されていることを特徴とする入力保護回路が提供される。
また、本願発明の他の一態様によれば、Ｎ型半導体基板と、前記Ｎ型半導体基板上に形成されたＰ型エピタキシャル層と、前記Ｐ型エピタキシャル層に形成されたＮ型エピタキシャル領域と、前記Ｎ型エピタキシャル領域に形成されたＰ型拡散層と、前記Ｐ型拡散層に形成され、ＰＡＤを介して入力端子と接続している第一のＰ型拡散領域と、前記Ｐ型拡散層に形成され、内部回路と接続している第二のＰ型拡散領域と、前記Ｎ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続しているＮ型拡散領域と、前記Ｎ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続している第三のＰ型拡散領域と、を具備し、前記第三のＰ型拡散領域は前記第一のＰ型拡散領域に接して形成され、前記Ｎ型拡散領域あるいは前記第三のＰ型拡散領域あるいはその両拡散領域は枠状に形成され、前記Ｎ型拡散領域は前記第三のＰ型拡散領域の内側に形成されていることを特徴とする入力保護回路が提供される。
【０００８】
【発明の実施の形態】
本発明における入力保護回路の実施の形態を以下の実施例により説明する。第一の実施例における半導体装置の入力保護回路の平面図を図２に、図２中のＡＡ´断面を図１に示す。第一の実施例における入力保護回路はＰＡＤ下の第二のＮ型拡散層１にＮ＋拡散領域２及びＰ＋拡散領域３を有している点で従来の半導体装置と異なる。入力保護回路の構造について図１を用いて詳しく説明する。Ｎ型半導体基板１２上にＰ型拡散層４を有し、Ｐ型拡散層４の上部に第一のＮ型エピタキシャル領域５と第二のＮ型エピタキシャル領域１を有している。第一のＮ型エピタキシャル領域５と第二のＮ型エピタキシャル領域１は分離領域１３により分離されている。第一のＮ型エピタキシャル領域５内にＰ型拡散層６を有している。Ｐ型拡散層６内にはＰ＋拡散領域７及びＰ＋拡散領域８を形成しており、第一のＮ型エピタキシャル領域５上の一部にはＮ＋拡散領域９を形成している。Ｐ＋拡散領域８はアルミニウム配線を介して内部回路へ接続しており、Ｐ＋拡散領域７とＮ＋拡散領域９はＰＡＤを介して入力端子と接続している。第一のＮ型エピタキシャル領域５及び第二のＮ型エピタキシャル領域１下部にはＮ＋埋込領域１０及びＮ＋埋込領域１１を形成している。第二のＮ型エピタキシャル領域１上には図２に示すようにＰ＋拡散領域３を枠状に形成しており、内側にはＮ＋拡散領域２を枠状に形成している。
【０００９】
本実施例の半導体装置の入力保護回路において、第二のＮ型エピタキシャル領域１上にＮ＋拡散領域２及びＰ＋拡散領域３を形成することにより、サージ電圧印加時のサージ電荷の受け面積を拡大してサージ耐量を増加し、半導体装置の破壊を防止することができる。
第一の実施例においてＰ＋拡散領域３及びＮ＋拡散領域２は図３に示すようにコーナー部分を面取りしてもよい。面取りすることによりコーナーへの電流集中を防ぐことが可能となる。
次に第二の実施例における半導体装置の入力保護回路の構造について説明する。入力保護回路の平面図を図５に、図５中のＡＡ´断面を図４に示している。第二の実施例の入力保護回路は枠状に形成されたＰ+拡散領域２３の内側全体にＮ＋拡散領域２２を形成している点で第一の実施例と異なる。入力保護回路の構造について、Ｎ型半導体基板３２、Ｐ型拡散層２４、第一のＮ型エピタキシャル領域２５、第二のＮ型エピタキシャル領域２１、分離領域３３、Ｐ型拡散層２６、Ｐ＋拡散領域２７、Ｐ＋拡散領域２８、Ｎ＋拡散領域２９、Ｎ＋埋込領域３０、Ｎ＋埋込領域３１、Ｐ+拡散領域２３の構造は第一の実施例と同様であるため説明を省略する。図４に示すようにＮ＋拡散領域２２はＰ＋拡散領域２３の内側全体に形成している。従ってサージ電圧印加時のサージ電荷の受け面積を拡大することができ、サージ電荷の集中を防止することができる。そのため、サージ電圧印加による半導体装置の破壊を防止することができる。Ｎ＋拡散領域２２は第一の実施例のＮ＋拡散領域に比べて大きいコンタクト面積を有するため、より大きなサージ電荷の分散効果を有する。
【００１０】
第二の実施例においてＰ＋拡散領域２３及びＮ＋拡散領域２２は図６の平面図に示すようにコーナー部分を面取りしてもよい。面取りすることによりコーナーへの電流集中を防ぐことが可能となる。
次に第三の実施例における半導体装置の入力保護回路の構造について説明する。入力保護回路の平面図を図８に、図８中のＡＡ´断面を図７に示す。第三の実施例における入力保護回路は一つのＮ型エピタキシャル領域４１に抵抗体の領域であるＰ型拡散層４２とＰ＋拡散領域４３及びＰ＋拡散領域４４とＰＡＤの領域であるＰ＋拡散領域４５及びＮ＋拡散領域４６を有しており、かつＰ＋拡散領域４３は枠状のＰ＋拡散領域４５に接している。第三の実施例の入力保護回路について図７を用いて詳しく説明する。入力保護回路はＮ型半導体基板４９上にＰ型拡散層４８を有しており、Ｐ型拡散層４８にＮ型エピタキシャル領域４１を形成している。Ｎ型エピタキシャル領域４１上部にＰ型拡散層４２を形成しており、Ｐ型拡散層４２にＰ＋拡散領域４３及びＰ＋拡散領域４４を有している。Ｐ＋拡散領域４４はＡｌ配線により内部回路に接続している。Ｐ＋拡散領域４３は、Ｎ型エピタキシャル領域４１上に形成されたＰ＋拡散領域４５に接しており、且つＡｌ配線によりＰＡＤを介して入力端子と接続している。Ｐ＋拡散領域４５は図６のように枠状の構造である。Ｐ＋拡散領域４５及びＰ＋拡散領域４５の内側に形成されたＮ＋拡散領域４６はＰＡＤ（図示せず）を介してＡｌ配線により入力端子と接続している。Ｎ＋拡散領域４６も図８に示すように枠状の構造である。Ｎ型エピタキシャル領域４１下部にはＮ＋埋込領域４７を有している。
【００１１】
第三の実施例において、抵抗体の領域であるＰ型拡散層４２及びＰ＋拡散領域４３及びＰ＋拡散領域４４とＰＡＤの領域であるＰ＋拡散領域４５及びＮ＋拡散領域４６をＮ型エピタキシャル領域４１に形成することにより、入力装置の微細化が可能となる。また、Ｎ＋拡散領域４６及びＰ＋拡散領域４５を形成することによりサージ電荷の受け面積を拡大し、サージ電圧印加時にサージ電荷の集中を防止し、半導体装置の破壊を防止することができる。
第三の実施例においてＰ＋拡散領域４５及びＮ＋拡散領域４６は図９に示すようにコーナー部分を面取りしてもよい。面取りすることによりコーナーへの電流集中を防ぐことが可能となる。
第四の実施例における半導体装置の入力保護回路の構造について説明する。入力保護回路の平面図を図１１に、図１１中のＡＡ´断面を図１０に示している。第四の実施例における入力保護回路はＮ＋拡散領域５１をＰ＋拡散領域５２の内側全体に形成している点で第三の実施例と異なる。図１１に示した第四の実施例の入力保護回路の構造において、Ｎ型半導体基板５９、Ｐ型拡散層５３、Ｎ型エピタキシャル領域５４、Ｐ型拡散層５５、Ｐ＋拡散領域５６、Ｐ＋拡散領域５７、Ｐ＋拡散領域５２、Ｎ＋埋込領域５８は第三の実施例と同様であるため説明を省略する。Ｎ＋拡散領域５１は図１０に示すようにＰ＋拡散領域５２の内部全体に形成している。
【００１２】
第四の実施例において、抵抗体の領域であるＰ型拡散層５５及びＰ＋拡散領域５６及びＰ＋拡散領域５７とＰＡＤの領域であるＰ＋拡散領域５２及びＮ＋拡散領域５１をＮ型エピタキシャル領域５４に形成することにより、入力装置の微細化が可能となる。また、Ｐ＋拡散領域５２及びＮ＋拡散領域５１を形成することによりサージ電荷の受け面積を拡大し、サージ電圧印加時にサージ電荷の集中を防止し、半導体装置の破壊を防止することができる。
第四の実施例においてＰ＋拡散領域５２及びＮ＋拡散領域５１は図１２に示すようにコーナー部分を面取りしてもよい。面取りすることによりコーナーへの電流集中を防ぐことが可能となる。
【００１３】
【発明の効果】
本実施例における入力保護回路において、ＰＡＤ下のＮ型エピタキシャル領域に拡散領域を形成することによりサージ電荷の受け面積が大きくなりサージ耐量が増すため、サージ電圧印加時の半導体装置の破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施例における入力保護回路の構造を示す断面図、
【図２】本発明の第一の実施例における入力保護回路を示す平面図、
【図３】本発明の第一の実施例において、面取りされた拡散領域を有する入力保護回路を示す平面図、
【図４】本発明の第二の実施例における入力保護回路の構造を示す断面図、
【図５】本発明の第二の実施例における入力保護回路を示す平面図、
【図６】本発明の第二の実施例において、面取りされた拡散領域を有する入力保護回路を示す平面図、
【図７】本発明の第三の実施例における入力保護回路の構造を示す断面図、
【図８】本発明の第三の実施例における入力保護回路を示す平面図、
【図９】本発明の第三の実施例において、面取りされた拡散領域を有する入力保護回路を示す平面図、
【図１０】本発明の第四の実施例における入力保護回路の構造を示す断面図、
【図１１】本発明の第四の実施例における入力保護回路を示す平面図、
【図１２】本発明の第四の実施例において、面取りされた拡散領域を有する入力保護回路を示す平面図、
【図１３】従来の入力保護回路の構造を示す断面図、
【図１４】従来の入力保護回路を示す平面図。
【符号の説明】
１…第二のＮ型エピタキシャル領域
２、９…Ｎ+拡散領域
３…Ｐ+拡散領域
４…Ｐ型拡散層
５…第一のＮ型エピタキシャル領域
６…Ｐ型拡散層
７、８…Ｐ+拡散領域
１０、１１…Ｎ+埋込領域
１２…Ｎ型半導体基板
１３…分離領域
Claims (4)
- Ｎ型半導体基板と、
前記Ｎ型半導体基板上に形成されたＰ型エピタキシャル層と、
前記Ｐ型エピタキシャル層上に形成された第一のＮ型エピタキシャル領域と、
前記第一のＮ型エピタキシャル領域に形成されたＰ型拡散層と、
前記第一のＮ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接している第一のＮ型拡散領域と、
前記Ｐ型拡散層に形成され、ＰＡＤを介して入力端子と接続している第一のＰ型拡散領域と、
前記Ｐ型拡散層に形成され、内部回路と接続している第二のＰ型拡散領域と、
前記Ｐ型エピタキシャル層に形成された第二のＮ型エピタキシャル領域と、
前記第二のＮ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続している第三のＰ型拡散領域と、
前記第二のＮ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続している第二のＮ型拡散領域と、
を有し、
前記第二のＮ型拡散領域あるいは前記第三のＰ型拡散領域あるいはその両拡散領域は枠状に形成され、
前記第二のＮ型拡散領域は前記第三のＰ型拡散領域の内側に形成されていることを特徴とする入力保護回路。 - 前記第二のＮ型拡散領域あるいは前記第三のＰ型拡散領域あるいはその両拡散領域は、コーナー部分が面取りされていることを特徴とする請求項１に記載の入力保護回路。
- Ｎ型半導体基板と、
前記Ｎ型半導体基板上に形成されたＰ型エピタキシャル層と、
前記Ｐ型エピタキシャル層に形成されたＮ型エピタキシャル領域と、
前記Ｎ型エピタキシャル領域に形成されたＰ型拡散層と、
前記Ｐ型拡散層に形成され、ＰＡＤを介して入力端子と接続している第一のＰ型拡散領域と、
前記Ｐ型拡散層に形成され、内部回路と接続している第二のＰ型拡散領域と、
前記Ｎ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続しているＮ型拡散領域と、
前記Ｎ型エピタキシャル領域に形成され、ＰＡＤを介して入力端子と接続している第三のＰ型拡散領域と、
を具備し、
前記第三のＰ型拡散領域は前記第一のＰ型拡散領域に接して形成され、
前記Ｎ型拡散領域あるいは前記第三のＰ型拡散領域あるいはその両拡散領域は枠状に形成され、
前記Ｎ型拡散領域は前記第三のＰ型拡散領域の内側に形成されていることを特徴とする入力保護回路。 - 前記Ｎ型拡散領域あるいは前記第三のＰ型拡散領域あるいはその両拡散領域は、コーナー部分が面取りされていることを特徴とする請求項３に記載の入力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23564199A JP4067710B2 (ja) | 1999-08-23 | 1999-08-23 | 入力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23564199A JP4067710B2 (ja) | 1999-08-23 | 1999-08-23 | 入力保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060665A JP2001060665A (ja) | 2001-03-06 |
| JP4067710B2 true JP4067710B2 (ja) | 2008-03-26 |
Family
ID=16989035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23564199A Expired - Fee Related JP4067710B2 (ja) | 1999-08-23 | 1999-08-23 | 入力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4067710B2 (ja) |
-
1999
- 1999-08-23 JP JP23564199A patent/JP4067710B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001060665A (ja) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JPH11251574A (ja) | 静電気保護回路 | |
| JPH0324791B2 (ja) | ||
| JP4067710B2 (ja) | 入力保護回路 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JP3018417B2 (ja) | 集積回路用保護装置 | |
| JP2000040788A (ja) | 半導体装置 | |
| JPH08306872A (ja) | Ｍｏｓ入力保護回路 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JP3193368B2 (ja) | 集積回路の入力端保護回路 | |
| JP4033513B2 (ja) | クランプ素子 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPH0441499B2 (ja) | ||
| JPS6060753A (ja) | 半導体装置 | |
| JP2001077314A (ja) | 半導体装置及びその製造方法 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPS6156458A (ja) | 半導体装置 | |
| JP3477741B2 (ja) | 半導体装置 | |
| JPH0258870A (ja) | 半導体記憶装置 | |
| JPH01239877A (ja) | 集積回路の静電対策構造 | |
| JP3135277B2 (ja) | 過電圧保護装置 | |
| JPH10261765A (ja) | 半導体集積回路 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS60153157A (ja) | バイポ−ラ集積回路 | |
| JPS62262451A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041108 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050428 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |