JP4049191B2 - Image display device - Google Patents
Image display device Download PDFInfo
- Publication number
- JP4049191B2 JP4049191B2 JP2006146041A JP2006146041A JP4049191B2 JP 4049191 B2 JP4049191 B2 JP 4049191B2 JP 2006146041 A JP2006146041 A JP 2006146041A JP 2006146041 A JP2006146041 A JP 2006146041A JP 4049191 B2 JP4049191 B2 JP 4049191B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- light emitting
- emitting element
- luminance information
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 27
- 238000005401 electroluminescence Methods 0.000 claims description 20
- 230000000717 retained effect Effects 0.000 claims 2
- 238000001015 X-ray lithography Methods 0.000 description 35
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 8
- 101150016255 VSP1 gene Proteins 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 101150100956 VSP2 gene Proteins 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 3
- 101100347498 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) vsp-1 gene Proteins 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- Y02B20/36—
Description
本発明は、信号によって輝度が制御される画素を備えた画像表示装置に関する。例えば、有機エレクトロルミネッセンス（ＥＬ）素子等の、電流によって輝度が制御される発光素子を各画素毎に備えた画像表示装置に関する。より詳しくは、各画素内に設けられた絶縁ゲート型電界効果トランジスタ等の能動素子によって発光素子に供給する電流量が制御される、所謂アクティブマトリクス型の画像表示装置に関する。 The present invention relates to an image display device including pixels whose luminance is controlled by signals. For example, the present invention relates to an image display device including a light-emitting element whose luminance is controlled by current, such as an organic electroluminescence (EL) element, for each pixel. More specifically, the present invention relates to a so-called active matrix image display device in which the amount of current supplied to a light emitting element is controlled by an active element such as an insulated gate field effect transistor provided in each pixel.
一般に、アクティブマトリクス型の画像表示装置では、多数の画素をマトリクス状に並べ、与えられた輝度情報に応じて画素毎に光強度を制御することによって画像を表示する。電気光学物質として液晶を用いた場合には、各画素に書き込まれる電圧に応じて画素の透過率が変化する。電気光学物質として有機エレクトロルミネッセンス材料を用いたアクティブマトリクス型の画像表示装置でも、基本的な動作は液晶を用いた場合と同様である。しかし液晶ディスプレイと異なり、有機ＥＬディスプレイは各画素に発光素子を有する、所謂自発光型であり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を有する。個々の発光素子の輝度は電流量によって制御される。即ち、発光素子が電流駆動型或いは電流制御型であるという点で液晶ディスプレイ等とは大きく異なる。
液晶ディスプレイと同様、有機ＥＬディスプレイもその駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能である。前者は構造が単純であるものの大型且つ高精細のディスプレイの実現が困難であるため、アクティブマトリクス方式の開発が盛んに行われている。アクティブマトリクス方式は、各画素に設けた発光素子に流れる電流を画素内部に設けた能動素子（一般には、絶縁ゲート型電界効果トランジスタの一種である薄膜トランジスタ、以下ＴＦＴと呼ぶ場合がある）によって制御する。このアクティブマトリクス方式の有機ＥＬディスプレイは例えば特許文献７に開示されており、一画素分の等価回路を図１０に示す。画素ＰＸＬは発光素子ＯＬＥＤ、第一の薄膜トランジスタＴＦＴ１、第二の薄膜トランジスタＴＦＴ２及び保持容量Ｃｓからなる。発光素子は有機エレクトロルミネッセンス（ＥＬ）素子である。有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ（有機発光ダイオード）と呼ばれることがあり、図では発光素子ＯＬＥＤとしてダイオードの記号を用いている。但し、発光素子は必ずしもＯＬＥＤに限るものではなく、素子に流れる電流量によって輝度が制御されるものであればよい。また、発光素子に必ずしも整流性が要求されるものではない。図示の例では、ＴＦＴ２のソースＳを基準電位（接地電位）とし、発光素子ＯＬＥＤのアノードＡ（陽極）はＶｄｄ（電源電位）に接続される一方、カソードＫ（陰極）はＴＦＴ２のドレインＤに接続されている。一方、ＴＦＴ１のゲートＧは走査線Ｘに接続され、ソースＳはデータ線Ｙに接続され、ドレインＤは保持容量Ｃｓ及びＴＦＴ２のゲートＧに接続されている。 Similar to the liquid crystal display, the organic EL display can be driven by a simple matrix system or an active matrix system. Although the former has a simple structure, it is difficult to realize a large-sized and high-definition display. Therefore, active matrix systems have been actively developed. In the active matrix method, a current flowing through a light-emitting element provided in each pixel is controlled by an active element provided in the pixel (generally, a thin film transistor which is a kind of insulated gate field effect transistor, hereinafter sometimes referred to as a TFT). . This active matrix type organic EL display is disclosed in, for example, Patent Document 7, and an equivalent circuit for one pixel is shown in FIG. The pixel PXL includes a light emitting element OLED, a first thin film transistor TFT1, a second thin film transistor TFT2, and a storage capacitor Cs. The light emitting element is an organic electroluminescence (EL) element. Since organic EL elements often have rectifying properties, they are sometimes referred to as OLEDs (organic light emitting diodes). In the drawing, a diode symbol is used as the light emitting element OLED. However, the light emitting element is not necessarily limited to the OLED, and may be any element whose luminance is controlled by the amount of current flowing through the element. Further, the light emitting element is not necessarily required to have rectification. In the illustrated example, the source S of the TFT 2 is set to a reference potential (ground potential), and the anode A (anode) of the light emitting element OLED is connected to Vdd (power supply potential), while the cathode K (cathode) is connected to the drain D of the TFT 2. It is connected. On the other hand, the gate G of the TFT 1 is connected to the scanning line X, the source S is connected to the data line Y, and the drain D is connected to the storage capacitor Cs and the gate G of the TFT 2.
ＰＸＬを動作させるために、まず、走査線Ｘを選択状態とし、データ線Ｙに輝度情報を表すデータ電位Ｖｄａｔａを印加すると、ＴＦＴ１が導通し、保持容量Ｃｓが充電又は放電され、ＴＦＴ２のゲート電位はデータ電位Ｖｄａｔａに一致する。走査線Ｘを非選択状態とすると、ＴＦＴ１がオフになり、ＴＦＴ２は電気的にデータ線Ｙから切り離されるが、ＴＦＴ２のゲート電位は保持容量Ｃｓによって安定に保持される。ＴＦＴ２を介して発光素子ＯＬＥＤに流れる電流は、ＴＦＴ２のゲート／ソース間電圧Ｖｇｓに応じた値となり、発光素子ＯＬＥＤはＴＦＴ２から供給される電流量に応じた輝度で発光し続ける。 In order to operate PXL, first, when the scanning line X is selected and the data potential Vdata representing luminance information is applied to the data line Y, the TFT 1 becomes conductive, the storage capacitor Cs is charged or discharged, and the gate potential of the TFT 2 Corresponds to the data potential Vdata. When the scanning line X is in a non-selected state, the TFT 1 is turned off and the TFT 2 is electrically disconnected from the data line Y, but the gate potential of the TFT 2 is stably held by the holding capacitor Cs. The current flowing through the TFT 2 to the light emitting element OLED has a value corresponding to the gate / source voltage Vgs of the TFT 2, and the light emitting element OLED continues to emit light with a luminance corresponding to the amount of current supplied from the TFT 2.
本明細書では、走査線Ｘを選択してデータ線Ｙの電位を画素内部に伝える操作を、以下「書き込み」と呼ぶ。さて、ＴＦＴ２のドレイン／ソース間に流れる電流をＩｄｓとすると、これがＯＬＥＤに流れる駆動電流である。ＴＦＴ２が飽和領域で動作するものとすると、Ｉｄｓは以下の式で表される。
Ｉｄｓ＝（１／２）・μ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖｇｓ−Ｖｔｈ）2
＝（１／２）・μ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖｄａｔａ−Ｖｔｈ）2 …（１）
ここでＣｏｘは単位面積辺りのゲート容量であり、以下の式で与えられる。
Ｃｏｘ＝ε０・εｒ／ｄ…（２）
式（１）及び（２）中、ＶｔｈはＴＦＴ２の閾値を示し、μはキャリアの移動度を示し、Ｗはチャネル幅を示し、Ｌはチャネル長を示し、ε０は真空の誘電率を示し、εｒはゲート絶縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みである。
In this specification, an operation of selecting the scanning line X and transmitting the potential of the data line Y to the inside of the pixel is hereinafter referred to as “writing”. Now, assuming that the current flowing between the drain / source of the TFT 2 is Ids, this is the driving current flowing in the OLED. Assuming that the TFT 2 operates in the saturation region, Ids is expressed by the following equation.
Ids = (1/2) · μ · Cox · (W / L) · (Vgs−Vth) 2
= (1/2) · μ · Cox · (W / L) · (Vdata−Vth) 2 (1)
Here, Cox is a gate capacitance per unit area and is given by the following equation.
Cox = ε0 · εr / d (2)
In formulas (1) and (2), Vth represents the threshold value of TFT2, μ represents carrier mobility, W represents channel width, L represents channel length, ε0 represents vacuum dielectric constant, εr represents the relative dielectric constant of the gate insulating film, and d is the thickness of the gate insulating film.
式（１）によれば、画素ＰＸＬへ書き込む電位ＶｄａｔａによってＩｄｓを制御でき、結果として発光素子ＯＬＥＤの輝度を制御できることになる。ここで、ＴＦＴ２を飽和領域で動作させる理由は次の通りである。即ち、飽和領域においてはＩｄｓはＶｇｓのみによって制御され、ドレイン／ソース間電圧Ｖｄｓには依存しないため、ＯＬＥＤの特性ばらつきによりＶｄｓが変動しても、所定量の電流ＩｄｓをＯＬＥＤに流すことができるからである。 According to Expression (1), Ids can be controlled by the potential Vdata written to the pixel PXL, and as a result, the luminance of the light emitting element OLED can be controlled. Here, the reason for operating the TFT 2 in the saturation region is as follows. That is, in the saturation region, Ids is controlled only by Vgs and does not depend on the drain-source voltage Vds. Therefore, even if Vds fluctuates due to variations in characteristics of the OLED, a predetermined amount of current Ids can flow through the OLED. Because.
上述したように、図１０に示した画素ＰＸＬの回路構成では、一度Ｖｄａｔａの書き込みを行えば、次に書き換えられるまで一走査サイクル（一フレーム）の間、ＯＬＥＤは一定の輝度で発光を継続する。このような画素ＰＸＬを図１１のようにマトリクス状に多数配列すると、アクティブマトリクス型画像表示装置を構成することができる。図１１に示すように、従来の画像表示装置は、所定の走査サイクル（例えばＮＴＳＣ規格に従ったフレーム周期）で画素ＰＸＬを選択するための走査線Ｘ１乃至ＸＮと、画素ＰＸＬを駆動するための輝度情報（データ電位Ｖｄａｔａ）を与えるデータ線Ｙとがマトリクス状に配設されている。走査線Ｘ１乃至ＸＮは走査線駆動回路２１に接続される一方、データ線Ｙはデータ線駆動回路２２に接続される。走査線駆動回路２１によって走査線Ｘ１乃至ＸＮを順次選択しながら、データ線駆動回路２２によってデータ線ＹからＶｄａｔａの書き込みを繰り返すことにより、所望の画像を表示することができる。単純マトリクス型の画像表示装置では、各画素ＰＸＬに含まれる発光素子は、選択された瞬間にのみ発光するのに対し、図１１に示したアクティブマトリクス型画像表示装置では、書き込み終了後も各画素ＰＸＬの発光素子が発光を継続するため、単純マトリクス型に比べ発光素子のピーク輝度（ピーク電流）を下げられるなどの点で、取り分け大型高精細のディスプレイでは有利となる。
As described above, in the circuit configuration of the pixel PXL shown in FIG. 10, once Vdata is written, the OLED continues to emit light at a constant luminance for one scanning cycle (one frame) until the next rewriting. . When a large number of such pixels PXL are arranged in a matrix as shown in FIG. 11, an active matrix image display device can be configured. As shown in FIG. 11, the conventional image display apparatus drives scanning lines X1 to XN for selecting a pixel PXL and a pixel PXL in a predetermined scanning cycle (for example, a frame cycle according to the NTSC standard). Data lines Y for providing luminance information (data potential Vdata) are arranged in a matrix. The scanning lines X 1 to XN are connected to the scanning
図１２は、従来の画素構造の他の例を示す等価回路図であり、図１０に示した先の従来例と対応する部分には対応する参照番号を付して理解を容易にしている。先の従来例がＴＦＴ１及びＴＦＴ２としてＮチャネル型の電界効果トランジスタを使っていたのに対し、この従来例ではＰチャネル型の電界効果トランジスタを使っている。従って、図１０の回路構成とは逆に、ＯＬＥＤのカソードＫが負電位のＶｄｄに接続し、アノードＡがＴＦＴ２のドレインＤに接続している。 FIG. 12 is an equivalent circuit diagram showing another example of a conventional pixel structure, and parts corresponding to those of the prior art shown in FIG. 10 are given corresponding reference numerals for easy understanding. The conventional example uses N-channel field effect transistors as TFT1 and TFT2, whereas this conventional example uses P-channel field effect transistors. Therefore, contrary to the circuit configuration of FIG. 10, the cathode K of the OLED is connected to the negative potential Vdd, and the anode A is connected to the drain D of the TFT 2.
図１３は、図１２に示した画素ＰＸＬの断面構造を模式的に表している。但し、図示を容易にするため、ＯＬＥＤとＴＦＴ２のみを表している。ＯＬＥＤは、透明電極１０、有機ＥＬ層１１及び金属電極１２を順に重ねたものである。透明電極１０は画素毎に分離しておりＯＬＥＤのアノードＡとして機能し、例えばＩＴＯ等の透明導電膜からなる。金属電極１２は画素間で共通接続されており、ＯＬＥＤのカソードＫとして機能する。即ち、金属電極１２は所定の電源電位Ｖｄｄに共通接続されている。有機ＥＬ層１１は例えば正孔輸送層と電子輸送層とを重ねた複合膜となっている。例えば、アノードＡ（正孔注入電極）として機能する透明電極１０の上に正孔輸送層としてＤｉａｍｙｎｅを蒸着し、その上に電子輸送層としてＡｌｑ３を蒸着し、更にその上にカソードＫ（電子注入電極）として機能する金属電極１２を成膜する。尚、Ａｌｑ３は、８−ｈｙｄｒｏｘｙ ｑｕｉｎｏｌｉｎｅ ａｌｕｍｉｎｕｍを表している。このような積層構造を有するＯＬＥＤは一例に過ぎない。かかる構成を有するＯＬＥＤのアノード／カソード間に順方向の電圧（１０Ｖ程度）を印加すると、電子や正孔等キャリアの注入が起こり、発光が観測される。ＯＬＥＤの動作は、正孔輸送層から注入された正孔と電子輸送層から注入された電子より形成された励起子による発光と考えられる。 FIG. 13 schematically shows a cross-sectional structure of the pixel PXL shown in FIG. However, for ease of illustration, only OLED and TFT 2 are shown. In the OLED, a transparent electrode 10, an organic EL layer 11, and a metal electrode 12 are sequentially stacked. The transparent electrode 10 is separated for each pixel, functions as an anode A of the OLED, and is made of a transparent conductive film such as ITO. The metal electrode 12 is commonly connected between the pixels and functions as the cathode K of the OLED. That is, the metal electrode 12 is commonly connected to a predetermined power supply potential Vdd. The organic EL layer 11 is, for example, a composite film in which a hole transport layer and an electron transport layer are stacked. For example, on the transparent electrode 10 functioning as the anode A (hole injection electrode), Diamond is deposited as a hole transport layer, Alq3 is deposited thereon as an electron transport layer, and further a cathode K (electron injection) is deposited thereon. A metal electrode 12 functioning as an electrode is formed. In addition, Alq3 represents 8-hydroxy quinoline aluminum. An OLED having such a laminated structure is only an example. When a forward voltage (about 10 V) is applied between the anode / cathode of the OLED having such a configuration, carriers such as electrons and holes are injected, and light emission is observed. The operation of the OLED is considered to be light emission by excitons formed from holes injected from the hole transport layer and electrons injected from the electron transport layer.
一方、ＴＦＴ２はガラス等からなる基板１の上に形成されたゲート電極２と、その上面に重ねられたゲート絶縁膜３と、このゲート絶縁膜３を介してゲート電極２の上方に重ねられた半導体薄膜４とからなる。この半導体薄膜４は例えば多結晶シリコン薄膜からなる。ＴＦＴ２はＯＬＥＤに供給される電流の通路となるソースＳ、チャネルＣｈ及びドレインＤを備えている。チャネルＣｈは丁度ゲート電極２の直上に位置する。このボトムゲート構造のＴＦＴ２は層間絶縁膜５により被覆されており、その上にはソース電極６及びドレイン電極７が形成されている。これらの上には別の層間絶縁膜９を介して前述したＯＬＥＤが成膜されている。 On the other hand, the TFT 2 is stacked on the gate electrode 2 formed on the substrate 1 made of glass or the like, the gate insulating film 3 stacked on the upper surface thereof, and the gate electrode 2 via the gate insulating film 3. It consists of a semiconductor thin film 4. The semiconductor thin film 4 is made of, for example, a polycrystalline silicon thin film. The TFT 2 includes a source S, a channel Ch, and a drain D, which are paths for current supplied to the OLED. The channel Ch is located just above the gate electrode 2. The bottom gate TFT 2 is covered with an interlayer insulating film 5 on which a source electrode 6 and a drain electrode 7 are formed. On top of these, the aforementioned OLED is deposited via another interlayer insulating film 9.
上述したアクティブマトリクス型のＥＬディスプレイを構成する上で、解決すべき第一の課題は、ＯＬＥＤに流れる電流量を制御する能動素子であるＴＦＴ２の設計自由度が小さく、場合によっては画素寸法に合わせた実用的な設計が困難になる。又、解決すべき第二の課題は画面全体の表示輝度を自在に調整することが困難であることである。これらの課題を、図１０乃至１３に示した従来例について具体的な設計パラメータを挙げながら説明する。典型的な設計例では、画面寸法が２０ｃｍ×２０ｃｍ、行の数（走査線本数）が１０００、列の数（データ線の本数）が１０００、画素寸法がＳ＝２００μｍ×２００μｍ、ピーク輝度がＢｐ＝２００ｃｄ／ｍ2 、発光素子の効率がＥ＝１０ｃｄ／Ａ、ＴＦＴ２のゲート絶縁膜の厚みがｄ＝１００ｎｍ、ゲート絶縁膜の比誘電率がεｒ＝３．９、キャリア移動度がμ＝１００ｃｍ2 ／Ｖ・ｓ、画素当たりのピーク電流がＩｐ＝Ｂｐ／Ｅ×Ｓ＝０．８μＡ、｜Ｖｇｓ−Ｖｔｈ｜（駆動電圧）のピーク値がＶｐ＝５Ｖである。このような設計例でピーク電流Ｉｐを供給するため、ＴＦＴ２の設計例としては、前述した式（１）及び（２）から、以下のようになる。
チャネル幅：Ｗ＝５μｍ
チャネル長：Ｌ＝｛Ｗ・／（２・Ｉｐ）｝・μ・Ｃｏｘ・Ｖｐ2 ＝２７０μｍ（３）
In constructing the above-described active matrix EL display, the first problem to be solved is that the TFT 2 which is an active element for controlling the amount of current flowing through the OLED has a low degree of design freedom, and in some cases it is adjusted to the pixel size. Practical design becomes difficult. The second problem to be solved is that it is difficult to freely adjust the display luminance of the entire screen. These problems will be described with reference to specific design parameters for the conventional example shown in FIGS. In a typical design example, the screen size is 20 cm × 20 cm, the number of rows (number of scanning lines) is 1000, the number of columns (number of data lines) is 1000, the pixel size is S = 200 μm × 200 μm, and the peak luminance is Bp. = 200 cd / m 2 , the efficiency of the light emitting element is E = 10 cd / A, the thickness of the gate insulating film of TFT 2 is d = 100 nm, the relative dielectric constant of the gate insulating film is εr = 3.9, and the carrier mobility is μ = 100 cm. 2 / V · s, the peak current per pixel is Ip = Bp / E × S = 0.8 μA, and the peak value of | Vgs−Vth | (drive voltage) is Vp = 5V. In order to supply the peak current Ip in such a design example, the design example of the TFT 2 is as follows from the above-described equations (1) and (2).
Channel width: W = 5μm
Channel length: L = {W · (2 · Ip)} · μ · Cox · Vp 2 = 270 μm (3)
ここでまず問題なのは、式（３）で与えられるチャネル長Ｌが、画素サイズ（Ｓ＝２００μｍ×２００μｍ）に匹敵するか乃至はこれを上回る寸法であるということである。式（３）に示すように、ピーク電流Ｉｐはチャネル長Ｌに反比例する。上記例ではピーク電流Ｉｐを動作に必要十分な０．８μＡ程度に抑えるため、チャネル長Ｌを２７０μｍまで長くしなければならない。これでは、画素内におけるＴＦＴ２の占有面積が大きくなり、発光領域を狭める結果となるため好ましくないばかりでなく、画素の微細化が困難になる。本質的な問題は、要求される輝度（ピーク電流）と半導体プロセスのパラメータ等が与えられると、ＴＦＴ２の設計自由度は殆ど無いということである。即ち、上記例でチャネル長Ｌを小さくするためには、式（３）から明らかなようにまずチャネル幅Ｗを小さくすることが考えられる。しかし、プロセス上チャネル幅Ｗの微細化に限界があり、現在の薄膜トランジスタプロセスにおいては上記程度より大幅に微細化することが困難である。別の方法として、駆動電圧のピーク値Ｖｐを小さくすることが考えられる。しかし、その場合、階調制御を行うためには、ＯＬＥＤの発光強度を極めて小さな駆動電圧幅で制御する必要が生じる。例えばＶｐ＝５Ｖの場合においても、発光強度を６４階調で制御しようとすれば、１階調当たりの電圧ステップは平均で５Ｖ／６４＝８０ｍＶ程度となる。これを更に小さくすることは、僅かなノイズやＴＦＴ特性のばらつきによって、画像の表示品質が影響される結果となる。従って、駆動電圧のピーク値Ｖｐを小さくすることにも限界がある。別の解決法としては、式（３）に表れるキャリア移動度μ等のプロセスパラメータを適当な値に設定することが考えられる。しかし、プロセスパラメータを都合のよい値に精度よく制御することは一般に困難であり、そもそも設計しようとする画像表示装置の仕様に合わせて製造プロセスを構築することは経済的に全く現実的でない。このように、従来のアクティブマトリクス型ＥＬディスプレイでは、画素設計の自由度が乏しく、実用的な設計を行うことが困難である。 The first problem here is that the channel length L given by Equation (3) is comparable to or larger than the pixel size (S = 200 μm × 200 μm). As shown in Expression (3), the peak current Ip is inversely proportional to the channel length L. In the above example, the channel length L must be increased to 270 μm in order to suppress the peak current Ip to about 0.8 μA necessary and sufficient for operation. This undesirably increases the area occupied by the TFT 2 in the pixel and results in narrowing the light emitting region, and makes it difficult to miniaturize the pixel. The essential problem is that given the required luminance (peak current), semiconductor process parameters, and the like, there is almost no design freedom for the TFT2. That is, in order to reduce the channel length L in the above example, it is conceivable that the channel width W is first reduced as apparent from the equation (3). However, there is a limit to the miniaturization of the channel width W in the process, and it is difficult to miniaturize significantly in the current thin film transistor process. As another method, the peak value Vp of the drive voltage can be reduced. However, in that case, in order to perform gradation control, it is necessary to control the emission intensity of the OLED with an extremely small driving voltage width. For example, even when Vp = 5 V, if the emission intensity is controlled with 64 gradations, the voltage step per gradation is about 5 V / 64 = 80 mV on average. Making this even smaller results in the image display quality being affected by slight noise and variations in TFT characteristics. Therefore, there is a limit to reducing the peak value Vp of the drive voltage. As another solution, it is conceivable to set process parameters such as the carrier mobility μ shown in the equation (3) to an appropriate value. However, it is generally difficult to accurately control the process parameters to a convenient value, and it is not economically practical to construct a manufacturing process according to the specifications of the image display device to be designed. Thus, the conventional active matrix EL display has a low degree of freedom in pixel design, and it is difficult to perform a practical design.
上述した第一の問題点とも関連するが、第二の問題点として、アクティブマトリクス型のＥＬディスプレイでは画面全体の表示輝度を任意に制御することが困難である。一般に、テレビジョン等の画像表示装置においては画面全体の表示輝度を自在に調整し得るということが、実用上欠くことのできない要件である。例えば周囲が明るい状況下で画像表示装置を使用する場合には画面輝度を高くし、逆に暗い状況下で画像表示装置を使用する場合には画面輝度を低く抑えることが自然である。このような画面輝度の調節は、例えば液晶ディスプレイにおいてはバックライトの電力を変化させることにより容易に実現できる。又、単純マトリクス型のＥＬディスプレイにおいては、アドレス時の駆動電流を調整することにより、比較的簡単に画面輝度を調節可能である。 Although related to the first problem described above, as a second problem, it is difficult to arbitrarily control the display luminance of the entire screen in an active matrix EL display. In general, in an image display device such as a television, it is an essential requirement for practical use that the display luminance of the entire screen can be freely adjusted. For example, it is natural to increase the screen brightness when the image display apparatus is used in a bright environment, and to keep the screen brightness low when the image display apparatus is used in a dark condition. Such adjustment of the screen brightness can be easily realized by changing the power of the backlight in a liquid crystal display, for example. In a simple matrix EL display, the screen brightness can be adjusted relatively easily by adjusting the drive current at the time of addressing.
ところが、アクティブマトリクス型の有機ディスプレイにおいては、画面全体としての表示輝度を任意に調節することは困難である。前述したように、表示輝度はピーク電流Ｉｐに比例し、ＩｐはＴＦＴ２のチャネル長Ｌに反比例する。従って、表示輝度を下げるためにはチャネル長Ｌを大きくすればよいが、これは使用者が任意に表示輝度を選ぶ手段とはなりえない。実現可能な方法として、輝度を下げるために駆動電圧のピーク値Ｖｐを小さくすることが考えられる。しかし、Ｖｐを下げるとノイズ等の原因で画質の劣化を招く。逆に輝度を上げたい場合に、駆動電圧のピーク値Ｖｐを大きくしようとしても、ＴＦＴ２の耐圧等による上限があることは言うまでもない。 However, in an active matrix organic display, it is difficult to arbitrarily adjust the display luminance of the entire screen. As described above, the display luminance is proportional to the peak current Ip, and Ip is inversely proportional to the channel length L of the TFT2. Therefore, in order to lower the display brightness, the channel length L may be increased, but this cannot be a means for the user to arbitrarily select the display brightness. As a feasible method, it is conceivable to reduce the peak value Vp of the drive voltage in order to reduce the luminance. However, when Vp is lowered, image quality is degraded due to noise or the like. On the other hand, when it is desired to increase the luminance, it goes without saying that there is an upper limit due to the breakdown voltage of the TFT 2 even if the peak value Vp of the drive voltage is increased.
上述した従来の技術の課題に鑑み、本発明は画素内部の能動素子の設計自由度を増して良好な設計を可能たらしめるとともに、画面輝度を自在且つ簡便に調整することが可能な画像表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち、所定の走査サイクルで画素を選択するための走査線と、画素を駆動するための輝度情報を与えるデータ線とがマトリクス状に配設され、各画素は、供給される電流量によって輝度が変化する発光素子と、走査線によって制御され且つデータ線から与えられた輝度情報を画素に書き込む機能を有する第一の能動素子と、該書き込まれた輝度情報に応じて該発光素子に供給する電流量を制御する機能を有する第二の能動素子とを含み、各画素への輝度情報の書き込みは、走査線が選択された状態で、データ線に発光素子の輝度の階調に応じた大きさの電気信号を印加することによって行われ、各画素に書き込まれた輝度情報は走査線が非選択となった後も各画素に保持され、各画素の発光素子は保持された輝度情報に応じた輝度で点灯を維持可能な画像表示装置において、同一の走査線に接続された各画素の発光素子を少なくとも走査線単位で強制的に消灯する制御手段を有し、各画素に輝度情報が書き込まれてから次に新たな輝度情報が書き込まれる一走査サイクルの間に発光素子を点灯状態から消灯状態にすることによって、該発光素子の時間平均輝度を制御する。ここで、同一の走査線に赤、緑、青の各画素を共通に接続する一方、前記制御手段は、赤、緑、青の各画素に含まれる発光素子を別々の時点で消灯する。前記制御手段は、該発光素子と直列に接続された第三の能動素子を含み、該第三の能動素子に与える制御信号に応じて該発光素子に流れる電流を遮断することが可能であり、該制御信号は、各走査線と平行に設けた停止制御線を介して同一走査線上の各画素に含まれる第三の能動素子に与えられることを特徴とする。
In view of the above-described problems of the conventional technology, the present invention increases the degree of freedom of design of active elements in a pixel to enable a good design, and allows image brightness to be adjusted freely and easily. The purpose is to provide. In order to achieve this purpose, the following measures were taken. That is, scanning lines for selecting pixels in a predetermined scanning cycle and data lines for supplying luminance information for driving the pixels are arranged in a matrix, and each pixel has a luminance depending on the amount of current supplied. A light-emitting element that changes, a first active element that is controlled by a scanning line and has a function of writing luminance information applied from a data line to a pixel, and a current supplied to the light-emitting element in accordance with the written luminance information The luminance information is written to each pixel in accordance with the luminance gradation of the light emitting element on the data line while the scanning line is selected. The luminance information written in each pixel is held in each pixel even after the scanning line is deselected, and the light emitting element of each pixel corresponds to the held luminance information. Lights up with brightness In a possible image display device, the image display device includes a control unit for forcibly turning off the light emitting elements of each pixel connected to the same scanning line at least in units of scanning lines, and after the luminance information is written in each pixel, By switching the light emitting element from the lighting state to the extinguishing state during one scanning cycle in which various luminance information is written, the time average luminance of the light emitting element is controlled. Here, while the red, green, and blue pixels are commonly connected to the same scanning line, the control unit turns off the light emitting elements included in the red, green, and blue pixels at different points in time. The control means includes a third active element connected in series with the light emitting element, and can cut off a current flowing through the light emitting element according to a control signal applied to the third active element. The control signal is provided to a third active element included in each pixel on the same scanning line via a stop control line provided in parallel with each scanning line.
好ましくは、各画素に輝度情報が書き込まれてから次に新たな輝度情報が書き込まれる一走査サイクルの間で、発光素子を点灯状態から消灯状態に切り換える時点を調整可能である。一実施形態では、前記制御手段は、各画素に輝度情報が書き込まれた後一走査サイクル内で、各画素に含まれる発光素子の点灯時点及び消灯時点を少なくとも走査線単位で制御する。なお好ましくは、前記発光素子は、有機エレクトロルミネッセンス素子である。 Preferably, the time point at which the light emitting element is switched from the on state to the off state can be adjusted during one scanning cycle in which the luminance information is written to each pixel and then new luminance information is written. In one embodiment, the control unit controls at least a scanning line unit for lighting and extinguishing points of a light emitting element included in each pixel within one scanning cycle after luminance information is written in each pixel . Is a Contact Preferably, the light emitting element is an organic electroluminescence element.
本発明によれば、画像表示装置は走査線単位で輝度情報を各画素に書き込んだあと、次の走査線サイクル（フレーム）の輝度情報が新たに書き込まれる以前に、走査線単位で各画素に含まれる発光素子を一括して消灯する。これによれば、輝度情報の書き込み後発光素子の点灯から消灯するまでの時間を調整できることになる。即ち、一走査サイクルにおける発光時間の割合（デューティー）を調整できることになる。発光時間（デューティー）の調整は等価的に各発光素子のピーク電流Ｉｐを調整することに相当する。よって、デューティーを調節することにより簡便且つ自在に表示輝度を調整することが可能である。更に重要な点は、デューティーを適切に設定することで、等価的にＩｐを大きくすることができる。例えば、デューティーを１／１０にすると、Ｉｐを１０倍にしても同等の輝度が得られる。Ｉｐを１０倍にすればＴＦＴのチャネル長Ｌを１／１０にすることができる。このように、デューティーを適当に選ぶことで画素に含まれるＴＦＴの設計自由度が増し、実用的な設計を行うことが可能になる。 According to the present invention, the image display apparatus writes luminance information to each pixel in units of scanning lines, and then writes the luminance information to each pixel in units of scanning lines before newly writing luminance information in the next scanning line cycle (frame). The included light emitting elements are turned off collectively. According to this, it is possible to adjust the time from when the light emitting element is turned on to when it is turned off after the luminance information is written. That is, the ratio (duty) of the light emission time in one scanning cycle can be adjusted. The adjustment of the light emission time (duty) is equivalent to adjusting the peak current Ip of each light emitting element equivalently. Therefore, it is possible to easily and freely adjust the display brightness by adjusting the duty. More importantly, Ip can be increased equivalently by appropriately setting the duty. For example, when the duty is set to 1/10, the same luminance can be obtained even if Ip is increased 10 times. If Ip is increased 10 times, the channel length L of the TFT can be reduced to 1/10. As described above, by appropriately selecting the duty, the degree of freedom in designing the TFT included in the pixel is increased, and a practical design can be performed.
以上説明したように、本発明によれば、各画素に輝度情報が書き込まれて発光が開始したあと、次のフレームの書き込みが行われる前に画素の発光を停止できるので、一フレーム内での発光時間の割合（デューティー）を変えることができ、これにより時間平均の表示輝度を簡便に調節することが可能である。更に重要なことは、デューティーを自由に設定できることにより、時間平均の表示輝度を同じに保ったまま、発光時に発光素子に流れる電流量を適宜に設定する自由度が生じるため、発光素子に流れる電流量を制御する能動素子の設計に自由度が生ずる。この結果、より高品位な画像を提供可能な画像表示装置や、より小さな画素サイズの画像表示装置を設計することが可能になる。 As described above, according to the present invention, after the luminance information is written to each pixel and the light emission starts, the light emission of the pixel can be stopped before the next frame is written. The ratio (duty) of the light emission time can be changed, whereby the time average display luminance can be easily adjusted. More importantly, since the duty can be set freely, the degree of freedom to appropriately set the amount of current flowing through the light emitting element during light emission while maintaining the same time-average display luminance is generated. There is a degree of freedom in the design of the active element that controls the quantity. As a result, it is possible to design an image display device that can provide a higher-quality image and an image display device with a smaller pixel size.
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる画像表示装置の第一実施形態の一例を表しており、一画素分の等価回路図である。尚、図１０に示した従来の画素構造と対応する部分には対応する参照番号を付して理解を容易にしている。図示するように、本画像表示装置は、所定の走査サイクル（フレーム）で画素ＰＸＬを選択するための走査線Ｘと、画素ＰＸＬを駆動するための輝度情報を与えるデータ線Ｙとがマトリクス状に配設されている。走査線Ｘとデータ線Ｙの交差部に形成された画素ＰＸＬは、発光素子ＯＬＥＤと、第一の能動素子であるＴＦＴ１と、第二の能動素子であるＴＦＴ２と、保持容量Ｃｓとを含む。発光素子ＯＬＥＤは供給される電流量によって輝度が変化する。ＴＦＴ１は走査線Ｘによって制御され且つデータ線Ｙから与えられた輝度情報を画素ＰＸＬに含まれた保持容量Ｃｓに書き込む。ＴＦＴ２はＣｓに書き込まれた輝度情報に応じて発光素子ＯＬＥＤに供給する電流量を制御する。ＰＸＬへの輝度情報の書き込みは、走査線Ｘが選択された状態で、データ線Ｙに輝度情報に応じた電気信号（データ電位Ｖｄａｔａ）を印加することによって行われる。画素ＰＸＬに書き込まれた輝度情報は走査線Ｘが非選択となったあとも保持容量Ｃｓに保持され、発光素子ＯＬＥＤは保持された輝度情報に応じた輝度で点灯を維持可能である。本発明の特徴事項として、同一の走査線Ｘに接続された各画素ＰＸＬの発光素子ＯＬＥＤを少なくとも走査線単位で強制的に消灯する制御手段を有し、各画素ＰＸＬに輝度情報が書き込まれてから次に新たな輝度情報が書き込まれる一走査サイクルの間に発光素子を点灯状態から消灯状態にする。本実施形態では制御手段が、ＴＦＴ２のゲートＧに接続されたＴＦＴ３（第三の能動素子）を含み、ＴＦＴ３のゲートＧに与える制御信号によりＴＦＴ２のゲート電位を制御して、ＯＬＥＤを消灯することが可能である。この制御信号は、走査線Ｘと平行に設けた停止制御線Ｚを介して対応する走査線上の各画素ＰＸＬに含まれるＴＦＴ３に与えられる。制御信号に応じてＴＦＴ３をオン状態にすることにより、保持容量Ｃｓが放電されて、ＴＦＴ２のＶｇｓが０Ｖとなり、ＯＬＥＤに流れる電流を遮断することができる。ＴＦＴ３のゲートＧは走査線Ｘに対応した停止制御線Ｚに共通接続されており、停止制御線Ｚ単位で発光停止制御を行うことができる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows an example of a first embodiment of an image display device according to the present invention, and is an equivalent circuit diagram for one pixel. Note that parts corresponding to those of the conventional pixel structure shown in FIG. 10 are given corresponding reference numerals for easy understanding. As shown in the figure, in the present image display device, scanning lines X for selecting the pixels PXL in a predetermined scanning cycle (frame) and data lines Y for providing luminance information for driving the pixels PXL are arranged in a matrix. It is arranged. The pixel PXL formed at the intersection of the scanning line X and the data line Y includes a light emitting element OLED, a first active element TFT1, a second active element TFT2, and a storage capacitor Cs. The luminance of the light emitting element OLED varies depending on the amount of current supplied. The TFT 1 is controlled by the scanning line X and writes the luminance information given from the data line Y to the holding capacitor Cs included in the pixel PXL. The TFT 2 controls the amount of current supplied to the light emitting element OLED according to the luminance information written in Cs. Luminance information is written to the PXL by applying an electric signal (data potential Vdata) corresponding to the luminance information to the data line Y while the scanning line X is selected. The luminance information written in the pixel PXL is held in the holding capacitor Cs even after the scanning line X is not selected, and the light emitting element OLED can be kept lit at the luminance according to the held luminance information. As a feature of the present invention, there is a control means for forcibly turning off the light emitting element OLED of each pixel PXL connected to the same scanning line X at least in scanning line units, and luminance information is written in each pixel PXL. Then, the light emitting element is changed from the on state to the off state during one scanning cycle in which new luminance information is written. In this embodiment, the control means includes a TFT 3 (third active element) connected to the gate G of the TFT 2, and controls the gate potential of the TFT 2 by a control signal applied to the gate G of the TFT 3 to turn off the OLED. Is possible. This control signal is given to the TFT 3 included in each pixel PXL on the corresponding scanning line via a stop control line Z provided in parallel with the scanning line X. By turning on the TFT 3 in accordance with the control signal, the storage capacitor Cs is discharged, the Vgs of the TFT 2 becomes 0 V, and the current flowing through the OLED can be cut off. The gate G of the TFT 3 is commonly connected to a stop control line Z corresponding to the scanning line X, and light emission stop control can be performed in units of the stop control line Z.
図２は、図１に示したＰＸＬをマトリクス上に配列した画像表示装置の全体構成を示す回路図である。図示するように、走査線Ｘ１，Ｘ２，…，ＸＮが行状に配列され、データ線Ｙが列状に配列されている。各走査線Ｘとデータ線Ｙの交差部に画素ＰＸＬが形成されている。又、走査線Ｘ１，Ｘ２，…，ＸＮと平行に、停止制御線Ｚ１，Ｚ２，…，ＺＮが形成されている。走査線Ｘは走査線駆動回路２１に接続されている。走査線駆動回路２１はシフトレジスタを含んでおり、垂直クロックＶＣＫに同期して垂直スタートパルスＶＳＰ１を順次転送することにより、走査線Ｘ１，Ｘ２，…，ＸＮを一走査サイクル内で順次選択する。一方、停止制御線Ｚは停止制御線駆動回路２３に接続されている。この駆動回路２３もシフトレジスタを含んでおり、ＶＣＫに同期して垂直スタートパルスＶＳＰ２を順次転送することにより、停止制御線Ｚに制御信号を出力する。尚、ＶＳＰ２は遅延回路２４により所定時間だけＶＳＰ１から遅延処理されている。データ線Ｙはデータ線駆動回路２２に接続されており、走査線Ｘの線順次走査に同期して、各データ線Ｙに輝度情報に対応した電気信号を出力する。この場合、データ線駆動回路２２は、いわゆる線順次駆動を行ない、選択された画素の行に対して一斉に電気信号を供給する。或いは、データ線駆動回路２２は、いわゆる点順次駆動を行ない、選択された画素の行に対して順次電気信号を供給しても良い。いずれにしても、本発明は、線順次駆動と点順次駆動の両者を包含している。
FIG. 2 is a circuit diagram showing the overall configuration of the image display device in which the PXLs shown in FIG. 1 are arranged on a matrix. As shown, the scanning lines X1, X2,..., XN are arranged in rows, and the data lines Y are arranged in columns. Pixels PXL are formed at the intersections between the scanning lines X and the data lines Y. Further, stop control lines Z1, Z2,..., ZN are formed in parallel with the scanning lines X1, X2,. The scanning line X is connected to the scanning
図３は、図２に示した本発明の第一実施形態にかかる画像表示装置の動作説明に供するタイミングチャートである。まず、垂直スタートパルスＶＳＰ１が走査線駆動回路２１及び遅延回路２４に入力される。走査線駆動回路２１はＶＳＰ１の入力を受けたあと、垂直クロックＶＣＫに同期して走査線Ｘ１，Ｘ２，…，ＸＮを順次選択し、走査線単位で輝度情報が画素ＰＸＬに書き込まれていく。各画素ＰＸＬは書き込まれた輝度情報に応じた強度で発光を開始する。ＶＳＰ１は遅延回路２４で遅延され、ＶＳＰ２として停止制御線駆動回路２３に入力される。停止制御線駆動回路２３はＶＳＰ２を受けたあと、垂直クロックＶＣＫに同期して停止制御線Ｚ１，Ｚ２，…，ＺＮを順次選択し、発光が走査線単位で停止していく。
FIG. 3 is a timing chart for explaining the operation of the image display apparatus according to the first embodiment of the present invention shown in FIG. First, the vertical start pulse VSP 1 is input to the scanning
図１乃至図３に示した第一実施形態によれば、各画素ＰＸＬが発光するのは輝度情報が書き込まれてから発光停止制御信号によって発光が停止するまでの間、即ち概ね遅延回路２４によって設定された遅延時間分である。その遅延時間をτとし、一走査サイクル（一フレーム）の時間をＴとすると、画素が発光している時間的割合即ちデューティーは概ねτ／Ｔとなる。発光素子の時間平均輝度はこのデューティーに比例して変化する。従って、遅延回路２４を操作して遅延時間τを変更することにより、ＥＬディスプレイの画面輝度を簡便且つ幅広い範囲で可変調整することができる。
According to the first embodiment shown in FIG. 1 to FIG. 3, each pixel PXL emits light after the luminance information is written until the light emission is stopped by the light emission stop control signal, that is, by the
更に、輝度の制御が容易になることは、画素回路の設計自由度を増し、より良好な設計を行うことが可能になる。図１０に示した従来の画像表示装置の画素設計例では、ＴＦＴ２のサイズを以下のように決めていた。
チャネル幅：Ｗ＝５μｍ
チャネル長：Ｌ＝｛Ｗ・／（２・Ｉｐ）｝・μ・Ｃｏｘ・Ｖｐ2 ＝２７０μｍ
これらのＴＦＴ２のサイズは、発光素子のデューティーが１の場合に相当している。これに対し、本発明にかかる画像表示装置では上述したようにデューティーを予め所望の値に設定しておくことができる。例えば、デューティーを０．１とすることができる。この場合本発明による設計例として、図１に示したＴＦＴ２のサイズを以下のように縮小できる。
チャネル幅：Ｗ＝５μｍ
チャネル長：Ｌ＝２７０μｍ×０．１＝２７μｍ
その他のパラメータは図１０に示した従来例と同一とする。この場合、発光時にＯＬＥＤに流れる電流は式（１）に従って１０倍となるが、デューティーを０．１としているため、時間平均での駆動電流は、従来例と同じになる。有機ＥＬ素子では、電流と輝度とは通常比例関係にあるので、時間平均の発光輝度は、従来例と本発明とで同等になる。一方、本発明の設計例においては、ＴＦＴ２のチャネル長Ｌが従来例の１／１０と大幅に小型化されている。これにより、画素内部に於けるＴＦＴ２の占有率が大幅に下がり、その結果有機ＥＬ素子の占有面積（発光領域）を大きく取ることができるので、画像品位が向上する。又、画素の微細化も容易に実現可能となる。
Furthermore, the ease of controlling the luminance increases the degree of freedom in designing the pixel circuit and allows a better design. In the pixel design example of the conventional image display device shown in FIG. 10, the size of the TFT 2 is determined as follows.
Channel width: W = 5μm
Channel length: L = {W · / (2 · Ip)} · μ · Cox · Vp 2 = 270 μm
The sizes of these TFTs 2 correspond to the case where the duty of the light emitting element is 1. On the other hand, in the image display device according to the present invention, the duty can be set to a desired value in advance as described above. For example, the duty can be set to 0.1. In this case, as a design example according to the present invention, the size of the TFT 2 shown in FIG. 1 can be reduced as follows.
Channel width: W = 5μm
Channel length: L = 270 μm × 0.1 = 27 μm
Other parameters are the same as those of the conventional example shown in FIG. In this case, the current flowing through the OLED at the time of light emission is 10 times according to the equation (1). However, since the duty is set to 0.1, the time-average driving current is the same as in the conventional example. In the organic EL element, the current and the luminance are normally in a proportional relationship, so the time-averaged emission luminance is the same between the conventional example and the present invention. On the other hand, in the design example of the present invention, the channel length L of the TFT 2 is significantly reduced to 1/10 of the conventional example. As a result, the occupation ratio of the TFT 2 in the pixel is greatly reduced, and as a result, the occupation area (light emitting region) of the organic EL element can be increased, and the image quality is improved. Also, pixel miniaturization can be easily realized.
図４は、本発明にかかる画像表示装置の第二実施形態の一例を示す全体回路構成図である。図２に示した第一実施形態と対応する部分には対応する参照番号を付して理解を容易にしている。第一実施形態がモノクロの画像表示装置であるのに対し、本実施形態はカラーの画像表示装置であり、ＲＧＢ三原色が割り当てられた画素ＰＸＬが集積形成されている。本実施形態では、同一の走査線Ｘに赤、緑、青の各画素ＰＸＬを共通に接続する一方、停止制御線ＺＲ、ＺＧ、及びＺＢに赤、緑、青の各画素を別々に接続している。これにより、赤、緑、青の各画素に含まれる発光素子を別々の時点で消灯できるようにしている。具体的には、ＲＧＢ三色の画素ＰＸＬに対応して、三個の停止制御線駆動回路２３Ｒ，２３Ｇ，２３Ｂが別々に設けられている。又、これらの停止制御線駆動回路２３Ｒ，２３Ｇ，２３Ｂに対応して、夫々別々に遅延回路２４Ｒ，２４Ｇ，２４Ｂが設けられている。従って、ＲＧＢ別々に、ＶＳＰ１の遅延時間を設定でき、ＶＳＰ２Ｒ，ＶＳＰ２Ｇ，ＶＳＰ２Ｂを対応する停止制御線駆動回路２３Ｒ，２３Ｇ，２３Ｂに供給可能である。停止制御線駆動回路２３Ｒによって制御される停止制御線ＺＲには、赤色画素（Ｒ）が接続され、停止制御線駆動回路２３Ｇによって制御される停止制御線ＺＧには、緑色画素（Ｇ）が接続され、停止制御線駆動回路２３Ｂによって制御される停止制御線ＺＢには、青色画素（Ｂ）が接続される。かかる構成によれば、ＲＧＢの各色毎に、輝度を調節できる。従って、遅延回路２４Ｒ，２４Ｇ，２４Ｂの遅延時間を適切に調整することで、カラー画像表示装置の色度調節が容易になり、カラーバランスを簡単にとることが可能である。即ち、画面を観察して赤み成分が強すぎる場合には、遅延回路２４Ｒの遅延時間を調節し、赤色に対応するデューティーを相対的に小さくすることで、赤み成分を弱めることが可能である。
FIG. 4 is an overall circuit configuration diagram showing an example of the second embodiment of the image display apparatus according to the present invention. Portions corresponding to those of the first embodiment shown in FIG. 2 are given corresponding reference numbers for easy understanding. While the first embodiment is a monochrome image display device, the present embodiment is a color image display device in which pixels PXL to which the three primary colors of RGB are assigned are integrated. In the present embodiment, the red, green, and blue pixels PXL are commonly connected to the same scanning line X, while the red, green, and blue pixels are separately connected to the stop control lines ZR, ZG, and ZB. ing. Thus, the light emitting elements included in the red, green, and blue pixels can be turned off at different points in time. Specifically, three stop control
図５は本発明にかかる画像表示装置の第三実施形態の一例を示す一画素分の等価回路図であり、図１に示した第一実施形態と対応する部分には対応する参照番号を付して理解を容易にしている。本実施形態は発光素子ＯＬＥＤと直列に接続されたＴＦＴ３（第三の能動素子）を含み、ＴＦＴ３に与える制御信号に応じて発光素子ＯＬＥＤに流れる電流を遮断することが可能である。制御信号は、走査線Ｘと平行に設けた停止制御線Ｚを介して同一走査線上の各画素ＰＸＬに含まれるＴＦＴ３のゲートＧに与えられる。本実施形態では、接地電位とＴＦＴ２との間にＴＦＴ３が挿入されており、ＴＦＴ３のゲート電位の制御によって、ＯＬＥＤに流れる電流をオン／オフすることができる。尚、ＴＦＴ３を、ＴＦＴ２とＯＬＥＤの間、或いはＯＬＥＤとＶｄｄとの間に挿入することも可能である。 FIG. 5 is an equivalent circuit diagram for one pixel showing an example of the third embodiment of the image display device according to the present invention. Parts corresponding to those in the first embodiment shown in FIG. And easy to understand. The present embodiment includes a TFT 3 (third active element) connected in series with the light emitting element OLED, and can interrupt a current flowing through the light emitting element OLED in accordance with a control signal applied to the TFT 3. The control signal is given to the gate G of the TFT 3 included in each pixel PXL on the same scanning line via a stop control line Z provided in parallel with the scanning line X. In this embodiment, the TFT 3 is inserted between the ground potential and the TFT 2, and the current flowing through the OLED can be turned on / off by controlling the gate potential of the TFT 3. It is also possible to insert the TFT 3 between the TFT 2 and the OLED or between the OLED and Vdd.
図６は、本発明にかかる画像表示装置の第四実施形態の一例を示す一画素分の等価回路図である。図１０に示した従来例と対応する部分には対応する参照番号を付して理解を容易にしている。本実施形態では発光素子ＯＬＥＤは整流作用を有する二端子素子からなり、一方の端子（カソードＫ）はＴＦＴ２に接続され、他方の端子（アノードＡ）は停止制御線Ｚに接続されている。同一走査線上の各画素では二端子素子のアノードＡは停止制御線Ｚに共通接続され、異なる走査線間では電気的に分離されている。この場合、二端子素子の共通接続された他方の端子（アノードＡ）の電位を停止制御線Ｚにより制御して、各ＯＬＥＤを消灯する。但し、ＯＬＥＤのアノードＡは従来のように一定電位のＶｄｄに接続されるのではなく、停止制御線Ｚを介して外部からその電位が制御される。アノード電位を十分高い値とすれば、ＯＬＥＤにはＴＦＴ２によって制御される電流が流れるが、ＯＬＥＤは二端子素子で整流作用があるため、アノード電位を十分低い電位（例えば接地電位）とすることにより、ＯＬＥＤに流れる電流をオフすることができる。 FIG. 6 is an equivalent circuit diagram for one pixel showing an example of the fourth embodiment of the image display device according to the present invention. Portions corresponding to those of the conventional example shown in FIG. 10 are given corresponding reference numbers for easy understanding. In the present embodiment, the light emitting element OLED is composed of a two-terminal element having a rectifying action, and one terminal (cathode K) is connected to the TFT 2 and the other terminal (anode A) is connected to the stop control line Z. In each pixel on the same scanning line, the anode A of the two-terminal element is commonly connected to the stop control line Z, and is electrically separated between different scanning lines. In this case, the potential of the other terminal (anode A) connected in common between the two-terminal elements is controlled by the stop control line Z to turn off each OLED. However, the anode A of the OLED is not connected to a constant potential Vdd as in the prior art, but the potential is controlled from the outside via the stop control line Z. If the anode potential is set to a sufficiently high value, a current controlled by the TFT 2 flows in the OLED. However, since the OLED has a rectifying action by a two-terminal element, the anode potential is set to a sufficiently low potential (for example, ground potential). The current flowing through the OLED can be turned off.
図７は、図６に示した第四実施形態の制御例を示すタイミングチャートである。一走査サイクル（一フレーム）をＴで表している。一走査サイクルＴの先頭に位置する書き込み期間（ＲＴ）で、全画素に対する輝度情報の書き込みを線順次で行う。即ち、この例では、一走査サイクルの一部を利用して高速に輝度情報を全ての画素に書き込んでいる。書き込みが完了したあと、停止制御線Ｚを一斉に制御して、各画素に含まれるＯＬＥＤをオンする。これにより、各画素のＯＬＥＤは書き込まれた輝度情報に応じて夫々発光を開始する。そのあと所定の遅延時間τが経過すると、全ての停止制御線Ｚを介して全てのＯＬＥＤのアノードＡを接地電位に落とす。これにより、発光がオフになる。以上のような制御により、全画素単位でデューティーτ／Ｔを調整可能である。尚、本発明はこれに限られるものではなく、少なくとも走査線単位で各画素のオン／オフを制御するようにしてもよい。以上のように、本制御例では、各画素に輝度情報が書き込まれたあと一走査サイクル内で、各画素に含まれる発光素子の点灯時点及び消灯時点を画面単位若しくは走査線単位で制御できる。 FIG. 7 is a timing chart showing a control example of the fourth embodiment shown in FIG. One scanning cycle (one frame) is represented by T. In the writing period (RT) positioned at the head of one scanning cycle T, writing of luminance information for all the pixels is performed line-sequentially. That is, in this example, luminance information is written to all the pixels at high speed using a part of one scanning cycle. After the writing is completed, the stop control line Z is simultaneously controlled to turn on the OLED included in each pixel. Thereby, the OLED of each pixel starts to emit light according to the written luminance information. Thereafter, when a predetermined delay time τ elapses, the anodes A of all the OLEDs are dropped to the ground potential via all the stop control lines Z. Thereby, the light emission is turned off. With the control as described above, the duty τ / T can be adjusted in units of all pixels. The present invention is not limited to this, and on / off of each pixel may be controlled at least in units of scanning lines. As described above, in this control example, the lighting time and the light-off time of the light-emitting elements included in each pixel can be controlled in units of screens or scanning lines within one scanning cycle after luminance information is written in each pixel.
図８は、本発明にかかる画像表示装置の第五実施形態の一例を示す全体回路構成図であり、図１１に示した従来例と対応する部分には対応する参照番号を付して理解を容易にしている。本実施形態は先の実施形態と異なり、特別の停止制御線を設けること無く、走査線Ｘ１乃至ＸＮを利用して各画素ＰＸＬのデューティー制御を行っている。このために、走査線駆動回路２１とは別に制御回路２３’を設けている。制御回路２３’の各出力端子は対応する各アンドゲート回路２８の一方の入力端子に接続されている。各アンドゲート回路２８の出力端子は次段のオアゲート回路２９の一方の入力端子を介して各走査線Ｘ１，Ｘ２，…，ＸＮに接続している。各アンドゲート回路２８の他方の端子にはＶＣＫが供給されている。なお、走査線駆動回路２１の各出力端子は対応する各オアゲート回路２９の他方の入力端子を介して各走査線Ｘ１，Ｘ２，…，ＸＮに接続している。又、ＶＳＰ１は先の実施形態と同様に遅延回路２４を介してＶＳＰ２となり、制御回路２３’に供給される。一方、各データ線ＹはＰチャネル型のＴＦＴ２６を介してデータ線駆動回路２２に接続されている。ＴＦＴ２６のゲートにはＶＣＫが供給されている。又、各データ線Ｙの電位はＮチャンネル型のＴＦＴ２７によっても制御できる。ＴＦＴ２７のゲートにもＶＣＫが供給されている。このように、本画像表示装置の周辺回路構成は図１１に示した従来例と異なるが、個々の画素ＰＸＬの回路構成は、図１０に示した従来の画素回路構成と同一である。かかる構成により、制御回路２３’は、各画素ＰＸＬに輝度情報が書き込まれてから次に新たな輝度情報が書き込まれる一走査サイクルの間に、再度走査線Ｘを選択して各画素ＰＸＬにデータ線Ｙから輝度０を表す情報を書き込んで各画素ＰＸＬの発光素子ＯＬＥＤを消灯することができる。
FIG. 8 is an overall circuit configuration diagram showing an example of the fifth embodiment of the image display apparatus according to the present invention. Parts corresponding to those of the conventional example shown in FIG. Making it easy. In the present embodiment, unlike the previous embodiment, the duty control of each pixel PXL is performed using the scanning lines X1 to XN without providing a special stop control line. For this purpose, a
図９は、図８に示した第五実施形態の動作説明に供するタイミングチャートである。図示するように、垂直スタートパルスＶＳＰ１は走査線駆動回路２１及び遅延回路２４に入力される。走査線駆動回路２１はＶＳＰ１を受け入れたあと、垂直クロックＶＣＫに同期して走査線Ｘ１，Ｘ２，…，ＸＮを順次選択し、走査線単位で各画素ＰＸＬに輝度情報を書き込んでいく。各画素は書き込まれた輝度情報に応じた強度で発光を開始する。但し、本実施形態ではＴＦＴ２６，２７を設けたことにより、各データ線ＹはＶＣＫ＝Ｈ（ハイレベル）の期間で輝度０に相当する電位（この例では接地電位）となり、ＶＣＫ＝Ｌ（ローレベル）の期間において本来の輝度情報が与えられるようになっている。この関係は図９のＶＣＫの波形にＬ，Ｈを付し、データ線の波形にハッチングを付して模式的に表してある。ＶＳＰ１は遅延回路２４で遅延されたあと、ＶＳＰ２として制御回路２３’に入力される。制御回路２３’はＶＳＰ２を受け入れたあと、垂直クロックＶＣＫに同期して動作するが、その出力はアンドゲート回路２８に入力される。各アンドゲート回路２８にはＶＣＫが同時に入力されているので、制御回路２３’の出力がＨ（ハイレベル）で且つＶＣＫ＝Ｈ（ハイレベル）の時に走査線Ｘが選択される。前述したように、ＶＣＫ＝Ｈの期間は各データ線Ｙに輝度０に相当する電位が与えられているので、制御回路２３’によって選択された走査線Ｘに接続された画素は輝度０に相当する情報により発光が停止する。
FIG. 9 is a timing chart for explaining the operation of the fifth embodiment shown in FIG. As shown in the figure, the vertical start pulse VSP 1 is input to the scanning
図１４は本発明にかかる画像表示装置の第六実施形態の一例を示す一画素分の等価回路図であり、図１に示した第一実施形態と対応する部分には対応する参照番号を付して理解を容易にしている。先の各実施形態では、画素の消灯を行うためにトランジスタを追加する必要のあるものが多いが、本実施形態は、追加のトランジスタが不要で、より実用的な構成になっている。図示するように、発光素子ＯＬＥＤに供給する電流量を制御するトランジスタＴＦＴ２のゲートＧに接続された容量素子Ｃｓの他方の端子が発光停止制御線Ｚに接続される。書き込み終了後、発光停止線Ｚの電位を（この図の例では）下げる。例えば、容量素子Ｃｓの容量がＴＦＴ２のゲート容量等に比べ十分大きい場合は、発光停止制御線Ｚの電位変化がすなわちＴＦＴ２のゲート電位の変化となる。従って、書き込み時のＴＦＴ２のゲート電位の最大値をＶｇｍａｘとした場合、発光停止制御線Ｚの電位を、書き込み時よりＶｇｍａｘ−Ｖｔｈ以上下げることによって、ＴＦＴ２のゲート電位をＶｔｈ以下にすることができ、従って発光素子ＯＬＥＤは消灯する。実際にはＴＦＴ２のゲート容量等を考慮し、もう少し大きな振幅で制御することが望ましい。 FIG. 14 is an equivalent circuit diagram for one pixel showing an example of the sixth embodiment of the image display device according to the present invention. Parts corresponding to those in the first embodiment shown in FIG. And easy to understand. In each of the previous embodiments, many transistors need to be added to turn off the pixels, but this embodiment does not require an additional transistor and has a more practical configuration. As shown in the figure, the other terminal of the capacitive element Cs connected to the gate G of the transistor TFT2 for controlling the amount of current supplied to the light emitting element OLED is connected to the light emission stop control line Z. After completion of writing, the potential of the light emission stop line Z is lowered (in the example of this figure). For example, when the capacitance of the capacitive element Cs is sufficiently larger than the gate capacitance or the like of the TFT 2, the potential change of the light emission stop control line Z becomes the change of the gate potential of the TFT 2. Therefore, when the maximum value of the gate potential of the TFT 2 at the time of writing is Vgmax, the gate potential of the TFT 2 can be made Vth or less by lowering the potential of the emission stop control line Z by Vgmax−Vth or more than at the time of writing. Therefore, the light emitting element OLED is turned off. Actually, it is desirable to control with a slightly larger amplitude in consideration of the gate capacitance of the TFT 2 and the like.
図１５は、図１４に示した第六実施形態の動作説明に供するタイミングチャートである。図示するように、停止制御線は、走査線選択と概ね同時に高レベルとされ、書き込み終了後高レベルが保たれている期間、発光素子は書き込まれた輝度情報に応じた輝度にて発光状態となる。次のフレームで新たなデータが書き込まれる以前に停止制御線を低レベルにすると、発光素子は消灯する。 FIG. 15 is a timing chart for explaining the operation of the sixth embodiment shown in FIG. As shown in the figure, the stop control line is set to the high level almost simultaneously with the scanning line selection, and during the period when the high level is maintained after the writing is finished, the light emitting element is in the light emitting state with the luminance according to the written luminance information. Become. If the stop control line is set to a low level before new data is written in the next frame, the light emitting element is turned off.
ところで、ＣＲＴにおいては表示画像はμｓｅｃオーダで輝度が減衰するのに対し、アクティブマトリクス型のディスプレイでは一フレームの間画像を表示し続ける保持型の表示原理となっている。この為、動画表示を行なう場合、動画の輪郭に沿った画素はフレームの切り換わる直前まで画像を表示しており、これが人間の目の残像効果と相まって、次のフレームでもそこに像が表示されているかの如く感知する。これが、アクティブマトリクス型ディスプレイにおける動画表示の画質がＣＲＴに比較し低くなる根本原因である。この解決策として、本発明にかかる駆動方法が効果的であり、画素を強制的に消灯して人間の目で感ずる残像を断ち切る技術を導入することで、動画質の改善を図ることが出来る。具体的には、アクティブマトリクス型のディスプレイにおいて、一フレームの前半で画像を表示する一方、一フレームの後半はあたかもＣＲＴ輝度が減衰するかの如くに、画像を消灯する方法を採用している。動画質改善の為には、フレーム当たり、点灯と消灯のデューティーを５０％程度に設定する。更に高い動画質改善の為には、フレーム当たり、点灯と消灯のデューティーを２５％以下に設定すると良い。 By the way, in the CRT, the display image is attenuated in luminance on the order of μsec, whereas the active matrix display has a holding type display principle that continues to display an image for one frame. For this reason, when displaying a moving image, the pixels along the contour of the moving image are displayed until immediately before the frame is switched, and this is combined with the afterimage effect of the human eye, and the image is displayed there in the next frame. Sense as if you are. This is the root cause that the image quality of the moving image display in the active matrix display is lower than that of the CRT. As a solution to this problem, the driving method according to the present invention is effective, and it is possible to improve the quality of moving images by introducing a technique for forcibly turning off pixels and cutting off afterimages felt by human eyes. Specifically, an active matrix display employs a method in which an image is displayed in the first half of one frame while the image is turned off in the second half of one frame as if the CRT luminance is attenuated. In order to improve the moving image quality, the on / off duty per frame is set to about 50%. In order to further improve the moving image quality, it is preferable to set the duty of turning on and off per frame to 25% or less.
ＰＸＬ・・・画素、ＯＬＥＤ・・・発光素子、ＴＦＴ１・・・第一能動素子、ＴＦＴ２・・・第二能動素子、ＴＦＴ３・・・第三能動素子、Ｃｓ・・・保持容量、Ｘ・・・走査線、Ｙ・・・データ線、Ｚ・・・停止制御線、２１・・・走査線駆動回路、２２・・・データ線駆動回路、２３・・・停止制御線駆動回路、２４・・・遅延回路 PXL ... Pixel, OLED ... Light emitting element, TFT1 ... First active element, TFT2 ... Second active element, TFT3 ... Third active element, Cs ... Retention capacitor, X ... Scan line, Y: data line, Z: stop control line, 21 ... scan line drive circuit, 22 ... data line drive circuit, 23 ... stop control line drive circuit, 24 ...・ Delay circuit
Claims (4)
各画素は、供給される電流量によって輝度が変化する発光素子と、走査線によって制御され且つデータ線から与えられた輝度情報を画素に書き込む機能を有する第一の能動素子と、該書き込まれた輝度情報に応じて該発光素子に供給する電流量を制御する機能を有する第二の能動素子とを含み、
各画素への輝度情報の書き込みは、走査線が選択された状態で、データ線に発光素子の輝度の階調に応じた大きさの電気信号を印加することによって行われ、
各画素に書き込まれた輝度情報は走査線が非選択となった後も各画素に保持され、各画素の発光素子は保持された輝度情報に応じた輝度で点灯を維持可能な画像表示装置において、
同一の走査線に接続された各画素の発光素子を少なくとも走査線単位で強制的に消灯する制御手段を有し、各画素に輝度情報が書き込まれてから次に新たな輝度情報が書き込まれる一走査サイクルの間に発光素子を点灯状態から消灯状態にすることによって、該発光素子の時間平均輝度を制御し、
同一の走査線に赤、緑、青の各画素を共通に接続する一方、前記制御手段は、赤、緑、青の各画素に含まれる発光素子を別々の時点で消灯し、
前記制御手段は、該発光素子と直列に接続された第三の能動素子を含み、該第三の能動素子に与える制御信号に応じて該発光素子に流れる電流を遮断することが可能であり、
該制御信号は、各走査線と平行に設けた停止制御線を介して同一走査線上の各画素に含まれる第三の能動素子に与えられることを特徴とする画像表示装置。 Scan lines for selecting pixels in a predetermined scan cycle and data lines for providing luminance information for driving the pixels are arranged in a matrix,
Each pixel has a light emitting element whose luminance changes depending on the amount of current supplied, a first active element which is controlled by a scanning line and has a function of writing luminance information given from a data line to the pixel, and the written A second active element having a function of controlling the amount of current supplied to the light emitting element according to luminance information,
The writing of luminance information to each pixel is performed by applying an electric signal having a magnitude corresponding to the luminance gradation of the light emitting element to the data line in a state where the scanning line is selected.
Luminance information written in each pixel is retained in each pixel even after the scanning line is deselected, and the light emitting element of each pixel is in an image display device capable of maintaining lighting at a luminance according to the retained luminance information. ,
Control means for forcibly turning off the light emitting elements of each pixel connected to the same scanning line at least in units of scanning lines, and luminance information is written to each pixel and then new luminance information is written. By controlling the light-emitting element time average brightness by switching the light-emitting element from a lighting state to a light-off state during a scanning cycle,
While the red, green and blue pixels are commonly connected to the same scanning line, the control means turns off the light emitting elements included in the red, green and blue pixels at different points in time,
The control means includes a third active element connected in series with the light emitting element, and can cut off a current flowing through the light emitting element according to a control signal applied to the third active element.
The image display apparatus, wherein the control signal is supplied to a third active element included in each pixel on the same scanning line via a stop control line provided in parallel with each scanning line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006146041A JP4049191B2 (en) | 1999-06-17 | 2006-05-26 | Image display device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17057799 | 1999-06-17 | ||
| JP2006146041A JP4049191B2 (en) | 1999-06-17 | 2006-05-26 | Image display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000166170A Division JP4092857B2 (en) | 1999-06-17 | 2000-06-02 | Image display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006285267A JP2006285267A (en) | 2006-10-19 |
| JP4049191B2 true JP4049191B2 (en) | 2008-02-20 |
Family
ID=37407178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006146041A Expired - Lifetime JP4049191B2 (en) | 1999-06-17 | 2006-05-26 | Image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4049191B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5178492B2 (en) | 2007-12-27 | 2013-04-10 | 株式会社半導体エネルギー研究所 | Display device and electronic apparatus including the display device |
| JP6812760B2 (en) | 2016-11-15 | 2021-01-13 | セイコーエプソン株式会社 | Electro-optics, electronic devices, and how to drive electro-optics |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430683A (en) * | 1990-05-24 | 1992-02-03 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
| JP3242941B2 (en) * | 1991-04-30 | 2001-12-25 | 富士ゼロックス株式会社 | Active EL matrix and driving method thereof |
| JPH0574569A (en) * | 1991-09-09 | 1993-03-26 | Fuji Xerox Co Ltd | Driving device of thin film el and its driving method |
| JP2941704B2 (en) * | 1996-04-16 | 1999-08-30 | ローム株式会社 | Light emitting element drive circuit |
| JP4114216B2 (en) * | 1997-05-29 | 2008-07-09 | カシオ計算機株式会社 | Display device and driving method thereof |
| US5952789A (en) * | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
| JP3125711B2 (en) * | 1997-04-22 | 2001-01-22 | 日亜化学工業株式会社 | LED display unit and LED constant current driver circuit |
| KR100559078B1 (en) * | 1997-04-23 | 2006-03-13 | 트랜스퍼시픽 아이피 리미티드 | Active matrix light emitting diode pixel structure and method |
| JP3229250B2 (en) * | 1997-09-12 | 2001-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Image display method in liquid crystal display device and liquid crystal display device |
| JP3252897B2 (en) * | 1998-03-31 | 2002-02-04 | 日本電気株式会社 | Element driving device and method, image display device |
| JP3686769B2 (en) * | 1999-01-29 | 2005-08-24 | 日本電気株式会社 | Organic EL element driving apparatus and driving method |
| JP2000347622A (en) * | 1999-06-07 | 2000-12-15 | Casio Comput Co Ltd | Display device and its driving method |
| JP3259774B2 (en) * | 1999-06-09 | 2002-02-25 | 日本電気株式会社 | Image display method and apparatus |
-
2006
- 2006-05-26 JP JP2006146041A patent/JP4049191B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006285267A (en) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4092857B2 (en) | Image display device | |
| US9047822B2 (en) | Display device where supply of clock signal to driver circuit is controlled | |
| US8174467B2 (en) | Picture image display device and method of driving the same | |
| JP4169031B2 (en) | Display device and pixel circuit | |
| CN1858838B (en) | Display device and driving method thereof and electric device | |
| JP4490404B2 (en) | Organic electroluminescence display | |
| JP3877049B2 (en) | Image display apparatus and driving method thereof | |
| JP3772889B2 (en) | Electro-optical device and driving device thereof | |
| JP4024557B2 (en) | Light emitting device, electronic equipment | |
| US7542018B2 (en) | Light emitting device and drive method thereof | |
| JP4891153B2 (en) | Organic electroluminescent display device and driving method of organic electroluminescent display device using the same | |
| CN112992049B (en) | Electroluminescent display device with pixel driving circuit | |
| KR102647169B1 (en) | Display apparatus and method of driving display panel using the same | |
| WO2002077958A1 (en) | Circuit for driving active-matrix light-emitting element | |
| JP2009009049A (en) | Active matrix type organic el display and gradation control method thereof | |
| JP4039441B2 (en) | Electro-optical device and electronic apparatus | |
| JP4999390B2 (en) | Display device | |
| JP2006106568A (en) | Display apparatus | |
| JP4049191B2 (en) | Image display device | |
| JP4049190B2 (en) | Image display apparatus and driving method thereof | |
| JP4079198B2 (en) | Image display apparatus and driving method thereof | |
| WO2021152823A1 (en) | Pixel circuit, display device, and drive method therefor | |
| JP4353300B2 (en) | Image display apparatus and driving method thereof | |
| KR20190013134A (en) | Electroluminescent Display Device | |
| JP2003076332A (en) | Driving circuit of display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4049191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |