JP3242941B2 - Active el matrix and a driving method thereof - Google Patents

Active el matrix and a driving method thereof

Info

Publication number
JP3242941B2
JP3242941B2 JP12454191A JP12454191A JP3242941B2 JP 3242941 B2 JP3242941 B2 JP 3242941B2 JP 12454191 A JP12454191 A JP 12454191A JP 12454191 A JP12454191 A JP 12454191A JP 3242941 B2 JP3242941 B2 JP 3242941B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
data
el
bit
signal
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12454191A
Other languages
Japanese (ja)
Other versions
JPH04328791A (en )
Inventor
嘉秀 佐藤
Original Assignee
富士ゼロックス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date
Family has litigation

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明はエレクトロルミネッセンスによる発光装置に関し、特にアクティブ型のエレクト The present invention relates to an light emitting device according to electroluminescence, especially active elect
ロルミネッセンスマトリックスおよびアクティブELマ Russia luminescence matrix and active EL Ma
トリックスの駆動方法に関する。 Tricks of a driving method.

【0002】 [0002]

【従来技術】エレクトロルミネッセンス素子はマンガンを添加した硫化亜鉛等の半導体材料に駆動電圧を印加すると発光することを利用する発光素子(以下、EL素子という)であるが、これは高い精度で一枚のガラス基板等の上に集積化できるので、多数の素子を面状に配列したものは文字表示パネルとして利用でき、又一次元的に配列して電子式印字装置の露光系として利用できる。 BACKGROUND Light emitting devices electroluminescent device utilizing that emits light when a drive voltage is applied to the semiconductor material such as zinc sulfide was added manganese (hereinafter referred to as EL elements), but this is one with high precision since can be integrated on a glass substrate and the like, it can be used a number of elements as a character display panel that are arranged in a plane, and can be utilized in one-dimensionally arranged as an exposure system of an electronic printer. これらの発光装置は薄型軽量に製造できて空間利用率が高いこと、又可搬型装置への組み込みが容易であること、 These light-emitting devices has high space utilization rate can be manufactured to be thin and lightweight, and it incorporation into a portable device is easy,
にじみのない見易い表示が得られることなどの多くの利点を有するため、近年急速に研究が進められている。 Because it has many advantages such that the blur-free easily viewable display can be obtained rapidly research has been conducted in recent years. なかでも各EL素子にその発光の制御に必要なスイッチング素子、電源等を備えたものはアクティブ型と呼ばれ、 Of these switching elements needed to control the light emission in the EL elements, those having a power source or the like is called an active type,
外部の制御装置が複雑にならないですむことから開発、 Developed from the external control device need not become complicated,
改良が進められている("TFEL Edge Emitter Array for Improvements are underway ( "TFEL Edge Emitter Array for
Optical Imaging Bar Applications", ZK KUM, et Optical Imaging Bar Applications ", ZK KUM, et
al., Proceedings of the SID, Vol. 28, Jan. 1987, p al., Proceedings of the SID, Vol. 28, Jan. 1987, p
p. 81-85) p. 81-85)

【0003】多数のアクティブ型EL発光回路を要素とする電気的マトリックスであるアクティブ型ELマトリックスは従来、図1に示すように交流電源で駆動されるEL素子を含む1ビット基本回路(以下、1ビットEL [0003] Numerous active type EL matrix is ​​an electrical matrix with an active type EL light emitting circuit element is conventional, 1 bit basic circuit including an EL device driven by an AC power source as shown in FIG. 1 (hereinafter, 1 bit EL
回路又は1ビット回路という)の集合からなる。 Consisting of a collection of named circuit or 1 bit circuit). これら1ビットEL回路におけるEL素子の駆動は薄膜トランジスタ(以下、TFTという)等のスイッチング素子Q These first driving the EL element in the bit EL circuit thin film transistor (hereinafter, referred to as TFT) switching element Q such as a
D の開閉により行われ Ru is performed by opening and closing of D. スイッチング素子Q Dはそのゲートに接続されたデータ保持用コンデンサCsと、別のTFTスイッチング素子Qwとにより制御されている。 A switching element Q D capacitor Cs for the connected data retention at its gate, is controlled by a separate TFT switching element Qw. 各1ビット回路に送られたデータ信号DATAをT The data signal DATA sent to the 1-bit circuit T
FTスイッチング素子Qwのオン/オフによりデータ保持用コンデンサCsに書き込む。 FT written in the capacitor Cs for data holding by the switching element Qw on / off. スイッチング素子Qw The switching element Qw
のオン/オフは信号制御装置からのストローブ信号STRO ON / OFF strobe signal STRO from the signal controller
BEで行なわれる。 It is carried out in the BE. データ信号が当該EL素子を発光させる駆動信号のときは高電位であり、コンデンサCsが高レベルに充電され、その充電電圧がスイッチング素子Q When the data signal of the drive signal for emitting the EL element is a high-potential, the capacitor Cs is charged to a high level, the charging voltage switching device Q
Dのゲート電圧となる結果、スイッチング素子Q Dが導通し、その結果EL素子C ELおよび駆動用AC電源(駆動電圧Va)が直列閉回路を構成し、駆動電源によってEL素子C EL 駆動されて発光する。 D gate voltage becomes a result of the switching element Q D is turned on, resulting EL device C EL and the driving AC power source (drive voltage Va) constitute a series closed circuit, the EL element C EL is driven by a driving power source to the light-emitting Te. 信号が当該EL素子を駆動しないための信号であるときは低レベルであり、その信号がコンデンサCsに書き込まれたときはスイッチング素子Q Dがオフ状態となるため、EL素子の駆動は停止される。 Signal is a low level when a signal for not driving the EL element, a switching element Q D when the signal is written in the capacitor Cs is because the off state, the driving of the EL element is stopped . 従って各1ビット回路のデータ保持コンデンサに順次に所望のデータを書き込む走査により、一走査期間を時間的一フレームとしてELマトリックスの所望の発光状態が得られる。 Accordingly, by scanning for writing desired data sequentially to the data holding capacitor of each 1-bit circuit, a desired emission state of the EL matrix is obtained an scanning period as time one frame. 各発光ユニットには回路構成の簡単のため、通常共通の駆動電圧が印加されている。 For simplicity of the circuit configuration in each of the light-emitting unit, usually a common drive voltage is applied.

【0004】この1ビット回路を多数含むアクティブE [0004] Active E comprising a number of 1-bit circuit
Lマトリックスは駆動の便宜上mブロック(mは整数) L matrix driving convenience m blocks (m is an integer)
に分割し、各ブロックはn個(nは整数)の1ビット回路を含む電気的n×mマトリックスに構成することができる(図3)。 Is divided into each block is n (n is an integer) may be configured to electrically n × m matrix containing a 1-bit circuit (FIG. 3). 図5はこの場合のデータの書き込み方法を表わすもので、1走査期間Ts(n×m個の1ビット回路へのデータの書き込みを開始した後、すべての1ビット回路を一回走査し、同じn×m個の1ビット回路に次のデータの書き込みを開始するまでの時間)かけてブロックごとにストローブ信号STROBE1ないしSTROBE m Figure 5 represents the method of writing data in this case, after starting the writing of data to the one scan period Ts (n × m 1-bit circuit, all the 1-bit circuit scans once, the same it no strobe signal STROBE1 for each block until the time) over the n × m 1-bit circuit starts writing the next data sTROBE m
のもとでn個の1ビット回路に駆動(発光)/非駆動(非発光)の信号が書き込まれ、マトリックス全体の発光状態が制御される。 Under n driving the 1-bit circuit signal (emission) / non-drive (non-emission) is written in the light emission state of the entire matrix is ​​controlled. 信号STROBE により発光データの書き込みがされた1ビット回路はデータ書き込み以後 1 bit circuit writing data after the writing of the emission data is a signal STROBE,
次のデータが書き込まれるまでEL素子が駆動電源により駆動される。 EL elements are driven by a driving power source until the next data is written. 従って、この場合各1ビット回路におけ Therefore, put in this case the 1-bit circuit
るEL素子の駆動期間Tdは走査期間Tsと同じでなければならない。 That drive period Td of the EL element must be the same as the scanning period Ts. すなわち一走査期間において駆動状態にあったEL素子が次の走査期間で非駆動状態に変化したとするとこのEL素子は非発光期間移行後に発光量を減衰して行く(図7)。 That one the EL element in the driving state in the scanning period and changes in the non-driven state in the next scanning period the EL element is attenuated the light emission amount after the transition non-emission period (Figure 7).

【0005】 [0005]

【発明が解決しようとする課題】従来の駆動方法はEL The object of the invention is to be Solved by the conventional driving method is EL
素子の駆動期間Tdが一走査期間Tsと同じとなっているので、発光区間における光量Lonと発光区間に続く非発光区間における光量Loffとは図7に示すとおりとなり、Loffは、非発光区間へ移行後の減衰時の光量となる。 The drive period Td of the element becomes the same as the one scanning period Ts, be as shown in FIG. 7 is a light intensity Loff during the non-emitting period subsequent to the light amount Lon and light-emitting section in the light-emitting section, Loff is to non-light emission period the amount of light at the time decay of the post-migration. EL素子は通常約1ms程度の減衰時間を有する。 EL element usually has about 1ms about decay time. それゆえ一走査期間がこの減衰時間よりも十分長くてよい場合は問題はないが、そうでない場合は、光量の比Lon/Loffを大きくすることが要求される。 Although thus one scanning period no problem if it sufficiently longer than the decay time, otherwise, it is required to increase the ratio Lon / Loff amount of light.
これが走査の高速化を妨げている。 This hinders the speed of the scan. ELマトリックスを電子式印字装置の露光系に用いる場合、印字の高速化は極めて重要であるから、このような従来の駆動方法、装置は重大な問題を含んでいる。 When using the EL matrix exposure system of an electronic printing apparatus, since higher printing is very important, such a conventional driving method, apparatus includes a serious problem.

【0006】そこで本発明はELマトリックスにおけるこの問題を解決することにより、アクティブELマトリックスを高速で駆動する方法を提供すること、又は、高速で駆動されるアクティブELマトリックスを提供する [0006] The present invention is by solving this problem in the EL matrix, to provide a method for driving an active EL matrix at high speed, or to provide an active EL matrix driven at a high speed
ことを課題とする。 It is an object of the present invention.

【0007】 [0007]

【課題を解決するための手段】そのための手段として、 In order to achieve the above object, as a means for that,
本発明はアクティブ薄膜ELマトリックスの各EL素子を発光させる駆動から駆動停止までを一走査期間(n× The present invention in one scanning period to drive stop from the driving for emitting the respective EL elements of the active thin film EL matrix (n ×
m個の1ビットEL回路へのデータの書き込みを開始した後、すべての1ビット回路を一回走査し、同じn×m After starting the writing of data to the m 1-bit EL circuit, all the 1-bit circuit scans once, the same n × m
個の1ビット回路に次のデータの書き込みを開始するまでの時間)より短い時間内で行なわせる。 Number of 1 times the bit circuit to the start of the writing of the next data) to perform in a shorter time.

【0008】さらにこの手段を特定すると、各1ビット [0008] More particularly this means, each 1 bit
EL回路へのデータの書き込み、駆動開始時期又は駆動停止時期の適切な選択により、一走査期間より短い時間内で駆動開始から駆動停止までの動作を行う。 Data to the EL circuit writing, by appropriate selection of the driving start timing or drive stop timing, performs an operation to stop driving the driving start within less than one scanning period time.

【0009】 [0009]

【作用】本発明の上記手段によれば、従来のように発光のための一走査期間とEL素子の駆動時間とが同じではなく、発光の減衰を長く設定することができるので、E According to the above means of the present invention, rather than the driving time of the conventional one scanning period and the EL element for emitting so that the same, it is possible to set a longer attenuation of light emission, E
Lマトリックスの駆動速度を高めることができる。 It is possible to increase the driving speed of the L matrix.

【0010】 [0010]

【実施例】本発明の第一実施例になるアクティブELマ Active EL Ma comprising a first embodiment of the embodiment of the present invention
トリックス及びその駆動方法を説明する。 The trix and a driving method thereof will be described. 図2(A)は本発明の第一実施例であるアクティブELマトリックス 2 (A) is active EL matrix as a first embodiment of the present invention
の1ビットEL回路の構成を示す。 It shows the configuration of a 1-bit EL circuit. この図に示すように、この1ビットEL回路は、一般に信号制御装置の制御の下に交流駆動電源SからスイッチSwを介して電力が印加されるEL素子C ELとスイッチング素子Q Dからなる直列回路と、スイッチング素子Q D をオン状態又は As shown in this figure, the 1 bit EL circuit, the series consisting of general EL element power from the AC drive power source S under the control through the switch Sw of the signal control device is applied to the C EL and the switching element Q D circuit and the on-state or the switching device Q D
オフ状態とするためのレジスタとを含んでいる。 And a register for the OFF state. スイッチング素子Q Dは一般に薄膜トランジスタ(以下、TF The switching element Q D is generally a thin film transistor (hereinafter, TF
Tと言う)であり、そのゲートGはレジスタに接続される。 A say T), the gate G is connected to the register. このレジスタは図2(A)の例では、当該EL素子の発光/非発光を指定するデータ信号DATA を保持するためのコンデンサCs1と、コンデンサCs1にこのデータを書き込むためのスイッチング素子Qwと、前記データ信号を保持するための第2のコンデンサCs2と、 In the example of this register FIG. 2 (A), the capacitors Cs1 for holding the data signal DATA for specifying the light emission / non-emission of the EL element, a switching element Qw for writing this data to the capacitor Cs1, the a second capacitor Cs2 for holding a data signal,
コンデンサCs2にこのデータ信号を書き込み、又は消去するためのラッチ素子Q Lとを含む。 Writes the data signal to the capacitor Cs2, or comprises a latch element Q L for erasing. スイッチング素子Qw、ラッチ素子Q LもTFTである。 Switching element Qw, also the latch element Q L is a TFT.

【0011】データ線はスイッチング素子Qwの入力端に接続され、その出力端とグランドとの間に第一のデータ書き込み・保持用コンデンサCs1が接続される。 [0011] Data lines are connected to the input terminal of the switching element Qw, the first data write-holding capacitor Cs1 is connected between the output terminal and ground. スイッチング素子Qwのゲートは信号制御装置のストローブ信号線に接続される。 Gate of the switching element Qw is connected to the strobe signal line of the signal control device.

【0012】スイッチング素子Qwの出力端はさらにラッチ素子Q Lの入力端に接続され、ラッチ素子Q Lの出力端はスイッチング素子Q DのゲートGに接続される。 [0012] The output terminal of the switching element Qw is further connected to an input terminal of the latch element Q L, the output terminal of the latch element Q L is connected to the gate G of the switching element Q D.
ラッチ素子Q Lの出力端とグランドとの間に第二のデータ保持用コンデンサCs2が接続される。 Second data holding capacitor Cs2 is connected between the output terminal and the ground of the latch device Q L.

【0013】これらのスイッチング素子Qw、ラッチ素子Q L 、および駆動電源Sはデータ信号DATAおよびストローブ信号と所望のタイミングで作動するように信号制御装置で制御される。 [0013] The switching elements Qw, latch element Q L, and the drive power source S is controlled by the signal control device to operate at a desired timing as the data signals DATA and strobe signals.

【0014】ELマトリックスはこの図2(A)の1ビ<br>ットEL回路を単位とする多数のEL素子を含むので、 [0014] Since the EL matrix comprises a plurality of EL elements to be 1 bi <br> Tsu preparative EL circuit unit of FIG. 2 (A), the
駆動の便宜上n個の1ビットEL回路を含むブロックm Block m including convenience n 1-bit EL circuit driving
個(mは整数)に分割し、図4(A)に示すように各ブロックにn個のデータDATA1- DATA n(nは整数)が書き込めるようにし、n×mの電気的マトリックスに構成する。 Pieces (m is an integer) is divided into, n pieces of data DATA1- DATA n in each block as shown in FIG. 4 (A) (n is an integer) to write constitute the electrical matrix n × m . mブロックを同時に駆動する場合は、すべてのブロックのすべてのEL素子のラッチ素子のラッチ信号を共通にする。 When driving the m blocks at the same time, to the common latch signal of the latch device of all EL elements of all blocks. 電子式印字装置のイメージバー等として使用する場合も同様のブロック構成で足りる。 Sometimes used as an image bar of the electronic type printer suffices same block configuration.

【0015】図4(B)は本発明の第二実施例になるE [0015] FIG. 4 (B) becomes a second embodiment of the present invention E
Lマトリックスで、図2(B)はその1ビットEL回路の構成を示す。 In L matrix, FIG. 2 (B) shows the configuration of the 1-bit EL circuit. この実施例は図1に示す従来例の1ビット回路にさらに、データ書き込み・保持用コンデンサC This example further one bit circuit of the conventional example shown in FIG. 1, a capacitor C for data writing and holding
sに保持されたEL駆動データを放電するためのリセット素子Q RをコンデンサCsと並列に接続したものである。 The reset element Q R for discharging the EL driving data held in s which are connected in parallel with the capacitor Cs. リセット素子RもTFTで構成でき、その電流通過電極がデータ保持用コンデンサCsと並列に接続される。 Reset element Q R can also be configured with TFT, the current passing through the electrodes are connected in parallel to the capacitor Cs for data retention. 又そのゲートは信号制御装置に接続される。 The gate thereof is connected to the signal controller. この構成は第一実施例と較べてラッチQ Lが不要なことから、 Latch Q L This arrangement compared with the first embodiment since it is not required,
その分構造上簡単である。 That is on the minute structure simple.

【0016】図6(A)を参照して上記の本発明の第一実施例のELマトリックスの作動を説明する。 [0016] with reference to FIGS. 6 (A) illustrating the operation of the EL matrix of a first embodiment of the invention described above. 各ブロックがただ1個の1ビットEL回路を含む場合は一次元マトリックスとなるが、この場合も全く原理が同じであることに注目されたい。 If each block only comprise one bit EL circuit is a one-dimensional matrix, like exactly principle Again it is noted that the same.

【0017】任意の一走査期間Tsにおいて信号制御装置から送られたストローブ信号STROBE1−mにより各ブロック毎にデータ書き込み用のスイッチング素子Qwが導通され、各データ保持用コンデンサCs1にデータが書き込まれて行く。 The switching element Qw for writing data for each block by any of the strobe signal sent from the signal control device in one scan period Ts STROBE1-m becomes conductive, the data is written to the data holding capacitors Cs1 go. 書き込みが終わるとスイッチング素子Qwはオフにされ、データはこのコンデンサCs1に保持される。 Switching element Qw When writing is completed is turned off, the data is held in the capacitor Cs1. 書き込まれたデータは信号制御装置からのラッチ信号LATCH により各ラッチ素子Q Lが導通するまでコンデンサCs1に保持され、各スイッチング素子Q Written data is held in the capacitor Cs1 to each latch element Q L is turned by the latch signal LATCH from the signal control unit, each of the switching elements Q
Dのゲートには出力されない。 The gate of the D is not output.

【0018】上記のデータ書き込みがすべてのブロックについて終了すると(図6(A)の時間Tw経過時)すべてのラッチ素子 L [0018] (at time Tw has elapsed in FIG. 6 (A)) When the data writing is completed for all the blocks of all of the latch device Q L が信号制御装置から送られた共通のラッチ信号LATCH により導通され、第一のデータ保持 There are conducted by a common latch signal LATCH sent from the signal control unit, a first data holding
コンデンサCs1に保持されていたEL素子駆動データ(高電位の信号)が第二のデータ保持コンデンサC EL element driving data held in use capacitor Cs1 (a high level signal) is a second data storage capacitor C
s2に出力され、このコンデンサCs2が充電される形でEL素子駆動データがコンデンサCs2に保持される。 Is output to s2, EL element driving data in the form of the capacitor Cs2 is charged is held in the capacitor Cs2. この充電電圧によりスイッチング素子Q Dがオン状態になり、このときEL素子は印加されている交流電圧Vaにより駆動されて発光する。 The switching element Q D This charging voltage is turned on, at this time EL element emits light by being driven by an AC voltage Va is applied.

【0019】その後、当該EL素子を駆動させないデータ信号(低電位信号)がデータ線に与えられたときに、 [0019] Thereafter, when the data signal does not drive the EL element (a low potential signal) is applied to the data line,
スイッチング素子Qwとラッチ素子Q Lの導通により、 The conduction of the switching element Qw and the latch element Q L,
それまでコンデンサCs2に蓄積されていた電荷が放電されて、スイッチング素子Q Dをオフ状態にし、EL素子の駆動が停止される。 Until electric charge accumulated in the capacitor Cs2 is discharged, the switching element Q D is turned off, the driving of the EL element is stopped. この実施例ではすべての1ビッ<br>トEL回路におけるラッチ素子Q Lが共通のラッチ信号に接続されており、すべてのEL素子が同時に駆動停止されるようになっている。 Latch element Q L in all 1 bit <br> DOO EL circuit in this embodiment are connected to a common latch signal, all the EL elements are driven simultaneously stopped.

【0020】ラッチ信号が与えられてから時間Tdが経過すると駆動停止信号がすべての1ビットEL回路に与えられる。 The drive stop signal to the time Td from the latch signal is given has elapsed is given to all the 1-bit EL circuit. この場合時間(Tw+Td)は走査期間 Ts In this case the time (Tw + Td) is the scanning period Ts
より小さい。 Smaller. 従って発光させる駆動信号を受けたEL素子もその走査期間内に発光を停止される。 Accordingly EL elements having received the driving signals to emit light also stops emitting light within the scanning period. その後、次の走査が開始されるまでの時間Trは駆動停止され、また、Cs1およびCs2の放電がなされる(図6 Thereafter, the time Tr until the next scan is started is driven stopped, also made discharge Cs1 and Cs2 (6
(A))。 (A)).

【0021】尚、ラッチ素子LによりいずれのEL素子も同時に駆動され同時に駆動停止されるので、印加電圧Vaはこの駆動期間中のみ作動させるようにしてもよい。 [0021] Since the drive stop any of the EL element is also driven simultaneously at the same time by the latch element Q L, the applied voltage Va may be actuated only during the drive period.

【0022】一般にデータの書き込みは非常に短時間に実行できるから、このように三種の作動を適当に同期させることによって同一走査期間内に発光データの書き込み、発光駆動、および発光駆動の停止まですべてを行なうことができる。 [0022] All Since the general data writing can be executed very short time, until this manner the light emission data in the same scan period by properly synchronizing the operation of the three types write, light emission driving, and light emission driving of the stop it can be carried out. この点、本ELマトリックス駆動方法は図5の従来の駆動方法と非常に相異する。 In this respect, the EL matrix drive method is extremely be different from the conventional driving method of FIG.

【0023】本発明の第二実施例であって 、図2(B) [0023] A second embodiment of the present invention, and FIG. 2 (B)
の1ビットEL回路を有するアクティブELマトリックスは、以下のように作動する。 Active EL matrix with one bit EL circuit operates as follows. 図6(B) は、上記EL FIG. 6 (B) the EL
マトリックスの駆動方法に用いるタイミングを示す。 It shows the timing used in the method of driving the matrix. 駆動データ書き込みのときはリセット素子Q R をオフ状態にしておくことにより、従来例と同様にデータの書き込みが行なわれる。 By the time the drive data writing to keep the reset element Q R in the OFF state, writing the same way as in the conventional example data. EL素子が発光されたときはその一定時間後にリセット信号RSTによりリセット素子Q Rを導通させてスイッチング素子Q Dをオフ状態にする。 When the EL element is emitting is made conductive to reset element Q R by a reset signal RST after the predetermined time to turn off the switching element Q D with. これによりEL素子の駆動が停止される。 Thus, the drive of the EL element is stopped. ただし、このリセットは発光駆動開始後、一走査期間よりも短い時間T However, after the reset light emission drive starts, a time shorter than one scanning period T
dに行なわれる(図6(B)のTd1、Td2等)。 Performed in d (Td1 in Fig. 6 (B), Td2, etc.). これらのEL素子は必ずしもすべて同時に発光させる必要はなく、一定の順序で順次発光させればよい。 These EL devices are not necessarily all simultaneously emit light, it is sufficient sequentially emitted in a certain order. 従って時間Td後の駆動停止リセット信号として、他の1ビット Therefore as the drive stops the reset signal after time Td, the other 1-bit
EL回路にデータを書き込む信号STROBE jを充てることができる。 You can devote signal STROBE j for writing data to the EL circuit.

【0024】この駆動方法ではEL駆動電源Sは走査期間中、常に印加されている点が第一実施例と異なる。 The point that the EL driving power supply S during the scanning period, is always applied in this driving method is different from the first embodiment. ただし、各EL素子の発光条件を一様にするため、駆動電源の位相とストローブ信号の位相の差を一定に保つことが望ましい。 However, in order to uniform the light emission condition of each EL element, it is desirable to keep the difference between the phase of the strobe signal for the drive power constant. この駆動期間Tdは一走査期間 Tsよりも短いので、各EL素子の駆動期間は当該走査期間の一部にわたってのみ行なわれ、駆動停止された後は次のデータが書き込まれるまでの期間Tr=Ts- Td、駆動停止のまま減衰発光を行なう。 This drive period Td is shorter than one scanning period Ts, the driving period of each EL element is performed only over a portion of the scanning period, the period Tr = Ts until the next data is written after being driven stop - Td, performs attenuation emission remains drive stop.

【0025】尚、図6(A)に示したようにラッチ信号による発光の前に駆動電源をとめた状態でデータ書き込みを行なう期間Twがある場合、発光開始は各走査期間開始からTw後であるが、書き込み時間は非常に短いので、図8ではこれを無視してある。 [0025] In the case where there is a period Tw of writing data in a state of stopping the drive power before the emission by the latch signal, as shown in FIG. 6 (A), emission start Tw later from the beginning of each scanning period the case, the write time is very short, are ignored by the 8.

【0026】以上述べたように、各EL素子の駆動と駆動の停止を一走査期間より短い時間内に含めると、図8 [0026] As described above, when the stop of the driving and the driving of the EL elements included in less than one scanning period time, FIG. 8
に示すように、駆動中の発光と駆動停止後の発光とが共にEL素子の発光を目的とする一走査期間 (図7および図8の「発光区間」)内に存在する。 As shown in, present in the one scanning period emission during driving and the light emission after the drive stops and both intended to emission of the EL element ( "luminescent zone" of FIGS. 7 and 8). 発光区間で利用すべき光量Lonは、例えばELバーの場合、発光開始後の一走査期間 Ts内の発光強度Iを時間ゼロから時間T Amount Lon to be employed in the light-emitting section, for example, in the case of EL bars, time the emission intensity I within one scanning period after emission start Ts from time zero T
sまで積分した積分量である。 s is an integration amount obtained by integrating up to. これに続く発光を目的としない一走査期間(図8の「非発光区間」)Tsにおける発光強度Iの時間積分量Loffはこの場合不要のものである。 Time integration amount Loff emission intensity I in one scanning period ( "non-light-emitting section" in FIG. 8) Ts which are not intended to continue emitting this is of no need in this case. 従ってELマトリックスとしての有意義な信号比はLon/Loffであるから、Lonを許容限界内に保ちつつ駆動時間Tdを短縮し、かつ比Lon/L Therefore since meaningful signal ratio as EL matrix is ​​Lon / Loff, shortens the drive time Td while keeping the Lon within acceptable limits, and the ratio Lon / L
offを大きくすることが要求される。 It is required to increase the off. ところで本発明の駆動方法の場合、従来の駆動方法(図7)におけるL However if the driving method of the present invention, L in the conventional driving method (Figure 7)
offの主要部分を本駆動方法のLonに取り込んでいることに注目されたい。 A major portion of the off should be noted that incorporated into Lon of the driving method. 従って本駆動方法では駆動時間Tdを短縮することにより直ちに上記比Lon/Lof Thus immediately above ratio Lon / Lof by the present driving method of shortening the drive time Td
fが自動的に大きく改善される。 f is improved automatically increase. 従って残る問題はLo Therefore remain problems Lo
nを許容限界内に保ちつつ駆動時間Tdを短縮することだけである。 Only to shorten the driving time Td while maintaining the n within acceptable limits. そのためには選択したEL素子の発光特性Iに応じてパラメータTsおよびTdの適当な値を選択すればよい。 It may be selected appropriate values ​​of the parameters Ts and Td according to the emission characteristics I of EL elements selected for that. 駆動期間Td、走査期間Tsおよび比Lo Drive period Td, the scan period Ts and a ratio Lo
n/Loffの間の定性的な関係は図9に示してある。 Qualitative relationship between n / Loff is shown in FIG.
上記パラメータの選択は、選択したEL材料について図9のような特性図を求めておくと容易に求められる。 Selection of the above parameters may be easily determined when the previously obtained characteristics diagram as shown in FIG. 9 for the selected EL material. 例えば、Lon/Loffの許容される範囲とTsの許容できる範囲とを指定すると、図9上に一定領域ができる。 For example, specifying a range acceptable range and Ts allowed the Lon / Loff, it is a constant region on Fig. そこでこの領域を通過する特性曲線群の内から適当な曲線、すなわち適当なTd、を選択すれば良いことがわかる。 Therefore suitable curve from among characteristic curves passing through this area, that suitable Td, it can be seen that may be selected.

【0027】 [0027]

【発明の効果】以上説明したように本発明は、レジスタでオン/オフ制御されるスイッチング素子を各マトリックス点として含むアクティブELマトリックスの駆動において、前記アクティブELマトリックスを走査して前記スイッチング素子を選択的に導通するデータ信号を前記レジスタに与えると共に、信号制御装置からの信号に基づいて、前記選択されたスイッチング素子の各々を不導通にするようにしたので、一走査期間より短い時間内に発光駆動、および発光駆動の停止を行なうことができる。 The present invention described above, according to the present invention, the selection of the switching element in the driving of the active EL matrix, scanning the active EL matrix comprising a switching element which is turned on / off control register as each matrix point together provide a data signal to be continuity in the register, based on a signal from the signal control unit, since each of the selected switching element so that the non-conducting, luminescent in less than one scanning period time drive, and light emission driving can be performed stop. その結果、従来例による駆動方法にない高い速度でELマトリックスの駆動ができる。 As a result, it is driven EL matrix at high speeds without the driving method according to the prior art.

【0028】またこの駆動方法では一走査期間内の駆動時間とこれに続く駆動停止期間との比を選択することにより、有効発光信号比Lon/Loffを容易に選択できる。 Further, by selecting the ratio between the drive time and the subsequent drive halt period in one scanning period in the driving method, it can be selected effective emission signal ratio Lon / Loff easily.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】従来例のELマトリックスの1ビット回路を示す図である。 1 is a diagram showing a 1-bit circuit of the conventional EL matrix.

【図2】(A)は本発明の第一実施例によるELマトリックスの1ビットEL回路である。 Figure 2 (A) is a 1-bit EL circuit of the EL matrix according to the first embodiment of the present invention. (B)は第二実施例によるELマトリックスの1ビットEL回路である。 (B) is 1-bit EL circuit of the EL matrix according to the second embodiment.

【図3】従来例のELマトリックスにおけるマトリックス構成図である。 3 is a matrix diagram of EL matrix in the prior art.

【図4】本発明第一実施例および第二実施例のELマトリックスにおけるマトリックス構成図である。 4 is a matrix diagram of EL matrix of the present invention the first embodiment and the second embodiment.

【図5】従来例の信号タイミング図である。 5 is a signal timing diagram of a conventional example.

【図6】本発明第一実施例および第二実施例の信号タイミング図である。 6 is a signal timing diagram of the first embodiment of the present invention and the second embodiment.

【図7】従来例のELマトリックスの発光強度分布を示す図である。 7 is a graph showing an emission intensity distribution of the EL matrix of a conventional example.

【図8】本発明によるELマトリックスの発光強度分布を示す図である。 Is a graph showing an emission intensity distribution of the EL matrix by the present invention; FIG.

【図9】本発明によるELマトリックスの有効発光信号比と走査時間との関係を示す図である。 It is a diagram showing a relationship between the scanning time effective emission signal ratio of EL matrix by the present invention; FIG.

【符号の説明】 DESCRIPTION OF SYMBOLS

EL EL素子 S E C EL EL element S E
L素子駆動電源 Sw EL素子駆動電源スイッチ Va EL L element driving power source Sw EL element drive power source switch Va EL
素子駆動電源電圧 Q Dスイッチング素子 Qw データ書き込みスイッチング素子 Q Lラッチ素子 Cs1 第一のデータ保持用コンデンサ Cs2 第二のデータ保持用コンデンサ DATA Element drive power supply voltage Q D switching element Qw data writing switching element Q L latch element Cs1 first data holding capacitor Cs2 second data holding capacitor DATA
データ信号 STROBE ストローブ信号 LATCH ラッチ信号 RST リセット信号 Ts 走査 Data signals STROBE strobe signal LATCH latch signal RST reset signal Ts scanning
期間 Td 駆動時間 Tw データ書き込み時間 Tr 非駆動時間 Lon 駆動時発光量 Loff 非駆動時発光量 Period Td drive time Tw data write time Tr non-driving time Lon driving during light emission amount Loff non-driving time of the light emission amount

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−250392(JP,A) 特開 平3−18892(JP,A) 特開 昭62−108073(JP,A) 特開 昭62−189497(JP,A) 特開 昭59−123873(JP,A) 特公 昭62−28476(JP,B2) 特公 昭60−56026(JP,B2) (58)調査した分野(Int.Cl. 7 ,DB名) G09G 3/00 - 3/38 ────────────────────────────────────────────────── ─── of the front page continued (56) reference Patent Sho 60-250392 (JP, a) JP flat 3-18892 (JP, a) JP Akira 62-108073 (JP, a) JP Akira 62- 189497 (JP, a) JP Akira 59-123873 (JP, a) Tokuoyake Akira 62-28476 (JP, B2) Tokuoyake Akira 60-56026 (JP, B2) (58) investigated the field (Int.Cl. 7, DB name) G09G 3/00 - 3/38

Claims (3)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 スイッチング素子と駆動電源とに直列 1. A series with a switching element driving power source
    接続されたEL素子と、前記スイッチング素子を導通/ And connected EL element, conducting the switching element /
    不導通とするレジスタとを含んだ1ビットEL回路を The 1-bit EL circuit including a register of nonconductive each
    マトリックス点とするアクティブELマトリックスであ Active EL matrix der to the matrix point
    って 、 前記レジスタが、 前記EL素子の駆動/非駆動に対応するデータを保持する第1のデータ保持部と、 前記データに対応するデータ信号が供給されたとき、該データを前記第1のデータ保持部に書き込むデータ書き込み部と、 前記スイッチング素子に接続され、保持されるデータにより該スイッチング素子を導通又は不導通とする第2のデータ保持部と、 前記第1のデータ保持部に書き込まれたデータを、全ての1ビットEL回路について同時に、前記第2のデータ保持部へ転移させるラッチ部とを有し、 全ての1ビットEL回路に順次データ信号を供給するとともに、前記データ書き込み部と前記ラッチ部との動作を制御する信号を出力する信号制御装置が設けられ、 該信号制御装置が、 全ての1ビットEL回路へのデータの書 I, the registers, a first data holding unit for holding data corresponding to the drive / non-drive of the EL element, when the data signal corresponding to the data is supplied, the data of the first a data writing unit for writing the data holding unit, which is connected to the switching element, writes a second data holding unit for conductive or non-conductive the switching elements by the data held in the first data holding unit the data, at the same time for all 1-bit EL circuit, and a latch portion that transfers to the second data holding unit supplies the sequential data signals to all of the 1-bit EL circuit, the data write unit the signal control unit for outputting a signal for controlling the operation of the latch portion is provided, the signal control device, writing of data to all 1-bit EL circuit 込みが終了後、全ての1ビットEL回路について、前記第1のデータ保持部から第2のデータ保持部へデータを同時に転移するラッチ信号を出力し、 次のデータの書き込みが開始される前に、全ての1ビッ<br>トEL回路について、前記データ書き込み部及び前記ラッチ部を経て前記第2のデータ保持部に、前記EL素子を非駆動とする信号を同時に書き込むように設定されていることを特徴とするアクティブELマトリックス。 After write is completed, for all 1-bit EL circuit, the outputs a latch signal to transfer data simultaneously from the first data holding unit to the second data holding unit, before the next data writing is started for all 1 bit <br> preparative EL circuit, wherein the data writing unit and via the latch portion to the second data holding unit, it is set to write the signal so as not to drive the EL element at the same time active EL matrix, characterized in that.
  2. 【請求項2】 スイッチング素子と駆動電源とに直列 2. A series with a switching element driving power source
    接続されたEL素子と、前記スイッチング素子を導通/ And connected EL element, conducting the switching element /
    不導通とするレジスタとを含んだ1ビットEL回路を The 1-bit EL circuit including a register of nonconductive each
    マトリックス点とするアクティブELマトリックスであ Active EL matrix der to the matrix point
    って 、 前記レジスタが前記EL素子の駆動/非駆動に対応するデータを保持し、保持されるデータにより前記スイッチング素子を導通又は不導通とするデータ保持部と、 前記データに対応するデータ信号が供給されたとき、該データを前記データ保持部に書き込むデータ書き込み部と、 リセット信号を受けたときに、前記スイッチング素子がオフとなるように前記データ保持部のリセットを行うリセット部とを有し、 全ての1ビットEL回路に順次データ信号を供給するとともに、前記データ書き込み部を制御する信号及び前記リセット信号を出力する信号制御装置が設けられ、 該信号制御装置が、 各1ビットEL回路へのデータ書き込みが終了後、同じ1ビットEL回路に次のデータが書き込まれる前であって、該1ビットEL回路の What holds data which the register corresponding to the drive / non-drive of the EL element, and a data holding unit for conductive or non-conductive the switching device by data held, the data signals corresponding to the data when supplied has a data writing unit for writing the data to the data holding unit, when receiving a reset signal, the switching element and a reset unit for resetting the data holding unit so as to turn off supplies the sequential data signals to all of the 1-bit EL circuit, the signal control device for outputting a signal and the reset signal for controlling the data writing unit is provided, the signal control unit, to each 1-bit EL circuit after the data writing is finished, the same 1-bit EL circuit even before the next data is written, of the 1-bit EL circuit L素子の駆動開始後所定の時間経過時に、該1ビットEL回路のリセット部にリセット信号を出力するように設定されていることを特徴とするアクティブELマトリックス。 After the elapse drive start after a predetermined time of the L elements, active EL matrix, characterized in that it is set to output a reset signal to the reset portion of the 1-bit EL circuit.
  3. 【請求項3】 スイッチング素子と駆動電源とに直列 3. A series with a switching element driving power source
    接続されたEL素子と、前記スイッチング素子を導通/ And connected EL element, conducting the switching element /
    不導通とするレジスタとを含んだ1ビットEL回路を各マトリックス点とするアクティブELマトリックスの駆動方法において、 各1ビットEL回路が有する前記レジスタの第1のデータ保持部に、データ信号線を介して各EL素子の駆動/ In the driving method of the active EL matrix one bit EL circuit including a register of nonconductive and each matrix point, the first data holding portion of said register with the respective 1-bit EL circuit, through the data signal line Te of each EL element drive /
    非駆動に対応するデータを順次に書き込む工程と、 全ての1ビットEL回路についてデータの書き込みが終了した後、全ての1ビットEL回路の前記第1のデータ保持部に保持されているデータを、ラッチ部を介して同時に第2のデータ保持部へ転移させ、該第2のデータ保持部に保持されるデータに基づいて前記スイッチング素子を導通又は不導通状態に保持する工程と、 前記第2のデータ保持部へのデータの転移後所定時間の経過時であって、次のデータを前記第1のデータ保持部へ書き込む前に、全ての1ビットEL回路の前記第2のデータ保持部に、前記データ信号線及びラッチ部を介して前記EL素子を非駆動とする信号を同時に書き込む工程とを有することを特徴とするアクティブELマトリックスの駆動方法。 And writing data corresponding to the non-driven sequentially, after the writing of data is completed for all the 1-bit EL circuit, the data held in the first data holding unit for all 1-bit EL circuit, through the latch portion is transferred simultaneously to the second data holding unit, and a step of holding the conductive or non-conductive state the switching element based on data held in the data holding section of the second, the second a time a predetermined time elapses after the transfer of data to the data holding unit, before writing the next data into the first data holding unit, the second data holding unit for all 1-bit EL circuit, driving method of the active EL matrix, characterized in that a step of writing a signal to a non-drive the EL element via the data signal line and the latch portion at the same time.
JP12454191A 1991-04-30 1991-04-30 Active el matrix and a driving method thereof Expired - Fee Related JP3242941B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12454191A JP3242941B2 (en) 1991-04-30 1991-04-30 Active el matrix and a driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12454191A JP3242941B2 (en) 1991-04-30 1991-04-30 Active el matrix and a driving method thereof

Publications (2)

Publication Number Publication Date
JPH04328791A true JPH04328791A (en) 1992-11-17
JP3242941B2 true JP3242941B2 (en) 2001-12-25

Family

ID=14888036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12454191A Expired - Fee Related JP3242941B2 (en) 1991-04-30 1991-04-30 Active el matrix and a driving method thereof

Country Status (1)

Country Link
JP (1) JP3242941B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885573B1 (en) * 2004-12-27 2009-02-24 교세라 가부시키가이샤 Image display and its driving method, and driving method of electronic apparatus

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129360A (en) 1994-10-31 1996-05-21 Semiconductor Energy Lab Co Ltd Electroluminescence display device
US6853083B1 (en) 1995-03-24 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transfer, organic electroluminescence display device and manufacturing method of the same
JP3629939B2 (en) 1998-03-18 2005-03-16 セイコーエプソン株式会社 Transistor circuit, display panel and electronic equipment
CN100530308C (en) 1999-06-17 2009-08-19 索尼公司 Method for driving image display apparatus
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
JP5127099B2 (en) * 2000-04-26 2013-01-23 株式会社半導体エネルギー研究所 Electronic device, a display device
US6738034B2 (en) 2000-06-27 2004-05-18 Hitachi, Ltd. Picture image display device and method of driving the same
US7315295B2 (en) 2000-09-29 2008-01-01 Seiko Epson Corporation Driving method for electro-optical device, electro-optical device, and electronic apparatus
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
JP3612494B2 (en) 2001-03-28 2005-01-19 株式会社日立製作所 Display device
JP3608614B2 (en) 2001-03-28 2005-01-12 株式会社日立製作所 Display device
JP3608613B2 (en) 2001-03-28 2005-01-12 株式会社日立製作所 Display device
JP4485119B2 (en) * 2001-11-13 2010-06-16 株式会社半導体エネルギー研究所 Display device
KR100940342B1 (en) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method for driving the same
JP3800404B2 (en) 2001-12-19 2006-07-26 株式会社日立製作所 Image display device
JP3923341B2 (en) 2002-03-06 2007-05-30 株式会社半導体エネルギー研究所 The semiconductor integrated circuit and driving method thereof
JP2004004788A (en) * 2002-04-24 2004-01-08 Seiko Epson Corp Method and circuit for controlling electron device, electronic circuit, electro-optical device, driving method for the same, and electronic equipment
JP3637911B2 (en) 2002-04-24 2005-04-13 セイコーエプソン株式会社 Electronic device, method of driving an electronic device, and electronic device
US8537081B2 (en) 2003-09-17 2013-09-17 Hitachi Displays, Ltd. Display apparatus and display control method
JP5604270B2 (en) * 2010-11-26 2014-10-08 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885573B1 (en) * 2004-12-27 2009-02-24 교세라 가부시키가이샤 Image display and its driving method, and driving method of electronic apparatus

Also Published As

Publication number Publication date Type
JPH04328791A (en) 1992-11-17 application

Similar Documents

Publication Publication Date Title
US6097360A (en) Analog driver for LED or similar display element
US3037189A (en) Visual display system
US5237314A (en) Addressing a matrix device using electro-optical switching
US6369785B1 (en) Organic electroluminescence display apparatus
US5652600A (en) Time multiplexed gray scale approach
US6930680B2 (en) Pixel circuit for light emitting element
CA2249592C (en) Active matrix electroluminescent display device and a driving method thereof
US6072517A (en) Integrating xerographic light emitter array with grey scale
US5235253A (en) Thin-film electroluminescent device drive circuit
US5719589A (en) Organic light emitting diode array drive apparatus
US4114070A (en) Display panel with simplified thin film interconnect system
US20050007361A1 (en) Current-driven active matrix display panel for improved pixel programming
US6191764B1 (en) Method of driving display device
US6278423B1 (en) Active matrix electroluminescent grey scale display
US6806857B2 (en) Display device
US6201518B1 (en) Continuous drive AC plasma display device
US20030197472A1 (en) Drive unit and drive method of light-emitting display panel
US6731276B1 (en) Active matrix light-emitting display apparatus
US6215463B1 (en) Driving system for a display panel
US6867761B2 (en) Electro-optical device and method of driving the same, organic electroluminescent display device, and electronic apparatus
US6215462B1 (en) Display device and display driving method
JP2003173165A (en) Display device
US3700802A (en) Matrix-type image display with light-guide addressing system
US6366268B1 (en) Display driving method and device
JP2001042822A (en) Active matrix type display device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990223

LAPS Cancellation because of no payment of annual fees